JP5071026B2 - 情報処理装置および方法、並びに、プログラム - Google Patents

Description

本発明は、情報処理装置および方法、並びに、プログラムに関し、特に、より小さいマージンで高精度にレーザ光の制御用電流の異常検出を行うことができるようにした情報処理装置および方法、並びに、プログラムに関する。

従来、LD（Laser Diode）の制御用電流の電流値を制御することにより、LDが発光出力するレーザ光のパワー（発光出力レベル）を制御する方法があった（例えば、特許文献１乃至特許文献３参照）。

近年においては、例えば、ピークチャンネル、イレースチャンネル、およびクールチャンネル等、複数のチャンネルを有し、各チャンネルの電流値を制御するAPC（Auto Power Control）と、ライトストラテジにしたがって各チャンネルの電流の加減算を行うLDD（Laser Diode Driver）のシステムによりLDが発光出力するレーザ光のパワー制御を行うものもある。

このようなシステムにおいて、例えば、APCとLDDを１つのチップに構成することも考えられるが、APCとLDDを互いに異なるチップに配置し、LDDが、APCからの指示値により決まる各チャンネルの電流の加算をライトストラテジからの各チャンネルのオン/オフ切換制御信号にしたがって行うことのみを行うようにする（コンベンショナルLDD）ことも考えられる。近年においては、開発コストの低減等の理由から、後者の構成が採用される場合が多い。

従来、LDの保護を目的として、LDに流れる電流を監視し、予め設定された電流値よりも大きい電流を検出した場合、LDのライト発光/リード発光を停止させるエラー制御機能を有するAPCとLDDのシステムが存在した。

特開平０３−２９５０３６号公報 特開平０７−１８１６０５号公報 特表２００６−５２７４５３号公報

しかしながら、LDに流れる電流を直接所定のスレッショルドと比較して過電流を検出する方式の場合、その過電流検出に非常な高速性が求められる恐れがあった。また、LDに流れる電流は帯域が広い信号であるためノイズも大きい。従って、誤検出を抑制するためには、スレッショルドの設定を行う際に、通常動作時のLDに流れる電流に対して大きなマージンを設ける必要があり、その場合、異常電流の検出を正確に行うことができない恐れがあった。

さらに、正確にスレッショルドを設定するためには、LDDがAPCから供給された各チャンネルの指示値をLDに供給する電流に変換するときの変換ゲインの値を正確に把握し、APCからの指示値より計算で求めることが必要になる。しかしながら、変換ゲインはチップ毎にばらつきを含むので、そのことも考慮すると、スレッショルドの設定には、結局、大きなマージンが必要になり、異常電流の検出を正確に行うことができない恐れがあった。

以上のようなことから、従来の方法ではLDの破壊を未然に防止することは困難であり、近年においては、このような過電流検出機能を有さずに、LD破壊によって過電流を検出するようにするものが増えてきていた。

本発明は、このような状況に鑑みて提案されたものであり、より小さいマージンで高精度にレーザ光の制御用電流の異常検出を行うことができるようにするものである。

本発明の一側面は、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、前記発光部に供給する電流の電流値を、前記検出部により検出された前記電圧値を目標値に近づけるように、制御する制御電圧を生成し、出力するチャンネルを複数有する光出力レベル制御部と、前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を電流に変換し、それらを統合した電流を前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部とを有する発光制御システムに対して、前記制御電圧の異常による前記発光部の破壊を抑制する情報処理装置であって、前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を互いに加算して統合する加算手段と、前記加算手段による加算結果を、前記制御電圧が出力されるチャンネルに応じた第１の閾値電圧と比較する第１の比較手段と、前記第１の比較手段による比較の結果、前記制御電圧が前記第１の閾値電圧より大きい場合、前記発光制御部を制御し、前記光出力レベル制御部より出力される前記制御電圧の電流への変換を停止させることにより、前記発光部への電流の供給を停止させる電流供給停止手段とを備える情報処理装置である。

前記第１の閾値電圧を設定する閾値電圧設定手段をさらに備え、前記第１の比較手段は、前記光出力レベル制御部より出力される前記制御電圧を、前記閾値電圧設定手段により設定された前記第１の閾値電圧と比較することができる。

前記光出力レベル制御部により、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように調整された前記制御電圧を抽出する制御電圧抽出手段をさらに備え、前記閾値電圧設定手段は、前記制御電圧抽出手段により抽出された、正常動作中の前記制御電圧を基準とし、前記制御電圧から所定の許容範囲を確保するように前記第１の閾値電圧を設定することができる。

前記光出力レベル制御部の各チャンネルより出力される前記制御電圧をそれぞれ増幅する増幅手段と、前記増幅手段による前記制御電圧の増幅率を、前記光出力レベル制御部のチャンネル毎に設定する増幅率設定手段とをさらに備え、前記増幅手段は、前記増幅率設定手段により前記光出力レベル制御部のチャンネル毎に設定された増幅率で、前記光出力レベル制御部の各チャンネルより出力される各制御電圧をそれぞれ増幅し、前記加算手段は、前記増幅手段により前記光出力レベル制御部のチャンネル毎に増幅された各制御電圧を互いに加算して統合することができる。

前記発光部は、光ディスクドライブ装置において、前記光ディスクドライブ装置の所定の位置に装着された光ディスクに対してレーザ光を照射するレーザダイオードであり、前記光出力レベル制御部は、前記光ディスクに記録されている情報を読み出す際の前記レーザ光の光出力レベルであるリード光出力レベル、前記光ディスクを冷却する際の前記レーザ光の光出力レベルであるクール光出力レベル、前記光ディスクに記録されている情報を消去する際の前記レーザ光の光出力レベルであるイレース光出力レベル、並びに、前記光ディスクに情報を書き込む際の前記レーザ光の光出力レベルであるピーク光出力レベルを、互いに異なるチャンネルで制御し、前記加算手段は、前記光出力レベル制御部の各チャンネルより出力される、前記リード光出力レベルを制御する制御電圧、前記クール光出力レベルを制御する制御電圧、前記イレース光出力レベルを制御する制御電圧、および、前記ピーク光出力レベルを制御する制御電圧を互いに加算して統合し、前記第１の比較手段は、前記加算手段による加算結果を前記第１の閾値電圧と比較することができる。

前記加算手段による加算結果を、前記制御電圧が出力される前記光出力レベル制御部のチャンネルに応じた、前記第１の閾値電圧と異なる第２の閾値電圧と比較する第２の比較手段をさらに備え、前記電流供給停止手段は、前記第２の比較手段による比較の結果、前記制御電圧が前記第２の閾値電圧より小さい場合、前記発光制御部を制御し、前記光出力レベル制御部より出力される前記制御電圧の電流への変換を停止させることにより、前記発光部への電流の供給を停止させることができる。

前記第２の閾値電圧を設定する閾値電圧設定手段をさらに備え、前記第２の比較手段は、前記光出力レベル制御部より出力される前記制御電圧を、前記閾値電圧設定手段により設定された前記第２の閾値電圧と比較することができる。

前記光出力レベル制御部により、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように調整された前記制御電圧を抽出する制御電圧抽出手段をさらに備え、前記閾値電圧設定手段は、前記制御電圧抽出手段により抽出された、正常動作中の前記制御電圧を基準とし、前記制御電圧から所定の許容範囲を確保するように前記第２の閾値電圧を設定することができる。

本発明の一側面は、また、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、前記発光部に供給する電流の電流値を、前記検出部により検出された前記電圧値を目標値に近づけるように、制御する制御電圧を生成し、出力するチャンネルを複数有する光出力レベル制御部と、前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を電流に変換し、それらを統合した電流を前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部とを有する発光制御システムに対して、前記制御電圧の異常による前記発光部の破壊を抑制する情報処理装置の情報処理方法であって、前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を互いに加算して統合し、加算結果を、前記制御電圧が出力されるチャンネルに応じた第１の閾値電圧と比較し、比較の結果、前記制御電圧が前記第１の閾値電圧より大きい場合、前記発光制御部を制御し、前記光出力レベル制御部より出力される前記制御電圧の電流への変換を停止させることにより、前記発光部への電流の供給を停止させるステップを含む情報処理方法である。

本発明の一側面は、さらに、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、前記発光部に供給する電流の電流値を、前記検出部により検出された前記電圧値を目標値に近づけるように制御する制御電圧を生成し、出力するチャンネルを複数有する光出力レベル制御部と、前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を電流に変換し、それらを統合した電流を前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部とを有する発光制御システムに対して、前記制御電圧の異常による前記発光部の破壊を抑制するコンピュータに実行させるプログラムにおいて、前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を互いに加算して統合し、加算結果を、前記制御電圧が出力される前記光出力レベル制御部のチャンネルに応じた第１の閾値電圧と比較し、比較の結果、前記制御電圧が前記第１の閾値電圧より大きい場合、前記発光制御部を制御し、前記光出力レベル制御部より出力される前記制御電圧の電流への変換を停止させることにより、前記発光部への電流の供給を停止させるステップを含む処理を実行するプログラムである。

本発明の一側面においては、光出力レベル制御部の各チャンネルより出力される制御電圧が互いに加算されて統合され、加算結果が、制御電圧が出力される光出力レベル制御部のチャンネルに応じた第１の閾値電圧と比較され、その比較の結果、制御電圧が第１の閾値電圧より大きい場合、発光制御部が制御されて、光出力レベル制御部より出力される制御電圧の電流への変換が停止されることにより、発光部への電流の供給が停止される。

本発明によれば、レーザ光の制御用電流の異常検出を行うことができる。特に、より小さいマージンで高精度にレーザ光の制御用電流の異常検出を行うことができる。

以下、本発明の実施の形態について説明する。

図１は、本発明を適用した光ディスクドライブの主な構成例を示すブロック図である。

図１に示される光ディスクドライブ１０は、所定の位置に装着された光ディスク２１に対して、情報の読み出しや書き込みを行う装置である。光ディスクドライブ１０は、システムコントローラ１１、スピンドルモータ駆動回路１２、スピンドルモータ１３、サーボ制御部１４、データプロセッサ１５、および光学ヘッド部１６を有している。

システムコントローラ１１は、光ディスクドライブ１０内の各部の動作を制御する制御部である。システムコントローラ１１のCPU（Central Processing Unit）３１は、ROM（Read Only Memory）３２に記憶されているプログラム、またはRAM（Random Access Memory）３３にロードされたプログラムに従って各種の処理を実行する。RAM３３にはまた、CPU３１が各種の処理を実行する上において必要なデータなども適宜記憶される。

スピンドルモータ駆動回路１２は、システムコントローラ１１に制御されて、光ディスク２１を回転させるためのスピンドルモータ１３の回転駆動を制御する。サーボ制御部１４は、システムコントローラ１１に制御されて、光ピックアップ（光学ヘッド部１６）の位置制御を行う。データプロセッサ１５は、システムコントローラ１１に制御されて、光ディスク２１より読み出された情報や光ディスク２１に書き込む情報を処理対象とする情報処理を行う。光学ヘッド部１６は、システムコントローラ１１に制御されて、光ディスク２１に対してレーザ光を照射し、情報を読み出したり書き込んだりする。

例えば、光学ヘッド部１６は、データプロセッサ１５より取得した、デジタルデータを電気信号から光信号（レーザ光）に変換し、そのレーザ光の光出力レベルを、光ディスク表面を冷却するときの発光パワーであるクールパワー（クール光出力レベル）、光ディスクに記録されている情報を消去するときの発光パワーであるイレースパワー（イレース光出力レベル）、並びに、光ディスクに情報を書き込むときの発光パワーであるピークパワー（ピーク光出力レベル）のいずれかに切り替えながら光ディスク２１に照射することにより、そのデジタルデータを光ディスク２１に書き込む。また、光学ヘッド部１６は、光ディスク２１にレーザ光を、光ディスクに記録されている情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）で照射することにより、光ディスク２１に記録されているデジタルデータを光信号として抽出し、それを電気信号に変換してデータプロセッサ１５に供給する。

このような光ディスクドライブ１０において、レーザ発光パワーの制御は、後述するように、光学ヘッド部１６において行われる。そのレーザ発光パワーの制御の校正は、システムコントローラ１１によって実行される。

図２は、図１の光学ヘッド部１６の詳細な構成例を説明する図である。なお、図２においては、光学ヘッド部１６の構成とともに、説明のために、システムコントローラ１１およびデータプロセッサ１５も併せて記載している。

図２において、光学ヘッド部１６は、LD（Laser Diode）１１１、FPD（front photo detector）１１２、APC（Auto Power Control）１１３、LDD（Laser Diode Driver）１１４、およびライトストラテジ１２３を有している。

LD１１１は、図１の光ディスク２１に、情報の読み出しや書き込みのためのレーザ光を照射するレーザダイオードである。LD１１１は、LDD１１４より供給される電流の電流値に応じたパワー（光出力レベル）のレーザ光を発光出力する。

FPD１１２は、LD１１１近傍に設けられ、LD１１１より出力されるレーザ光を検出する光検出器である。FPD１１２は、検出したレーザ光を光電変換し、そのレーザ光のパワー（光出力レベル）を電圧で示す電気信号をAPC１１３に供給する。

APC１１３は、FPD１１２より供給された電気信号に基づいて、LD１１１が発光出力するレーザ光のパワー（光出力レベル）の制御を行う。APC１１３は、LDD１１４に対して、LD１１１に供給する電流の電流値を指示する指示値（制御電圧）を供給することにより、LD１１１が発光出力するレーザ光のパワーを制御する。つまり、APC１１３は、FPD１１２より供給された電気信号の電圧から、LD１１１が発光出力するレーザ光のパワーを把握し、そのパワーに応じて、出力する指示値を補正する。例えば、APC１１３は、レーザ光のパワー（FPD１１２より供給される電気信号の電圧）が所望のパワー（目標値）より小さい場合、レーザ光のパワーを上げるように、出力する指示値を高くし、レーザ光のパワーが所望のパワーより大きい場合、レーザ光のパワーを下げるように、出力する指示値を低くする。

なお、APC１１３は、レーザ光のパワーを制御するチャンネルを複数有している。LD１１１は、レーザ光を常に一定のパワーで出力するのではなく、読み出しや書き込み等、状況に応じたパワーでレーザ光を発光する。APC１１３は、システムコントローラ１１やライトストラテジ１２３の制御に基づいて、各チャンネルにおいて互いに異なる１つのパワーレベルでのパワー制御を行うことにより、それらの複数のパワーレベルでの制御を実現する。

図２の例においては、APC１１３は、光ディスクより情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）を制御する指示値を出力するリードチャンネル、クールパワーを制御する指示値を出力するクールチャンネル、イレースパワーを制御する指示値を出力するイレースチャンネル、並びに、ピークパワーを制御する指示値を出力するピークチャンネルを有している。

また、詳細については後述するが、APC１１３は、LDD１１４がLD１１１へ過剰な、若しくは、過小な電流を供給するのを抑制するために、各チャンネルの異常な指示値出力を検出する機能を有する。

LDD１１４は、APC１１３の各チャンネルより供給される指示値を、その指示値に対応する電流値の電流に変換し、それらのうち、ライトストラテジ１２３により選択された電流を互いに加算してLD１１１に供給する。

ライトストラテジ１２３は、システムコントローラ１１の制御や、データプロセッサ１５より供給される書き込み用のデータに基づいて、APC１１３およびLDD１１４を制御し、LD１１１より所望のパワーでレーザ光が発光出力されるようにする。例えば、ライトストラテジ１２３は、読み出し処理と書き込み処理を切り替える制御信号WGATEをAPC１１３およびLDD１１４に対して供給する。また、例えば、ライトストラテジ１２３は、LD１１１にピークパワーでレーザ光を発光出力させるように各部を制御する制御信号PEAKおよびLD１１１にイレースパワーでレーザ光を発光出力させるように各部を制御する制御信号ERASEをLDD１１４に対して供給する。さらに、ライトストラテジ１２３は、FPD１１２より供給される電気信号の電圧レベルをサンプル／ホールドするように指示する制御信号SGATEをAPC１１３に供給する。

次に、APC１１３の詳細について説明する。

APC１１３のサンプル／ホールド部（S/H）１３１は、ライトストラテジ１２３より供給される制御信号SGATEに従って、FPD１１２より供給される電気信号をサンプル（標本化）したのち、その値を一定にホールド（保持）する。ホールドした値はアンプ１３２において所定の増幅率で増幅され、比較器１３４および比較器１５２に供給される。

A1DAC１３３は、１０ビットのD/A（Digital / Analog）コンバータであり、設定された入力（デジタルデータ）に応じた電圧を比較器１３４に供給する。A1DAC１３３の入力は、システムコントローラ１１により、リードパワーを制御するリードチャンネルの制御電圧VRDC（すなわち、リードパワーの指示値）の目標値（目標値に相当するデジタル値）が設定される。比較器１３４は、入力されたアンプ１３２の出力およびA1DAC１３３の出力を比較し、その比較結果（差分値）を制御電圧調整部１３５に供給する。

制御電圧調整部１３５は、逐次比較型A/D（Analog / Digital）コンバータ１３６のD/Aコンバータ機能であるB1DAC１４２の出力と、比較器１３４の出力のうちいずれか一方を選択し、その選択した入力に基づいて、リードチャンネルの制御電圧VRDC（すなわち、リードパワーの指示値）を調整する。入力の選択はライトストラテジ１２３により制御される。例えば、制御電圧調整部１３５は、比較器１３４の出力を入力として選択すると、その差分値を出力（制御電圧VRDC）に反映させる。例えば、差分値が正の場合（すなわち、レーザ光のパワーが目標値より大きい場合）、制御電圧調整部１３５は、制御電圧VRDC（リードパワーの指示値）を小さくする。逆に、差分値が負の場合（すなわち、レーザ光のパワーが目標値より小さい場合）、制御電圧調整部１３５は、制御電圧VRDC（リードパワーの指示値）を大きくする。また、制御電圧調整部１３５は、入力としてB1DAC１４２の出力を選択する場合、そのB1DAC１４２の出力をそのまま制御電圧VRDC（リードパワーの指示値）として出力する。

逐次比較型A/Dコンバータ１３６は、入力されたアナログ信号の電圧と、デジタル値を変換した電圧との比較を、デジタル値を変えながら逐次的に行うことにより、入力されたアナログ信号の電圧に対応するデジタル値を求め、出力する電圧比較方式のA/D変換器である。逐次比較型A/Dコンバータ１３６の詳細については後述するが、逐次比較型A/Dコンバータ１３６は、A/Dコンバータとしての機能とD/Aコンバータとしての機能を有する。図２のAD１４１は、そのA/Dコンバータとしての機能を示し、B1DAC１４２は、D/Aコンバータとしての機能を示す。逐次比較型A/Dコンバータ１３６の分解能は１０ビットであり、AD１４１およびB1DAC１４２の分解能も１０ビットである。

AD１４１は、制御電圧調整部１３５の出力、すなわち、制御電圧VRDCの電圧値をデジタルデータに変換する。変換して得られたデジタルデータは、システムコントローラ１１により読み出される。B1DAC１４２は、システムコントローラ１１によってレジスタにセットされたデジタルデータに相当する電圧値のアナログ信号を出力する。B1DAC１４２は、後述するイレースパワーを制御するイレースチャンネルやピークパワーを制御するピークチャンネルの校正の際に、リードチャンネルやイレースチャンネルを通常の書き込み処理時と同様に動作させるために、制御電圧VRDCの初期値（基準値）となる定電圧を提供する。

制御電圧調整部１３５により値を調整された制御電圧VRDCは、リードチャンネルの出力としてLDD１１４に供給される。なお、この制御電圧VRDCは、端子２０１にも供給される。

さらに、制御電圧VRDCは、クールパワーを制御するクールチャンネルの減算器１３８および電子スイッチ（SW）１３９にも供給される。

B2DAC１３７は、システムコントローラ１１によってレジスタにセットされた、リードパワーとクールパワーの差分値として設定された値（デジタルデータ）に相当する電圧値のアナログ信号を減算器１３８に出力する。B2DAC１３７は、後述する通常の書き込み処理時に制御電圧VRDCからクールチャンネルの制御電圧WDC5を生成するための定電圧を提供する。また、B2DAC１３７は、後述するイレースチャンネルやピークチャンネルの校正処理時にも、クールチャンネルを通常の書き込み処理時と同様に動作させるために定電圧を提供する。さらに、B2DAC１３７は、通常の読み出し処理時においても、書き込み処理のための準備としてクールチャンネルを通常の書き込み処理時と同様に動作させるために、定電圧を提供する。

減算器１３８は、制御電圧調整部１３５の出力（制御電圧VRDC）から、B2DAC１３７の出力を減算し、その値を電子スイッチ（SW）１３９に供給する。電子スイッチ（SW）１３９は、制御電圧VRDC若しくは減算器１３８の出力のいずれか一方を選択し、クールチャンネルから制御電圧WDC5として、LDD１１４に出力する。なお、この制御電圧WDC5は、端子２０２にも供給される。

A2DAC１５１は、１０ビットのD/Aコンバータであり、設定された入力（デジタルデータ）に応じた電圧を比較器１５２に供給する。A2DAC１５１の入力は、システムコントローラ１１により、ピークチャンネルの制御電圧WDC2（すなわち、ピークパワーの指示値）、および、イレースチャンネルの制御電圧WDC3（すなわち、イレースパワーの指示値）を設定するための制御電圧VWDCの目標値（目標値に相当するデジタル値）が設定される。比較器１５２は、入力されたアンプ１３２の出力およびA2DAC１５１の出力を比較し、その比較結果（差分値）を制御電圧調整部１５３に供給する。

制御電圧調整部１５３は、逐次比較型A/Dコンバータ１５４のD/Aコンバータ機能であるB3DAC１６２の出力と、比較器１５２の出力のうちいずれか一方を選択し、その選択した入力に基づいて、制御電圧VWDCを調整する。入力の選択はライトストラテジ１２３により制御される。例えば、制御電圧調整部１５３は、比較器１５２の出力を入力として選択すると、その差分値を出力（制御電圧VWDC）に反映させる。例えば、差分値が正の場合（すなわち、レーザ光のパワーが目標値より大きい場合）、制御電圧調整部１５３は、制御電圧VWDCを小さくすることによりピークパワーおよびイレースパワーを小さくする。逆に、差分値が負の場合（すなわち、レーザ光のパワーが目標値より小さい場合）、制御電圧調整部１５３は、制御電圧VWDCを大きくすることによりピークパワーおよびイレースパワーを大きくする。また、制御電圧調整部１５３は、入力としてB3DAC１６２の出力を選択する場合、そのB3DAC１６２の出力をそのまま制御電圧VWDCとして出力する。

逐次比較型A/Dコンバータ１５４は、逐次比較型A/Dコンバータ１３６と同様のA/D変換器である。図２のAD１６１は、逐次比較型A/Dコンバータ１５４のA/Dコンバータとしての機能を示し、B3DAC１６２は、D/Aコンバータとしての機能を示す。逐次比較型A/Dコンバータ１５４の分解能は１０ビットであり、AD１６１およびB3DAC１６２の分解能も１０ビットである。

AD１６１は、制御電圧調整部１５３の出力、すなわち、制御電圧VWDCの電圧値をデジタルデータに変換する。変換して得られたデジタルデータは、システムコントローラ１１により読み出される。

B3DAC１６２は、分解能１０ビットのD/Aコンバータであり、後述する通常の書き込み処理時において、イレースチャンネルおよびピークチャンネルのための制御電圧VWDCの初期値（基準値）となる定電圧を提供する。さらに、B3DAC１６２は、通常の読み出し処理時においても、書き込み処理のための準備としてイレースチャンネルおよびピークチャンネルを通常の書き込み処理時と同様に動作させるために、定電圧を提供する。B3DAC１６２は、システムコントローラ１１によってレジスタにセットされたデジタルデータに相当する電圧値のアナログ信号を出力する。

制御電圧調整部１５３により値を調整された制御電圧VWDCは、さらに、入力電圧に所定の係数（RATIO）を乗算するRATIO用D/AコンバータであるC1DAC１５５およびC2DAC１５６に供給される。C1DAC１５５およびC2DAC１５６は、８ビットのD/Aコンバータであり、それぞれ、フルスケールに対する入力されたデジタル値の比に応じて制御電圧VWDCを減衰させる。

C1DAC１５５は、イレースチャンネルのD/Aコンバータであり、C1DAC１５５により値を調整された制御電圧WDC3は、イレースチャンネルの出力としてLDD１１４に供給される。なお、制御電圧WDC3は、端子２０４にも供給される。

また、C2DAC１５６は、ピークチャンネルのD/Aコンバータであり、C2DAC１５６により値を調整された制御電圧WDC2は、ピークチャンネルの出力としてLDD１１４に供給される。なお、制御電圧WDC2は、端子２０３にも供給される。

次に、LDD１１４の詳細について説明する。

LDD１１４において、APC１１３より供給される制御電圧VRDCは、アンプ（Ar）１７１において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７２に供給される。またAPC１１３より供給される制御電圧WDC5はアンプ（Ac）１７３において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７４に供給される。さらに、APC１１３より供給される制御電圧WDC2は、アンプ（Ap）１７５において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７６に供給される。また、APC１１３より供給される制御電圧WDC3は、アンプ（Ae）１７７において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７８に供給される。

電子スイッチ（SW）１７２には、その切り替え制御信号として、ライトストラテジ１２３よりNOT回路（論理否定回路）を介して制御信号WGATEが供給される。電子スイッチ（SW）１７２は、制御信号WGATEがオフのとき、アンプ（Ar）１７１の出力を加算器１９１に供給する。また、電子スイッチ（SW）１７４には、その切り替え制御信号として、ライトストラテジ１２３より制御信号WGATEが供給される。電子スイッチ（SW）１７４は、制御信号WGATEがオンのとき、アンプ（Ac）１７３の出力を加算器１９１に供給する。つまり、光ディスク２１からの情報の読み出し（リード）が選択されている時は、電子スイッチ（SW）１７２がオン状態となり、電子スイッチ（SW）１７４がオフ状態となり、アンプ（Ar）１７１の出力（リードパワー）が加算器１９１に供給される。逆に、光ディスク２１への情報の書き込み（ライト）が選択されている時は、電子スイッチ（SW）１７４がオン状態となり、電子スイッチ（SW）１７２がオフ状態となり、アンプ（Ac）１７３の出力（クールパワー）が加算器１９１に供給される。

電子スイッチ（SW）１７６には、その切り替え制御信号として、ライトストラテジ１２３より制御信号PEAKが供給される。電子スイッチ（SW）１７６は、制御信号PEAKがオンのとき、アンプ（Ap）１７５の出力を加算器１９１に供給する。電子スイッチ（SW）１７８には、その切り替え制御信号として、ライトストラテジ１２３より制御信号ERASEが供給される。電子スイッチ（SW）１７８は、制御信号ERASEがオンのとき、アンプ（Ae）１７７の出力を加算器１９１に供給する。

加算器１９１は、電子スイッチ（SW）１７２、電子スイッチ（SW）１７４、電子スイッチ（SW）１７６、および電子スイッチ（SW）１７８より供給される電流を互いに加算して統合し、その加算結果をLD１１１に供給する。LD１１１は、その供給された電流の電流値に応じたパワーでレーザ光を出力する。

図３は、逐次比較型A/Dコンバータ１３６の詳細な構成例を説明するブロック図である。図３に示されるように、逐次比較型A/Dコンバータ１３６は、コンパレータ２１１、制御部２１２、逐次比較型レジスタ２１３、およびDAC（Digital Analog Converter）２１４を有している。逐次比較型A/Dコンバータ１３６は、上述したように、A/Dコンバータ（AD１４１）としても、D/Aコンバータ（B1DAC１４２）としても機能する。

最初にA/Dコンバータとして機能する場合について説明する。制御部２１２は、入力電圧と比較するデジタル値を逐次比較型レジスタ２１３にセットする。DAC２１４は、逐次比較型レジスタ２１３にセットされたデジタル値に相当する電圧のアナログ信号を出力する。コンパレータ２１１は、入力電圧と、そのDAC２１４の出力電圧を比較し、比較結果として、それらの差分値を制御部２１２に通知する。制御部２１２は、その差分値に応じて逐次比較型レジスタ２１３にセットする値を更新する。これによりDAC２１４の出力電圧が変化する。以上のように比較を順次繰り返しながら、制御部２１２は、逐次比較型レジスタ２１３にセットするデジタル値を入力電圧に近づけていく。

例えば、制御部２１２は、MSB（Most Significant Bit）からLSB（Less Significant Bit）に向かう順に１ビットずつ、コンパレータ２１１の比較結果に従って、逐次比較型レジスタ２１３にセットするデジタル値を決定していく。つまり、制御部２１２は、最初、MSBの値を「１」にセットし、それ以外の値を「０」にセットし、入力電圧と比較させる。そして、コンパレータ２１１の比較結果において入力電圧の方が大きければ、次のビットを「１」にセットし、DAC２１４の出力電圧の方が大きければ、現在のビットを「０」に戻し、次のビットを「１」にセットし、再度比較させる。以上のような比較を繰り返しながら、逐次比較型レジスタ２１３の各ビットが入力電圧に近づくように決定される。

最終的に入力電圧に相当するデジタル値がセットされると、制御部２１２は、逐次比較型レジスタ２１３にセットされた値を、逐次比較型A/Dコンバータ１３６の外部に出力させる（デジタル出力）。

次にD/Aコンバータとして機能する場合について説明する。制御部２１２は、入力されたデジタル値（デジタル入力）を逐次比較型レジスタ２１３にセットする。DAC２１４は、逐次比較型レジスタ２１３にセットされたデジタル値に相当する電圧のアナログ信号を、逐次比較型A/Dコンバータ１３６の外部に出力する。

以上のように、逐次比較型A/Dコンバータ１３６は、AD１４１およびB1DAC１４２としての機能を実現する。

なお、逐次比較型A/Dコンバータ１５４は、逐次比較型A/Dコンバータ１３６と基本的に同様の構成を有する。従って、図３を参照して上述した逐次比較型A/Dコンバータ１３６の説明は、逐次比較型A/Dコンバータ１５４にも適用することができる。

なお、図２においては図示を省略していたが、APC１１３は、さらに、各チャンネルから出力する制御電圧（指示値）の異常値（過剰な値と過小な値の両方）を検出するAPC指示値エラー検出部を有しており、図４に示されるように、そのAPC指示値エラー検出部の入力端子は、それぞれ、端子２０１乃至端子２０４に接続される。

図４は、APC指示値エラー検出部の構成例を説明する図である。図４に示されるように、APC指示値エラー検出部２５０のアンプ（Kr）２５１には、リードチャンネルの端子２０１を介して制御電圧VRDCが入力される。また、APC指示値エラー検出部２５０のアンプ（Kc）２５２には、クールチャンネルの端子２０２を介して制御電圧WDC5が入力される。また、APC指示値エラー検出部２５０のアンプ（Kp）２５３には、ピークチャンネルの端子２０３を介して制御電圧WDC2が入力される。また、APC指示値エラー検出部２５０のアンプ（Ke）２５４には、リードチャンネルの端子２０４を介して制御電圧WDC3が入力される。

アンプ（Kr）２５１は、入力された制御電圧VRDCに係数Krを乗算し、その乗算結果を加算器２５５に供給する。係数Krは、レジスタKRSETにセットされた値、若しくはレジスタKRSETにセットされた値により一意に決定される値（増幅率）である。

アンプ（Kc）２５２は、入力された制御電圧WDC5に係数Kcを乗算し、その乗算結果を加算器２５５に供給する。係数Krは、レジスタKCSETにセットされた値、若しくはレジスタKCSETにセットされた値により一意に決定される値（増幅率）である。

アンプ（Kp）２５３は、入力された制御電圧WDC2に係数Kpを乗算し、その乗算結果を加算器２５５に供給する。係数Kpは、レジスタKPSETにセットされた値、若しくはレジスタKPSETにセットされた値により一意に決定される値（増幅率）である。

アンプ（Ke）２５４は、入力された制御電圧WDC3に係数Keを乗算し、その乗算結果を加算器２５５に供給する。係数Keは、レジスタKESETにセットされた値、若しくはレジスタKESETにセットされた値により一意に決定される値（増幅率）である。

加算器２５５は、アンプ（Kr）２５１、アンプ（Kc）２５２、アンプ（Kp）２５３、およびアンプ（Ke）２５４のそれぞれより供給される電圧を互いに加算して統合し、加算結果を比較器２５８および比較器２５９に供給する。

D1DAC２５６は、D/Aコンバータであり、レジスタEMCSET_Hにセットされた値をD/A変換し、上側スレッショルド電圧THHとして比較器２５８に供給する。D2DAC２５７は、D/Aコンバータであり、レジスタEMCSET_Lにセットされた値をD/A変換し、下側スレッショルド電圧THLとして比較器２５９に供給する。

比較器２５８は、加算器２５５の出力を、D1DAC２５６より供給された上側スレッショルド電圧THHと比較し、その比較結果をエラーフラグERR-Aとして出力する。つまり、比較器２５８は、加算器２５５の出力から上側スレッショルド電圧THHを減算し、減算結果が正の場合、APC１１３より出力される制御電圧が上側スレッショルド電圧THHを越えた（上側スレッショルド電圧THHより大きい）と判定し、値「１」を出力する（エラーフラグERR-Aを立てる）。逆に、減算結果が負の場合、APC１１３より出力される制御電圧が上側スレッショルド電圧THHを越えていない（上側スレッショルド電圧THHより小さい）と判定し、値「０」を出力する（エラーフラグERR-Aを解除する）。比較器２５８より出力されるエラーフラグERR-Aは、AND回路（論理積）２６０に供給される。

AND回路２６０は、エラーフラグERR-Aとストローブ信号ENA-Aとの論理積を出力する。つまり、AND回路２６０は、ストローブ信号ENA-Aにより定義される所定のタイミングでエラーフラグERR-Aの値を出力する。AND回路２６０の出力はOR回路（論理和）２６２に供給される。

比較器２５９は、加算器２５５の出力を、D2DAC２５７より供給された下側スレッショルド電圧THLと比較し、その比較結果をエラーフラグERR-Bとして出力する。つまり、比較器２５９は、下側スレッショルド電圧THLから加算器２５５の出力を減算し、減算結果が正の場合、APC１１３より出力される制御電圧が下側スレッショルド電圧THLを越えた（下側スレッショルド電圧THLより小さい）と判定し、値「１」を出力する（エラーフラグERR-Bを立てる）。逆に、減算結果が負の場合、APC１１３より出力される制御電圧が下側スレッショルド電圧THLを越えていない（下側スレッショルド電圧THLより大きい）と判定し、値「０」を出力する（エラーフラグERR-Bを解除する）。比較器２５９より出力されるエラーフラグERR-Bは、AND回路（論理積）２６１に供給される。

AND回路２６１は、エラーフラグERR-Bとストローブ信号ENA-Bとの論理積を出力する。つまり、AND回路２６１は、ストローブ信号ENA-Bにより定義される所定のタイミングでエラーフラグERR-Bの値を出力する。AND回路２６１の出力はOR回路（論理和）２６２に供給される。

OR回路２６２は、AND回路２６０の出力（つまり、エラーフラグERR-A）とAND回路２６１の出力（つまり、エラーフラグERR-B）との論理和をライトストラテジ１２３に供給する。つまり、OR回路２６２は、エラーフラグERR-AおよびエラーフラグERR-Bのうち、いずれか一方のフラグが立っていれば、APC１１３より出力される制御電圧（APC指示値）が上側スレッショルド電圧THHと下側スレッショルド電圧THLの間から外れたと判定し、ライトストラテジ１２３にAPC指示値が異常値であることを通知する（APCERR）。

ライトストラテジ１２３は、書き込み処理中に、APC指示値エラー検出部２５０（OR回路２６２）よりAPC指示値の異常（APCERR）を通知されると、制御信号WGATE（図２）をオフにし、書き込み動作を停止させる。

システムコントローラ１１は、APC指示値エラー検出部２５０の各レジスタに値をセットすることができる。例えば、システムコントローラ１１は、レジスタKRSETに値をセットすることにより係数Krの値を制御することができ、レジスタKCSETに値をセットすることにより係数Kcの値を制御することができ、レジスタKPSETに値をセットすることにより係数Kpの値を制御することができ、レジスタKESETに値をセットすることにより係数Keの値を制御することができる。

つまり、詳細については後述するが、システムコントローラ１１は、これらのレジスタに値を設定（セット）することにより、APC１１３の各チャンネルより出力される指示値（制御電圧）のエラー検出に対する重みづけを行うことができる。

また、システムコントローラ１１は、レジスタEMCSET_Hに値をセットすることにより上側スレッショルド電圧THHの値を制御することができ、レジスタEMCSET_Lに値をセットすることにより下側スレッショルド電圧THLの値を制御することができる。つまり、詳細については後述するが、システムコントローラ１１は、これらのレジスタに値を設定（セット）することにより、正常とするAPC指示値のレベルと、そのマージンの大きさ（許容範囲の位置および広さ）を制御することができる。

さらに、システムコントローラ１１は、ストローブ信号ENA-AおよびENA-Bを供給することにより、任意のタイミングでエラー検出を行うことができる。

次に、このようなAPCシステム（光ディスクドライブ１０）の動作について説明する。最初に、通常時の読み出しや書き込みを行うときの動作について説明する。

光ディスク２１に対して情報の読み出しや書き込みを行う場合、図２のLD１１１は、レーザ光を発光出力する。上述したように、LD１１１は、LDD１１４より供給される電流の電流値に応じたパワーでレーザ光を出力する。換言すれば、LDD１１４は、LD１１１に供給する電流の電流値によってLD１１１の発光出力のパワーを制御する。

LD１１１の出力パワーは、情報の読み出し、情報の消去、情報の書き込み、または光ディスク２１の表面の冷却等、その処理内容に応じて互いに異なるパワーでレーザ光を発光出力する。上述したように、LDD１１４は、各チャンネルの電流を適宜積み上げ（加算し）、その組み合わせの選択により、LD１１１の各パワーによるレーザ光の発光出力実現する。

LDD１１４は、APC１１３よりチャンネル毎に供給される指示値（制御電圧）に応じた電流値の電流を、そのチャンネル毎に生成する。ライトストラテジ１２３は、WGATE、PEAK、ERASE等の制御信号により、積み上げる電流を選択する。

図５は、その電流の積み上げの様子を説明するための、レーザ光の波形の例を示す図である。図５において矢印３０１で示される区間が読み出し処理（Read）が行われる区間であり、矢印３０２で示される区間が書き込み処理（Write）が行われる区間である。

図５の例に示されるように、読み出し処理（Read）においては、リードチャンネルの制御電圧VRDCが変換された電流のみが選択され、LD１１１に供給される。従ってLD１１１は、リードパワーでレーザ光を発光出力する。このとき、矢印３１１に示されるように、APC１１３によってリードパワー（Read）、すなわち、リードパワーに対応する制御電圧VRDCでAPCがかかる。

また、書き込み処理（Write）における、光ディスク２１表面の冷却時（クール）においては、クールチャンネルの制御電圧WDC5が変換された電流のみが選択され、LD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、クールパワー（制御電圧WDC5に相当するパワー）は、図５の例において矢印３１２および矢印３１３に示されるように、制御電圧VRDCに相当するリードパワー（矢印３１２）から、B2DAC１３７の出力に相当するパワー（矢印３１３）が減算されて生成される。

矢印３１３により示されるB2DAC１３７の値は書き込み処理中固定されているので、APCは、矢印３１２により示されるパワーに相当する制御電圧VRDCによりかけられる。この制御電圧VRDCは、読み出し処理中に測定される（RP1CAR）。具体的にはAD１４１により制御電圧VRDCがA/D変換され、デジタル値RINTMON（リードパワーのAPC指示値）として取得される。このようにして取得された制御電圧VRDCを用いて、クールパワー（正確には矢印３１３により示されるリードパワーとクールパワーの差）を制御する制御電圧WDC5（クールパワーのAPC指示値）の校正が行われる。

書き込み処理における、光ディスク２１に記録されている情報の消去（イレース）においては、クールチャンネルの制御電圧WDC5が変換された電流と、イレースチャンネルの制御電圧WDC3が変換された電流とが選択され、互いに加算されてLD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、イレースパワーは、図５の例において矢印３１２乃至矢印３１４に示されるように、クールパワー（矢印３１２および矢印３１３）に、制御電圧WDC3に相当するパワー（矢印３１４）が加算されて生成される。つまり、制御電圧WDC3は、イレースパワーとクールパワーとの差分を制御する。

書き込み処理における、光ディスク２１への情報の書き込み（ピーク）においては、クールチャンネルの制御電圧WDC5が変換された電流と、ピークチャンネルの制御電圧WDC2が変換された電流とが選択され、互いに加算されてLD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、ピークパワーは、図５の例において矢印３１２、矢印３１３、および矢印３１５に示されるように、クールパワー（矢印３１２および矢印３１３）に、制御電圧WDC2に相当するパワー（矢印３１５）が加算されて生成される。つまり、制御電圧WDC2は、ピークパワーとクールパワーとの差分を制御する。

このように、LDD１１４は、APC１１３の複数のチャンネルより供給される制御電圧をそれぞれ変換した電流の組み合わせにより、LD１１１による各パワーによるレーザ光の発光出力を制御することができる。

次に、通常の読み出し処理の際の（リード動作時の）、光学ヘッド部１６内の各部の動作について図６を参照して説明する。図６は、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。

読み出し処理であるので、ライトストラテジ１２３は、制御信号WGATE、PEAK、およびERASEの値を全てオフにする。また、ライトストラテジ１２３は、制御信号SGATEを、読み出し時の電圧をサンプル／ホールドさせるように設定する。

LD１１１の光出力がFPD１１２より光電変換された電圧値は、サンプル／ホールド部（S/H）１３１により、ライトストラテジ１２３より供給された制御信号SGATEのタイミングに従ってサンプル／ホールドされ、その電圧値は、アンプ１３２において増幅され、比較器１３４、および比較器１５２に供給される。

A1DAC１３３のレジスタには、リードパワーの目標値として、所定の指示値RPWRがセットされる。比較器１３４は、A1DAC１３３が出力する、レジスタにセットされた指示値RPWRに相当する電圧を、アンプ１３２の出力から減算する。なお、逐次比較型A/Dコンバータ１３６のB1DAC１４２のレジスタには指示値がセットされないので、B1DAC１４２は、アナログ電圧を出力しない。従って、制御電圧調整部１３５は、比較器１３４の出力を選択し、比較器１３４が出力する差分値に基づいて制御電圧VRDCの電圧値を制御する。その制御電圧VRDCは、リードチャンネルの出力として、LDD１１４のアンプ（Ar）１７１において電流に変換される。変換された電流は電子スイッチ（SW）１７２に供給される。制御信号WGATEがオフなので、電子スイッチ（SW）１７２は、アンプ（Ar）１７１からの電流を加算器１９１に供給する。

なお、このとき、逐次比較型A/Dコンバータ１３６のAD１４１は、制御電圧VRDCの抽出（デジタル値化）を行わない。

また、制御電圧VRDCは減算器１３８にも供給される。B2DAC１３７のレジスタには、所定の指示値P1INISETがセットされる。減算器１３８は、B2DAC１３７が出力する、レジスタにセットされた指示値P1INISETに相当する電圧を、制御電圧VRDCから減算する。電子スイッチ（SW）１３９は、減算器１３８の出力を選択し、それをクールチャンネルの出力（制御電圧WDC5）として、LDD１１４のアンプ（Ac）１７３に供給する。制御電圧WDC5は、LDD１１４のアンプ（Ac）１７３において電流に変換される。変換された電流は電子スイッチ（SW）１７４に供給される。ただし、制御信号WGATEがオフなので、電子スイッチ（SW）１７４は、アンプ（Ac）１７３からの電流を加算器１９１に供給しない。

読み出し処理においては、A2DAC１５１のレジスタには指示値がセットされない。従って、比較器１３４は、比較結果を出力しない。ただし、逐次比較型A/Dコンバータ１５４のB3DAC１６２のレジスタにイレースパワーとピークパワーを制御する指示値P2INISETがセットされる。B3DAC１６２は、そのP2INISETに相当する電圧を制御電圧調整部１５３の入力に印加する。制御電圧調整部１５３は、そのB3DAC１６２の出力を選択し、制御電圧VWDCとしてC1DAC１５５およびC2DAC１５６に供給する。

なお、このとき、逐次比較型A/Dコンバータ１５４のAD１６１は、制御電圧VWDCの抽出（デジタル値化）は行わない。

C1DAC１５５は、レジスタにセットされた指示値ERATIOに相当する比率で制御電圧VRDCを減衰させ、イレースチャンネルの出力（制御電圧WDC3）として、LDD１１４のアンプ（Ae）１７７に供給する。制御電圧WDC3は、LDD１１４のアンプ（Ae）１７７において電流に変換される。変換された電流は電子スイッチ（SW）１７８に供給される。ただし、制御信号ERASEがオフなので、電子スイッチ（SW）１７８は、アンプ（Ae）１７７からの電流を加算器１９１に供給しない。

C2DAC１５６は、レジスタにセットされた指示値PRATIOに相当する比率で制御電圧VRDCを減衰させ、ピークチャンネルの出力（制御電圧WDC2）として、LDD１１４のアンプ（Ap）１７５に供給する。制御電圧WDC2は、LDD１１４のアンプ（Ap）１７５において電流に変換される。変換された電流は電子スイッチ（SW）１７６に供給される。ただし、制御信号PEAKがオフなので、電子スイッチ（SW）１７６は、アンプ（Ap）１７５からの電流を加算器１９１に供給しない。

以上のように、通常の読み出し処理においては、加算器１９１にリードチャンネルの電流のみが供給される。従って、加算器１９１は、その電流をそのままLD１１１に供給する。以上によりLD１１１は、制御電圧VRDCに相当するリードパワーでレーザ光を発光出力する。

なお、以上において、APC１１３は、読み出し処理の際も、クールチャンネルの制御電圧WDC5、ピークチャンネルの制御電圧WDC2、およびイレースチャンネルの制御電圧WDC3もLDD１１４に出力するように説明したが、これらの制御電圧は、読み出し処理時には利用されないのでAPC１１３は、これらを出力しないようにしてもよい。ただし、上述したように各制御電圧を出力させることにより、LDD１１４は、読み出し処理から書き込み処理に移行したときに、立ち上がり等のタイムラグを必要とせずに、直ぐに、各制御電圧に相当する電流をLD１１１に供給することができる。

また、制御電圧VRDCは端子２０１を介して、制御電圧WDC5は端子２０２を介して、制御電圧WDC2は端子２０３を介して、制御電圧WDC3は端子２０４を介して、それぞれ、APC指示値エラー検出部２５０（図４）に供給される。従って、上述したように、読み出し処理の際も各チャンネルから制御電圧を出力させることにより、APC指示値エラー検出部２５０は、読み出し処理中にリードパワーだけでなく、クールパワー、イレースパワー、およびピークパワーのそれぞれの指示値エラーを検出することができる。

次に、通常の読み出し処理中に行われる制御電圧VRDCの抽出処理時の、光学ヘッド部１６内の各部の動作について図７を参照して説明する。図７は、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。

制御電圧VRDCの抽出は、通常の読み出し処理中に行うので、各部の動作は基本的に図６を参照して説明した、通常の読み出し処理の場合と基本的に同様である。その上で、逐次比較型A/Dコンバータ１３６のAD１４１が、システムコントローラ１１に制御され、制御電圧VRDCを取り込んでA/D変換し、デジタル値RINTMONとして出力する。

この時も、APC指示値エラー検出部２５０（図４）は、通常の読み出し処理中と同様に、リードパワーだけでなく、クールパワー、イレースパワー、およびピークパワーのそれぞれの指示値エラーを検出することができる。

次に、通常の書き込み処理の際の、光学ヘッド部１６内の各部の動作について図８を参照して説明する。図８は、図６や図７と同様に、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。

通常の書き込み処理であるので、ライトストラテジ１２３は、制御信号WGATE、PEAK、およびERASEの値を全てオンにする。厳密には、制御信号PEAKは、光ディスク２１に書き込みを行うときのみオンにされ、制御信号ERASEは、光ディスク２１に記録されている情報の消去を行うときのみオンにされる。すなわち、これらの制御信号は、書き込み処理中にオンオフの切り替えが行われる。

また、ライトストラテジ１２３は、制御信号SGATEを、イレース処理時の電圧をサンプル／ホールドさせるように設定する。

LD１１１の光出力がFPD１１２より光電変換された電圧値は、サンプル／ホールド部（S/H）１３１により、ライトストラテジ１２３より供給された制御信号SGATEのタイミングに従ってサンプル／ホールドされ、その電圧値は、アンプ１３２において増幅され、比較器１３４、および比較器１５２に供給される。

A1DAC１３３のレジスタには、イレースパワーの目標値として、所定の指示値EPWRがセットされる。比較器１３４は、A1DAC１３３が出力する、レジスタにセットされた指示値EPWRに相当する電圧を、アンプ１３２の出力から減算する。なお、逐次比較型A/Dコンバータ１３６のB1DAC１４２のレジスタには指示値がセットされないので、B1DAC１４２は、アナログ電圧を出力しない。従って、制御電圧調整部１３５は、比較器１３４の出力を選択し、比較器１３４が出力する差分値に基づいて制御電圧VRDCの電圧値を制御する。その制御電圧VRDCは、リードチャンネルの出力として、LDD１１４のアンプ（Ar）１７１において電流に変換される。変換された電流は電子スイッチ（SW）１７２に供給される。制御信号WGATEがオンなので、電子スイッチ（SW）１７２は、アンプ（Ar）１７１からの電流を加算器１９１に供給しない。

なお、このとき、逐次比較型A/Dコンバータ１３６のAD１４１は、制御電圧VRDCの抽出（デジタル値化）を行わない。

また、制御電圧VRDCは減算器１３８にも供給される。B2DAC１３７のレジスタには、所定の指示値P1INISETがセットされる。減算器１３８は、B2DAC１３７が出力する、レジスタにセットされた指示値P1INISETに相当する電圧を、制御電圧VRDCから減算する。電子スイッチ（SW）１３９は、減算器１３８の出力を選択し、それをクールチャンネルの出力（制御電圧WDC5）として、LDD１１４のアンプ（Ac）１７３に供給する。制御電圧WDC5は、LDD１１４のアンプ（Ac）１７３において電流に変換される。変換された電流は電子スイッチ（SW）１７４に供給される。制御信号WGATEがオンなので、電子スイッチ（SW）１７４は、アンプ（Ac）１７３からの電流を加算器１９１に供給する。

通常の書き込み処理においては、A2DAC１５１のレジスタには指示値がセットされない。従って、比較器１３４は、比較結果を出力しない。ただし、逐次比較型A/Dコンバータ１５４のB3DAC１６２のレジスタにイレースパワーとピークパワーを制御する指示値P2INISETがセットされる。B3DAC１６２は、そのP2INISETに相当する電圧を制御電圧調整部１５３の入力に印加する。制御電圧調整部１５３は、そのB3DAC１６２の出力を選択し、制御電圧VWDCとしてC1DAC１５５およびC2DAC１５６に供給する。

なお、このとき、逐次比較型A/Dコンバータ１５４のAD１６１は、制御電圧VWDCの抽出（デジタル値化）は行わない。

C1DAC１５５は、レジスタにセットされた指示値ERATIOに相当する比率で制御電圧VRDCを減衰させ、イレースチャンネルの出力（制御電圧WDC3）として、LDD１１４のアンプ（Ae）１７７に供給する。制御電圧WDC3は、LDD１１４のアンプ（Ae）１７７において電流に変換される。変換された電流は電子スイッチ（SW）１７８に供給される。制御信号ERASEがオンのとき、電子スイッチ（SW）１７８は、アンプ（Ae）１７７からの電流を加算器１９１に供給する。

C2DAC１５６は、レジスタにセットされた指示値PRATIOに相当する比率で制御電圧VRDCを減衰させ、ピークチャンネルの出力（制御電圧WDC2）として、LDD１１４のアンプ（Ap）１７５に供給する。制御電圧WDC2は、LDD１１４のアンプ（Ap）１７５において電流に変換される。変換された電流は電子スイッチ（SW）１７６に供給される。制御信号PEAKがオンのとき、電子スイッチ（SW）１７６は、アンプ（Ap）１７５からの電流を加算器１９１に供給する。

以上のように、通常の書き込み処理においては、加算器１９１には、クールチャンネルの電流が供給されるとともに、イレースチャンネルまたはピークチャンネルの電流が必要に応じて供給される。従って、加算器１９１は、それらの同時に供給される電流を加算し、LD１１１に供給する。以上によりLD１１１は、適宜、各パワーでレーザ光を発光出力する。

なお、以上において、APC１１３は、通常の書き込み処理の際も、リードチャンネルの制御電圧VRDCもLDD１１４に出力するように説明したが、制御電圧VRDCは、通常の書き込み処理時には利用されないのでAPC１１３は、この制御電圧VRDCを出力しないようにしてもよい。ただし、上述したように制御電圧VRDCを出力させることにより、LDD１１４は、書き込み処理から読み出し処理に移行したときに、立ち上がり等のタイムラグを必要とせずに、直ぐに、制御電圧VRDCに相当する電流をLD１１１に供給することができる。

また、これにより、APC指示値エラー検出部２５０は、書き込み処理中に、クールパワー、イレースパワー、およびピークパワーだけでなく、リードパワーの指示値エラーも検出することができる。

以上の様に、APC指示値エラー検出部２５０は、読み出し処理中であっても、書き込み処理中であっても、各チャンネルのAPC指示値のエラー（異常値）を検出することができる。これにより、ライトストラテジ１２３は、APC指示値エラー検出部２５０によりAPC指示値のエラーが確認され次第、任意のタイミングで制御信号WGATE、PEAK、およびERASEをオフにし、LD１１１によるレーザ光の出力を停止させることができ、APC指示値が以上であることによるLD１１１の破壊を抑制することができる。

また、APC指示値エラー検出部２５０は、APC指示値（制御電圧）を用いるので、LD１１１に流す電流を用いる場合よりも高速にエラー判定を行うことができる。従って、APC指示値エラー検出部２５０は、LD１１１の破壊をさらに抑制することができる。

さらに、APCの指示値と上側および下側のスレッショルド電圧の設定値との間に、安定した一定の対応関係が成立するように、レジスタEMCSET-H、EMCSET-LによりTHH、THLを設定するD1DAC２５６およびD2DAC２５７の基準電圧（フルスケール）は、APCの初期値設定用のB1DAC１４２およびB3DAC１６２の基準電圧（フルスケール）と同等に設定されている。

例えば、
Kr＝0 ・・・（１）
Kc＝Kp＝Ke＝0.5 ・・・（２）
制御電圧VRDCのAD値（RINTMON）＝250 ・・・（３）
B1DAC１４２の入力デジタル値（RINISET）＝150 ・・・（４）
とする。

このとき、制御電圧WDC5（クールチャンネルのAPC指示値）は、制御電圧VRDC（リードチャンネルのAPC指示値）と、B1DAC１４２の入力デジタル値（RINISET）を用いて以下の式（５）のように算出することができる。

制御電圧WDC5＝制御電圧VRDC−RINISET＝100 ・・・（５）

さらに、制御電圧WDC2（ピークチャンネルのAPC指示値）と、制御電圧WDC3（イレースチャンネルのAPC指示値）を、C2DAC１５６の入力デジタル値（PRATIO）とC1DAC１５５の入力デジタル値（ERATIO）を用いて、以下の式（６）および（７）のように設定する。

制御電圧WDC2＝B3DAC１６２の入力デジタル値（P2INISET）×PRATIO＝400 ・・・（６）
制御電圧WDC3＝B3DAC１６２の入力デジタル値（P2INISET）×ERATIO＝300 ・・・（７）

これらの動作点を上側または下側のスレッショルド電圧とする場合、システムコントローラ１１は、レジスタEMCSET_HまたはEMCSET_Lを0.5×100＋0.5×400＋0.5×300＝400に設定すればよい。

通常、ライトのパワー設定（クールパワー、イレースパワー、ピークパワー）を変えなければ、B1DAC１４２のP1INISET、B3DAC１６２のP2INISET、C2DAC１５６のPRATIO、およびC1DAC１５５のERATIOの各値も一定であり、周囲の状況により変化するのは制御電圧VRDCの値である。従って、例えば、現在の制御電圧VRDC（RINTMON）から、±20のレベルで上側スレッショルド電圧THH、および下側スレッショルド電圧THLを設定する場合、システムコントローラ１１は、レジスタEMCSET_LおよびEMCSET_Hをそれぞれ以下の式（８）および式（９）のように設定すればよい。

EMCSET_L＝0.5×(230−150)＋0.5×400＋0.5×300＝390 ・・・（８）
EMCSET_H＝0.5×(270−150)＋0.5×400＋0.5×300＝410 ・・・（９）

このように、システムコントローラ１１は、レジスタEMCSET_HおよびEMCSET_Lに任意の値をセットすることにより、上側および下側のスレッショルド電圧を任意に設定することができる。従って、システムコントローラ１１は、例えば、APCシステムが正常に動作しているときの制御電圧を基準とし、所定の許容範囲（マージン）を確保するように、上側および下側のスレッショルド電圧の校正を行うこともできる。

図９のフローチャートを参照して、システムコントローラ１１による閾値制御処理の流れの例を説明する。

閾値制御処理が開始されると、システムコントローラ１１のCPU３１は、ステップＳ１においてAPC１１３内のレジスタを参照し、D/Aコンバータ（DAC）やゲインの指示値を取得する。ステップＳ２において、CPU３１は、AD１４１を制御し、制御電圧VRDCをデジタル値にA/D変換して抽出させる。ステップＳ３において、CPU３１は、例えば、式（８）や式（９）のように、現在の制御電圧VRDCのレベルに応じた閾値を算出する。閾値を算出するとCPU３１は、ステップＳ４において、算出した閾値をレジスタEMCSET_LやEMCSET_Hにセットし、閾値制御処理を終了する。

制御電圧VRDCの値は温度変化によるLD１１１のIthの変化やスロープ効率の変化等に追従してリアルタイムに変化してゆく値である。システムコントローラ１１は、リード動作中やライト動作中に、AD１４１を制御して適当なタイミングでその制御電圧VRDCをA/D変換して取り込ませ、その値に基づいてレジスタEMCSET-LおよびEMCSET-Hを、エラーフラグERR-AおよびERR-Bが立たないように設定することができる。つまり、システムコントローラ１１は、レジスタEMCSET-LおよびEMCSET-Hの設定を、正常動作時の制御電圧VRDCにリアルタイムに追従させることができる。このような追従制御を行うことにより、システムコントローラ１１は、マージンの少ない状態（THHとTHLの幅を狭くした状態）で制御電圧をリアルタイムに監視することができ、LD１１１への過剰電流および過小電流の供給を未然に抑制することができる。

ここで、APC１１３の応答を監視するだけであれば、システムコントローラ１１は、制御電圧VRDCのみの変化を監視すればよく、Kr＝1、Kc＝Kp＝Ke＝0に設定すればよい。

ただし、システムコントローラ１１は、Kc≠0と設定することでB1DAC１４２の出力を、Kp≠0と設定することでP2INTMON（B3DAC１６２）×PRATIOの出力を、Ke≠0と設定することでP2INTMON（B2DAC）×ERATIOの出力を、それぞれ監視対象に加えることができる。これによりシステムコントローラ１１は、より広範なエラー検出に対応することができる。APCに関わる故障に比べ、D/Aコンバータの出力異常（故障）は発生確率としては非常に小さいと考えられるが、D/Aコンバータの出力異常も監視対象に入れることで、システムコントローラは、エラー検出の信頼度を向上させることができる。

以上のように、APC１１３は、APC指示値エラー検出部２５０を有するので、過電流検出機能を有しない一般的なコンベンショナルLDD（APCからの指示値により決まる各チャンネルの電流の加算をライトストラテジからの各チャンネルのオン/オフ信号にしたがって行うことのみに対応したLDD）と組み合わせて、過電流検出を行うことができる。

また、APC指示値は、LD１１１に供給される電流と異なり、変化が遅い（時定数が大きい）信号であり、低ノイズである。そのため、システムコントローラ１１は、通常動作時の値に対して小さいマージンで上側および下側のスレッショルド電圧（EMCSET-LおよびEMCSET-H）を設定することができ、LD１１１の破壊を未然に抑制するエラー検出/保護機能を実現することができる。

さらに、各チャンネルのAPC指示値（DAC設定値、AD測定値）とエラー検出のスレッショルド設定値との関係が明確になっており、システムコントローラ１１は、高精度で上側および下側のスレッショルド電圧（EMCSET-LおよびEMCSET-H）を設定することができる。

また、APC１１３のチップ内にて、相対的な精度が出せる回路構成をとることはさほど困難ではなく、また、回路的な原因で仮にAPC指示値からスレッショルド設定値の関係式にオフセットが加算されるようなことがあっても、LDD１１４のチャンネルのオン/オフ制御信号が全チャンネルに対してオフの状態であれば、あるスレッショルド設定値に対して、自由にAPC指示値を振って、エラー検出するAPC指示値を求めるといった処理を行うことが可能であり、オフセット等の校正を行ってAPC指示値とスレッショルド設定値の関係式を明確にすることができる。

さらに、正常に動作している時のAPC指示値をリファレンスとして、その値に対して、比較的小さいマージンで過大/過小のスレッショルドを設定してエラー検出を行うため、APC指示値エラー検出部２５０は、APCループの破綻に加え、LD１１１からFPD１１２までのカップリングの変化、各D/Aコンバータの故障（D/AコンバータでAPC指示値を出しているチャンネル）といった広範囲の異常が検出できる。

また、APCのかかっているチャンネルのAPC指示値（制御電圧VRDC）をエラー検出の対象とすることで、LD１１１からFPD１１２までのカップリング変化が検出できるため、LDノイズ対策としてNDフィルタやカップリング切替液晶素子などでカップリングの切替を行っているOP（Optical Pickup）に関しては、その故障が検出できる場合がある。（実際の系では、ライト動作では変化が大きいため十分に検出できるが、リード動作ではスレッショルド設定が困難であり現実的ではない。しかしながら、ライト動作中のみであっても検出できることには大きな意味がある。）

なお、以上においては、上側および下側のスレッショルド（THHおよびTHL）の両方を設けるように説明したが、下側のスレッショルドは、省略することもできる。その場合、図４の、D2DAC２５７、比較器２５９、およびAND回路２６２は省略することができる。ただし、下側のスレッショルドを設けることにより、例えば、NDフィルタやカップリング切り替え液晶素子のライト中の不正な切り替わりが検出できる等のメリットがある。

以上においては、光ディスクドライブ装置に適用する場合について説明したが、本発明は、レーザ光の発光出力のパワーを制御する装置であればどのような装置であっても適用可能である。

上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、例えば、図１０に示されるようなパーソナルコンピュータとして構成されるようにしてもよい。

図１０において、パーソナルコンピュータ４００のCPU４０１は、ROM４０２に記憶されているプログラム、または記憶部４１３からRAM４０３にロードされたプログラムに従って各種の処理を実行する。RAM４０３にはまた、CPU４０１が各種の処理を実行する上において必要なデータなども適宜記憶される。

CPU４０１、ROM４０２、およびRAM４０３は、バス４０４を介して相互に接続されている。このバス４０４にはまた、入出力インタフェース４１０も接続されている。

入出力インタフェース４１０には、キーボード、マウスなどよりなる入力部４１１、CRT（Cathode Ray Tube）やLCD（Liquid Crystal Display）などよりなるディスプレイ、並びにスピーカなどよりなる出力部４１２、ハードディスクなどより構成される記憶部４１３、モデムなどより構成される通信部４１４が接続されている。通信部４１４は、インターネットを含むネットワークを介しての通信処理を行う。

入出力インタフェース４１０にはまた、必要に応じてドライブ４１５が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア４２１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部４１３にインストールされる。

上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、ネットワークや記録媒体からインストールされる。

この記録媒体は、例えば、図１０に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されている磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM（Compact Disc - Read Only Memory）,DVD（Digital Versatile Disc）を含む）、光磁気ディスク（MD（Mini Disc）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア４２１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROM４０２や、記憶部４１３に含まれるハードディスクなどで構成される。

なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本明細書において、システムとは、複数のデバイス（装置）により構成される装置全体を表わすものである。

なお、以上において、１つの装置として説明した構成を分割し、複数の装置として構成するようにしてもよい。逆に、以上において複数の装置として説明した構成をまとめて１つの装置として構成されるようにしてもよい。また、各装置の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置の構成の一部を他の装置の構成に含めるようにしてもよい。つまり、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

本発明を適用した光ディスクドライブの主な構成例を示すブロック図である。 図１の光学ヘッド部の詳細な構成例を説明する図である。 逐次比較型A/Dコンバータの詳細な構成例を説明するブロック図である。 本発明を適用したAPC指示値エラー検出部の構成例を説明する図である。 電流の積み上げの様子を説明する図である。 図２に示される構成例における動作を説明する図である。 図２に示される構成例における動作を説明する図である。 図２に示される構成例における動作を説明する図である。 閾値制御処理の流れの例を説明するフローチャートである。 本発明を適用したパーソナルコンピュータの構成例を示すブロック図である。

符号の説明

１０ 光ディスク， １１ システムコントローラ， ３１ CPU， １１１ LD， １１３ APC， １１４ LDD， ２５０ APC指示値エラー検出部， ２５１乃至２５４ アンプ， ２５５ 加算器， ２５６ D1DAC， ２５７ D2DAC， ２５８および２５９ 比較器， ２６０および２６１ AND回路， ２６２ OR回路

Claims (10)

1. 供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、
   前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、
   前記発光部に供給する電流の電流値を、前記検出部により検出された前記電圧値を目標値に近づけるように、制御する制御電圧を生成し、出力するチャンネルを複数有する光出力レベル制御部と、
   前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を電流に変換し、それらを統合した電流を前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部と
   を有する発光制御システムに対して、前記制御電圧の異常による前記発光部の破壊を抑制する情報処理装置であって、
   前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を互いに加算して統合する加算手段と、
   前記加算手段による加算結果を、前記制御電圧が出力されるチャンネルに応じた第１の閾値電圧と比較する第１の比較手段と、
   前記第１の比較手段による比較の結果、前記制御電圧が前記第１の閾値電圧より大きい場合、前記発光制御部を制御し、前記光出力レベル制御部より出力される前記制御電圧の電流への変換を停止させることにより、前記発光部への電流の供給を停止させる電流供給停止手段と
   を備える情報処理装置。
2. 前記第１の閾値電圧を設定する閾値電圧設定手段をさらに備え、
   前記第１の比較手段は、前記光出力レベル制御部より出力される前記制御電圧を、前記閾値電圧設定手段により設定された前記第１の閾値電圧と比較する
   請求項１に記載の情報処理装置。
3. 前記光出力レベル制御部により、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように調整された前記制御電圧を抽出する制御電圧抽出手段をさらに備え、
   前記閾値電圧設定手段は、前記制御電圧抽出手段により抽出された、正常動作中の前記制御電圧を基準とし、前記制御電圧から所定の許容範囲を確保するように前記第１の閾値電圧を設定する
   請求項２に記載の情報処理装置。
4. 前記光出力レベル制御部の各チャンネルより出力される前記制御電圧をそれぞれ増幅する増幅手段と、
   前記増幅手段による前記制御電圧の増幅率を、前記光出力レベル制御部のチャンネル毎に設定する増幅率設定手段と
   をさらに備え、
   前記増幅手段は、前記増幅率設定手段により前記光出力レベル制御部のチャンネル毎に設定された増幅率で、前記光出力レベル制御部の各チャンネルより出力される各制御電圧をそれぞれ増幅し、
   前記加算手段は、前記増幅手段により前記光出力レベル制御部のチャンネル毎に増幅された各制御電圧を互いに加算して統合する
   請求項１に記載の情報処理装置。
5. 前記発光部は、光ディスクドライブ装置において、前記光ディスクドライブ装置の所定の位置に装着された光ディスクに対してレーザ光を照射するレーザダイオードであり、
   前記光出力レベル制御部は、前記光ディスクに記録されている情報を読み出す際の前記レーザ光の光出力レベルであるリード光出力レベル、前記光ディスクを冷却する際の前記レーザ光の光出力レベルであるクール光出力レベル、前記光ディスクに記録されている情報を消去する際の前記レーザ光の光出力レベルであるイレース光出力レベル、並びに、前記光ディスクに情報を書き込む際の前記レーザ光の光出力レベルであるピーク光出力レベルを、互いに異なるチャンネルで制御し、
   前記加算手段は、前記光出力レベル制御部の各チャンネルより出力される、前記リード光出力レベルを制御する制御電圧、前記クール光出力レベルを制御する制御電圧、前記イレース光出力レベルを制御する制御電圧、および、前記ピーク光出力レベルを制御する制御電圧を互いに加算して統合し、
   前記第１の比較手段は、前記加算手段による加算結果を前記第１の閾値電圧と比較する
   請求項１に記載の情報処理装置。
6. 前記加算手段による加算結果を、前記制御電圧が出力される前記光出力レベル制御部のチャンネルに応じた、前記第１の閾値電圧と異なる第２の閾値電圧と比較する第２の比較手段をさらに備え、
   前記電流供給停止手段は、前記第２の比較手段による比較の結果、前記制御電圧が前記第２の閾値電圧より小さい場合、前記発光制御部を制御し、前記光出力レベル制御部より出力される前記制御電圧の電流への変換を停止させることにより、前記発光部への電流の供給を停止させる
   請求項１に記載の情報処理装置。
7. 前記第２の閾値電圧を設定する閾値電圧設定手段をさらに備え、
   前記第２の比較手段は、前記光出力レベル制御部より出力される前記制御電圧を、前記閾値電圧設定手段により設定された前記第２の閾値電圧と比較する
   請求項６に記載の情報処理装置。
8. 前記光出力レベル制御部により、前記検出部により検出された、前記レーザ光の光出力レベルを表わす電圧値を、所定の目標値に近づけるように調整された前記制御電圧を抽出する制御電圧抽出手段をさらに備え、
   前記閾値電圧設定手段は、前記制御電圧抽出手段により抽出された、正常動作中の前記制御電圧を基準とし、前記制御電圧から所定の許容範囲を確保するように前記第２の閾値電圧を設定する
   請求項７に記載の情報処理装置。
9. 供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、
   前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、
   前記発光部に供給する電流の電流値を、前記検出部により検出された前記電圧値を目標値に近づけるように、制御する制御電圧を生成し、出力するチャンネルを複数有する光出力レベル制御部と、
   前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を電流に変換し、それらを統合した電流を前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部と
   を有する発光制御システムに対して、前記制御電圧の異常による前記発光部の破壊を抑制する情報処理装置の情報処理方法であって、
   前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を互いに加算して統合し、
   加算結果を、前記制御電圧が出力されるチャンネルに応じた第１の閾値電圧と比較し、
   比較の結果、前記制御電圧が前記第１の閾値電圧より大きい場合、前記発光制御部を制御し、前記光出力レベル制御部より出力される前記制御電圧の電流への変換を停止させることにより、前記発光部への電流の供給を停止させる
   ステップを含む情報処理方法。
10. 供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部と、
    前記発光部が発光出力した前記レーザ光の光出力レベルを電圧値として検出する検出部と、
    前記発光部に供給する電流の電流値を、前記検出部により検出された前記電圧値を目標値に近づけるように制御する制御電圧を生成し、出力するチャンネルを複数有する光出力レベル制御部と、
    前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を電流に変換し、それらを統合した電流を前記発光部に供給することにより前記発光部の発光出力を制御する発光制御部と
    を有する発光制御システムに対して、前記制御電圧の異常による前記発光部の破壊を抑制するコンピュータに実行させるプログラムにおいて、
    前記光出力レベル制御部の各チャンネルより出力される前記制御電圧を互いに加算して統合し、
    加算結果を、前記制御電圧が出力される前記光出力レベル制御部のチャンネルに応じた第１の閾値電圧と比較し、
    比較の結果、前記制御電圧が前記第１の閾値電圧より大きい場合、前記発光制御部を制御し、前記光出力レベル制御部より出力される前記制御電圧の電流への変換を停止させることにより、前記発光部への電流の供給を停止させる
    ステップを含む情報処理をコンピュータに実行させるプログラム。

Images