JP5068537B2 - レプリカ結合グループシャッフル反復デコーダ及びこの生成方法 - Google Patents
レプリカ結合グループシャッフル反復デコーダ及びこの生成方法 Download PDFInfo
- Publication number
- JP5068537B2 JP5068537B2 JP2006536950A JP2006536950A JP5068537B2 JP 5068537 B2 JP5068537 B2 JP 5068537B2 JP 2006536950 A JP2006536950 A JP 2006536950A JP 2006536950 A JP2006536950 A JP 2006536950A JP 5068537 B2 JP5068537 B2 JP 5068537B2
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- code
- codes
- group
- replica
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000012937 correction Methods 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 238000000638 solvent extraction Methods 0.000 description 4
- 238000007476 Maximum Likelihood Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 208000011580 syndromic disease Diseases 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2978—Particular arrangement of the component decoders
- H03M13/2987—Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
データストレージ及び通信の分野での重要な課題は、誤り訂正符号を復号化する実用的な方法を開発することである。
バイナリ線形ブロック符号は、ブロック長Nを有する2k個の可能な符号語の集合により定義される。パラメータkは符号の「次元」と呼ばれることがある。符号は通常、N及びkが大きい場合にその効果の程もはるかに高くなる。しかし、パラメータN及びkのサイズが大きくなるほど、破損したメッセージの復号化が難しくなる。
線形符号はパリティ検査行列で表すことができる。バイナリ[N,k]符号を表すパリティ検査行列は、0と1から成るM行とN列の行列である。パリティ検査行列のN列は符号のN個の記号に対応する。行列での線形独立行の数はN−kである。
誤り訂正符号用のデコーダの役割は、送信された符号語が通信路で破損した後に受信信号を受け入れ、送信された符号語の再構築を試みることである。符号語復号化の失敗数が最小という点で最適なデコーダは、所与の受信信号である可能性が最も高い符号語を出力する。最適なデコーダは「最尤」デコーダとして知られている。最尤デコーダであっても、通信路の雑音が十分に大きい場合には復号誤りを犯して、送信された符号語ではない符号語を出力することがある。
実際には、最尤デコーダ又は厳密記号デコーダは特殊な種類の誤り訂正符号に対してしか構築することができない。反復法をベースとした非最適な近似デコーダに大きな関心が集まっている。こういった反復復号法の1つは「確率伝搬」(BP)と呼ばれる。R.Gallagerが最初に、BPという名称は使わなかったが、低密度パリティ検査(LDPC)符号に対するBP復号法を1963年に発表した。
1993年に、同様の反復法が、「ターボ」符号として知られる新種の符号に対して非常にうまく働くことが示された。ターボ符号の成功は、一部はLDPC符号及び反復復号法への関心が大きく復活したことによるものであった。ターボ符号及びLDPC符号の両方に対しての、また「ターボ積符号」及び「RA(repeat-accumulate)符号」等の関連する他の符号に対しての反復復号法のパフォーマンス改良について相当量の研究が最近なされてきている。たとえば、2003年8月に、IEEE Communications Magazineの特別号がこの研究に捧げられた。概観については、C. Berrou著「The Ten-Year-Old Turbo Codes are entering into Service」(IEEE Communications Magazine, vol. 41, pp. 110-117, August 2003)並びにT. Richardson及びR. Urbanke著「The Renaissance of Gallager's Low-Density Parity Check Codes」(IEEE Communications Magazine, vol. 41, pp. 126-131, August 2003)を参照のこと。
ビット反転(BF(bit-flipping))デコーダはBPデコーダと同様に働く反復デコーダである。これらデコーダは若干単純になる。LDPC符号用のビット反転デコーダも長い歴史を持ち、これも、1960年代初めに、Gallagerにより、彼がLDPC符号を紹介したときに提案された。ビット反転デコーダではまず、通信路出力に基づいて各符号語ビットに0又は1を割り当てる。次いで各反復において、各パリティ検査のシンドロームを計算する。パリティ検査のシンドロームは、パリティ検査を満たす場合には0であり、満たさない場合には1である。次いで、各ビット毎に、そのビットを含むすべてのパリティ検査のシンドロームが調べられる。それらのパリティ検査の数が予め規定されたしきい値を超える場合、対応するビットを反転させる。反復は、すべてのパリティ検査を満たすまで、又は所定の最大反復回数に達するまで続けられる。
ターボ積符号(TPC(turbo product code))は、厳密記号デコーダを使用して各構成符号を復号化することができる積符号の一種である。積符号は従来技術による既知の符号である。[N1,k1,d1]符号及び[N2,k2,d2]符号から積符号を構築するには、符号語記号をN1×N2矩形に配置する。各記号は2つの符号に属する。すなわち、一方は、同列中のその他の記号を使用して構築される[N1,k1,d1]「垂直」符号であり、他方は同行中のその他の記号を使用して構築される[N2,k2,d2]「水平」符号である。全体の積符号はパラメータ[N1N2,k1k2,d1d2]を有する。
反復復号法を用いて首尾良く復号可能な多くの符号が他にある。これら符号は文献において既知であり、数が多すぎるためすべてを詳細には説明しない。これら符号のうち最も注目すべきもののいくつかは、非正則LDPC符号(M. A. Shokrollahi、D. A. Spielman、M. G. Luby、及びM. Mitzenmacher著「Improved Low-Density Parity Check Codes Using Irregular Graphs」(IEEE Trans. Information Theory, vol. 47, pp. 585-598 February 2001)参照)、RA符号(D. Divsalar、H. Jin、及びR. J. McEliece著「Coding Theorems for "Turbo-like" Codes」(Proc. 36th Allerton Conference on Communication, Control, and Computing, pp. 201-210, September, 1998)参照)、LT符号(M. Luby著「LT Codes」(Proc. Of the 43 Annual IEEE Symposium on Foudations of Computer Science, pp. 271-282, Nov. 2002)参照)、及びラプタ(Raptor)符号(A. Shokrollahi著「Raptor Codes」(Proceedings of IEEE International Symposium on Information Theory, p. 36, July 2004)参照)である。
LDPC符号用のBPデコーダ及びBFデコーダ、ターボ符号用のデコーダ、並びにターボ積符号用のデコーダはすべて、実際のシステムでの有用性が証明されている反復デコーダの例である。こういったすべての反復デコーダに対する非常に重要な問題は、デコーダの収束速度である。符号語を見つけるまでに必要な反復回数が可能な限り少ないことが望ましい。反復回数が少ないほど復号が高速になり、これは誤り訂正システムにとって望ましい特徴である。
最後にLDPC符号のBP復号について、「グループシャッフル」BP復号が、J. Zhang及びM. Fossorier著「Shuffled Belief Propagation Decoding」(Proceedings of the 36th Annual Asilomar Conference on Signals, Systems, and Computers, pp. 8-15, Nov. 2002)に説明されている。
本発明は、LDPC符号、ターボ符号、又はターボ積符号等の任意の反復復号可能な符号のデコーダを、より良好なパフォーマンス及び収束速度を有する別の反復デコーダに転換する方法を提供する。転換された反復デコーダを「レプリカ結合グループシャッフルデコーダ」又は単に「結合デコーダ」と呼ぶ。
本方法による転換プロセスの第1段階では、グループシャッフルサブデコーダの複数のレプリカが構築される。次いで、これらグループシャッフルサブデコーダ511を結合して(520)、レプリカ結合グループシャッフルデコーダ700にする。
複数のレプリカサブデコーダ511は以下のように構築される。各グループシャッフルレプリカサブデコーダ511毎に、そのグループシャッフルサブデコーダがメッセージ又は記号値に対して行った推定がグループに分けられる。
単一のグループシャッフルサブデコーダ511を生成するに当たっての次のステップは、更新スケジュールを推定グループに割り当てる。更新スケジュールはグループの順番であり、推定が更新される順番を定義する。たとえば、BFデコーダにおいて100ビットから成るグループ10個に更新スケジュールを割り当てたい場合、どのビットグループを最初に更新し、次にどのグループを更新し、10番目のグループに達するまで次にどのグループを更新するかを判断する。ビット推定グループが共に更新されるときの単一反復サブステップを「反復サブステップ」と呼ぶ。
複数のグループシャッフルサブデコーダ511は、サブデコーダがグループに分けられる方法という点で同一であってもなくてもよい。しかし、サブデコーダはそれぞれの更新スケジュールの点で異なる。実際に、あらゆるビット推定を結合デコーダ700に使用されるあらゆるレプリカサブデコーダにおいて更新する必要はない。しかし、あらゆるビット推定は少なくとも1つのレプリカサブデコーダ511において更新される。また、結合デコーダの各反復が同期して完了するように、各レプリカサブデコーダ511が同数の反復サブステップを有することも好ましい。
デコーダ700は、前のステップ510において得られたグループシャッフルサブデコーダ511の異なるレプリカを結合したものである。
図7は結合デコーダ700を示す。簡明化のために、3つのグループシャッフルサブデコーダ710、720、及び730を有する結合デコーダを示す。各サブデコーダは推定をグループ集合に分け、サブが推定を更新するスケジュールを有する。
ターボ符号の場合に結合デコーダをどのように生成することができるかについてより詳細に説明するために、2つの組織的バイナリ畳込み符号を連接したターボ符号の例を用いる。この例の場合での結合デコーダの好ましい実施態様について詳細に説明する。
これより、ターボ積符号(TPC)の場合での本発明の好ましい実施形態について説明する。ターボ積符号が水平符号と垂直符号の積から構築されているものと仮定する。各符号は厳密記号デコーダを使用して復号化される。厳密記号デコーダが各構成ビット毎に対数尤度比を出力するものと仮定する。
本発明による結合デコーダを使用してのシミュレーションは、結合デコーダが従来技術によるデコーダよりも良好なパフォーマンス・複雑性・速度のトレードオフを提供することを示した。レプリカシャッフルターボデコーダという本発明は、同数の反復を使用した場合に10分の数dBだけ従来のターボデコーダよりも優れ、所与の雑音レベルで同じパフォーマンスが求められる場合に使用する反復回数をはるかに少なくすることができる。
Claims (3)
- 誤り訂正符号を復号するためのレプリカ結合グループシャッフル反復復号手段を生成する方法であって、
誤り訂正符号及び該誤り訂正符号用の反復復号手段が与えられること、
前記反復復号手段に基づいて前記誤り訂正符号用の複数のグループシャッフルサブ復号手段を構築すること、
前記グループシャッフルサブ復号手段毎に、前記誤り訂正符号に含まれる記号の推定を、複数のグループに分けること、
前記グループシャッフルサブ復号手段毎に、更新のスケジュールを割り当てること、および、
前記スケジュールに従って、前記グループシャッフルサブ復号手段毎に、直前に更新された前記記号の推定に基づいて、記号の推定の更新が行なわれるように、前記複数のグループシャッフルサブ復号手段を結合して、1つのレプリカ結合グループシャッフル反復復号手段にすること
を備えた方法。 - 前記誤り訂正符号はバイナリであり、前記記号はビットである、請求項1記載の方法。
- 前記グループシャッフルサブ復号手段は確率伝搬を使用し、前記推定はメッセージであり、該メッセージは前記ビットが0又は1のいずれかである対数尤度を表す、請求項2記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/035,828 | 2005-01-14 | ||
US11/035,828 US7373585B2 (en) | 2005-01-14 | 2005-01-14 | Combined-replica group-shuffled iterative decoding for error-correcting codes |
PCT/JP2006/300315 WO2006075672A1 (en) | 2005-01-14 | 2006-01-06 | Combined-replica group-shuffled iterative decoder, and method for generating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008527760A JP2008527760A (ja) | 2008-07-24 |
JP5068537B2 true JP5068537B2 (ja) | 2012-11-07 |
Family
ID=35810861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006536950A Expired - Fee Related JP5068537B2 (ja) | 2005-01-14 | 2006-01-06 | レプリカ結合グループシャッフル反復デコーダ及びこの生成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7373585B2 (ja) |
EP (1) | EP1836771A1 (ja) |
JP (1) | JP5068537B2 (ja) |
CN (1) | CN101103534B (ja) |
WO (1) | WO2006075672A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009034845A1 (ja) * | 2007-09-14 | 2009-03-19 | Toyota Jidosha Kabushiki Kaisha | 燃料電池用セパレータの製造方法 |
US10776019B2 (en) | 2017-09-20 | 2020-09-15 | Toshiba Memory Corporation | Memory system and method of controlling nonvolatile memory |
US10795761B2 (en) | 2018-03-15 | 2020-10-06 | Toshiba Memory Corporation | Memory system and method of controlling non-volatile memory |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7500172B2 (en) * | 2005-02-26 | 2009-03-03 | Broadcom Corporation | AMP (accelerated message passing) decoder adapted for LDPC (low density parity check) codes |
US8239727B2 (en) * | 2006-02-08 | 2012-08-07 | Thomson Licensing | Decoding of raptor codes |
US8069397B2 (en) * | 2006-07-10 | 2011-11-29 | Broadcom Corporation | Use of ECC with iterative decoding for iterative and non-iterative decoding in a read channel for a disk drive |
US8209582B1 (en) * | 2006-11-07 | 2012-06-26 | Marvell International Ltd. | Systems and methods for optimizing a product code structure |
WO2008087042A1 (en) * | 2007-01-19 | 2008-07-24 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Multiple-bases belief-propagation and permutation decoding for block codes |
US8261170B2 (en) | 2007-06-19 | 2012-09-04 | Mitsubishi Electric Research Laboratories, Inc. | Multi-stage decoder for error-correcting codes |
JP4788680B2 (ja) * | 2007-07-27 | 2011-10-05 | 住友電気工業株式会社 | 復号器 |
US8219878B1 (en) * | 2007-12-03 | 2012-07-10 | Marvell International Ltd. | Post-processing decoder of LDPC codes for improved error floors |
US8117519B2 (en) * | 2008-01-15 | 2012-02-14 | Micron Technology, Inc. | Memory apparatus and method using erasure error correction to reduce power consumption |
US8166364B2 (en) | 2008-08-04 | 2012-04-24 | Seagate Technology Llc | Low density parity check decoder using multiple variable node degree distribution codes |
US8261166B2 (en) * | 2008-09-17 | 2012-09-04 | Seagate Technology Llc | Node processor for use with low density parity check decoder using multiple variable node degree distribution codes |
US8935601B1 (en) | 2008-12-03 | 2015-01-13 | Marvell International Ltd. | Post-processing methodologies in decoding LDPC codes |
US8125231B2 (en) * | 2009-01-28 | 2012-02-28 | Freescale Semiconductor, Inc. | Capacitance-to-voltage interface circuit, and related operating methods |
US8458114B2 (en) * | 2009-03-02 | 2013-06-04 | Analog Devices, Inc. | Analog computation using numerical representations with uncertainty |
TW201037529A (en) | 2009-03-02 | 2010-10-16 | David Reynolds | Belief propagation processor |
US8407550B2 (en) * | 2009-08-14 | 2013-03-26 | Mitsubishi Electric Research Laboratories, Inc. | Method and system for decoding graph-based codes using message-passing with difference-map dynamics |
US8972831B2 (en) | 2010-01-11 | 2015-03-03 | Analog Devices, Inc. | Belief propagation processor |
US9544090B2 (en) * | 2010-03-31 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Hard input low density parity check decoder |
EP2614594A1 (en) * | 2010-09-08 | 2013-07-17 | Agence Spatiale Européenne | Flexible channel decoder. |
JP5790029B2 (ja) * | 2011-03-01 | 2015-10-07 | ソニー株式会社 | 復号装置、復号方法、およびプログラム |
US8726122B2 (en) * | 2011-05-11 | 2014-05-13 | Samsung Electronics Co., Ltd. | High throughput LDPC decoder |
JP2014017734A (ja) * | 2012-07-10 | 2014-01-30 | Toshiba Corp | 受信機及び受信方法 |
US9281841B2 (en) * | 2012-10-31 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Load balanced decoding of low-density parity-check codes |
TWI519143B (zh) | 2013-12-30 | 2016-01-21 | 財團法人工業技術研究院 | 通訊系統、其方法與其接收端 |
KR102189440B1 (ko) | 2014-08-25 | 2020-12-14 | 삼성전자주식회사 | 에러 정정 디코더를 포함하는 스토리지 장치 및 에러 정정 디코더의 동작 방법 |
US9998148B2 (en) * | 2015-12-01 | 2018-06-12 | SK Hynix Inc. | Techniques for low complexity turbo product code decoding |
US10090862B2 (en) * | 2016-03-23 | 2018-10-02 | SK Hynix Inc. | Hybrid soft decoding algorithm for multiple-dimension TPC codes |
US10090865B2 (en) * | 2016-03-23 | 2018-10-02 | SK Hynix Inc. | Performance optimization in soft decoding of error correcting codes |
US10084485B2 (en) | 2016-03-23 | 2018-09-25 | SK Hynix Inc. | Soft decoder parameter optimization for product codes |
CN108306714B (zh) * | 2018-03-22 | 2020-12-15 | 兰州大学 | 一种高阶调制下lt码解调译码方法 |
CN112994706A (zh) * | 2019-12-02 | 2021-06-18 | 深圳市中兴微电子技术有限公司 | 译码方法、装置、设备及存储介质 |
US12014068B2 (en) * | 2021-04-27 | 2024-06-18 | Microchip Technology Inc. | System and method for double data rate (DDR) chip-kill recovery |
US20240243756A1 (en) | 2021-05-07 | 2024-07-18 | Safran Data Systems | Decoding of series-concatenated turbo codes |
US11934696B2 (en) | 2021-05-18 | 2024-03-19 | Microchip Technology Inc. | Machine learning assisted quality of service (QoS) for solid state drives |
CN114785353A (zh) * | 2022-03-24 | 2022-07-22 | 山东岱微电子有限公司 | 低密度奇偶校验码译码方法、系统、设备、装置及介质 |
TWI810872B (zh) * | 2022-03-29 | 2023-08-01 | 睿寬智能科技有限公司 | 用於準循環低密度奇偶校驗碼的快速解碼器 |
TWI818490B (zh) * | 2022-03-29 | 2023-10-11 | 睿寬智能科技有限公司 | 低密度奇偶校驗碼的重組式解碼法與裝置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5721745A (en) * | 1996-04-19 | 1998-02-24 | General Electric Company | Parallel concatenated tail-biting convolutional code and decoder therefor |
US6304995B1 (en) | 1999-01-26 | 2001-10-16 | Trw Inc. | Pipelined architecture to decode parallel and serial concatenated codes |
CN1124691C (zh) * | 1999-09-13 | 2003-10-15 | 华为技术有限公司 | 一种串/并行级联卷积码译码器及其译码实现方法 |
JP2002009633A (ja) * | 2000-06-19 | 2002-01-11 | Mitsubishi Electric Corp | 復号回路および復号方法、並びに符号化回路および符号化方法 |
US7222289B2 (en) * | 2002-09-30 | 2007-05-22 | Certance Llc | Channel processor using reduced complexity LDPC decoder |
EP1829223B1 (en) * | 2004-12-22 | 2013-02-13 | LG Electronics Inc. | Parallel, layered decoding for Low-Density Parity-Check (LDPC) codes |
-
2005
- 2005-01-14 US US11/035,828 patent/US7373585B2/en not_active Expired - Fee Related
-
2006
- 2006-01-06 WO PCT/JP2006/300315 patent/WO2006075672A1/en active Application Filing
- 2006-01-06 JP JP2006536950A patent/JP5068537B2/ja not_active Expired - Fee Related
- 2006-01-06 EP EP06702490A patent/EP1836771A1/en not_active Withdrawn
- 2006-01-06 CN CN2006800023223A patent/CN101103534B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009034845A1 (ja) * | 2007-09-14 | 2009-03-19 | Toyota Jidosha Kabushiki Kaisha | 燃料電池用セパレータの製造方法 |
US10776019B2 (en) | 2017-09-20 | 2020-09-15 | Toshiba Memory Corporation | Memory system and method of controlling nonvolatile memory |
US10795761B2 (en) | 2018-03-15 | 2020-10-06 | Toshiba Memory Corporation | Memory system and method of controlling non-volatile memory |
Also Published As
Publication number | Publication date |
---|---|
US20060161830A1 (en) | 2006-07-20 |
EP1836771A1 (en) | 2007-09-26 |
CN101103534A (zh) | 2008-01-09 |
JP2008527760A (ja) | 2008-07-24 |
US7373585B2 (en) | 2008-05-13 |
WO2006075672A1 (en) | 2006-07-20 |
CN101103534B (zh) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5068537B2 (ja) | レプリカ結合グループシャッフル反復デコーダ及びこの生成方法 | |
JP2008035524A (ja) | 反復確率伝搬を使用して記号ブロックを復号化する装置および方法 | |
JP5464990B2 (ja) | シンボルから成るブロックを復号するための多段復号器及び方法 | |
Johnson | Introducing low-density parity-check codes | |
Andrews et al. | The development of turbo and LDPC codes for deep-space applications | |
Han et al. | Low-floor decoders for LDPC codes | |
Van Wonterghem et al. | Performance comparison of short-length error-correcting codes | |
Jian et al. | Iterative hard-decision decoding of braided BCH codes for high-speed optical communication | |
EP1835625B1 (en) | Encoding and decoding of accumulate convolutional codes | |
US8601352B1 (en) | Efficient LDPC codes | |
US7607063B2 (en) | Decoding method and device for decoding linear code | |
Lentmaier et al. | On the thresholds of generalized LDPC convolutional codes based on protographs | |
Behairy et al. | Parallel concatenated Gallager codes | |
US7340671B2 (en) | Decoding low density parity codes | |
JPWO2003073621A1 (ja) | Ldpc符号用検査行列生成方法および検査行列生成装置 | |
Zhang et al. | Toward low LDPC-code floors: a case study | |
Ma et al. | Obtaining extra coding gain for short codes by block Markov superposition transmission | |
Nasseri et al. | Globally coupled finite geometry and finite field LDPC coding schemes | |
Ma et al. | Statistical learning aided decoding of BMST tail-biting convolutional code | |
Lentmaier et al. | Exact erasure channel density evolution for protograph-based generalized LDPC codes | |
Varnica | Ldpc decoding: Vlsi architectures and implementations | |
Cunche et al. | Low-rate coding using incremental redundancy for GLDPC codes | |
Zhdanov | IRA codes derived from Gruenbaum graph | |
Mitchell | Mathematical approach to channel codes with a diagonal matrix structure | |
Narang et al. | imAGE PRoCEssiNG |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |