JP5464990B2 - シンボルから成るブロックを復号するための多段復号器及び方法 - Google Patents
シンボルから成るブロックを復号するための多段復号器及び方法 Download PDFInfo
- Publication number
- JP5464990B2 JP5464990B2 JP2009277535A JP2009277535A JP5464990B2 JP 5464990 B2 JP5464990 B2 JP 5464990B2 JP 2009277535 A JP2009277535 A JP 2009277535A JP 2009277535 A JP2009277535 A JP 2009277535A JP 5464990 B2 JP5464990 B2 JP 5464990B2
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- sub
- decoding
- code
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000012545 processing Methods 0.000 claims description 23
- 238000012937 correction Methods 0.000 claims description 13
- 238000007476 Maximum Likelihood Methods 0.000 claims description 10
- 230000003252 repetitive effect Effects 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 2
- 239000010979 ruby Substances 0.000 claims description 2
- 229910001750 ruby Inorganic materials 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 19
- 238000004422 calculation algorithm Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 208000011580 syndromic disease Diseases 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
- H04L1/0053—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables specially adapted for power saving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
- H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/658—Scaling by multiplication or division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
データ記憶及び通信の分野における基本的な問題は、誤り訂正符号(ECC)の実用的な復号方法の開発である。
バイナリ線形ブロック符号は、ブロック長Nを有する2k個の可能な符号語の集合によって定義される。パラメータkは、時に、符号の「次元」と呼ばれる。符号は、通常、N及びkが大きいときにはるかに効率的なものとなる。しかしながら、パラメータN及びkのサイズが増加するにつれて、破損したメッセージの復号の困難さも増加する。
線形符号は、パリティ検査行列によって表すことができる。バイナリ[N,k]符号を表すパリティ検査行列は、M行及びN列を有する0及び1から成る行列である。パリティ検査行列のN列は、符号のN個のシンボルに対応する。行列の線形独立な行の個数はN−k個である。
x[1]+x[2]+x[3]+x[5]=0、
x[2]+x[3]+x[4]+x[6]=0、及び
x[3]+x[4]+x[5]+x[7]=0
を表す。ここで、x[n]は、第nビットの値であり、バイナリシンボルの加算は、0+0=1+1=0及び0+1=1+0=1となるようなモジュロ2算術のルールを使用して行われる。
線形符号のパリティ検査行列は、多くの場合、当該技術分野において「タナーグラフ」とも呼ばれるグラフモデルを使用して表される。タナーグラフは、符号語シンボルに対応する「変数ノード」及びパリティ制約に対応する「制約ノード」の2種類のノードを有する二部グラフである。したがって、符号を表すパリティ検査行列の各列につき1つの変数ノードがあり、パリティ検査行列の各行につき1つの制約ノードがある。変数ノードは、対応するシンボルが制約式にある場合に、タナーグラフの制約ノードに接続される。したがって、パリティ検査行列の各非ゼロのエントリーについて変数ノードと制約ノードとを接続する線がある。
誤り訂正符号の復号器の作業は、送信された符号語がチャネルにおいて破損した後に受信信号を受け取り、送信された符号語の復元を試みることである。符号語の復号の失敗数を最小にするという点で最適な復号器は、受信信号が与えられた場合に、最も確からしい符号語を出力する。この最適な復号器は、「最尤」復号器として知られている。最尤(ML)復号器であっても、チャネルの雑音が十分に大きい場合には、時に復号誤りを起こし、送信された符号語でない符号語を出力する。
実際には、誤り訂正符号の特別な部類についてしか最尤復号器を構成することができない。反復方法に基づいた最適でない近似的な復号器に多くの関心が持たれてきた。これらの反復復号方法の1つは、「信念伝搬」(BP)と呼ばれる。R. Gallagerは、これをその名称で呼んではいなかったが、低密度パリティ検査(LDPC)符号用のBP復号方法を1963年に最初に記載した。
1993年に、「ターボ符号」として知られている新しい部類の符号について非常にうまく動作する同様の反復方法が示された。ターボ符号の成功によって、部分的には、LDPC符号及び反復復号方法に対する関心が再度新たに大きく持たれるようになった。ターボ符号及びLDPC符号の双方、並びに「ターボ積符号」及び「繰り返し累積符号」等の他の関連符号について反復復号方法の性能を改善するために、近年、かなりの量の研究が行われている。例えば、IEEE Communications Magazineの2003年8月の特集号が、この研究に充てられた。概観については、非特許文献2及び非特許文献3を参照されたい。
実際には、BP復号器を実施する一般的な方法は、メッセージをいくつかの少数の可能な値に量子化することである。例えば、復号器は、値+1及び−1を有するメッセージのみを使用することができる。量子化BP(QBP)復号器は、可能なメッセージの個数が増加するにつれて、より強力になる傾向があり、それによって、非量子化BP復号器をより良く近似する。他方、可能なメッセージの個数が増加するにつれて、量子化BP復号器を実施するコスト及び複雑さも同様に増加する傾向がある。
u(i) mn:検査ノードmから変数ノードnに渡されるメッセージ、
v(i) mn:変数ノードnから検査ノードmに渡されるメッセージ、及び
v(i) n:変数ノードnの信念、
と表記される。
ステップ2:1≦n≦N及び各m∈Q(n)について、
ステップ3:v(i) n<0の場合には
ビットフリッピング(BF)復号器は、BP復号器と同様に動作する反転復号器である。これらの復号器は、幾分、より単純である。LDPC符号のビットフリッピング復号器も、長い歴史を有し、またGallagerがLDPC符号を紹介した1960年代初期にGallagerによって提案された。ビットフリッピング復号器では、各符号語ビットは、最初に、チャネル出力に基づいて0又は1となるように割り当てられる。次に、各反復において、各パリティ検査のシンドロームが計算される。パリティ検査のシンドロームは、パリティ検査が満たされた場合には0であり、パリティ検査が満たされない場合には1である。次に、各ビットについて、そのビットを含むすべてのパリティ検査のシンドロームが検査される。所定のしきい値よりも大きな複数のパリティ検査が満たされない場合、対応するビットがフリッピングされる。すべてのパリティ検査が満たされるまで又は所定の最大反復回数に達するまで、反復は続く。
反復復号方法を使用して復号を成功させることができる他の多くの符号がある。それらの符号は、文献で既知であり、それらの符号はあまりにも多いので、それらをすべて詳細に説明することはできない。それらの符号の最も注目すべきもののいくつかは、ターボ符号(非特許文献7参照)、不規則LDPC符号(非特許文献8参照)、繰り返し累算符号(非特許文献9参照)、LT符号(非特許文献10参照)、及びラプタ(Raptor)符号(非特許文献11参照)である。
LDPC符号の代替的な復号方法は、線形計画法(LP)に基づいている。LP復号は、BP復号では利用可能でないいくつかの魅力的な特徴を有する。LP復号器は、確定的に収束する。復号器が符号語をいつ出力しようとも、その符号語は、最尤解であることが保証される。LP復号器が非バイナリ解に収束するとき、明確に定義された「疑似符号語」が見つけられている。
LP復号問題の解が非バイナリであるとき、オリジナルのLP緩和を厳しくしたもの(tightening)を見つけるように動機付けられる。厳しくすることの目的は、いずれのバイナリ頂点も除去することなく、以前最適であった疑似符号語を除去する変更されたLP問題を生成し、それによって、変更されたLP問題の解をML解に持って行くことである。
各異なるタイプの符号について、複数の異なる復号器が一般に利用可能である。例えば、LDPC符号については、(数ある中でも)ビットフリッピング復号器、異なる量子化レベルの量子化BP復号器、積和方法又は最小和方法を使用するBP復号器、LP復号器、及びMILP復号器の中から選択することができる。
多くの場合、復号器のWER性能と復号器がブロックを処理するのに要する時間との間にトレードオフがある。一例として、BP復号器は、終了する前に1ブロック当たりより多くの反復動作が可能である場合、より良好なWER性能を有する。単純な復号器は、処理時間が少ないが、WER性能が不十分である傾向がある一方、より複雑な復号器は、処理時間がより長くなるが、WER性能がより良好になる傾向がある。時に、或る復号器は、第2の復号器よりも数桁良好なWERを有するが、同様に、第2の復号器よりも数桁良くない処理時間を有する。
従来のBP復号器等の従来の反復復号器では、検査ノード及び変数ノードからのすべてのメッセージが、各反復において更新される。しかしながら、これは、着信メッセージが最後の反復以後変化していないノードについては必要とすべきではない。例えば、BSCの場合、十分高い信号対雑音比(SNR)では、チャネルは少数の送信ビットしか反転しないので、従来のBP復号器のほとんどのメッセージを復号中に更新する必要は決してなく、復号の複雑さを大幅に削減することができる。
u(i) mn:検査ノードmから変数ノードnに渡されるメッセージ、
v(i) mn:変数ノードnから検査ノードmに渡されるメッセージ、及び
v(i) n:変数ノードnの信念、
と表記される。
Claims (13)
- 雑音を有するチャネルを介して受信されたシンボルから成るブロックを、誤り訂正符号から成る符号語に復号するための多段復号器であって、
順次接続された複数のサブ復号器を備え、次段のサブ復号器は、前段のサブ復号器よりも遅い処理時間及び良好なワード誤り率を有し、前記次段のサブ復号器は、前記前段の復号器が、シンボルから成るブロックシーケンスの復号に失敗した場合にのみ実行され、最後のサブ復号器は、終了条件に達するまで実行され、
反復復号方法を使用するいずれのサブ復号器も、アクティブ集合反復復号方法を使用する、シンボルから成るブロックを復号するための多段復号器。 - 前記複数のサブ復号器は、順次接続された
量子化信念伝搬(QBP)サブ復号器、
非量子化信念伝搬(UBP)サブ復号器、及び
混合整数線形計画(MILP)サブ復号器、
から成る、請求項1に記載の多段復号器。 - 前記最後のMILPサブ復号器の実行はさらに、
最尤符号語が見つかるまで又は或る最大個数のバイナリ制約が前記MILPサブ復号器に追加されるまでのいずれかまでバイナリ制約を反復的に追加すること、
をさらに含む、請求項2に記載の多段復号器。 - 前記複数のサブ復号器の個数及び選択は、特定の低密度パリティ検査(LDPC)符号について設計される、請求項1に記載の多段復号器。
- 前記チャネルはバイナリ対称チャネルであり、前記アクティブ集合復号器は、反復信念伝搬復号器をさらに備え、前記反復信念伝搬復号器は、
検査ノードの集合、
変数ノードの集合、及び
前記検査ノードの集合と前記変数ノードの集合との間でメッセージを渡す手段、
を備え、前記検査ノードからの発信メッセージの集合は、前記検査ノードへの着信メッセージの集合が変化する場合にのみ更新され、前記変数ノードからの前記発信メッセージの集合は、該変数ノードへの前記着信メッセージが変化する場合にのみ更新される、
請求項1に記載の多段復号器。 - 前記発信メッセージの集合は、前記着信メッセージの集合の前記変化がしきい値を超えるときに更新される、請求項5に記載の多段復号器。
- 前記更新されるノードは、ノードのアクティブ集合に追加される、請求項5に記載の多段復号器。
- 前記チャネルはバイナリ対称チャネルであり、前記アクティブ集合復号器は反復信念伝搬復号器をさらに備え、前記反復信念伝搬復号器は、
検査ノードの集合、及び
変数ノードの集合、
を備え、各変数ノードは信念を有し、前記変数ノードからの発信メッセージの集合は、前記信念が変化した場合にのみ更新され、前記検査ノードからの発信メッセージの集合は、該検査ノードへの前記着信メッセージが変化した場合にのみ更新される、請求項1に記載の多段復号器。 - 前記変数ノードからの前記発信メッセージは、前記変数ノードの信念の前記変化がしきい値を超えた場合にのみ更新され、前記検査ノードからの前記発信メッセージの集合は、前記検査ノードへの前記着信メッセージの集合の前記変化が前記しきい値を超えた場合にのみ更新される、請求項8に記載の多段復号器。
- 前記更新されるノードは、ノードのアクティブ集合に追加される、請求項8に記載の多段復号器。
- 前記誤り訂正符号は、低密度パリティ検査符号、ターボ符号、ターボ積符号、繰り返し累積符号、ルビー変換符号、及びラプタ符号から成る群から選択される、請求項1に記載の多段復号器。
- 前記複数のサブ復号器は、順次接続された
量子化信念伝搬(QBP)サブ復号器、
非量子化信念伝搬(UBP)サブ復号器、及び
線形計画サブ復号器、
から成る、請求項1に記載の多段復号器。 - 雑音を有するチャネルを介して受信されたシンボルから成るブロックを、順次接続された複数のサブ復号器で、誤り訂正符号から成る符号語に復号する方法であって、該方法のステップを実行するためのプロセッサを備え、該方法は、
第1のサブ復号器で前記シンボルから成るブロックを復号するステップ、
前記第1のサブ復号器による前記復号が失敗した場合には、該第1のサブ復号器よりも遅い処理時間及び良好なワード誤り率を有する第2のサブ復号器で前記シンボルから成るブロックを復号するステップ、及び
前記第2のサブ復号器による前記復号が失敗した場合には、該第2のサブ復号器よりも遅い処理時間及び良好なワード誤り率を有する第3のサブ復号器で前記シンボルから成るブロックを復号するステップ、
を含み、
反復復号方法を使用するいずれのサブ復号器も、アクティブ集合反復復号方法を使用する、シンボルから成るブロックを復号するための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/360,832 | 2009-01-27 | ||
US12/360,832 US8261170B2 (en) | 2007-06-19 | 2009-01-27 | Multi-stage decoder for error-correcting codes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010178328A JP2010178328A (ja) | 2010-08-12 |
JP5464990B2 true JP5464990B2 (ja) | 2014-04-09 |
Family
ID=42355153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009277535A Active JP5464990B2 (ja) | 2009-01-27 | 2009-12-07 | シンボルから成るブロックを復号するための多段復号器及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8261170B2 (ja) |
JP (1) | JP5464990B2 (ja) |
CN (1) | CN101814975B (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101652452B1 (ko) * | 2010-03-02 | 2016-08-30 | 시게이트 테크놀로지 인터내셔날 | 디코더와 상기 디코더를 포함하는 장치들 |
US8756473B1 (en) * | 2010-12-23 | 2014-06-17 | Sk Hynix Memory Solutions Inc. | Solid state device coding architecture for chipkill and endurance improvement |
JP5790029B2 (ja) * | 2011-03-01 | 2015-10-07 | ソニー株式会社 | 復号装置、復号方法、およびプログラム |
WO2012097046A1 (en) * | 2011-01-14 | 2012-07-19 | Marvell World Trade Ltd. | Ldpc multi-decoder architectures |
US8726122B2 (en) | 2011-05-11 | 2014-05-13 | Samsung Electronics Co., Ltd. | High throughput LDPC decoder |
JP5574340B2 (ja) * | 2011-06-09 | 2014-08-20 | 日本電信電話株式会社 | 線形符号におけるlp復号器及び整数解計算方法及びプログラム |
US8774324B2 (en) * | 2011-12-14 | 2014-07-08 | Xilinx, Inc. | Systems and methods for changing decoding parameters in a communication system |
US8918705B1 (en) | 2012-01-11 | 2014-12-23 | Sk Hynix Memory Solutions Inc. | Error recovery by modifying soft information |
US20130339814A1 (en) * | 2012-06-15 | 2013-12-19 | Shantanu Rane | Method for Processing Messages for Outsourced Storage and Outsourced Computation by Untrusted Third Parties |
GB2505228B (en) * | 2012-08-23 | 2014-12-03 | Canon Kk | Method and apparatus for controlling the decoding of codewords received by a linear block code pipelined decoder from an input buffer |
US9612903B2 (en) * | 2012-10-11 | 2017-04-04 | Micron Technology, Inc. | Updating reliability data with a variable node and check nodes |
US9183095B1 (en) | 2013-06-28 | 2015-11-10 | Sk Hynix Memory Solutions Inc. | Recovering from a program failure by combining write data |
EP3098991B1 (en) | 2014-02-11 | 2019-10-23 | Huawei Technologies Co., Ltd. | Channel decoding method and apparatus |
TWI543178B (zh) * | 2014-06-10 | 2016-07-21 | 群聯電子股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
GB2533639B (en) * | 2014-12-24 | 2017-11-22 | Imagination Tech Ltd | Low density parity check decoder |
EP3258605A4 (en) | 2015-02-10 | 2018-03-28 | Panasonic Intellectual Property Management Co., Ltd. | Transmitting method, transmitting device, receiving method and receiving device |
US9600364B2 (en) | 2015-03-09 | 2017-03-21 | Kabushiki Kaisha Toshiba | Memory controller, storage device and decoding method |
US10587288B1 (en) * | 2015-06-04 | 2020-03-10 | Marvell International Ltd. | Systems and methods for iterative coding of product codes in nand FLASH controllers |
EP3151458B1 (en) * | 2015-10-02 | 2019-03-20 | Mitsubishi Electric R&D Centre Europe B.V. | A method for determining features of an error correcting code system |
US10205469B2 (en) * | 2016-08-11 | 2019-02-12 | SK Hynix Inc. | Low latency soft decoder architecture for generalized product codes |
CN106681856B (zh) * | 2016-08-23 | 2020-03-17 | 合肥兆芯电子有限公司 | 解码方法、存储器存储装置及存储器控制电路单元 |
CN107249144B (zh) * | 2017-05-12 | 2020-05-15 | 北京小鸟看看科技有限公司 | 多媒体文件解码的方法、多媒体播放器和播放设备 |
EP3451561A1 (en) * | 2017-08-28 | 2019-03-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Hybrid decoder for coded slotted aloha |
US10637511B2 (en) * | 2017-12-18 | 2020-04-28 | Western Digital Technologies, Inc | Dynamic multi-stage decoding |
KR102475805B1 (ko) * | 2018-08-20 | 2022-12-09 | 에스케이하이닉스 주식회사 | 디코더, 그것의 동작 방법 및 메모리 시스템 |
EP4290776A1 (en) * | 2022-06-08 | 2023-12-13 | Nokia Solutions and Networks Oy | Low-density parity-check decoder with scaling to reduce power consumption |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1954501B (zh) * | 2003-10-06 | 2010-06-16 | 数字方敦股份有限公司 | 通过通信信道接收从源发射的数据的方法 |
EP1536568A1 (en) * | 2003-11-26 | 2005-06-01 | Matsushita Electric Industrial Co., Ltd. | Belief propagation decoder cancelling the exchange of unreliable messages |
US7373585B2 (en) | 2005-01-14 | 2008-05-13 | Mitsubishi Electric Research Laboratories, Inc. | Combined-replica group-shuffled iterative decoding for error-correcting codes |
US7856584B2 (en) * | 2005-03-30 | 2010-12-21 | Intel Corporation | Unequal error protection apparatus, systems, and methods |
JP4092352B2 (ja) * | 2005-11-16 | 2008-05-28 | Necエレクトロニクス株式会社 | 復号装置、復号方法、及び受信装置 |
JP4245602B2 (ja) * | 2005-11-25 | 2009-03-25 | シャープ株式会社 | デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体 |
US7971129B2 (en) * | 2006-05-10 | 2011-06-28 | Digital Fountain, Inc. | Code generator and decoder for communications systems operating using hybrid codes to allow for multiple efficient users of the communications systems |
US8042029B2 (en) * | 2006-05-21 | 2011-10-18 | Ramot At Tel Aviv University Ltd. | Error correction decoding by trial and error |
US7533328B2 (en) * | 2006-07-04 | 2009-05-12 | Sandisk Il, Ltd. | Method of error correction in a multi-bit-per-cell flash memory |
JP2008271312A (ja) * | 2007-04-23 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 無線パケット通信装置 |
US9128868B2 (en) * | 2008-01-31 | 2015-09-08 | International Business Machines Corporation | System for error decoding with retries and associated methods |
WO2009156935A1 (en) * | 2008-06-23 | 2009-12-30 | Ramot At Tel Aviv University Ltd. | Using damping factors to overcome ldpc trapping sets |
-
2009
- 2009-01-27 US US12/360,832 patent/US8261170B2/en active Active
- 2009-12-07 JP JP2009277535A patent/JP5464990B2/ja active Active
-
2010
- 2010-01-27 CN CN201010130444.9A patent/CN101814975B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010178328A (ja) | 2010-08-12 |
CN101814975B (zh) | 2014-08-27 |
US20100192040A1 (en) | 2010-07-29 |
US8261170B2 (en) | 2012-09-04 |
CN101814975A (zh) | 2010-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5464990B2 (ja) | シンボルから成るブロックを復号するための多段復号器及び方法 | |
JP5068537B2 (ja) | レプリカ結合グループシャッフル反復デコーダ及びこの生成方法 | |
Smith et al. | Staircase codes: FEC for 100 Gb/s OTN | |
US8448050B2 (en) | Memory system and control method for the same | |
US7607063B2 (en) | Decoding method and device for decoding linear code | |
US20080052594A1 (en) | Method and system for replica group-shuffled iterative decoding of quasi-cyclic low-density parity check codes | |
Zimmermann et al. | Reduced complexity LDPC decoding using forced convergence | |
EP1909394A2 (en) | Overlapping sub-matrix based LDPC (low density parity check) decoder | |
US20200059243A1 (en) | Systems and methods for decoding error correcting codes | |
EP1835625A1 (en) | Encoding and decoding of accumulate convolutional codes | |
KR20090126829A (ko) | 반복 복호 방법과 반복 복호 장치 | |
JPWO2003073621A1 (ja) | Ldpc符号用検査行列生成方法および検査行列生成装置 | |
US7340671B2 (en) | Decoding low density parity codes | |
Zhang et al. | Toward low LDPC-code floors: a case study | |
WO2004049578A1 (en) | Running minimum message passing ldpc decoding | |
US9473173B2 (en) | Method for early terminating decoding processes of serial concatenated coding and decoder using the same | |
Liu et al. | Hard-decision bit-flipping decoder based on adaptive bit-local threshold for LDPC codes | |
Papaharalabos et al. | Modified sum-product algorithms for decoding low-density parity-check codes | |
Grinchenko et al. | Improving performance of multithreshold decoder over binary erasure channel | |
Lentmaier et al. | Exact erasure channel density evolution for protograph-based generalized LDPC codes | |
Palanki et al. | Iterative decoding of multiple-step majority logic decodable codes | |
Johnson et al. | Low-density parity-check codes: design and decoding | |
Varnica | Ldpc decoding: Vlsi architectures and implementations | |
Bellorado et al. | Soft-input, iterative, Reed-Solomon decoding using redundant parity-check equations | |
JP2010028408A (ja) | 情報処理装置、情報処理方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5464990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |