JP5066866B2 - Parallel processing method - Google Patents
Parallel processing method Download PDFInfo
- Publication number
- JP5066866B2 JP5066866B2 JP2006222642A JP2006222642A JP5066866B2 JP 5066866 B2 JP5066866 B2 JP 5066866B2 JP 2006222642 A JP2006222642 A JP 2006222642A JP 2006222642 A JP2006222642 A JP 2006222642A JP 5066866 B2 JP5066866 B2 JP 5066866B2
- Authority
- JP
- Japan
- Prior art keywords
- data area
- divided data
- specific gravity
- divided
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、複数の中央処理装置を用いた並列処理方法に関するものである。
近年、半導体装置(LSI)は大規模化・高集積化が進められている。そのため、論理回路データに基づいて作成されたレイアウトデータを、半導体装置の製造に必要なマスク等を描画するための描画データに変換するための処理時間が長くなる傾向にあり、該処理時間を短くすることが望まれている。
The present invention relates to a parallel processing method using a plurality of central processing units.
In recent years, semiconductor devices (LSIs) have been increased in scale and integration. Therefore, the processing time for converting layout data created based on logic circuit data into drawing data for drawing a mask or the like necessary for manufacturing a semiconductor device tends to be long. It is hoped to do.
一般に、半導体装置(LSI)は、使用される用途に応じて仕様、すなわち搭載機能や動作速度が決定され、その仕様に基づいてCAD(Computer Aided Design )装置等を用いて論理設計、回路設計が行われる。そして、回路設計された論理回路データに基づいて素子を配置等した半導体装置の図形データであるレイアウトデータが作成される。このレイアウトデータは、データ変換に係る計算機において、実際にマスク、レチクル、ウエハに描画する描画装置(例えばEB描画露光装置:Electron Beam Exposure System )に入力可能な描画データに変換される。この描画データが描画装置に入力されることでマスク等が描画され、半導体装置の製造に供される。 In general, the specifications of semiconductor devices (LSIs) are determined according to the application used, that is, mounting functions and operation speeds, and logic design and circuit design are performed using CAD (Computer Aided Design) devices based on the specifications. Done. Then, layout data that is graphic data of the semiconductor device in which elements are arranged based on the logic circuit data designed for the circuit is created. This layout data is converted into drawing data that can be input to a drawing apparatus (for example, an EB drawing exposure apparatus) that actually draws on a mask, reticle, or wafer in a computer for data conversion. By inputting this drawing data to the drawing apparatus, a mask or the like is drawn and used for manufacturing a semiconductor device.
ところで、レイアウトデータから描画データへ変換するための処理時間は、半導体装置の大規模化・高集積化に伴い長くなる傾向にあり、複数の中央処理装置(CPU)を用いた並列処理によって該処理時間を短縮することも提案されている。 By the way, the processing time for converting from layout data to drawing data tends to become longer as the semiconductor device becomes larger and highly integrated, and this processing is performed by parallel processing using a plurality of central processing units (CPUs). It has also been proposed to reduce time.
図7は、このような計算機によるデータ変換態様を示すフローチャートである。同図に示すように、この計算機は、レイアウトデータとしてGDSIIフォーマットファイルを入力して(ステップ91)、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリアを複数の分割データ領域に分割し、更に該分割データ領域(JOB)をその出現順に各中央処理装置に割り振る(ステップ92)。具体的には、例えば変換後の出力がMEBESフォーマットの場合、データエリアを複数分割してなる縦ストライプを、該データエリアの正面から見て左面上側から順次、等間隔で横に区切って、複数の分割データ領域に分割する。同図では、このような分割のイメージ例として、3つの分割データ領域「1」〜「3」への分割例を図示している。 FIG. 7 is a flowchart showing a data conversion mode by such a computer. As shown in the figure, this computer inputs a GDSII format file as layout data (step 91), converts the file into an internal format, and sets a plurality of data areas to be processed in accordance with the conversion. The data is divided into divided data areas, and the divided data areas (JOBs) are allocated to the central processing units in the order of appearance (step 92). Specifically, for example, when the output after conversion is in the MEBES format, a plurality of vertical stripes obtained by dividing a data area are divided horizontally at equal intervals sequentially from the upper left side when viewed from the front of the data area. Is divided into divided data areas. In the drawing, as an example of such division, an example of division into three divided data areas “1” to “3” is illustrated.
そして、当該計算機は、各中央処理装置による並列処理にて、分割された分割データ領域の図形処理、例えば論理積処理、論理和処理、リサイズ処理、矩形分割処理等の図形演算を実行する(ステップ93)。 Then, the computer executes graphic processing such as logical product processing, logical sum processing, resizing processing, rectangular division processing, etc. in the divided data area by parallel processing by each central processing unit (step 93).
続いて、計算機は、各中央処理装置により個別に図形処理された分割データ領域を統合する登録処理を実行し(ステップ94)、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする(ステップ95)。 Subsequently, the computer executes a registration process for integrating the divided data areas individually subjected to graphic processing by each central processing unit (step 94), and performs formatting into required drawing data (for example, MEBES format file) (step 95). ).
ところで、この計算機は、図形処理に際し、分割された分割データ領域をその出現順に各中央処理装置に割り振って、これら中央処理装置による並列処理を行っている。一方、各分割データ領域は、それに包含される線分密度やパターン密度等に応じて、計算量の比重が異なるデータ領域、即ち計算量の異なるデータ領域を形成する。従って、並列処理の終盤(例えば右面下側)に出現する分割データ領域に、計算量の比重が重くなるデータ領域が存在していた場合、特に重いデータ領域を割り振られた一の中央処理装置の処理時間が長くなり、他の全ての中央処理装置が図形処理を完了していたとしても、計算機としては、前記一の中央処理装置の完了待ち状態が発生する。これは、複数の中央処理装置による並列処理としては、非効率な状態である。 By the way, in the case of graphic processing, this computer allocates divided divided data areas to each central processing unit in the order of appearance, and performs parallel processing by these central processing units. On the other hand, each divided data region forms a data region having a different specific gravity of the calculation amount, that is, a data region having a different calculation amount, in accordance with the line segment density or pattern density included in the divided data region. Therefore, if there is a data area in which the specific gravity of the calculation amount becomes heavy in the divided data area that appears in the final stage of parallel processing (for example, on the lower right side), the central processing unit of one central processing unit to which a particularly heavy data area is allocated. Even if the processing time becomes long and all the other central processing units have completed the graphic processing, the computer waits for completion of the one central processing unit. This is an inefficient state as parallel processing by a plurality of central processing units.
図8は、複数の中央処理装置による非効率な並列処理として、2つの中央処理装置による3つの分割データ領域「1」〜「3」の並列処理態様を説明する説明図である。なお、同図において、横軸は各中央処理装置の処理時間である。また、最初に現れる分割データ領域「1」は、計算量の比重が軽いデータ領域となっており、次に現れる分割データ領域「2」は、計算量の比重がやや重いデータ領域となっている。また、分割データ領域「3」は、計算量の比重が重いデータ領域となっている。 FIG. 8 is an explanatory diagram illustrating a parallel processing mode of three divided data areas “1” to “3” by two central processing units as inefficient parallel processing by a plurality of central processing units. In the figure, the horizontal axis represents the processing time of each central processing unit. The divided data area “1” that appears first is a data area where the specific gravity of the calculation amount is light, and the divided data area “2” that appears next is a data area where the specific gravity of the calculation amount is slightly heavy. . Further, the divided data area “3” is a data area where the specific gravity of the calculation amount is heavy.
ここで、2つの中央処理装置による処理が開始されると、一の中央処理装置(以下、「CPU1」という)に分割データ領域「1」が割り振られるとともに、他の中央処理装置(以下、「CPU2」という)に分割データ領域「2」が割り振られる。そして、時刻t11において分割データ領域「1」の図形処理を完了したCPU1には、最後の分割データ領域「3」が割り振られる。従って、CPU2は、時刻t12において分割データ領域「2」の図形処理を完了するものの、計算量の比重が重いデータ領域の分割データ領域「3」を割り振られたCPU1は、時刻t13においてその図形処理を完了する。これにより、CPU2に時刻t12〜t13の時間T11の待ち時間が発生することになり、並列処理が非効率な状態であることが確認される。
Here, when processing by the two central processing units is started, a divided data area “1” is allocated to one central processing unit (hereinafter referred to as “CPU1”), and another central processing unit (hereinafter referred to as “
例えば、並行処理全体の処理時間が2〜3時間クラスのレイアウトデータの場合、CPU間の動作完了時刻に最大で20〜30分の時間差が発生するものがある。従って、このような時間差を埋めることができれば、1つのレイアウトデータあたり5〜15%の処理時間の短縮が期待される。 For example, in the case of layout data in which the processing time of the entire parallel processing is a class of 2 to 3 hours, there is a case where a time difference of 20 to 30 minutes at the maximum occurs in the operation completion time between CPUs. Therefore, if such a time difference can be filled, a reduction in processing time of 5 to 15% per layout data is expected.
本発明の目的は、半導体装置のレイアウトデータに基づくデータエリアが複数分割されてなる分割データ領域を、複数の中央処理装置による並列処理にて効率的に図形処理して描画データに変換することができる並列処理方法を提供することにある。 An object of the present invention is to convert a divided data area obtained by dividing a plurality of data areas based on layout data of a semiconductor device into drawing data by efficiently performing graphic processing by parallel processing by a plurality of central processing units. It is to provide a parallel processing method that can be used.
上記問題点を解決するために、請求項1及び請求項2に記載の発明は、半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階とを備える。
In order to solve the above problems, the invention according to
上記各構成によれば、前記複数の中央処理装置による並列処理に際し、各中央処理装置には、分割データ領域がその計算量の比重に基づいて割り振られ、図形処理される。従って、各中央処理装置が最終段階で処理する分割データ領域は、その計算量の比重が小さくなることで、一の中央処理装置の図形処理中に他の中央処理装置の図形処理が完了し新たに割り振られる分割データ領域がなかったとしても、該他の中央処理装置に発生する待ち時間は低減される。従って、前記分割された複数の分割データ領域を、複数の中央処理装置による並列処理にて効率的に図形処理して描画データに変換することができる。 According to the above SL constituent, when parallel processing by the plurality of central processing units, each central processing unit, the divided data area is allocated on the basis of the specific gravity of the calculation amount is graphic processing. Therefore, the divided data area processed by each central processing unit at the final stage is reduced in the specific gravity of the calculation amount, so that the graphic processing of another central processing unit is completed during the graphic processing of one central processing unit. Even if there is no divided data area allocated to the other central processing unit, the waiting time generated in the other central processing unit is reduced. Accordingly, the plurality of divided divided data areas can be efficiently subjected to graphic processing and converted into drawing data by parallel processing by a plurality of central processing units.
特に、請求項1に記載の発明は、前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階を備え、前記処理順位決定段階は、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみを、該計算量の比重の大きい順番で、前記複数の中央処理装置に割り振ることを要旨とする。
In particular, according to
同構成によれば、前記複数の中央処理装置による並列処理に際し、各中央処理装置には、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみ、計算量の比重の大きい順番で割り振られる。従って、前記所定の判定閾値よりも小さい計算量の比重を有する分割データ領域、即ち他の中央処理装置に発生する待ち時間への影響が小さい分割データ領域については、計算量の比重の大きい順番での各中央処理装置への割り振りが割愛される。このため、各中央処理装置に割り振るために、例えば全ての分割データ領域を計算量の比重の大きい順番に並び替える必要はなく、演算負荷の徒な増加を回避することができる。 According to this configuration, in the parallel processing by the plurality of central processing units, each central processing unit includes only the divided data areas having the specific gravity of the calculation amount larger than the predetermined determination threshold, in the order of the large calculation amount specific gravity. Allocated by Therefore, for the divided data area having a specific gravity of the calculation amount smaller than the predetermined determination threshold, that is, the divided data area having a small influence on the waiting time generated in other central processing units, the calculation amount has a higher specific gravity in order. Allocation to each central processing unit is omitted. For this reason, in order to assign to each central processing unit, for example, it is not necessary to rearrange all the divided data areas in the order of the specific gravity of the calculation amount, and an increase in calculation load can be avoided.
特に、請求項2に記載の発明は、前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを要旨とする。
In particular, the invention described in
同構成によれば、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することで、当該算出処理を追加しても、全体としての処理時間の増加を抑制することができる。
請求項3に記載の発明は、請求項1に記載の並列処理方法において、前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを要旨とする。
同構成によれば、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することで、当該算出処理を追加しても、全体としての処理時間の増加を抑制することができる。
According to the configuration, in parallel with the graphic processing from one direction of each divided data area by each central processing unit, the graphic information included in each divided data area is extracted from the other direction, and each divided data area is extracted. By calculating the specific gravity of the calculation amount of the data area, an increase in the processing time as a whole can be suppressed even if the calculation process is added.
According to a third aspect of the present invention, in the parallel processing method according to the first aspect, the calculation step is performed in the other direction in parallel with the graphic processing from one direction of the divided data areas by the central processing units. The gist of extracting the graphic information included in each of the divided data areas is to calculate the specific gravity of the calculation amount of each of the divided data areas.
According to the configuration, in parallel with the graphic processing from one direction of each divided data area by each central processing unit, the graphic information included in each divided data area is extracted from the other direction, and each divided data area is extracted. By calculating the specific gravity of the calculation amount of the data area, an increase in the processing time as a whole can be suppressed even if the calculation process is added.
請求項4に記載の発明は、請求項1〜請求項3のいずれか一項に記載の並列処理方法において、前記図形情報は、線分密度及びパターン密度の少なくとも一つであることを要旨とする。
請求項5に記載の発明は、半導体装置のレイアウトデータに基づくデータエリアを、格子状に複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、前記所定の判定閾値よりも大きい計算量の比重を
有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを要旨とする。
The invention according to
According to a fifth aspect of the present invention, a data area based on layout data of a semiconductor device is divided into a plurality of divided data areas in a lattice shape, and the plurality of divided data divided by parallel processing by a plurality of central processing units. In a parallel processing method of performing graphic processing on an area and converting it into drawing data, a calculation step of extracting graphic information included in each divided data area and calculating a specific gravity of a calculation amount of each divided data area; and A comparison stage that compares the calculated specific gravity of each divided data area with a predetermined determination threshold, and a divided data area having a specific gravity greater than the predetermined determination threshold from the center of the data area. given when held within a radius in the order of the divided data areas arranged spirally on one side rotational direction from the center of the data area, the plurality of central processing units And summarized in that and a processing order determination step of allocating.
同構成によれば、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、各中央処理装置には、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で割り振られ、図形処理される。一般に、演算処理機能ブロックを備える半導体装置の場合、該演算処理機能ブロックはレイアウト規模及びパターン密度が高く、一方、外部入出力機能ブロックはレイアウト規模及びパターン密度が低くなることが実績として得られている。従って、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、該データエリアの中心部に前記演算処理機能ブロックが配置されたレイアウトであることが推定される。このとき、各中央処理装置には、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で割り振られることで、概ね計算量の比重の大きい前記分割データ領域の順番で割り振られ、図形処理される。従って、各中央処理装置が最終段階で処理する分割データ領域は、その計算量の比重が小さくなることで、一の中央処理装置の図形処理中に他の中央処理装置の図形処理が完了し新たに割り振られる分割データ領域がなかったとしても、該他の中央処理装置に発生する待ち時間は低減される。従って、前記分割された複数の分割データ領域を、複数の中央処理装置による並列処理にて効率的に図形処理して描画データに変換することができる。 According to the same configuration, when a divided data area having a specific gravity with a calculation amount larger than the predetermined determination threshold is within a predetermined radius from the center of the data area, each central processing unit includes the data The divided data areas arranged in a spiral shape in the one-side rotation direction from the center of the area are allocated in the order, and graphic processing is performed. In general, in the case of a semiconductor device having an arithmetic processing function block, the arithmetic processing function block has a high layout scale and pattern density, while an external input / output functional block has a low layout scale and pattern density. Yes. Accordingly, when a divided data area having a specific gravity with a calculation amount larger than the predetermined determination threshold is within a predetermined radius from the center of the data area, the arithmetic processing function block is located at the center of the data area. It is presumed that the layout is arranged. At this time, each of the central processing units is assigned in the order of the divided data areas arranged in a spiral shape in the one-side rotation direction from the center of the data area, so that the order of the divided data areas having a large specific gravity of the calculation amount is approximately. Is allocated and processed in graphics. Therefore, the divided data area processed by each central processing unit at the final stage is reduced in the specific gravity of the calculation amount, so that the graphic processing of another central processing unit is completed during the graphic processing of one central processing unit. Even if there is no divided data area allocated to the other central processing unit, the waiting time generated in the other central processing unit is reduced. Accordingly, the plurality of divided divided data areas can be efficiently subjected to graphic processing and converted into drawing data by parallel processing by a plurality of central processing units.
本発明では、半導体装置のレイアウトデータに基づくデータエリアが複数分割されてなる分割データ領域を、複数の中央処理装置による並列処理にて効率的に図形処理して描画データに変換することができる並列処理方法を提供することができる。 In the present invention, parallel data can be converted into drawing data by efficiently performing graphic processing on a divided data area formed by dividing a plurality of data areas based on layout data of a semiconductor device by parallel processing by a plurality of central processing units. A processing method can be provided.
(第1の実施形態)
以下、本発明を具体化した第1の実施形態について図面に従って説明する。
図1は、本実施形態に係る並列処理方法を概略的に示す説明図である。同図に示すように、この並列処理に係るシステムは、複数(例えば4つ)の中央処理装置としてのプロセッサ1〜4と、これらプロセッサ1〜4を統括制御する並列処理計算機11とを備えて構成される。なお、このシステムは、1台の計算機にこれらプロセッサ1〜4及び並列処理計算機11を搭載した、いわゆるマルチCPUマシンであってもよいし、例えばLAN環境下の複数台(4台)の計算機からなるマシンであってもよい。なお、図1では図示しないが、いずれの構成であっても、これらプロセッサ1〜4及び並列処理計算機11の処理に係るプログラムを格納するための記憶領域(ROM領域)及び処理結果を一時的に格納するためのワーキングエリア(メモリ)等が存在する。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is an explanatory diagram schematically showing a parallel processing method according to the present embodiment. As shown in the figure, this parallel processing system includes a plurality of (for example, four)
そして、並列処理計算機11は、レイアウトデータとしてのGDSIIフォーマットファイルを入力して、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の分割データ領域に分割する。ここでは、これら複数の分割データ領域は、データエリア12を複数分割してなる縦ストライプL1〜L8となっている。これら縦ストライプL1〜L8は、その符号の昇順に図1の左から右に順番に配置されている。
The
次に、並列処理計算機11は、各縦ストライプL1〜L8ごとにその図形情報を抽出するための図形検査を行う。具体的には、並列処理計算機11は、情報抽出の負担が極力少なくなるよう、各縦ストライプL1〜L8の図形処理の中間データ(スリット法やラスタスキャン法により得られた線分情報)を、当該縦ストライプL1〜L8の図形情報として抽出する。
Next, the
続いて、並列処理計算機11は、各縦ストライプL1〜L8の図形情報に基づいて、該各縦ストライプL1〜L8の計算量の比重を算出する(算出段階)。
そして、並列処理計算機11は、各縦ストライプL1〜L8の計算量の比重と所定の判定閾値とを大小比較する(比較段階)。そして、並列処理計算機11は、上記所定の判定閾値よりも大きい計算量の比重を有する縦ストライプL1〜L8のみを該計算量の比重の大きい縦ストライプL1〜L8の順番で、前記複数のプロセッサ1〜4に割り振る(処理順位決定段階)。つまり、並列処理計算機11は、各縦ストライプL1〜L8単位での優先順位を決定しており、プロセッサ1〜4は、各縦ストライプL1〜L8を1処理単位とする。
Subsequently, the
The
図1では、前記所定の判定閾値よりも大きい計算量の比重を有する2つの縦ストライプL4,L7について、該計算量の比重の大きい縦ストライプL7,L4からL1、L2の順番(丸付き数字の昇順)で、プロセッサ1〜4に割り振られる例を示している。なお、前記所定の判定閾値よりも小さい計算量の比重を有する残りの4つの縦ストライプL3、L5,L6,L8については、該計算量の比重の大きい順番での並び替えが行われることはなく、例えばその符号の昇順でプロセッサ1〜4にそのまま割り振られる。これは、例えば全ての縦ストライプL1〜L8を計算量の比重の大きい順番に並び替えることによる、演算負荷の徒な増加を回避するためである。
In FIG. 1, for two vertical stripes L4 and L7 having a specific gravity of a calculation amount larger than the predetermined determination threshold, the order of the vertical stripes L7, L4 to L1 and L2 having a large specific gravity of the calculation amount (circled numbers). An example in which the
そして、上述の態様で縦ストライプL1〜L8の割り振られた各プロセッサ1〜4は、互いに並行して該当の縦ストライプL1〜L8を図形処理、例えば論理積処理、論理和処理、リサイズ処理、矩形分割処理等の図形演算を実行する。
Then, the
以上により、全ての縦ストライプL1〜L8の図形処理が完了すると、並列処理計算機11は、各プロセッサ1〜4により個別に図形処理された縦ストライプL1〜L8を統合して、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする。
As described above, when the graphic processing of all the vertical stripes L1 to L8 is completed, the
図2は、このような並列処理方法を総括して示すフローチャートである。同図に示すように、このシステムは、レイアウトデータとしてGDSIIフォーマットファイルを入力して(ステップ11)、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の縦ストライプL1〜L8に分割する(ステップ12)。
FIG. 2 is a flowchart summarizing such a parallel processing method. As shown in the figure, this system inputs a GDSII format file as layout data (step 11), converts the file into an internal format, and sets a plurality of
続いて、このシステムは、縦ストライプL1〜L8ごとにその図形情報を抽出するための図形検査を行い(ステップ13)、各縦ストライプL1〜L8の図形情報に基づいて、該各縦ストライプL1〜L8の計算量の比重を算出し、更に計算量の比重の大きい縦ストライプL1〜L8の順番で、前記複数のプロセッサ1〜4に割り振る(ステップ14)。このとき、必要に応じステップ12とステップ13のフロー順が入れ替わって処理が行われてもよい。
Subsequently, this system performs a graphic inspection for extracting graphic information for each of the vertical stripes L1 to L8 (step 13), and based on the graphic information of each vertical stripe L1 to L8, the vertical stripes L1 to L8. The specific gravity of the calculation amount of L8 is calculated, and further assigned to the plurality of
そして、このシステムは、各プロセッサ1〜4による並列処理にて、縦ストライプL1〜L8の図形処理を実行する(ステップ15)。
続いて、このシステムは、各プロセッサ1〜4により個別に図形処理された分割データ領域を統合する登録処理を実行し(ステップ16)、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする(ステップ17)。
Then, this system executes graphic processing of the vertical stripes L1 to L8 by parallel processing by the
Subsequently, the system executes a registration process for integrating the divided data areas individually subjected to graphic processing by the
次に、本実施形態の動作について、便宜的に構成を一部簡略化して説明する。
図3は、複数のプロセッサとしての2つのCPU1、CPU2により、複数の縦ストライプとしての3つの分割データ領域「1」〜「3」を並列処理する態様を説明する説明図である。なお、同図において、横軸は各プロセッサの処理時間である。また、分割データ領域「1」は、計算量の比重がやや重いデータ領域となっており、分割データ領域「2」は、計算量の比重が軽いデータ領域となっている。また、分割データ領域「3」は、計算量の比重が重いデータ領域となっている。
Next, the operation of the present embodiment will be described with a part of the configuration simplified for convenience.
FIG. 3 is an explanatory diagram for explaining a mode in which three divided data areas “1” to “3” as a plurality of vertical stripes are processed in parallel by two
ここで、このシステムによる処理が開始されると、CPU1に計算量の比重が重い(一番重い)分割データ領域「3」が割り振られるとともに、CPU2に計算量の比重がやや重い(次に重い)分割データ領域「1」が割り振られる。そして、時刻t1において分割データ領域「1」の図形処理を完了したCPU2には、計算量の比重が軽い(一番軽い)分割データ領域「3」が割り振られる。そして、CPU1、CPU2は、概ね同時刻にそれぞれの図形処理を完了する。これにより、CPU1、CPU2それぞれに発生する待ち時間が抑制される。
Here, when the processing by this system is started, the divided data area “3” having a heavy (heaviest) specific gravity of the calculation amount is allocated to the
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
(1)本実施形態では、複数のプロセッサ1〜4による並列処理に際し、各プロセッサ1〜4には、計算量の比重の大きい縦ストライプ(分割データ領域)の順番で割り振られ、図形処理される。つまり、各縦ストライプは、予めその計算量の比重の大きさで順番付けされており、各プロセッサ1〜4は、計算量の比重の大きい縦ストライプから先行して図形処理することで、該処理の最終段階に計算量の比重の小さい縦ストライプを集中して図形処理することができる。そして、各プロセッサ1〜4が最終段階で処理する縦ストライプの計算量の比重が小さくなることで、一のプロセッサ1〜4の図形処理中に他のプロセッサ1〜4の図形処理が完了し新たに割り振られる縦ストライプがなかったとしても、該他のプロセッサ1〜4に発生する待ち時間は低減され、これらプロセッサ1〜4の図形処理を概ね同時に完了することができる。従って、前記分割された複数の縦ストライプを、複数のプロセッサ1〜4による並列処理にて効率的に図形処理して描画データに変換することができる。
As described above in detail, according to the present embodiment, the following effects can be obtained.
(1) In this embodiment, in parallel processing by a plurality of
(2)また、レイアウトデータを描画データに変換するための処理時間を短縮できることで、例えばファンドリービジネス(COTビジネス)で必須となってきている描画前データのユーザ検図など、対象となる海外ユーザに対し処理時間短縮によるタイムリーな供給を実現することができる。さらに、処理時間短縮とスピーディな検図結果の確認をもって、レクチル製作の納期短縮にも貢献することができる。 (2) In addition, since the processing time for converting layout data to drawing data can be shortened, for example, user inspection of pre-drawing data that has become essential in foundry business (COT business), etc. Timely supply to the user by shortening the processing time can be realized. In addition, shortening the processing time and speedily confirming the inspection results can contribute to shortening the delivery time of the reticle.
(3)本実施形態では、複数のプロセッサ1〜4による並列処理に際し、各プロセッサ1〜4には、所定の判定閾値よりも大きい計算量の比重を有する縦ストライプのみ、計算量の比重の大きい順番で割り振られる。従って、前記所定の判定閾値よりも小さい計算量の比重を有する縦ストライプ、即ち他のプロセッサ1〜4に発生する待ち時間への影響が小さい縦ストライプについては、計算量の比重の大きい順番での各プロセッサ1〜4への割り振りが割愛される。このため、各プロセッサ1〜4に割り振るために、例えば全ての縦ストライプを計算量の比重の大きい順番に並び替える必要はなく、演算負荷の徒な増加を回避することができる。
(3) In the present embodiment, in parallel processing by a plurality of
(4)本実施形態では、各プロセッサ1〜4への割り振り単位(処理単位)である分割データ領域を、極めて簡易な形状である縦ストライプにすることができる。
(第2の実施形態)
以下、本発明を具体化した第2の実施形態について図面に従って説明する。なお、第2の実施形態は、各プロセッサ1〜4による並列処理と並行して、並列処理計算機11による図形検査を行うように変更した構成であるため、第1の実施形態と同様の部分についてはその詳細な説明は省略する。
(4) In the present embodiment, the divided data area that is an allocation unit (processing unit) to each of the
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. Note that the second embodiment has a configuration that is changed to perform graphic inspection by the
図4は、本実施形態に係る並列処理方法を概略的に示す説明図である。同図に示すように、並列処理計算機11は、レイアウトデータとしてのGDSIIフォーマットファイルを入力して、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の分割データ領域に分割する。ここでは、これら複数の分割データ領域は、データエリア12を複数分割してなる縦ストライプL1〜L8を順次、等間隔で横に区切って分割してなる格子状の領域13となっている。
FIG. 4 is an explanatory diagram schematically showing the parallel processing method according to the present embodiment. As shown in the figure, the
次に、並列処理計算機11は、図4の左上の領域13−1から下側に向かう順番でプロセッサ1〜4にそのまま割り振るとともに、図4の右下の領域13―2から上側に向かう順番で該領域13ごとにその図形情報を抽出するための図形検査を行う。具体的には、並列処理計算機11は、情報抽出の精度が高くなるよう、各領域13の図形処理の中間データ(スリット法やラスタスキャン法により得られた線分密度(線分数等)情報やその領域におけるパターン密度(パターン数、パターン占有率))を、当該領域13の図形情報として抽出する。そして、並列処理計算機11は、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出する(算出段階)。そして、並列処理計算機11は、計算量の比重の大きい領域13の順番で、前記複数のプロセッサ1〜4に割り振る(処理順位決定段階)。このとき、各領域13の情報抽出の精度が高いことで、より細かな処理順位の調整が可能である。
Next, the
一方、上述の態様で領域13の割り振られた各プロセッサ1〜4は、互いに並行して該当の領域13を図形処理する。つまり、並列処理計算機11は、各プロセッサ1〜4による並列処理と並行して、図形検査及び処理順位決定等を行う。なお、図4では、処理の最初の段階で各プロセッサ1〜4にそのまま割り振られ、該各プロセッサ1〜4による処理が完了した領域13に網目状のパターンを付して明示している。これら領域13の処理時間を利用して、前記並列処理計算機11による図形検査及び処理順位決定等が行われる。
On the other hand, the
なお、各プロセッサ1〜4には、当初、データエリア12の配置順にそのまま領域13が割り振られるため、各プロセッサ1〜4に対する計算量の比重の大きい順番での領域13の割り振りは、該各プロセッサ1〜4が一方向から処理する領域13に、前記並列処理計算機11が逆方向から処理する領域13が追いついた時点で開始してもよいし、該並列処理計算機11が逆方向から処理する領域13が一定数に達した時点で開始してもよい。
In addition, since the
図4では、各プロセッサ1〜4の処理の中盤で、計算量の比重の大きい領域13a,13b,13c,13dがその順番(丸付き数字の昇順)で、プロセッサ1〜4に割り振られる例を示している。
In FIG. 4, an example in which the
以上により、全ての領域13の図形処理が完了すると、並列処理計算機11は、各プロセッサ1〜4により個別に図形処理された領域13を統合して、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする。
As described above, when the graphic processing of all the
以上詳述したように、本実施形態によれば、前記第1の実施形態における(1)(2)の効果に加えて以下に示す効果が得られるようになる。
(1)本実施形態では、各プロセッサ1〜4による各領域13の一方向からの図形処理に並行して、他方向から該各領域13に含まれる図形情報を抽出して、該各領域13の計算量の比重を算出することで、当該算出処理を追加しても、全体としての処理時間の増加を抑制することができる。特に、図形情報の抽出段階で作成される各種データが処理順位決定のみでしか活用できない場合に有効である。
As described above in detail, according to the present embodiment, in addition to the effects (1) and (2) in the first embodiment, the following effects can be obtained.
(1) In this embodiment, in parallel with the graphic processing from one direction of each
(2)本実施形態では、各プロセッサ1〜4への割り振り単位(処理単位)である分割データ領域を、極めて簡易な形状である格子状の領域13にすることができる。
(第3の実施形態)
以下、本発明を具体化した第3の実施形態について図面に従って説明する。なお、第3の実施形態は、計算量の比重が大きい領域13がデータエリア12の中心部に集中する度合いを判断して、各プロセッサ1〜4に割り振る領域13の順番を決定するように変更した構成であるため、第1及び第2の実施形態と同様の部分についてはその詳細な説明は省略する。
(2) In the present embodiment, the divided data area that is an allocation unit (processing unit) to each of the
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. The third embodiment is changed so that the order of the
図5は、本実施形態に係る並列処理方法を概略的に示す説明図である。同図に示すように、並列処理計算機11は、レイアウトデータとしてのGDSIIフォーマットファイルを入力して、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の分割データ領域に分割する。ここでは、これら複数の分割データ領域は、データエリア12を複数分割してなる縦ストライプL1〜L8を順次、等間隔で横に区切って分割してなる格子状の領域13となっている。
FIG. 5 is an explanatory diagram schematically showing the parallel processing method according to the present embodiment. As shown in the figure, the
次に、並列処理計算機11は、領域13ごとにその図形情報を抽出するための図形検査を行う。なお、この図形情報の抽出段階で作成される各種データは、メモリに蓄えられ、その後の図形処理で活用可能であることで、該図形情報の抽出処理を追加しても、これに伴う全体としての演算負荷の増加、即ち全体としての処理時間の増加が抑制される。
Next, the
続いて、並列処理計算機11は、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出する(算出段階)。そして、並列処理計算機11は、各領域13の計算量の比重と所定の判定閾値とを大小比較し(比較段階)、該所定の判定閾値よりも大きい計算量の比重を有する領域13を抽出する。
Subsequently, the
次に、並列処理計算機11は、前記抽出された計算量の比重の大きい領域13が、前記データエリア12の中心から、例えば半径60%の面積以内に収まっているかを判断する。そして、並列処理計算機11は、抽出された計算量の比重の大きい領域13が、データエリア12の中心から半径60%の面積以内に収まっている場合に、該データエリア12の中心から一側回転方向(図5において破線で示した反時計回転方向)に渦巻き状に並ぶ領域13の順番(丸付き数字の昇順)で、前記複数のプロセッサ1〜4に割り振る(処理順位決定段階)。これは、システムLSIの場合、その演算処理機能ブロック(CPU部)はレイアウト規模及びパターン密度が高く、一方、外部入出力機能ブロック(I/O部)はレイアウト規模及びパターン密度が低くなることが実績として得られていることによる。つまり、計算量の比重の大きい領域13が、データエリア12の中心から半径60%の面積以内に収まっている場合には、並列処理計算機11は、演算処理機能ブロックがデータエリア12の中心部に配置されたレイアウトであると判断して、前記データエリア12の中心を基準に上述の態様で各領域13の優先順位を決定している。
Next, the
そして、上述の態様で領域13の割り振られた各プロセッサ1〜4は、互いに並行して該当の領域13を図形処理する。
以上により、全ての領域13の図形処理が完了すると、並列処理計算機11は、各プロセッサ1〜4により個別に図形処理された領域13を統合して、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする。
Then, the
As described above, when the graphic processing of all the
図6は、このような並列処理方法を総括して示すフローチャートである。同図に示すように、このシステムは、レイアウトデータとしてGDSIIフォーマットファイルを入力して(ステップ21)、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の領域13に分割する(ステップ22)。
FIG. 6 is a flowchart collectively showing such a parallel processing method. As shown in the figure, this system inputs a GDSII format file as layout data (step 21), converts the file into an internal format, and sets a plurality of
続いて、このシステムは、領域13ごとにその図形情報を抽出するための図形検査を行い(ステップ23)、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出し、更に計算量の比重の大きい領域13が、前記データエリア12の中心から、例えば半径60%の面積以内に収まっているかを判断する(ステップ24)。
Subsequently, this system performs a graphic inspection for extracting the graphic information for each region 13 (step 23), and calculates the specific gravity of the calculation amount of each
そして、このシステムは、計算量の比重の大きい領域13が、前記データエリア12の中心から半径60%の面積以内に収まっていると判断されると、該データエリア12の中心から一側回転方向に渦巻き状に並ぶ領域13の順番で、各プロセッサ1〜4に割り振り(ステップ25)、一方、前記データエリア12の中心から半径60%の面積以内に収まっていないと判断されると、予め設定されているデータエリア12の配置順、例えば図4の左上の領域13−1から下側に向かう順番のまま、各プロセッサ1〜4に割り振る。
In this system, when it is determined that the
そして、このシステムは、各プロセッサ1〜4による並列処理にて、領域13の図形処理を実行する(ステップ26)。
続いて、このシステムは、各プロセッサ1〜4により個別に図形処理された分割データ領域を統合する登録処理を実行し(ステップ27)、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする(ステップ28)。
And this system performs the graphic process of the area |
Subsequently, the system executes a registration process for integrating the divided data areas individually subjected to graphic processing by the
以上詳述したように、本実施形態によれば、前記第1の実施形態における(2)の効果に加えて以下に示す効果が得られるようになる。
(1)本実施形態では、前記所定の判定閾値よりも大きい計算量の比重を有する領域13がデータエリア12の中心から半径60%の面積以内に収まっている場合、即ち演算処理機能ブロックがデータエリア12の中心部に配置されたレイアウトであると判断された場合に、各プロセッサ1〜4には、データエリア12の中心から一側回転方向に渦巻き状に並ぶ領域13の順番で割り振られる。これにより、各プロセッサ1〜4には、概ね計算量の比重の大きい領域13の順番で割り振られ、図形処理される。従って、各プロセッサ1〜4が最終段階で処理する領域13は、その計算量の比重が小さくなることで、一のプロセッサ1〜4の図形処理中に他のプロセッサ1〜4の図形処理が完了し新たに割り振られる領域13がなかったとしても、該他のプロセッサ1〜4に発生する待ち時間は低減され、これらプロセッサ1〜4の図形処理を概ね同時に完了することができる。従って、前記分割された複数の領域13を、複数のプロセッサ1〜4による並列処理にて効率的に図形処理して描画データに変換することができる。
As described above in detail, according to the present embodiment, the following effects can be obtained in addition to the effect (2) in the first embodiment.
(1) In the present embodiment, when the
(2)本実施形態では、各領域13の計算量の比重の大きさに基づいて厳密に該各領域13を並べ替えることなく、各プロセッサ1〜4に概ね計算量の比重の大きい順番で割り振ることができる。このため、並べ替えのための演算負荷を軽減することができる。
(2) In the present embodiment, the
なお、上記実施形態は以下のように変更してもよい。
・前記第1の実施形態において、各プロセッサ1〜4への割り振り単位(処理単位)である分割データ領域は、領域13であってもよい。この場合、並列処理計算機11は、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出する。そして、並列処理計算機11は、計算量の比重の大きい領域13の順番で、前記複数のプロセッサ1〜4に割り振る。なお、領域13の図形情報の抽出段階で作成される各種データをメモリに蓄え、その後の図形処理で活用させるようにすれば、該図形情報の抽出処理を追加しても、これに伴う全体としての演算負荷の増加、即ち全体としての処理時間の増加が抑制される。
In addition, you may change the said embodiment as follows.
In the first embodiment, the divided data area that is an allocation unit (processing unit) to each of the
・前記第2の実施形態において、領域13の図形情報の抽出段階で作成される各種データをメモリに蓄え、その後の図形処理で活用させるようにすれば、該図形情報の抽出処理を追加しても、これに伴う全体としての演算負荷の増加、即ち全体としての処理時間の増加が抑制される。
In the second embodiment, if various data created in the graphic information extraction stage of the
・前記第2の実施形態において、各領域13の計算量の比重と所定の判定閾値とを大小比較し、該所定の判定閾値よりも大きい計算量の比重を有する領域13のみを、該計算量の比重の大きい順番で、複数のプロセッサ1〜4に割り振るようにしてもよい。
In the second embodiment, the specific gravity of the calculation amount of each
・前記第3の実施形態において、抽出された計算量の比重の大きい領域13が、データエリア12の中心から半径60%の面積以内に収まっている場合に、該データエリア12の中心から他側回転方向(図5において時計回転方向)に渦巻き状に並ぶ領域13の順番で、前記複数のプロセッサ1〜4に割り振ってもよい。
In the third embodiment, when the
・前記第3の実施形態において、計算量の比重が大きい領域13がデータエリア12の中心部に集中する度合いの判断に係る半径は、60%に限定されるものではない。
・前記第3の実施形態において、設計レイアウト段階において何らかの手段により事前にCPU部がチップの60%に収まっている情報を入手できる場合には、計算能力の比重判断を行うことなく、該データエリア12の中心から一側回転方向に渦巻き状に並ぶ領域13の順番で並列による図形処理を開始してもよい。
In the third embodiment, the radius relating to the determination of the degree of concentration of the
In the third embodiment, when the CPU unit can obtain information that is within 60% of the chip in advance by some means in the design layout stage, the data area can be obtained without determining the specific gravity of the calculation capability. The graphic processing in parallel may be started in the order of the
・前記各実施形態において、各分割データ領域の計算量の比重の算出に際し、図形情報として特徴的なパラメータを抽出してもよい。具体的には、同一図形の繰り返し配置数、補正禁止枠の占有率、プログラム固有に所有する最適化された配置情報などである。 In each of the above embodiments, a characteristic parameter may be extracted as graphic information when calculating the specific gravity of the calculation amount of each divided data area. Specifically, the number of repeated arrangements of the same figure, the occupation rate of the correction prohibition frame, optimized arrangement information unique to the program, and the like.
・前記各実施形態において、並列処理に係るプロセッサは、2〜3つであってもよいし、5つ以上であってもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
(付記1)
半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。
(付記2)
付記1に記載の並列処理方法において、
前記図形情報は、線分数及びパターン密度の少なくとも一つであることを特徴とする並列処理方法。
(付記3)
付記1又は2に記載の並列処理方法において、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階を備え、
前記処理順位決定段階は、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみを、該計算量の比重の大きい順番で、前記複数の中央処理装置に割り振ることを特徴とする並列処理方法。
(付記4)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記複数の分割データ領域は、前記データエリアを複数分割してなる縦ストライプであることを特徴とする並列処理方法。
(付記5)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記複数の分割データ領域は、前記データエリアを複数分割してなる縦ストライプを等間隔で横に区切ったデータ領域であることを特徴とする並列処理方法。
(付記6)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記抽出された各分割データ領域に含まれる図形情報を、該分割データ領域の割り振られた各中央処理装置の図形処理で活用することを特徴とする並列処理方法。
(付記7)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。
(付記8)
半導体装置のレイアウトデータに基づくデータエリアを、格子状に複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、
前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。
In each of the above embodiments, the number of processors related to parallel processing may be two to three, or may be five or more.
Next, the technical idea that can be grasped from the above embodiment and other examples will be described below.
(Appendix 1)
A data area based on layout data of a semiconductor device is divided into a plurality of divided data areas, and the divided divided data areas are subjected to graphic processing by parallel processing by a plurality of central processing units, and converted into drawing data. In the parallel processing method,
Calculating the specific gravity of the calculation amount of each divided data area by extracting graphic information included in each divided data area;
A parallel processing method comprising: a processing order determination step for allocating to the plurality of central processing units based on the calculated specific gravity of each divided data area.
(Appendix 2)
In the parallel processing method according to
The parallel processing method according to
(Appendix 3)
In the parallel processing method according to
A comparison step of comparing the specific gravity of the calculated amount of each divided data area with a predetermined determination threshold;
In the processing order determination step, only the divided data areas having a specific gravity of a calculation amount larger than the predetermined determination threshold are allocated to the plurality of central processing devices in the order of the high specific gravity of the calculation amount. Parallel processing method.
(Appendix 4)
In the parallel processing method according to any one of
The parallel processing method, wherein the plurality of divided data areas are vertical stripes formed by dividing the data area into a plurality of parts.
(Appendix 5)
In the parallel processing method according to any one of
The parallel processing method, wherein the plurality of divided data areas are data areas obtained by dividing vertical stripes formed by dividing the data area into a plurality of parts at equal intervals.
(Appendix 6)
In the parallel processing method according to any one of
A parallel processing method, wherein graphic information contained in each of the extracted divided data areas is utilized in graphic processing of each central processing unit to which the divided data areas are allocated.
(Appendix 7)
In the parallel processing method according to any one of
In the calculation step, the graphic information included in each divided data area is extracted from the other direction in parallel with the graphic processing from one direction of each divided data area by each central processing unit, and each divided data area is extracted. A parallel processing method characterized by calculating a specific gravity of a calculation amount of a region.
(Appendix 8)
The data area based on the layout data of the semiconductor device is divided into a plurality of divided data areas in a lattice shape, and the divided divided data areas are subjected to graphic processing by parallel processing by a plurality of central processing units, and drawing data In the parallel processing method of converting to
Calculating the specific gravity of the calculation amount of each divided data area by extracting graphic information included in each divided data area;
A comparison step of comparing the calculated specific gravity of each divided data area with a predetermined determination threshold;
When a divided data area having a specific gravity with a calculation amount larger than the predetermined determination threshold is within a predetermined radius from the center of the data area, the data areas are arranged in a spiral from the center of the data area to one side rotation direction. A parallel processing method comprising: a processing order determination step for allocating to the plurality of central processing units in the order of the divided data areas.
1〜4…プロセッサ
11 並列処理計算機
12 データエリア
13…領域
L1〜L8 縦ストライプ
1-4
Claims (5)
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階と、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階とを備え、
前記処理順位決定段階は、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみを、該計算量の比重の大きい順番で、前記複数の中央処理装置に割り振ることを特徴とする並列処理方法。 A data area based on layout data of a semiconductor device is divided into a plurality of divided data areas, and the divided divided data areas are subjected to graphic processing by parallel processing by a plurality of central processing units, and converted into drawing data. In the parallel processing method,
Calculating the specific gravity of the calculation amount of each divided data area by extracting graphic information included in each divided data area;
A processing order determination step for allocating to the plurality of central processing units based on the specific gravity of the calculated amount of each divided data area ;
A comparison step of comparing the specific gravity of the calculated amount of each divided data area with a predetermined determination threshold,
In the processing order determination step, only the divided data areas having a specific gravity of a calculation amount larger than the predetermined determination threshold are allocated to the plurality of central processing devices in the order of the high specific gravity of the calculation amount. Parallel processing method.
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、 Calculating the specific gravity of the calculation amount of each divided data area by extracting graphic information included in each divided data area;
前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階とを備え、 A processing order determination step for allocating to the plurality of central processing units based on the specific gravity of the calculated amount of each divided data area;
前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。 In the calculation step, the graphic information included in each divided data area is extracted from the other direction in parallel with the graphic processing from one direction of each divided data area by each central processing unit, and each divided data area is extracted. A parallel processing method characterized by calculating a specific gravity of a calculation amount of a region.
前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。 The parallel processing method according to claim 1 ,
In the calculation step, the graphic information included in each divided data area is extracted from the other direction in parallel with the graphic processing from one direction of each divided data area by each central processing unit, and each divided data area is extracted. A parallel processing method characterized by calculating a specific gravity of a calculation amount of a region.
前記図形情報は、線分密度及びパターン密度の少なくとも一つであることを特徴とする並列処理方法。 In the parallel processing method according to any one of claims 1 to 3 ,
The parallel processing method, wherein the graphic information is at least one of a line segment density and a pattern density.
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、
前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。 The data area based on the layout data of the semiconductor device is divided into a plurality of divided data areas in a lattice shape, and the divided divided data areas are subjected to graphic processing by parallel processing by a plurality of central processing units, and drawing data In the parallel processing method of converting to
Calculating the specific gravity of the calculation amount of each divided data area by extracting graphic information included in each divided data area;
A comparison step of comparing the calculated specific gravity of each divided data area with a predetermined determination threshold;
When a divided data area having a specific gravity with a calculation amount larger than the predetermined determination threshold is within a predetermined radius from the center of the data area, the data areas are arranged in a spiral from the center of the data area to one side rotation direction. A parallel processing method comprising: a processing order determination step for allocating to the plurality of central processing units in the order of the divided data areas .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006222642A JP5066866B2 (en) | 2006-08-17 | 2006-08-17 | Parallel processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006222642A JP5066866B2 (en) | 2006-08-17 | 2006-08-17 | Parallel processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047738A JP2008047738A (en) | 2008-02-28 |
JP5066866B2 true JP5066866B2 (en) | 2012-11-07 |
Family
ID=39181168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006222642A Expired - Fee Related JP5066866B2 (en) | 2006-08-17 | 2006-08-17 | Parallel processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5066866B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5148233B2 (en) * | 2007-09-27 | 2013-02-20 | 株式会社ニューフレアテクノロジー | Drawing apparatus and drawing method |
JP5302606B2 (en) * | 2008-09-18 | 2013-10-02 | 株式会社ニューフレアテクノロジー | Charged particle beam drawing apparatus and charged particle beam drawing method |
JP5395551B2 (en) * | 2009-07-22 | 2014-01-22 | 日立ビアメカニクス株式会社 | Drawing device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3121627B2 (en) * | 1991-03-29 | 2001-01-09 | 株式会社日立製作所 | Electron beam drawing method and semiconductor device manufacturing method |
JPH0574693A (en) * | 1991-09-18 | 1993-03-26 | Toshiba Corp | Charged-beam plotting method |
JPH11260691A (en) * | 1998-03-12 | 1999-09-24 | Jeol Ltd | Electron beam lithography system |
-
2006
- 2006-08-17 JP JP2006222642A patent/JP5066866B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008047738A (en) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chen et al. | NTUplace3: An analytical placer for large-scale mixed-size designs with preplaced blocks and density constraints | |
US8601409B1 (en) | Compression method and system for use with multi-patterning | |
US9262577B2 (en) | Layout method and system for multi-patterning integrated circuits | |
US8516404B1 (en) | Methods, systems, and articles of manufacture for implementing constraint checking windows for an electronic design for multiple-patterning lithography processes | |
US20090106530A1 (en) | System, method, and computer program product for generating a ray tracing data structure utilizing a parallel processor architecture | |
JP2007027290A (en) | Method for designing layout of semiconductor integrated circuit | |
JP5066866B2 (en) | Parallel processing method | |
CN113656188A (en) | Method and allocator for allocating portions of storage units using virtual partitions | |
CN104111967A (en) | Methods Of And Apparatus For Multidimensional Indexing In Microprocessor Systems | |
Vorwerk et al. | An improved multi-level framework for force-directed placement | |
JPH09319788A (en) | Parallel processing system by network | |
KR100491773B1 (en) | Graphic processing system | |
JP2010050187A (en) | Acquisition method for division area size of drawing data, and acquisition device for division area size of drawing data | |
JP6638362B2 (en) | Arithmetic processing device, arithmetic processing system and arithmetic processing method | |
JP3212633B2 (en) | How to create charged beam drawing data | |
JPH1185826A (en) | Plotting data processing system and its method | |
JP4856512B2 (en) | Manufacturing method and manufacturing program for semiconductor integrated circuit | |
WO2023148813A1 (en) | Production planning device, production planning method, and production planning program | |
JP5571928B2 (en) | Integrated circuit design method and program | |
CN115546386B (en) | Graphics processing system, graphics processing method, graphics processing program, graphics processing method rendering method, graphics processing medium, and graphics processing system | |
JP2013054567A (en) | Method and device for layout of semiconductor integrated circuit, and program | |
Sinharay et al. | Computing fréchet distance metric based L-shape tile decomposition for e-beam lithography | |
Kothari | Parallelization of Pattern Routing Algorithms in Chip Design | |
JP2019113984A (en) | Calculation control program and calculation control method and image formation device | |
JPH10283390A (en) | Data compressing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |