JP5058046B2 - Display device with built-in optical sensor - Google Patents

Display device with built-in optical sensor Download PDF

Info

Publication number
JP5058046B2
JP5058046B2 JP2008091784A JP2008091784A JP5058046B2 JP 5058046 B2 JP5058046 B2 JP 5058046B2 JP 2008091784 A JP2008091784 A JP 2008091784A JP 2008091784 A JP2008091784 A JP 2008091784A JP 5058046 B2 JP5058046 B2 JP 5058046B2
Authority
JP
Japan
Prior art keywords
tft
photoelectric conversion
channel layer
optical sensor
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008091784A
Other languages
Japanese (ja)
Other versions
JP2009244638A (en
Inventor
直紀 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008091784A priority Critical patent/JP5058046B2/en
Publication of JP2009244638A publication Critical patent/JP2009244638A/en
Application granted granted Critical
Publication of JP5058046B2 publication Critical patent/JP5058046B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Position Input By Displaying (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示画面への指押しの検出に適用可能な光センサを各画素部に備えた光センサ内蔵表示装置に関する。   The present invention relates to a display device with a built-in optical sensor provided with a photosensor applicable to detection of a finger press on a display screen in each pixel portion.

特許文献１には、光電変換素子として非晶質シリコンＴＦＴ（ＴＦＴ：薄膜トランジスタ）を用いた２次元光センサを有する光センサ内蔵表示装置が開示されている。この表示装置は、液晶表示部の画素と光センサ部の画素とを一致させ、液晶駆動用ＴＦＴと光センサ用ＴＦＴの各々のゲート絶縁膜／チャネル層の積層構造を同時に形成することを特徴とするものである。またＴＦＴアレイ基板の各画素内には、液晶駆動用ＴＦＴと、光センサ用ＴＦＴと、蓄積容量とが設けられている。また液晶表示部の周辺回路（走査回路など）は、ＴＦＴアレイ基板の外部回路として備えられている。   Patent Document 1 discloses a display device with a built-in photosensor having a two-dimensional photosensor using an amorphous silicon TFT (TFT: thin film transistor) as a photoelectric conversion element. The display device is characterized in that the pixels of the liquid crystal display unit and the pixels of the optical sensor unit are matched, and the stacked structure of the gate insulating film / channel layer of each of the liquid crystal driving TFT and the optical sensor TFT is formed simultaneously. To do. In each pixel of the TFT array substrate, a liquid crystal driving TFT, a photosensor TFT, and a storage capacitor are provided. Further, peripheral circuits (scanning circuit, etc.) of the liquid crystal display unit are provided as external circuits of the TFT array substrate.

また特許文献２には、光電変換素子を内蔵したＴＦＴアレイ基板を有する光センサ内蔵表示装置が開示されている。この表示装置は、透明基板上に、多結晶半導体層を含む活性層を有する表示用ＴＦＴ（即ち多結晶シリコンＴＦＴ）と、光電変換層が非晶質シリコン膜で構成された光電変換素子（即ち非晶質シリコンＴＦＴ）とを備えており、前記多結晶シリコンＴＦＴの活性層の下層に形成された非晶質シリコン膜と、前記光電変換素子の前記非晶質シリコン膜とを同一工程で形成することを特徴とするものである。またＴＦＴアレイ基板の各画素内には、前記表示用ＴＦＴと、前記光電変換素子と、補助容量電極と、蓄積容量電極とが設けられている。   Patent Document 2 discloses a display device with a built-in optical sensor having a TFT array substrate with a built-in photoelectric conversion element. This display device includes a display TFT (that is, a polycrystalline silicon TFT) having an active layer including a polycrystalline semiconductor layer on a transparent substrate, and a photoelectric conversion element (that is, a photoelectric conversion layer composed of an amorphous silicon film). The amorphous silicon film formed under the active layer of the polycrystalline silicon TFT and the amorphous silicon film of the photoelectric conversion element are formed in the same process. It is characterized by doing. In addition, in each pixel of the TFT array substrate, the display TFT, the photoelectric conversion element, an auxiliary capacitance electrode, and a storage capacitance electrode are provided.

特開平５−１２１７１５号公報JP-A-5-121715 特開平１０−９０６５５号公報JP 10-90655 A

一般に、上記の様な光センサ内蔵表示装置の当該光センサ（光電変換素子）は、表示画面への指押しの検出（タッチセンサ）に使用される。この場合のタッチセンサの検出方式には、下記の２つの方式がある。１つは、表示画面から射光されるバックライト光の指での反射光を当該光電変換素子で検出する方式（反射方式）である。もう１つは、外部から表示画面に入射する外光（例えば太陽光）が指で遮光されたことを当該光電変換素子で検出する方式（遮光方式）である。   Generally, the optical sensor (photoelectric conversion element) of the display device with a built-in optical sensor as described above is used for detection of a finger press on the display screen (touch sensor). In this case, there are the following two methods for detecting the touch sensor. One is a method (reflection method) in which reflected light from a finger of backlight light emitted from the display screen is detected by the photoelectric conversion element. The other is a method (light-shielding method) in which the photoelectric conversion element detects that external light (for example, sunlight) incident on the display screen from the outside is shielded by a finger.

しかし従来の光センサ内蔵表示装置では、上記の様に光電変換素子として非晶質シリコンＴＦＴのみを使用しているので、下記（１）（２）の問題があった。   However, since the conventional photosensor built-in display device uses only the amorphous silicon TFT as the photoelectric conversion element as described above, there are the following problems (1) and (2).

（１）反射方式の場合は、バックライト光の輝度が低く設定されると、光センサの検出精度が低下する。この改善策として、補助光源を備えて、バックライト光に補助光源からの補助光を重ねることで、指での反射光の輝度を高くして、光センサの検出精度を向上させる事が考えられる。   (1) In the case of the reflection method, when the brightness of the backlight light is set low, the detection accuracy of the optical sensor is lowered. As an improvement measure, it is conceivable to provide an auxiliary light source and superimpose the auxiliary light from the auxiliary light source on the backlight light, thereby increasing the brightness of the reflected light from the finger and improving the detection accuracy of the optical sensor. .

しかし従来では、上記の様に光電変換素子として非晶質シリコンＴＦＴのみを使用しているので、可視光しか検出できない。そのため、補助光を可視光にする必要があり、そうすると、補助光によりバックライト光が強められ、実質的にバックライト光の輝度を低く設定できなくなる（即ち表示画面の輝度設定に影響を与えずに光センサの検出精度を向上できない）という問題があった。   However, conventionally, since only an amorphous silicon TFT is used as a photoelectric conversion element as described above, only visible light can be detected. For this reason, it is necessary to make the auxiliary light visible, and the backlight light is strengthened by the auxiliary light, and the luminance of the backlight light cannot be set substantially low (that is, the luminance setting of the display screen is not affected). However, the detection accuracy of the optical sensor cannot be improved.

（２）遮光方式の場合は、従来では、上記の様に光電変換素子として非晶質シリコンＴＦＴのみを使用しており、可視光しか検出できないので、光電変換素子により、バックライト光の表示装置内部での反射光が検出され、太陽光だけを正確に検出できず、タッチセンサの検出精度が低下するという問題があった。   (2) In the case of the light shielding method, conventionally, only an amorphous silicon TFT is used as a photoelectric conversion element as described above, and only visible light can be detected. There is a problem in that reflected light inside is detected, and only sunlight is not accurately detected, and the detection accuracy of the touch sensor is lowered.

また光電変換素子は、非晶質シリコンＴＦＴで構成されるので、その光感度の安定性が悪く、その光感度が動作時のストレスによって時間と共に変化し、光センサの検出精度が低下するという問題があった。   In addition, since the photoelectric conversion element is composed of amorphous silicon TFTs, the stability of the photosensitivity is poor, the photosensitivity changes with time due to stress during operation, and the detection accuracy of the photosensor decreases. was there.

また、ＴＦＴとして非晶質シリコンＴＦＴのみを用いたＴＦＴアレイ基板では、一般に非晶質シリコンＴＦＴの移動度は小さいので、その非晶質シリコンＴＦＴを用いて、液晶表示部の周辺回路（光センサ信号読出回路や走査回路など）をＴＦＴアレイ基板上に形成できない。従って、周辺回路を外部回路として備える必要がある。そのため、回路規模が増大するという問題や、実装工程での歩留の低下により製造コストが増大するという問題があった。   Moreover, in a TFT array substrate using only amorphous silicon TFTs as TFTs, the mobility of amorphous silicon TFTs is generally small, so that peripheral circuits (optical sensors) of a liquid crystal display unit are used by using the amorphous silicon TFTs. Signal readout circuit, scanning circuit, etc.) cannot be formed on the TFT array substrate. Therefore, it is necessary to provide a peripheral circuit as an external circuit. For this reason, there has been a problem that the circuit scale is increased and a manufacturing cost is increased due to a decrease in yield in the mounting process.

他方、特許文献２では、ＴＦＴアレイ基板上に多結晶シリコンＴＦＴが設けられており、一般に多結晶シリコンＴＦＴの移動度は大きいので、その多結晶シリコンＴＦＴを用いて、周辺回路をＴＦＴアレイ基板上に形成できる。そのため、上記の回路規模の増大や製造コストの問題を解決できる。   On the other hand, in Patent Document 2, a polycrystalline silicon TFT is provided on a TFT array substrate. Since the mobility of the polycrystalline silicon TFT is generally large, a peripheral circuit is formed on the TFT array substrate by using the polycrystalline silicon TFT. Can be formed. Therefore, the problem of the increase in circuit scale and the manufacturing cost can be solved.

しかしながら、特許文献２では、多結晶シリコンＴＦＴの下層に非晶質シリコン膜が形成されるので、非晶質シリコン膜は、多結晶シリコンＴＦＴの製造工程の影響を受ける。即ち多結晶シリコンＴＦＴの製造工程では、ゲート絶縁膜や層間絶縁膜の形成時に４００℃以上の加熱工程があるため、この加熱工程により非晶質シリコン膜中の水素が離脱し、欠陥準位が増加し、非晶質シリコン膜の光感度が低下するという問題があった。   However, in Patent Document 2, since an amorphous silicon film is formed below the polycrystalline silicon TFT, the amorphous silicon film is affected by the manufacturing process of the polycrystalline silicon TFT. That is, in the manufacturing process of the polycrystalline silicon TFT, there is a heating process at 400 ° C. or more when forming the gate insulating film or the interlayer insulating film. There is a problem that the photosensitivity of the amorphous silicon film is increased and the amorphous silicon film is lowered.

また液晶表示装置では、一般的にカラーフィルタ基板を前面側に配置し、ＴＦＴアレイ基板をバックライト側に配置することが多い。しかし、例えば特許文献２の様にトップゲート構造の光電変換用ＴＦＴの場合には、ＴＦＴアレイ基板を前面側に配置する必要がある。そのため、外光がＴＦＴアレイ基板上の配線やＴＦＴの電極で反射し、その反射光により表示特性が低下するという問題があった。   Further, in a liquid crystal display device, in general, a color filter substrate is generally arranged on the front side, and a TFT array substrate is often arranged on the backlight side. However, in the case of a photoelectric conversion TFT having a top gate structure as in Patent Document 2, for example, it is necessary to dispose the TFT array substrate on the front side. For this reason, there is a problem that external light is reflected by the wiring on the TFT array substrate and the electrode of the TFT, and the display characteristics are deteriorated by the reflected light.

また上記（２）の問題と類似するが、光電変換層に非晶質シリコン膜を用いて、可視光の中心となる５５０ｎｍ〜６００ｎｍの波長帯域の光を受光できる様にすることで、高感度の光電変換素子を得ることができる。しかし、太陽光の様な可視光と近赤外光とを含む光だけを検出できないので、上記の遮光方式の場合には、バックライト光の影響を受けや易くなり、光センサのＳ／Ｎ比が低下する（即ち誤動作を引き起こす）という問題があった。   Although similar to the problem (2) above, it is possible to receive light in a wavelength band of 550 nm to 600 nm, which is the center of visible light, by using an amorphous silicon film for the photoelectric conversion layer, thereby achieving high sensitivity. Can be obtained. However, since only light including visible light and near-infrared light such as sunlight cannot be detected, in the case of the above-described light shielding method, it is easily affected by backlight light, and the S / N of the optical sensor is increased. There is a problem that the ratio is lowered (that is, it causes a malfunction).

この発明は、上記のような問題点を解消するために成されたものであり、第１に、表示画面の輝度設定に影響を与えずに光センサの検出精度を向上できる光センサ内蔵表示装置を提供すること、第２に、太陽光の様な可視光と近赤外光とを含む光だけを検出できる光内蔵用表示装置を提供すること、第３に、回路規模の増大を防止し且つ製造コストを低減できる光内蔵用表示装置を提供することを目的とする。   The present invention has been made to solve the above-described problems. First, a display device with a built-in photosensor that can improve the detection accuracy of the photosensor without affecting the luminance setting of the display screen. Second, providing a display device with built-in light that can detect only light including visible light and near infrared light such as sunlight, and thirdly, preventing an increase in circuit scale It is another object of the present invention to provide a display device with a built-in light that can reduce the manufacturing cost.

上記課題を解決する為に、本発明の第１の形態は、ＴＦＴ（ＴＦＴ：薄膜トランジスタ）アレイ基板の各画素部に、微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴと、微結晶シリコンＴＦＴ（即ち近赤外光の入射でオン駆動するＴＦＴ）で構成された第１の光電変換用ＴＦＴと、非晶質シリコンＴＦＴ（即ち可視光の入射でオン駆動するＴＦＴ）で構成され、前記第１の光電変換用ＴＦＴと並列接続された第２の光電変換用ＴＦＴと、を備えるものである。   In order to solve the above-described problems, a first embodiment of the present invention is a pixel driving TFT composed of a microcrystalline silicon TFT and a microcrystalline silicon TFT ( That is, it is composed of a first photoelectric conversion TFT composed of a TFT that is turned on by the incidence of near infrared light and an amorphous silicon TFT (that is, a TFT that is turned on by the incidence of visible light). And a second photoelectric conversion TFT connected in parallel with the photoelectric conversion TFT.

また本発明の第２の形態は、ＴＦＴアレイ基板の各画素部に、微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴと、微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴと、非晶質シリコンＴＦＴで構成され、前記第１の光電変換用ＴＦＴと直列接続された第２の光電変換用ＴＦＴと、を備えるものである。   According to a second embodiment of the present invention, each pixel portion of the TFT array substrate includes a pixel driving TFT configured with a microcrystalline silicon TFT, a first photoelectric conversion TFT configured with a microcrystalline silicon TFT, And a second photoelectric conversion TFT configured by an amorphous silicon TFT and connected in series with the first photoelectric conversion TFT.

本発明の第１の形態によれば、可視光だけでなく近赤外光も検出できる。これにより、バックライト光（可視光）に近赤外光を重ねることで、バックライト光の輝度調整（即ち表示画面の輝度調整）に影響を与えずに光センサの検出精度を向上できる。   According to the first embodiment of the present invention, not only visible light but also near infrared light can be detected. Thereby, the near-infrared light is superimposed on the backlight light (visible light), so that the detection accuracy of the optical sensor can be improved without affecting the brightness adjustment of the backlight light (that is, the brightness adjustment of the display screen).

本発明の第２の形態によれば、太陽光の様に可視光と近赤外光とを含む光だけを検出できる。これにより、太陽光を利用して指押しの際の指影を検出する場合に、指影の検出の誤動作を防止できる。   According to the 2nd form of this invention, only the light containing visible light and near-infrared light like sunlight can be detected. Thereby, when detecting the finger shadow at the time of finger pressing using sunlight, malfunction of detection of a finger shadow can be prevented.

実施の形態１．
＜全体構成＞
この実施の形態に係る光センサ内蔵表示装置４０は、例えば、表示画面への指押しの検出に使用される光センサを各画素部に備えた液晶表示装置である。 Embodiment 1 FIG.
<Overall configuration>
The display device 40 with a built-in photosensor according to this embodiment is a liquid crystal display device in which each pixel unit includes a photosensor used for detecting finger press on the display screen, for example.

この光センサ内蔵表示装置４０のＴＦＴアレイ基板４０ａは、図１および図２の様に、透明基板１上に、微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴ２０と、非晶質シリコンＴＦＴで構成された第２の光電変換用ＴＦＴ２１と、周辺回路（光センサ信号読出用ＴＦＴ２２や走査回路等）と、画素駆動用ＴＦＴ１２とを備えて構成される。第１および第２の光電変換用ＴＦＴ２０，２１により上記の光センサが構成されている。   As shown in FIG. 1 and FIG. 2, the TFT array substrate 40a of the photosensor built-in display device 40 includes a first photoelectric conversion TFT 20 composed of microcrystalline silicon TFTs and an amorphous silicon on a transparent substrate 1. A second photoelectric conversion TFT 21 composed of TFTs, a peripheral circuit (such as a photosensor signal readout TFT 22 and a scanning circuit), and a pixel driving TFT 12 are configured. The first and second photoelectric conversion TFTs 20 and 21 constitute the optical sensor.

より詳細には、ガラス基板等の透明基板１上に、金属膜から成るゲート電極２ａ（２ａ−１，２ａ−２），２ｂがパターン形成されている。透明基板１の上面全面には、ゲート電極２ａ，２ｂを被覆する様に、シリコン窒化膜またはシリコン窒化膜から成るゲート絶縁膜３が形成されている。   More specifically, gate electrodes 2a (2a-1, 2a-2), 2b made of a metal film are formed on the transparent substrate 1 such as a glass substrate in a pattern. A gate insulating film 3 made of a silicon nitride film or a silicon nitride film is formed on the entire upper surface of the transparent substrate 1 so as to cover the gate electrodes 2a and 2b.

各ゲート電極２ａ−１，２ａ−２，２ｂ上にはそれぞれ、絶縁膜３を介して、微結晶シリコン膜から成るＴＦＴ用チャネル層４ａ，４ｂ，４ｃが形成されている。各チャネル層４ａ，４ｂ，４ｃの上面の両側部分上には、リンを不純物として添加したｎ型微結晶シリコン膜から成るオーミックコンタクト層５が形成されている。   On each gate electrode 2a-1, 2a-2, 2b, TFT channel layers 4a, 4b, 4c made of a microcrystalline silicon film are formed via an insulating film 3, respectively. An ohmic contact layer 5 made of an n-type microcrystalline silicon film doped with phosphorus as an impurity is formed on both side portions of the upper surface of each channel layer 4a, 4b, 4c.

各チャネル層４ａ，４ｂ，４ｃの上面の両側のオーミックコンタクト層５のうち、一方のオーミックコンタクト層５上には、ソース電極７ａ，７ｃ，７ｅが形成されており、他方のオーミックコンタクト層５上には、ドレイン電極７ｂ，７ｄ，７ｆが形成されている。ソース電極７ｂとドレイン電極７ｃは、互いに接続されている。   Of the ohmic contact layers 5 on both sides of the upper surface of each channel layer 4a, 4b, 4c, source electrodes 7a, 7c, 7e are formed on one ohmic contact layer 5 and on the other ohmic contact layer 5. The drain electrodes 7b, 7d and 7f are formed. The source electrode 7b and the drain electrode 7c are connected to each other.

また透明基板１の上面全面には、絶縁膜３、ソース電極７ａ，７ｃ，７ｅ、ドレイン電極７ｂ，７ｄ，７ｆおよびチャネル層４ａ，４ｂ，４ｃを被覆する様に、透明な絶縁部材から成る保護膜８が形成されている。   Further, the entire upper surface of the transparent substrate 1 is made of a transparent insulating member so as to cover the insulating film 3, the source electrodes 7a, 7c, 7e, the drain electrodes 7b, 7d, 7f and the channel layers 4a, 4b, 4c. A film 8 is formed.

保護膜８の中には、一部のチャネル層４ｂ上に間隔を空けて対向配置する様に、非晶質シリコン膜からなるチャネル層１１が形成されている。このチャネル層１１は、その下面の両側にそれぞれコンタクト部ｃ１，ｃ２を有しており、その一方のコンタクト部ｃ１を介してソース電極７ｃおよびその下層のオーミック層５に接続され、その他方のコンタクト部ｃ２を介してドレイン電極７ｄおよびその下層のオーミックコンタクト層５に接続されている。   A channel layer 11 made of an amorphous silicon film is formed in the protective film 8 so as to be opposed to each other with a space on a part of the channel layer 4b. The channel layer 11 has contact portions c1 and c2 on both sides of the lower surface thereof, and is connected to the source electrode 7c and the ohmic layer 5 therebelow through one contact portion c1, and the other contact. The drain electrode 7d and the underlying ohmic contact layer 5 are connected via the part c2.

保護膜８上には、透明電極から成る画素電極９ａ（９ａ−１，９ａ−２），９ｂがパターン形成されている。画素電極９ａの部分９ａ−１（以後、画素電極９ａ−１と呼ぶ）は、チャネル層１１上に保護膜８を介して対向配置している。画素電極９ａの部分９ａ−２（以後、画素電極９ａ−２と呼ぶ）は、その下面にコンタクト部ｃ４，ｃ５を有し、それら各コンタクト部ｃ４，ｃ５を介してドレイン電極７ｄ，ゲート電極２ｂに接続されている。画素電極９ｂは、その下面にコンタクト部ｃ３を有し、そのコンタクト部ｃ３を介してドレイン電極７ｆに接続されている。   On the protective film 8, pixel electrodes 9a (9a-1, 9a-2), 9b made of transparent electrodes are formed in a pattern. A portion 9 a-1 (hereinafter referred to as pixel electrode 9 a-1) of the pixel electrode 9 a is disposed on the channel layer 11 so as to face the protective film 8. The portion 9a-2 of the pixel electrode 9a (hereinafter referred to as the pixel electrode 9a-2) has contact portions c4 and c5 on the lower surface thereof, and the drain electrode 7d and the gate electrode 2b via the contact portions c4 and c5. It is connected to the. The pixel electrode 9b has a contact part c3 on its lower surface, and is connected to the drain electrode 7f via the contact part c3.

また透明基板１上には、データ配線１４（図１，図２）、光センサ信号読出配線１８、ゲート配線１５（図４）およびコモン配線１６が形成されている。データ配線１４には、ソース電極７ｅが接続されている。光センサ信号読出配線１８には、ソース電極７ａが接続されている。ゲート配線１５には、ゲート電極２ａ−１，２ａ−２が接続されている。コモン配線１６には、ドレイン電極７ｄが接続されている。   On the transparent substrate 1, data wiring 14 (FIGS. 1 and 2), optical sensor signal readout wiring 18, gate wiring 15 (FIG. 4), and common wiring 16 are formed. A source electrode 7 e is connected to the data line 14. A source electrode 7 a is connected to the optical sensor signal readout wiring 18. Gate electrodes 2a-1 and 2a-2 are connected to the gate wiring 15. A drain electrode 7 d is connected to the common wiring 16.

またコモン配線１６とドレイン電極７ｆとの間には、画素電荷保持容量１３（図４）が形成されており、コモン電極１６とソース電極９ｃとの間には、光センサ用電荷保存容量２４（図４参照）が形成されており、ゲート電極７ｆには、画素部液晶容量２５（図４）が形成されている。   A pixel charge storage capacitor 13 (FIG. 4) is formed between the common wiring 16 and the drain electrode 7f, and a photosensor charge storage capacitor 24 (see FIG. 4) between the common electrode 16 and the source electrode 9c. 4), and the pixel portion liquid crystal capacitor 25 (FIG. 4) is formed on the gate electrode 7f.

この構成により、ゲート電極２ａ−１，ソース電極７ａ，ドレイン電極７ｂおよびチャネル層４ａにより微結晶シリコンＴＦＴが構成され、その微結晶シリコンＴＦＴにより光センサ信号読出用ＴＦＴ２２が構成されている。またゲート電極２ａ−２，ソース電極７ｅ，ドレイン電極７ｆおよびチャネル層４ｃにより微結晶シリコンＴＦＴが構成され、その微結晶シリコンＴＦＴにより画素駆動用ＴＦＴ１２が構成されている。   With this configuration, the gate electrode 2a-1, the source electrode 7a, the drain electrode 7b, and the channel layer 4a constitute a microcrystalline silicon TFT, and the microcrystalline silicon TFT constitutes a photosensor signal readout TFT 22. The gate electrode 2a-2, the source electrode 7e, the drain electrode 7f, and the channel layer 4c constitute a microcrystalline silicon TFT, and the microcrystalline silicon TFT constitutes a pixel driving TFT 12.

またゲート電極２ｂ，ソース電極７ｃ，ドレイン電極７ｄおよびチャネル層４ｂにより微結晶シリコンＴＦＴが構成され、その微結晶シリコンＴＦＴにより、チャネル層４ｂによる近赤外光の吸収によりオン駆動する第１の光電変換用ＴＦＴ２０が構成されている。また画素電極（ゲート電極）９ａ−１，ソース電極７ｃ，ドレイン電極７ｄおよびチャネル層１１により非晶質シリコンＴＦＴが構成され、その非晶質シリコンＴＦＴにより、チャネル層１１による可視光の吸収によりオン駆動する第２の光電変換用ＴＦＴ２１が構成されている。   The gate electrode 2b, the source electrode 7c, the drain electrode 7d, and the channel layer 4b constitute a microcrystalline silicon TFT. The microcrystalline silicon TFT is turned on by a first photoelectric transistor that is turned on by absorption of near-infrared light by the channel layer 4b. A conversion TFT 20 is configured. The pixel electrode (gate electrode) 9a-1, the source electrode 7c, the drain electrode 7d, and the channel layer 11 constitute an amorphous silicon TFT. The amorphous silicon TFT is turned on by absorption of visible light by the channel layer 11. A second photoelectric conversion TFT 21 to be driven is configured.

また第１および第２の光電変換用ＴＦＴ２０，２１は、それらのドレイン電極７ｄ同士、それらのソース電極７ｃ同士、それらのゲート電極２ｂ，９ａ−１同士が相互接続されて、互いに並列接続されている。   The first and second photoelectric conversion TFTs 20 and 21 are connected in parallel with each other, with their drain electrodes 7d, their source electrodes 7c and their gate electrodes 2b and 9a-1 being interconnected. Yes.

また微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴ２０が基板１上に配置され、その第１の光電変換用ＴＦＴ２０のチャネル層４ｂの上方に、非晶質シリコンＴＦＴで構成された第２の光電変換用ＴＦＴ２１が配置されている。   A first photoelectric conversion TFT 20 composed of a microcrystalline silicon TFT is disposed on the substrate 1, and a first layer composed of an amorphous silicon TFT is disposed above the channel layer 4 b of the first photoelectric conversion TFT 20. Two photoelectric conversion TFTs 21 are arranged.

また光センサ信号読出用ＴＦＴ２２のドレイン電極７ｂと、第１および第２の光電変換用ＴＦＴ２０，２１のソース電極７ｃとが接続されることで、光センサ信号読出用ＴＦＴ２２が第１および第２の光電変換用ＴＦＴ２０，２１に直列接続されている。   Further, the drain electrode 7b of the photosensor signal readout TFT 22 and the source electrode 7c of the first and second photoelectric conversion TFTs 20 and 21 are connected, so that the photosensor signal readout TFT 22 has the first and second TFTs. The photoelectric conversion TFTs 20 and 21 are connected in series.

尚、透明基板１上の周縁には、光センサ信号読出用ＴＦＴ３２等と同様の構造の微結晶シリコンＴＦＴで構成された垂直走査回路３５（図４）、および第１および第２の光電変換用ＴＦＴ２０，２１と同様の構造の微結晶シリコンＴＦＴおよび非晶質シリコンＴＦＴで構成された光センサ回路３７が配設されている。   A vertical scanning circuit 35 (FIG. 4) composed of microcrystalline silicon TFTs having the same structure as the photosensor signal readout TFT 32 and the like and the first and second photoelectric conversion circuits are provided on the periphery of the transparent substrate 1. An optical sensor circuit 37 composed of a microcrystalline silicon TFT and an amorphous silicon TFT having the same structure as that of the TFTs 20 and 21 is provided.

尚、この様に構成されたＴＦＴアレイ基板４０ａの前面（ＴＦＴ側の面）上には、液晶パネル部が形成される。   A liquid crystal panel portion is formed on the front surface (TFT side surface) of the TFT array substrate 40a configured as described above.

この光センサ内蔵表示装置４０は、図５の様に、上記のＴＦＴアレイ基板４０ａと、ＴＦＴアレイ基板４０ａの前面（ＴＦＴ側の面）側に配置されたカラーフィルター基板４０ｂと、ＴＦＴアレイ基板４０ａの裏面側に配置された導光板４０ｃと、導光板４０ｃの一方の端面に対向配置されたバックライト光源４０ｄと、導光板４ｃの他方の端面に対向配置された補助光源４０ｅとを備えて構成される。バックライト光源４０ｄは、ＴＦＴアレイ基板４０ａの液晶パネル部を照らし出すためのバックライト光（可視光）を発光する。補助光源４０ｅは、第１の光電変換用ＴＦＴ２０のチャネル層４ｂが吸収可能な波長帯域（例えば約７００ｎｍ〜９００ｎｍ）の近赤外光（補助光）を発光する。   As shown in FIG. 5, the optical sensor built-in display device 40 includes the TFT array substrate 40a, a color filter substrate 40b disposed on the front surface (TFT side surface) side of the TFT array substrate 40a, and a TFT array substrate 40a. A light guide plate 40c disposed on the back side of the light source, a backlight light source 40d disposed opposite to one end surface of the light guide plate 40c, and an auxiliary light source 40e disposed opposite to the other end surface of the light guide plate 4c. Is done. The backlight light source 40d emits backlight light (visible light) for illuminating the liquid crystal panel portion of the TFT array substrate 40a. The auxiliary light source 40e emits near infrared light (auxiliary light) in a wavelength band (for example, about 700 nm to 900 nm) that can be absorbed by the channel layer 4b of the first photoelectric conversion TFT 20.

この構成により、バックライト光源４０ｄからのバックライト光は、導光板４０ｄ内を導光して導光板４０ｄの前面から射出して、ＴＦＴアレイ基板４０ａおよびカラーフィルター基板４０ｂを透過して照らし出さす。   With this configuration, the backlight light from the backlight light source 40d is guided through the light guide plate 40d, emitted from the front surface of the light guide plate 40d, and transmitted through the TFT array substrate 40a and the color filter substrate 40b to be illuminated. .

また補助光源４０ｅからの近赤外光は、導光板４０ｄ内を導光して導光板４０ｄの前面から射出して、ＴＦＴアレイ基板４０ａのゲート電極２ａ，２ｂ間を通過してＴＦＴアレイ基板４０ａおよびカラーフィルター基板４０ｂを透過して、カラーフィルター基板４０ｂの前面側に射出する。   The near-infrared light from the auxiliary light source 40e is guided through the light guide plate 40d, emitted from the front surface of the light guide plate 40d, passes between the gate electrodes 2a and 2b of the TFT array substrate 40a, and the TFT array substrate 40a. The light passes through the color filter substrate 40b and is emitted to the front side of the color filter substrate 40b.

そしてその照らし出されたバックライト光またはその射出された近赤外光は、カラーフィルター基板４０ｂの前面を指押しする人の当該指５５で反射して、再びカラーフィルター基板４０ｂおよびＴＦＴアレイ基板４０ａを透過して、ＴＦＴアレイ基板４０ａ内の第１または第２の光電変換用ＴＦＴ２０，２１のチャネル層４ｂ，１１に入射して吸収される。この反射光の吸収により、その反射光を吸収した第１または第２の光電変換用ＴＦＴ２０，２１がオン駆動し、このオン駆動により、カラーフィルター基板４０ｂの前面への当該指押しが検知される。尚この場合、強いバックライト光を用いる場合は、補助光源４０ｅを消灯しても良い。これにより消費電力を低減できる。   The illuminated backlight light or the emitted near-infrared light is reflected by the finger 55 of the person pushing the front surface of the color filter substrate 40b, and again the color filter substrate 40b and the TFT array substrate 40a. And is incident on and absorbed by the channel layers 4b and 11 of the first or second photoelectric conversion TFTs 20 and 21 in the TFT array substrate 40a. Due to the absorption of the reflected light, the first or second photoelectric conversion TFTs 20 and 21 that have absorbed the reflected light are turned on, and by this on drive, the finger pressing on the front surface of the color filter substrate 40b is detected. . In this case, when strong backlight light is used, the auxiliary light source 40e may be turned off. Thereby, power consumption can be reduced.

尚、図６の様に、補助光源４０ｅをカラーフィルタ基板４０ｅの前面側に配置し、前面側からカラーフィルタ基板４０ｂおよびＴＦＴアレイ基板４０ａを透過して第１および第２の光センサ用ＴＦＴ２０，２１のチャネル層４ｂ，１１に入射する、補助光源４０ｅからの近赤外光および太陽光等の外光が指５５で遮光されか否かを、第１および第２の光センサ用ＴＦＴ２０，２１で検出する（即ち指５５の指影を検出する）ことで、カラーフィルタ基板４０ｂの前面への指押しを検出しても良い。尚この場合、外光が有る場合は、補助光源４０ｅを省略し、その外光を補助光の代わりに利用しても良い。   As shown in FIG. 6, the auxiliary light source 40e is disposed on the front side of the color filter substrate 40e, and passes through the color filter substrate 40b and the TFT array substrate 40a from the front side to transmit the first and second photosensor TFTs 20, The first and second photosensor TFTs 20, 21 determine whether or not external light such as near-infrared light and sunlight from the auxiliary light source 40 e incident on the channel layers 4 b, 11 is blocked by the finger 55. (I.e., detecting the finger shadow of the finger 55), the finger pressing on the front surface of the color filter substrate 40b may be detected. In this case, when there is external light, the auxiliary light source 40e may be omitted and the external light may be used instead of the auxiliary light.

＜ＴＦＴアレイ基板４０ａの等価回路図＞
図３は、ＴＦＴアレイ基板４０ａの等価回路およびその周囲回路（走査回路など）を示した図であり、図４は、図３の画素部分３９の拡大図である。 <Equivalent circuit diagram of TFT array substrate 40a>
FIG. 3 is a diagram showing an equivalent circuit of the TFT array substrate 40a and its peripheral circuits (scanning circuit, etc.), and FIG. 4 is an enlarged view of the pixel portion 39 of FIG.

このＴＦＴアレイ基板４０ａの等価回路は、図３の様に、縦横に間隔を空けて配置されたデータ配線１４、ゲート配線１５、コモン配線１６および光センサ信号配線１８と、垂直走査回路３５と、光センサ回路３７とを備えている。尚、図３中の符号３６は、外付けの水平走査回路であり、符号３８は、外付けの光センサ回路である。   As shown in FIG. 3, the equivalent circuit of the TFT array substrate 40a includes a data wiring 14, a gate wiring 15, a common wiring 16, an optical sensor signal wiring 18, and a vertical scanning circuit 35, which are spaced apart vertically and horizontally. And an optical sensor circuit 37. In FIG. 3, reference numeral 36 denotes an external horizontal scanning circuit, and reference numeral 38 denotes an external optical sensor circuit.

各配線１４，１５，１６，１８で区画された各領域３９が画素部である。ＴＦＴアレイ基板４０ａの各画素部３９には、図４の様に、第１および第２の光電変換用ＴＦＴ２０，２１と、光センサ信号読出用ＴＦＴ２２と、画素駆動用ＴＦＴ１２と、画素電荷保持容量１３と、光センサ用電荷保持容量２４と、画素部液晶容量２５とが備えられている。   Each region 39 partitioned by the wirings 14, 15, 16, and 18 is a pixel portion. As shown in FIG. 4, each pixel portion 39 of the TFT array substrate 40a includes first and second photoelectric conversion TFTs 20, 21, an optical sensor signal readout TFT 22, a pixel drive TFT 12, and a pixel charge holding capacitor. 13, a photosensor charge holding capacitor 24, and a pixel portion liquid crystal capacitor 25.

前述の通り、第１の光電変換用ＴＦＴ２０、光センサ信号読出用ＴＦＴ２２および画素駆動用ＴＦＴ１２はそれぞれ、微結晶シリコンＴＦＴで構成され、第２の光電変換用ＴＦＴ２１は、非晶質シリコンＴＦＴで構成されている。   As described above, the first photoelectric conversion TFT 20, the optical sensor signal readout TFT 22, and the pixel driving TFT 12 are each composed of a microcrystalline silicon TFT, and the second photoelectric conversion TFT 21 is composed of an amorphous silicon TFT. Has been.

画素駆動用ＴＦＴ１２は、そのゲート電極２ａ−２がゲート配線１５に接続され、そのソース電極７ｅがデータ配線１４に接続され、そのドレイン電極７ｆが画素電荷保持容量１３を介してコモン配線１６に接続されて配設されている。また画素駆動用ＴＦＴ１２のドレイン電極７ｆには、画素部液晶容量２５が接続されている。   The pixel driving TFT 12 has its gate electrode 2 a-2 connected to the gate wiring 15, its source electrode 7 e connected to the data wiring 14, and its drain electrode 7 f connected to the common wiring 16 via the pixel charge holding capacitor 13. Arranged. A pixel portion liquid crystal capacitor 25 is connected to the drain electrode 7 f of the pixel driving TFT 12.

第１および第２の光電変換用ＴＦＴ２０，２１は、それらのドレイン電極７ｄが相互接続されてコモン電極１６に接続され、それらのソース電極７ｃが相互接続されて光センサ用電荷保持容量２４を介してコモン配線１６に接続され、それらのゲート電極２ｂ，９ａ−１およびそれらのドレイン電極７ｄが相互接続されてコモン配線１６に接続されて配設されている。   In the first and second photoelectric conversion TFTs 20 and 21, their drain electrodes 7 d are connected to each other and connected to the common electrode 16, and their source electrodes 7 c are connected to each other via the photosensor charge holding capacitor 24. The gate electrodes 2b and 9a-1 and the drain electrode 7d are connected to each other and connected to the common wiring 16.

光センサ信号読出用ＴＦＴ２２は、そのゲート電極２ａ−１がゲート配線１５に接続され、そのソース電極７ａが光センサ信号配線１８に接続され、そのドレイン電極７ｂが、第１および第２の光電変換用ＴＦＴ２０，２１のドレイン電極７ｃに接続されて配設されている。   The photosensor signal readout TFT 22 has its gate electrode 2a-1 connected to the gate wiring 15, its source electrode 7a connected to the photosensor signal wiring 18, and its drain electrode 7b connected to the first and second photoelectric conversions. The TFTs 20 and 21 are connected to the drain electrodes 7c of the TFTs 20 and 21.

画素電荷保持容量１３は、画素電極９ｂ（図２）に蓄積された電荷を保持し、画素駆動用ＴＦＴ１２のゲート電極２ａ−２に印加される電圧の低下を防止する目的で設けられている。   The pixel charge storage capacitor 13 is provided for the purpose of holding the charge accumulated in the pixel electrode 9b (FIG. 2) and preventing the voltage applied to the gate electrode 2a-2 of the pixel driving TFT 12 from decreasing.

光センサ回路３７は、マルチプレクサ回路等からなる回路であり、光電変換用ＴＦＴ２０，２１と同様の構造の微結晶シリコンＴＦＴおよび非晶質シリコンＴＦＴで構成されている。尚、光センサ回路３８は、電荷や電流を検出する検出回路等からなる回路である。光センサ回路３７，３８により、各光センサ信号配線１８を通じて各画素部３９の光電変換用ＴＦＴ２０，２１から出力される光センサ信号が検知される。   The optical sensor circuit 37 is a circuit composed of a multiplexer circuit or the like, and is composed of a microcrystalline silicon TFT and an amorphous silicon TFT having the same structure as the photoelectric conversion TFTs 20 and 21. Note that the optical sensor circuit 38 is a circuit including a detection circuit that detects charge and current. Optical sensor signals output from the photoelectric conversion TFTs 20 and 21 of the pixel units 39 are detected by the optical sensor circuits 37 and 38 through the optical sensor signal lines 18.

垂直走査回路３５は、光センサ信号読出用ＴＦＴ３２等と同様の構造の微結晶シリコンＴＦＴで構成されている。この垂直走査回路３５は、例えば、各ゲート電極１５に対して上から順に１つずつ電圧を印加して、各ＴＦＴ１２，２２のゲート電極２ａ−２，２ａ−１に駆動電圧を印加する。また水平走査回路３６は、例えば、画像信号に基づき各データ配線１４を選択的に低電位源に接続して、画素駆動用ＴＦＴ１２のソース電極７ｅを低電位源に接続する。   The vertical scanning circuit 35 is composed of a microcrystalline silicon TFT having the same structure as the optical sensor signal readout TFT 32 and the like. For example, the vertical scanning circuit 35 applies a voltage to each gate electrode 15 in order from the top, and applies a driving voltage to the gate electrodes 2 a-2 and 2 a-1 of the TFTs 12 and 22. The horizontal scanning circuit 36 selectively connects each data wiring 14 to a low potential source based on an image signal, for example, and connects the source electrode 7e of the pixel driving TFT 12 to the low potential source.

この構成により、各画素部３９の画素駆動用ＴＦＴ１２は、そのゲート電極２ａ−２に駆動電圧が垂直走査回路３５により印加されると共に、そのソース電極７ｅが水平走査回路３６により低電位源に接続されると、オン駆動する。   With this configuration, the driving voltage is applied to the gate electrode 2a-2 of the pixel driving TFT 12 of each pixel unit 39 by the vertical scanning circuit 35, and the source electrode 7e is connected to the low potential source by the horizontal scanning circuit 36. When turned on, it is turned on.

また各画素部３９の第１の光電変換用ＴＦＴ２０は、そのチャネル層４ｂに近赤外光が入射すると、オン駆動する。また各画素部３９の第２の光電変換用ＴＦＴ２１は、そのチャネル層１１に可視光が入射すると、オン駆動する。   The first photoelectric conversion TFT 20 of each pixel portion 39 is turned on when near-infrared light is incident on the channel layer 4b. Further, the second photoelectric conversion TFT 21 of each pixel unit 39 is turned on when visible light is incident on the channel layer 11.

そして垂直走査回路３５により、光センサ信号読出用ＴＦＴ２２のゲート電極２ａ−１に駆動電圧が印加されて光センサ信号読出用ＴＦＴ２２がオン駆動した状態で、第１および第２の光電変換用ＴＦＴ２０，２１の少なくとも一方がオン駆動すると、光センサ信号配線１８からの電流が、光センサ信号として、当該オン駆動した光電変換用ＴＦＴ２０，２１および光センサ信号読出用ＴＦＴ２２を通じてコモン配線１６に流れる。そして、この光センサ信号が光センサ回路３７，３８により検知されることで、カラーフィルター基板４０ｂの前面への指押しが検出される。   Then, the vertical scanning circuit 35 applies the drive voltage to the gate electrode 2a-1 of the photosensor signal readout TFT 22 to turn on the photosensor signal readout TFT 22, and the first and second photoelectric conversion TFTs 20, When at least one of 21 is turned on, the current from the optical sensor signal wiring 18 flows to the common wiring 16 through the photoelectrically driven TFTs 20 and 21 and the optical sensor signal readout TFT 22 that are turned on as the optical sensor signal. Then, the optical sensor signal is detected by the optical sensor circuits 37 and 38, thereby detecting finger pressing on the front surface of the color filter substrate 40b.

＜第１の光電変換用ＴＦＴ２０のチャネル層４ｂの光吸収特性の最適化＞
図７は、微結晶シリコン膜および非晶質シリコン膜の各々の波長と吸収係数との関係を示したグラフである。図８は、微結晶シリコン膜および非晶質シリコン膜の各々の波長と光電変換効率（量子化効率）との関係を示したグラフである。 <Optimization of light absorption characteristics of channel layer 4b of first photoelectric conversion TFT 20>
FIG. 7 is a graph showing the relationship between the wavelength and the absorption coefficient of each of the microcrystalline silicon film and the amorphous silicon film. FIG. 8 is a graph showing the relationship between the wavelength of each of the microcrystalline silicon film and the amorphous silicon film and the photoelectric conversion efficiency (quantization efficiency).

図７および図８から、微結晶シリコン膜は、非晶質シリコン膜とは異なり、補助光源４０ｅから発光される７００ｎｍ〜８５０ｎｍの波長帯域の近赤外光にも十分な感度を有している事が分かる。   7 and 8, unlike the amorphous silicon film, the microcrystalline silicon film has sufficient sensitivity to near-infrared light in the wavelength band of 700 nm to 850 nm emitted from the auxiliary light source 40e. I understand that.

ここで留意すべき点は、一般に、微結晶シリコン膜は、その結晶サイズが大きくなる程にバンドギャップは小さくなる反面、その膜厚が厚くなる程に吸収係数が小さくなる傾向があると言うことである。この観点から、７００ｎｍ〜８５０ｎｍの波長帯域の近赤外光に対する吸収係数が十分な値となる微結晶シリコン膜（即ち、光電変換用ＴＦＴ２０のチャネル層４ｂに適した微結晶シリコン膜）としては、結晶サイズが５ｎｍ〜５０ｎｍ（換言すれば、その結晶粒径が１００ｎｍ以下）であり、且つ光学的バンドギャップが、図３を参照して、上記の波長帯域内の最小エネルギに相当する約１．４ｅＶの微結晶シリコン膜である事が分かる。   It should be noted that, in general, the microcrystalline silicon film has a tendency that the absorption coefficient tends to decrease as the film thickness increases while the band gap decreases as the crystal size increases. It is. From this point of view, as a microcrystalline silicon film (that is, a microcrystalline silicon film suitable for the channel layer 4b of the photoelectric conversion TFT 20) having a sufficient absorption coefficient for near-infrared light in the wavelength band of 700 nm to 850 nm, The crystal size is 5 nm to 50 nm (in other words, the crystal grain size is 100 nm or less), and the optical band gap is about 1. which corresponds to the minimum energy in the above wavelength band with reference to FIG. It can be seen that this is a 4 eV microcrystalline silicon film.

更に、結晶シリコン相と非晶質相とのラマン分光の信号強度比（Ｉｃ／Ｉａ）が３〜１０程度、換言すれば、微結晶シリコン膜の非晶質領域と結晶領域との比率が１／１０〜１／５程度の微結晶シリコン膜であることが望ましい。そして、光学的バンドギャップおよびラマン分光の信号強度比を、光センサとして要求される分光感度特性に合わせて調整することが望ましい。   Further, the signal intensity ratio (Ic / Ia) of Raman spectroscopy between the crystalline silicon phase and the amorphous phase is about 3 to 10, in other words, the ratio of the amorphous region to the crystalline region of the microcrystalline silicon film is 1. A microcrystalline silicon film of about / 10 to 1/5 is desirable. Then, it is desirable to adjust the signal intensity ratio of the optical band gap and Raman spectroscopy in accordance with the spectral sensitivity characteristics required for the optical sensor.

この様な微結晶シリコン膜は、例えば、平行平板型プラズマＣＶＤ装置において、Ｈ2ガスとＳｉＨ4ガスとの流量比を１０以上とし、プラズマの放電条件である圧力や投入電力、あるいは基板温度や電極間距離を調整することで、作成できる。特に、Ｈ2ガスとＳｉＨ4ガスとの流量比１２０、圧力８００Ｐａ、基板温度３００℃に調整することで、所望の微結晶シリコン膜を作成できる。または、Ｈ2ガスの代わりにＡｒガスや、ＳｉＨ4の代わりにＳｉＦ4等のガスを用いても良い。更に、平行平板型プラズマＣＶＤ装置の代わりに誘導結合型プラズマＣＶＤ装置を用いても、良好な微結晶シリコン膜を作成できる。 Such a microcrystalline silicon film has a flow rate ratio of H 2 gas to SiH 4 gas of 10 or more in a parallel plate type plasma CVD apparatus, for example, pressure or input power, plasma temperature, substrate temperature, It can be created by adjusting the distance between the electrodes. In particular, a desired microcrystalline silicon film can be formed by adjusting the flow ratio of H 2 gas and SiH 4 gas to 120, the pressure of 800 Pa, and the substrate temperature of 300 ° C. Alternatively, Ar gas may be used instead of H 2 gas, and gas such as SiF 4 may be used instead of SiH 4 . Furthermore, even if an inductively coupled plasma CVD apparatus is used instead of the parallel plate type plasma CVD apparatus, a good microcrystalline silicon film can be formed.

尚、リンを不純物として添加した微結晶シリコン膜（オーミックコンタクト層）５の代わりに非晶質シリコン膜を用いても、同等の効果が得られる。   Even if an amorphous silicon film is used instead of the microcrystalline silicon film (ohmic contact layer) 5 doped with phosphorus as an impurity, the same effect can be obtained.

以上の様に構成された光センサ内蔵表示装置４０によれば、ＴＦＴアレイ基板４０ａの各画素部に、微結晶シリコンＴＦＴ（即ち近赤外光の入射でオン駆動するＴＦＴ）で構成された第１の光電変換用ＴＦＴ２０と、非晶質シリコンＴＦＴ（即ち可視光の入射でオン駆動するＴＦＴ）で構成され、第１の光電変換用ＴＦＴ２０と並列接続された第２の光電変換用ＴＦＴ２１とを備えるので、可視光だけでなく近赤外光も検出できる。これにより、バックライト光（可視光）に近赤外光を重ねることで、バックライト光の輝度調整（即ち表示画面の輝度調整）に影響を与えずに光センサの検出精度を向上できる。   According to the display device 40 with a built-in optical sensor configured as described above, each pixel portion of the TFT array substrate 40a is provided with a microcrystalline silicon TFT (that is, a TFT that is turned on when near infrared light is incident). A first photoelectric conversion TFT 20 and an amorphous silicon TFT (that is, a TFT that is turned on by the incidence of visible light), and a second photoelectric conversion TFT 21 connected in parallel with the first photoelectric conversion TFT 20. Since it is provided, not only visible light but also near infrared light can be detected. Thereby, the near-infrared light is superimposed on the backlight light (visible light), so that the detection accuracy of the optical sensor can be improved without affecting the brightness adjustment of the backlight light (that is, the brightness adjustment of the display screen).

また可視光だけでなく近赤外光も検出できるので、暗い場所では、人に視認されない近赤外光により指押しを検出でき、他方、明るい場所では、近赤外を使用しないで、外光やバックライト光により指押しを検出できるため、消費電力の削減も可能になる。   Since not only visible light but also near-infrared light can be detected, finger pressing can be detected by near-infrared light that is not visible to humans in dark places, while outside light can be detected without using near-infrared light in bright places. Since the finger press can be detected by the backlight and the power, the power consumption can be reduced.

また微結晶シリコンＴＦＴは、その移動度が非晶質シリコンＴＦＴの移動度よりも３〜５倍高いので、スイッチング特性に優れている。従って、上記の様に第１および第２の光電変換用ＴＦＴ２０，２１を同一基板上に備えることで、可視光から紫外光までの広い感度を持つと共にスイッチング特性に優れた光センサをＴＦＴアレイ基板４０ａ上に形成できる。このため、高性能な光センサを搭載したＴＦＴアレイ基板４０ａを実現できる。   Microcrystalline silicon TFTs have excellent switching characteristics because their mobility is 3 to 5 times higher than that of amorphous silicon TFTs. Therefore, by providing the first and second photoelectric conversion TFTs 20 and 21 on the same substrate as described above, an optical sensor having a wide sensitivity from visible light to ultraviolet light and having excellent switching characteristics can be obtained. 40a can be formed. Therefore, the TFT array substrate 40a on which a high-performance photosensor is mounted can be realized.

光センサ信号読出用ＴＦＴ２２が微結晶シリコンＴＦＴで構成されるので、光センサ信号読出用ＴＦＴ２２をＴＦＴアレイ基板４０ａの各画素部に備えることができ、これにより回路規模の増大を防止でき、且つ実装工程での歩留を増加できて製造コストを低減できる。   Since the optical sensor signal readout TFT 22 is composed of a microcrystalline silicon TFT, the optical sensor signal readout TFT 22 can be provided in each pixel portion of the TFT array substrate 40a, thereby preventing an increase in circuit scale and mounting. The production yield can be increased and the manufacturing cost can be reduced.

第１の光電変換用ＴＦＴ２０は、透明基板１上にゲート電極２ｂが形成され、その上にゲート絶縁膜３を介してチャネル層４ｂが形成されたボトムゲート構造に構成されるので、従来のトップゲート構造と異なり、外光がＴＦＴアレイ基板４０ａ上のＴＦＴの電極で反射する事を防止でき、表示品質の低下を防止できる。   The first photoelectric conversion TFT 20 has a bottom gate structure in which the gate electrode 2b is formed on the transparent substrate 1 and the channel layer 4b is formed on the gate electrode 2b via the gate insulating film 3. Unlike the gate structure, it is possible to prevent external light from being reflected by the TFT electrode on the TFT array substrate 40a, and to prevent deterioration in display quality.

第２の光電変換用ＴＦＴ２１は、そのチャネル層１１が第１の光電変換用ＴＦＴ２０のチャネル層４ｂ上に絶縁層（ここでは保護膜８）を介して形成され、そのゲート電極９ａ−１がそのチャネル層１１上に絶縁層（ここでは保護膜８）を介して形成されるので、即ち第２の光電変換用ＴＦＴ２１は第１の光電変換用ＴＦＴ２０の上方に形成されるので、素子の配置面積を低減でき、画素の開口率の減少を防止できる。   The channel layer 11 of the second photoelectric conversion TFT 21 is formed on the channel layer 4b of the first photoelectric conversion TFT 20 via an insulating layer (here, the protective film 8), and its gate electrode 9a-1 is Since the second photoelectric conversion TFT 21 is formed on the channel layer 11 via the insulating layer (here, the protective film 8), that is, the second photoelectric conversion TFT 21 is formed above the first photoelectric conversion TFT 20. And the decrease in the aperture ratio of the pixel can be prevented.

また第２の光電変換用ＴＦＴ２１のチャネル層（非晶質シリコン層）１１は、第１の光電変換用ＴＦＴ２０のゲート絶縁膜３の上方に形成されるので、第１の光電変換用ＴＦＴ２０の製造工程の影響を受ける事を防止できる。   Further, since the channel layer (amorphous silicon layer) 11 of the second photoelectric conversion TFT 21 is formed above the gate insulating film 3 of the first photoelectric conversion TFT 20, the manufacture of the first photoelectric conversion TFT 20 is performed. It is possible to prevent being affected by the process.

また画素電極９ａ−１，９ａ−１，２ｂは透明電極により形成されるので、画素電極９ａ−１，９ａ−１，２ｂにより第１および第２の光電変換用ＴＦＴ２０，２１のチャネル層４ｂ，１１への入射光が遮光される事を防止できる。   Since the pixel electrodes 9a-1, 9a-1, 2b are formed of transparent electrodes, the channel layers 4b of the first and second photoelectric conversion TFTs 20, 21 are formed by the pixel electrodes 9a-1, 9a-1, 2b. 11 can be prevented from being blocked.

実施の形態２．
この実施の形態では、図１および図２に基づき、実施の形態１のＴＦＴアレイ基板４０ａの製造方法を説明する。 Embodiment 2. FIG.
In the present embodiment, a method for manufacturing the TFT array substrate 40a of the first embodiment will be described with reference to FIGS.

先ず、透明基板１上にスパッタ法等で金属膜を形成し、その金属膜を写真製版工程によりパターニングして、ゲート電極２ａ，２ｂ、ゲート配線１５（図３）およびコモン配線１６（図３）をパターン形成する。   First, a metal film is formed on the transparent substrate 1 by sputtering or the like, and the metal film is patterned by a photoengraving process, and the gate electrodes 2a and 2b, the gate wiring 15 (FIG. 3) and the common wiring 16 (FIG. 3). The pattern is formed.

次に、透明基板１の上面全面に、プラズマＣＶＤ装置を用いて、上記のゲート電極２ａ，２ｂ、ゲート配線１５およびコモン配線１６を被覆する様に、ゲート絶縁膜３に成るシリコン窒化膜を２００ｎｍ〜５００ｎｍの範囲内の厚みで形成し、更にその上に、チャネル層４ａ，４ｂ，４ｃに成る微結晶シリコン膜を１００ｎｍ〜５００ｎｍの範囲内の厚みで形成し、更にその上に、オーミックコンタクト層５に成る、リンを不純物として添加した微結晶シリコン膜（以後、リンドープ微結晶シリコン膜と呼ぶ）を３０ｎｍ〜１００ｎｍの範囲内の厚みで形成する。   Next, a silicon nitride film serving as the gate insulating film 3 is formed to 200 nm on the entire upper surface of the transparent substrate 1 so as to cover the gate electrodes 2a and 2b, the gate wiring 15 and the common wiring 16 using a plasma CVD apparatus. A microcrystalline silicon film to be a channel layer 4a, 4b, 4c is formed with a thickness within a range of 100 nm to 500 nm, and an ohmic contact layer is further formed thereon. 5, a microcrystalline silicon film doped with phosphorus as an impurity (hereinafter referred to as a phosphorus-doped microcrystalline silicon film) is formed with a thickness in the range of 30 nm to 100 nm.

そして上記の形成した微結晶シリコン膜およびリンドープ微結晶シリコン膜をパターニングして、チャネル層４ａ，４ｂ，４ｃをパターン形成する。尚、この状態では、上記のリンドープ微結晶シリコン膜は、各チャネル層４ａ，４ｂ，４ｃの上面全面に形成されたままである。   Then, the above-formed microcrystalline silicon film and phosphorus-doped microcrystalline silicon film are patterned to form channel layers 4a, 4b and 4c. In this state, the phosphorus-doped microcrystalline silicon film remains formed on the entire upper surface of each channel layer 4a, 4b, 4c.

そして透明基板１の上面全面に、ゲート絶縁膜３、チャネル層４ａ，４ｂ，４ｃおよび上記のリンドープ微結晶シリコン膜を被覆する様に、スパッタ法等で金属膜を形成し、その金属膜をパターニングして、ソース電極７ａ，７ｃ，７ｄ、ドレイン電極７ｂ，７ｄ，７ｅ、データ配線１４（図３）および光センサ信号配線１８（図３）をパターン形成する。   Then, a metal film is formed on the entire upper surface of the transparent substrate 1 by sputtering or the like so as to cover the gate insulating film 3, the channel layers 4a, 4b, and 4c and the phosphorus-doped microcrystalline silicon film, and the metal film is patterned. Then, the source electrodes 7a, 7c, 7d, the drain electrodes 7b, 7d, 7e, the data wiring 14 (FIG. 3), and the optical sensor signal wiring 18 (FIG. 3) are formed in a pattern.

そして上記のリンドープ微結晶シリコン膜を、各チャネル層４ａ，４ｂ，４ｃの上面の両側部分上の部分だけを残してエッチング除去して（バックチャネルエッチ）、オーミックコンタクト層５をパターン形成する。   Then, the above-mentioned phosphorus-doped microcrystalline silicon film is removed by etching (back channel etch) leaving only portions on both side portions of the upper surfaces of the channel layers 4a, 4b, 4c, and the ohmic contact layer 5 is patterned.

そして透明基板１の上面全面に、ゲート絶縁膜３、チャネル層４ａ，４ｂ，４ｃおよびオーミックコンタクト層５を被覆する様に、シリコン窒化膜またはシリコン酸化膜により、先ず保護膜８の下半層だけを形成する。   Then, only the lower half layer of the protective film 8 is first formed of a silicon nitride film or a silicon oxide film so as to cover the entire upper surface of the transparent substrate 1 with the gate insulating film 3, the channel layers 4a, 4b, 4c and the ohmic contact layer 5. Form.

そして保護膜８の前記下半層の上面に、オーミックコンタクト層５に達する様にコンタクトホールｈａを形成する。そして保護膜８の前記下半層の上面全面に、コンタクトホールｈａ内に充填する様に、チャネル層１１に成る非晶質シリコン膜を形成する。そしてその非晶質シリコン膜を、チャネル層４ｂ上の部分だけを残す様にパターニングして、チャネル層１１をパターン形成する。   A contact hole ha is formed on the upper surface of the lower half layer of the protective film 8 so as to reach the ohmic contact layer 5. Then, an amorphous silicon film serving as the channel layer 11 is formed on the entire upper surface of the lower half layer of the protective film 8 so as to fill the contact hole ha. Then, the amorphous silicon film is patterned so as to leave only a portion on the channel layer 4b, and the channel layer 11 is patterned.

尚、コンタクトホールｈａの形成後、コンタクトホールｈａの内面に対して、リンまたはホスフィンによるプラズマ処理を行うことで、各コンタクト部ｃ１，ｃ２と各電極７ｃ，７ｄとのコンタクトを改善できる。   Incidentally, after the contact hole ha is formed, the contact between the contact portions c1 and c2 and the electrodes 7c and 7d can be improved by performing plasma treatment with phosphorus or phosphine on the inner surface of the contact hole ha.

そして保護膜８の前記下半層の上面全面に、チャネル層１１を被覆する様に、シリコン窒化膜またはシリコン酸化膜により保護膜８の上半層を形成して、保護膜８を完成させる。   Then, the upper half layer of the protective film 8 is formed of a silicon nitride film or a silicon oxide film so as to cover the channel layer 11 on the entire upper surface of the lower half layer of the protective film 8, thereby completing the protective film 8.

そして保護膜８の上面に、ドレイン電極７ｄ，７ｆまたはゲート電極２ｂに達する様に各コンタクトホールｈｂを形成する。そして保護膜８の上面全面に、コンタクトホールｈｂ内に充填する様に、透明電極から成る画素電極９ａ（９ａ−１，９ａ−２），９ｂをパターン形成する。この様にしてＴＦＴアレイ基板４０ａが製造される。   Then, each contact hole hb is formed on the upper surface of the protective film 8 so as to reach the drain electrodes 7d and 7f or the gate electrode 2b. Then, pixel electrodes 9 a (9 a-1, 9 a-2) and 9 b made of transparent electrodes are formed on the entire upper surface of the protective film 8 so as to fill the contact holes hb. In this way, the TFT array substrate 40a is manufactured.

実施の形態３．
実施の形態１では、第２の光電変換用ＴＦＴ２１は、そのチャネル層１１が第１の光電変換用ＴＦＴ２０のチャネル層４ｂ上に保護膜８を介して形成され、そのゲート電極９ａ−１がそのチャネル層１１上に保護膜８を介して（即ち保護膜８の上面上に）形成される様に設けられた。この構造では、第２の光電変換用ＴＦＴ２１のチャネル層１１は、保護膜８を介して第１の光電変換用ＴＦＴ２０のチャネル層４ｂと対向するので、第２の光電変換用ＴＦＴ２１のバックゲートが制御し難くなる。 Embodiment 3 FIG.
In Embodiment 1, the channel layer 11 of the second photoelectric conversion TFT 21 is formed on the channel layer 4b of the first photoelectric conversion TFT 20 via the protective film 8, and the gate electrode 9a-1 thereof is The channel layer 11 is provided so as to be formed via the protective film 8 (that is, on the upper surface of the protective film 8). In this structure, the channel layer 11 of the second photoelectric conversion TFT 21 faces the channel layer 4b of the first photoelectric conversion TFT 20 with the protective film 8 interposed therebetween, so that the back gate of the second photoelectric conversion TFT 21 is It becomes difficult to control.

そこで、この実施の形態では、図９および図１０の様に、第２の光電変換用ＴＦＴ２１は、そのゲート電極９ａ−１が第１の光電変換用ＴＦＴ２０のチャネル層４ｂ上に保護膜８を介して形成され、そのチャネル層１１がそのゲート電極９ａ−１に保護膜８を介して（即ち保護膜８の上面上に）形成される様に設けられている。これにより、第２の光電変換用ＴＦＴ２１のバックゲート制御が可能になり、オフ電流が小さく、良好な光電変換特性を得られる。   Therefore, in this embodiment, as shown in FIGS. 9 and 10, the second photoelectric conversion TFT 21 has the gate electrode 9 a-1 on the channel layer 4 b of the first photoelectric conversion TFT 20. The channel layer 11 is provided on the gate electrode 9a-1 via the protective film 8 (that is, on the upper surface of the protective film 8). Thereby, the back gate control of the second photoelectric conversion TFT 21 can be performed, the off current is small, and good photoelectric conversion characteristics can be obtained.

尚この実施の形態では、画素電極９ａ−２，９ｂは、ゲート電極（画素電極）９ａ−１と同一工程で形成されているので、ゲート電極９ａ−１と共に保護膜８内に形成されている。尚、他の部分は、実施の形態１と同様である。   In this embodiment, since the pixel electrodes 9a-2 and 9b are formed in the same process as the gate electrode (pixel electrode) 9a-1, they are formed in the protective film 8 together with the gate electrode 9a-1. . Other parts are the same as those in the first embodiment.

実施の形態４．
この実施の形態では、図９および図１０に基づき、実施の形態３の場合のＴＦＴアレイ基板４０ａＢの製造方法を説明する。 Embodiment 4 FIG.
In the present embodiment, a method for manufacturing the TFT array substrate 40aB in the case of the third embodiment will be described with reference to FIGS.

保護膜８の下半層を形成するまでは、実施の形態２の製造方法と同じである。そしてその保護膜８の前記下半層の上面に、ソース電極７ｄ，７ｆまたはゲート電極２ｂに到達する様に各コンタクトホールｈｂを形成する。そして保護膜８の前記下半層の上面上に、それら各コンタクトホールｈｂを充填する様に、透明電極から成る画素電極９ａ（９ａ−１，９ａ−２），９ｂをパターン形成する。そして保護膜８の前記下半層の上面全面に、画素電極９ａ，９ｂを被覆する様に保護膜８の上半層を形成して、保護膜８を完成させる。そして保護膜８の上面に、ソース電極７ｃ，ドレイン電極７ｄに達する各コンタクトホールｈａを形成する。そして保護膜８の上面に、各コンタクトホールｈａを充填する様に、非晶質シリコン膜から成るチャネル層５をパターン形成する。この様にしてＴＦＴアレイ基板４０ａＡを製造する。   The manufacturing method of the second embodiment is the same until the lower half layer of the protective film 8 is formed. Then, each contact hole hb is formed on the upper surface of the lower half layer of the protective film 8 so as to reach the source electrodes 7d and 7f or the gate electrode 2b. Then, pixel electrodes 9a (9a-1, 9a-2) and 9b made of transparent electrodes are formed on the upper surface of the lower half layer of the protective film 8 so as to fill the contact holes hb. Then, the upper half layer of the protective film 8 is formed on the entire upper surface of the lower half layer of the protective film 8 so as to cover the pixel electrodes 9a and 9b, thereby completing the protective film 8. Then, contact holes ha reaching the source electrode 7c and the drain electrode 7d are formed on the upper surface of the protective film 8. Then, the channel layer 5 made of an amorphous silicon film is patterned on the upper surface of the protective film 8 so as to fill each contact hole ha. In this way, the TFT array substrate 40aA is manufactured.

実施の形態５．
実施の形態１，３では、第１の光電変換用ＴＦＴ２０と、第２の光電変換用ＴＦＴ２１とを互いに並列接続したが、この実施の形態では、第１の光電変換用ＴＦＴ２０と、第２の光電変換用ＴＦＴ２１とを互いに直列接続する。以下、図１１〜図１３に基づき、この実施の形態の場合のＴＦＴアレイ基板４０ａＣについて説明する。 Embodiment 5 FIG.
In the first and third embodiments, the first photoelectric conversion TFT 20 and the second photoelectric conversion TFT 21 are connected in parallel to each other. However, in this embodiment, the first photoelectric conversion TFT 20 and the second photoelectric conversion TFT 20 The photoelectric conversion TFT 21 is connected in series with each other. Hereinafter, the TFT array substrate 40aC in the case of this embodiment will be described with reference to FIGS.

＜全体構成＞
この実施の形態に係る光センサ内蔵表示装置４０のＴＦＴアレイ基板４０ａＣは、図１１および図１２の様に構成されている。即ち、ガラス基板等の透明基板１上に、金属膜から成るゲート電極２ａ（２ａ−１，２ａ−２），２ｂがパターン形成されている。透明基板１の上面全面には、ゲート電極２ａ，２ｂを被覆する様に、シリコン窒化膜またはシリコン窒化膜から成るゲート絶縁膜３が形成されている。 <Overall configuration>
The TFT array substrate 40aC of the display device 40 with a built-in optical sensor according to this embodiment is configured as shown in FIGS. That is, the gate electrodes 2a (2a-1, 2a-2) and 2b made of a metal film are patterned on the transparent substrate 1 such as a glass substrate. A gate insulating film 3 made of a silicon nitride film or a silicon nitride film is formed on the entire upper surface of the transparent substrate 1 so as to cover the gate electrodes 2a and 2b.

また各ゲート電極２ａ−１，２ａ−２，２ｂ上にはそれぞれ、絶縁膜３を介して、微結晶シリコン膜から成るチャネル層４ａ，４ｂ，４ｃが形成されている。各チャネル層４ａ，４ｂ，４ｃの上面の両側部分上には、リンを不純物として添加したｎ型微結晶シリコン膜から成るオーミックコンタクト層５が形成されている。   On the gate electrodes 2a-1, 2a-2, 2b, channel layers 4a, 4b, 4c made of a microcrystalline silicon film are formed with an insulating film 3 interposed therebetween. An ohmic contact layer 5 made of an n-type microcrystalline silicon film doped with phosphorus as an impurity is formed on both side portions of the upper surface of each channel layer 4a, 4b, 4c.

また各チャネル層４ａ，４ｂ，４ｃの上面の両側のオーミックコンタクト層５のうち、一方のオーミックコンタクト層５上には、ソース電極７ａ，７ｄ，７ｅが形成されており、他方のオーミックコンタクト層５上には、ドレイン電極７ｂ，７ｃ，７ｆが形成されている。   Source electrodes 7a, 7d, and 7e are formed on one of the ohmic contact layers 5 on both sides of the upper surface of each channel layer 4a, 4b, and 4c, and the other ohmic contact layer 5 is formed. On the top, drain electrodes 7b, 7c and 7f are formed.

また透明基板１の上面全面には、絶縁膜３、ソース電極７ａ，７ｄ，７ｅ，ドレイン電極７ｂ，７ｃ，７ｆおよびチャネル層４ａ，４ｂ，４ｃを被覆する様に、透明な絶縁部材から成る保護膜８が形成されている。   Further, the entire upper surface of the transparent substrate 1 is made of a transparent insulating member so as to cover the insulating film 3, the source electrodes 7a, 7d, 7e, the drain electrodes 7b, 7c, 7f and the channel layers 4a, 4b, 4c. A film 8 is formed.

また保護膜８の中には、透明電極から成る画素電極９ｂ，９ｃ，９ｄ，９ｅが形成されている。画素電極９ｂは、その下面にコンタクト部ｃ３が形成されており、そのコンタクト部ｃ３を介してドレイン電極７ｆに接続されている。画素電極９ｃは、その下面にコンタクト部ｃ１２が形成されており、そのコンタクト部ｃ１２を介してドレイン電極７ｂに接続されている。画素電極９ｅは、その下面にコンタクト部ｃ８，ｃ９が形成されており、その一方のコンタクト部ｃ８を介してゲート電極２ｂに接続されており、その他方のコンタクト部ｃ９を介してドレイン電極７ｃに接続されている。画素電極９ｄは、チャネル層４ｂ上に保護膜８を介して形成されている。また画素電極９ｄは、その下面の一方側にコンタクト部ｃ７が形成されており、そのコンタクト部ｃ７を介してソース電極７ｄに接続されている。   In the protective film 8, pixel electrodes 9b, 9c, 9d, and 9e made of transparent electrodes are formed. The pixel electrode 9b has a contact portion c3 formed on the lower surface thereof, and is connected to the drain electrode 7f via the contact portion c3. The pixel electrode 9c has a contact portion c12 formed on the lower surface thereof, and is connected to the drain electrode 7b via the contact portion c12. The pixel electrode 9e has contact portions c8 and c9 formed on the lower surface thereof, is connected to the gate electrode 2b via one contact portion c8, and is connected to the drain electrode 7c via the other contact portion c9. It is connected. The pixel electrode 9d is formed on the channel layer 4b via the protective film 8. The pixel electrode 9d has a contact portion c7 formed on one side of the lower surface thereof, and is connected to the source electrode 7d through the contact portion c7.

また保護膜８の上面上には、非晶質シリコン膜からなるチャネル層１１が形成されている。チャネル層１１の部分１１ａ（以後、チャネル層１１ａと呼ぶ）は、画素電極９ｄ上に保護膜８を介して形成されている。チャネル層１１の部分１１ｂ（以後、チャネル層１１ｂと呼ぶ）は、画素電極９ｃ上に保護膜８を介して形成されている。チャネル層１１ａは、その下面にコンタクト部ｃ１１が形成されており、そのコンタクト部ｃ１１を介して画素電極９ｄに接続されている。またチャネル層１１ｂは、その下面にコンタクト部ｃ１２が形成されており、そのコンタクト部ｃ１２を介して画素電極９ｃに接続されている。   A channel layer 11 made of an amorphous silicon film is formed on the upper surface of the protective film 8. A portion 11a of the channel layer 11 (hereinafter referred to as channel layer 11a) is formed on the pixel electrode 9d with a protective film 8 interposed therebetween. A portion 11b of the channel layer 11 (hereinafter referred to as the channel layer 11b) is formed on the pixel electrode 9c with the protective film 8 interposed therebetween. The channel layer 11a has a contact portion c11 formed on the lower surface thereof, and is connected to the pixel electrode 9d via the contact portion c11. The channel layer 11b has a contact portion c12 formed on the lower surface thereof, and is connected to the pixel electrode 9c through the contact portion c12.

また透明基板１上には、データ配線１４（図１３）、光センサ信号読出配線１８（図１３）、ゲート配線１５（図１３）およびコモン配線１６（図１３）が形成されている。データ配線１４には、ソース電極７ｅが接続されている。光センサ信号読出配線１８には、ソース電極７ａが接続されている。ゲート配線１５には、ゲート電極２ａ−１，２ａ−２が接続されている。コモン配線１６には、ゲート電極２ｂおよびドレイン電極７ｃが接続されている。   On the transparent substrate 1, data wiring 14 (FIG. 13), optical sensor signal readout wiring 18 (FIG. 13), gate wiring 15 (FIG. 13) and common wiring 16 (FIG. 13) are formed. A source electrode 7 e is connected to the data line 14. A source electrode 7 a is connected to the optical sensor signal readout wiring 18. Gate electrodes 2a-1 and 2a-2 are connected to the gate wiring 15. A gate electrode 2 b and a drain electrode 7 c are connected to the common wiring 16.

またコモン配線１６とドレイン電極７ｆとの間には、画素電荷保持容量１３（図１３）が形成されており、コモン電極１６とソース電極９ｃとの間には、光センサ用電荷保存容量２４（図１３）が形成されている。   A pixel charge storage capacitor 13 (FIG. 13) is formed between the common wiring 16 and the drain electrode 7f, and a photosensor charge storage capacitor 24 (see FIG. 13) is formed between the common electrode 16 and the source electrode 9c. FIG. 13) is formed.

この構成により、ゲート電極２ａ−２，ソース電極７ｅ，ドレイン電極７ｆおよびチャネル層４ｃにより微結晶シリコンＴＦＴが構成され、その微結晶シリコンＴＦＴにより画素駆動用ＴＦＴ１２が構成されている。この画素駆動用ＴＦＴ１２は、図１３の様に、そのゲート電極２ａ−２がゲート電極１５に接続され、そのソース電極７ｅがデータ配線１４に接続され、そのドレイン電極７ｆが画素電荷保存容量１３を介してコモン配線１６に接続されて配設されている。   With this configuration, the gate electrode 2a-2, the source electrode 7e, the drain electrode 7f, and the channel layer 4c constitute a microcrystalline silicon TFT, and the microcrystalline silicon TFT constitutes a pixel driving TFT 12. As shown in FIG. 13, the pixel driving TFT 12 has its gate electrode 2 a-2 connected to the gate electrode 15, its source electrode 7 e connected to the data wiring 14, and its drain electrode 7 f connected to the pixel charge storage capacitor 13. Via the common wiring 16.

またゲート電極２ａ−１，ソース電極７ａ，ドレイン電極７ｂおよびチャネル層４ａにより微結晶シリコンＴＦＴが構成され、その微結晶シリコンＴＦＴにより光センサ信号読出用ＴＦＴ２２が構成されている。この光センサ信号読出用ＴＦＴ２２は、図１３の様に、そのゲート電極２ａ−１がゲート電極１５に接続され、そのソース電極７ａが光センサ信号配線１８に接続され、そのドレイン電極７ｂが第２の光電変換用ＴＦＴ２１のソース電極９ｃに接続されて配設されている。   The gate electrode 2a-1, the source electrode 7a, the drain electrode 7b and the channel layer 4a constitute a microcrystalline silicon TFT, and the microcrystalline silicon TFT constitutes a photosensor signal readout TFT 22. As shown in FIG. 13, the photosensor signal readout TFT 22 has its gate electrode 2a-1 connected to the gate electrode 15, its source electrode 7a connected to the photosensor signal wiring 18, and its drain electrode 7b connected to the second electrode. The photoelectric conversion TFT 21 is connected to the source electrode 9c.

またゲート電極２ｂ，ドレイン電極７ｃ，ソース電極７ｄおよびチャネル層４ｂにより微結晶シリコンＴＦＴが構成され、その微結晶シリコンＴＦＴにより第１の光電変換用ＴＦＴ２０が構成されている。この第１の光電変換用ＴＦＴ２０は、図１３の様に、そのゲート電極２ｂおよびそのドレイン電極７ｃがコモン配線１６に接続され、そのソース電極７ｄが第２の光電変換用ＴＦＴ２１のドレイン電極９ｄ−２に接続されて配設されている。   The gate electrode 2b, the drain electrode 7c, the source electrode 7d, and the channel layer 4b constitute a microcrystalline silicon TFT, and the microcrystalline silicon TFT constitutes a first photoelectric conversion TFT 20. As shown in FIG. 13, the gate electrode 2b and the drain electrode 7c of the first photoelectric conversion TFT 20 are connected to the common wiring 16, and the source electrode 7d is the drain electrode 9d− of the second photoelectric conversion TFT 21. 2 is connected.

またゲート電極（画素電極９ｄの部分）９ｄ−１、ドレイン電極（画素電極９ｄの部分）９ｄ−２，ソース電極（画素電極）９ｃおよびチャネル層１１（１１ａおよび１１ｂ）により非晶質シリコンＴＦＴが構成され、その非晶質シリコンＴＦＴにより第２の光電変換用ＴＦＴ２１が構成されている。この第２の光電変換用ＴＦＴ２１は、図１３の様に、そのゲート電極９ｄ−１およびそのドレイン電極９ｄ−２が第１の光電変換用ＴＦＴ２０のソース電極７ｄに接続され、そのソース電極９ｃが光センサ信号読出用ＴＦＴ２２のドレイン電極７ｂに接続されると共に光センサ用電荷保存容量２４を介してコモン配線１６に接続されて配設されている。   The gate electrode (pixel electrode 9d portion) 9d-1, drain electrode (pixel electrode 9d portion) 9d-2, source electrode (pixel electrode) 9c and channel layer 11 (11a and 11b) form an amorphous silicon TFT. The second photoelectric conversion TFT 21 is configured by the amorphous silicon TFT. As shown in FIG. 13, the second photoelectric conversion TFT 21 has its gate electrode 9d-1 and its drain electrode 9d-2 connected to the source electrode 7d of the first photoelectric conversion TFT 20, and its source electrode 9c is It is connected to the drain electrode 7 b of the photosensor signal readout TFT 22 and is connected to the common wiring 16 through the photosensor charge storage capacitor 24.

この様に、この実施の形態では、第１および第２の光電変換用ＴＦＴ２０，２１は、互いに直列接続されて配設されている。   Thus, in this embodiment, the first and second photoelectric conversion TFTs 20 and 21 are arranged in series with each other.

この構成により、この実施の形態では、直走査回路３５（図３）により、光センサ信号読出用ＴＦＴ２２のゲート電極２ａ−１に駆動電圧が印加されて光センサ信号読出用ＴＦＴ２２がオン駆動した状態で、チャネル層４ｂに近赤外光が入射して第１の光電変換用ＴＦＴ２０がオン駆動すると共に、チャネル層１１に可視光が入射して第２の光電変換用ＴＦＴ２１がオン駆動すると、例えば、光センサ信号配線１８からの電流が、光センサ信号として、オン駆動した光電変換用ＴＦＴ２０，２１を通じてコモン配線１６に流れる。   With this configuration, in this embodiment, the direct scanning circuit 35 (FIG. 3) applies a driving voltage to the gate electrode 2a-1 of the photosensor signal readout TFT 22 to turn on the photosensor signal readout TFT 22. Thus, when near-infrared light enters the channel layer 4b and the first photoelectric conversion TFT 20 is turned on, and visible light enters the channel layer 11 and the second photoelectric conversion TFT 21 is turned on, for example, The current from the optical sensor signal wiring 18 flows to the common wiring 16 through the photoelectric conversion TFTs 20 and 21 that are turned on as optical sensor signals.

この様に、第１の光電変換用ＴＦＴ（微結晶シリコンＴＦＴ）２０と、第２の光電変換用ＴＦＴ（非晶質シリコンＴＦＴ）２１とを直列接続することで、太陽光の様な可視光と近赤外光とを含む光が入射した場合のみ、その光が光センサにより検出される。   In this way, the first photoelectric conversion TFT (microcrystalline silicon TFT) 20 and the second photoelectric conversion TFT (amorphous silicon TFT) 21 are connected in series, so that visible light such as sunlight is visible. Only when light including near infrared light is incident, the light is detected by the optical sensor.

これにより、例えばタッチセンサとして、図６の様に、太陽光を利用して指押しの際の指影を第１および第２の光センサ用ＴＦＴ２０，２１で検出して、カラーフィルタ基板４０ｂの前面への指押しを検出する場合、光センサを、可視光だけの入射や近赤外光だけの入射には反応させず、太陽光（可視光と近赤外光とを含む光）の入射だけに反応させる事ができ、バックライト光（可視光）の表示装置内部での反射光等の太陽光以外の光による誤動作を防止できる。   Thereby, as shown in FIG. 6, for example, as shown in FIG. 6, the finger shadow when the finger is pressed is detected by the first and second photosensor TFTs 20 and 21 as shown in FIG. When detecting finger presses on the front, the optical sensor does not react to only visible light or near-infrared light, but incident sunlight (light that includes both visible and near-infrared light). Therefore, it is possible to prevent malfunction caused by light other than sunlight such as reflected light inside the display device of backlight light (visible light).

また図５の様にバックライト光（可視光）と補助光（近赤外光）とを重ねてカラーフィルタ基板４０ｂを照らし出す場合、指押しの際の指５５で反射される反射光は、バックライト光と補助光とを含む光である。即ちバックライト光だけの反射光や補助光だけの反射光は、指押しの際の指５５での反射によるものではない。そのため、上記の様に、可視光と近赤外光とが同時に入射する場合のみ、その光が検出される様にすることで、図５の場合においても、カラーフィルタ基板４０ｂの前面の指押しだけを正しく検出でき、誤動作を防止できる。   Further, as shown in FIG. 5, when the backlight (visible light) and auxiliary light (near infrared light) are overlapped to illuminate the color filter substrate 40b, the reflected light reflected by the finger 55 when the finger is pressed is It is light including backlight and auxiliary light. That is, the reflected light of only the backlight light and the reflected light of only the auxiliary light are not due to reflection by the finger 55 when the finger is pressed. Therefore, as described above, only when visible light and near-infrared light are incident at the same time, the light is detected. Thus, even in the case of FIG. 5, finger pressing on the front surface of the color filter substrate 40b is performed. Can be detected correctly, and malfunction can be prevented.

実施の形態６．
この実施の形態に係る光センサ内蔵表示装置は、図１４の様に、実施の形態１，３における第１および第２の光電変換用ＴＦＴ２０，２１を互いに並列接続した場合（図４）の画素部３９（３９Ａ）と、実施の形態５における第１および第２の光電変換用ＴＦＴ２０，２１を互いに直列接続した場合（図１２）の画素部３９（３９Ｂ）とを縦横に交互に配置して、ＴＦＴアレイ基板４０ａＤを構成したものある。尚、上記の様に交互にしなくても、ＴＦＴアレイ基板４０ａＤの各画像部のうち、所定の画素部を画素部３９Ａとし、他の画素部を画素部２９Ｂとしても良い。 Embodiment 6 FIG.
As shown in FIG. 14, the display device with a built-in photosensor according to this embodiment has a pixel when the first and second photoelectric conversion TFTs 20 and 21 in the first and third embodiments are connected in parallel to each other (FIG. 4). The portion 39 (39A) and the pixel portions 39 (39B) in the case where the first and second photoelectric conversion TFTs 20 and 21 in the fifth embodiment are connected in series (FIG. 12) are alternately arranged vertically and horizontally. The TFT array substrate 40aD is configured. In addition, even if it does not alternate as mentioned above, it is good also considering the predetermined pixel part as the pixel part 39A among other image parts of TFT array board | substrate 40aD, and the other pixel part as the pixel part 29B.

この様に並列接続の光電変換用ＴＦＴ２０，２１と直列接続の光電変換用ＴＦＴ２０，２１との両方を配置することで、実施の形態１，３，５の効果を得る。即ち外光（太陽光の様な可視光と近赤外光とを含む光）が有る場合は、直列接続の光電変換用ＴＦＴ２０，２１により、当該外光以外の光（バックライト光など）の反射光の影響を受けずに高感度で指影（従って指押し）を検出でき、他方、外光が無い場合には、並列接続の光電変換用ＴＦＴ２０，２１により、高感度にバックライト光または補助光（近赤外光）の指での反射光を検出できる（従って指押しを検出できる）。   The effects of the first, third, and fifth embodiments can be obtained by arranging both the parallel-connected photoelectric conversion TFTs 20 and 21 and the series-connected photoelectric conversion TFTs 20 and 21 in this manner. That is, when there is external light (light including visible light and near-infrared light such as sunlight), light other than the external light (backlight light, etc.) is transmitted by the photoelectric conversion TFTs 20 and 21 connected in series. A finger shadow (and thus a finger press) can be detected with high sensitivity without being affected by reflected light. On the other hand, when there is no external light, the backlight light or The light reflected from the finger of the auxiliary light (near infrared light) can be detected (thus, finger pressing can be detected).

また、一般にタッチセンサに要求される分可能は１ｍｍ程度であるが、この様に並列接続の光電変換用ＴＦＴと直列接続の光電変換用ＴＦＴとを各画素毎に交互に配設しても、十分な分解能が得られる。   In general, the required amount of the touch sensor is about 1 mm. In this way, even if the parallel-connected photoelectric conversion TFTs and the series-connected photoelectric conversion TFTs are alternately arranged for each pixel, Sufficient resolution can be obtained.

実施の形態１に係る光センサ内蔵表示装置のＴＦＴアレイ基板４０ａの要部の平面図である。FIG. 4 is a plan view of a main part of a TFT array substrate 40a of the photosensor built-in display device according to the first embodiment. 図１のＡ−Ｂ断面図である。It is AB sectional drawing of FIG. 実施の形態１，３，５，６に係る光センサ内蔵表示装置のＴＦＴアレイ基板４０ａ，４０ａＢ，４０ａＣ，４０ａＤの等価回路図である。FIG. 6 is an equivalent circuit diagram of TFT array substrates 40a, 40aB, 40aC, and 40aD of the photosensor built-in display devices according to Embodiments 1, 3, 5, and 6. 実施の形態１の場合の図３の画素部３９の拡大等価回路図である。FIG. 4 is an enlarged equivalent circuit diagram of the pixel unit 39 in FIG. 3 in the case of the first embodiment. 実施の形態１，３，５，６に係る光センサ内蔵表示装置の構成概略およびタッチセンサの原理（指５５での反射光を検出する場合）を説明する図である。It is a figure explaining the structure outline of the display apparatus with a built-in optical sensor which concerns on Embodiment 1, 3, 5, 6 and the principle of a touch sensor (when the reflected light with the finger | toe 55 is detected). 実施の形態１，３，５，６に係る光センサ内蔵表示装置の構成概略およびタッチセンサの他の原理（指５５の指影を検出する場合）を説明する図である。It is a figure explaining the structure outline | summary of the optical sensor built-in display apparatus concerning Embodiment 1, 3, 5, 6 and the other principle (when detecting the finger shadow of the finger | toe 55) of a touch sensor. 微結晶シリコン膜および非晶質シリコン膜の各々の波長と吸収係数との関係を示したグラフである。It is the graph which showed the relationship between each wavelength and absorption coefficient of a microcrystal silicon film and an amorphous silicon film. 微結晶シリコン膜および非晶質シリコン膜の各々の波長と光電変換効率（量子化効率）との関係を示したグラフである。It is the graph which showed the relationship between each wavelength of a microcrystal silicon film and an amorphous silicon film, and photoelectric conversion efficiency (quantization efficiency). 実施の形態２に係る光センサ内蔵表示装置のＴＦＴアレイ基板４０ａＢの要部の平面図である。It is a top view of the principal part of TFT array board | substrate 40aB of the display apparatus with a built-in optical sensor which concerns on Embodiment 2. FIG. 図９のＡ−Ｂ断面図である。FIG. 10 is a cross-sectional view taken along line AB in FIG. 9. 実施の形態３に係る光センサ内蔵表示装置のＴＦＴアレイ基板４０ａＣの要部の平面図である。It is a top view of the principal part of TFT array substrate 40aC of the optical sensor built-in display device according to the third embodiment. 図１１のＡ−Ｂ断面図である。It is AB sectional drawing of FIG. 実施の形態５の場合の図３の画素部３９の拡大等価回路図である。FIG. 14 is an enlarged equivalent circuit diagram of the pixel unit 39 in FIG. 3 in the case of the fifth embodiment. 実施の形態６の場合の図３の画素部３９の拡大等価回路図である。FIG. 24 is an enlarged equivalent circuit diagram of the pixel unit 39 in FIG. 3 in the case of the sixth embodiment.

符号の説明Explanation of symbols

１ 透明基板、２ａ，２ａ−１，２ａ−２，２ｂ ゲート電極、３ ゲート絶縁膜、４ａ，４ｂ，４ｃ チャネル層（微結晶シリコン膜）、５ オーミックコンタクト層、７ａ〜７ｆ ソース電極またはドレイン電極、８ 保護膜、９ａ〜９ｅ，９ｄ−１，９ｄ−２ 画素電極、１１ａ，１１ａ−１，１１ａ−２，１１ｂ チャネル層（非晶質シリコン膜）、１２ 画素駆動用ＴＦＴ、１３ 画素電荷保持容量、１４ データ配線、１５ ゲート配線、１６ コモン配線、１８ 光センサ信号配線、２０ 第１の光電変換用ＴＦＴ、２１ 第２の光電変換用ＴＦＴ、２４ 光センサ用電荷保持容量、２５ 画素部液晶容量、３５ 垂直走査回路、３６ 外付け水平走査回路、３７ 光センサ回路、３８ 外付け光センサ回路、３９，３９Ａ，３９Ｂ 画素部、４０ 光センサ内蔵表示装置、４０ａ，４０ａＢ，４０ａＣ，４０ａＤ ＴＦＴアレイ基板、４０ｂ カラーフィルター基板、４０ｃ 導光板、４０ｄ バックライト光源、４０ｅ 補助光源、ｃ１〜ｃ５，ｃ７〜ｃ９，ｃ１１，ｃ１２ コンタクト部、ｈａ，ｈｂ コンタクトホール。   DESCRIPTION OF SYMBOLS 1 Transparent substrate, 2a, 2a-1, 2a-2, 2b Gate electrode, 3 Gate insulating film, 4a, 4b, 4c Channel layer (microcrystalline silicon film), 5 Ohmic contact layer, 7a-7f Source electrode or drain electrode , 8 Protective film, 9a to 9e, 9d-1, 9d-2 Pixel electrode, 11a, 11a-1, 11a-2, 11b Channel layer (amorphous silicon film), 12 pixel driving TFT, 13 pixel charge holding Capacitance, 14 data wiring, 15 gate wiring, 16 common wiring, 18 photosensor signal wiring, 20 first photoelectric conversion TFT, 21 second photoelectric conversion TFT, 24 photosensor charge holding capacitor, 25 pixel unit liquid crystal Capacitance, 35 vertical scanning circuit, 36 external horizontal scanning circuit, 37 photo sensor circuit, 38 external photo sensor circuit, 39, 39A, 39B pixel unit, 0 Photosensor built-in display device, 40a, 40aB, 40aC, 40aD TFT array substrate, 40b color filter substrate, 40c light guide plate, 40d backlight light source, 40e auxiliary light source, c1 to c5, c7 to c9, c11, c12 contact part, ha, hb Contact holes.

Claims (13)

ＴＦＴ（ＴＦＴ：薄膜トランジスタ）アレイ基板の各画素部に、
微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴと、
微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴと、
非晶質シリコンＴＦＴで構成され、前記第１の光電変換用ＴＦＴと並列接続された第２の光電変換用ＴＦＴと、
を備えることを特徴とする光センサ内蔵表示装置。 In each pixel portion of the TFT (TFT: thin film transistor) array substrate,
A pixel driving TFT composed of a microcrystalline silicon TFT;
A first photoelectric conversion TFT composed of a microcrystalline silicon TFT;
A second photoelectric conversion TFT composed of an amorphous silicon TFT and connected in parallel with the first photoelectric conversion TFT;
A display device with a built-in optical sensor. ＴＦＴ（ＴＦＴ：薄膜トランジスタ）アレイ基板の各画素部に、
微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴと、
微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴと、
非晶質シリコンＴＦＴで構成され、前記第１の光電変換用ＴＦＴと直列接続された第２の光電変換用ＴＦＴと、
を備えることを特徴とする光センサ内蔵表示装置。 In each pixel portion of the TFT (TFT: thin film transistor) array substrate,
A pixel driving TFT composed of a microcrystalline silicon TFT;
A first photoelectric conversion TFT composed of a microcrystalline silicon TFT;
A second photoelectric conversion TFT composed of an amorphous silicon TFT and connected in series with the first photoelectric conversion TFT;
A display device with a built-in optical sensor. 前記ＴＦＴアレイ基板の各画素部に、
微結晶シリコンＴＦＴで構成され、同じ画素部内の前記第１または第２の光電変換用ＴＦＴと直列接続された光センサ信号読出用ＴＦＴを更に備えることを特徴とする請求項１または請求項２に記載の光センサ内蔵表示装置。 In each pixel portion of the TFT array substrate,
3. The photosensor signal readout TFT, which is composed of a microcrystalline silicon TFT and is connected in series with the first or second photoelectric conversion TFT in the same pixel portion, is further provided. The display device with a built-in optical sensor. 前記第１の光電変換用ＴＦＴは、
透明基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成されたチャネル層と、
を備えることを特徴とする請求項１または請求項２に記載の光センサ内蔵表示装置。 The first photoelectric conversion TFT is:
A gate electrode formed on a transparent substrate;
A channel layer formed on the gate electrode through a gate insulating film;
The display device with a built-in optical sensor according to claim 1, further comprising: 前記第２の光電変換用ＴＦＴは、そのチャネル層が前記第１の光電変換用ＴＦＴの前記チャネル層上に絶縁層を介して形成され、そのゲート電極がそのチャネル層上に絶縁層を介して形成されることを特徴とする請求項４に記載の光センサ内蔵表示装置。   The channel layer of the second photoelectric conversion TFT is formed on the channel layer of the first photoelectric conversion TFT via an insulating layer, and the gate electrode is formed on the channel layer via the insulating layer. The display device with a built-in optical sensor according to claim 4, which is formed. 前記第２の光電変換用ＴＦＴは、そのゲート電極が前記第１の光電変換用ＴＦＴの前記チャネル層上に絶縁層を介して形成され、そのチャネル層がそのゲート電極上に絶縁層を介して形成されることを特徴とする請求項４に記載の光センサ内蔵表示装置。   The gate electrode of the second photoelectric conversion TFT is formed on the channel layer of the first photoelectric conversion TFT via an insulating layer, and the channel layer is formed on the gate electrode via an insulating layer. The display device with a built-in optical sensor according to claim 4, which is formed. 前記第２の光電変換用ＴＦＴのゲート電極は、透明電極により形成されることを特徴とする請求項５または請求項６に記載の光センサ内蔵表示装置。   The display device with a built-in photosensor according to claim 5, wherein the gate electrode of the second photoelectric conversion TFT is formed of a transparent electrode. ＴＦＴ（ＴＦＴ：薄膜トランジスタ）アレイ基板の各画素部のうちの所定の画素部に、
微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴと、
微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴと、
非晶質シリコンＴＦＴで構成され、前記第１の光電変換用ＴＦＴと並列接続された第２の光電変換用ＴＦＴとを備え、
前記ＴＦＴアレイ基板の各画素部のうちの他の画素部に、
微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴと、
微結晶シリコンＴＦＴで構成された第３の光電変換用ＴＦＴと、
非晶質シリコンＴＦＴで構成され、前記第３の光電変換用ＴＦＴと直列接続された第４の光電変換用ＴＦＴと、
を備えることを特徴とする光センサ内蔵表示装置。 In a predetermined pixel portion of each pixel portion of a TFT (TFT: thin film transistor) array substrate,
A pixel driving TFT composed of a microcrystalline silicon TFT;
A first photoelectric conversion TFT composed of a microcrystalline silicon TFT;
A second photoelectric conversion TFT composed of an amorphous silicon TFT and connected in parallel with the first photoelectric conversion TFT;
In the other pixel portions of the pixel portions of the TFT array substrate,
A pixel driving TFT composed of a microcrystalline silicon TFT;
A third photoelectric conversion TFT composed of a microcrystalline silicon TFT;
A fourth photoelectric conversion TFT composed of an amorphous silicon TFT and connected in series with the third photoelectric conversion TFT;
A display device with a built-in optical sensor. 前記ＴＦＴアレイ基板の前記所定の画素部に、
微結晶シリコンＴＦＴで構成され、同じ画素部内の前記第１または第２の光電変換用ＴＦＴと直列接続された光センサ信号読出用ＴＦＴを更に備え、
前記ＴＦＴアレイ基板の前記他の画素部に、
微結晶シリコンＴＦＴで構成され、同じ画素部内の前記第３または第４の光電変換用ＴＦＴと直列接続された光センサ信号読出用ＴＦＴを更に備えることを特徴とする請求項８に記載の光センサ内蔵表示装置。 In the predetermined pixel portion of the TFT array substrate,
Further comprising a photosensor signal readout TFT composed of a microcrystalline silicon TFT and connected in series with the first or second photoelectric conversion TFT in the same pixel portion;
In the other pixel portion of the TFT array substrate,
9. The optical sensor according to claim 8, further comprising an optical sensor signal readout TFT configured by a microcrystalline silicon TFT and connected in series with the third or fourth photoelectric conversion TFT in the same pixel portion. Built-in display device. 前記第１および第３の光電変換用ＴＦＴはそれぞれ、
透明基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成されたチャネル層と、
を備えることを特徴とする請求項８に記載の光センサ内蔵表示装置。 The first and third photoelectric conversion TFTs are respectively
A gate electrode formed on a transparent substrate;
A channel layer formed on the gate electrode through a gate insulating film;
The display device with a built-in optical sensor according to claim 8. 前記第２の光電変換用ＴＦＴは、そのチャネル層が前記第１の光電変換用ＴＦＴの前記チャネル層上に絶縁層を介して形成され、そのゲート電極がそのチャネル層上に絶縁層を介して形成され、
前記第４の光電変換用ＴＦＴは、そのチャネル層が前記第３の光電変換用ＴＦＴの前記チャネル層上に絶縁層を介して形成され、そのゲート電極がそのチャネル層上に絶縁層を介して形成されることを特徴とする請求項１０に記載の光センサ内蔵表示装置。 The channel layer of the second photoelectric conversion TFT is formed on the channel layer of the first photoelectric conversion TFT via an insulating layer, and the gate electrode is formed on the channel layer via the insulating layer. Formed,
The channel layer of the fourth photoelectric conversion TFT is formed on the channel layer of the third photoelectric conversion TFT via an insulating layer, and the gate electrode is formed on the channel layer via the insulating layer. The display device with a built-in optical sensor according to claim 10, which is formed. 前記第２の光電変換用ＴＦＴは、そのゲート電極が前記第１の光電変換用ＴＦＴの前記チャネル層上に絶縁層を介して形成され、そのチャネル層がそのゲート電極上に絶縁層を介して形成され、
前記第４の光電変換用ＴＦＴは、そのゲート電極が前記第３の光電変換用ＴＦＴの前記チャネル層上に絶縁層を介して形成され、そのチャネル層がそのゲート電極上に絶縁層を介して形成されることを特徴とする請求項１０に記載の光センサ内蔵表示装置。 The gate electrode of the second photoelectric conversion TFT is formed on the channel layer of the first photoelectric conversion TFT via an insulating layer, and the channel layer is formed on the gate electrode via an insulating layer. Formed,
The gate electrode of the fourth photoelectric conversion TFT is formed on the channel layer of the third photoelectric conversion TFT via an insulating layer, and the channel layer is formed on the gate electrode via the insulating layer. The display device with a built-in optical sensor according to claim 10, which is formed. 前記第２および第４の光電変換用ＴＦＴのゲート電極は、透明電極により形成されることを特徴とする請求項１１または１２に記載の光センサ内蔵表示装置。   The display device with a built-in photosensor according to claim 11 or 12, wherein the gate electrodes of the second and fourth photoelectric conversion TFTs are formed of transparent electrodes.
JP2008091784A 2008-03-31 2008-03-31 Display device with built-in optical sensor Expired - Fee Related JP5058046B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008091784A JP5058046B2 (en) 2008-03-31 2008-03-31 Display device with built-in optical sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008091784A JP5058046B2 (en) 2008-03-31 2008-03-31 Display device with built-in optical sensor

Publications (2)

Publication Number Publication Date
JP2009244638A JP2009244638A (en) 2009-10-22
JP5058046B2 true JP5058046B2 (en) 2012-10-24

Family

ID=41306583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008091784A Expired - Fee Related JP5058046B2 (en) 2008-03-31 2008-03-31 Display device with built-in optical sensor

Country Status (1)

Country Link
JP (1) JP5058046B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL72861A (en) * 1983-09-26 1988-11-30 Dow Chemical Co Process for preparation of derivatives of halo butyryl nitriles
JP5175136B2 (en) * 2008-05-22 2013-04-03 株式会社ジャパンディスプレイウェスト Electro-optical device and electronic apparatus
JP5144461B2 (en) * 2008-10-17 2013-02-13 株式会社日立製作所 Finger vein authentication device and personal authentication device
KR101333783B1 (en) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 Organic light emitting diode display and method for manufacturing the same
US9891102B2 (en) 2010-04-22 2018-02-13 Samsung Electronics Co., Ltd. Simplified light sensing circuit, light sensing apparatus including the light sensing circuit, method of driving the light sensing apparatus, and image acquisition apparatus and optical touch screen apparatus including the light sensing apparatus
KR101652786B1 (en) 2010-04-22 2016-09-12 삼성전자주식회사 Simplified light sensing circuit, and remote optical touch panel and image acquisition apparatus employing the circuit
JP5912467B2 (en) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 Photoelectric conversion circuit and display device
KR101780051B1 (en) 2011-03-28 2017-09-20 삼성디스플레이 주식회사 Display apparatus
KR101804316B1 (en) 2011-04-13 2017-12-05 삼성디스플레이 주식회사 Liquid crystal display
US8902135B2 (en) * 2012-02-04 2014-12-02 Integrated Digital Technologies, Inc. Pixel structure of organic electroluminescence device
TWI587186B (en) * 2013-07-15 2017-06-11 Ying-Jia Xue Multi-function display
JP2015102642A (en) 2013-11-22 2015-06-04 セイコーエプソン株式会社 Circuit board, electro-optical device having input function, and electronic apparatus
CN107422560A (en) * 2017-09-04 2017-12-01 京东方科技集团股份有限公司 A kind of array base palte, its detection method and display device
CN109002218B (en) * 2018-07-31 2021-12-24 京东方科技集团股份有限公司 Display panel, driving method thereof and display device
JP7274284B2 (en) 2018-12-21 2023-05-16 株式会社ジャパンディスプレイ detector
CN113064307B (en) * 2021-03-19 2022-02-22 深圳市华星光电半导体显示技术有限公司 Array substrate, manufacturing method and display panel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121715A (en) * 1991-10-25 1993-05-18 Hitachi Ltd Close contact type two-dimensional photosensor and manufacture thereof
JPH1090655A (en) * 1996-09-17 1998-04-10 Toshiba Corp Display device
JP4997692B2 (en) * 2004-08-25 2012-08-08 カシオ計算機株式会社 Thin film transistor panel and manufacturing method thereof
JP4940733B2 (en) * 2006-04-03 2012-05-30 ソニー株式会社 Display device
JP2007304245A (en) * 2006-05-10 2007-11-22 Sony Corp Liquid crystal display device
GB2456771A (en) * 2008-01-22 2009-07-29 Sharp Kk Spectrally compensating a light sensor

Also Published As

Publication number Publication date
JP2009244638A (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5058046B2 (en) Display device with built-in optical sensor
JP5351282B2 (en) Semiconductor device and manufacturing method thereof
JP2009093050A (en) Display device with built-in photosensor
JP4925929B2 (en) Display device
JP5512800B2 (en) Semiconductor device
US8368068B2 (en) Display with photo sensor and manufacturing method thereof
JP5174988B2 (en) Circuit board and display device
WO2011065057A1 (en) Photodiode and manufacturing method for same, substrate for display panel, and display device
JP2009086565A (en) Display device incorporating optical sensor
JP2009151039A (en) Display device
TW200941087A (en) Display device
KR20130028581A (en) Light sensing apparatus and method of driving the light sensing apparatus, and optical touch screen apparatus including the light sensing apparatus
WO2008044368A1 (en) Liquid crystal display
JP2008096523A (en) Display device
JP2012230132A (en) Optical sensor and display device
US8610226B2 (en) Photosensor element, photosensor circuit, thin-film transistor substrate, and display panel
US20120319978A1 (en) Display device
JP2008170837A (en) Liquid crystal display device
JP2011039125A (en) Display device
US8810762B2 (en) Display device equipped with touch sensor
US20100302223A1 (en) Image display device
JP2010251496A (en) Image sensor
JP2009222910A (en) Display device
JP2009229502A (en) Display device and manufacturing method thereof
JP5136112B2 (en) Photoelectric conversion device and electro-optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees