JP5054156B2 - デュアルモデムデバイス及びそのための制御方法 - Google Patents

Description

本発明は、デュアルモデムデバイス及びそのための制御方法に関するもので、より具体的に、ＣＤＭＡ信号又はＬＴＥ信号を送受信することができるデュアルモデムデバイス及びそのための制御方法に関するものである。

無線移動通信分野は、音声通話のみならず、データ高速送受信の側面でも持続的に進化しており、現在、４世代移動通信技術、例えば、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）無線通信システムが注目を受けている。しかし、４世代通信網と既存に商用化された３世代通信網とが混在した状況で、移動通信端末機又は移動通信データカードは、４世代移動通信技術のみならず、既存に商用化されて現在幅広く使用されている３世代移動通信技術を同時に含まなければならない。したがって、次世代の移動通信技術と既存の世代の移動通信技術とを同時にサポートするために、デュアルモデムプロセッサを有する移動端末機やデータカードタイプのデバイス（以下、デュアルモデムデバイスという。）が必要になる。

デュアルモデムデバイスは、通信方式の異なる二つのモデムを搭載し、それぞれのモデムを利用した無線通信をサポートしており、主に異種の通信網が混在した地域で使用される。デュアルモデムデバイスの代表的な例として、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）方式の無線通信とＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎａｌ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の無線通信とを全て利用可能なデバイスが注目を受けている。本発明では、ＬＴＥ網及びＣＤＭＡ網のいずれとも通信可能なデュアルモデムデバイスを例に挙げて説明するが、他の方式の無線通信も適用可能であることは本発明の属する技術分野で通常の知識を有する者にとって自明である。

このようなデュアルモデムデバイス、特に、デュアルモデムデータカードは、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）にＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ドグル（Ｄｏｇｇｌｅ）形態で連結され、無線ＬＡＮ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）カードに取って代わる手段として脚光を受けている。本発明では、前記デュアルモデムデバイスがＰＣと連結され、効率的にデータ通信を行うことができる構造及びその制御方法を提案しようとする。

上述したような論議に基づいて、以下では、デュアルモデムデバイス及びそのための制御方法を提案しようとする。

上述したような課題を解決するための本発明のデュアルモデムデバイスは、第１の通信網と通信するための第１のプロセッサと、第２の通信網と通信するための第２のプロセッサとを含み、前記第１のプロセッサは、ＰＣ側とＵＳＢインターフェースを用いて信号を送受信するためのＵＳＢモジュールと、前記ＵＳＢモジュールを通して送受信される信号の種類を判断し、通信経路を決定する第１のパケット制御ブロックと、前記第１の通信網と関連した信号を処理する第１の動作ブロックとを含み、前記第２のプロセッサは、前記第１のプロセッサに対する制御信号を処理する第１の制御ブロックと、前記第２のプロセッサに対する制御信号を処理する第２の制御ブロックと、前記第２の通信網と関連した信号を処理する第２の動作ブロックとを含むことを特徴とする。

ここで、前記ＰＣ側から第１のプロセッサ制御信号を受信する場合、前記パケット制御ブロックは、前記第１のプロセッサ制御信号を前記第２のプロセッサの前記第１の制御ブロックに伝達し、前記第１の制御ブロックは、前記第１のプロセッサ制御信号を前記第１のプロセッサの前記第１の動作ブロックに伝達することを特徴とする。また、前記ＰＣ側から第１のプロセッサデータ信号を受信する場合、前記パケット制御ブロックは、前記第１のプロセッサデータ信号を前記第１の動作ブロックに伝達することを特徴とする。

さらに、前記ＰＣ側から第２のプロセッサ制御信号又は第２のプロセッサデータ信号を受信する場合、前記パケット制御ブロックは、前記第２のプロセッサ制御信号又は前記第２のプロセッサデータ信号を前記第２のプロセッサの前記第２の制御ブロックに伝達し、前記第２の制御ブロックは、前記第２のプロセッサ制御信号又は前記第２のプロセッサデータ信号を前記第２のプロセッサの前記第２の動作ブロックに伝達することが望ましい。

前記デュアルモデムデバイスは、前記第１のプロセッサと前記第２のプロセッサとを連結するハードウェアインターフェースを含み、前記第２のプロセッサは、前記第１のプロセッサから伝達された信号の種類を判断し、通信経路を決定する第２のパケット制御ブロックをさらに含む。

より望ましくは、前記第１の通信網はＬＴＥ通信網であり、前記第２の通信網はＣＤＭＡ又はＷＣＤＭＡ通信網であることを特徴とする。

前記デュアルモデムデバイスは、前記第１の通信網又は前記第２の通信網からダウンロードされたデータを格納するための格納モジュールをさらに含み、前記格納モジュールは前記第２のプロセッサに連結されることが望ましい。

また、上述したような課題を解決するための本発明の通信システムは、第１の通信網との間で信号を送受信するための第１のプロセッサ及び第２の通信網との間で信号を送受信するための第２のプロセッサを含むデュアルモデムデバイスと、前記デュアルモデムデバイスを用いて前記第１の通信網又は前記第２の通信網と通信するＰＣとを含み、前記第１のプロセッサは、前記ＰＣとＵＳＢインターフェースを用いて信号を送受信するためのＵＳＢモジュールと、前記ＵＳＢモジュールを通して送受信される信号の種類を判断し、通信経路を決定する第１のパケット制御ブロックと、前記第１の通信網と関連したデータ信号を処理する第１の動作ブロックとを含み、前記第２のプロセッサは、前記第１のプロセッサに対する制御信号を処理する第１の制御ブロックと、前記第２のプロセッサに対する制御信号を処理する第２の制御ブロックと、前記第２の通信網と関連したデータ信号を処理する第２の動作ブロックとを含み、前記ＰＣは、前記第１のプロセッサに対応する信号及び前記第２のプロセッサに対応する信号を前記デュアルモデムデバイスとの間で送受信することを特徴とする。

ここで、前記ＰＣから第１のプロセッサ制御信号を受信する場合、前記パケット制御ブロックは、前記第１のプロセッサ制御信号を前記第２のプロセッサの前記第１の制御ブロックに伝達し、前記第１の制御ブロックは、前記第１のプロセッサ制御信号を前記第１のプロセッサの前記第１の動作ブロックに伝達することが望ましい。また、前記ＰＣから第１のプロセッサデータ信号を受信する場合、前記パケット制御ブロックは、前記第１のプロセッサデータ信号を前記第１の動作ブロックに伝達する。

さらに、前記ＰＣから第２のプロセッサ制御信号又は第２のプロセッサデータ信号を受信する場合、前記パケット制御ブロックは、前記第２のプロセッサ制御信号又は前記第２のプロセッサデータ信号を前記第２のプロセッサの前記第２の制御ブロックに伝達し、前記第２の制御ブロックは、前記第２のプロセッサ制御信号又は前記第２のプロセッサデータ信号を前記第２のプロセッサの前記第２の動作ブロックに伝達することを特徴とする。

前記通信システムでの前記デュアルモデムデバイスは、前記第１のプロセッサと前記第２のプロセッサとを連結するハードウェアインターフェースを含み、前記第２のプロセッサは、前記第１のプロセッサから伝達された信号の種類を判断し、通信経路を決定する第２のパケット制御ブロックをさらに含むことが望ましい。

より望ましくは、前記第１の通信網はＬＴＥ通信網であり、前記第２の通信網はＣＤＭＡ又はＷＣＤＭＡ通信網であることを特徴とする。

前記通信システムでの前記デュアルモデムデバイスは、前記第１の通信網又は前記第２の通信網からダウンロードされたデータを格納するための格納モジュールをさらに含み、前記格納モジュールは前記第２のプロセッサに連結されることを特徴とする。

また、上述したような課題を解決するための本発明の少なくとも一つのモデムを含むデバイスとＰＣが通信を行うように制御するコンピュータプログラムを記録したコンピュータ可読記録媒体は、前記デバイスでサポートするアプリケーションを制御するためのアプリケーション階層と、前記各アプリケーションを駆動するために要求されるＵＳＢドライバを含み、前記アプリケーション階層の要請によって対応する少なくとも一つの前記ＵＳＢドライバを活性化するＵＳＢドライバ階層と、前記デバイスでサポートするインターフェースの個数によって、前記活性された各ＵＳＢドライバの多重化又は逆多重化を行う多重化／逆多重化ドライバ階層とを含む。

前記デバイスは、第１の通信網と通信するための第１のプロセッサと、第２の通信網と通信するための第２のプロセッサとを含み、前記ＵＳＢドライバ階層は、前記デバイスのネットワーク制御機能のためのネットワークドライバと、前記第１のプロセッサを制御するための一つ以上の第１のプロセッサドライバと、前記第２のプロセッサを制御するための一つ以上の第２のプロセッサドライバとを含むことを特徴とする。

前記デバイスでサポートするインターフェースの個数が前記活性されたＵＳＢドライバの個数より少ない場合、前記多重化／逆多重化ドライバ階層は、前記活性化された各ドライバを前記デバイスでサポートするインターフェースの個数以下に多重化することを特徴とする。

本発明の実施例によれば、デュアルモデムデバイスは、従来技術のようにＰＣと連結するためにプロセッサごとにＵＳＢモジュールを含む必要がなく、これによって電力消耗が節減され、ハードウェア複雑度が減少するのみならず、ソフトウェア的なルーティング構造によって生産単価が下落するという長所がある。

本発明で得られる効果は、以上で言及した各効果に制限されず、言及していない他の効果は、下記の記載を通して本発明の属する技術分野で通常の知識を有する者であれば明確に理解できるだろう。

一般的なデュアルプロセッサ端末機の構造を示す図である。 本発明の実施例に係るデュアルモデムデバイスと連結されるＰＣ側の構成を示す概念図である。 本発明の実施例に係るデュアルモデムデバイスと連結されるＰＣ側の構成を示す例示図である。 本発明の実施例に係るデュアルモデムデバイスの構成を示す概念図である。 ＣＤＭＡ／ＷＣＤＭＡネットワークデータ信号とＬＴＥネットワークデータ信号のデュアルモデムデバイスとＰＣとの間の通信経路を示す図である。 本発明の実施例に係るＣＤＭＡ／ＷＣＤＭＡネットワーク制御信号とＬＴＥネットワーク制御信号のデュアルモデムデバイスとＰＣとの間の通信経路を示す図である。 本発明の実施例に係るＣＤＭＡ／ＷＣＤＭＡ ＤＭデータ信号とＬＴＥ ＤＭデータ信号のデュアルモデムデバイスとＰＣとの間の通信経路を示す図である。 本発明の実施例に係るイメージデータのダウンロードのためのデュアルモデムデバイスとＰＣとの間の通信経路を示す図である。

以下、本発明の好適な実施形態を添付の図面を参照して詳細に説明する。添付の図面と共に以下で開示する詳細な説明は、本発明の例示的な実施形態を説明するためのもので、本発明が実施される唯一の実施形態を示すものではない。以下の詳細な説明は、本発明の完全な理解を提供するために具体的な細部事項を含む。しかし、当業者であれば、本発明がこのような具体的な細部事項なしにも実施可能であることを理解することができる。 例えば、以下の詳細な説明は、主な移動通信システムが３ＧＰＰ ＬＴＥシステムである場合を仮定して具体的に説明するが、３ＧＰＰ ＬＴＥの特有な事項を除いては、他の任意の移動通信システムにも適用可能である。

いくつかの場合、本発明の概念が曖昧になることを避けるために、公知の構造及び装置は、省略されたり、各構造及び装置の核心機能を中心にしたブロック図の形式で図示される。また、本明細書全般にわたって、同一の構成要素については同一の図面符号を使用して説明する。

さらに、以下の説明において、端末又はデバイスは、ＵＥ（Ｕｓｅｒ Ｅｑｕｉｐｍｅｎｔ）、ＭＳ（Ｍｏｂｉｌｅ Ｓｔａｔｉｏｎ）などの移動型又は固定型のユーザ端機器を称するものと仮定する。また、基地局は、Ｎｏｄｅ Ｂ、ｅＮｏｄｅ Ｂ、Ｂａｓｅ Ｓｔａｔｉｏｎなどの端末又はデバイスと通信するネットワーク端の任意のノードを称するものと仮定する。

本発明のデュアルモデムデバイスの構造を説明する前に、これと類似した従来のデュアルプロセッサ端末機の構造について説明する。情報化時代を迎えて、移動通信端末機は、多様な複合機能を行える複合形態に進化しており、このような多様な機能は、一つのプロセッサでは処理しにくい。このような問題を解決するために、一つの端末機は、通信専用プロセッサ及びアプリケーション専用プロセッサを含むように構成されており、これをデュアルプロセッサ端末機と称する。

図１は、一般的なデュアルプロセッサ端末機の構造を示す図である。

図１を参照すれば、デュアルプロセッサ端末機は、ＰＣと連結されており、データを送受信するための手段としてＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）インターフェースを使用する。デュアルプロセッサ端末機に含まれた二つのプロセッサは、ＵＳＢモジュールをそれぞれ含む。このような二つのＵＳＢモジュールと一つのＰＣ ＵＳＢモジュールとを連結し、ＰＣとデュアルプロセッサ端末機との間に送受信されるデータを使用用途に合うプロセッサに伝達するための方法が要求された。このために、従来は、デュアルプロセッサ端末機にスイッチやＵＳＢハブを含ませ、これを用いて通信データとアプリケーションデータをそれぞれに対応するプロセッサに伝達する方法が提案された。

デュアルプロセッサ端末機とデュアルモデムデバイスを比較すれば、デュアルプロセッサ端末機に含まれた各プロセッサは、デュアルモデムデバイスのＬＴＥプロセッサとＣＤＭＡ／ＷＣＤＭＡプロセッサにそれぞれ対応することができる。ここで、ＬＴＥプロセッサとＣＤＭＡ／ＷＣＤＭＡプロセッサは、それぞれＬＴＥ通信モジュールとＣＤＭＡ／ＷＣＤＭＡ通信モジュールを含むものとして理解することが適切である。

ＰＣからデュアルモデムデバイスのＬＴＥプロセッサとＣＤＭＡ／ＷＣＤＭＡプロセッサにそれぞれ送信される制御信号又はデータ信号を対応するプロセッサに伝達するために、前記スイッチやＵＳＢハブを用いる方案を考慮することができる。しかし、スイッチやＵＳＢハブは、端末の価格側面で単価上昇をもたらし、電力側面でも浪費が発生するという問題があるので、現実性が不足している。本発明では、ＰＣとデュアルモデムデバイスとの間に送受信される各信号をより効果的に制御できる方案を提案しようとする。

本発明の構成は、ＰＣ側とデュアルモデムデバイス側とに区分して説明する必要がある。

図２は、本発明の実施例に係るデュアルモデムデバイスと連結されるＰＣ側の構成を示す概念図である。

図２を参照すれば、ＰＣ側は、アプリケーション階層２０１、ＵＳＢドライバ階層２０２、多重化／逆多重化ドライバ階層２０３及びコンポジット（Ｃｏｍｐｏｓｉｔｅ）２０４を含む。

アプリケーション階層２０１は、デュアルモデムデバイスでサポートするアプリケーションを制御するための階層であって、ユーザが必要としたり、開発者が提供する全てのアプリケーションを含むことができ、デバイスの開発時に必要によって追加又は除去される。

ＵＳＢドライバ階層２０２では、各アプリケーションに対するＵＳＢドライバがそれぞれのインターフェースに合わせてローディングされる。すなわち、ＵＳＢドライバ階層２０２は、各アプリケーションに対応するＵＳＢドライバを含み、前記アプリケーション階層の要請によって、対応する一つ以上のＵＳＢドライバを活性化する。

多重化／逆多重化ドライバ階層２０３は、デュアルプロセッサが必要とする全てのＵＳＢインターフェースを提供するために、ＰＣとデュアルプロセッサデバイスとの間の送受信される信号を多重化又は逆多重化する。多重化／逆多重化ドライバ階層２０３は、主に要求される終点（Ｅｎｄ ｐｏｉｎｔ）の個数が、具現可能な終点の個数より大きい場合、又はＰＣとデュアルモデムデバイスとの間の信号経路を簡素化する場合に必要によって提供されることが望ましい。一方、ＰＣ側に多重化／逆多重化ドライバ階層２０３が存在する場合、デュアルモデムデバイス側にも多重化／逆多重化モジュールが存在し、ＰＣ側から受信した多重化された信号を逆多重化したり、ＰＣ側に送信する信号を多重化することが望ましい。

コンポジット２０４は、一つのＵＳＢデバイスをＰＣ側から多様な装置に分岐する機能を行うことができる。例えば、本発明のデュアルモデムデバイスは、ＰＣ側では、ネットワークデバイス、モデムデバイス及びシリアルポートに分岐される。

図３は、本発明の実施例に係るデュアルモデムデバイスと連結されるＰＣ側の構成を示す例示図である。

図３を参照すれば、アプリケーション階層２０１に含まれたアプリケーションの例としては、ネットワーク制御のためのＣＭ（Ｃｏｎｔｒｏｌ Ｍａｎａｇｅｒ）、ＣＤＭＡ音声通話のためのＡＴコマンド、ＬＴＥプロセッサの診断アプリケーションであるＬＴＥ ＤＭ（Ｄｉａｇｎｏｓｔｉｃ Ｍｏｎｉｔｏｒ）、ＬＴＥ ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）コール（Ｃａｌｌ）アプリケーション、ＬＢＳ（Ｌｏｃａｔｉｏｎ Ｂａｓｅｄ Ｓｅｒｖｉｃｅ）アプリケーション、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ） ＮＭＥＡ（Ｎａｔｉｏｎａｌ Ｍａｒｉｎｅ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｓｓｏｃｉａｉｏｎ）アプリケーション、ＣＤＭＡダウンローダ又はＣＤＭＡ ＤＭなどを挙げているが、これは、開発環境及びユーザの必要性によって変わり得る。

また、ＵＳＢドライバ階層２０２は、ＵＳＢ ＮＤＩＳネットワークドライバ、ＣＤＭＡモデムドライバ、ＬＴＥモデムドライバ、ＬＴＥ ＲＦシリアルドライバ、ＣＤＭＡ ＬＢＳシリアルドライバ、ＣＤＭＡ ＧＰＳ ＮＭＥＡシリアルドライバ、ＣＤＭＡ ＵＳＢシリアルドライバなどを例として挙げているが、ドライバの種類及び個数は、ＰＣ側とデュアルモデムデバイス側でサポートするＵＳＢインターフェースによって変わり得る。

特に、図３では、デュアルモデムデバイスが一つのネットワークインターフェースと一つのモデム／シリアルインターフェースをサポートすると仮定する。したがって、最終ユーザにサポートするネットワークインターフェースが一つであるので、ネットワーク制御信号及びネットワークデータ信号は多重化／逆多重化ドライバ階層を利用しない。しかし、サポートするネットワークインターフェースが二つ以上である場合、ネットワーク信号にも多重化／逆多重化ドライバ階層が必要である。

一方、最終ユーザにサポートするモデム／シリアルインターフェースが合計６個であるが、デュアルモデムデバイスは、一つのモデム／シリアルインターフェースのみをサポートするので、多重化／逆多重化ドライバ階層２０３を使用する。

図４は、本発明の実施例に係るデュアルモデムデバイスの構成を示す概念図である。

図４を参照すれば、本発明のデュアルモデムデバイスは、ＰＣとＵＳＢとを連結するとき、ＬＴＥプロセッサ４００のＵＳＢモジュール４０１を通して通信する。ＵＳＢモジュール４０１は、ＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０のＵＳＢがサポートする全てのインターフェースをサポートしなければならず、ＬＴＥプロセッサ４００で必要のないＵＳＢインターフェースであるとしても、ＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０のためにサポートするように具現しなければならない。このために、ＬＴＥプロセッサ４００は、多重化／逆多重化ドライバをさらに含むことが望ましい。また、ＵＳＢモジュール４０１がＬＴＥプロセッサ４００のみに存在することから、ＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０に伝達されるべき各信号のために、ＬＴＥプロセッサ４００がルータとしての機能を行うと理解することが望ましい。

二つのプロセッサ間の通信を担当するハードウェアインターフェース４０２、４５１は、二つのプロセッサ間の可能なハードウェア的なインターフェースのうちＳＤＩＯ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ Ｉｎｐｕｔ Ｏｕｔｐｕｔ）、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）、ＥＢＩ（Ｅｘｔｅｒｎａｌ Ｂｕｓ Ｉｎｔｅｒｆａｃｅ）などのように通信のために連結可能な全てのインターフェースを含む。

また、ＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０は、ホストとしてＬＴＥプロセッサ４００を制御する。このために、ＬＴＥ制御ブロック４５４とＣＤＭＡ／ＷＣＤＭＡ制御ブロック４５２は、ＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０に存在することができる。一方、ＬＴＥプロセッサ４００がホストとしてＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０を制御する構成で具現することもでき、このとき、ＬＴＥ制御ブロック４５４とＣＤＭＡ／ＷＣＤＭＡ制御ブロック４５２はＬＴＥプロセッサ４００に存在することができる。

ＬＴＥプロセッサ４００のパケット制御ブロック４０３は、ＰＣ側から受信される信号の目的地選別を行う。ＬＴＥネットワーク制御信号とＣＤＭＡ／ＷＣＤＭＡネットワーク制御信号は、ホストであるＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０に伝達され、それ以外のデータ信号は、その種類及び特性によって、ＬＴＥプロセッサ４００のパケット制御ブロック４０３によってＬＴＥプロセッサ４００のＬＴＥ動作ブロック４０４やＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０のＣＤＭＡ／ＷＣＤＭＡ動作ブロック４５３に伝達される。このために、パケット制御ブロック４０３は、全ての信号に対して統一したフレームワークを提供しなければならない。

一方、ＬＴＥネットワーク制御信号は、ＬＴＥプロセッサ４００のＵＳＢモジュール４０１を通して入り、パケット制御ブロック４０３からハードウェアインターフェース４０２及び４５１を通してＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０のＬＴＥ制御ブロック４５４に伝達された後、再びＬＴＥプロセッサ４００のＬＴＥ動作ブロック４０４に伝達されることによってＬＴＥプロセッサを制御する。また、ＣＤＭＡ／ＷＣＤＭＡに比べて、ＬＴＥのデータスループットに対する要求事項が著しく高いので、ＬＴＥネットワークデータ信号は、パケット制御ブロック４０３を通してＬＴＥ動作ブロック４０４に直接伝達される。

図２のＰＣ側構成と図４のデュアルモデムデバイス側構成を総合して見ると、ＵＳＢ通信を通して送受信される信号には多様な種類があり、ＣＤＭＡ／ＷＣＤＭＡの内部でも多様な経路に分けられることが分かる。これは、開発目的によって提供されることもあり、提供されないこともある。したがって、以下では、基本的に必要な各信号に対する具体的経路を説明する。ここで、ハードウェアインターフェース４０２、４５１がＳＤＩＯを使用する場合を仮定する。また、説明の便宜のために、ＣＤＭＡ／ＷＣＤＭＡ制御ブロック４５２とＣＤＭＡ／ＷＣＤＭＡ動作ブロック４５３を一つのＣＤＭＡ／ＷＣＤＭＡ動作及び制御ブロックとして表現する。また、ＨＩＭは、ＰＣ側とＬＴＥプロセッサ４００との間及びＬＴＥプロセッサ４００とＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０との間の信号経路を決定できる一種のプロトコルを意味する。ここで、送受信される信号の種類を判別可能な如何なる種類のプロトコルもＨＩＭの代わりに具現可能であることは、本発明の属する技術分野で通常の知識を有する者にとって自明である。

図５は、ＣＤＭＡ／ＷＣＤＭＡネットワークデータ信号とＬＴＥネットワークデータ信号のデュアルモデムデバイスとＰＣとの間の通信経路を示す図である。

図５を参照すれば、ＬＴＥプロセッサのパケット制御ブロック４０３であるＬＴＥ ＨＩＭは、現在デュアルモデムデバイスが連結されたネットワークがＬＴＥネットワークであるか、それともＣＤＭＡネットワークであるかによって、ネットワークデータがＬＴＥのデータであるか、それともＣＤＭＡのデータであるかを判断して経路を決定する。したがって、ＣＤＭＡ／ＷＣＤＭＡネットワークデータ信号の経路５００を見れば、まず、ＬＴＥプロセッサのＵＳＢモジュール４０１でＰＣ側と通信し、ＬＴＥ ＨＩＭ４０３は、ＣＤＭＡ／ＷＣＤＭＡネットワークデータ信号をＨＩＭパケットに変換し、これをハードウェアインターフェース４０２、４５１であるＳＤＩＯを通してＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５に伝達する。ＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５は、ＬＴＥプロセッサ４００を通して受けたＣＤＭＡ／ＷＣＤＭＡネットワークデータ信号の種類をＨＩＭパケットに含まれた情報を通して判別可能であり、ＣＤＭＡ／ＷＣＤＭＡネットワークデータ信号をＣＤＭＡ／ＷＣＤＭＡ制御及び動作ブロック４５６のいずれのモジュールに伝達すべきであるかを決定することができる。また、これと反対に、ＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５がＬＴＥプロセッサ４００側にネットワークデータ信号を伝送する場合、ＬＴＥ ＨＩＭ４０３は、データの種類を判断できるように前記データ信号をＨＩＭパケットに変換して伝送する。

ＣＤＭＡ／ＷＣＤＭＡ動作及び制御ブロック４５６に含まれた多様な構成モジュールは、プラットフォーム依存階層であり、前記ＣＤＭＡ／ＷＣＤＭＡデータ信号をＣＤＭＡ／ＷＣＤＭＡプロトコルスタック４５６に伝達する。プラットフォーム依存階層は、ＣＤＭＡやＷＣＤＭＡのチップ製造社が提供する固有のプラットフォームに基づいたＡＰＩ及びモジュールを表し、チップ製造社によってプラットフォーム依存階層の内部での経路が異なる。本実施例において、ＣＤＭＡ／ＷＣＤＭＡデータ信号は、プラットフォーム依存階層であるＲＭネットとＳＩＯ Ｉ／Ｆ層を通してＣＤＭＡ／ＷＣＤＭＡプロトコルスタック４５６に伝達される。

一方、ＬＴＥネットワークデータ信号の経路５５０を見れば、ＣＤＭＡ／ＷＣＤＭＡネットワークデータ信号の経路５００と同様に、ＬＴＥプロセッサのＵＳＢモジュール４０１でＰＣ側と通信し、ＬＴＥ ＨＩＭ４０３は、前記ＬＴＥネットワークデータ信号をＬＴＥ動作ブロック４０４に伝達し、ＬＴＥ動作ブロック４０４は、これをＬＴＥプロトコルスタック４０６に伝達する。

図６は、本発明の実施例に係るＣＤＭＡ／ＷＣＤＭＡネットワーク制御信号とＬＴＥネットワーク制御信号のデュアルモデムデバイスとＰＣとの間の通信経路を示す図である。

図６を参照してＣＤＭＡ／ＷＣＤＭＡネットワーク制御信号の経路６００を見れば、ＣＤＭＡ／ＷＣＤＭＡネットワークデータ信号と同様に、ＬＴＥプロセッサのＵＳＢモジュール４０１でＰＣ側と通信し、ＬＴＥ ＨＩＭ４０３は、ＣＤＭＡ／ＷＣＤＭＡネットワーク制御信号をＨＩＭパケットに変換し、これをＳＤＩＯ４０２、４５１を通してＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５に伝達する。ＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５は、ＨＩＭパケットに含まれた情報を用いてＣＤＭＡ／ＷＣＤＭＡネットワーク制御信号の種類を判別して経路を決定する。

すなわち、ＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５は、ＣＤＭＡ／ＷＣＤＭＡネットワーク制御信号をＣＤＭＡ／ＷＣＤＭＡ動作及び制御ブロック４５６のＲＭネットとＳＩＯ Ｉ／Ｆ層を通してＱＭＩモジュールに伝達するように制御する。上述したように、ＣＤＭＡ／ＷＣＤＭＡ動作及び制御ブロック４５６に含まれたプラットフォーム依存階層は、チップ製造社によってプラットフォーム依存階層の内部での経路が異なる。

一方、ＬＴＥネットワークデータ信号の経路５５０とは異なり、ＬＴＥネットワーク制御信号の経路６５０は次の通りである。すなわち、ＬＴＥプロセッサのＬＴＥ ＨＩＭ４０３は、ＬＴＥネットワーク制御信号をＨＩＭパケットに変換し、これをＳＤＩＯ４０２、４５１を通してＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５に伝達する。また、ＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５は、前記ＬＴＥネットワーク制御信号をＬＴＥ制御ブロック４５４であるＬＴＥ ＣＭに伝達する。図６では、ＬＴＥ ＣＭがＣＤＭＡ／ＷＣＤＭＡ制御及び動作ブロック４５６に含まれるように示したが、それぞれ別個に存在することも可能であることは当業者にとって自明である。

また、ＬＴＥ ＣＭ４５４は、前記ＬＴＥネットワーク制御信号をＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５、ＳＤＩＯ４０２、４５１及びＬＴＥ ＨＩＭ４０３を通してＬＴＥ動作ブロック４０４に伝達し、ＬＴＥ動作ブロック４０４は、これをＬＴＥプロトコルスタック４０６に伝達し、ＬＴＥプロセッサのネットワーク関連制御を行う。

図７は、本発明の実施例に係るＣＤＭＡ／ＷＣＤＭＡ ＤＭデータ信号とＬＴＥ ＤＭデータ信号のデュアルモデムデバイスとＰＣとの間の通信経路を示す図である。特に、図７では、図３と同様に、デュアルモデムデバイスが一つのネットワークインターフェースと一つのモデム／シリアルインターフェースをサポートすると仮定する。したがって、ＰＣ側でモデムドライバとシリアルドライバから入出力される各信号は、多重化／逆多重化ドライバ階層２０３で多重化又は逆多重化される。

以下、図７を参照してＣＤＭＡ／ＷＣＤＭＡ ＤＭデータ信号の通信経路７００を説明する。ＣＤＭＡ／ＷＣＤＭＡ ＤＭデータ信号は、他のモデムドライバ信号又は他のシリアルドライバ信号と多重化／逆多重化ドライバ階層２０３で多重化され、ＬＴＥプロセッサのＵＳＢモジュール４０１と通信し、ＣＤＭＡ／ＷＣＤＭＡ ＤＭデータ信号は、ＬＴＥプロセッサの多重化／逆多重化モジュールで逆多重化され、ＬＴＥ ＨＩＭ４０３に伝達される。

ＬＴＥ ＨＩＭ４０３は、ＣＤＭＡ／ＷＣＤＭＡ ＤＭデータ信号をＨＩＭパケットに変換し、これをＳＤＩＯ４０２、４５１を通してＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５に伝達する。そして、ＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５は、ＨＩＭパケットに含まれた情報を用いてＣＤＭＡ／ＷＣＤＭＡ動作及び制御ブロック４５６のＳＤＩＯ ＤＩＡＧとＳＩＯ Ｉ／Ｆ層を通してＣＤＭＡ／ＷＣＤＭＡ ＤＭデータ信号をＤＩＡＧモジュールに伝達するように制御する。上述したように、ＣＤＭＡ／ＷＣＤＭＡ動作及び制御ブロック４５６に含まれたプラットフォーム依存階層は、チップ製造社によってプラットフォーム依存階層の内部での経路が異なる。

ＬＴＥ ＤＭデータ信号の通信経路７５０を説明すれば、ＬＴＥ ＤＭデータ信号も、他のモデムドライバ信号又は他のシリアルドライバ信号と多重化／逆多重化ドライバ階層２０３で多重化され、ＬＴＥプロセッサのＵＳＢモジュール４０１と通信し、ＬＴＥ ＤＭデータ信号は、ＬＴＥプロセッサの多重化／逆多重化モジュールで逆多重化され、ＬＴＥ ＨＩＭ４０３に伝達される。ＬＴＥ ＨＩＭ４０３は、前記ＬＴＥ ＤＭデータ信号をＬＴＥ動作ブロック４０４に伝達する。より具体的に、ＬＴＥ ＨＩＭ４０３は、ＣＤＭＡ／ＷＣＤＭＡ動作及び制御ブロック４５６のＤＩＡＧモジュールと同一又は類似の動作を行うモジュールにＬＴＥ ＤＭデータ信号を伝達し、ＬＴＥプロセッサでＬＴＥ ＤＭデータ信号を処理するように具現することができる。

図８は、本発明の実施例に係るイメージデータをダウンロードするためのデュアルモデムデバイスとＰＣとの間の通信経路を示す図である。ここで、イメージデータは、プロセッサを駆動するためのソフトウェアを意味し、一般的に、デバイスに含まれた格納媒体に格納された後、ブーティング過程でローディングされる。特に、図８は、格納媒体としてＮＡＮＤタイプのフラッシュメモリを示しているが、他の如何なる形態の非活性メモリも含むことができる。また、図８において、ＮＡＮＤフラッシュメモリがＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０に連結された場合を示しているが、これがＬＴＥプロセッサ４００又は二つのプロセッサにそれぞれ存在する場合も排除しないことは当然である。

図８を参照すれば、上述した実施例とは異なり、ＬＴＥイメージデータ信号とＣＤＭＡ／ＷＣＤＭＡイメージデータ信号の通信経路が同一であることが分かる。すなわち、イメージデータ信号は、他のモデムドライバ信号又は他のシリアルドライバ信号と多重化／逆多重化ドライバ階層２０３で多重化され、ＬＴＥプロセッサのＵＳＢモジュール４０１と通信し、前記各イメージデータ信号は、ＬＴＥプロセッサの多重化／逆多重化モジュールで逆多重化され、ＬＴＥ ＨＩＭ４０３に伝達される。

ＬＴＥ ＨＩＭ４０３は、イメージデータ信号をＨＩＭパケットに変換し、これをＳＤＩＯ４０２、４５１を通してＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５に伝達し、ＣＤＭＡ／ＷＣＤＭＡ ＨＩＭ４５５は、ＨＩＭパケットに含まれた情報を用いてイメージデータをＣＤＭＡ／ＷＣＤＭＡ動作及び制御ブロック４５６のＤＬｏａｄモジュールに伝達するように制御し、ＤＬｏａｄモジュールは、前記イメージデータをＮＡＮＤタイプのフラッシュメモリに格納することができる。

すなわち、ＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０のＮＡＮＤフラッシュメモリにＬＴＥイメージデータとＣＤＭＡ／ＷＣＤＭＡイメージデータをダウンロードすることができる。この場合、ブーティング時に、ＣＤＭＡ／ＷＣＤＭＡプロセッサ４５０がＳＤＩＯを通してＬＴＥイメージデータをＬＴＥプロセッサ４００に伝送するように具現可能であれば、ＬＴＥプロセッサ４００もブートアップ（ｂｏｏｔ−ｕｐ）が可能である。

以上説明した各実施例は、本発明の各構成要素と特徴が所定形態で結合されたものである。各構成要素又は特徴は、別途の明示的な言及がない限り、選択的なものとして考慮されなければならない。各構成要素又は特徴は、他の構成要素や特徴と結合されない形態で実施される。また、一部の構成要素及び／又は特徴を結合することによって、本発明の実施例を構成することも可能である。本発明の各実施例で説明される各動作の順序は変更可能である。一つの実施例の一部の構成や特徴は、他の実施例に含まれることが可能であり、他の実施例の対応する構成又は特徴に取り替えられる。特許請求の範囲で明示的な引用関係のない各請求項を結合することによって、実施例を構成したり、出願後の補正によって新しい請求項として含ませることが可能であることは自明である。

また、本発明の各実施例は、主に基地局と端末との間のデータ送受信関係に基づいて説明された。本明細書で基地局によって行われると説明された特定動作は、場合によっては、基地局の上位ノードによって行われることもある。すなわち、基地局を含む複数のネットワークノードからなるネットワークで端末との通信のために行われる多様な動作は、基地局又は基地局以外の他のネットワークノードによって行われることが明らかである。基地局は、固定局、Ｎｏｄｅ Ｂ、ｅＮｏｄｅ Ｂ（ｅＮＢ）、アクセスポイントなどの用語に取り替えられる。また、端末は、ＵＥ（Ｕｓｅｒ Ｅｑｕｉｐｍｅｎｔ）、ＭＳ（Ｍｏｂｉｌｅ Ｓｔａｔｉｏｎ）、ＭＳＳ（Ｍｏｂｉｌｅ Ｓｕｂｓｃｒｉｂｅｒ Ｓｔａｔｉｏｎ）などの用語に取り替えられる。

本発明に係る実施例は、多様な手段、例えば、ハードウェア、ファームウェア、ソフトウェア又はそれらの結合などによって具現される。ハードウェアによる具現の場合、本発明の一実施例は、一つ又はそれ以上のＡＳＩＣｓ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）、ＤＳＰｓ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒｓ）、ＤＳＰＤｓ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ｄｅｖｉｃｅｓ）、ＰＬＤｓ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅｓ）、ＦＰＧＡｓ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙｓ）、プロセッサ、コントローラ、マイクロコントローラ及びマイクロプロセッサなどによって具現される。

ファームウェアやソフトウェアによる具現の場合、本発明の一実施例は、以上説明した機能又は動作を行うモジュール、手順、関数などの形態で具現される。ソフトウェアコードは、メモリユニット又は記録媒体に格納された後、プロセッサによって駆動される。前記メモリユニットは、前記プロセッサの内部又は外部に位置し、既に公知となった多様な手段によって前記プロセッサとデータを取り交わすことができる。

本発明がその特徴を逸脱しない範囲で他の特定の形態で具体化されることは、当業者にとって自明である。したがって、上記の詳細な説明は、全ての面で制限的に解釈されてはならず、例示的なものとして考慮されなければならない。本発明の範囲は、添付の特許請求の範囲の合理的な解釈によって決定されなければならず、本発明の等価的範囲内での全ての変更は本発明の範囲に含まれる。

Claims (16)

1. 第１の通信網と通信するための第１のプロセッサと、
   第２の通信網と通信するための第２のプロセッサと、を含み、
   前記第１のプロセッサは、
   ＰＣ側とＵＳＢインターフェースを用いて信号を送受信するためのＵＳＢモジュールと、
   前記ＵＳＢモジュールを通して送受信される信号の種類を判断し、通信経路を決定する第１のパケット制御ブロックと、
   前記第１の通信網と関連した信号を処理する第１の動作ブロックと、を含み、
   前記第２のプロセッサは、
   前記第１のプロセッサに対する制御信号を処理する第１の制御ブロックと、
   前記第２のプロセッサに対する制御信号を処理する第２の制御ブロックと、
   前記第２の通信網と関連した信号を処理する第２の動作ブロックと、
   を含むデュアルモデムデバイス。
2. 前記ＰＣ側から第１のプロセッサ制御信号を受信する場合、
   前記パケット制御ブロックは、前記第１のプロセッサ制御信号を前記第２のプロセッサの前記第１の制御ブロックに伝達し、
   前記第１の制御ブロックは、前記第１のプロセッサ制御信号を前記第１のプロセッサの前記第１の動作ブロックに伝達することを特徴とする、請求項１に記載のデュアルモデムデバイス。
3. 前記ＰＣ側から第１のプロセッサデータ信号を受信する場合、
   前記パケット制御ブロックは、前記第１のプロセッサデータ信号を前記第１の動作ブロックに伝達することを特徴とする、請求項１に記載のデュアルモデムデバイス。
4. 前記ＰＣ側から第２のプロセッサ制御信号又は第２のプロセッサデータ信号を受信する場合、
   前記パケット制御ブロックは、前記第２のプロセッサ制御信号又は前記第２のプロセッサデータ信号を前記第２のプロセッサの前記第２の制御ブロックに伝達し、
   前記第２の制御ブロックは、前記第２のプロセッサ制御信号又は前記第２のプロセッサデータ信号を前記第２のプロセッサの前記第２の動作ブロックに伝達することを特徴とする、請求項１に記載のデュアルモデムデバイス。
5. 前記デュアルモデムデバイスは、前記第１のプロセッサと前記第２のプロセッサとを連結するハードウェアインターフェースを含むことを特徴とする、請求項１に記載のデュアルモデムデバイス。
6. 前記第２のプロセッサは、前記第１のプロセッサから伝達された信号の種類を判断し、通信経路を決定する第２のパケット制御ブロックをさらに含むことを特徴とする、請求項１に記載のデュアルモデムデバイス。
7. 前記第１の通信網はＬＴＥ通信網であり、前記第２の通信網はＣＤＭＡ又はＷＣＤＭＡ通信網であることを特徴とする、請求項１に記載のデュアルモデムデバイス。
8. 前記第１の通信網又は前記第２の通信網からダウンロードされたデータを格納するための格納モジュールをさらに含み、
   前記格納モジュールは、前記第２のプロセッサに連結されることを特徴とする、請求項１に記載のデュアルモデムデバイス。
9. 第１の通信網との間で信号を送受信するための第１のプロセッサ、第２の通信網との間で信号を送受信するための第２のプロセッサを含むデュアルモデムデバイスと、
   前記デュアルモデムデバイスを用いて前記第１の通信網又は前記第２の通信網と通信するＰＣと、を含み、
   前記第１のプロセッサは、前記ＰＣとＵＳＢインターフェースを用いて信号を送受信するためのＵＳＢモジュールと、前記ＵＳＢモジュールを通して送受信される信号の種類を判断し、通信経路を決定する第１のパケット制御ブロックと、前記第１の通信網と関連した信号を処理する第１の動作ブロックと、を含み、
   前記第２のプロセッサは、前記第１のプロセッサに対する制御信号を処理する第１の制御ブロックと、前記第２のプロセッサに対する制御信号を処理する第２の制御ブロックと、前記第２の通信網と関連した信号を処理する第２の動作ブロックと、を含み、
   前記ＰＣは、前記第１のプロセッサに対応する信号及び前記第２のプロセッサに対応する信号を前記デュアルモデムデバイスとの間で送受信することを特徴とする通信システム。
10. 前記ＰＣから第１のプロセッサ制御信号を受信する場合、
    前記パケット制御ブロックは、前記第１のプロセッサ制御信号を前記第２のプロセッサの前記第１の制御ブロックに伝達し、
    前記第１の制御ブロックは、前記第１のプロセッサ制御信号を前記第１のプロセッサの前記第１の動作ブロックに伝達することを特徴とする、請求項９に記載の通信システム。
11. 前記ＰＣから第１のプロセッサデータ信号を受信する場合、
    前記パケット制御ブロックは、前記第１のプロセッサデータ信号を前記第１の動作ブロックに伝達することを特徴とする、請求項９に記載の通信システム。
12. 前記ＰＣから第２のプロセッサ制御信号又は第２のプロセッサデータ信号を受信する場合、
    前記パケット制御ブロックは、前記第２のプロセッサ制御信号又は前記第２のプロセッサデータ信号を前記第２のプロセッサの前記第２の制御ブロックに伝達し、
    前記第２の制御ブロックは、前記第２のプロセッサ制御信号又は前記第２のプロセッサデータ信号を前記第２のプロセッサの前記第２の動作ブロックに伝達することを特徴とする、請求項９に記載の通信システム。
13. 前記デュアルモデムデバイスは、前記第１のプロセッサと前記第２のプロセッサとを連結するハードウェアインターフェースを含むことを特徴とする、請求項９に記載の通信システム。
14. 前記第２のプロセッサは、前記第１のプロセッサから伝達された信号の種類を判断し、通信経路を決定する第２のパケット制御ブロックをさらに含むことを特徴とする、請求項９に記載の通信システム。
15. 前記第１の通信網はＬＴＥ通信網であり、前記第２の通信網はＣＤＭＡ又はＷＣＤＭＡ通信網であることを特徴とする、請求項９に記載の通信システム。
16. 前記デュアルモデムデバイスは、前記第１の通信網又は前記第２の通信網からダウンロードされたデータを格納するための格納モジュールをさらに含み、
    前記格納モジュールは、前記第２のプロセッサに連結されることを特徴とする、請求項９に記載の通信システム。

Images