JP2006319634A - 映像信号処理装置とグラデーション段差検出方法 - Google Patents

Abstract

【課題】映像信号の量子化の粗さに起因して表示画像中のグラデーション領域内に生じる縞模様の段差を検出する。
【解決手段】水平ＨＰＦ回路Ａ１１を通過した信号は、水平検出回路Ａ１５によって画素値の差が一定範囲内にある領域を水平平坦領域として検出し、この検出領域の水平方向の境界を求め、境界前後の画素値の差または変化の度合い（傾斜）が規定範囲内にある場合には、その境界をグラデーション領域内の段差と判定する。同様に、垂直ＨＰＦ回路Ａ１２を通過した信号は、垂直検出回路Ａ１６によって垂直平坦領域を検出し、この検出領域の垂直方向の境界を求め、境界前後の画素値の差または変化の度合い（傾斜）からグラデーション領域内の段差か否かを判定する。
【選択図】図３

Description

本発明は、映像信号をデジタル処理する映像信号処理装置に係り、特に映像信号の量子化の粗さに起因して表示画像中のグラデーション領域内に生じる縞模様の段差を検出し、縞模様の改善に寄与するグラデーション領域内の段差検出方法に関する。

従来、主にパーソナルコンピュータ（以下、ＰＣと略称する）の映像信号処理装置（通称、グラフィック・ボード）では、映像信号を階調８ビットで処理し、最終的に階調６ビットに変換し、減らした２ビットによっていわゆるディザ処理を施してディスプレイに出力することで、８ビット相当の階調表現を実現している。また、デジタル処理によるテレビジョン受像機（以下、ＴＶと略称する）の映像信号処理装置では、映像信号を階調１０ビットで処理し、最終的に階調８ビットに変換し、減らした２ビット分で、例えば魔方陣アルゴリズムと称するディザ（通称、ＦＲＣ：フレーム・レート・コントロール）処理を施してディスプレイに出力することで、１０ビット相当の階調表現を実現している。

しかしながら、上記のような従来の映像信号処理装置では、映像信号の量子化の粗さをディザ処理によって緩和しているものの、緩やかに階調が変化するグラデーション領域では、量子化ビットの切り替わり部分の段差が目立ち、縞模様となって表示されてしまう。

なお、本発明に関連する技術を開示した例として、特許文献１に、予め、画面上の映像に生じる輝度むらの補正データを、画面を水平及び垂直方向に一定間隔で区切った補正ポイント毎に格納しておき、その補正データを用いて映像信号の非線形補間演算を行うことで補正データをデジタルデータに付加するようにしたデジタル信号処理方法がある。但し、ここで提案される技術は輝度むらの補正処理に関するもので、映像信号の量子化の粗さに起因するグラデーション領域の段差解消に利用可能なものではない。
特開２００２−１０８２９８号公報

以上述べたように、従来のＰＣやＴＶの映像信号処理装置では、映像信号の量子化の粗さをディザ処理によって緩和しているものの、緩やかに階調が変化するグラデーション領域では、量子化ビットの切り替わり部分の段差が目立ち、縞模様となって表示されてしまう。

本発明の目的は、映像信号の量子化の粗さに起因して表示画像中のグラデーション領域内に生じる縞模様の段差を検出し、縞模様の改善に寄与する映像信号処理装置とグラデーション領域内の段差検出方法を提供することにある。

本発明に係る映像信号処理装置は、量子化された映像信号のフレーム画像について、水平方向の画像処理を行う水平方向処理部と垂直方向の画像処理を行う垂直方向処理部を備え、前記水平方向処理部は、前記フレーム画像の水平方向に隣接する画素を順次入力し、出力する水平フィルタ手段と、前記水平フィルタ手段から出力された値が一定範囲内にある領域を検出する第１の領域検出手段と、前記第１の領域検出手段で検出される領域の前記水平フィルタ出力が規定範囲内にある場合には前記水平方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する第１の判定手段と、前記第１の判定手段でグラデーション領域内の段差と判定されたとき前記水平方向の境界前後の階調を補正する第１の階調補正手段とを備え、前記垂直方向処理部は、前記フレーム画像の垂直方向に隣接する画素を順次入力し、出力する垂直フィルタ手段と、前記垂直フィルタ手段から出力された値が一定範囲内にある領域を検出する第２の領域検出手段と、前記第２の領域検出手段で検出される領域の前記垂直フィルタ出力が規定範囲内にある場合には前記垂直方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する第２の判定手段と、前記第２の判定手段でグラデーション領域内の段差と判定されたとき前記垂直方向の境界前後の階調を補正する第２の階調補正手段とを備えることを特徴とするものである。

また、本発明に係るグラデーション段差検出方法は、量子化された映像信号のフレーム画像について、水平方向及び垂直方向の画像処理を行う映像信号処理装置に用いられ、前記水平方向の画像処理は、前記フレーム画像の水平方向に隣接する画素を順次入力し、出力する水平フィルタ処理ステップと、前記水平フィルタ処理ステップで出力された値が一定範囲内にある領域を検出する第１の領域検出ステップと、前記第１の領域検出ステップで検出される領域の前記水平フィルタ出力が規定範囲内にある場合には前記水平方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する第１の判定ステップと、を備え、前記垂直方向の画像処理は、前記フレーム画像の垂直方向に隣接する画素を順次入力し、出力する垂直フィルタ処理ステップと、前記垂直フィルタ処理ステップで出力された値が一定範囲内にある領域を検出する第２の領域検出ステップと、前記第２の領域検出ステップで検出される領域の前記垂直フィルタ出力が規定範囲内にある場合には前記垂直方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する第２の判定ステップと、を備えることを特徴とするものである。

上記した発明によれば、映像信号の量子化の粗さに起因して表示画像中のグラデーション領域内に生じる縞模様の段差を検出し、縞模様の改善に寄与する映像信号処理装置とグラデーション領域内の段差検出方法を提供することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

（第１の実施形態）
図１は、本発明の一実施形態に係るＴＶ放送受信対応のノート型パーソナルコンピュータを示した構成図である。

図１に示すように、コンピュータ１０は、コンピュータ１０と、ディスプレイ装置２３とから構成されている。ディスプレイ装置２３にはＬＣＤ（Liquid CrystalDisplay）からなる表示装置が組み込まれており、そのＬＣＤの表示画面１２１はディスプレイ装置２３のほぼ中央に位置されている。

ディスプレイ装置２３は、コンピュータ１０に対して解放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ１０の本体側は薄い箱形の筐体を有しており、その上面にはパワーボタン１１４、キーボード１１１、パームレスト上にはタッチパッド１１２、および左右２つのボタン１１３ａ、１１３ｂ、光ディスク装置１７等が配置されている。

図２は、本発明が適用される、ＴＶ放送受信対応ＰＣの全体構成を示すブロック図である。

図２において、ＴＶ放送受信部１１によって、ユーザ指定のチャンネル番組を受信してＴＶ信号を復調し、映像信号と音声信号を分離する。このうち映像信号はスイッチ１２を介してビデオデコーダ１３に送られる。なお、スイッチ１２は、ＴＶ映像信号と他の映像再生機器（例えばＤＶＤプレーヤ等）からの映像信号を選択するためのものである。

ビデオデコーダ１３は、入力映像信号をベースバンド信号（ＹＵＶ）に変換してデジタル化する。このとき、映像信号を８ビットで階調表現する。このデジタル映像信号はＰＣＩバス１４を介してサウスブリッジ１５に送られる。このサウスブリッジ１５は、ハードディスク装置（ＨＤＤ）１６、光ディスク装置（ＯＤＤ）１７等を収容し、これらの装置の記録媒体に制御命令に従って入力データの書き込み・読み出しを実行する。サウスブリッジ１５はノースブリッジ１８に接続されており、このノースブリッジ１８はＣＰＵ（演算処理装置）１９及びメインメモリ２０によるソフトウェア処理によってサウスブリッジ１５のデータ処理を制御する。すなわち、サウスブリッジ１５に入力された映像信号は、ノースブリッジ１８からの制御命令に基づいてノースブリッジ１８に送られ、ソフトウェアによる画像処理が施された後、グラフィック処理部２１に送られる。

このグラフィック処理部２１に入力された映像信号は、正方スケーラ回路２１１でピクセル形状が整えられ、ＹＵＶ／ＲＧＢ変換回路２１２で信号形式が変換され、画質調整回路２１３で画質バランスが調整され、αブレンド／スケーラ回路２１４で画像サイズがディスプレイサイズに合わせて変更された後、本発明に係る階調処理回路２１５で適宜階調の補正が施される。この階調処理回路２１５から出力される映像信号は、ビット変換・ディザ回路２１６でデータサイズが６ビットに変更された後、ディザが施され、Ｄ／Ａ変換部２２を経由してディスプレイ装置２３に送られる。

すなわち、上記構成によるグラフィック処理部２１では、従来と同様に、映像信号処理を８ビットで行い、出力のところで６ビットに変換するようにし、削減された２ビットにて出力映像信号にディザを加えて、階調表現として８ビット相当としている。したがって、擬似的ではあるが、実際に最大表現可能な階調はＲＧＢ各８ビット相当に留まる。このとき、量子化の粗さに起因して表示画像中のグラデーション領域内に縞模様の段差を生じる。そこで、本発明では、階調処理回路２１５において、表示画像中のグラデーション領域内に生じる縞模様の段差を検出し、この段差が目立たなくなるように適切な補正を施すようにしている。

図３は上記階調処理回路２１５の具体的な構成を示すブロック図である。なお、図３において、入力映像信号の信号形態はＲＧＢの３種類であるが、ここでは説明を簡単にするため、あたかも一つの信号であるかのように説明を行うものとする。

図３において、αブレンド・スケーラ回路２１４から出力されたＲＧＢ信号は、水平ＨＰＦ（ハイパス・フィルタ）回路（水平フィルタ手段）Ａ１１、垂直ＨＰＦ（ハイパス・フィルタ）回路（垂直フィルタ手段）Ａ１２、１H遅延線Ａ１３、ＲＧＢフレームメモリ回路Ａ１４のそれぞれに入力される。

水平ＨＰＦ回路Ａ１１に入力されたＲＧＢ信号のうち、水平ＨＰＦ回路Ａ１１を通過した信号は、水平検出回路Ａ１５に出力される。

水平検出回路Ａ１５は、入力された信号を用いて、水平平坦領域、水平境界、水平傾斜のそれぞれを検出する。具体的には、入力された画素値の水平ＨＰＦ回路出力が一定範囲内にある領域を水平平坦領域（グラデーション領域）として検出し、この検出領域の水平方向の境界を求める。そして、境界前後の水平ＨＰＦ回路出力が規定範囲内にある場合には、水平方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する。

一方、垂直ＨＰＦ回路Ａ１２に入力されたＲＧＢ信号のうち、垂直ＨＰＦ回路Ａ１２を通過した信号は、垂直検出回路Ａ１６に入力される。

垂直検出回路Ａ１６は、入力された信号を用いて、垂直平坦領域、垂直境界、垂直傾斜のそれぞれを検出する。具体的には、入力された画素値の垂直ＨＰＦ回路出力が一定範囲内にある領域を垂直平坦領域として検出し、この検出領域の垂直方向の境界を求める。そして、境界前後の垂直ＨＰＦ回路出力が規定範囲内にある場合には、垂直方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する。

上記ＲＧＢフレームメモリ回路Ａ１４は入力したＲＧＢ信号を１フレーム遅延することで、上記の検出処理に要する時間を確保する。ここで１フレーム遅延されたＲＧＢ信号は、水平境界階調補間回路Ａ１７及び垂直境界階調補間回路Ａ１８を介して階調処理回路２１５から出力され、ビット変換・ディザ回路２１６に送られる。

ここで、上記水平境界階調補間回路Ａ１７は、上記水平検出回路Ａ１５で平坦領域内の境界がグラデーション領域内の段差であると判定された場合に、その境界前後でディザ処理を施して、境界部分の段差を目立たなくする。同様に、上記垂直境界階調補間回路Ａ１８は、上記垂直検出回路Ａ１６で平坦領域内の境界がグラデーション領域内の段差であると判定された場合に、その境界前後でディザ処理を施して、境界部分の段差を目立たなくする。

以上の処理により、グラデーション領域内に生じる縞模様の段差（境界）を絵柄のよる境界と区別して検出することができ、この境界部分が目立たなくなるように補正をかけることができる。

図４〜図７は、それぞれ上記階調処理回路２１５の水平ＨＰＦ回路Ａ１１、水平検出回路Ａ１５、垂直ＨＰＦ回路Ａ１２、垂直検出回路Ａ１６によるグラデーション段差検出処理をソフトウェア処理で実現する場合のアルゴリズムを示すフローチャートである。図４及び図５は水平方向のグラデーション段差検出処理、図６及び図７は垂直方向のグラデーション段差検出処理の実施例である。

なお、条件としてＲＧＢフレームメモリ回路Ａ１４に画像データが格納されているものとし、画像空間は水平Ｘ画素、垂直Ｙ画素とする。また、表記の例として、“ｉ，ｊ”はそれぞれメモリの水平、垂直アドレスを示し、（ｉ，ｊ）はアドレス“ｉ，ｊ”の画素値を表し、ｓは階調ステップ数、メモリＡは水平方向同一階調エリアの記憶メモリ、メモリＢは下り水平方向境界線記憶メモリ、メモリＣは上り方向境界線記憶メモリ、メモリＤは垂直方向同一階調エリアの記憶メモリ、メモリＥは下り垂直方向境界線記憶メモリ、メモリＦは上り方向境界線記憶メモリを意図している。

まず、水平方向のグラデーション段差検出処理について説明する。

図４及び図５において、ステップＳ１として画像取り込みがスタートすると、まずステップＳ３では、フレーム画像の水平方向に隣接する画素を順次ＨＰＦに取り込む。例えば、（ｉ，ｊ），（ｉ＋１，ｊ）を取り込む。なお、スタート画素アドレスは“１，１”とする。

ステップＳ５では、（ｉ＋１，ｊ）が水平ＨＰＦ回路Ａ１１に入力され、その値を検出する。続いて、ステップＳ７では、ＨＰＦの出力＝０か否かを判断し、ＮＯならばステップＳ１１に進み、ＹＥＳならばステップＳ９に進む。ステップＳ９では、同一階調エリア検出用に確保してある画像空間と一致する水平Ｘ、垂直ＹのメモリＡに対し、アドレス“ｉ，ｊ”と“ｉ＋１，ｊ“の両方にｂｉｔ＝１を立てて、ステップＳ１１に進む。

ステップＳ１１では、ＨＰＦの出力が、ｈｄ＜ＨＰＦの出力＜０か否かを判断し、ＮＯならばステップＳ１５に進み、ＹＥＳならばステップＳ１３に進む。ステップＳ１３では、下り水平方向境界検出用に確保してある画像空間と一致する水平Ｘ、垂直ＹのメモリＢに対し、アドレス“ｉ，ｊ”にｂｉｔ＝１を立てて、ステップＳ１５に進む。

ステップＳ１５では、ＨＰＦの出力が、０＜ＨＰＦの出力＜ｈｄか否かを判断し、ＮＯならばステップＳ１９に進み、ＹＥＳならばステップＳ１７に進む。ステップＳ１７では、上り水平方向境界検出用に確保してある画像空間と一致する水平Ｘ、垂直ＹのメモリＣに対し、アドレス“ｉ，ｊ”にｂｉｔ＝１を立てて、ステップＳ１９に進む。

ステップＳ１９では、ｉ＝Ｘに達したか否かを判断し、達していなければ（ＮＯ）、ステップＳ２１にて、ｉをインクリメントして次の水平画素に進んでステップＳ３に戻る。ｉ＝Ｘに達していれば（ＹＥＳ）、ステップＳ２３に移行してｊ＝Ｙに達したか否かを判断し、達していなければ（ＮＯ）、ステップＳ２５にて、ｊをインクリメントして次の水平画素列に進んでステップＳ３に戻る。

上記ステップＳ２３でｊ＝Ｙに達している場合には（ＹＥＳ）、ステップＳ２７（図５参照）に進む。ステップＳ２７では、メモリＡにおいて、ｂｉｔ＝１が連続しているかを調べる。続いてステップＳ２９ではｂｉｔ＝１がｋ個以上連続しているか否かを判断する。ｋ個以上連続していれば（ＹＥＳ）、ステップＳ３３に進み、連続していない場合には（ＮＯ）、ステップＳ３１にて、メモリＡのｋ個未満のビット列のｂｉｔ＝１をｂｉｔ＝０に置き換えてステップＳ３３に進む。

ステップＳ３３では、ｉ＝Ｘに達したか否かを判断し、達していなければ（ＮＯ）、ステップＳ３５にて、次の水平画素に進んでステップＳ２７に戻る。ｉ＝Ｘに達していれば（ＹＥＳ）、ステップＳ３７に移行してｊ＝Ｙに達したか否かを判断し、達していなければ（ＮＯ）、ステップＳ３９にて、ｊをインクリメントして次の水平画素列に進んでステップＳ２７に戻る。

上記ステップＳ３７でｊ＝Ｙに達している場合には（ＹＥＳ）、ステップＳ４１に進み、平坦なエリア領域と境界線アドレスが一致しているかを調べる。ここで、ステップＳ４３において、メモリＢでｂｉｔ＝１が立っているアドレスに対してメモリＡで同じアドレスに水平アドレス１を加えたアドレスでｂｉｔ＝１が立っているか否かを判断する。ｂｉｔ＝１が立っていれば（ＹＥＳ）ステップＳ４７に進み、立っていなければ（ＮＯ）、ステップＳ４５にて、メモリＢのｂｉｔ＝１をｂｉｔ＝０に置き換えてステップＳ４７に進む。ステップＳ４７では、メモリＢで１が立っている全てのアドレスについてメモリＡと比較したか否かを判断する。全て比較していない場合には（ＮＯ）ステップＳ４３に戻り、全て比較した場合には（ＹＥＳ）ステップＳ４９に進む。

ステップＳ４９では、メモリＣでｂｉｔ＝１が立っているアドレスに対してメモリＡで同じアドレスに水平アドレス１を加えたアドレスでｂｉｔ＝１が立っているか否かを判断する。ｂｉｔ＝１が立っていれば（ＹＥＳ）ステップＳ５３に進み、立っていなければ（ＮＯ）、ステップＳ５１にて、メモリＣのｂｉｔ＝１をｂｉｔ＝０に置き換えてステップＳ５３に進む。ステップＳ５３では、メモリＣで１が立っている全てのアドレスについてメモリＡと比較したか否かを判断する。全て比較していない場合には（ＮＯ）ステップＳ４９に戻り、全て比較した場合には（ＹＥＳ）ステップＳ５５に進む。

ステップＳ５５では、メモリＢ，Ｃの内容を水平境界階調補正回路Ａ１７に通知し、ステップＳ５７で次の画像を取り込んでステップＳ３に戻る。これにより、水平方向のグラデーション段差検出処理が完了する。

次に、垂直方向のグラデーション段差検出処理について説明する。

図６及び図７において、ステップＳ１０１として画像取り込みがスタートすると、まずステップＳ１０３では、フレーム画像の垂直方向に隣接する画素を順次ＨＰＦに取り込む。例えば、（ｉ，ｊ），（ｉ，ｊ＋１）を取り込む。なお、スタート画素アドレスは“１，１”とする。続いて、ステップＳ１０５では、（ｉ，ｊ＋１）が垂直ＨＰＦ回路Ａ１２に入力され、その値を検出する。

Ｓ１０７では、ＨＰＦの出力＝０か否かを判断し、ＮＯならばステップＳ１１１に進み、ＹＥＳならばステップＳ１０９に進む。ステップＳ１０９では、同一階調エリア検出用に確保してある画像空間と一致する水平Ｘ、垂直ＹのメモリＤに対し、アドレス“ｉ，ｊ”と“ｉ，ｊ＋１“の両方にｂｉｔ＝１を立てて、ステップＳ１１１に進む。

ステップＳ１１１では、ＨＰＦの出力が、ｖｄ＜ＨＰＦの出力＜０か否かを判断し、ＮＯならばステップＳ１１５に進み、ＹＥＳならばステップＳ１１３に進む。ステップＳ１１３では、下り垂直方向境界検出用に確保してある画像空間と一致する水平Ｘ、垂直ＹのメモリＥに対し、アドレス“ｉ，ｊ”にｂｉｔ＝１を立てて、ステップＳ１１５に進む。

ステップＳ１１５では、ＨＰＦの出力が、０＜ＨＰＦの出力＜ｖｄか否かを判断し、ＮＯならばステップＳ１１９に進み、ＹＥＳならばステップＳ１１７に進む。ステップＳ１１７では、上り垂直方向境界検出用に確保してある画像空間と一致する水平Ｘ、垂直ＹのメモリＦに対し、アドレス“ｉ，ｊ”にｂｉｔ＝１を立てて、ステップＳ１１９に進む。

ステップＳ１１９では、ｊ＝Ｙに達したか否かを判断し、達していなければ（ＮＯ）、ステップＳ１２１にて、ｊをインクリメントして次の垂直水平画素に進んでステップＳ１０３に戻る。ｊ＝Ｙに達していれば（ＹＥＳ）、ステップＳ１２３に移行してｉ＝Ｘに達したか否かを判断し、達していなければ（ＮＯ）、ステップＳ１２５にて、ｉをインクリメントして次の垂直画素列に進んでステップＳ１０３に戻る。

上記ステップＳ１２３でｉ＝Ｘに達している場合には（ＹＥＳ）、ステップＳ１２７（図７参照）に進む。ステップＳ１２７では、メモリＤにおいて、ｂｉｔ＝１が連続しているかを調べる。続いてステップＳ１２９ではｂｉｔ＝１がｋ個以上連続しているか否かを判断する。ｋ個以上連続していれば（ＹＥＳ）、ステップＳ１３３に進み、連続していない場合には（ＮＯ）、ステップＳ１３１にて、メモリＤのｋ個未満のビット列のｂｉｔ＝１をｂｉｔ＝０に置き換えてステップＳ１３３に進む。

ステップＳ１３３では、ｊ＝Ｙに達したか否かを判断し、達していなければ（ＮＯ）、ステップＳ１３９にて、ｊをインクリメントして次の垂直画素に進んでステップＳ１２７に戻る。ｊ＝Ｙに達していれば（ＹＥＳ）、ステップＳ１３７に移行してｉ＝Ｘに達したか否かを判断し、達していなければ（ＮＯ）、ステップＳ１３９にて、ｉをインクリメントして次の垂直画素列に進んでステップＳ１２７に戻る。

上記ステップＳ１３７でｉ＝Ｘに達している場合には（ＹＥＳ）、ステップＳ１４１に進み、平坦なエリア領域と境界線アドレスが一致しているかを調べる。ここで、ステップＳ１４３において、メモリＥでｂｉｔ＝１が立っているアドレスに対してメモリＤで同じアドレスに垂直アドレス１を加えたアドレスでｂｉｔ＝１が立っているか否かを判断する。ｂｉｔ＝１が立っていれば（ＹＥＳ）ステップＳ１４７に進み、立っていなければ（ＮＯ）、ステップＳ１４５にて、メモリＥのｂｉｔ＝１をｂｉｔ＝０に置き換えてステップＳ１４７に進む。ステップＳ１４７では、メモリＥで１が立っている全てのアドレスについてメモリＤと比較したか否かを判断する。全て比較していない場合には（ＮＯ）ステップＳ１４３に戻り、全て比較した場合には（ＹＥＳ）ステップＳ１４９に進む。

ステップＳ１４９では、メモリＦでｂｉｔ＝１が立っているアドレスに対してメモリＤで同じアドレスに垂直アドレス１を加えたアドレスでｂｉｔ＝１が立っているか否かを判断する。ｂｉｔ＝１が立っていれば（ＹＥＳ）ステップＳ１５３に進み、立っていなければ（ＮＯ）、ステップＳ１５１にて、メモリＦのｂｉｔ＝１をｂｉｔ＝０に置き換えてステップＳ１５３に進む。ステップＳ１５３では、メモリＦで１が立っている全てのアドレスについてメモリＤと比較したか否かを判断する。全て比較していない場合には（ＮＯ）ステップＳ１４９に戻り、全て比較した場合には（ＹＥＳ）ステップＳ１５５に進む。

ステップＳ１５５では、メモリＥ，Ｆの内容を垂直境界階調補正回路Ａ１８に通知し、ステップＳ１５７で次の画像を取り込んでステップＳ１０３に戻る。これにより、垂直方向のグラデーション段差検出処理が完了する。

続いて、図８、図９を参照して、上記水平・垂直境界階調補間回路Ａ１７，Ａ１８における補間処理について説明する。

いま、図８に示すように、ディスプレイ装置２３の画面中央部に、背景色に対して僅かに明るい楕円の縞５００が映し出されていたとする。明るさの違いは１階調（量子化８ビットの場合はダイナミックレンジの１／２５６）とすると、明るい所と暗い所の境界の水平部分の信号を拡大すると（拡大部分５２０参照）、段差になっている。境界部分の位置と明るさの傾斜は、図３で説明したように水平検出回路Ａ１５により検出されているので、この境界部分に対して（図８の例では、境界部分で画面左から右に向かって暗い方に傾斜している）フレーム単位で境界の位置を振るようにディザ処理を施す。

すなわち、図９に示すように、原信号に対して、１フレーム目、２フレーム目、３フレーム目、４フレーム目の４フレーム周期で境界の位置を振ることにより、視覚的には４フレーム合成後の視覚的イメージとなり、１／４階調ずつの細かい階調表現となる。この例の場合、信号処理が８ビットであるが、境界付近では１０ビットの表現が可能である。このような操作を水平方向、垂直方向の境界部分全体に施すことにより、量子化によって発生した縞模様を目立たなくすることができる。

したがって、上記構成による階調処理回路２１５を備えたＰＣでは、映像信号の量子化の粗さに起因して表示画像中のグラデーション領域内に生じる縞模様の段差を検出することができ、境界部分の画素値の差、傾斜情報を取得することができるので、適切な階調補間を施して段差部分を目立たないようにすることができる。

なお、上記実施形態ではＲＧＢ信号で階調処理される場合について説明としたが、ＹＵＶ信号の段階で行っても同様の効果を得られることは言うまでもない。

また、上述した実施形態では、グラフィック処理部２１で階調処理される場合について説明したが、ＣＰＵ１９、メインメモリ２０、ノースブリッジ１８で形成されるソフトウェア処理で行っても同様の効果が得られることはいうまでもない。

（第２の実施形態）
また、本発明は、テレビジョン受像機にも適用可能である。図１０に本発明をテレビジョン受像機に適用した場合の構成を示す。

図１０において、アナログ放送受信部３１からの映像信号出力と映像信号ライン入力は、スイッチ３２で任意に切り替えられてビデオデコーダ回路３３でベースバンド信号（ＹＵＶ）としてデジタル化されて、バックエンドプロセッサ３４に送られる。一方、デジタル放送受信部３５で受信されたデジタル放送信号も、ＭＰＥＧ２−ＴＳデコーダ回路３６で映像信号が復調された後、同じくバックエンドプロセッサ３４に送られる。

バックエンドプロセッサ３４に入ったそれぞれの映像信号は、スケーラ回路３４１で画像サイズが調整され、画質調整回路３４２で画質が調整され、ＹＵＶ−ＲＧＢ変換回路３４３でＲＧＢ信号に変換された後、本発明に係る階調処理回路３４４でグラデーション段差部分の補正が施される。最終的に、ビット変換・階調補正回路３４５で２ビット削減された後、ＦＲＣ（フレームレートコントロール）によって階調が補正される。階調補正された信号はＤ／Ａ変換部３５でＤ／Ａ変換された後、ディスプレイ部３６に送られる。なお、上記階調処理回路３４４は、図１１に示すように構成される。但し、図３に示した回路構成と同様であるので、ここでは図３と同一部分に同一符号を付して、その説明を省略する。

すなわち、上記構成によるテレビジョン受像機において、バックエンドプロセッサ３４では、映像信号を１０ビットで処理し、最終段で８ビットに変換して階調補正を施すようにしており、内部の階調の表現の最大値は１０ビットが限界となっている。このようなプロセッサ３４に対し、本発明に係る階調処理回路３４４を最終段のビット変換・階調補正回路３４５の前に配置し、グラデーション領域内の段差部分（境界部分）を検出して、例えば図８に示したように、境界部分でディザ処理を行う。これにより、境界部分では１２ビット相当で表現され、グラデーション領域内の段差部分は目立たなくなり、視覚的に非常に滑らかなグラデーション表示を実現することができる。

なお、本実施形態においても、ＲＧＢ信号で階調処理される場合について説明としたが、ＹＵＶ信号の段階で行っても同様の効果を得られることは言うまでもない。

また、本発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。

本発明の第１実施形態に係るＴＶ放送受信対応のノート型パーソナルコンピュータを示した構成図。 本発明の第１実施形態に係るＴＶ放送受信対応ＰＣの全体構成を示すブロック図。 本発明の第１実施形態に係る階調処理回路の具体的な構成を示すブロック図。 図３の階調処理回路の水平方向グラデーション段差検出処理をソフトウェア処理で実現する場合のアルゴリズムを示すフローチャート。 図４に続くアルゴリズムを示すフローチャート。 図３の階調処理回路の垂直方向グラデーション段差検出処理をソフトウェア処理で実現する場合のアルゴリズムを示すフローチャート。 図６に続くアルゴリズムを示すフローチャート。 図３の水平・垂直境界階調補間回路における補間処理について説明するための概念図。 水平・垂直境界階調補間回路における補間処理について説明した模式図。 本発明をテレビジョン受像機に適用した場合の構成を示す図。 本発明の第２実施形態に係る階調処理回路の具体的な構成を示すブロック図。

符号の説明

１１…ＴＶ放送受信部、１２…スイッチ、１３…ビデオデコーダ、１４…ＰＣＩバス、１５…サウスブリッジ、１６…ハードディスク装置（ＨＤＤ）、１７…光ディスク装置（ＯＤＤ）、１８…ノースブリッジ、１９…ＣＰＵ（演算処理装置）、２０…メインメモリ、２１…グラフィック処理部、２１１…正方スケーラ回路、２１２…ＹＵＶ／ＲＧＢ変換回路、２１３…画質調整回路、２１４…αブレンド／スケーラ回路、２１５…階調処理回路、２１６…ビット変換・ディザ回路、２２…Ｄ／Ａ変換部、２３…ディスプレイ装置、Ａ１１…水平ＨＰＦ回路、Ａ１２…垂直ＨＰＦ回路、Ａ１３…１H遅延線、Ａ１４…ＲＧＢフレームメモリ回路、Ａ１５…水平検出回路、Ａ１６…垂直検出回路、Ａ１７…水平境界階調補間回路、Ａ１８…垂直境界階調補間回路、３１…アナログ放送受信部、３２…スイッチ、３３…ビデオデコーダ回路、３４…バックエンドプロセッサ、３５…デジタル放送受信部、３６…ＭＰＥＧ２−ＴＳデコーダ回路、３４１…スケーラ回路、３４２…画質調整回路、３４３…ＹＵＶ−ＲＧＢ変換回路、３４４…階調処理回路、３４５…ビット変換・階調補正回路、３５…Ｄ／Ａ変換部。

Claims (4)

1. 量子化された映像信号のフレーム画像について、水平方向の画像処理を行う水平方向処理部と垂直方向の画像処理を行う垂直方向処理部を備え、
   前記水平方向処理部は、
   前記フレーム画像の水平方向に隣接する画素を順次入力し、出力する水平フィルタ手段と、
   前記水平フィルタ手段から出力された値が一定範囲内にある領域を検出する第１の領域検出手段と、
   前記第１の領域検出手段で検出される領域の前記水平フィルタ出力が規定範囲内にある場合には前記水平方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する第１の判定手段と、
   前記第１の判定手段でグラデーション領域内の段差と判定されたとき前記水平方向の境界前後の階調を補正する第１の階調補正手段とを備え、
   前記垂直方向処理部は、
   前記フレーム画像の垂直方向に隣接する画素を順次入力し、出力する垂直フィルタ手段と、
   前記垂直フィルタ手段から出力された値が一定範囲内にある領域を検出する第２の領域検出手段と、
   前記第２の領域検出手段で検出される領域の前記垂直フィルタ出力が規定範囲内にある場合には前記垂直方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する第２の判定手段と、
   前記第２の判定手段でグラデーション領域内の段差と判定されたとき前記垂直方向の境界前後の階調を補正する第２の階調補正手段とを備えることを特徴とする映像信号処理装置。
2. 前記第１及び第２の階調補正手段は、それぞれ前記境界前後でディザ処理を施すことを特徴とする請求項１記載の映像信号処理装置。
3. 前記ディザ処理は、前記境界前後の画素値の差または変化の度合いに基づいて施すことを特徴とする請求項１記載の映像信号処理装置。
4. 量子化された映像信号のフレーム画像について、水平方向及び垂直方向の画像処理を行う映像信号処理装置に用いられ、
   前記水平方向の画像処理は、
   前記フレーム画像の水平方向に隣接する画素を順次入力し、出力する水平フィルタ処理ステップと、
   前記水平フィルタ処理ステップで出力された値が一定範囲内にある領域を検出する第１の領域検出ステップと、
   前記第１の領域検出ステップで検出される領域の前記水平フィルタ出力が規定範囲内にある場合には前記水平方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する第１の判定ステップと、を備え、
   前記垂直方向の画像処理は、
   前記フレーム画像の垂直方向に隣接する画素を順次入力し、出力する垂直フィルタ処理ステップと、
   前記垂直フィルタ処理ステップで出力された値が一定範囲内にある領域を検出する第２の領域検出ステップと、
   前記第２の領域検出ステップで検出される領域の前記垂直フィルタ出力が規定範囲内にある場合には前記垂直方向の境界をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界と判定する第２の判定ステップと、を備えることを特徴とするグラデーション段差検出方法。

Images