以下、本発明の実施の形態について、図面を参照して説明する。
図1は、本実施の形態の基板観察装置が設けられる基板研磨装置を示している。まず、図1を参照し、基板研磨装置の全体構成を説明する。
基板研磨装置1は、化学機械研磨(CMP)を行うように構成されている。図示のように、基板研磨装置1は、ターンテーブル3と、トップリング(保持具)5を有し、トップリング5が基板7を保持し、ターンテーブル3上の研磨布9に押圧する。
ターンテーブル3はモータに連結されており、矢印で示すように軸心回わりに回転可能である。トップリング5は、モータ及び昇降シリンダに連結されており、矢印で示すように昇降可能かつ軸心回りに回転可能であり、基板7を研磨布9に対して任意の圧力で押圧できる。トップリング5はトップリングシャフト11に連結されており、またトップリング5は、その下面にポリウレタン等の弾性マット13を備えている。さらに、トップリング5の下部の外周には、基板7の外れを防止するためにガイドリング15が設けられている。また、ターンテーブル3の上方には研磨砥液ノズル17が設置されている。研磨砥液ノズル17は、ターンテーブル3に貼り付けられた研磨布9上に研磨砥液19を供給する。
図1に示すように、ターンテーブル3内には、センサユニット21が埋め込まれている。センサユニット21は、後述する本発明の基板観察装置を構成している。センサユニット21にケーブル23が接続されており、ケーブル23はターンテーブル3を通り、ロータリージョイント25に接続される。そして、ロータリージョイント25はさらにケーブル27を介して制御コントローラ29に接続されている。制御コントローラ29は、膜厚測定結果及び他の情報をディスプレイに出力する。
図1では、1つのセンサユニット21が示されている。しかし、実際には、ターンテーブル3に複数のセンサユニット21が設けられてよい。複数のセンサユニット21(例えば6個)は、ターンテーブル3に周方向に等間隔に設置されてよい。それらセンサユニット21は、研磨中の基板7が通過する位置に配置される。
図1の基板研磨装置は、以下のようにして研磨及び膜厚測定を行う。ターンテーブル3が回転し、研磨砥液ノズル17が研磨砥液19をターンテーブル3上の研磨布9に供給する。トップリング5は、回転しているターンテーブル3の上面の研磨布9に基板7を押圧する。これにより、基板5の被研磨面(下面)と研磨布9の間に研磨砥液19が存在した状態で、基板5が研磨布9により研磨される。
上記の研磨中、センサユニット21は、基板5の下を通過するときに基板5に形成された膜厚を計測する。膜厚の信号は、ロータリジョイント25を介して制御コントローラ29に送られる。本実施の形態では、センサユニット21が渦電流センサで構成されており、さらにADコンバータを備えている。したがって、センサユニット21は、膜厚を表すデジタル信号を生成し、デジタル伝送によって制御コントローラ29に出力する。
図2は、本実施の形態の基板観察装置を示しており、図2の構成は図1のセンサユニット21に設けられる。図1に示すように、基板観察装置31は、概略的には、センサ部33、励磁回路35及び受信回路37で構成されている。
センサ部33は、励磁部41、検出部43及びバランス部45で構成されている。具体的には、センサ部33はセンサコイルであり、励磁部41、検出部43及びバランス部45の各々は、1〜数ターンのコイルである。
図3は、センサ部33の例を示している。センサ部33は、ボビン51に巻回された3つのコイルで構成されている。中央の励磁コイル53は、図2の励磁部41に相当し、後述する基準信号源に接続され、検出対象の導電性膜に渦電流を形成する。検出コイル55は、図2の検出部43に相当し、上側(励磁コイル53よりも導電性膜に近い側)に配置され、導電性膜の渦電流により発生する磁界を検出する。バランスコイル57は、図2のバランス部45に相当し、励磁コイル53に対して検出コイル55の反対側に配置されている。
検出コイル55とバランスコイル57は互いに逆相に接続されており、両コイルに生じる起電力を打ち消し合う。これにより、バランスコイル57は、渦電流が発生していないときの検出信号が現れなくするように機能する。検出コイル55と導電性膜の距離がバランスコイル57と導電性膜の距離より小さいので、導電性膜に渦電流が生じると起電力のバランスが崩れ、検出信号が現れる。
図2に戻り、励磁回路35は、励磁部41に励磁信号を供給するための回路であり、基準信号源61、第1のフィルタ回路63及び駆動回路65で構成され、駆動回路65が励磁部41(励磁コイル53)に接続されている。
基準信号源61は交流信号源である。本実施の形態では、基準信号源61は方形波発振器であり、方形波の基準信号を生成する。例えば水晶発振器が用いられる。方形波の基準信号は基準信号源61から第1のフィルタ回路63に入力される。第1のフィルタ回路63はローパスフィルタであり、方形波を正弦波に変えて、駆動回路65に供給する。駆動回路65はアンプを有し、正弦波に応じた電流を励磁部41(励磁コイル53)に供給する。励磁部41は正弦波の磁界を生成し、基板(ウエハ)上の導電性膜に渦電流を生じさせる。
次に、受信回路37について説明する。基板の渦電流は検出部43(検出コイル55)に起電力を生じさせ、これにより検出部43が検出信号を生成する。受信回路37は、検出信号を処理して、渦電流に応じた信号を生成する構成である。受信回路37は、ブリッジ回路71、第3のフィルタ回路73、アンプ部75、位相検波回路77及び第2のフィルタ回路79で構成されている。従来一般には、受信回路37が位相検波回路77の後段の第2のフィル回路79のみを有していた。本実施の形態では、受信回路37が、第2のフィルタ回路79に加えて第3のフィルタ回路73を有しており、第3のフィルタ回路73は、検出部43と位相検波回路77との間に、すなわち位相検波回路77の前に配置される。
ブリッジ回路71は、検出部43及びバランス部45、すなわち検出コイル55及びバランスコイル57と接続されている。そして、ブリッジ回路71は、渦電流の磁束が作用していないときに検出部43が検出信号を出力しないように設定されている。励磁部41の励磁により導電性膜が渦電流を生じると、検出部43が渦電流に応じた検出信号を生成する。検出信号はブリッジ回路71を経て第3のフィルタ回路73に入力される。第3のフィルタ回路73は、基準信号の整数倍次の高調波を検出信号から除去する回路である。検出信号は、第3のフィルタ回路73で処理され、アンプ部75で増幅される。アンプ部75を通過した検出信号Vsが、位相検波回路77に供給される。
位相検波回路77には、さらに、基準信号源61から基準信号(方形波)Vrefが供給される。位相検波回路77は、検出信号Vsと基準信号Vrefを掛け合わせることにより検波処理を行い、検波信号を生成し、第2のフィルタ回路79に供給する。第2のフィルタ回路79は、ローパスフィルタであり、信号成分以上の不要な高周波成分を除去する。
こうして、基板観察装置31は、渦電流に応じた検波信号を得ることができる。渦電流は膜厚に応じて変化するので、検波信号から膜厚を求めることができる。位相検波回路77は、センサ部33と導電性膜を含む構成の抵抗成分とリアクタンス成分を求めることができ、さらに抵抗成分とリアクタンス成分からベクトル演算により振幅出力及び位相出力を得ることができる。これらの出力を利用して膜厚を求めることができる。
次に、本実施の形態に特徴的な第3のフィルタ回路73について詳細に説明する。上述のように励磁部41(励磁コイル53)の励磁信号が正弦波であり、したがって検出部43(検出コイル55)は正弦波に応じた検出信号を生成し、位相検波回路77は検出信号Vsの正弦波成分を基準信号Vrefの方形波と乗算する。
しかし、実際の回路では、励磁のための正弦波が、ノイズとして基準信号の整数倍次の高調波を含んでしまう。整数倍次の高調波は、基準信号の整数倍の周波数の信号である。このような高調波ノイズは、励磁部41及び検出部43を通り、受信回路37に回り込む。従来は、高調波ノイズが検出信号Vsに混入して位相検波回路77に入力されてしまう。この場合、位相検波回路77は、検出信号Vsに重畳された高調波を、基準信号Vrefの高調波と掛け合わせてしまい、その結果、検波信号にDCドリフトが生じる。このドリフトは、検波後のローパスフィルタ79では除去されず、膜厚検出精度を低下させる要因になる。
本実施の形態では、ドリフトを抑制するために、第3のフィルタ回路73が、検出部45と位相検波回路77の間に配置されている。第3のフィルタ回路73は、ドリフトの要因である基準信号の整数倍次の高調波を除去する。フィルタ処理後の検出信号Vsが位相検波回路77に入力されるので、位相検波回路77は、高調波の掛け算を行わずに済み、したがってドリフトが抑制される。
図4は、第3のフィルタ回路73の特性を概念的に示している。図示のように、第3のフィルタ回路73は、基準信号の整数倍の高調波、すなわち励磁用の正弦波の整数倍の高調波を除去する。
ただし、実際には、図4に示されるようにすべての整数倍次の高調波が除去されなくてよい。本発明の範囲内で、実現可能なフィルタ構成が、検出精度の観点で必要な範囲で整数倍次の高調波を除去するように設けられてよい。この点について以下に更に説明する。
整数倍次の高調波は、奇数倍の高調波と、偶数倍の高調波とを含む。図2の例では奇数倍の高調波の成分が大きいので、第3のフィルタ回路73は、奇数倍の高調波を除去するように好適に構成されてよい。さらに詳細には、奇数倍の高調波のうちでも、3次の高調波が比較的大きな振幅を有し、ドリフトの主な要因になる。そこで、下記の具体例に示すように、3次の高調波が除去され、これにより位相検波でのドリフトが好適に抑制される。
図5は、第3のフィルタ回路73の具体的な構成例である。図5において、第3のフィルタ回路73は、共振減衰型のフィルタであり、ローパスフィルタ81に共振減衰回路(要素)83を接続した構成を有している。共振減衰回路は、基準信号の3倍の周波数を持つ信号を除去するように設定されている。より詳細には、抵抗85、コイル87、89が直列に接続されている。抵抗85及びコイル87の中間点が、コンデンサ91を介して接地されている。また、コイル87、89の中間点もコンデンサ93を介して接地されている。さらに、コイル89の端部は、コンデンサ95を介して接地され、また、抵抗97を介して接地されている。さらに、コイル89の両端には、バリアブルコンデンサ99が並列に接続されており、バリアブルコンデンサ99が共振減衰回路83を構成している。バリアブルコンデンサ99の容量が、基準信号の3次の信号を減衰するように調整される。
図6は、図5のフィルタの特性を示している。図6において、実線が共振減衰型フィルタの特性であり、点線は通常のローパスフィルタの特性を示している。図示のように、通常のローパスフィルタを用いても、3次の高調波が残ってしまう。本実施の形態では、共振減衰型フィルタを用いることにより、3次の高調波が好適に除去される。
なお、実際には5次以上の高調波も存在する。しかし、振幅が小さいので、5次以上の高調波は図示の共振減衰型フィルタの特性で十分に除去される。
以上に本実施の形態の基板観察装置について説明した。本実施の形態によれば、第3のフィルタ回路73が、検出部43の検出信号から、基準信号の整数倍次の高調波成分を除去する。そして、除去後の検出信号Vsが位相検波回路77に入力される。したがって、検出部43の出力に基準信号の整数倍次の高調波成分が含まれていても、位相検波回路77での乗算処理においては高調波成分の掛け算が行われずに済む。これにより、基準信号の高調波に起因して位相検波処理で生じるドリフトを抑制することができ、検出精度を向上できる。
また、本実施の形態では、検出信号から、基準信号の奇数倍次の高調波が除去される。上述したように、検波信号のドリフトの原因になる高調波としては、奇数倍次の高調波が顕著であり、特に3次成分の影響が大きい。したがって、奇数倍次の高調波を検出信号から除去することにより、ドリフト抑制効果が好適に得られる。
また、第3のフィルタ回路77は、ローパスフィルタに共振減衰回路を接続した構成を有する。共振減衰回路を用いることで、特定の高調波成分を好適に除去できる。
なお、本発明の範囲内で、第3のフィルタ回路73は、偶数倍次の高調波を検出信号から除去してよい。
また、第3のフィルタ回路75は、図5の構成に限定されず、そして、共振減衰型フィルタにも限定されなくてよい。第3のフィルタ回路75は、特定の周波数成分を除去できる任意のフィルタでよい。例えば、バンドエリミネーションフィルタ(BEF)が好適に適用される。BEFは、例えば、3次の高調波を除去するように設定される。複数のBEFが組み合わされてよい。
また、本発明の範囲内で、基板観察装置は、基板研磨装置以外の構成に設けられてもよく、単独で設けられてもよい。
次に、本実施の形態の基板観察装置に係るさらなる複数の特徴的構成について順次説明する。
「第2のフィルタ回路の周波数制御」
次に、図2の受信回路37における第2のフィルタ回路79に着目して、本実施の形態の特徴的構成を説明する。既に説明したように、第2のフィルタ回路79は、ローパスフィルタであり、信号成分以上の不要な高周波成分を、位相検波回路77の出力信号から除去するために設けられている。従来は、第2のフィルタ回路79のカットオフ周波数Fcは、固定値である。
しかし、膜厚計測の感度を安定化させるためには、ノイズを出来る限り低減することが有効であり、ノイズ低減のためにはカットオフ周波数Fcが極力小さいことが望ましい。
そこで、本実施の形態は、カットオフ周波数Fcを極力小さくして、感度を安定化できる技術を提供する。つまり、カットオフ周波数Fcを小さくすることにより、膜厚に対する検出信号を大きくし、かつ、ノイズ成分を小さくすることによってS/N比を向上させ、その結果感度を安定化させることができる。本実施の形態は、検出対象の導電性膜の膜厚が小さいほど、膜厚のDC成分を削ることなくカットオフ周波数Fcを小さくできることに着目している。この性質を活用するために、基板観察装置31は、膜厚の減少に応じてカットオフ周波数Fcを小さく制御するように構成される。
図7は、第2のフィルタ回路79のカットオフ周波数Fcを制御するための構成を示している。第2のフィルタ回路79はローパスフィルタであり、カットオフ周波数Fcを変更可能に構成されている。
カットオフ周波数制御部101は、観察対象の基板上の膜の厚さに応じて第2のフィルタ回路79のカットオフ周波数Fcを制御する構成である。膜厚の信号としては、位相検波回路77から検波信号が入力される。より詳細には、位相検波回路77は、位相検波によって抵抗成分Xとリアクタンス成分Yを求める。これら抵抗成分Xとリアクタンス成分Yからベクトル演算により振幅成分が求められる(抵抗成分Xの二乗とリアクタンス成分Yの二乗の和の平方根)。振幅成分が、膜厚の信号としてカットオフ周波数制御部101に入力される。
カットオフ周波数制御部101には、膜厚とカットオフ周波数Fcの関係が制御特性として予め設定されている。膜厚が小さいほど、検出信号のDC成分を削ることなく、カットオフ周波数Fcを下げられる。そこで、膜厚が小さいほどカットオフ周波数Fcが小さくなるように、制御特性が設定されている。
カットオフ周波数制御部101は、位相検波回路77から入力される膜厚(検波信号)に応じて第2のフィルタ回路79のカットオフ周波数Fcを制御する。カットオフ周波数制御部101は、上述の制御特性に従い、膜厚が減少するに従ってカットオフ周波数Fcを下げるように、第2のフィルタ回路79を制御する。
図8は、図7の構成による効果を示している。図示のように、膜厚が大きいときは、カットオフ周波数Fcが比較的高く、例えば5000Hz程度に設定されている。従来技術では、カットオフ周波数Fcが上記の高い値に固定されていた。これに対して、本実施の形態では、膜厚の減少に応じてカットオフ周波数Fcが小さくなるように最適調整される。例えば、カットオフ周波数Fcを5000Hzから50Hzに小さくする。したがって、ノイズが低減し、感度を安定化することができる。
なお、本実施の形態では、図2の基板観察装置31にて上述のように第2のフィルタ回路79のカットオフ周波数Fcが制御された。図2の基板観察装置31は、第3のフィルタ回路73を含んでいた。変形例では、第3のフィルタ回路73が設けられていない基板観察装置31において、上記の第2のフィルタ回路79のカットオフ周波数Fcが制御されてよい。この場合でも、カットオフ周波数制御の効果が得られる。
「センサコイル、プリアンプ及びADコンバータの一体化」
図1を用いて説明したように、本実施の形態では、センサユニット21がターンテーブル3に埋め込まれており、基板観察装置を構成している。センサユニット21は、センサ部、プリアンプ及びADコンバータを一体化した構成であり、この構成により以下に説明するように検出精度が向上する。
図9は、センサから制御コントローラに至る構成を示す図であり、上段が従来の構成であり、下段が本実施の形態の構成である。
従来の構成において、センサ部111は、図3に示されたコイルである。センサ部111はケーブル112を介してプリアンプ113に接続され、プリアンプ113はケーブル114、ロータリージョイント115、ケーブル116を介してメインアンプ117に接続され、さらに、メインアンプ117がケーブル118を介して制御コントローラ119に接続されている。プリアンプ113から制御コントローラ119までは、10m程度の長いケーブルを通してアナログ伝送が行われる。そして、制御コントローラ119がADコンバータを内蔵しており、入力されるアナログ信号をデジタル信号に変換する。
このような従来の構成では、センサ部111とプリアンプ113がケーブル112で接続されている。ケーブル112の配線容量の影響で、外来ノイズが検出信号に混入し、検出精度が低下する。そのため、基板研磨装置(図1)の化学機械研磨では、研磨終点の検出が不安定になる。
また、従来構成では、ノイズ低減のための移動平均の回数が多い。移動平均は、過去の複数回の検出値を所定の関数を用いて平均化することによりノイズを低減する処理である。従来の構成では、ノイズが大きいために、移動平均の回数を多くする必要があり、例えば2400回の値が平均される。移動平均の回数が多いということは、膜厚検出の遅れが大きいということを意味する。そして、膜厚検出が遅いと、化学機械研磨の研磨終点の検知が遅れてしまう。
図9の下段は本実施の形態の構成である。本実施の形態では、センサユニット21が、センサ部121とプリアンプ123を一体化した構成を有している。センサ部121は図2のセンサ部41であり、すなわち図3の励磁コイル53、検出コイル55及びバランスコイル57を有する構成である。プリアンプ123は、図2の励磁回路35及び受信回路37が設けられた回路基板を備えており、すなわち、本発明の基準信号源61、第1のフィルタ回路63、位相検波回路77、第2のフィルタ回路79及び第3のフィルタ回路75を含む構成である。
センサ部121は、プリアンプ123に一体化されている。より詳細には、プリアンプ123のケースの開口にセンサ部121が嵌っており、かつ、プリアンプ123内の回路基板にセンサ部121が実装されており、これによりセンサ部121がプリアンプ123と一体化されている。
さらに、本実施の形態では、ADコンバータがプリアンプ123の受信回路37に内蔵されており(プリアンプ123の回路基板に設けられてよい)、これによりADコンバータもプリアンプ123に一体化されている。
上記のように、本実施の形態では、センサ部、プリアンプ及びADコンバータが一体化されて、センサユニット21を構成しており、図1のターンテーブル3に埋め込まれている。センサユニット21は、ケーブル23、ロータリージョイント25、ケーブル27を介して制御コントローラ29に接続されている。センサユニット21にADコンバータが設けられているので、センサユニット21と制御コントローラ29の間ではデジタル伝送が行われ、デジタル信号が制御コントローラ29の通信ボードにて受信される。
本実施の形態の構成により、下記の利点が得られる。本実施の形態では、センサ部121とプリアンプ123が一体化されている。これにより、センサ部121とプリアンプ123の間の配線容量が極小になり、検出コイルの共振が無くなり、伝送ラインのインピーダンスが安定化し、ノイズを低減することができる。
また、ADコンバータがプリアンプ123と一体化されたので、プリアンプ123から制御コントローラへデジタル伝送が行われる。したがって、外来ノイズの影響が低減し、膜厚検出が安定化する。さらに、ノイズが小さいので、上述した移動平均の回数を削減して、膜厚検出の遅れ時間を短くできる。例えば、移動平均の回数が半分になる。化学機械研磨では、終点検出が安定化し、終点検出の遅れ時間が最小になる。
さらに、AD変換処理がプリアンプ123で行われるので、従来の制御コントローラでのAD変換が不要になる。制御コントローラのソフトウエア処理が分散化されるので、制御コントローラの処理負荷を軽減できる。
さらにまた、本実施の形態では、下記のように、配線本数を低減できる。ターンテーブル3には複数のセンサが設けられたとする。この場合、アナログ式の従来構成では、センサの数の配線が必要であった。本実施の形態では、デジタル伝送が行われるので、多重伝送が可能であり、一つの配線で複数のセンサの検出信号を伝送できる。したがって、配線本数を低減することができる。
以上に説明したように、本実施の形態は、センサ部、プリアンプ部及びADコンバータを一体化したことにより、ノイズ低減、検出精度向上等の効果が得られる。
なお、本実施の形態では、図2の基板観察装置31にて上述の一体化構成が採用された。図2の基板観察装置31は、第3のフィルタ回路73を含んでいた。変形例では、第3のフィルタ回路73が設けられていない基板観察装置31において、上記の一体化構成が採用されてよい。この場合でも、一体化構成の効果が得られる。
「スイッチ回路と差動回路で構成される位相検波回路」
次に、本実施の形態における位相検波回路77の好適な構成について更に説明する。本実施の形態では、下記のように、位相検波回路77がスイッチ回路と差動回路で構成され、これによりドリフトを低減し、計測精度を向上できる。
まず、従来の位相検波回路について説明する。従来は、アナログ乗算方式の位相検波回路が一般的である。従来の構成は、トランジスタの立上りの非直線性を利用して基準信号と検出信号の掛け算を行っていた。この場合、検波の理論式が温度の項を含んでおり、温度に起因するドリフトが生じる。そして、従来構成では、原理的にゲインドリフト、オフセットドリフトを避けられない。
そこで、本実施の形態は、下記のようにドリフトを低減可能な位相検波回路を備えた基板観察装置を提供する。
図10は、本実施の形態の位相検波回路77の構成を示している。位相検波回路77は、概略的には、スイッチ回路131と、差動回路133、135とを有する。スイッチ回路131は、複数のアナログスイッチで構成され、検出信号Vsが入力されると共に、基準信号Vrefがスイッチオンオフの制御信号として入力される。スイッチ回路131は、基準信号Vrefに応じて複数のアナログスイッチを開閉することにより、検出信号Vsと基準信号Vrefを掛け合わせた信号を出力する。差動回路133、135は、スイッチ回路131の出力側に設けられ、正負の入力端子への入力信号の差分に応じた信号を出力する。差動回路133、135には、後述にて詳細に説明するように、スイッチ回路131からの信号が正負の入力端子に交互に入力され、これにより、差動回路133、135は検出信号Vsと基準信号Vrefを掛け合わせた信号からDCオフセットをキャンセルする。
図10の構成についてさらに詳細に説明する。スイッチ回路131は、具体的にはアナログ・デマルチプレクサであり、CMOS−FETをオンオフ制御するように構成されている。スイッチ回路131は、2つの系統を有し、それぞれの系統が、1つの入力を4つの出力に分配する。すなわち、スイッチ回路131は、(入力1→出力4)×2セットのアナログ・デマルチプレクサである。2つの系統の入力(端子又はポート)を図示のように1A、2Aとする。また、入力1Aに対応する4つの出力(端子又はポート)を1B1〜1B4とし、入力2Aに対応する4つの出力(端子又はポート)を2B1〜2B4とする。出力1B1〜1B4に対応してスイッチSW11〜14が設けられ、出力2B1〜2B4に対応してスイッチSW21〜24が設けられ、合計で8個のスイッチが設けられている。
上記のスイッチ回路131の入力1A、1Bは、ACカップリング用のコンデンサ1001を介して前段の回路へと接続されており、入力1A、1Bから検出信号Vsが入力される。
スイッチ回路131の出力1B1〜1B4は、差動回路133へ接続され、出力2B1〜2B4は差動回路135へ接続される。差動回路133、135はオペアンプで構成され、正負の入力端子への入力信号の差分に応じた信号を出力する。
より詳細な構成としては、出力1B3、1B4は、コンデンサ1002を介して接地されると共に、抵抗1003を介して差動回路133の正の入力端子に接続されている。出力1B1、1B2は、コンデンサ1004を介して接地されると共に、抵抗1005を介して差動回路133の負の入力端子に接続されている。差動回路133の正の入力端子は、並列接続された抵抗1006及びコンデンサ1007を介して接地されている。また、差動回路133の出力端子は、並列接続された抵抗1008及びコンデンサ1009を介して、負の入力端子へ帰還されている。
また、スイッチ回路131の出力2B2、2B4は、コンデンサ1010を介して接地されると共に、抵抗1011を介して差動回路135の正の入力端子に接続されている。出力2B1、2B3は、コンデンサ1012を介して接地されると共に、抵抗1013を介して差動回路135の負の入力端子に接続されている。差動回路135の正の入力端子は、並列接続された抵抗1014及びコンデンサ1015を介して接地されている。また、差動回路135の出力端子は、並列接続された抵抗1016及びコンデンサ1017を介して、負の入力端子へ帰還されている。
図10に示されるように、スイッチ回路131には、さらに、端子S0、S1が設けられている。端子S0、S1には、基準信号Vrefが入力される。基準信号Vrefは、基準信号源61で生成された方形波である。基準信号Vrefとしては、基準信号Vref0、Vref90が入力される。基準信号Vref0が端子S1に入力され、Vref90がS0に入力される。基準信号Vref0は、基準信号源61で生成された基準信号と同位相の信号であり、要するに基準信号源61の基準信号そのものでよい。基準信号Vref90は、基準信号Vref0に対して位相を90°遅らせた信号である。基準信号Vreu90は、基準信号源61と位相検波回路77の間に配置された位相シフト回路(図示せず)によって好適に生成される。
スイッチ回路131は、基準信号Vref0、Vref90を制御信号として用いて、基準信号Vref0、Vref90に応じてスイッチSW11〜SW14、SW21〜SW24を開閉する。スイッチ回路131は、後述にて詳細に説明するように、基準信号Vref0、Vref90のオンオフの組み合わせに応じて各スイッチの開閉を異ならせる。これによりスイッチ群は2bitの信号で制御される。
図11は、スイッチ回路131の構成を詳細に示している。スイッチ回路131は、既に説明したように、(1→4)×2のアナログ・デマルチプレクサである。図10と同様に、入力1A、2Aには検出信号Vsが入力される。そして、入力1AがスイッチSW11〜SW14を介して出力1B1〜1B4と接続され、入力2AがスイッチSW21〜SW24を介して出力2B1〜2B4と接続される。
スイッチSW11〜SW14、SW21〜SW24は、AND回路a11〜a14、a21〜a24を介して、端子S0、S1、1OE、2OEに接続される。図10と同様、端子S0は、基準信号Vref90の入力端子であり、端子S1は、基準信号Vref0の入力端子である。端子1OE、2OEは出力イネーブル端子であり、GNDに接続される。
より詳細には、AND回路a11、a21(スイッチSW11、SW21へ接続)は、NOT回路n0を介して端子S0と接続され、かつ、NOT回路n1を介して端子S1と接続されている。AND回路a12、a22(スイッチSW12、SW22へ接続)は、端子S0と直接接続され、かつ、NOT回路n1を介して端子S1と接続されている。AND回路a13、a23(スイッチSW13、SW23へ接続)は、NOT回路n0を介して端子S0と接続され、かつ、端子S1と直接接続されている。AND回路a14、a24(スイッチSW14、SW24へ接続)は、端子S0と直接接続され、かつ、端子S1と直接接続されている。
上記構成により、スイッチ回路131は、端子S0、S1のオンオフの組み合わせに応じて、すなわち基準信号Vref0、Vref90のオンオフの組み合わせに応じて、
どのスイッチをオンにするかを制御する。
図12は、図11の構成に対応するスイッチ開閉制御を示している。図示のように、端子S0(基準信号Vref90)がL(オフ)であり、端子S1(基準信号Vref0)がL(オフ)であれば、スイッチSW11、SW21が閉じられる。すなわちスイッチ回路131としては、出力1B1、2B1が選択される。同様に、端子S0がHであり、端子S1がLであれば、スイッチSW12、SW22が閉じられ、出力1B2、2B2が選択される。端子S0がLであり、端子S1がHであれば、スイッチSW13、SW23が閉じられ、出力1B3、2B3が選択される。端子S0がHであり、端子S1がHであれば、スイッチSW14、SW24が閉じられ、出力1B4、2B4が選択される。
図13は、以上に説明した位相検波回路77の動作を示している。図13において、Signal INは、入力信号であり、すなわち検出信号Vsである。検出信号Vsは、入力1A、2Aを介して8個のスイッチSW11〜SW14、SW21〜SW24に入力される。
また、端子S1に基準信号Vref0が入力され、端子S0に基準信号Vref90が入力される。基準信号Vref0、Vref90は方形波である。基準信号Vref90の位相が、基準信号Vrer0の位相に対して90度遅れている。
スイッチSW11〜SW14、SW21〜SW24は、基準信号Vref0、Vref90のオンオフの組み合わせに応じて開閉する。その結果、図13に示されるように、S1がオンであり、S0がオフの期間、スイッチSW13、SW14がオンになり、他のスイッチがオフになる。以降、90°の期間毎に、(SW14及びSW24)、(SW12及びSW22)、(SW11及びSW21)、(SW13及びSW23)・・・の順番で、8個のスイッチが閉じられる(括弧は同時にオンになるスイッチのペアを示す)。上記のスイッチ制御に応じて、選択される出力も図示のように順番に変わる。
上記の開閉制御により、Vref0がオンの期間に、スイッチSW13、SW14が順次オンになり、検出信号Vsが出力1B3、1B4から差動回路133の正の入力端子に供給される。そして基準信号Vref0がオフの期間に、スイッチSW12、SW11が順次オンになり、検出信号Vsが出力1B2、1B1から差動回路133の負の入力端子に供給される。スイッチが閉じる動作(入力信号を通す動作)は、検出信号と基準信号との掛け合わせに相当している。
差動回路133は、正負の入力端子に入力される信号の差分に応じた信号を出力する。ここで、上述したように、本実施の形態では、基準信号Vref0がオンの期間に正の入力端子へ信号が入力され、基準信号Vref0がオフの期間に負の入力端子に信号が入力される。すなわち、本実施の形態のスイッチ回路131は、差動回路133の正負の入力端子へ、交互に信号を入力する。したがって、差動回路133は、正の入力端子への入力をそのまま出力し、かつ、負の入力端子への入力信号を反転するように動作する。これにより、DCオフセット成分が発生したとしても、キャンセルされる。
一方、入力2Aの系統では、Vref90がオンの期間に、スイッチSW24、SW22が順番にオンになり、検出信号Vsが出力2B4、2B2から差動回路135の正の入力端子に供給される。そして、基準信号Vref90がオフの期間に、スイッチSW21、SW23が順次オンになり、検出信号Vsが出力2B1、2B3から差動回路135の負の入力端子に供給される。ここでも、スイッチが閉じる動作(入力信号を通す動作)は、検出信号と基準信号との掛け合わせに相当している。
差動回路135は、正負の入力端子に入力される信号の差分に応じた信号を出力し、これにより、差動回路135も、差動回路133と同様にDCオフセットをキャンセルする。すなわち、基準信号Vref90がオンの期間に正の入力端子へ信号が入力され、基準信号Vref90がオフの期間に負の入力端子に信号が入力される。したがって、スイッチ回路131は、差動回路135の正負の入力端子へ、交互に信号を入力する。差動回路135は、正の入力端子への入力をそのまま出力し、かつ、負の入力端子への入力信号を反転するように動作する。これにより、DCオフセット成分が発生したとしても、キャンセルされる。
以上にスイッチ回路131と差動回路133、135の動作を説明した。上記のように、本実施の形態において、スイッチSW11〜SW14及び差動回路133と、スイッチSW21〜SW24及び差動回路135とでは、異なる検波が行われる。これは、スイッチ(具体的には出力)と差動回路の接続関係が異なるからである。すなわち、差動回路133の正の入力端子にはスイッチSW13、SW14が接続され、負の入力端子にスイッチSW11、SW12が接続されている。このような接続の場合、図12の制御に従い、基準信号Vref0がオンの期間に、スイッチSW13、SW14が検出信号Vsを差動回路133の正の入力端子に送り、基準信号Vref0がオフの期間に、スイッチSW11、SW12が検出信号Vsを差動回路133の負の入力端子に送る。一方、差動回路135の正の入力端子にはスイッチSW22、SW24が接続され、負の入力端子にスイッチSW21、SW23が接続されている。このような接続の場合、基準信号Vref90がオンの期間に、スイッチSW22、SW24が検出信号Vsを差動回路135の正の入力端子に送り、基準信号Vref90がオフの期間に、スイッチSW21、SW23が検出信号Vsを差動回路135の負の入力端子に送る。その結果、差動回路133、135の出力は、異なった検波信号になる。
ここで、図10及び図13に示すように、差動回路133の出力を、検波信号Xといい、差動回路135の出力を検波信号Yという。検波信号Xは、0°の基準信号Vref0を検出信号Vsに掛け合わせた信号に相当し、cos成分の検波信号に相当する。検波信号Yは、90°の基準信号Vref90を検出信号Vsに掛け合わせた信号に相当し、sin成分の検波信号に相当する。さらに、検波信号Xは、センサコイルと検出対象の導電性膜を含む構成の抵抗成分であり、検波信号Yはリアクタンス成分である。検波信号X、Yからベクトル演算により振幅成分及び位相成分も算出されてよい。振幅成分は、抵抗成分の二乗とリアクタンス成分の二乗との和の平方根であり、合成インピーダンスに相当する。
導電性膜の膜厚は、上記の抵抗成分、リアクタンス成分、振幅成分(合成インピーダンス)、位相成分のうちの一つ以上の成分を用いて好適に求められる。検出対象の膜の性質、膜厚範囲等に応じて適切な成分が選択されてよい。振幅成分、位相成分は位相検波回路77で計算されてもよく、後段の構成で計算されてもよく、例えば制御コントローラで計算されてもよい。
また、本実施の形態では、位相検波回路77が、抵抗成分(検波信号X)及びリアクタンス成分(検波信号Y)を生成した。しかし、片方の成分を用いて膜厚を計測するのであれば、構成が簡略化されてよい。例えば、抵抗成分のみが必要な場合、スイッチ2B1〜2B4及び差動回路135は省略されてよい。
以上に、本実施の形態の位相検波回路77の好適な構成について説明した。上記のように、位相検波回路は、複数のアナログスイッチで構成され、検出信号が入力されると共に、基準信号がスイッチオンオフの制御信号として入力されるスイッチ回路と、スイッチ回路の出力側に設けられ、正負の入力端子への入力信号の差分に応じた信号を出力する差動回路とを備えてよい。スイッチ回路は、基準信号に応じて複数のアナログスイッチを開閉することにより、検出信号と基準信号を掛け合わせた信号を出力してよい。差動回路は、スイッチ回路からの信号を前記正負の入力端子に交互に入力することにより、検出信号と前記基準信号を掛け合わせた信号からDCオフセットをキャンセルしてよい。
この構成により、複数のアナログスイッチの開閉によって検出信号と基準信号の掛け算が実現される。ゲイン機能を持たないアナログスイッチにより検波が行われるので、ゲインドリフトが原理的に発生しない。また、スイッチ回路の出力を上記のように差動回路で受けることにより、DCオフセット成分をキャンセルすることができ、したがってオフセットドリフトも防ぐことができる。このようにして、ドリフトを低減でき、計測精度を向上できる。
なお、本実施の形態では、図2の基板観察装置31にて上述のスイッチ回路及び差動回路を含む位相検波回路77が採用された。図2の基板観察装置31は、第3のフィルタ回路73を含んでいた。変形例では、第3のフィルタ回路73が設けられていない基板観察装置31において、上記の位相検波回路77の構成が採用されてよい。この場合でも、上記の効果が得られる。
「ブリッジ回路の容量バランス回路/励磁側の安定化バラン」
図14は、図2のブリッジ回路71の構成を、周辺要素と共に示している。ブリッジ回路71においては、抵抗R1、可変抵抗VR1及び抵抗R3が直列に接続され、抵抗R2、可変抵抗VR2及び抵抗R4が直接に接続されている。抵抗R1、可変抵抗VR1及び抵抗R3が、抵抗R2、可変抵抗VR2及び抵抗R4と並列に接続されている。
抵抗R1、R2は検出コイル55に接続され、抵抗R3、R4がバランスコイル57に接続されている。また、可変抵抗VR1の中間端子が、検出コイル55及びバランスコイル57の中間点に接続され、かつ、接地されている。さらに、可変抵抗VR2の中間端子が、後段の第3のフィルタ回路73を介してアンプ部75(RFアンプ)へと接続されている。
上記構成により、可変抵抗VR1、VR2の抵抗値が、導電性膜が近傍に存在しないときに可変抵抗VR2の中間端子からの検出信号の出力が0になるように調整される。この調整により、導電性膜が存在しなければ、励磁コイル53が磁界を発生しても、検出コイル55及びバランスコイル57の起電力が相殺され、検出信号が現れない。そして、導電性膜が存在すると、起電力のバランスが崩れ、検出信号が現れる。バランスが崩れるのは、導電性膜と検出コイル55の距離が、導電性膜とバランスコイル57の距離より短いからである。
図14に示すように、本実施の形態の特徴として、ブリッジ回路71は、容量バランス回路151、153を有している。容量バランス回路151、153は、バリアブルコンデンサである。容量バランス回路151の一端が抵抗R1、R2及び検出コイル55に接続されており、他端は接地されている。容量バランス回路153の一端は抵抗R3、R4及びバランスコイル57に接続されており、他端は接地されている。
図15は、容量バランス回路151、153の効果を示している。図15は、インピーダンスの周波数特性であり、横軸は周波数であり、縦軸はインピーダンスである。点線は、容量バランス回路151、153が設けられていない場合の周波数特性であり、そして、実線は、容量バランス回路151、153が設けられた場合の周波数特性である。図示のように、容量バランス回路151、153を設けることにより、ブリッジ回路のインピーダンスが低下すると共に、フラットになる。
図の例では、使用周波数領域が1MHz〜32MHzであったとする。使用周波数は、検査対象の膜の種類及び厚さに応じて設定される。そして、容量バランス回路151、153の容量は、図示のように、使用周波数領域で周波数特性が平坦になるように調整される。周波数特性が広い範囲で平坦になるので、周波数特性を安定化し、かつ、広帯域化できる。
図16は、容量バランス回路151、153のさらに別の調整例を示している。この例では、センサー感度を高めるように容量が調整される。すなわち、図16では、容量を適切に調整することにより、使用する周波数に合わせて、コイルからブリッジ回路までの部分のインピーダンス特性が調整されている。これにより、ウエハの膜厚に対するセンサのインピーダンス変化を高めることができる。台形型の特性(図15の特性)と比べると、インピーダンス変化は、ΔZだけ増加している。例えば、周波数F0が、8MHz、2MHzに設定される。
容量調整は、基板観察装置1の製造時に行われてよい。また、容量調整が自動的に行われてもよい。例えば、基準信号の周波数と容量の関係が予め制御特性として設定されている。そして、容量バランス制御部が設けられ、容量バランス制御部は、基準信号の周波数に応じて容量バランス回路151、153の容量を調整する。これにより、周波数に応じて容量を最適値に調整することができる。
図14に戻ると、本実施の形態のもう一つの特徴として、励磁側の回路に安定化バラン155が設けられている。安定化バラン155は、基準信号源61と励磁コイル53の間に配置されている。より詳細には、安定化バラン155は、励磁回路35の駆動回路65の後段に設けられている。安定化バラン155は、励磁信号の平衡ドライブを実現し、制御振幅を安定化できる。
以上に本実施の形態のブリッジ回路と安定化バランについて説明した。本実施の形態では、検出部にブリッジ回路が接続され、ブリッジ回路が、インピーダンスの周波数特性を安定化するための容量バランス回路を有している。したがって、図15を参照して説明したように、ブリッジ回路のインピーダンスを下げると共に、周波数特性を安定化することができ、これにより計測精度を向上できる。
また、本実施の形態では、基準信号源と励磁部の間に、信号の不平衡を防ぐ安定化バランが設けられる。したがって、励磁信号の平衡ドライブを実現し、制御振幅を安定化することができ、計測精度を向上できる。
なお、本実施の形態では、図2の基板観察装置31にて上述の容量バランス回路151、153及び安定化バラン155が採用された。図2の基板観察装置31は、第3のフィルタ回路73を含んでいた。変形例では、第3のフィルタ回路73が設けられていない基板観察装置31において、容量バランス回路151、153及び安定化バラン155が採用されてよい。この場合でも、上記の効果が得られる。
「アース関連の構成の改良」
図17は、図2の基板観察装置31を別のかたちで示している。図17において、ケース161は、励磁回路基板163と受信回路基板165を収容している。ケース161は、前述したプリアンプのケースである。ケース161は筐体であり、ケース161のアースG3でもある。
センサ部33は、ケース161の外にある。より詳細には、図3及び図9を参照して説明したように、センサ部33は、ボビン51に巻かれた励磁コイル53、検出コイル55及び励磁コイル57であり、これらコイルがケース161の外に配置されている。
励磁回路基板163には、図2の励磁回路35が形成されている。励磁回路35は、基準信号源61、第1のフィルタ回路63、駆動回路65(アンプ)及び安定化バラン155を含む。
一方、受信回路基板165には、図2の受信回路37が形成されている。受信回路37は、ブリッジ回路71、第3のフィルタ回路73、アンプ部75、位相検波回路77及び第2のフィルタ回路79で構成されている。
さらに、本実施の形態の特徴として、励磁回路35に励磁回路バラン167が設けられ、受信回路37に受信回路バラン169が設けられている。励磁回路バラン167は、安定化バラン155と励磁コイル53の間に設けられている。また、受信回路バラン169は、位相検波回路77への基準信号の入力部分に設けられる。前述のように、位相検波回路77には、位相が90°ずれた2つの基準信号が入力される。そこで、受信回路バラン169は、実際には2つのバランであってよい。
上記の励磁回路バラン167は、励磁回路63に孤立したアースG1を形成する。同様に、受信回路バラン169は、受信回路65に孤立したアースG2を形成する。励磁回路63のアースG1と受信回路65のアースG2は、アース接続点171で接続されている。受信回路65においては、ブリッジ回路71がアースされており(図14では、可変抵抗VR1の中間端子が接地されている)、このアースG2が、アース接続点171に接続されている。アース接続点171には、さらに、センサ部33のアースも接続されている。アース接続点171は、ケース161のアースG3からは離れて配置されている。そして、アース接続点171が、ケース161のアースG3と接続される。
上記のように、本実施の形態では、励磁回路35に励磁回路バラン167が設けられ、受信回路37に受信回路バラン169が設けられ、励磁回路35と受信回路37がケース161に収容され、励磁回路35のアースと受信回路37のアースがアース接続点171で接続され、アース接続点171がケース161のアースと接続されている。
このようにして、励磁回路バラン167及び受信回路バラン169が設けられ、励磁回路35のアースG1と受信回路55のアースG2が分離される。これにより、励磁信号がアースを経由して受信回路37に回り込むのを防ぐことができる。また、励磁回路バラン167により励磁信号の平衡ドライブが行われ、受信回路バラン169により、位相検波回路77の基準信号の平衡ドライブが行われ、これにより、コモンノイズ信号の影響を低減できる。また、励磁回路53のアースG1と受信回路55のアースG3が一点、すなわちアース接続点171で接続され、そして、アース接続点171がケース161のアースG3と接続される。高周波を一点でアースすることができ、これにより、ノーマルノイズ及びコモンノイズを低減し、電磁界の外部放射を抑制できる。
なお、本実施の形態では、図2の基板観察装置31にて上述のバラン及びアースの構成が採用された。図2の基板観察装置31は、第3のフィルタ回路73を含んでいた。変形例では、第3のフィルタ回路73が設けられていない基板観察装置31において、上記の構成が採用されてよい。この場合でも、上記の効果が得られる。
以上に本発明の好適な実施の形態を説明した。しかし、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施の形態を変形可能なことはもちろんである。