JP5046448B2 - 半導体試験装置及びその試験方法 - Google Patents
半導体試験装置及びその試験方法 Download PDFInfo
- Publication number
- JP5046448B2 JP5046448B2 JP2001243994A JP2001243994A JP5046448B2 JP 5046448 B2 JP5046448 B2 JP 5046448B2 JP 2001243994 A JP2001243994 A JP 2001243994A JP 2001243994 A JP2001243994 A JP 2001243994A JP 5046448 B2 JP5046448 B2 JP 5046448B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- voltage
- pin
- lcd driver
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤドライバのショート試験を高速に行える半導体試験装置及びその試験方法に関する。
【０００２】
【従来の技術】
従来技術の例として、ＬＣＤドライバを試験する半導体試験装置の要部構成と動作について図４〜図６を参照して説明する。
ＬＣＤドライバを試験する半導体試験装置は、被試験デバイスをテストヘッドのＩＣソケットに搭載して各仕様を満たしているかどうかの各種項目の試験を行うが、あらかじめ被試験デバイスの各試験ピンが正しく接続されているかどうかのコンタクト試験をおこない、また隣接ピン間がショートしていないかどうかのショート試験をおこなう。
【０００３】
最初に、従来の半導体試験装置によるコンタクト試験について説明する。
図４に示すように、半導体試験装置のコンタクト試験をおこなう要部構成は、テストヘッド８０においてプログラマブルロード３１、３２と、コンパレータ４１、４２とで構成している。
そして、被試験デバイスのＬＣＤドライバ９０のコンタクト試験をおこなう。
但し、図と説明を簡明とするため、ＬＣＤドライバの試験ピンを２つとし、半導体試験装置もテストヘッド部のみとし、２ピン分の要部回路のみ示している。
【０００４】
被試験デバイスのＬＣＤドライバ９０は、液晶ディスプレイ（Liquid Crystal Display Device）をドライブするＩＣで、例えば、３８４ｃｈ、２５６階調のＴＦＴドライバは、４８チャンネルのＩ／Ｏピンと、１６チャンネルの基準（ＲＥＦ）電圧ピンと、３８４チャンネルのドライバピンと電源ピン等がある。
【０００５】
半導体試験装置のコンパレータ４１、４２は、ＬＣＤドライバ９０の出力電圧Ｖ１、Ｖ２を受けて、ハイ側の電圧ＶＯＨとロー側の電圧ＶＯＬとで電圧比較して、ＶＯＨ以上か、ＶＯＬ以下か、またはＶＯＨ＞Ｖｏ＞ＶＯＬかをそれぞれ比較出力する電圧比較手段である。
【０００６】
プログラマブルロード３１、３２は、ハイレベル（ＩＯＨ）側とローレベル（ＩＯＬ）側の２種類の定電流源による被試験デバイスの負荷であり、スレッショルド電圧ＶＴ１、ＶＴ２とダイオードのブリッジとにより、それぞれ電流吸引または電流印加をプログラム設定できる定電流源負荷手段である。
【０００７】
例えば、図６の（ａ）に示すように、被試験デバイスの出力電圧Ｖｏを０Ｖとし、下記設定をプログラムした場合、つまり被試験デバイスの出力電圧Ｖｏがスレッショルド電圧ＶＴよりも高いとき、ロー側の定電流ＩＯＬはダイオードＤ１を介してスレッショルド電圧ＶＴ側へ１００μＡ流れ、ハイ側の定電流ＩＯＨはダイオードＤ４を介して被試験デバイスのピンから１００μＡの電流を吸引する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ＝−１Ｖ
【０００８】
また、図６の（ｂ）に示すように、被試験デバイスの出力電圧Ｖｏを０Ｖとし、下記設定をプログラムしたとき、つまり被試験デバイスの出力電圧Ｖｏがスレッショルド電圧ＶＴよりも低い場合、ロー側の定電流ＩＯＬはダイオードＤ２を介して被試験デバイスのピンへ１００μＡ流れ、ハイ側の定電流ＩＯＨはダイオードＤ３を介してスレッショルド電圧ＶＴ側から１００μＡの電流を吸引する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ＝１Ｖ
【０００９】
次に、半導体試験装置のコンタクト試験方法の具体例について図４を参照して説明する。
例えば、ＬＣＤドライバ９０の試験ピンＰ１が正常にコンタクトされていて、試験ピンＰ２は断線等により正常にコンタクトされていない場合で、下記条件として説明する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ１＝ＶＴ２＝−１Ｖ
ＶＯＨ＝−０．６Ｖ
ＶＯＬ＝−０．８Ｖ
また、コンパレータ４１、４２のそれぞれのＧＯ／ＮＧの比較判定は下記とする。
ＶＯＨ以上のときＮＧ
ＶＯＨとＶＯＬとの間の範囲のときＧＯ
ＶＯＬ以下のときＮＧ
【００１０】
図４に示すように、ＬＣＤドライバ９０の試験ピンＰ１、Ｐ２は、デバイスの外側からみた場合、グランドと試験ピン間に寄生する等価ダイオードＤ１１、Ｄ１２がそれぞれ接続されている。
従って、試験ピンＰ１のコンタクトが正常であれば、試験ピンＰ１はプログラマブルロード３１に負荷接続されているので、ハイ側の定電流ＩＯＨにより電流吸引されてＰ１の電圧Ｖ１として、等価ダイオードＤ１１の順方向電圧−０．７Ｖを発生する。
そして、そのＰ１の電圧Ｖ１＝−０．７Ｖがコンパレータ４１により電圧比較され、ＶＯＨ＝−０．６ＶとＶＯＬ＝−０．８Ｖとの間の範囲となるのでＧＯ判定される。
【００１１】
一方、試験ピンＰ２のコンタクトが正常でなければ、試験ピンＰ２はプログラマブルロード３２に接続されていないから、ハイ側の定電流ＩＯＨにより電流吸引されないので、Ｐ２の電圧Ｖ２として、プログラマブルロード３２のスレッショルド電圧ＶＴ２＝−１Ｖを発生する。
そして、そのＰ２の電圧Ｖ２＝−１Ｖがコンパレータ４２により電圧比較され、ＶＯＬ＝−０．８Ｖ以下となるのでＮＧ判定される。
【００１２】
次に、半導体試験装置によるショート試験について説明する。
図５に示すように、半導体試験装置のショート試験をおこなう要部構成は、テストヘッド８０においてプログラマブルロード３１と、コンパレータ４１と、ＤＣテストユニット６０とで構成している。
そして、被試験デバイスのＬＣＤドライバ９０のショート試験をおこなう。
但し、コンタクト試験の場合と同様に、図と説明を簡明とするため、ＬＣＤドライバの試験ピンを２つとし、半導体試験装置もテストヘッド部のみとし、２ピン分の要部回路のみ示している。
【００１３】
ここで、プログラマブルロード３１と、コンパレータ４１と、ＬＣＤドライバ９０とはコンタクト試験において説明したので説明を省略する。
【００１４】
ＤＣテストユニット６０は、試験ピンに対して電圧印加電流測定及び電流印加電圧測定する機能を有するユニットであり、通常複数ユニット設けて同時に複数ピンの試験ができる。
【００１５】
次に、半導体試験装置のショート試験方法の具体例について図５を参照して説明する。
例えば、ＬＣＤドライバ９０のピンＰ１とピンＰ２とがショートしていない場合とショートしている場合とについて下記条件で説明する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ１＝−１Ｖ
ＶＯＨ＝−０．６Ｖ
ＶＯＬ＝−０．８Ｖ
ＤＣテストユニットの出力電圧＝０Ｖ
【００１６】
図５に示すように、ＬＣＤドライバ９０の試験ピンＰ１、Ｐ２は、デバイスの外側からみた場合、グランドとピン間に寄生する等価ダイオードＤ１１、Ｄ１２が接続されていると見なせる。
そして、試験ピンＰ１がピンＰ２とショートしていなければ、試験ピンＰ１はプログラマブルロード３１に負荷接続されているので、ハイ側の定電流ＩＯＨにより電流吸引されてＰ１の電圧Ｖ１として、等価ダイオードＤ１１の順方向電圧０．７Ｖを発生する。
【００１７】
そこで、コンパレータ４１、４２のそれぞれのＧＯ／ＮＧの比較判定は下記とする。
ＶＯＨ以上のときＮＧ
ＶＯＨとＶＯＬとの間の範囲のときＧＯ
ＶＯＬ以下のときＮＧ
従って、そのＰ１の電圧Ｖ１＝−０．７Ｖがコンパレータ４１により電圧比較され、ＶＯＨ＝−０．６ＶとＶＯＬ＝−０．８Ｖとの間となるのでＧＯ判定される。
【００１８】
一方、試験ピンＰ１と試験ピンＰ２とがショートしていれば、試験ピンＰ１の電圧Ｖ１＝Ｖ２＝０Ｖとなり、ＤＣテストユニット６０からプログラマブルロード３１のハイ側の定電流ＩＯＨが流れる。
そして、その試験ピンＰ１の電圧Ｖ１＝０Ｖがコンパレータ４１により電圧比較され、ＶＯＨ＝−０．６Ｖ以上となるのでＮＧ判定される。
【００１９】
従って、ショート試験をおこなう場合、ＬＣＤドライバの試験ピンが５１２ピンあれば、例えば、偶数ピンにコンパレータ、プログラマブルロードを負荷接続し、奇数ピンにＤＣテストユニットを接続して試験すれば、同時に試験できるが、ＤＣテストユニットはコストとスペースの関係で１６台位となっているので接続を替えて測定することとなる。
そのため、ＬＣＤドライバの試験ピンが５１２ピン、１０２４ピンと多数ある場合、ショート試験のための所要試験時間が長くなる。
【００２０】
【発明が解決しようとする課題】
上記説明のように、ショート試験をおこなう場合、ＬＣＤドライバの試験ピンが多数あれば、例えば、偶数ピンにコンパレータとし、奇数ピンにＤＣテストユニットを接続して試験すれば、同時に試験できるが、ＤＣテストユニットはコストとスペースの関係で１６台位となっているので接続を替えて測定することとなる。
そのため、ＬＣＤドライバの試験ピンが多数ある場合、ショート試験のための所要試験時間が長くなる。
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、ＬＣＤドライバのショート試験を高速に行える半導体試験装置を提供することにある。
【００２１】
【課題を解決するための手段】
即ち、上記目的を達成するためになされた本発明の第１は、グランドから第１の試験ピンに順方向電流を流す第１のダイオードと、第２の試験ピンから電源ピンに順方向電流を流す第２のダイオードとを有するＬＣＤドライバを試験する半導体試験装置において、ＬＣＤドライバの電源ピンに０Ｖの電圧をプログラム設定して供給する電源手段と、ＬＣＤドライバの第１の試験ピンの電圧を受けて負のハイ側の電圧と負のロー側の電圧とで比較する第１のコンパレータと、該第１のコンパレータに接続されて電流吸引する第１の定電流源負荷手段と、ＬＣＤドライバの第２の試験ピンの電圧を受けて正のハイ側の電圧と正のロー側の電圧とで比較する第２のコンパレータと、該第２のコンパレータに接続され電流印加する第２の定電流源負荷手段と、を具備して、前記第１の試験ピンと第２の試験ピンのコンタクト試験とショート試験とを同時におこなえることを特徴とした半導体試験装置を要旨としている。
【００２２】
また、上記目的を達成するためになされた本発明の第２は、
前記第１の定電流源負荷手段と第２の定電流源負荷手段とは、プログラムでスレッショルド電圧を設定して、定電流を吸引または印加できる負荷である請求項１記載の半導体試験装置を要旨としている。
【００２３】
また、上記目的を達成するためになされた本発明の第３は、
本発明の第１又は２記載の半導体試験装置の試験方法において、
前記電源手段からＬＣＤドライバの電源ピンに０Ｖの電圧を供給し、
前記第１の定電流源負荷手段により前記第１の試験ピンから電流吸引する負電圧を設定し、
前記第２の定電流源負荷手段により前記第２の試験ピンに電流印加する正電圧を設定し、
前記第１のコンパレータと第２のコンパレータにより電圧比較して、コンタクト試験とショート試験とを同時におこなうことを特徴とした半導体試験装置の試験方法を要旨としている。
【００２４】
【発明の実施の形態】
本発明のＬＣＤドライバを試験する半導体試験装置の要部構成と動作について図１〜図３を参照して説明する。
ＬＣＤドライバを試験する本発明の半導体試験装置は、被試験デバイスの試験ピンが正しく搭載されて接続されているかどうかのコンタクト試験と、隣接ピン間がショートしていないかどうかのショート試験とを同時におこなう。
【００２５】
図１に示すように、半導体試験装置の要部構成は、テストヘッド８０においてプログラマブルロード３１、３２と、コンパレータ４１、４２と、プログラマブル電源７０とで構成している。
そして、被試験デバイスのＬＣＤドライバ９０のコンタクト試験とショート試験とをおこなう。
但し、図と説明を簡明とするため、ＬＣＤドライバの試験ピンを２つ、電源ピンを１つとし、半導体試験装置もテストヘッド部のみとし、２ピン分の要部回路のみ示している。
【００２６】
被試験デバイスのＬＣＤドライバ９０と、プログラマブルロード３１、３２と、コンパレータ４１、４２と、ＬＣＤドライバ９０については従来技術において説明したので説明を省略する。
【００２７】
プログラマブル電源７０は、被試験デバイスのＬＣＤドライバ９０にプログラムした所定の定電圧を電源ピンＰｖに供給する電源手段であり、電源電流測定機能を有するものもある。
【００２８】
次に、半導体試験装置のコンタクト試験方法の具体例について下記条件とし図１を参照して説明する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ１＝−１Ｖ
ＶＴ２＝１Ｖ
ＶＯＨ１＝−０．６Ｖ
ＶＯＬ１＝−０．８Ｖ
ＶＯＨ２＝０．８Ｖ
ＶＯＬ２＝０．６Ｖ
プログラマブル電源の出力電圧Ｐｖ＝０Ｖ
【００２９】
図１に示すように、ＬＣＤドライバ９０の試験ピンＰ１、Ｐ２は、デバイスの外側からみた場合、グランドと試験ピン間に寄生する等価ダイオードＤ１１、Ｄ１２がそれぞれ接続され、電源と試験ピン間に寄生する等価ダイオードＤ２１、Ｄ２２がそれぞれ接続されていると見なせる。
【００３０】
そして、試験ピンＰ１のコンタクトが正常であれば、試験ピンＰ１はプログラマブルロード３１に負荷接続されているので、ハイ側の定電流ＩＯＨにより電流吸引されてＰ１の電圧Ｖ１として、等価ダイオードＤ１１の順方向電圧−０．７Ｖを発生する。
【００３１】
そこで、コンパレータ４１のＧＯ／ＮＧの比較判定は下記とする。
ＶＯＨ１以上のときＮＧ
ＶＯＨ１とＶＯＬ１との間の範囲のときＧＯ
ＶＯＬ１以下のときＮＧ
【００３２】
従って、試験ピンＰ１の電圧Ｖ１＝−０．７Ｖがコンパレータ４１により電圧比較され、ＶＯＨ１＝−０．６ＶとＶＯＬ１＝−０．８Ｖとの間の範囲となるのでＧＯ判定される。
【００３３】
また、試験ピンＰ２のコンタクトが正常であれば、試験ピンＰ２はプログラマブルロード３２に負荷接続されているので、ロー側の定電流ＩＯＬにより電流印加されてＰ２の電圧Ｖ２として、等価ダイオードＤ２２の順方向電圧０．７Ｖを発生する。
【００３４】
そこで、コンパレータ４２のＧＯ／ＮＧの比較判定は下記とする。
ＶＯＨ２以上のときＮＧ
ＶＯＨ２とＶＯＬ２との間の範囲のときＧＯ
ＶＯＬ２以下のときＮＧ
【００３５】
そして、そのＰ２の電圧Ｖ２＝０．７Ｖがコンパレータ４２により電圧比較され、ＶＯＨ２＝０．６ＶとＶＯＬ２＝０．８Ｖとの間の範囲となるのでＧＯ判定される。
【００３６】
一方、図２に示すように、試験ピンＰ１のコンタクトが断線等により正常でなければ、試験ピンＰ１は負荷のプログラマブルロード３１に実質的に接続されていないから、ハイ側の定電流ＩＯＨにより電流吸引されないので、Ｐ１の電圧Ｖ１として、プログラマブルロード３１のスレッショルド電圧ＶＴ１＝−１Ｖと同じになる。そして、そのピンＰ１の電圧Ｖ１＝−１Ｖがコンパレータ４１により電圧比較され、ＶＯＬ１＝−０．８Ｖよりも下となるのでＮＧ判定される。
【００３７】
また、図２に示すように、試験ピンＰ２のコンタクトが断線等により正常でなければ、試験ピンＰ２は負荷のプログラマブルロード３２に実質的に接続されていないから、ロー側の定電流ＩＯＬにより電流印加されないので、Ｐ１の電圧Ｖ１として、プログラマブルロード３２のスレッショルド電圧ＶＴ２＝１Ｖと同じになる。そして、そのピンＰ２の電圧Ｖ２＝１Ｖがコンパレータ４２により電圧比較され、ＶＯＨ２＝０．８Ｖよりも上となるのでＮＧ判定される。
【００３８】
次に、本発明の半導体試験装置のショート試験の具体例について図３を参照して説明する。
例えば、コンタクト試験と同じ下記条件設定した場合に、ＬＣＤドライバ９０のピンＰ１とピンＰ２とがショートしているとする。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ１＝−１Ｖ
ＶＴ２＝１Ｖ
ＶＯＨ１＝−０．６Ｖ
ＶＯＬ１＝−０．８Ｖ
ＶＯＨ２＝０．８Ｖ
ＶＯＬ２＝０．６Ｖ
プログラマブル電源の出力電圧Ｐｖ＝０Ｖ
【００３９】
また、コンパレータ４１のＧＯ／ＮＧの比較判定はコンタクト試験と同じ下記とする。
ＶＯＨ１以上のときＮＧ
ＶＯＨ１とＶＯＬ１との間の範囲のときＧＯ
ＶＯＬ１以下のときＮＧ
同様に、コンパレータ４２のＧＯ／ＮＧの比較判定はコンタクト試験と同じ下記とする。
ＶＯＨ２以上のときＮＧ
ＶＯＨ２とＶＯＬ２との間の範囲のときＧＯ
ＶＯＬ２以下のときＮＧ
【００４０】
図３に示すように、試験ピンＰ１がピンＰ２とショートしていれば、プログラマブルロード３２のロー側の定電流ＩＯＬは、試験ピンＰ２と試験ピンＰ１を介してプログラマブルロード３１のハイ側電流ＩＯＨとして電流吸引される。
また、プログラマブルロード３２のハイ側の定電流ＩＯＨはスレッショルド電圧ＶＴ２側から吸引し、プログラマブルロード３１のロー側の電流ＩＯＬはスレッショルド電圧ＶＴ１側へ流れる。
【００４１】
そして、プログラマブルロード３１とプログラマブルロード３２の各ダイオードの順方向電圧特性が同じであれば、ＬＣＤドライバのピンＰ１の電圧Ｖ１とピンＰ２の電圧Ｖ２は、スレッショルド電圧ＶＴ１とＶＴ２との中間値の電圧０Ｖとなる。
【００４２】
さらに、試験ピンＰ１の電圧Ｖ１＝０Ｖがコンパレータ４１により電圧比較され、ＶＯＨ１よりも上となるのでＮＧ判定される。また、試験ピンＰ２の電圧Ｖ２＝０Ｖがコンパレータ４２により電圧比較され、ＶＯＬ２よりも下となるのでＮＧ判定される。つまり、試験ピン１と試験ピン２とは、ショートしていると判定できる。
【００４３】
従って、本発明の半導体試験装置においては、コンタクト試験と同時にショート試験もおこなうことができるのでショート試験の時間が不要となり、ＬＣＤドライバの試験ピンが５１２ピン、１０２４ピンと多数ある場合は試験時間の短縮効果が大きい。
【００４４】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、本発明の半導体試験装置においては、コンタクト試験と同時にショート試験もおこなうことができるのでショート試験の時間が不要となり、ＬＣＤドライバの試験ピンが５１２ピン、１０２４ピンと多数ある場合は試験時間の短縮効果も大きい。
【図面の簡単な説明】
【図１】本発明の半導体試験装置の要部回路図である。
【図２】本発明の半導体試験装置のコンタクト試験の要部回路図である。
【図３】本発明の半導体試験装置のショート試験の要部回路図である。
【図４】従来の半導体試験装置のコンタクト試験の要部回路図である。
【図５】従来の半導体試験装置のショート試験の要部回路図である。
【図６】プログラマブルロードの回路図である。
【符号の説明】
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード
Ｄ１１、Ｄ１２、Ｄ２１、Ｄ２２ 等価ダイオード
Ｐ１、Ｐ２ ピン
Ｐｖ 電源ピン
３１、３２ プログラマブルロード
４１、４２ コンパレータ
６０ ＤＣテストユニット
７０ プログラマブル電源
８０ テストヘッド
９０ ＬＣＤドライバ
【発明の属する技術分野】
本発明は、ＬＣＤドライバのショート試験を高速に行える半導体試験装置及びその試験方法に関する。
【０００２】
【従来の技術】
従来技術の例として、ＬＣＤドライバを試験する半導体試験装置の要部構成と動作について図４〜図６を参照して説明する。
ＬＣＤドライバを試験する半導体試験装置は、被試験デバイスをテストヘッドのＩＣソケットに搭載して各仕様を満たしているかどうかの各種項目の試験を行うが、あらかじめ被試験デバイスの各試験ピンが正しく接続されているかどうかのコンタクト試験をおこない、また隣接ピン間がショートしていないかどうかのショート試験をおこなう。
【０００３】
最初に、従来の半導体試験装置によるコンタクト試験について説明する。
図４に示すように、半導体試験装置のコンタクト試験をおこなう要部構成は、テストヘッド８０においてプログラマブルロード３１、３２と、コンパレータ４１、４２とで構成している。
そして、被試験デバイスのＬＣＤドライバ９０のコンタクト試験をおこなう。
但し、図と説明を簡明とするため、ＬＣＤドライバの試験ピンを２つとし、半導体試験装置もテストヘッド部のみとし、２ピン分の要部回路のみ示している。
【０００４】
被試験デバイスのＬＣＤドライバ９０は、液晶ディスプレイ（Liquid Crystal Display Device）をドライブするＩＣで、例えば、３８４ｃｈ、２５６階調のＴＦＴドライバは、４８チャンネルのＩ／Ｏピンと、１６チャンネルの基準（ＲＥＦ）電圧ピンと、３８４チャンネルのドライバピンと電源ピン等がある。
【０００５】
半導体試験装置のコンパレータ４１、４２は、ＬＣＤドライバ９０の出力電圧Ｖ１、Ｖ２を受けて、ハイ側の電圧ＶＯＨとロー側の電圧ＶＯＬとで電圧比較して、ＶＯＨ以上か、ＶＯＬ以下か、またはＶＯＨ＞Ｖｏ＞ＶＯＬかをそれぞれ比較出力する電圧比較手段である。
【０００６】
プログラマブルロード３１、３２は、ハイレベル（ＩＯＨ）側とローレベル（ＩＯＬ）側の２種類の定電流源による被試験デバイスの負荷であり、スレッショルド電圧ＶＴ１、ＶＴ２とダイオードのブリッジとにより、それぞれ電流吸引または電流印加をプログラム設定できる定電流源負荷手段である。
【０００７】
例えば、図６の（ａ）に示すように、被試験デバイスの出力電圧Ｖｏを０Ｖとし、下記設定をプログラムした場合、つまり被試験デバイスの出力電圧Ｖｏがスレッショルド電圧ＶＴよりも高いとき、ロー側の定電流ＩＯＬはダイオードＤ１を介してスレッショルド電圧ＶＴ側へ１００μＡ流れ、ハイ側の定電流ＩＯＨはダイオードＤ４を介して被試験デバイスのピンから１００μＡの電流を吸引する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ＝−１Ｖ
【０００８】
また、図６の（ｂ）に示すように、被試験デバイスの出力電圧Ｖｏを０Ｖとし、下記設定をプログラムしたとき、つまり被試験デバイスの出力電圧Ｖｏがスレッショルド電圧ＶＴよりも低い場合、ロー側の定電流ＩＯＬはダイオードＤ２を介して被試験デバイスのピンへ１００μＡ流れ、ハイ側の定電流ＩＯＨはダイオードＤ３を介してスレッショルド電圧ＶＴ側から１００μＡの電流を吸引する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ＝１Ｖ
【０００９】
次に、半導体試験装置のコンタクト試験方法の具体例について図４を参照して説明する。
例えば、ＬＣＤドライバ９０の試験ピンＰ１が正常にコンタクトされていて、試験ピンＰ２は断線等により正常にコンタクトされていない場合で、下記条件として説明する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ１＝ＶＴ２＝−１Ｖ
ＶＯＨ＝−０．６Ｖ
ＶＯＬ＝−０．８Ｖ
また、コンパレータ４１、４２のそれぞれのＧＯ／ＮＧの比較判定は下記とする。
ＶＯＨ以上のときＮＧ
ＶＯＨとＶＯＬとの間の範囲のときＧＯ
ＶＯＬ以下のときＮＧ
【００１０】
図４に示すように、ＬＣＤドライバ９０の試験ピンＰ１、Ｐ２は、デバイスの外側からみた場合、グランドと試験ピン間に寄生する等価ダイオードＤ１１、Ｄ１２がそれぞれ接続されている。
従って、試験ピンＰ１のコンタクトが正常であれば、試験ピンＰ１はプログラマブルロード３１に負荷接続されているので、ハイ側の定電流ＩＯＨにより電流吸引されてＰ１の電圧Ｖ１として、等価ダイオードＤ１１の順方向電圧−０．７Ｖを発生する。
そして、そのＰ１の電圧Ｖ１＝−０．７Ｖがコンパレータ４１により電圧比較され、ＶＯＨ＝−０．６ＶとＶＯＬ＝−０．８Ｖとの間の範囲となるのでＧＯ判定される。
【００１１】
一方、試験ピンＰ２のコンタクトが正常でなければ、試験ピンＰ２はプログラマブルロード３２に接続されていないから、ハイ側の定電流ＩＯＨにより電流吸引されないので、Ｐ２の電圧Ｖ２として、プログラマブルロード３２のスレッショルド電圧ＶＴ２＝−１Ｖを発生する。
そして、そのＰ２の電圧Ｖ２＝−１Ｖがコンパレータ４２により電圧比較され、ＶＯＬ＝−０．８Ｖ以下となるのでＮＧ判定される。
【００１２】
次に、半導体試験装置によるショート試験について説明する。
図５に示すように、半導体試験装置のショート試験をおこなう要部構成は、テストヘッド８０においてプログラマブルロード３１と、コンパレータ４１と、ＤＣテストユニット６０とで構成している。
そして、被試験デバイスのＬＣＤドライバ９０のショート試験をおこなう。
但し、コンタクト試験の場合と同様に、図と説明を簡明とするため、ＬＣＤドライバの試験ピンを２つとし、半導体試験装置もテストヘッド部のみとし、２ピン分の要部回路のみ示している。
【００１３】
ここで、プログラマブルロード３１と、コンパレータ４１と、ＬＣＤドライバ９０とはコンタクト試験において説明したので説明を省略する。
【００１４】
ＤＣテストユニット６０は、試験ピンに対して電圧印加電流測定及び電流印加電圧測定する機能を有するユニットであり、通常複数ユニット設けて同時に複数ピンの試験ができる。
【００１５】
次に、半導体試験装置のショート試験方法の具体例について図５を参照して説明する。
例えば、ＬＣＤドライバ９０のピンＰ１とピンＰ２とがショートしていない場合とショートしている場合とについて下記条件で説明する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ１＝−１Ｖ
ＶＯＨ＝−０．６Ｖ
ＶＯＬ＝−０．８Ｖ
ＤＣテストユニットの出力電圧＝０Ｖ
【００１６】
図５に示すように、ＬＣＤドライバ９０の試験ピンＰ１、Ｐ２は、デバイスの外側からみた場合、グランドとピン間に寄生する等価ダイオードＤ１１、Ｄ１２が接続されていると見なせる。
そして、試験ピンＰ１がピンＰ２とショートしていなければ、試験ピンＰ１はプログラマブルロード３１に負荷接続されているので、ハイ側の定電流ＩＯＨにより電流吸引されてＰ１の電圧Ｖ１として、等価ダイオードＤ１１の順方向電圧０．７Ｖを発生する。
【００１７】
そこで、コンパレータ４１、４２のそれぞれのＧＯ／ＮＧの比較判定は下記とする。
ＶＯＨ以上のときＮＧ
ＶＯＨとＶＯＬとの間の範囲のときＧＯ
ＶＯＬ以下のときＮＧ
従って、そのＰ１の電圧Ｖ１＝−０．７Ｖがコンパレータ４１により電圧比較され、ＶＯＨ＝−０．６ＶとＶＯＬ＝−０．８Ｖとの間となるのでＧＯ判定される。
【００１８】
一方、試験ピンＰ１と試験ピンＰ２とがショートしていれば、試験ピンＰ１の電圧Ｖ１＝Ｖ２＝０Ｖとなり、ＤＣテストユニット６０からプログラマブルロード３１のハイ側の定電流ＩＯＨが流れる。
そして、その試験ピンＰ１の電圧Ｖ１＝０Ｖがコンパレータ４１により電圧比較され、ＶＯＨ＝−０．６Ｖ以上となるのでＮＧ判定される。
【００１９】
従って、ショート試験をおこなう場合、ＬＣＤドライバの試験ピンが５１２ピンあれば、例えば、偶数ピンにコンパレータ、プログラマブルロードを負荷接続し、奇数ピンにＤＣテストユニットを接続して試験すれば、同時に試験できるが、ＤＣテストユニットはコストとスペースの関係で１６台位となっているので接続を替えて測定することとなる。
そのため、ＬＣＤドライバの試験ピンが５１２ピン、１０２４ピンと多数ある場合、ショート試験のための所要試験時間が長くなる。
【００２０】
【発明が解決しようとする課題】
上記説明のように、ショート試験をおこなう場合、ＬＣＤドライバの試験ピンが多数あれば、例えば、偶数ピンにコンパレータとし、奇数ピンにＤＣテストユニットを接続して試験すれば、同時に試験できるが、ＤＣテストユニットはコストとスペースの関係で１６台位となっているので接続を替えて測定することとなる。
そのため、ＬＣＤドライバの試験ピンが多数ある場合、ショート試験のための所要試験時間が長くなる。
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、ＬＣＤドライバのショート試験を高速に行える半導体試験装置を提供することにある。
【００２１】
【課題を解決するための手段】
即ち、上記目的を達成するためになされた本発明の第１は、グランドから第１の試験ピンに順方向電流を流す第１のダイオードと、第２の試験ピンから電源ピンに順方向電流を流す第２のダイオードとを有するＬＣＤドライバを試験する半導体試験装置において、ＬＣＤドライバの電源ピンに０Ｖの電圧をプログラム設定して供給する電源手段と、ＬＣＤドライバの第１の試験ピンの電圧を受けて負のハイ側の電圧と負のロー側の電圧とで比較する第１のコンパレータと、該第１のコンパレータに接続されて電流吸引する第１の定電流源負荷手段と、ＬＣＤドライバの第２の試験ピンの電圧を受けて正のハイ側の電圧と正のロー側の電圧とで比較する第２のコンパレータと、該第２のコンパレータに接続され電流印加する第２の定電流源負荷手段と、を具備して、前記第１の試験ピンと第２の試験ピンのコンタクト試験とショート試験とを同時におこなえることを特徴とした半導体試験装置を要旨としている。
【００２２】
また、上記目的を達成するためになされた本発明の第２は、
前記第１の定電流源負荷手段と第２の定電流源負荷手段とは、プログラムでスレッショルド電圧を設定して、定電流を吸引または印加できる負荷である請求項１記載の半導体試験装置を要旨としている。
【００２３】
また、上記目的を達成するためになされた本発明の第３は、
本発明の第１又は２記載の半導体試験装置の試験方法において、
前記電源手段からＬＣＤドライバの電源ピンに０Ｖの電圧を供給し、
前記第１の定電流源負荷手段により前記第１の試験ピンから電流吸引する負電圧を設定し、
前記第２の定電流源負荷手段により前記第２の試験ピンに電流印加する正電圧を設定し、
前記第１のコンパレータと第２のコンパレータにより電圧比較して、コンタクト試験とショート試験とを同時におこなうことを特徴とした半導体試験装置の試験方法を要旨としている。
【００２４】
【発明の実施の形態】
本発明のＬＣＤドライバを試験する半導体試験装置の要部構成と動作について図１〜図３を参照して説明する。
ＬＣＤドライバを試験する本発明の半導体試験装置は、被試験デバイスの試験ピンが正しく搭載されて接続されているかどうかのコンタクト試験と、隣接ピン間がショートしていないかどうかのショート試験とを同時におこなう。
【００２５】
図１に示すように、半導体試験装置の要部構成は、テストヘッド８０においてプログラマブルロード３１、３２と、コンパレータ４１、４２と、プログラマブル電源７０とで構成している。
そして、被試験デバイスのＬＣＤドライバ９０のコンタクト試験とショート試験とをおこなう。
但し、図と説明を簡明とするため、ＬＣＤドライバの試験ピンを２つ、電源ピンを１つとし、半導体試験装置もテストヘッド部のみとし、２ピン分の要部回路のみ示している。
【００２６】
被試験デバイスのＬＣＤドライバ９０と、プログラマブルロード３１、３２と、コンパレータ４１、４２と、ＬＣＤドライバ９０については従来技術において説明したので説明を省略する。
【００２７】
プログラマブル電源７０は、被試験デバイスのＬＣＤドライバ９０にプログラムした所定の定電圧を電源ピンＰｖに供給する電源手段であり、電源電流測定機能を有するものもある。
【００２８】
次に、半導体試験装置のコンタクト試験方法の具体例について下記条件とし図１を参照して説明する。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ１＝−１Ｖ
ＶＴ２＝１Ｖ
ＶＯＨ１＝−０．６Ｖ
ＶＯＬ１＝−０．８Ｖ
ＶＯＨ２＝０．８Ｖ
ＶＯＬ２＝０．６Ｖ
プログラマブル電源の出力電圧Ｐｖ＝０Ｖ
【００２９】
図１に示すように、ＬＣＤドライバ９０の試験ピンＰ１、Ｐ２は、デバイスの外側からみた場合、グランドと試験ピン間に寄生する等価ダイオードＤ１１、Ｄ１２がそれぞれ接続され、電源と試験ピン間に寄生する等価ダイオードＤ２１、Ｄ２２がそれぞれ接続されていると見なせる。
【００３０】
そして、試験ピンＰ１のコンタクトが正常であれば、試験ピンＰ１はプログラマブルロード３１に負荷接続されているので、ハイ側の定電流ＩＯＨにより電流吸引されてＰ１の電圧Ｖ１として、等価ダイオードＤ１１の順方向電圧−０．７Ｖを発生する。
【００３１】
そこで、コンパレータ４１のＧＯ／ＮＧの比較判定は下記とする。
ＶＯＨ１以上のときＮＧ
ＶＯＨ１とＶＯＬ１との間の範囲のときＧＯ
ＶＯＬ１以下のときＮＧ
【００３２】
従って、試験ピンＰ１の電圧Ｖ１＝−０．７Ｖがコンパレータ４１により電圧比較され、ＶＯＨ１＝−０．６ＶとＶＯＬ１＝−０．８Ｖとの間の範囲となるのでＧＯ判定される。
【００３３】
また、試験ピンＰ２のコンタクトが正常であれば、試験ピンＰ２はプログラマブルロード３２に負荷接続されているので、ロー側の定電流ＩＯＬにより電流印加されてＰ２の電圧Ｖ２として、等価ダイオードＤ２２の順方向電圧０．７Ｖを発生する。
【００３４】
そこで、コンパレータ４２のＧＯ／ＮＧの比較判定は下記とする。
ＶＯＨ２以上のときＮＧ
ＶＯＨ２とＶＯＬ２との間の範囲のときＧＯ
ＶＯＬ２以下のときＮＧ
【００３５】
そして、そのＰ２の電圧Ｖ２＝０．７Ｖがコンパレータ４２により電圧比較され、ＶＯＨ２＝０．６ＶとＶＯＬ２＝０．８Ｖとの間の範囲となるのでＧＯ判定される。
【００３６】
一方、図２に示すように、試験ピンＰ１のコンタクトが断線等により正常でなければ、試験ピンＰ１は負荷のプログラマブルロード３１に実質的に接続されていないから、ハイ側の定電流ＩＯＨにより電流吸引されないので、Ｐ１の電圧Ｖ１として、プログラマブルロード３１のスレッショルド電圧ＶＴ１＝−１Ｖと同じになる。そして、そのピンＰ１の電圧Ｖ１＝−１Ｖがコンパレータ４１により電圧比較され、ＶＯＬ１＝−０．８Ｖよりも下となるのでＮＧ判定される。
【００３７】
また、図２に示すように、試験ピンＰ２のコンタクトが断線等により正常でなければ、試験ピンＰ２は負荷のプログラマブルロード３２に実質的に接続されていないから、ロー側の定電流ＩＯＬにより電流印加されないので、Ｐ１の電圧Ｖ１として、プログラマブルロード３２のスレッショルド電圧ＶＴ２＝１Ｖと同じになる。そして、そのピンＰ２の電圧Ｖ２＝１Ｖがコンパレータ４２により電圧比較され、ＶＯＨ２＝０．８Ｖよりも上となるのでＮＧ判定される。
【００３８】
次に、本発明の半導体試験装置のショート試験の具体例について図３を参照して説明する。
例えば、コンタクト試験と同じ下記条件設定した場合に、ＬＣＤドライバ９０のピンＰ１とピンＰ２とがショートしているとする。
ＩＯＬ＝１００μＡ
ＩＯＨ＝１００μＡ
ＶＴ１＝−１Ｖ
ＶＴ２＝１Ｖ
ＶＯＨ１＝−０．６Ｖ
ＶＯＬ１＝−０．８Ｖ
ＶＯＨ２＝０．８Ｖ
ＶＯＬ２＝０．６Ｖ
プログラマブル電源の出力電圧Ｐｖ＝０Ｖ
【００３９】
また、コンパレータ４１のＧＯ／ＮＧの比較判定はコンタクト試験と同じ下記とする。
ＶＯＨ１以上のときＮＧ
ＶＯＨ１とＶＯＬ１との間の範囲のときＧＯ
ＶＯＬ１以下のときＮＧ
同様に、コンパレータ４２のＧＯ／ＮＧの比較判定はコンタクト試験と同じ下記とする。
ＶＯＨ２以上のときＮＧ
ＶＯＨ２とＶＯＬ２との間の範囲のときＧＯ
ＶＯＬ２以下のときＮＧ
【００４０】
図３に示すように、試験ピンＰ１がピンＰ２とショートしていれば、プログラマブルロード３２のロー側の定電流ＩＯＬは、試験ピンＰ２と試験ピンＰ１を介してプログラマブルロード３１のハイ側電流ＩＯＨとして電流吸引される。
また、プログラマブルロード３２のハイ側の定電流ＩＯＨはスレッショルド電圧ＶＴ２側から吸引し、プログラマブルロード３１のロー側の電流ＩＯＬはスレッショルド電圧ＶＴ１側へ流れる。
【００４１】
そして、プログラマブルロード３１とプログラマブルロード３２の各ダイオードの順方向電圧特性が同じであれば、ＬＣＤドライバのピンＰ１の電圧Ｖ１とピンＰ２の電圧Ｖ２は、スレッショルド電圧ＶＴ１とＶＴ２との中間値の電圧０Ｖとなる。
【００４２】
さらに、試験ピンＰ１の電圧Ｖ１＝０Ｖがコンパレータ４１により電圧比較され、ＶＯＨ１よりも上となるのでＮＧ判定される。また、試験ピンＰ２の電圧Ｖ２＝０Ｖがコンパレータ４２により電圧比較され、ＶＯＬ２よりも下となるのでＮＧ判定される。つまり、試験ピン１と試験ピン２とは、ショートしていると判定できる。
【００４３】
従って、本発明の半導体試験装置においては、コンタクト試験と同時にショート試験もおこなうことができるのでショート試験の時間が不要となり、ＬＣＤドライバの試験ピンが５１２ピン、１０２４ピンと多数ある場合は試験時間の短縮効果が大きい。
【００４４】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、本発明の半導体試験装置においては、コンタクト試験と同時にショート試験もおこなうことができるのでショート試験の時間が不要となり、ＬＣＤドライバの試験ピンが５１２ピン、１０２４ピンと多数ある場合は試験時間の短縮効果も大きい。
【図面の簡単な説明】
【図１】本発明の半導体試験装置の要部回路図である。
【図２】本発明の半導体試験装置のコンタクト試験の要部回路図である。
【図３】本発明の半導体試験装置のショート試験の要部回路図である。
【図４】従来の半導体試験装置のコンタクト試験の要部回路図である。
【図５】従来の半導体試験装置のショート試験の要部回路図である。
【図６】プログラマブルロードの回路図である。
【符号の説明】
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード
Ｄ１１、Ｄ１２、Ｄ２１、Ｄ２２ 等価ダイオード
Ｐ１、Ｐ２ ピン
Ｐｖ 電源ピン
３１、３２ プログラマブルロード
４１、４２ コンパレータ
６０ ＤＣテストユニット
７０ プログラマブル電源
８０ テストヘッド
９０ ＬＣＤドライバ
Claims (3)
- グランドから第１の試験ピンに順方向電流を流す第１のダイオードと、第２の試験ピンから電源ピンに順方向電流を流す第２のダイオードとを有するＬＣＤドライバを試験する半導体試験装置において、
ＬＣＤドライバの電源ピンに０Ｖの電圧をプログラム設定して供給する電源手段と、
ＬＣＤドライバの第１の試験ピンの電圧を受けて負のハイ側の電圧と負のロー側の電圧とで比較する第１のコンパレータと、
該第１のコンパレータと第１の試験ピンとの間に接続されて電流吸引する第１の定電流源負荷手段と、
ＬＣＤドライバの第２の試験ピンの電圧を受けて正のハイ側の電圧と正のロー側の電圧とで比較する第２のコンパレータと、
該第２のコンパレータと第２の試験ピンとの間に接続されて電流印加する第２の定電流源負荷手段と、
を具備して、前記第１の試験ピンと第２の試験ピンのコンタクト試験とショート試験とを同時におこなえることを特徴とした半導体試験装置。 - 前記第１の定電流源負荷手段と第２の定電流源負荷手段とは、プログラムでスレッショルド電圧を設定して、定電流を吸引または印加できる負荷である請求項１記載の半導体試験装置。
- 請求項１又は２記載の半導体試験装置の試験方法において、
前記電源手段からＬＣＤドライバの電源ピンに０Ｖの電圧を供給し、
前記第１の定電流源負荷手段により前記第１の試験ピンから電流吸引する負のスレッショルド電圧を設定し、
前記第２の定電流源負荷手段により前記第２の試験ピンに電流印加する正のスレッショルド電圧を設定し、
前記第１のコンパレータにより、ＬＣＤドライバの前記第１の試験ピンの電圧を受けて負のハイ側の電圧と負のロー側の電圧とで比較し、
前記第２のコンパレータにより、ＬＣＤドライバの前記第２の試験ピンの電圧を受けて正のハイ側の電圧と正のロー側の電圧とで比較して、
コンタクト試験とショート試験とを同時におこなうことを特徴とした半導体試験装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243994A JP5046448B2 (ja) | 2001-08-10 | 2001-08-10 | 半導体試験装置及びその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243994A JP5046448B2 (ja) | 2001-08-10 | 2001-08-10 | 半導体試験装置及びその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003057284A JP2003057284A (ja) | 2003-02-26 |
| JP5046448B2 true JP5046448B2 (ja) | 2012-10-10 |
Family
ID=19073992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001243994A Expired - Fee Related JP5046448B2 (ja) | 2001-08-10 | 2001-08-10 | 半導体試験装置及びその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5046448B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144371A (ja) * | 1984-08-06 | 1986-03-04 | Mitsubishi Electric Corp | 半導体試験装置 |
| JPH0561433A (ja) * | 1991-09-02 | 1993-03-12 | Seiko Epson Corp | 表示制御回路 |
| JP2903946B2 (ja) * | 1993-05-19 | 1999-06-14 | 日本電気株式会社 | マルチチップ半導体装置 |
| JP3638697B2 (ja) * | 1996-01-22 | 2005-04-13 | 株式会社アドバンテスト | ドライバｉｃの出力抵抗測定器 |
| JP3246543B2 (ja) * | 1996-05-28 | 2002-01-15 | 日本電気株式会社 | 半導体装置の試験方法 |
| JP2000098004A (ja) * | 1998-09-24 | 2000-04-07 | Casio Comput Co Ltd | 半導体集積回路装置 |
| JP3640836B2 (ja) * | 1999-06-28 | 2005-04-20 | シャープ株式会社 | 複合半導体集積回路装置の接続試験方法 |
-
2001
- 2001-08-10 JP JP2001243994A patent/JP5046448B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003057284A (ja) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110763981B (zh) | 集成电路芯片的检测系统和方法 | |
| US9285417B2 (en) | Low-voltage IC test for defect screening | |
| CN110098184B (zh) | 晶体管器件的静电放电保护 | |
| CN101512360A (zh) | 用以测试集成电路的上电复位跳变点的方法和设备 | |
| US20060202707A1 (en) | Pin electronic for usage in an automatic test equipment for testing integrated circuits | |
| CN101949990A (zh) | Ic管脚开短路测试方法 | |
| CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
| US9613561B2 (en) | Display apparatus and method for controlling display apparatus | |
| KR100529615B1 (ko) | 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 | |
| US6556034B1 (en) | High speed and high accuracy DUT power supply with active boost circuitry | |
| EP1850139A1 (en) | Method and apparatus for silent detection | |
| JP5046448B2 (ja) | 半導体試験装置及びその試験方法 | |
| CN210720648U (zh) | 通用芯片开短路测试电路 | |
| US20070032998A1 (en) | Card for simulating peripheral component interconnect loads | |
| KR102006023B1 (ko) | 반도체 소자 테스트 장비 | |
| JPH08179011A (ja) | 半導体試験装置のピン試験回路 | |
| US7480583B2 (en) | Methods and apparatus for testing a circuit | |
| US7132876B2 (en) | System for discharging electronic circuitry | |
| US7154260B2 (en) | Precision measurement unit having voltage and/or current clamp power down upon setting reversal | |
| KR20040063576A (ko) | 누설 전류 측정에 의한 반도체 장치의 출력핀들에 대한단락/단선 테스트 방법 | |
| CN111273164A (zh) | 一种电压调整器动态emmi分析系统及分析方法 | |
| CN1298038C (zh) | 半导体装置 | |
| CN109814023A (zh) | 电源板测试装置 | |
| CN111722080B (zh) | 闩锁测试机台外部扩展电源装置及方法 | |
| Tyulevin et al. | Methods of the learning experiment of bipolar microcircuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120717 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |