JP5045418B2 - GaN-based LED element, GaN-based LED element manufacturing method, and GaN-based LED element manufacturing template - Google Patents

GaN-based LED element, GaN-based LED element manufacturing method, and GaN-based LED element manufacturing template Download PDF

Info

Publication number
JP5045418B2
JP5045418B2 JP2007328159A JP2007328159A JP5045418B2 JP 5045418 B2 JP5045418 B2 JP 5045418B2 JP 2007328159 A JP2007328159 A JP 2007328159A JP 2007328159 A JP2007328159 A JP 2007328159A JP 5045418 B2 JP5045418 B2 JP 5045418B2
Authority
JP
Japan
Prior art keywords
layer
gan
substrate
led element
void
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007328159A
Other languages
Japanese (ja)
Other versions
JP2009152334A (en
Inventor
晋 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2007328159A priority Critical patent/JP5045418B2/en
Publication of JP2009152334A publication Critical patent/JP2009152334A/en
Application granted granted Critical
Publication of JP5045418B2 publication Critical patent/JP5045418B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、発光素子構造の主要部をGaN系半導体で構成したLED素子である、GaN系LED素子に関する。本発明は、とりわけ、光取出し効率を高めたGaN系LED素子に関する。本発明は、また、GaN系LED素子の製造方法およびGaN系LED素子製造用テンプレートに関する。   The present invention relates to a GaN-based LED element, which is an LED element in which a main part of a light-emitting element structure is composed of a GaN-based semiconductor. In particular, the present invention relates to a GaN-based LED element with improved light extraction efficiency. The present invention also relates to a method for manufacturing a GaN-based LED element and a template for manufacturing a GaN-based LED element.

GaN系半導体は、化学式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で表される化合物半導体であり、3族窒化物半導体、窒化物系半導体などとも呼ばれる。p型およびn型のGaN系半導体層を積層してpn接合型の発光部を構成したGaN系LED素子は、緑色〜近紫外の光を発生することが可能である。pn接合型の発光部における量子効率を高めるための構造として、ダブルヘテロ構造、量子井戸構造などがよく知られている。 A GaN-based semiconductor is a compound semiconductor represented by the chemical formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), and is a group III nitride semiconductor. Also called a nitride-based semiconductor. A GaN-based LED element in which p-type and n-type GaN-based semiconductor layers are stacked to form a pn junction-type light-emitting portion can generate green to near-ultraviolet light. As a structure for increasing quantum efficiency in a pn junction type light emitting section, a double hetero structure, a quantum well structure, and the like are well known.

GaN系LED素子は、サファイア基板などの基板上に、MOVPE法などの気相成長法を用いて発光部を含むGaN系半導体膜を形成することにより、製造される。最近、ウェットエッチング処理により発光部を含むGaN系半導体膜に傾斜した端面を形成し、それによって光取出し効率を高めたGaN系LEDが開発されている(特許文献1〜3)。
特開2006−287208号公報 特開2007−116114号公報 特開2007−294566号公報
A GaN-based LED element is manufactured by forming a GaN-based semiconductor film including a light emitting portion on a substrate such as a sapphire substrate using a vapor phase growth method such as MOVPE. Recently, GaN-based LEDs have been developed in which an inclined end surface is formed on a GaN-based semiconductor film including a light-emitting portion by wet etching, thereby improving light extraction efficiency (Patent Documents 1 to 3).
JP 2006-287208 A JP 2007-116114 A JP 2007-294466 A

本発明の主な目的は、光取出し効率を高めた、新規な構造を有するGaN系LED素子を提供することである。   A main object of the present invention is to provide a GaN-based LED element having a novel structure with improved light extraction efficiency.

次の発明を開示する。
(1)基板と、GaN系半導体からなる第1の層と、GaN系半導体からなり発光部を含む第2の層と、をこの順に含む積層構造を備えたGaN系LED素子であって、前記第1の層に形成されたボイドを有し、ウェットエッチングにより形成されてなり前記基板側を向くように傾斜した前記第1の層の端面が、前記ボイド内に露出している、GaN系LED素子。
(2)前記基板が前記ボイド内に露出している、前記(1)に記載のGaN系LED素子。
(3)前記基板と前記第1の層との間に形成されGaN系半導体からなる第3の層を有し、該第3の層の表面に形成されたマスク層が前記ボイド内に露出している、前記(1)に記載のGaN系LED素子。
(4)前記基板の表面に形成されたマスク層が前記ボイド内に露出している、前記(1)に記載のGaN系LED素子。
(5)前記基板がGaN系半導体基板である、前記(4)に記載のGaN系LED素子。
(6)(a)基板と、該基板の上に形成されGaN系半導体からなる第1の層と、を有する半導体構造であって、前記第1の層の表面に開口する凹部が設けられ、ウェットエッチングにより形成されてなり前記基板側を向くように傾斜した前記第1の層の端面が前記凹部内に露出している、半導体構造を準備するステップと、(b)前記第1の層の上に、GaN系半導体からなり発光部を含む第2の層を、前記開口部を塞ぐように積層して、前記凹部の位置にボイドを形成するステップと、を有する、GaN系LED素子の製造方法。
(7)基板と、該基板の上に形成されGaN系半導体からなる第1の層と、を有するテンプレートであって、前記第1の層の表面に開口する凹部が設けられ、該凹部の開口部は5μmを超える直径を有する真球が通過できない大きさであり、ウェットエッチングにより形成されてなり前記基板側を向くように傾斜した前記第1の層の端面が前記凹部内に露出している、GaN系LED素子製造用テンプレート。
The following invention is disclosed.
(1) A GaN-based LED element having a laminated structure including a substrate, a first layer made of a GaN-based semiconductor, and a second layer made of a GaN-based semiconductor and including a light emitting portion in this order, A GaN-based LED having a void formed in the first layer and having an end face of the first layer which is formed by wet etching and is inclined so as to face the substrate side exposed in the void element.
(2) The GaN-based LED element according to (1), wherein the substrate is exposed in the void.
(3) A third layer made of a GaN-based semiconductor is formed between the substrate and the first layer, and a mask layer formed on the surface of the third layer is exposed in the void. The GaN-based LED element according to (1).
(4) The GaN-based LED element according to (1), wherein a mask layer formed on the surface of the substrate is exposed in the void.
(5) The GaN-based LED element according to (4), wherein the substrate is a GaN-based semiconductor substrate.
(6) (a) A semiconductor structure having a substrate and a first layer made of a GaN-based semiconductor formed on the substrate, wherein a recess opening in the surface of the first layer is provided, Providing a semiconductor structure in which an end face of the first layer formed by wet etching and inclined to face the substrate side is exposed in the recess; and (b) the first layer A second layer made of a GaN-based semiconductor and including a light emitting portion is stacked so as to close the opening, and a void is formed at the position of the concave portion. Method.
(7) A template having a substrate and a first layer made of a GaN-based semiconductor formed on the substrate, wherein a recess is formed on the surface of the first layer, and the opening of the recess The portion is sized so that a true sphere having a diameter exceeding 5 μm cannot pass through, and the end surface of the first layer which is formed by wet etching and is inclined so as to face the substrate side is exposed in the recess. A template for manufacturing GaN-based LED elements.

本発明に係るGaN系LED素子は、光取出し効率を高めたことにより発光出力に優れたものとなるので、屋内外の照明や、自動車のヘッドランプをはじめとする、高出力が要求される用途において、好適に用いることができる。   Since the GaN-based LED element according to the present invention has excellent light emission output by increasing the light extraction efficiency, it is used for applications that require high output such as indoor and outdoor lighting and automobile headlamps. In, it can use suitably.

(第1の実施形態)
本発明の第1の実施形態に係るGaN系LED素子の構造を図1に示す。図1(a)はLED素子を電極配置面側から見た平面図であり、図1(b)は図1(a)のX−X線の位置における断面図である。
(First embodiment)
FIG. 1 shows the structure of a GaN-based LED element according to the first embodiment of the present invention. FIG. 1A is a plan view of the LED element as viewed from the electrode arrangement surface side, and FIG. 1B is a cross-sectional view taken along the line XX in FIG.

図1に示すGaN系LED素子100は、基板10と、GaN系半導体からなる第1の層11と、GaN系半導体からなり発光部を含む第2の層12とを、この順に含む積層構造を備えている。第2の層12は、更に、pn接合型の発光部が構成されるように、n型層12aとp型層12bとを積層した構造を備えている。n型層12aの一部露出された表面上には負電極E1が形成されている。p型層12b上には、オーミック電極E2aと、その一部上に形成されたボンディングパッドE2bとからなる、正電極E2が設けられている。   A GaN-based LED element 100 shown in FIG. 1 has a laminated structure including a substrate 10, a first layer 11 made of a GaN-based semiconductor, and a second layer 12 made of a GaN-based semiconductor and including a light emitting portion in this order. I have. The second layer 12 further has a structure in which an n-type layer 12a and a p-type layer 12b are stacked so that a pn junction type light emitting unit is formed. A negative electrode E1 is formed on the partially exposed surface of the n-type layer 12a. On the p-type layer 12b, a positive electrode E2 including an ohmic electrode E2a and a bonding pad E2b formed on a part of the ohmic electrode E2a is provided.

GaN系LED素子100は、特徴的な構造として、第1の層11に形成された複数のボイドSを有している。ボイドS内には、基板10と、第1の層の端面11aと、第2の層12が露出している。基板10の露出面はボイド底面を、第1の層の端面11aはボイド側面を、そして、第2の層12の露出面はボイド上面を、それぞれ、構成している。
第1の層の端面11aは、ウェットエッチングによって形成されたものであり、基板10側を向くように傾斜している。図1(a)では、第1の層の端面11aの上端(ボイド上面の輪郭でもある)を、破線で表示している。
なお、第2の層12を気相成長法により形成する際などに生じた堆積物が、ボイドS内に露出した第1の層の端面11aや基板10の表面を覆う場合があるが、発明の作用効果に影響しない程度であれば、端面11aや基板10の表面は露出しているものと見なす。
The GaN-based LED element 100 has a plurality of voids S formed in the first layer 11 as a characteristic structure. In the void S, the substrate 10, the end face 11a of the first layer, and the second layer 12 are exposed. The exposed surface of the substrate 10 constitutes a void bottom surface, the end surface 11a of the first layer constitutes a void side surface, and the exposed surface of the second layer 12 constitutes a void upper surface.
The end surface 11a of the first layer is formed by wet etching, and is inclined so as to face the substrate 10 side. In FIG. 1A, the upper end (which is also the outline of the void upper surface) of the end surface 11a of the first layer is indicated by a broken line.
Note that deposits generated when the second layer 12 is formed by vapor deposition may cover the end surface 11a of the first layer and the surface of the substrate 10 exposed in the void S. As long as it does not affect the operational effects, the end surface 11a and the surface of the substrate 10 are considered to be exposed.

立体的形状を有するボイドSの内部(ガス物質で充たされている)と、ボイドSを取り囲む基板10およびGaN系半導体(第1の層11、第2の層12)との間に、大きな屈折率差が存在するために、GaN系LED素子100の内部では、ボイドSの影響による光の散乱、乱反射あるいは、これらに類した現象が生じる。このような現象は、LED素子内部における多重反射の発生を阻害する。その結果、第2の層12に設けられた発光部で生じる光が、効率よくLED素子100の外部に取り出されることになる。
更に、ボイドSの側壁面をなす第1の層の端面11aが、基板10の表面に垂直ではなく、基板10側を向くように傾斜していることによって、LED素子100の内部を素子面に平行な方向(基板10の表面に平行な方向)に進む光が、この端面11aの影響によって、素子面と交わる方向に曲がり易くなる。曲がった光は、基板10が透明な場合には基板10を透過して、また、正側のオーミック電極E2aが透明な場合には該電極E2a透過して、LED素子100の外部に効果的に取り出されることになる。
Between the inside of the void S having a three-dimensional shape (filled with a gas substance) and the substrate 10 and the GaN-based semiconductor (the first layer 11 and the second layer 12) surrounding the void S, a large Due to the difference in refractive index, light scattering, irregular reflection, or similar phenomena due to the influence of the void S occurs inside the GaN-based LED element 100. Such a phenomenon hinders the occurrence of multiple reflections inside the LED element. As a result, light generated in the light emitting unit provided in the second layer 12 is efficiently extracted outside the LED element 100.
Further, the end surface 11a of the first layer forming the side wall surface of the void S is inclined so as to face the substrate 10 side, not perpendicular to the surface of the substrate 10, so that the inside of the LED element 100 becomes the element surface. Light traveling in a parallel direction (a direction parallel to the surface of the substrate 10) is easily bent in a direction intersecting with the element surface due to the influence of the end surface 11a. The bent light is transmitted through the substrate 10 when the substrate 10 is transparent, and is transmitted through the electrode E2a when the positive ohmic electrode E2a is transparent. It will be taken out.

GaN系半導体よりも低い屈折率を有する透明基板(典型的にはサファイア基板)を用いた従来のGaN系LED素子では、GaN系半導体層をコアとする導波路構造が形成されるために、光がGaN系半導体層内を層に平行な方向に伝播する状態が極めて安定となり、光取り出し効率が著しく低くなる問題があった。それに対して、GaN系LED素子100は、基板10をサファイア基板とした場合であっても、上記ボイドSの作用によって、高い光取り出し効率を示すものとなる。   In a conventional GaN-based LED element using a transparent substrate (typically a sapphire substrate) having a refractive index lower than that of a GaN-based semiconductor, a waveguide structure having a GaN-based semiconductor layer as a core is formed. However, there is a problem that the state of propagating in the GaN-based semiconductor layer in the direction parallel to the layer becomes extremely stable, and the light extraction efficiency is remarkably lowered. On the other hand, the GaN-based LED element 100 exhibits high light extraction efficiency by the action of the void S even when the substrate 10 is a sapphire substrate.

次にGaN系LED素子100を構成する各部の好ましい態様を説明する。   Next, preferred embodiments of each part constituting the GaN-based LED element 100 will be described.

基板10は、GaN系半導体のエピタキシャル成長に使用可能なものであればよく、特に限定はされないが、好ましい基板としては、サファイア基板(A面、C面、M面、R面)、スピネル基板、SiC基板が挙げられる。   The substrate 10 is not particularly limited as long as it can be used for epitaxial growth of GaN-based semiconductors. Preferred substrates include sapphire substrates (A-plane, C-plane, M-plane, R-plane), spinel substrates, SiC A substrate is mentioned.

図1には示していないが、基板10と第1の層11との間には、GaNまたはAlGaNからなる低温バッファ層などの、公知のバッファ層を、任意に設けることができる。一実施形態では、GaN系LED素子100をフリップチップ実装した後などに、レーザリフトオフ法によって基板10を第1の層11から分離することができるように、このバッファ層をInGaNで形成してもよい。   Although not shown in FIG. 1, a known buffer layer such as a low-temperature buffer layer made of GaN or AlGaN can be arbitrarily provided between the substrate 10 and the first layer 11. In one embodiment, the buffer layer may be formed of InGaN so that the substrate 10 can be separated from the first layer 11 by a laser lift-off method after the GaN-based LED element 100 is flip-chip mounted. Good.

第1の層11の膜厚は、例えば、1μm〜20μmとすることができ、好ましくは、2μm〜10μmである。1μmよりも薄くすると、ボイドSの作用が弱くなる。20μmよりも厚くすると、層の成長に要する時間が長くなる等の理由から、製造効率が悪くなる。
第1の層11を構成するGaN系半導体の組成は特に限定されないが、好ましくは、高品質の単結晶層を比較的容易に得ることのできる、GaNである。ただし、LED素子の発光波長を紫外領域内に設定する場合には、該波長の光のエネルギーよりも広いバンドギャップを有するAlGaNとすることが好ましい。
第1の層11への不純物の添加は任意に行うことができるが、結晶性を悪くしないためには、少なくとも、基板10からの距離が2μm以下の領域には、不純物を添加しないようにすることが望ましい。なお、図1の例では、2つの電極E1、E2を共に第2の層12上に形成しているが、基板として導電性基板を用いる場合には、いずれか一方の電極を基板上に形成する構成を採用することができる。その場合には、基板と第2の層との間に電気的接続が形成されるようにする必要があるので、第1の層に不純物を添加して導電性を付与することが望ましい。
その他、第1の層11の内部には、応力歪の緩和、転位密度の低減、静電耐圧特性の改善その他、目的に応じて、様々なGaN系半導体層(積層体を含む)を設けることができる。
The film thickness of the first layer 11 can be, for example, 1 μm to 20 μm, and preferably 2 μm to 10 μm. If it is thinner than 1 μm, the action of the void S becomes weak. If it is thicker than 20 μm, the production efficiency deteriorates because the time required for the growth of the layer becomes long.
The composition of the GaN-based semiconductor constituting the first layer 11 is not particularly limited, but is preferably GaN from which a high-quality single crystal layer can be obtained relatively easily. However, when the emission wavelength of the LED element is set in the ultraviolet region, it is preferable to use AlGaN having a wider band gap than the energy of the light having the wavelength.
Impurities can be arbitrarily added to the first layer 11. However, in order not to deteriorate the crystallinity, at least a region having a distance of 2 μm or less from the substrate 10 should not be doped. It is desirable. In the example of FIG. 1, the two electrodes E1 and E2 are both formed on the second layer 12. However, when a conductive substrate is used as the substrate, either one of the electrodes is formed on the substrate. It is possible to adopt a configuration to In that case, since it is necessary to form an electrical connection between the substrate and the second layer, it is desirable to add conductivity to the first layer to impart conductivity.
In addition, various GaN-based semiconductor layers (including stacked bodies) are provided in the first layer 11 according to the purpose, such as relaxation of stress strain, reduction of dislocation density, improvement of electrostatic withstand voltage characteristics, etc. Can do.

GaN系LED素子100では、図1(a)に破線で示すように、ボイドS内に露出した第1の層の端面11aの上端の形状(ボイド上面の形状)がストライプ状であり、そのストライプ伸長方向が、図1(a)のX−X線に直交する方向となっている。一実施形態では、このストライプ伸長方向を変更して、このX−X線と平行としたり、あるいは、このX−X線と90度より小さい角度で交わる方向としてもよい。
ボイドSの台形状断面における上底の幅(ボイド上面の幅)は、例えば、0.1μm〜5μmとすることができる。この幅を0.1μmより狭くしてもLED素子に特性上の問題は生じないが、製造に高精度の加工技術が必要となることから、製造コストが上昇する。この幅を5μmより大きくした場合には、第2の層12の成長時に、第1の層の端面11a上や、基板10の露出面上にGaN系半導体が堆積し易くなるので、ボイドSの形状制御が難しくなる。また、ひとつのLED素子に設けることのできるボイドSの数が少なくなる。よって、ボイド上面の幅は、より好ましくは3μm以下であり、更に好ましくは1μm以下である。
ボイドSはできるだけ密に形成することが、LED素子100の光取り出し効率を高めるうえで好ましい。ボイドSを密に形成するほど、ひとつのLED素子に含まれる、傾斜したボイド側面の面積が増えるからである。ただし、ボイドSの数を増やし過ぎると、基板10と第1の層11との接合部の面積が小さくなるので、剥離の問題が生じる可能性がある。
In the GaN-based LED element 100, as shown by a broken line in FIG. 1A, the shape of the upper end of the end surface 11a of the first layer exposed in the void S (shape of the upper surface of the void) is a stripe shape, and the stripe The extending direction is a direction orthogonal to the XX line in FIG. In one embodiment, the stripe extending direction may be changed to be parallel to the XX line, or to intersect with the XX line at an angle smaller than 90 degrees.
The width of the upper base (the width of the upper surface of the void) in the trapezoidal cross section of the void S can be set to 0.1 μm to 5 μm, for example. Even if this width is narrower than 0.1 μm, there is no problem in characteristics of the LED element, but since a highly accurate processing technique is required for manufacturing, the manufacturing cost increases. When this width is larger than 5 μm, the GaN-based semiconductor is easily deposited on the end surface 11a of the first layer or on the exposed surface of the substrate 10 when the second layer 12 is grown. Shape control becomes difficult. In addition, the number of voids S that can be provided in one LED element is reduced. Therefore, the width of the upper surface of the void is more preferably 3 μm or less, and further preferably 1 μm or less.
It is preferable to form the voids S as densely as possible in order to increase the light extraction efficiency of the LED element 100. This is because as the voids S are formed more densely, the area of the inclined void side surface included in one LED element increases. However, if the number of voids S is increased too much, the area of the joint between the substrate 10 and the first layer 11 becomes small, which may cause a problem of peeling.

GaN系LED素子100では、ボイドS内の空間が閉じているが、限定されるものではなく、ボイドをLED素子の側面に開口するように形成することもできる。LED素子の側面に2つ以上の開口部を有するボイドを形成してもよいが、その場合には、第1の層がこのボイドによって分断されることになる。
また、ボイド上面の形状は、ボイドSのようなストライプ状に限定されるものではなく、長方形、正方形、正六角形などの多角形としてもよいし、円形などの、曲線で囲まれた形状とすることもできる。
ボイド上面を、多角形、円形等のドット状に形成する場合、ドットの配置はランダムであってもよいが、好ましくは、正方格子、斜方格子、三角格子、六角格子などの格子位置に規則的に配置する。
ボイド上面の形状はネット形状にすることもできる。ネット形状の例として、図2(a)〜(f)のそれぞれに示す形状が挙げられる(黒く塗り潰した領域がネット形状を構成している)。
In the GaN-based LED element 100, the space in the void S is closed. However, the present invention is not limited, and the void can be formed so as to open to the side surface of the LED element. A void having two or more openings may be formed on the side surface of the LED element, but in this case, the first layer is divided by the void.
The shape of the upper surface of the void is not limited to the stripe shape like the void S, but may be a polygon such as a rectangle, a square, or a regular hexagon, or a shape surrounded by a curve such as a circle. You can also.
When the void upper surface is formed in the shape of a dot such as a polygon or a circle, the dot arrangement may be random, but is preferably arranged at a lattice position such as a square lattice, an oblique lattice, a triangular lattice, or a hexagonal lattice. To arrange.
The shape of the upper surface of the void may be a net shape. Examples of the net shape include the shapes shown in each of FIGS. 2A to 2F (the blacked area constitutes the net shape).

ボイドS内に露出する第1の層の端面11aと、ボイド内に露出する基板10の表面とがなす角度は、好ましくは20度〜70度である。この角度は、この端面をウェットエッチングにより形成する際の、エッチング条件により制御が可能である。   The angle formed between the end surface 11a of the first layer exposed in the void S and the surface of the substrate 10 exposed in the void is preferably 20 to 70 degrees. This angle can be controlled by etching conditions when this end face is formed by wet etching.

第2の層12を構成するn型層12aとp型層12bは、2つの層が接合する部分に発光可能なpn接合部が形成されるように、各層を構成するGaN系半導体の組成や、添加する不純物の種類、添加量などを設定する。また、各層とも、電極と接する部分には、接触抵抗が十分に低くなる濃度に不純物を添加することが望ましい。
一例として、第2の層12を、第1の層11と接する側から順に、n型GaNコンタクト層(Si濃度5×1018cm−3、膜厚3μm)、5層のn型GaN障壁層(膜厚10nm)と4層のn型InGaN井戸層(膜厚5nm)とを交互に積層してなるMQW層、p型Al0.12Ga0.88Nクラッド層(Mg濃度8×1019cm−3、膜厚100nm)、p型Al0.02Ga0.98Nコンタクト層(Mg濃度8×1019cm−3、膜厚50nm)をこの順に積層した構造とすることができる。この場合、n型GaNコンタクト層とMQW層がn型層12aに含まれ、p型Al0.12Ga0.88Nクラッド層とp型Al0.02Ga0.98Nコンタクト層がp型層12bに含まれる。
この例において、n型GaNコンタクト層は、負電極が形成される層であるが、負電極から供給される電流を素子面に平行な方向に拡散させる役割も担っている。また、n型GaNコンタクト層は、ダブルヘテロ−MQW型の発光部を構成するn型クラッド層としての役割も担っている。n型GaNコンタクト層にn型クラッド層を兼用させる代わりに、n型コンタクト層とMQW層との間に、n型AlGaNクラッド層を設けることもできる。
また、第1の層を分断しないようにボイドを形成する場合には、n型コンタクト層を第1の層に設けることもできる。
The n-type layer 12a and the p-type layer 12b constituting the second layer 12 have a composition of the GaN-based semiconductor constituting each layer such that a pn junction capable of emitting light is formed at a portion where the two layers are joined. The type of impurities to be added, the amount added, etc. are set. Further, in each layer, it is desirable to add an impurity to a portion in contact with the electrode at a concentration at which the contact resistance is sufficiently low.
As an example, the n-type GaN contact layer (Si concentration 5 × 10 18 cm −3 , film thickness 3 μm), five n-type GaN barrier layers in order from the side in contact with the first layer 11. MQW layer formed by alternately stacking (film thickness 10 nm) and four n-type InGaN well layers (film thickness 5 nm), p-type Al 0.12 Ga 0.88 N cladding layer (Mg concentration 8 × 10 19 cm −3 , film thickness 100 nm), and a p-type Al 0.02 Ga 0.98 N contact layer (Mg concentration 8 × 10 19 cm −3 , film thickness 50 nm) may be stacked in this order. In this case, the n-type GaN contact layer and the MQW layer are included in the n-type layer 12a, and the p-type Al 0.12 Ga 0.88 N cladding layer and the p-type Al 0.02 Ga 0.98 N contact layer are p-type. Included in layer 12b.
In this example, the n-type GaN contact layer is a layer where a negative electrode is formed, but also plays a role of diffusing a current supplied from the negative electrode in a direction parallel to the element surface. The n-type GaN contact layer also serves as an n-type cladding layer that constitutes a double hetero-MQW light-emitting portion. Instead of using the n-type GaN contact layer also as the n-type cladding layer, an n-type AlGaN cladding layer may be provided between the n-type contact layer and the MQW layer.
In the case where a void is formed so as not to divide the first layer, an n-type contact layer can be provided in the first layer.

第2の層の構成が上記例示した構成に限定されないことは勿論である。GaN系LED素子100では、pn接合構造を構成するn型層とp型層が、n型層を下側にして積層されているが、この積層順は逆であってもよい。また、第2の層に設ける発光部は、pn接合型に限定されるものではなく、MIS型などであってもよい。
その他、第2の層の内部には、応力歪の緩和、転位密度の低減、静電耐圧特性の改善、発光効率の改善、接触抵抗の低下その他、目的に応じて、様々なGaN系半導体層(積層体を含む)を設けることができる。
Of course, the configuration of the second layer is not limited to the configuration exemplified above. In the GaN-based LED element 100, the n-type layer and the p-type layer constituting the pn junction structure are stacked with the n-type layer on the lower side, but this stacking order may be reversed. The light emitting portion provided in the second layer is not limited to the pn junction type, and may be a MIS type or the like.
In addition, in the second layer, there are various GaN-based semiconductor layers depending on the purpose, such as relaxation of stress strain, reduction of dislocation density, improvement of electrostatic withstand voltage characteristics, improvement of light emission efficiency, reduction of contact resistance, etc. (Including a laminate) can be provided.

負電極E1の材料、形状、形成方法などについては、この分野における公知技術を適宜参照することができる。好ましい負電極E1の一形態として、n型層12aと接する部分(オーミック電極)を透明導電性酸化物(ITO、IZO、AZO、FTO、ZnOなど)で形成し、その上に、ボンディングパッドとして金属層を形成したものが挙げられる。
この金属層の表層部は、ボンディングに用いられるワイヤまたはハンダの材料に応じて、Ag(銀)、Au(金)、Sn(錫)、In(インジウム)、Bi(ビスマス)、Cu(銅)、Zn(亜鉛)などから選ばれる金属の単体または合金を用いて形成することができる。
For the material, shape, formation method, and the like of the negative electrode E1, known techniques in this field can be referred to as appropriate. As a preferred form of the negative electrode E1, a portion (ohmic electrode) in contact with the n-type layer 12a is formed of a transparent conductive oxide (ITO, IZO, AZO, FTO, ZnO, etc.), and a metal as a bonding pad thereon. The thing which formed the layer is mentioned.
The surface layer of this metal layer is made of Ag (silver), Au (gold), Sn (tin), In (indium), Bi (bismuth), Cu (copper) depending on the wire or solder material used for bonding. , Zn (zinc), etc., and a single metal or an alloy thereof can be used.

正電極E2の材料、形状、形成方法などについては、この分野における公知技術を適宜参照することができる。好ましくは、オーミック電極E2aを透明導電性酸化物で形成する。GaN系LED素子100をフリップチップ実装用とする場合には、透明導電性酸化物で形成したオーミック電極E2a上に、ボンディングパッドの他に、反射膜を形成してもよい。反射膜は金属膜、誘電体(多層)膜、これらの積層膜とすることができる。   For the material, shape, formation method, and the like of the positive electrode E2, well-known techniques in this field can be referred to as appropriate. Preferably, the ohmic electrode E2a is formed of a transparent conductive oxide. When the GaN-based LED element 100 is used for flip chip mounting, a reflective film may be formed on the ohmic electrode E2a formed of a transparent conductive oxide in addition to the bonding pad. The reflective film can be a metal film, a dielectric (multilayer) film, or a laminated film thereof.

GaN系LED素子100は、次のようにして製造することができる。   The GaN-based LED element 100 can be manufactured as follows.

まず、図3に示すように、ウェハサイズの基板10の上にGaN系半導体からなる第1の層11を形成する。第1の層11は、MOVPE法、HVPE法、MBE法など、GaN系半導体のエピタキシャル成長に使用できる公知の気相成長法を用いて形成することができる。   First, as shown in FIG. 3, a first layer 11 made of a GaN-based semiconductor is formed on a wafer-sized substrate 10. The first layer 11 can be formed using a known vapor phase growth method that can be used for epitaxial growth of a GaN-based semiconductor, such as an MOVPE method, an HVPE method, or an MBE method.

次に、第1の層11の上面にSiOマスクを形成する。このSiOマスクには、フォトリソグラフィ技法を用いて、第1の層11に形成しようとするボイドの上面の形状に応じた窓部(マスクを除去した部分)を設ける。次に、ドライエッチング(好ましくは塩素系ガスを用いたRIE)により、第1の層11から、SiOマスクに設けた窓部に露出した部分を除去し、図4に示すように、断面が略矩形で基板10に達する凹部Tを形成する。なお、図4においてはSiOマスクの図示を省略している。 Next, a SiO 2 mask is formed on the upper surface of the first layer 11. The SiO 2 mask is provided with a window portion (a portion from which the mask is removed) corresponding to the shape of the upper surface of the void to be formed in the first layer 11 by using a photolithography technique. Next, by dry etching (preferably RIE using a chlorine-based gas), the exposed portion of the window provided in the SiO 2 mask is removed from the first layer 11, and the cross section is as shown in FIG. A recess T reaching the substrate 10 is formed in a substantially rectangular shape. In FIG. 4, the SiO 2 mask is not shown.

次に、SiOマスクを残したまま、ウェットエッチング法によって、凹部T内に露出した第1の層11の端面をエッチングすることにより、図5に示すように、傾斜した端面11aを形成する。なお、図5においては、SiOマスクの図示を省略している。
ウェットエッチングは、例えば、ウェハをエッチング液である約200℃のピロリン酸に浸漬することにより行うことができる。エッチング液としては、ピロリン酸の他に、オルトリン酸、硫酸、KOHなどを用いることができる。エッチング液の温度は、150℃〜300℃とすることが好ましい。第1の層の端面を傾斜面とするうえで好ましい温度範囲は200℃〜300℃である。
なお、第1の層に、ウェットエッチング法により傾斜した端面を形成する方法については、特許文献1〜3を参照してもよい。
ウェットエッチング後、フッ酸を用いてSiOマスクを除去する。SiOマスクの除去後における凹部Tの開口部のサイズが小さいほど、後に第2の層を形成する工程において該開口部が早く塞がるので、好ましい。よって、該開口部は、5μmを超える直径を有する真球が通過できない大きさとすることが好ましく、3μmを超える直径を有する真球が通過できない大きさとすることがより好ましく、1μmを超える直径を有する真球が通過できない大きさとすることが更に好ましい。該開口部の大きさが、上記SiOマスクに設ける窓部の大きさによって制御できることは、いうまでもない。
Next, while leaving the SiO 2 mask, the end face of the first layer 11 exposed in the recess T is etched by a wet etching method, thereby forming an inclined end face 11a as shown in FIG. In FIG. 5, the illustration of the SiO 2 mask is omitted.
The wet etching can be performed, for example, by immersing the wafer in about 200 ° C. pyrophosphoric acid as an etching solution. As an etchant, orthophosphoric acid, sulfuric acid, KOH, etc. can be used in addition to pyrophosphoric acid. The temperature of the etching solution is preferably 150 ° C. to 300 ° C. A preferable temperature range is 200 ° C. to 300 ° C. when the end surface of the first layer is an inclined surface.
Note that Patent Documents 1 to 3 may be referred to for a method of forming an inclined end surface on the first layer by a wet etching method.
After the wet etching, the SiO 2 mask is removed using hydrofluoric acid. It is preferable that the size of the opening of the recess T after the removal of the SiO 2 mask is smaller because the opening is closed earlier in the step of forming the second layer later. Therefore, it is preferable that the opening has a size in which a true sphere having a diameter exceeding 5 μm cannot pass, more preferably a size in which a true sphere having a diameter exceeding 3 μm cannot pass, and a diameter exceeding 1 μm. More preferably, the size of the true sphere cannot pass. Needless to say, the size of the opening can be controlled by the size of the window provided in the SiO 2 mask.

次に、上記手順により作製したテンプレート上に、図6に示すように、GaN系半導体からなり発光部を含む第2の層12を、凹部Tの開口部を塞ぐように形成する。それによって、凹部Tの位置にはボイドSが形成される。
第2の層12の形成は、MOVPE法またはMBE法を用いて行うことが好ましい。ラテラル成長が促進される条件を用いることにより、凹部T内にGaN系半導体が堆積する前に、凹部Tの開口部を塞ぐことができる。MOVPE法の場合には、成長温度を高くするほど、また、成長炉内の水素分圧を低くするほど、GaN系半導体のラテラル成長が促進されることが知られている。減圧条件を用いることも、ラテラル成長を促進するうえで好ましく、その場合、成長炉内のアンモニア分圧を高くすることが、より好ましい。
なお、第2の層12を構成する層のうち、ラテラル成長が促進される条件で成長させるのは、初期に形成する層(凹部Tの開口部が塞がる時点までに形成する層)だけであってもよい。凹部Tの開口部が塞がった後に形成する層は、それぞれの層にとって最適な成長条件を用いて成長させればよい。
Next, as shown in FIG. 6, the second layer 12 made of a GaN-based semiconductor and including the light emitting portion is formed on the template manufactured by the above procedure so as to close the opening of the recess T. Thereby, a void S is formed at the position of the recess T.
The formation of the second layer 12 is preferably performed using the MOVPE method or the MBE method. By using conditions that promote lateral growth, the opening of the recess T can be closed before the GaN-based semiconductor is deposited in the recess T. In the case of the MOVPE method, it is known that lateral growth of a GaN-based semiconductor is promoted as the growth temperature is raised and the hydrogen partial pressure in the growth furnace is lowered. It is also preferable to use reduced pressure conditions in order to promote lateral growth. In that case, it is more preferable to increase the ammonia partial pressure in the growth furnace.
Of the layers constituting the second layer 12, only the layer formed at the initial stage (the layer formed before the opening of the recess T is closed) is grown under the conditions that promote lateral growth. May be. The layer formed after the opening of the recess T is closed may be grown using growth conditions optimal for each layer.

第2の層12を形成した後は、通常の方法を用いて、負電極E1の形成と、正電極E2の形成を行う。デバイス分離のための分離溝の形成、絶縁保護膜の形成などは、必要に応じて行ってよい。最後に、スクライバー、ダイサー、レーザ加工機などを用いて、ウェハからチップ状のLED素子を切り出す。   After the second layer 12 is formed, the negative electrode E1 and the positive electrode E2 are formed using a normal method. Formation of isolation grooves for device isolation, formation of an insulating protective film, and the like may be performed as necessary. Finally, a chip-like LED element is cut out from the wafer using a scriber, a dicer, a laser processing machine, or the like.

(第2の実施形態)
本発明の第2の実施形態に係るGaN系LED素子の構造を図7に示す。図7(a)はLED素子を電極配置面側から見た平面図であり、図7(b)は図7(a)のX−X線の位置における断面図である。
(Second Embodiment)
FIG. 7 shows the structure of a GaN-based LED element according to the second embodiment of the present invention. Fig.7 (a) is the top view which looked at the LED element from the electrode arrangement | positioning surface side, FIG.7 (b) is sectional drawing in the position of the XX line of Fig.7 (a).

図7に示すGaN系LED素子200は、基板10と、GaN系半導体からなる第1の層11と、GaN系半導体からなり発光部を含む第2の層12とを、この順に含む積層構造を備えている。基板10と第1の層11との間には、GaN系半導体からなる第3の層13が形成されている。第3の層13の表面には、GaN系半導体の成長を阻害する性質を有する、SiOからなるマスク層Mが部分的に形成されている。第1の層11は、第3の層13の表面がマスク層Mに覆われずに露出した部分から、マスク層Mの表面を覆うように成長している。このような成長態様は、ELO(Epitaxial Lateral Overgrowth)として知られている。
第2の層12は、更に、pn接合型の発光部が構成されるように、n型層12aとp型層12bとを積層した構造を備えている。n型層12aの一部露出された表面上には負電極E1が形成されている。p型層12b上には、オーミック電極E2aと、その一部上に形成されたボンディングパッドE2bとからなる、正電極E2が設けられている。
A GaN-based LED element 200 shown in FIG. 7 has a laminated structure including a substrate 10, a first layer 11 made of a GaN-based semiconductor, and a second layer 12 made of a GaN-based semiconductor and including a light emitting portion in this order. I have. A third layer 13 made of a GaN-based semiconductor is formed between the substrate 10 and the first layer 11. On the surface of the third layer 13 has the property of inhibiting the growth of a GaN-based semiconductor, the mask layer M made of SiO 2 is partially formed. The first layer 11 grows so as to cover the surface of the mask layer M from a portion where the surface of the third layer 13 is exposed without being covered by the mask layer M. Such a growth mode is known as ELO (Epitaxial Lateral Overgrowth).
The second layer 12 further has a structure in which an n-type layer 12a and a p-type layer 12b are stacked so that a pn junction type light emitting unit is formed. A negative electrode E1 is formed on the partially exposed surface of the n-type layer 12a. On the p-type layer 12b, a positive electrode E2 including an ohmic electrode E2a and a bonding pad E2b formed on a part of the ohmic electrode E2a is provided.

GaN系LED素子200は、第1の層11に形成された複数のボイドSを有している。ボイドS内には、マスク層Mと、第1の層の端面11aと、第2の層12が露出している。マスク層Mの露出面はボイド底面を、第1の層の端面11aはボイド側面を、そして、第2の層12の露出面はボイド上面を、それぞれ、構成している。
第1の層の端面11aは、ウェットエッチングによって形成されたものであり、基板10側を向くように傾斜している。図7(a)では、第1の層の端面11aの上端(ボイド上面の輪郭でもある)を、破線で表示している。
なお、第2の層12を気相成長法により形成する際などに生じた堆積物が、ボイドS内に露出した第1の層の端面11aやマスク層Mの表面を覆う場合があるが、発明の作用効果に影響しない程度であれば、端面11aやマスク層Mの表面は露出しているものと見なす。
The GaN-based LED element 200 has a plurality of voids S formed in the first layer 11. In the void S, the mask layer M, the end surface 11a of the first layer, and the second layer 12 are exposed. The exposed surface of the mask layer M constitutes a void bottom surface, the end surface 11a of the first layer constitutes a void side surface, and the exposed surface of the second layer 12 constitutes a void upper surface.
The end surface 11a of the first layer is formed by wet etching, and is inclined so as to face the substrate 10 side. In FIG. 7A, the upper end (which is also the outline of the void upper surface) of the end surface 11a of the first layer is indicated by a broken line.
Note that deposits generated when the second layer 12 is formed by vapor deposition may cover the end surface 11a of the first layer exposed in the void S or the surface of the mask layer M. As long as the effect of the invention is not affected, the end face 11a and the surface of the mask layer M are considered to be exposed.

GaN系LED素子200を製造する場合、第1の層11を形成した後、第3の層13上に形成されたマスク層Mの上部に、ドライエッチングによって、断面が略矩形でマスク層Mに達する凹部を形成する。そして、ウェットエッチング法によって、凹部内に露出した第1の層11の端面を、傾斜面となるようにエッチングする。マスク層Mは、このウェットエッチング処理の際には、第3の層13がエッチングされるのを防ぐ保護膜として作用する。
第1の層11を形成した後の、第2の層12、負電極E1および正電極E2の形成は、第1の実施形態の場合と同様にして行うことができる。
When the GaN-based LED element 200 is manufactured, after the first layer 11 is formed, the mask layer M having a substantially rectangular cross section is formed on the mask layer M formed on the third layer 13 by dry etching. Reaching recess is formed. Then, the end surface of the first layer 11 exposed in the recess is etched by a wet etching method so as to be an inclined surface. The mask layer M functions as a protective film that prevents the third layer 13 from being etched during the wet etching process.
Formation of the second layer 12, the negative electrode E1, and the positive electrode E2 after the formation of the first layer 11 can be performed in the same manner as in the first embodiment.

(第3の実施形態)
本発明の第3の実施形態に係るGaN系LED素子の構造を図8に示す。図8(a)はLED素子を電極配置面側から見た平面図であり、図8(b)は図8(a)のX−X線の位置における断面図である。
(Third embodiment)
FIG. 8 shows the structure of a GaN-based LED element according to the third embodiment of the present invention. Fig.8 (a) is the top view which looked at the LED element from the electrode arrangement | positioning surface side, FIG.8 (b) is sectional drawing in the position of the XX line of Fig.8 (a).

図8に示すGaN系LED素子300は、基板10と、GaN系半導体からなる第1の層11と、GaN系半導体からなり発光部を含む第2の層12とを、この順に含む積層構造を備えている。基板10の表面には、GaN系半導体の成長を阻害する性質を有する、SiOからなるマスク層Mが部分的に形成されている。第1の層11は、基板10の表面がマスク層Mに覆われずに露出した部分から、マスク層Mの表面を覆うように成長している。このようなELOの効果によって、第1の層11は転位欠陥の密度の低減された高品質な結晶層となる。
第2の層12は、更に、pn接合型の発光部が構成されるように、n型層12aとp型層12bとを積層した構造を備えている。n型層12aの一部露出された表面上には負電極E1が形成されている。p型層12b上には、オーミック電極E2aと、その一部上に形成されたボンディングパッドE2bとからなる、正電極E2が設けられている。
A GaN-based LED element 300 shown in FIG. 8 has a laminated structure including a substrate 10, a first layer 11 made of a GaN-based semiconductor, and a second layer 12 made of a GaN-based semiconductor and including a light emitting portion in this order. I have. On the surface of the substrate 10, a mask layer M made of SiO 2 having a property of inhibiting the growth of the GaN-based semiconductor is partially formed. The first layer 11 grows so as to cover the surface of the mask layer M from a portion where the surface of the substrate 10 is exposed without being covered with the mask layer M. By such an ELO effect, the first layer 11 becomes a high-quality crystal layer with a reduced density of dislocation defects.
The second layer 12 further has a structure in which an n-type layer 12a and a p-type layer 12b are stacked so that a pn junction type light emitting unit is formed. A negative electrode E1 is formed on the partially exposed surface of the n-type layer 12a. On the p-type layer 12b, a positive electrode E2 including an ohmic electrode E2a and a bonding pad E2b formed on a part of the ohmic electrode E2a is provided.

GaN系LED素子300は、第1の層11に形成された複数のボイドSを有している。ボイドS内には、マスク層Mと、第1の層の端面11aと、第2の層12が露出している。マスク層Mの露出面はボイド底面を、第1の層の端面11aはボイド側面を、そして、第2の層12の露出面はボイド上面を、それぞれ、構成している。
第1の層の端面11aは、ウェットエッチングによって形成されたものであり、基板10側を向くように傾斜している。図8(a)では、第1の層の端面11aの上端(ボイド上面の輪郭でもある)を、破線で表示している。
なお、第2の層12を気相成長法により形成する際などに生じた堆積物が、ボイドS内に露出した第1の層の端面11aやマスク層Mの表面を覆う場合があるが、発明の作用効果に影響しない程度であれば、端面11aやマスク層Mの表面は露出しているものと見なす。
The GaN-based LED element 300 has a plurality of voids S formed in the first layer 11. In the void S, the mask layer M, the end surface 11a of the first layer, and the second layer 12 are exposed. The exposed surface of the mask layer M constitutes a void bottom surface, the end surface 11a of the first layer constitutes a void side surface, and the exposed surface of the second layer 12 constitutes a void upper surface.
The end surface 11a of the first layer is formed by wet etching, and is inclined so as to face the substrate 10 side. In FIG. 8A, the upper end (which is also the outline of the void upper surface) of the end surface 11a of the first layer is indicated by a broken line.
Note that deposits generated when the second layer 12 is formed by vapor deposition may cover the end surface 11a of the first layer exposed in the void S or the surface of the mask layer M. As long as the effect of the invention is not affected, the end face 11a and the surface of the mask layer M are considered to be exposed.

GaN系LED素子300を製造する場合、第1の層11を形成した後、基板10上に形成されたマスクMの上部に、ドライエッチングによって、断面が略矩形でマスク層Mに達する凹部を形成する。そして、ウェットエッチング法によって、凹部内に露出した第1の層11の端面を、傾斜面となるようにエッチングする。この第3の実施形態において、基板10としてGaN半導体基板(GaN基板、AlGaN基板、AlN基板など)を用いた場合には、マスク層Mは、このウェットエッチング処理の際に基板10がエッチングされるのを防ぐ保護膜として作用する。
第1の層11を形成した後の、第2の層12、負電極E1および正電極E2の形成は、第1の実施形態の場合と同様にして行うことができる。
In the case of manufacturing the GaN-based LED element 300, after forming the first layer 11, a concave portion reaching the mask layer M having a substantially rectangular cross section is formed on the upper portion of the mask M formed on the substrate 10 by dry etching. To do. Then, the end surface of the first layer 11 exposed in the recess is etched by a wet etching method so as to be an inclined surface. In the third embodiment, when a GaN semiconductor substrate (GaN substrate, AlGaN substrate, AlN substrate, etc.) is used as the substrate 10, the mask layer M is etched in the wet etching process. Acts as a protective film to prevent
Formation of the second layer 12, the negative electrode E1, and the positive electrode E2 after the formation of the first layer 11 can be performed in the same manner as in the first embodiment.

本発明の一実施形態に係るGaN系LED素子の構造を示す図であり、図1(a)はLED素子を電極配置面側から見た平面図であり、図1(b)は、図1(a)のX−X線の位置における断面図である。It is a figure which shows the structure of the GaN-type LED element which concerns on one Embodiment of this invention, FIG. 1 (a) is the top view which looked at the LED element from the electrode arrangement | positioning surface side, FIG.1 (b) is FIG. It is sectional drawing in the position of the XX line of (a). ネット形状を例示するための図である。It is a figure for illustrating a net shape. 図1に示すGaN系LED素子の製造工程を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the GaN-type LED element shown in FIG. 図1に示すGaN系LED素子の製造工程を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the GaN-type LED element shown in FIG. 図1に示すGaN系LED素子の製造工程を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the GaN-type LED element shown in FIG. 図1に示すGaN系LED素子の製造工程を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the GaN-type LED element shown in FIG. 本発明の一実施形態に係るGaN系LED素子の構造を示す図であり、図7(a)はLED素子を電極配置面側から見た平面図であり、図7(b)は、図7(a)のX−X線の位置における断面図である。It is a figure which shows the structure of the GaN-type LED element which concerns on one Embodiment of this invention, FIG.7 (a) is the top view which looked at the LED element from the electrode arrangement | positioning surface side, FIG.7 (b) is FIG. It is sectional drawing in the position of the XX line of (a). 本発明の一実施形態に係るGaN系LED素子の構造を示す図であり、図8(a)はLED素子を電極配置面側から見た平面図であり、図8(b)は、図8(a)のX−X線の位置における断面図である。It is a figure which shows the structure of the GaN-type LED element which concerns on one Embodiment of this invention, Fig.8 (a) is the top view which looked at the LED element from the electrode arrangement | positioning surface side, FIG.8 (b) is FIG. It is sectional drawing in the position of the XX line of (a).

符号の説明Explanation of symbols

100、200、300 GaN系LED素子
10 基板
11 第1の層
11a 第1の層の端面
12 第2の層
12a n型層
12b p型層
13 第3の層
E1 負電極
E2 正電極
S ボイド
T 凹部
M マスク層
100, 200, 300 GaN-based LED element 10 Substrate 11 First layer 11a First layer end face 12 Second layer 12a n-type layer 12b p-type layer 13 Third layer E1 Negative electrode E2 Positive electrode S Void T Recess M Mask layer

Claims (8)

基板と、GaN系半導体からなる第1の層と、GaN系半導体からなり発光部を含む第2の層と、をこの順に含む積層構造を備えたGaN系LED素子であって、
前記第1の層に形成されたボイドを有し、
該第1の層を厚さ方向に貫通する貫通孔の側壁が、該ボイドの内外を画す境界の一部をなしており、
該側壁は前記基板側を向くように傾斜している、
GaN系LED素子。
A GaN-based LED element having a laminated structure including a substrate, a first layer made of a GaN-based semiconductor, and a second layer made of a GaN-based semiconductor and including a light emitting portion in this order,
Having voids formed in the first layer;
The side wall of the through hole penetrating the first layer in the thickness direction forms a part of the boundary defining the inside and outside of the void;
The side walls are inclined obliquely to face the substrate side,
GaN-based LED element.
前記基板の表面が前記ボイド外を画す境界の一部をなしている、請求項1に記載のGaN系LED素子。 The surface of the substrate is Na a part of a boundary mask the inner outside the void, GaN-based LED element according to claim 1. 前記基板と前記第1の層との間に形成されGaN系半導体からなる第3の層を有し、該第3の層の表面に形成されたマスク層の表面が前記ボイド外を画す境界の一部をなしている、請求項1に記載のGaN系LED素子。 A third layer of formed GaN-based semiconductor between the substrate and the first layer, the surface of the mask layer formed on the surface of the third layer hide inside out of the void is Na a part of the boundary, GaN-based LED element according to claim 1. 前記基板の表面に形成されたマスク層を有し、該マスク層の表面が前記ボイド外を画す境界の一部をなしている、請求項1に記載のGaN系LED素子。 Has a mask layer formed on the surface of the substrate, the surface of the mask layer is Na a part of a boundary mask the inner outside the void, GaN-based LED element according to claim 1. 前記基板がGaN系半導体基板である、請求項4に記載のGaN系LED素子。 The GaN-based LED element according to claim 4, wherein the substrate is a GaN-based semiconductor substrate. (a)基板と、該基板の上に形成されGaN系半導体からなる第1の層と、を有する半導体構造であって、前記第1の層には当該層を厚さ方向に貫通する貫通孔が設けられ、該貫通孔の側壁が前記基板側を向くように傾斜している、半導体構造を準備するステップと、(b)前記第1の層の上に、GaN系半導体からなり発光部を含む第2の層を、前記貫通孔の上方側の開口部を塞ぐように積層して、前記貫通孔の位置にボイドを形成するステップと、
を有する、GaN系LED素子の製造方法。
(A) A semiconductor structure having a substrate and a first layer made of a GaN-based semiconductor formed on the substrate, wherein the first layer has a through-hole penetrating the layer in the thickness direction And a step of preparing a semiconductor structure in which a side wall of the through hole is inclined so as to face the substrate side, and (b) a light emitting portion made of a GaN-based semiconductor on the first layer. Laminating a second layer including the opening so as to close the opening on the upper side of the through hole , and forming a void at the position of the through hole ;
A method for producing a GaN-based LED element.
基板と、該基板の上に形成されGaN系半導体からなる第1の層と、を有するテンプレートであって、前記第1の層には当該層を厚さ方向に貫通する貫通孔が設けられ、該貫通孔前記基板側とは反対側の開口部は5μmを超える直径を有する真球が通過できない大き
さであり、該貫通孔の側壁は前記基板側を向くように傾斜している、GaN系LED素子製造用テンプレート。
A template having a substrate and a first layer made of a GaN-based semiconductor formed on the substrate, wherein the first layer is provided with a through-hole penetrating the layer in the thickness direction , the opening on the side opposite to the substrate side of the through hole is sized to a sphere having a diameter greater than 5μm can not pass, the side wall of the through hole is inclined so as to face the substrate side, GaN -Based LED element manufacturing template.
基板と、該基板の上に形成されたGaN系半導体層と、を有し、前記GaN系半導体層には当該層を厚さ方向に貫通する貫通孔が設けられ、該貫通孔の側壁は前記基板側を向くように傾斜しているGaN系LED素子製造用テンプレートを製造する方法であって、A substrate and a GaN-based semiconductor layer formed on the substrate, the GaN-based semiconductor layer is provided with a through-hole penetrating the layer in the thickness direction, and the side wall of the through-hole has the side wall A method of manufacturing a template for manufacturing a GaN-based LED element that is inclined so as to face the substrate side,
第1の基板の上に第1のGaN系半導体層が積層された積層体を準備するステップと、Preparing a laminate in which a first GaN-based semiconductor layer is laminated on a first substrate;
該第1のGaN系半導体層に対して、当該層を厚さ方向に貫通する第1の貫通孔を設けるステップと、Providing a first through hole penetrating the first GaN-based semiconductor layer in the thickness direction;
該第1の貫通孔の側壁をウェットエッチングするステップと、Wet etching the sidewall of the first through hole;
を有することを特徴とするGaN系LED素子製造用テンプレートの製造方法。The manufacturing method of the template for GaN-type LED element manufacture characterized by having.
JP2007328159A 2007-11-28 2007-12-20 GaN-based LED element, GaN-based LED element manufacturing method, and GaN-based LED element manufacturing template Expired - Fee Related JP5045418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007328159A JP5045418B2 (en) 2007-11-28 2007-12-20 GaN-based LED element, GaN-based LED element manufacturing method, and GaN-based LED element manufacturing template

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007308105 2007-11-28
JP2007308105 2007-11-28
JP2007328159A JP5045418B2 (en) 2007-11-28 2007-12-20 GaN-based LED element, GaN-based LED element manufacturing method, and GaN-based LED element manufacturing template

Publications (2)

Publication Number Publication Date
JP2009152334A JP2009152334A (en) 2009-07-09
JP5045418B2 true JP5045418B2 (en) 2012-10-10

Family

ID=40921151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007328159A Expired - Fee Related JP5045418B2 (en) 2007-11-28 2007-12-20 GaN-based LED element, GaN-based LED element manufacturing method, and GaN-based LED element manufacturing template

Country Status (1)

Country Link
JP (1) JP5045418B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280769A (en) * 2014-07-07 2016-01-27 中国科学院苏州纳米技术与纳米仿生研究所 LED chip and method of increasing LED chip light extraction efficiency
KR101655178B1 (en) * 2015-10-27 2016-09-08 주식회사 루미스타 Light emitting device and method of manufacturing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009651B1 (en) * 2008-10-15 2011-01-19 박은현 Iii-nitride semiconductor light emitting device
KR101034085B1 (en) * 2009-12-10 2011-05-13 엘지이노텍 주식회사 Light emitting device and fabrication method thereof
CN102376830B (en) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 Light emitting diode and manufacturing method thereof
JP2012094752A (en) * 2010-10-28 2012-05-17 Shogen Koden Kofun Yugenkoshi Photoelectric element and method of manufacturing the same
JP5708124B2 (en) 2011-03-25 2015-04-30 三菱電機株式会社 Semiconductor device
CN102760802B (en) * 2011-04-29 2015-03-11 清华大学 Led
CN102760804B (en) 2011-04-29 2015-01-21 清华大学 Light-emitting diode
CN102760797B (en) 2011-04-29 2015-04-01 清华大学 Led
DE102014114109A1 (en) 2014-09-29 2016-03-31 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips and semiconductor chip
JP6957982B2 (en) * 2017-05-29 2021-11-02 三菱電機株式会社 Semiconductor devices and their manufacturing methods
CN108087728A (en) * 2017-12-13 2018-05-29 苏州吉赛电子科技有限公司 LED chip and preparation method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5965095B2 (en) * 1999-12-03 2016-08-10 クリー インコーポレイテッドCree Inc. Light-emitting diode with improved light extraction by internal and external optical elements
JP4269645B2 (en) * 2001-11-05 2009-05-27 日亜化学工業株式会社 Nitride semiconductor LED element using substrate containing activator, and growth method
AU2003234805A1 (en) * 2002-05-15 2003-12-02 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
JP2005057220A (en) * 2003-08-07 2005-03-03 Sony Corp Semiconductor optical element and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280769A (en) * 2014-07-07 2016-01-27 中国科学院苏州纳米技术与纳米仿生研究所 LED chip and method of increasing LED chip light extraction efficiency
CN105280769B (en) * 2014-07-07 2018-04-24 中国科学院苏州纳米技术与纳米仿生研究所 LED chip and the method for improving LED chip light extraction efficiency
KR101655178B1 (en) * 2015-10-27 2016-09-08 주식회사 루미스타 Light emitting device and method of manufacturing the same
WO2017073939A1 (en) * 2015-10-27 2017-05-04 주식회사 루미스타 Light emitting device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2009152334A (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP5045418B2 (en) GaN-based LED element, GaN-based LED element manufacturing method, and GaN-based LED element manufacturing template
US8558258B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
JP5340712B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4740795B2 (en) Rod type light emitting device and manufacturing method thereof
JP6934812B2 (en) Light emitting element and light emitting element array including it
JP2012256918A (en) Nitride-based semiconductor light-emitting element and manufacturing method for the same
KR100682255B1 (en) Method for fabricating light emitting diode of vertical type electrode
US20120326118A1 (en) Semiconductor light emitting device and method for manufacturing the same
US8022430B2 (en) Nitride-based compound semiconductor light-emitting device
JP5056799B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
JP2008140918A (en) Method of manufacturing light-emitting element
KR20190074065A (en) Light emitting device
KR102256590B1 (en) Light emitting diode
JP2009176781A (en) GaN-BASED LED CHIP AND METHOD OF MANUFACTURING GaN-BASED LED CHIP
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
JP2008131000A (en) Semiconductor light-emitting element, manufacturing method of same, and semiconductor light-emitting apparatus
US20100224900A1 (en) Semiconductor optoelectronic device and method for making the same
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR101154511B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101060975B1 (en) Light emitting device having air gap and manufacturing method thereof
CN107591463B (en) Light emitting module and method for manufacturing light emitting module
KR101265056B1 (en) Light emitting device with sandglass structure and fabrication method thereof
KR20110091245A (en) Semiconductor light emitting device and manufacturing method of the same
US20120181570A1 (en) Semiconductor light emitting device and fabrication method thereof

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090716

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees