JP4269645B2 - Nitride semiconductor LED element using substrate containing activator, and growth method - Google Patents
Nitride semiconductor LED element using substrate containing activator, and growth method Download PDFInfo
- Publication number
- JP4269645B2 JP4269645B2 JP2002315629A JP2002315629A JP4269645B2 JP 4269645 B2 JP4269645 B2 JP 4269645B2 JP 2002315629 A JP2002315629 A JP 2002315629A JP 2002315629 A JP2002315629 A JP 2002315629A JP 4269645 B2 JP4269645 B2 JP 4269645B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- substrate
- layer
- forming
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Luminescent Compositions (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は窒化物半導体素子に関するものであり、特に付活剤を含有した基板上に窒化物半導体（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）を有する窒化物半導体素子、及びその成長方法に関する。
【０００２】
【従来の技術】
白色光を発する発光素子は、液晶や照明、表示装置等に有用である。現在、白色発光素子は青色ＬＥＤチップをＹ３Ａｌ５Ｏ１２（以下、ＹＡＧと示す）系蛍光粉末を混合した樹脂でモールドすることにより形成されている。これはＬＥＤチップから放射された光の一部がＹＡＧ系蛍光粉末の粒子に当たり、発光した黄色光をＬＥＤチップからの青色光と混ざり合わせて白色光とするものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記に示す方法で白色光の均一性を得るのは非常に困難である。その理由としては、樹脂に混入させるＹＡＧ系蛍光粉末の粒径を均一にすることが難しいからである。さらには粉末が沈降することが考えられる。これは粉末の重さによるものであり、粒径が不均一であるため粒径の大きい粉末は早く沈降する。そのため、粉末の空間的分布が存在することとなり、白色光の不均一が生じる。その他には、蛍光体粉末表面での反射散乱が起こるため光の取り出し効率の低下が考えられる。
【０００４】
そこで、本発明は上記の課題に鑑み任意の色を均一光とするＬＥＤ等の発光素子であって、発光効率を向上させた発光素子を提供することである。
【０００５】
【課題を解決するための手段】
即ち、本発明の目的は、以下に示す本発明の構成によって達成することができる。本発明における窒化物半導体ＬＥＤ素子は、Ｃｅ、Ｔｂ、Ｅｕ、Ｂａ、Ｓｒ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｉ、Ｃｕ、Ａｇ、Ａｕ、Ｆｅ、Ｃｒ、Ｐｒ、Ｎｄ、Ｄｙ、Ｃｏ、Ｎｉ、Ｔｉから選ばれる少なくとも一種を付活剤として含有し、（１１１）面を主面とするＹ ３ Ａｌ ５ Ｏ １２ 基板であり、該Ｙの一部をＬｕ、Ｓｃ、Ｌａ、Ｇｄ、Ｓｍのいずれかにより置換及び／又は該Ａｌの一部をＩｎ、Ｂ、Ｔｌ、Ｇａのいずれかにより置換した基板であって、該基板にはテーパー角が１０°〜３０°である凹凸を有しており、前記基板の凹凸面上には窒化物半導体を備えたことを特徴とする。
【０００９】
本発明における前記基板の平面形状は、ストライプ状、格子状、又は島状であることを特徴とする。
【００１１】
本発明における窒化物半導体素子は、前記基板と窒化物半導体との間にＩｎを含有するバッファ層を有することを特徴とする。
【００１２】
本発明における窒化物半導体ＬＥＤ素子の成長方法は、Ｃｅ、Ｔｂ、Ｅｕ、Ｂａ、Ｓｒ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｉ、Ｃｕ、Ａｇ、Ａｕ、Ｆｅ、Ｃｒ、Ｐｒ、Ｎｄ、Ｄｙ、Ｃｏ、Ｎｉ、Ｔｉから選ばれる少なくとも一種を付活剤として含有し、（１１１）面を主面とするＹ ３ Ａｌ ５ Ｏ １２ 基板であり、該Ｙの一部をＬｕ、Ｓｃ、Ｌａ、Ｇｄ、Ｓｍのいずれかにより置換及び／又は該Ａｌの一部をＩｎ、Ｂ、Ｔｌ、Ｇａのいずれかにより置換した基板の表面にテーパー角が１０°〜３０°である凹凸段差を形成する第１の工程と、その後、前記基板の表面である凹凸面上にバッファ層を形成する第２の工程と、その後、前記バッファ層上にＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）から成る窒化物半導体を少なくとも一層を形成する第３の工程とを備えたことを特徴とする。
【００１３】
本発明における窒化物半導体ＬＥＤ素子の成長方法は、前記窒化物半導体を形成した後、基板の裏面に第２の凹凸面を形成する第４の工程を備えたことを特徴とする。
【００１４】
上記に示すように本発明における基板は、付活剤を含有するものであり、このような付活剤は発光効果を有する。その中でもＣｅはＣｅ３＋とすることで黄色発光を示す。またＴｂ２＋、Ｔｂ３＋については緑色発光、Ｅｕ２＋、Ｅｕ３＋については赤色を示す。そのため窒化物半導体の青色発光との組み合わせで例えば白色光のように任意の色を発光させることができる。
【００１５】
凹凸を形成したＹＡＧやサファイア基板上にエアーギャップを形成せずに窒化物半導体を成長させれば該基板への入射効率が向上する。凸部ａと凹部ｂを形成した基板上に窒化物半導体素子を形成し（図７−１）、前記基板に凹凸を形成したディンプル角度αが０°（垂直）〜９０°（平坦な基板）の範囲での取り出し効率を図７−２に示す。上記ディンプル角度が０°〜７５°であれば、ＹＡＧ基板であれば基板入射効率は５０％以上を示し、サファイア基板は４５％以上を示す。ＹＡＧ：Ｃｅ基板を用いた場合、テーパー角を傾けることで基板への入射光が増大するため蛍光色が強くなり、黄色が強くなる。つまり、前記テーパー角の角度を調整することで発光色を変化させることができる。また、テーパー角が１０°〜３０°であれば容易にエアーギャップを有さずに窒化物半導体を形成することができる。
【００１６】
また、前記基板には窒化物半導体の成長面に凹凸段差を形成して窒化物半導体を形成後、基板凹部にはエアーギャップが形成されるものがある（図８−１）。前記基板の凹凸段差面上の窒化物半導体は横方向成長で形成されるため、横方向成長した部分の結晶性がよく発光素子の寿命特性が向上する。この凹凸はエッチングにより形成されるものであり、断面形状はテーパ形状やメサ形状であってもよい。このような形状であれば、基板上に形成する窒化物半導体の横方向成長を促進させ、容易に平坦化させた結晶性の良い結晶を成長させることができる。また、前記基板上に成長させたＧａＮに角度βをつけることで基板への光の入射効率を向上させる（図８−２）。さらには、断面形状をテーパ形状やメサ形状にすることで空洞の高さや幅を調整することが可能となり、光取り出し効率の最適化が容易になる。横方向成長を促進させることで基板と窒化物半導体とのトータル膜厚を薄膜化させることもできる。エッチングにより形成された基板凹凸の平面形状は、ストライプ状、格子状、島状や、その他に凸部形状が多角形状、また凹部形状が多角形状に抜き取られたもの等がある。
【００１７】
【００１８】
また、（１１１）面を主面とするＬＳＡＴを基板とすれば、Ｌａサイトに付活剤が任意の割合で置換できる。例えば、Ｃｅを付活剤とすれば、ＹＡＧ：Ｃｅ基板と同様に黄色発光を示す。
【００１９】
（０００１）面、（１１−２０）面を主面とするサファイア基板は、Ｃｅ等の付活剤を含有することでＹＡＧ基板と同様の発光を示す。
【００２０】
また窒化物半導体の発光層はＭＱＷやＳＱＷ等の量子井戸構造をとりＩｎを含有する。そのためバッファ層にＩｎを混晶すれば安定な発光層とすることができる。これは、Ｉｎに歪み緩和作用があるためである。特にＹＡＧ基板はＩｎを含有した窒化物半導体と格子定数が近く、またＩｎには歪み緩和作用もあるためＩｎを含有した窒化物半導体をＹＡＧ基板上に成長すれば結晶性を向上させることができる。また、バッファ層、さらにバッファ層上に形成するｎ型窒化物半導体層にＩｎを含有することで歪み緩和を実現でき、臨界膜厚を改善することができる。つまり、厚膜成長による過度の歪みから発生していた発光効率の低下、及び発光層においてはより長波長（Ｉｎ高混晶）での信頼性の低下を改善することができる。
【００２１】
前記バッファ層は基板の凹凸面上に形成されるが、バッファ層を核として成長する窒化物半導体は凹部側面を核とする場合に比べて凸部上面、凹部底面を核として成長させる方が成長レートが高い。また、凸部上面と凹部底面には高低差があるため、同じ成長レートであっても基板の凸部上面からの成長が縦方向だけでなく横方向にも延びることで隣接する凸部上面から成長した窒化物半導体同士が接合して平坦化する。平坦化後も凹部には空洞が残るため、基板の反り緩和や光取りだし効率の向上を実現できる。前記基板は窒化物半導体を成長させる主面に傾斜を形成してもよい。好ましくは、この基板の表面傾斜は主面となす角が１０°以内である。例えば、ＹＡＧ基板やＬＳＡＴ基板であれば、主面である（１１１）面とのなす角が１０°以内であるものとする。このような表面傾斜を形成することで、この基板上に成長させる窒化物半導体のステップ成長が促進される。そのため、モフォロジーの良好な窒化物半導体とすることができる。
【００２２】
以上に示すように、基板には凹凸段差を有することで基板上に成長させた窒化物半導体と基板凹部との間には空洞が形成され、これにより光の発光効率を上げることができる。さらに、ＬＳＡＴ基板は窒化物半導体と格子定数を一致させたＬＥＤ素子を作製することが可能であるため、格子不整合である基板に比べて寿命特性の向上等が期待できる。また、本発明は粒径不一致の蛍光体を樹脂でモールドするのではなく、基板を用いるものであり、例えば窒化物半導体の発光層からの青色発光（波長４０５〜４７０ｎｍ）とＹＡＧ基板の黄色発光から均一な白色発光を発光効率よく提供することができる。この発光色は付活剤により任意の色にすることができる。
【００２３】
【発明の実施の形態】
本発明の実施形態に係る窒化物半導体素子は、Ｃｅ、Ｔｂ、Ｅｕ、Ｂａ、Ｓｒ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｉ、Ｃｕ、Ａｇ、Ａｕ、Ｆｅ、Ｃｒ、Ｐｒ、Ｎｄ、Ｄｙ、Ｃｏ、Ｎｉ、Ｔｉから選ばれる少なくとも一種を付活剤として含有する基板であって、該基板には凹凸を有し、凹凸面上には窒化物半導体を備えたものである。前記基板は、（１１１）面を主面とするＹＡＧやＬＳＡＴ、又は（０００１）面、（１１−２０）面を主面とするサファイアである。前記基板の平面形状は、ストライプ状、格子状、又は島状である。前記基板の凹部と窒化物半導体との間には空洞を有することが好ましい。前記基板と窒化物半導体との間にはＩｎを含有するバッファ層を介するものとする。
【００２４】
本発明の実施形態に係る窒化物半導体素子の成長方法は、付活剤を含有する基板の表面に凹凸段差を形成する第１の工程と、その後、前記基板の表面である凹凸面上にバッファ層を形成する第２の工程と、その後、前記バッファ層上にＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）から成る窒化物半導体を少なくとも一層を形成する第３の工程とを備えるものである。さらには、前記基板の裏面に凹凸加工をすることで第２の凹凸面を第４の工程として備える。
【００２５】
上記本発明の作用効果としては、蛍光体を粉末にした蛍光粉末を含有する樹脂で封止したＬＥＤチップから発光される光と比べてより均一な光（例えば、白色光）となることである。蛍光粉末を含有する樹脂で封止したＬＥＤチップから発光される白色光は、蛍光粉末の粒径を均一にすることが困難であり、さらには蛍光粉末の沈殿等による色ムラが課題とされていた。しかしながら、本発明ではこのような課題を粒径不一致の蛍光粉末を用いることなく、スライスされた基板を用いることで解決するものである。また、製造工程も容易になり、生産性の向上が期待できる。
【００２６】
以下、本実施形態における発明を更に詳細に説明する。
（基板１）
ＹＡＧ基板は、（１１１）面を主面とするＹ３Ａｌ５Ｏ１２であり、Ｙの一部をＬｕ、Ｓｃ、Ｌａ、Ｇｄ、Ｓｍのいずれかにより置換及び／又はＡｌの一部をＩｎ、Ｂ、Ｔｌ、Ｇａのいずれかにより置換したものである。
【００２７】
ＹＡＧ基板はＥＦＧ法、ヘム法、キプロス法等の方法で結晶を育成することができる。その中でもＣＺ法は組成均一であり、添加物の偏積がないため基板の成長法には好ましい。更には任意の角度で引き上げた基板を切り出せることから窒化物半導体の成長面である（１１１）面を容易に形成することができる。
【００２８】
ＣＺ法では原料融液に種結晶を基に結晶方位の揃った単結晶を育成する。回転させた種結晶を原料融液に接触させ、先端が溶けるほどの温度に保持した後、種結晶を上昇させて融液との間に温度勾配を作り冷却していく。その後、結晶育成は大きく３つの工程に分けられる。結晶の直径を太くする型作り工程、一定径の結晶を得る直胴部育成工程、融液から結晶を切り離す工程からなる。原料は所望の組成比の割合で秤量して混合すればよい。Ｙ２Ｏ３、Ａｌ２Ｏ３、Ｇｄ２Ｏ３、Ｓｍ２Ｏ３、Ｔｂ２Ｏ３、Ｇａ２Ｏ３等を混合して用意する。秤量、混合された原料はルツボ中に充填される。Ｙ３Ａｌ５Ｏ１２は融点が２０００℃近くの高温であることからルツボ材にはＩｒ製のものが用いられる。結晶育成炉は、炉内に耐火材で構成された高温部の中に原料を充填Ｉｒルツボを配置する。ここで付活剤は共沈させることにより添加することができる。この付活剤は引き上げられたＹＡＧ内では均等に配置されている。その後、ワイヤーソーでカッティングをし、ラッピング、ポリッシングによりＹＡＧ基板とする。
【００２９】
ＹＡＧ：Ｃｅ基板を形成する場合に、まずＹ２Ｏ３を３３８ｇとＡｌ２Ｏ３を２５６ｇとし、Ｃｅ２Ｏ３を４．１ｇをＩｒ坩堝に入れる。Ａｒ雰囲気中で温度を１９００℃以上、１９５０℃程度に昇温して原料を溶かす。（１１１）面に切り出したＹＡＧのシードを結晶液面に漬けて、０．１〜１．０ｍｍ／ｓｅｃ、好ましくは０．３〜０．８ｍｍ／ｓｅｃ、より好ましくは０．５ｍｍ／ｓｅｃで結晶を引き上げる。引き上がったＹＡＧ：Ｃｅ結晶をＨ２雰囲気で１０００℃以上、好ましくは１４００℃程度でアニールを行う。次に、ウェハー状にカッティングを行う。以上より得られる基板は黄色である。
【００３０】
ＹＡＧ基板はＹＡＧ本来の蛍光機能を害することなく、その他の元素及び付活剤を添加することができる。このＹＡＧ基板の上に窒化物半導体をエピタキシャル成長させるには基板上にＩｎを含んだバッファ層を形成することでＬＥＤ構造やＬＤ構造を形成することができる。本発明におけるバッファ層はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）である。好ましくはＡｌの組成比が０．５以下である。Ａｌをバッファ層に含有すれば、後工程において窒化物半導体の成長時に容易に平坦化することができる。さらに好ましくはＡｌの組成比を０．２以下としたＩｎＧａＮバッファ層を形成するものである。これはＡｌの組成比を抑えて結晶性を向上させるものである。そのため、Ａｌの組成比は特にＹＡＧ基板であればゼロでもよく、このバッファ層上に結晶性のよい窒化物半導体を成長させることができる。
【００３１】
ＬＳＡＴ基板の製造方法は、Ｌａ２Ｏ３、ＳｒＣＯ３、Ａｌ２Ｏ３、Ｔａ２Ｏ３を任意の組成比になるように所定量を計量しする。その後、原料をＩｒルツボに充填した後、アルゴン雰囲気中で１５００℃以上、好ましくは２０００℃程度で引き上げる。例えば、組成がＬａ０．２９４Ｓｒ０．７０６Ａｌ０．６４７Ｔａ０．３５３Ｏ３となる。その後、ワイヤーソーでカッティングをし、ラッピング、ポリッシングによりＬＳＡＴ基板とする。
【００３２】
サファイア基板の製造方法としては、Ｉｒルツボにアルミナ、付活剤に用いる原料の酸化物等を所定量を投入し、高周波炉においてアルゴン雰囲気中で１５００℃以上、好ましくは２０７０℃程度まで昇温し、アルミナ種結晶からＣＺ法により引き上げる。その後、ワイヤーソーでカッティングをし、ラッピング、ポリッシングによりサファイア基板とする。
【００３３】
本実施形態においては、基板の膜厚は光を透過することができる膜厚であれば、特に限定されないが、好ましくは３ｍｍ以下とする。基板の膜厚は３０μｍあれば加工することは可能ではあるが、より好ましくは、５０μｍ以上２ｍｍ以下とする。これは基板のスライス加工、ステップ加工が可能な膜厚である。本発明に示す基板はスライス加工が可能な面は窒化物半導体の成長面とすることができる。
【００３４】
次に、前記基板上に段差を形成する方法としては、基板上に開口部を有する保護膜を形成する。その後、エッチングにより保護膜の開口部から露出している基板表面を除去する。これにより、基板に凹凸段差が形成される。その後、保護膜を除去することで凹凸段差を有する基板となる。
【００３５】
基板表面上に部分的に形成される保護膜としては、基板とのエッチング選択性を有するものであればよい。具体例としては、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉｘＮｙ）、窒化酸化ケイ素（ＳｉＯｘＮｙ）、酸化チタン（ＴｉＯｘ）、酸化ジルコニウム（ＺｒＯｘ）等の酸化物、窒化物、またはこれらの多層膜や１２００℃以上の融点を有する金属等である。この保護膜の成膜方法としては、例えば、ＣＶＤ、スパッタリング及び、蒸着法等を用いて成膜させ、パターン状の保護膜を形成する。
【００３６】
前記保護膜の形状としては、例えば、ストライプ形状や格子状、又は島状、円形、又は多角形の開口部を有するものがある。多角形の開口部を有する具体的なパターン形状としては六角抜き型やその逆パターンの六角柱型が挙げられる。ストライプ形状であれば、窒化物半導体の横方向成長領域はストライプ状に低欠陥領域となるため、レーザーダイオードに用いることができる。また、円形や多角形の開口部を形成すれば窒化物半導体はこれらの開口部の中央部一点で接合するため基板全体にかかる応力を均等にでき、窒化物半導体基板の反りを抑制する。さらに円形や多角形のパターンは配列を六回対称や三回対称とすれば平坦化しやすくなる。
【００３７】
保護膜３の開口部の幅は、基板１の凹部抜き取り幅に等しい。保護膜のストライプ幅及び、格子幅としては、特に限定されないが、ストライプで形成した場合、保護膜のストライプ幅は好ましくは１〜５０μｍ、より好ましくは５〜２０μｍとする。ここで、基板凹部の深さは、０．１μｍ以上であり、窒化物半導体を成長した後の凹部内に空洞を有するものは、凹部の深さは０．２μｍ以上とするのが好ましい。
【００３８】
基板に凹凸を形成するエッチング方法としては、ウェットエッチング、ドライエッチング等の方法があるが、好ましくは異方性エッチングであり、ドライエッチングを用いる。ドライエッチングには、例えば反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）、電子サイクロトロンエッチング（ＥＣＲ）、ＩＣＰプラズマエッチング等の装置があり、いずれもエッチングガスを適宜選択することで窒化物半導体をエッチングする。
【００３９】
ここで、前記基板１はウェハー状で窒化物半導体を成長させるが、ウェハーを０．１〜２０ｍｍ角の格子（立方）形状とした後、ダイヤモンド砥石でラッピングし、球状とした後、後工程で窒化物半導体を形成することができる。基板１は球状であれば、ＧａＮとの格子定数が一致する箇所で選択的に成長させることができる。
【００４０】
前記基板１上にはＳｉＣ等を介して窒化物半導体を形成することもできる。この時、前記ＳｉＣはレーザーアブレイションを行ったものが好ましい。これにより、成長させる窒化物半導体が多結晶ではなく、単結晶となるからである。
【００４１】
（バッファ層）
次に、前記基板１の凹凸面上にバッファ層（図示されていない。）を形成する。このバッファ層としては、Ｉｎを含むものであり、一般式はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１）で表される。好ましくはＡｌの組成比が０．５以下である。Ａｌの組成比が高ければ結晶性を低下させるが上記範囲でＡｌをバッファ層に含有すれば、後工程において窒化物半導体の成長時に容易に平坦化することができる。さらに好ましくはＡｌの組成比を０．２以下としたＩｎＧａＮバッファ層を形成するものである。またＡｌの組成比はゼロであってもよい。Ａｌの組成比をゼロとした場合において、好ましくはＩｎｂＧａ１−ｂＮ（０．２≦ｂ≦０．９）となる。Ｉｎを含むことによって歪み緩和効果を有する。また、ＩｎＮは不安定であるからＧａを含むことが好ましい。そのため、ＩＩＩ族元素の組成はＧａを少なくとも０．１とする。バッファ層の成長温度は３００℃以上１０００℃以下、好ましくは４００℃以上９００℃以下の範囲に調整する。バッファ層が良好な多結晶として形成すると、この多結晶を種結晶としてバッファ層の上に結晶性の良好な窒化物半導体を形成することができる。バッファ層の膜厚は１０オングストローム以上０．５μｍ以下で成長される。この範囲に調整すれば基板と窒化物半導体との格子定数不整を緩和することができるため、結晶欠陥を低減させる点で好ましい。バッファ層には基板と窒化物半導体との格子定数不整を緩和する効果があり、転位欠陥を単位面積あたり１×１０９個／ｃｍ２程度まで低減させる点で好ましい。
【００４２】
また、バッファ層上には横方向成長を利用した窒化物半導体を形成してもよい。この横方向成長層を有することにより転位欠陥を低減させることができる。横方向成長層としては以下に示す方法等がある。
【００４３】
第１の方法としては、バッファ層上に窒化物半導体ａを介して開口部を有する保護膜を形成した後、保護膜の開口部より窒化物半導体ｂを成長させるものである。この窒化物半導体は保護膜の開口部から成長を始め、保護膜上を横方向に成長し、さらに成長を続けることで保護膜上で隣接する窒化物半導体同士が接合し平坦化するものである。この横方向成長層を図４に示す。このような成長法は、保護膜を形成し意図的に窒化物半導体を横方向に成長させることにより、転位が窒化物半導体の成長と共に進行すると、転位は保護膜を有しない部分上にのみ発生するため、保護膜上には転位欠陥の少ない窒化物半導体を形成することができる。また、窒化物半導体ａは省略可能であり、バッファ層上に保護膜を形成してもよい。
【００４４】
第２の方法としては、バッファ層上に窒化物半導体ｃを成長した後、部分的に窒化物半導体ｃに開口部を形成し、その後、窒化物半導体ｃの開口部の上面、側面より更に窒化物半導体ｄを成長させるものである。この側面より横方向成長した窒化物半導体ｄ同士は開口部の中央で接合するため平坦化する。また、窒化物半導体ｃの開口部を深く形成することで、平坦化した窒化物半導体内には空洞を有するため、発光効率を向上させることができる。また、横方向成長した窒化物半導体ｄは転位欠陥を低減したものであり、寿命特性を向上することができる。この横方向成長層を図５に示す。
【００４５】
第３の方法としては、まずバッファ層上に窒化物半導体ｅを介して開口部を有する保護膜を形成する。次に、保護膜の開口部より窒化物半導体ｆを成長させ、保護膜上に横方向成長させる。次に、横方向に成長した窒化物半導体ｆ同士が接合する前に成長を止める。そこで保護膜を除去させた後、窒化物半導体ｇを再成長させることで隣接する窒化物半導体ｇ同士を接合させ、窒化物半導体の表面を平坦化させる。この横方向成長層の成長工程を図６に示す。保護膜を除去した領域には空洞が形成され、光の散乱や発光効率を向上させることができる。また、上記方法と同様に横方向成長した窒化物半導体は転位欠陥を低減したものであるため、寿命特性を向上することができる。また、窒化物半導体ｅは省略してもよい。
【００４６】
以上に示した横方向成長層は図１〜図３において、基板１とｎ側窒化物半導体層２との間に介されるものである。図２−１は基板に凹凸加工しており、空洞を有する。これに対して図２−２は基板に凹凸加工し、空洞を有さずにｎ側窒化物半導体層２を形成している。図３には基板１の光取り出し面にも凹凸加工がされている。この基板上にＬＥＤ素子を形成する実施形態を以下に示すが、本発明はこれに限定されず、面発光レーザ等の半導体発光デバイスへの利用が可能である。
【００４７】
ＬＥＤ素子
（ｎ側窒化物半導体層２）
上記バッファ層、又は横方向成長層を形成した基板上にｎ側窒化物半導体層２を成長させる。このｎ側窒化物半導体層２はアンドープ窒化物半導体層、ｎ型コンタクト層、ｎ側第１多層膜層、ｎ側第２多層膜層から成る。アンドープ窒化物半導体層を成長させることで、この上に形成するｎ側コンタクト層の結晶性を良好にすることができる。アンドープ窒化物半導体層は、一般式がＩｎＡｌＧａＮであって、膜厚は特に限定されず、省略することもできる。
【００４８】
次に、ｎ型不純物を含むｎ型コンタクト層は、ｎ型不純物を１×１０１７／ｃｍ３以上、好ましくは３×１０１８／ｃｍ３以上の濃度で含有する。このようにｎ型不純物を多くドープすることで、ＬＥＤ素子を形成する場合にはＶｆ（順方向電圧）を低下させることができ、ＬＤ素子を形成する場合には閾値を低下させることができる。ｎ型コンタクト層としての機能を保持しうる限界としては５×１０２１／ｃｍ３以下とすることが望ましい。本発明における不純物濃度の測定は二次イオン質量分析（ＳＩＭＳ；Secondary Ion Mass Spectrometry）によるものである。ｎ型コンタクト層は、ＩｎＡｌＧａＮで表され、結晶欠陥を少なくするためにはＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．２）とする。また、ｎ型コンタクト層はｎ電極を形成するための層であり、抵抗値を低くし発光素子のＶｆを低くするために、ｎ型コンタクト層の膜厚は１〜１０μｍとする。
【００４９】
次に、ｎ型コンタクト層上にはｎ側第１多層膜層を成長させる。アンドープの下層、ｎ型不純物ドープの中間層、アンドープの上層の３層から成るｎ側第１多層膜層を形成すると、発光出力と共に静電耐圧を向上させることができる。これらの３層を構成する窒化物半導体としては、ＩｎＡｌＧａＮで表される種々の組成の窒化物半導体を用いることができる。この組成は互いに同一でも異なっていてもよい。ｎ側第１多層膜の膜厚は、Ｖｆを最適化し静電耐圧を向上させるために、１７５〜１２０００Åとする。好ましくは２０００〜６０００Åとする。第１多層膜の膜厚は、各膜厚を適宜調整することにより、総膜厚を上記の範囲とする。これにより、発光出力及び静電耐圧を著しく向上させることができる。アンドープの下層の膜厚は、１００〜１００００Åとする。アンドープの下層は、膜厚を厚くすれば静電耐圧が上昇していくが、１０００Å付近でＶｆが急上昇し、一方膜厚を薄くしていくと、Ｖｆは低下していくが、静電耐圧の低下が大きくなり、１００Å未満では静電耐圧の低下に伴い歩留まりの低下が大きくなる傾向が見られる。また、アンドープの下層は、ｎ型不純物を含むｎ型コンタクト層の結晶性の低下による影響を改善する機能を有しているため、結晶性を改善する機能を効果的に発揮させる観点からは、５００〜８０００Å程度の膜厚で成長させるのが好ましい。ｎ型不純物ドープの中間層の膜厚はｎ型コンタクト層の膜厚よりも小さいことが好ましく、５０〜１０００Åとする。このｎ型不純物がドープされた中間層は、キャリア濃度を十分高くして発光出力を比較的大きくする機能を有する層であり、この層を有する発光素子は、形成しない発光素子に比べて発光出力が低下する。また、膜厚が１０００Åを超えると逆に発光出力が低下する。一方、静電耐圧のみを考慮すると、中間層の膜厚は５０Åより厚いと静電耐圧は良好にできるが、これよりも薄ければ静電耐圧を低下させてしまう。アンドープの上層の膜厚はアンドープの下層の膜厚よりも小さいことが好ましく、２５〜１０００Åとする。このアンドープの上層は、第１多層膜の中で活性層に接して、あるいは最も接近して形成され、リーク電流の防止に大きく関与する層であるが、上層の膜厚が２５Å未満ではリーク電流の増加を効果的に防止することができない。また、上層の膜厚が１０００Åを超えるとＶｆが上昇し静電耐圧も低下する。上記の範囲で下層〜上層の各層の膜厚を形成することにより、素子特性のバランスが良好であり、特に発光出力及び静電耐圧が良好とすることができる。
【００５０】
第１の多層膜層を構成する各層の組成は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１）で表され、各層の組成は同一でも異なっていても構わない。また、第１の多層膜層における ｎ型不純物のドープ量は、好ましくは、３×１０１８／ｃｍ３以上の濃度とする。上限は、５×１０２１／ｃｍ３以下が望ましい。ｎ型不純物としてはＳｉ、Ｇｅ、Ｓｅ、Ｓ、Ｏ等の周期律表第ＩＶＢ族、第ＶＩＢ族元素を選択する。第１多層膜の上に活性層を形成する場合において、その第１の多層膜層のうちの活性層と接する上層５ｃを、例えば、ＧａＮを用いて形成することにより、活性層における障壁層として機能させることができる。第１多層膜層は上記組成式で示される３層内のいずれか２層のみ、又は単一のアンドープ層としてもよい。
【００５１】
次に、第１の多層膜層上にｎ側第２多層膜層を形成する。この層は、Ｉｎを含む第１の窒化物半導体層と、その第１の窒化物半導体層と異なる組成を有する第２の窒化物半導体層とを積層することにより構成する。このｎ側第２多層膜層において、第１の窒化物半導体層、第２の窒化物半導体層はそれぞれ少なくとも一層以上形成し、好ましくはそれぞれ少なくとも２層以上積層し合計で４層以上積層することが望ましい。このｎ側第２多層膜層の膜厚は、少なくとも一方の膜厚を１００Å以下とし、好ましくは両方の膜厚を１００Å以下とする。少なくとも一方の膜厚が１００Å以下であれば、その一方の薄膜層が弾性臨界膜厚以下となって結晶性を良くすることができ、多層膜層全体の結晶性を良くすることができる。両方の膜厚を１００Å以下とすれば、ｎ側第２多層膜層が超格子構造となり、ｎ側第２多層膜層はバッファ層の作用効果を有するため、その多層膜層の結晶性が良くなり、出力をより向上させることができる。ｎ側第２多層膜層において、第１の窒化物半導体層はＩｎを含む窒化物半導体とし、好ましくは３元混晶のＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）とし、好ましくはｘ値を０．５以下とする。第２の窒化物半導体層は第１の窒化物半導体層と組成が異なる窒化物半導体であればよく、２元混晶や３元混晶のＩｎｘＧａ１−ｘＮ（０≦ｘ＜１）とする。また、ｎ側第２多層膜層はアンドープ、いずれか一方に不純物がドープされてもよい。この不純物はｎ型不純物であり、変調ドープとすることが好ましい。変調ドープとすれば、出力を高くすることができる。ｎ型不純物のドープ量は、好ましくは、３×１０１８／ｃｍ３以上の濃度とする。上限は、５×１０２１／ｃｍ３以下が望ましい。ｎ型不純物としてはＳｉ、Ｇｅ、Ｓｅ、Ｓ、Ｏ等の周期律表第ＩＶＢ族、第ＶＩＢ族元素を選択する。
【００５２】
（発光層３）
次に量子井戸構造の発光層を形成する。発光層（活性層）はアンドープの他に、ｎ型不純物とｐ型不純物のいずれか一方をドープしたものや、双方をドープしたものとする。発光層にｎ型不純物をドープするとアンドープのものに比べてバンド間発光強度を強くすることができる。発光層にｐ型不純物をドープすればバンド間発光のピーク波長よりも約０．５ｅＶ低いエネルギー側にピーク波長をシフトさせることができるが、半値幅は広くなる。結晶性のよい発光層を成長させるには、アンドープが最も好ましい。また単一量子井戸構造としてもよいが、多重量子井戸構造とすれば発光出力が高い、静電耐圧の良好な特性が得られる。障壁層と井戸層との積層順は、井戸層から積層して井戸層で終わる、井戸層から積層して障壁層で終わる、障壁層から積層して障壁層で終わる、また障壁層から積層して井戸層で終わってもよい。このペア数は１〜１５ペア程度であればよい。この範囲の膜厚とすれば出力を向上させることができる。発光層に接している層は発光層における最初の層（井戸層、若しくは障壁層）として機能する場合もある。
【００５３】
井戸層の膜厚としては１００Å以下とし、膜厚の下限は、１原子層以上、好ましくは１０Å以上とする。なお、複数の井戸層を有する場合には、最もｎ側第２多層膜層に近い井戸層をｎ型不純物のドープ層から形成し、他の井戸層をアンドープとすればＶｆを低下させることができる。このｎ型不純物はＳｉが好ましく、５×１０２１／ｃｍ３以下に調整する。一方、障壁層の膜厚は２０００Å以下、好ましくは５００Å以下とし、膜厚の下限は、１原子層以上、好ましくは１０Å以上に調整する。
【００５４】
（ｐ側窒化物半導体層４）
発光層上にはｐ側窒化物半導体層４を成長させる。このｐ側窒化物半導体層４はｐ型クラッド層、ｐ型低濃度ドープ層、ｐ型コンタクト層から成る。ｐ型クラッド層はｐ型不純物をドープした、多層膜構造（超格子構造）または単一膜構造からなる。ｐ型クラッド層を構成する多層膜としては、少なくとも一方にｐ型不純物を含有したものが挙げられる。一般式はＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）と、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される。ｐ型多層膜層のＡｌやＩｎの組成比は本発明における他の多層膜と同様に平均値を示すものとする。またｐ型クラッド層を超格子構造とすると、結晶性が良く、抵抗率を低くできるので、Ｖｆを低くすることができる。ｐ型クラッド層にドープされるｐ型不純物としては、Ｍｇ、Ｚｎ、Ｃａ、Ｂｅ等の周期律表第ＩＩＡ族、ＩＩＢ族元素を選択する。次に、ｐ型クラッド層を単一層とする場合は、ｐ型不純物を含有したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）とする。Ａｌを含有することで発光出力が向上し、また静電耐圧についてもＧａＮと同等に良好である。
【００５５】
ｐ型クラッド層を形成後、ｐ型低濃度ドープ層を形成することができる。このｐ型低濃度ドープ層はｐ型クラッド層よりもｐ型不純物濃度を低くすればよく、多層膜としてもよい。効果としては、発光出力の向上と共に、静電耐圧を良好にすることができる。また、ｐ型低濃度ドープ層はｐ型クラッド層、ｐ型コンタクト層内のｐ型不純物濃度によっては省略することができる。
【００５６】
次にｐ型クラッド層、又はｐ型低濃度ドープ層上に一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）で表され、Ｍｇ等のｐ型不純物をドープしたｐ型コンタクト層を形成する。Ｉｎ、Ａｌを含まないＧａＮからなる窒化物半導体とすることで、ｐ電極とのオーミック接触をより良好にでき、発光効率を向上させることができる。ｐ型コンタクト層の膜厚は、特に限定されないが１０００Å程度である。以上より図２に示す窒化物半導体素子を得ることができる。基板に加工をしない窒化物半導体素子を図１に示す。この場合、任意の均一光を得ることはできるものの、光取り出し効率は基板に凹凸加工をしたものに比べて低下する。
【００５７】
また、ｎ電極はｎ型コンタクト層上に、ｐ電極はｐ型コンタクト層上に、それぞれ形成される。例えばｎ電極にはＷ／Ａｌ、ｐ電極としてはＮｉ／Ａｕなどを用いることができる。その後、チップ化することでＬＥＤチップとする。
【００５８】
さらに、ＬＥＤ素子を形成後、基板の裏面に第２の凹凸面を形成してもよい。ここで得られる窒化物半導体素子を図３に示す。凹凸形成条件は前記に示す凹凸の形成条件と同様である。また、凹凸の幅及び深さは０．１〜２００μｍの範囲であれば光取り出し効率や集光性を調整することができる。
【００５９】
本発明の実施形態において、窒化物半導体は、アンドープの窒化物半導体、およびＳｉ、Ｇｅ、Ｓｎ、Ｓ等のｎ型不純物をドープした窒化物半導体、またはＭｇ、Ｚｎ等のｐ型不純物をドープした窒化物半導体、さらにはｎ型不純物とｐ型不純物を同時ドープさせた窒化物半導体を用いることができる。また、窒化物半導体を成長させる方法としては、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有機金属化学気相成長法）等の方法を適用できる。
【００６０】
【発明の効果】
本発明は、基板上に直接ＬＥＤ素子等の発光素子を形成するため、均一光となり、かつ任意光の発光効率を向上させた窒化物半導体素子を提供することができる。また、転位欠陥が少ない窒化物半導体を有することで寿命特性もよい。
【図面の簡単な説明】
【図１】本発明の窒化物半導体素子を示す模式的断面図である。
【図２】本発明の窒化物半導体素子を示す模式的断面図である。
【図３】本発明の窒化物半導体素子を示す模式的断面図である。
【図４】基板上に形成する横方向成長層を示す模式的断面図である。
【図５】基板上に形成する横方向成長層を示す模式的断面図である。
【図６】基板上に形成する横方向成長層を示す模式的断面図である。
【図７】本発明の窒化物半導体素子を示す模式的断面図、及びその基板を用いた基板入射効率のデータである。
【図８】本発明の窒化物半導体素子を示す模式的断面図、及びその基板を用いた基板入射効率のデータである。
【符号の説明】
１・・・基板
２・・・ｎ側窒化物半導体層
３・・・発光層
４・・・ｐ側窒化物半導体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor device, and in particular, a nitride semiconductor (In) on a substrate containing an activator.xAlyGa1-xyN, 0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, X + Y ≦ 1), and a growth method thereof.
[0002]
[Prior art]
A light-emitting element that emits white light is useful for liquid crystals, illumination, display devices, and the like. Currently, white light-emitting elements use blue LED chips as Y3Al5O12It is formed by molding with resin mixed with system fluorescent powder (hereinafter referred to as YAG). In this case, a part of the light emitted from the LED chip hits the particles of the YAG fluorescent powder, and the emitted yellow light is mixed with the blue light from the LED chip to form white light.
[0003]
[Problems to be solved by the invention]
However, it is very difficult to obtain white light uniformity by the method described above. The reason is that it is difficult to make the particle size of the YAG fluorescent powder mixed in the resin uniform. Furthermore, it is conceivable that the powder settles. This is due to the weight of the powder. Since the particle size is not uniform, the powder having a large particle size settles quickly. For this reason, there is a spatial distribution of the powder, resulting in non-uniform white light. In addition, since reflection scattering occurs on the surface of the phosphor powder, the light extraction efficiency can be reduced.
[0004]
In view of the above problems, the present invention is to provide a light-emitting element such as an LED that emits light of any color in a uniform manner and that has improved luminous efficiency.
[0005]
[Means for Solving the Problems]
That is, the object of the present invention can be achieved by the following configuration of the present invention. In the present inventionNitride semiconductor LED elementsContains at least one selected from Ce, Tb, Eu, Ba, Sr, Mg, Ca, Zn, Si, Cu, Ag, Au, Fe, Cr, Pr, Nd, Dy, Co, Ni, and Ti as an activatorY with the (111) plane as the principal plane 3 Al 5 O 12 It is a substrate, and a part of Y is replaced with any of Lu, Sc, La, Gd, and Sm and / or a part of Al is replaced with any of In, B, Tl, and Ga.A substrate, the substrate includingThe taper angle is 10 ° to 30 °With unevennessHave,Of the substrateA nitride semiconductor is provided on the uneven surface.
[0009]
The planar shape of the substrate in the present invention is a stripe shape, a lattice shape, or an island shape.
[0011]
The nitride semiconductor device according to the present invention has a buffer layer containing In between the substrate and the nitride semiconductor.
[0012]
In the present inventionNitride semiconductor LED elementThe growth method ofAt least one selected from Ce, Tb, Eu, Ba, Sr, Mg, Ca, Zn, Si, Cu, Ag, Au, Fe, Cr, Pr, Nd, Dy, Co, Ni, and TiActivatorAsContainsY with the (111) plane as the principal plane 3 Al 5 O 12 It is a substrate, and a part of Y is replaced with any of Lu, Sc, La, Gd, and Sm and / or a part of Al is replaced with any of In, B, Tl, and Ga.On the surface of the boardThe taper angle is 10 ° to 30 °A first step of forming the uneven step, a second step of forming a buffer layer on the uneven surface that is the surface of the substrate, and then an In on the buffer layerxAlyGa1-xyAnd a third step of forming at least one layer of a nitride semiconductor composed of N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).
[0013]
In the present inventionNitride semiconductor LED elementThe growth method includes a fourth step of forming a second uneven surface on the back surface of the substrate after forming the nitride semiconductor.
[0014]
As described above, the substrate in the present invention contains an activator, and such an activator has a light emitting effect. Among them, Ce is Ce3+To show yellow light emission. Tb2+, Tb3+For green light emission, Eu2+, Eu3+About red is shown. For this reason, any color such as white light can be emitted in combination with the blue emission of the nitride semiconductor.
[0015]
Increasing the nitride semiconductor without forming an air gap on the uneven YAG or sapphire substrate improves the incident efficiency on the substrate. A nitride semiconductor element is formed on the substrate on which the convex portion a and the concave portion b are formed (FIG. 7-1), and the dimple angle α in which the concave and convex portions are formed on the substrate is 0 ° (vertical) to 90 ° (flat substrate). Fig. 7-2 shows the extraction efficiency within the range. When the dimple angle is 0 ° to 75 °, the substrate incidence efficiency is 50% or more for a YAG substrate, and 45% or more for a sapphire substrate. When a YAG: Ce substrate is used, the incident light to the substrate is increased by inclining the taper angle, so that the fluorescent color becomes strong and yellow becomes strong. That is, the emission color can be changed by adjusting the taper angle. If the taper angle is 10 ° to 30 °, a nitride semiconductor can be easily formed without having an air gap.
[0016]
In addition, in some of the above-described substrates, an uneven gap is formed on the growth surface of the nitride semiconductor to form the nitride semiconductor, and then an air gap is formed in the recess of the substrate (FIG. 8-1). Since the nitride semiconductor on the uneven step surface of the substrate is formed by lateral growth, the crystallinity of the laterally grown portion is good and the lifetime characteristics of the light emitting element are improved. The unevenness is formed by etching, and the cross-sectional shape may be a taper shape or a mesa shape. With such a shape, it is possible to promote the lateral growth of the nitride semiconductor formed on the substrate and grow a crystal with good crystallinity that is easily flattened. In addition, the incident efficiency of light to the substrate is improved by providing an angle β to the GaN grown on the substrate (FIG. 8-2). Furthermore, by making the cross-sectional shape a tapered shape or a mesa shape, the height and width of the cavity can be adjusted, and the light extraction efficiency can be easily optimized. By promoting the lateral growth, the total film thickness of the substrate and the nitride semiconductor can be reduced. The planar shape of the substrate unevenness formed by etching includes a stripe shape, a lattice shape, an island shape, and other shapes in which the convex shape is extracted in a polygonal shape and the concave shape is extracted in a polygonal shape.
[0017]
[0018]
Further, if LSAT having the (111) plane as the main surface is used as the substrate, the activator can be replaced at an arbitrary ratio at the La site. For example, when Ce is used as an activator, yellow light emission is exhibited in the same manner as the YAG: Ce substrate.
[0019]
The sapphire substrate having the (0001) plane and the (11-20) plane as the main surface exhibits light emission similar to that of the YAG substrate by containing an activator such as Ce.
[0020]
The light emitting layer of nitride semiconductor has a quantum well structure such as MQW or SQW and contains In. Therefore, a stable light-emitting layer can be obtained by mixing In in the buffer layer. This is because In has a strain relaxation effect. In particular, a YAG substrate has a lattice constant close to that of a nitride semiconductor containing In, and since In also has a strain relaxation effect, crystallinity can be improved by growing a nitride semiconductor containing In on the YAG substrate. . Further, strain relaxation can be realized and critical film thickness can be improved by containing In in the buffer layer and further in the n-type nitride semiconductor layer formed on the buffer layer. That is, it is possible to improve the decrease in light emission efficiency that has occurred due to excessive strain due to thick film growth, and the decrease in reliability at a longer wavelength (In high mixed crystal) in the light emitting layer.
[0021]
The buffer layer is formed on the concavo-convex surface of the substrate, but a nitride semiconductor grown with the buffer layer as a nucleus grows by growing with the top surface of the convex portion and the bottom surface of the concave portion as a nucleus compared to the case where the side surface of the concave portion is the nucleus. The rate is high. In addition, since there is a difference in height between the top surface of the convex portion and the bottom surface of the concave portion, even if the growth rate is the same, the growth from the top surface of the convex portion of the substrate extends not only in the vertical direction but also in the horizontal direction. The grown nitride semiconductors are joined and flattened. Since the cavity remains in the recess even after planarization, it is possible to reduce the warpage of the substrate and improve the light extraction efficiency. The substrate may be inclined on a main surface on which a nitride semiconductor is grown. Preferably, the surface inclination of the substrate is less than 10 ° with respect to the main surface. For example, in the case of a YAG substrate or an LSAT substrate, the angle formed with the (111) plane as the main surface is within 10 °. By forming such a surface inclination, step growth of the nitride semiconductor grown on this substrate is promoted. Therefore, a nitride semiconductor with good morphology can be obtained.
[0022]
As described above, since the substrate has the uneven step, a cavity is formed between the nitride semiconductor grown on the substrate and the substrate recess, thereby increasing the light emission efficiency. Furthermore, since the LSAT substrate can produce an LED element having the same lattice constant as that of the nitride semiconductor, it can be expected to have improved life characteristics as compared with a substrate having a lattice mismatch. In addition, the present invention uses a substrate instead of molding phosphors of inconsistent particle sizes with resin, for example, blue light emission (wavelength 405 to 470 nm) from a light emitting layer of a nitride semiconductor and yellow light emission of a YAG substrate. Therefore, uniform white light emission can be provided with high luminous efficiency. This luminescent color can be changed to any color by an activator.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
The nitride semiconductor device according to the embodiment of the present invention includes Ce, Tb, Eu, Ba, Sr, Mg, Ca, Zn, Si, Cu, Ag, Au, Fe, Cr, Pr, Nd, Dy, Co, and Ni. A substrate containing at least one selected from Ti as an activator, wherein the substrate has irregularities and a nitride semiconductor is provided on the irregular surface. The substrate is YAG or LSAT having a (111) plane as a main surface, or sapphire having a (0001) plane or a (11-20) plane as a main surface. The planar shape of the substrate is a stripe shape, a lattice shape, or an island shape. It is preferable to have a cavity between the concave portion of the substrate and the nitride semiconductor. A buffer layer containing In is interposed between the substrate and the nitride semiconductor.
[0024]
The method for growing a nitride semiconductor device according to an embodiment of the present invention includes a first step of forming an uneven step on the surface of a substrate containing an activator, and then a buffer on the uneven surface that is the surface of the substrate. A second step of forming a layer, and then an In layer on the buffer layerxAlyGa1-xyAnd a third step of forming at least one layer of a nitride semiconductor composed of N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Furthermore, a second uneven surface is provided as a fourth step by performing uneven processing on the back surface of the substrate.
[0025]
The operational effect of the present invention is that the light is more uniform (for example, white light) than the light emitted from the LED chip sealed with the resin containing the fluorescent powder in which the phosphor is powdered. . White light emitted from an LED chip sealed with a resin containing fluorescent powder is difficult to make the particle size of the fluorescent powder uniform, and color unevenness due to precipitation of the fluorescent powder is a problem. It was. However, in the present invention, such a problem is solved by using a sliced substrate without using fluorescent powders having inconsistent particle sizes. In addition, the manufacturing process is facilitated, and improvement in productivity can be expected.
[0026]
Hereinafter, the invention in this embodiment will be described in more detail.
(Substrate 1)
The YAG substrate has a (111) plane as the main surface.3Al5O12And a part of Y is substituted by any of Lu, Sc, La, Gd, and Sm and / or a part of Al is substituted by any of In, B, Tl, and Ga.
[0027]
The YAG substrate can be crystal-grown by a method such as EFG method, heme method, or cyprus method. Among them, the CZ method is preferable for the growth method of the substrate because the composition is uniform and there is no uneven deposition of additives. Furthermore, since the substrate pulled up at an arbitrary angle can be cut out, the (111) plane, which is the growth surface of the nitride semiconductor, can be easily formed.
[0028]
In the CZ method, a single crystal having a uniform crystal orientation is grown on a raw material melt based on a seed crystal. The rotated seed crystal is brought into contact with the raw material melt and maintained at a temperature at which the tip melts, and then the seed crystal is raised to form a temperature gradient between the melt and the cooling. Thereafter, crystal growth is roughly divided into three steps. It comprises a mold making process for increasing the diameter of the crystal, a straight body growing process for obtaining a crystal with a constant diameter, and a process for separating the crystal from the melt. The raw materials may be weighed and mixed at a desired composition ratio. Y2O3, Al2O3, Gd2O3, Sm2O3, Tb2O3, Ga2O3Prepare a mixture. The weighed and mixed raw materials are filled in a crucible. Y3Al5O12Since the melting point is a high temperature close to 2000 ° C., a crucible made of Ir is used. In the crystal growth furnace, an Ir crucible filled with a raw material is disposed in a high temperature portion made of a refractory material in the furnace. Here, the activator can be added by coprecipitation. This activator is evenly arranged in the pulled YAG. Thereafter, cutting with a wire saw is performed to form a YAG substrate by lapping and polishing.
[0029]
When forming a YAG: Ce substrate, first Y2O3338g and Al2O3Is 256 g, Ce2O3Is put into an Ir crucible. The temperature is raised to 1900 ° C. or higher and about 1950 ° C. in an Ar atmosphere to melt the raw material. A YAG seed cut into the (111) plane is dipped into the crystal surface and crystallized at 0.1 to 1.0 mm / sec, preferably 0.3 to 0.8 mm / sec, more preferably 0.5 mm / sec. Pull up. The pulled YAG: Ce crystal is annealed in an
[0030]
Other elements and activators can be added to the YAG substrate without impairing YAG's original fluorescence function. In order to epitaxially grow a nitride semiconductor on this YAG substrate, an LED structure or an LD structure can be formed by forming a buffer layer containing In on the substrate. The buffer layer in the present invention is InxAlyGa1-xyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Preferably, the Al composition ratio is 0.5 or less. If Al is contained in the buffer layer, it can be easily planarized during the growth of the nitride semiconductor in a later step. More preferably, an InGaN buffer layer having an Al composition ratio of 0.2 or less is formed. This suppresses the Al composition ratio and improves crystallinity. Therefore, the Al composition ratio may be zero particularly in the case of a YAG substrate, and a nitride semiconductor with good crystallinity can be grown on this buffer layer.
[0031]
The manufacturing method of the LSAT substrate is La2O3, SrCO3, Al2O3, Ta2O3Is weighed in a predetermined amount so as to have an arbitrary composition ratio. Then, after filling an Ir crucible with a raw material, it raises at 1500 degreeC or more in argon atmosphere, Preferably it raises at about 2000 degreeC. For example, the composition is La0.294Sr0.706Al0.647Ta0.353O3It becomes. Then, it cuts with a wire saw and makes it a LSAT board | substrate by lapping and polishing.
[0032]
As a method for producing a sapphire substrate, a predetermined amount of alumina, a raw material oxide used as an activator, or the like is put into an Ir crucible, and heated to 1500 ° C. or higher, preferably about 2070 ° C. in an argon atmosphere in a high frequency furnace. The alumina seed crystal is pulled up by the CZ method. Then, it cuts with a wire saw and makes a sapphire substrate by lapping and polishing.
[0033]
In the present embodiment, the thickness of the substrate is not particularly limited as long as it can transmit light, but is preferably 3 mm or less. Although it is possible to process the substrate with a film thickness of 30 μm, it is more preferably 50 μm to 2 mm. This is a film thickness that allows slicing and stepping of the substrate. In the substrate shown in the present invention, the surface that can be sliced can be a growth surface of a nitride semiconductor.
[0034]
Next, as a method of forming a step on the substrate, a protective film having an opening is formed on the substrate. Thereafter, the substrate surface exposed from the opening of the protective film is removed by etching. Thereby, uneven steps are formed on the substrate. Thereafter, the protective film is removed to obtain a substrate having uneven steps.
[0035]
Any protective film partially formed on the substrate surface may be used as long as it has etching selectivity with the substrate. Specific examples include silicon oxide (SiOx), Silicon nitride (SixNy), Silicon nitride oxide (SiOxNy), Titanium oxide (TiOx), Zirconium oxide (ZrO)xOr the like, or a multilayer film thereof or a metal having a melting point of 1200 ° C. or higher. As a method for forming the protective film, for example, a film is formed by using CVD, sputtering, vapor deposition, or the like to form a patterned protective film.
[0036]
Examples of the shape of the protective film include a stripe shape, a lattice shape, an island shape, a circular shape, or a polygonal opening. Specific examples of the pattern shape having a polygonal opening include a hexagon punch type and a reverse pattern hexagonal column type. In the case of a stripe shape, the lateral growth region of the nitride semiconductor becomes a low defect region in a stripe shape, and can be used for a laser diode. In addition, if a circular or polygonal opening is formed, the nitride semiconductor is joined at a single point in the center of these openings, so that the stress applied to the entire substrate can be made uniform, and warping of the nitride semiconductor substrate is suppressed. Further, circular and polygonal patterns can be easily flattened if the arrangement is six-fold symmetric or three-fold symmetric.
[0037]
The width of the opening of the
[0038]
As an etching method for forming irregularities on the substrate, there are methods such as wet etching and dry etching, but anisotropic etching is preferable, and dry etching is used. Dry etching includes, for example, reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), ICP plasma etching, and the like, all of which are nitrided by appropriately selecting an etching gas. Etching a physical semiconductor.
[0039]
Here, the
[0040]
A nitride semiconductor may be formed on the
[0041]
(Buffer layer)
Next, a buffer layer (not shown) is formed on the uneven surface of the
[0042]
A nitride semiconductor using lateral growth may be formed on the buffer layer. By having this laterally grown layer, dislocation defects can be reduced. Examples of the lateral growth layer include the following methods.
[0043]
As a first method, after forming a protective film having an opening on the buffer layer via the nitride semiconductor a, the nitride semiconductor b is grown from the opening of the protective film. This nitride semiconductor begins to grow from the opening of the protective film, grows laterally on the protective film, and further grows to join and planarize adjacent nitride semiconductors on the protective film. . This laterally grown layer is shown in FIG. Such a growth method forms a protective film and intentionally grows a nitride semiconductor in the lateral direction. When dislocations progress with the growth of the nitride semiconductor, the dislocations occur only on the portion without the protective film. Therefore, a nitride semiconductor with few dislocation defects can be formed on the protective film. Further, the nitride semiconductor a can be omitted, and a protective film may be formed on the buffer layer.
[0044]
As a second method, after the nitride semiconductor c is grown on the buffer layer, an opening is partially formed in the nitride semiconductor c, and then nitrided further from the upper surface and side surfaces of the opening of the nitride semiconductor c. The semiconductor d is grown. Since the nitride semiconductors d laterally grown from this side face are joined at the center of the opening, they are flattened. Further, by forming the opening of the nitride semiconductor c deeply, since the planarized nitride semiconductor has a cavity, the light emission efficiency can be improved. Further, the nitride semiconductor d grown in the lateral direction has reduced dislocation defects, and can improve the life characteristics. This laterally grown layer is shown in FIG.
[0045]
As a third method, first, a protective film having an opening is formed on the buffer layer via the nitride semiconductor e. Next, the nitride semiconductor f is grown from the opening of the protective film and is grown laterally on the protective film. Next, the growth is stopped before the nitride semiconductors f grown in the lateral direction are joined together. Therefore, after removing the protective film, the nitride semiconductor g is regrown to join adjacent nitride semiconductors g to flatten the surface of the nitride semiconductor. The growth process of this lateral growth layer is shown in FIG. A cavity is formed in the region where the protective film is removed, and light scattering and luminous efficiency can be improved. Further, since the nitride semiconductor grown in the lateral direction as in the above method has reduced dislocation defects, the life characteristics can be improved. The nitride semiconductor e may be omitted.
[0046]
The laterally grown layer described above is interposed between the
[0047]
LED element
(N-side nitride semiconductor layer 2)
An n-side
[0048]
Next, the n-type contact layer containing the n-type impurity has an n-type impurity concentration of 1 × 1017/ Cm3Or more, preferably 3 × 1018/ Cm3Contains at the above concentration. By doping a large amount of n-type impurities in this way, Vf (forward voltage) can be lowered when forming an LED element, and the threshold can be lowered when forming an LD element. The limit of maintaining the function as an n-type contact layer is 5 × 1021/ Cm3The following is desirable. The measurement of the impurity concentration in the present invention is based on secondary ion mass spectrometry (SIMS). The n-type contact layer is represented by InAlGaN, and InxGa1-xN (0 ≦ x ≦ 0.2) is used to reduce crystal defects. The n-type contact layer is a layer for forming an n-electrode. The thickness of the n-type contact layer is set to 1 to 10 μm in order to reduce the resistance value and the Vf of the light emitting element.
[0049]
Next, an n-side first multilayer film layer is grown on the n-type contact layer. When an n-side first multilayer film composed of an undoped lower layer, an n-type impurity-doped intermediate layer, and an undoped upper layer is formed, the electrostatic withstand voltage can be improved together with the light emission output. As nitride semiconductors constituting these three layers, nitride semiconductors having various compositions represented by InAlGaN can be used. The compositions may be the same or different from each other. The thickness of the n-side first multilayer film is set to 175 to 12000 mm in order to optimize Vf and improve the electrostatic withstand voltage. Preferably it is 2000-6000cm. The film thickness of the first multilayer film is adjusted so that the total film thickness is within the above range. Thereby, the light emission output and the electrostatic withstand voltage can be remarkably improved. The film thickness of the undoped lower layer is 100 to 10,000 mm. In the undoped lower layer, the electrostatic withstand voltage increases as the film thickness increases, but Vf increases rapidly around 1000 mm, while as the film thickness decreases, Vf decreases. The decrease in yield tends to increase, and if it is less than 100 mm, there is a tendency for the yield to decrease with increasing electrostatic breakdown voltage. In addition, since the undoped lower layer has a function of improving the influence due to the decrease in crystallinity of the n-type contact layer containing the n-type impurity, from the viewpoint of effectively exhibiting the function of improving the crystallinity, It is preferable to grow with a film thickness of about 500 to 8000 mm. The film thickness of the n-type impurity doped intermediate layer is preferably smaller than the film thickness of the n-type contact layer, and is 50 to 1000 mm. This intermediate layer doped with the n-type impurity is a layer having a function of making the light emission output relatively large by sufficiently increasing the carrier concentration, and the light emitting element having this layer emits light more than the light emitting element not formed. Decreases. On the other hand, when the film thickness exceeds 1000 mm, the light emission output decreases. On the other hand, if only the electrostatic withstand voltage is considered, the electrostatic withstand voltage can be improved if the thickness of the intermediate layer is greater than 50 mm, but if it is thinner than this, the electrostatic withstand voltage is lowered. The film thickness of the undoped upper layer is preferably smaller than the film thickness of the undoped lower layer, and is 25 to 1000 mm. This undoped upper layer is formed in contact with or closest to the active layer in the first multilayer film, and is a layer that greatly contributes to the prevention of leakage current. However, if the upper layer thickness is less than 25 mm, the leakage current It is not possible to effectively prevent the increase. Moreover, when the film thickness of an upper layer exceeds 1000 mm, Vf will rise and electrostatic withstand voltage will also fall. By forming the film thickness of each layer from the lower layer to the upper layer within the above range, the balance of the element characteristics is good, and in particular, the light emission output and the electrostatic withstand voltage can be good.
[0050]
The composition of each layer constituting the first multilayer film layer is InxAlyGa1-xyN (0 ≦ x <1, 0 ≦ y <1), and the composition of each layer may be the same or different. The doping amount of the n-type impurity in the first multilayer film layer is preferably 3 × 1018/ Cm3The above concentration is used. The upper limit is 5 × 1021/ Cm3The following is desirable. As the n-type impurity, elements of Group IVB and Group VIB of the periodic table such as Si, Ge, Se, S, and O are selected. When the active layer is formed on the first multilayer film, the upper layer 5c in contact with the active layer of the first multilayer film layer is formed using, for example, GaN, so that the barrier layer in the active layer is formed. Can function. The first multilayer film layer may be only two of the three layers represented by the above composition formula, or a single undoped layer.
[0051]
Next, an n-side second multilayer film layer is formed on the first multilayer film layer. This layer is formed by laminating a first nitride semiconductor layer containing In and a second nitride semiconductor layer having a composition different from that of the first nitride semiconductor layer. In this n-side second multilayer film layer, at least one first nitride semiconductor layer and at least one second nitride semiconductor layer are formed, preferably at least two layers are stacked, and four or more layers are stacked in total. Is desirable. Regarding the film thickness of the n-side second multilayer film layer, at least one film thickness is 100 mm or less, preferably both film thicknesses are 100 mm or less. If at least one of the film thicknesses is 100 mm or less, the one thin film layer can have an elastic critical film thickness or less to improve the crystallinity, and the crystallinity of the entire multilayer film layer can be improved. If both film thicknesses are 100 mm or less, the n-side second multilayer film layer has a superlattice structure, and the n-side second multilayer film layer has the effect of a buffer layer, so that the multilayer film layer has good crystallinity. Therefore, the output can be further improved. In the n-side second multilayer film layer, the first nitride semiconductor layer is a nitride semiconductor containing In, preferably a ternary mixed crystal InxGa1-xN (0 <x <1), preferably x value is 0.5 or less. The second nitride semiconductor layer may be a nitride semiconductor having a composition different from that of the first nitride semiconductor layer, and may be binary mixed crystal or ternary mixed crystal In.xGa1-xN (0 ≦ x <1). Further, the n-side second multilayer film layer may be undoped, and either one may be doped with impurities. This impurity is an n-type impurity and is preferably modulation-doped. If modulation doping is used, the output can be increased. The doping amount of the n-type impurity is preferably 3 × 1018/ Cm3The above concentration is used. The upper limit is 5 × 1021/ Cm3The following is desirable. As the n-type impurity, elements of Group IVB and Group VIB of the periodic table such as Si, Ge, Se, S, and O are selected.
[0052]
(Light emitting layer 3)
Next, a light emitting layer having a quantum well structure is formed. In addition to undoped, the light emitting layer (active layer) is doped with either an n-type impurity or a p-type impurity, or doped with both. When the light emitting layer is doped with an n-type impurity, the light emission intensity between bands can be increased as compared with the undoped layer. If the light emitting layer is doped with a p-type impurity, the peak wavelength can be shifted to the energy side lower by about 0.5 eV than the peak wavelength of interband light emission, but the full width at half maximum is widened. In order to grow a light emitting layer with good crystallinity, undoped is most preferable. A single quantum well structure may be used, but a multiple quantum well structure provides high emission output and good electrostatic breakdown voltage characteristics. The order of stacking of the barrier layer and the well layer is from the well layer to the well layer, from the well layer to the barrier layer, from the barrier layer to the barrier layer, and from the barrier layer. It may end with a well layer. The number of pairs may be about 1 to 15 pairs. If the film thickness is within this range, the output can be improved. The layer in contact with the light emitting layer may function as the first layer (well layer or barrier layer) in the light emitting layer.
[0053]
The thickness of the well layer is 100 mm or less, and the lower limit of the film thickness is 1 atomic layer or more, preferably 10 mm or more. In the case of having a plurality of well layers, Vf can be lowered by forming a well layer closest to the n-side second multilayer film layer from a doped layer of n-type impurities and making other well layers undoped. it can. This n-type impurity is preferably Si, 5 × 1021/ Cm3Adjust to: On the other hand, the thickness of the barrier layer is 2000 mm or less, preferably 500 mm or less, and the lower limit of the film thickness is adjusted to 1 atomic layer or more, preferably 10 mm or more.
[0054]
(P-side nitride semiconductor layer 4)
A p-side
[0055]
After forming the p-type cladding layer, a p-type lightly doped layer can be formed. The p-type lightly doped layer may have a p-type impurity concentration lower than that of the p-type cladding layer, and may be a multilayer film. As an effect, it is possible to improve the electrostatic withstand voltage as well as to improve the light emission output. The p-type lightly doped layer can be omitted depending on the p-type impurity concentration in the p-type cladding layer and the p-type contact layer.
[0056]
Next, the general formula In is formed on the p-type cladding layer or the p-type lightly doped layer.xAlyGa1-xyA p-type contact layer represented by N (0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <1) and doped with a p-type impurity such as Mg is formed. By using a nitride semiconductor made of GaN that does not contain In or Al, ohmic contact with the p-electrode can be improved, and the light emission efficiency can be improved. The thickness of the p-type contact layer is not particularly limited, but is about 1000 mm. From the above, the nitride semiconductor device shown in FIG. 2 can be obtained. A nitride semiconductor device that is not processed on a substrate is shown in FIG. In this case, although any uniform light can be obtained, the light extraction efficiency is lower than that obtained when the substrate is processed to be uneven.
[0057]
The n electrode is formed on the n-type contact layer, and the p electrode is formed on the p-type contact layer. For example, W / Al can be used for the n electrode and Ni / Au can be used for the p electrode. Then, it is set as a LED chip by chipping.
[0058]
Furthermore, after forming the LED element, a second uneven surface may be formed on the back surface of the substrate. The nitride semiconductor device obtained here is shown in FIG. The unevenness forming conditions are the same as the unevenness forming conditions described above. Moreover, if the width | variety and depth of an unevenness | corrugation are the range of 0.1-200 micrometers, light extraction efficiency and light condensing property can be adjusted.
[0059]
In an embodiment of the present invention, the nitride semiconductor is an undoped nitride semiconductor and a nitride semiconductor doped with an n-type impurity such as Si, Ge, Sn, or S, or a p-type impurity such as Mg or Zn. A nitride semiconductor, or a nitride semiconductor in which an n-type impurity and a p-type impurity are simultaneously doped can be used. The method for growing the nitride semiconductor is not particularly limited, but MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor). A method such as a phase growth method) can be applied.
[0060]
【The invention's effect】
According to the present invention, since a light emitting element such as an LED element is directly formed on a substrate, it is possible to provide a nitride semiconductor element that has uniform light and improved the light emission efficiency of arbitrary light. In addition, having a nitride semiconductor with few dislocation defects has good life characteristics.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a nitride semiconductor device of the present invention.
FIG. 2 is a schematic cross-sectional view showing a nitride semiconductor device of the present invention.
FIG. 3 is a schematic cross-sectional view showing a nitride semiconductor device of the present invention.
FIG. 4 is a schematic cross-sectional view showing a laterally grown layer formed on a substrate.
FIG. 5 is a schematic cross-sectional view showing a lateral growth layer formed on a substrate.
FIG. 6 is a schematic cross-sectional view showing a lateral growth layer formed on a substrate.
FIG. 7 is a schematic cross-sectional view showing a nitride semiconductor device of the present invention, and data on substrate incident efficiency using the substrate.
FIG. 8 is a schematic cross-sectional view showing a nitride semiconductor device of the present invention, and data on substrate incident efficiency using the substrate.
[Explanation of symbols]
1 ... Board
2 ... n-side nitride semiconductor layer
3 ... Light emitting layer
4 ... p-side nitride semiconductor layer
Claims (6)
前記基板の凹凸面上には窒化物半導体を備えたことを特徴とする窒化物半導体ＬＥＤ素子。Contains at least one selected from Ce, Tb, Eu, Ba, Sr, Mg, Ca, Zn, Si, Cu, Ag, Au, Fe, Cr, Pr, Nd, Dy, Co, Ni, and Ti as an activator And a Y 3 Al 5 O 12 substrate having a (111) plane as a main surface , wherein a part of the Y is replaced with any of Lu, Sc, La, Gd, and Sm and / or a part of the Al is replaced. in, B, Tl, a substrate obtained by substituting one of Ga, the substrate and have a concavo-convex taper angle of 10 ° to 30 °,
A nitride semiconductor LED device comprising a nitride semiconductor on an uneven surface of the substrate .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002315629A JP4269645B2 (en) | 2001-11-05 | 2002-10-30 | Nitride semiconductor LED element using substrate containing activator, and growth method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001339879 | 2001-11-05 | ||
| JP2001-339879 | 2001-11-05 | ||
| JP2002315629A JP4269645B2 (en) | 2001-11-05 | 2002-10-30 | Nitride semiconductor LED element using substrate containing activator, and growth method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003204079A JP2003204079A (en) | 2003-07-18 |
| JP4269645B2 true JP4269645B2 (en) | 2009-05-27 |
Family
ID=27666907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002315629A Expired - Fee Related JP4269645B2 (en) | 2001-11-05 | 2002-10-30 | Nitride semiconductor LED element using substrate containing activator, and growth method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4269645B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101032035A (en) | 2004-09-28 | 2007-09-05 | 皇家飞利浦电子股份有限公司 | Light emitting device with improved conversion layer |
| JP4513541B2 (en) * | 2004-12-17 | 2010-07-28 | 宇部興産株式会社 | Light emitting device using ceramic composite for light conversion |
| JP5023674B2 (en) * | 2006-11-24 | 2012-09-12 | 日亜化学工業株式会社 | Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and semiconductor light emitting device |
| JP5045418B2 (en) * | 2007-11-28 | 2012-10-10 | 三菱化学株式会社 | GaN-based LED element, GaN-based LED element manufacturing method, and GaN-based LED element manufacturing template |
| JP5008631B2 (en) * | 2008-10-14 | 2012-08-22 | シャープ株式会社 | Phosphor, method for producing the same, and light emitting device using the same |
| JP5366080B2 (en) * | 2009-03-03 | 2013-12-11 | 宇部興産株式会社 | COMPOSITE SUBSTRATE FOR LIGHT EMITTING ELEMENT FORMATION, LIGHT EMITTING DIODE ELEMENT, AND MANUFACTURING METHOD |
| US20110316033A1 (en) * | 2009-03-05 | 2011-12-29 | Koito Manufacturing Co., Ltd. | Light emitting module, method of manufacturing the light emitting module, and lamp unit |
| JP5330040B2 (en) * | 2009-03-17 | 2013-10-30 | 株式会社東芝 | Semiconductor device, semiconductor device, semiconductor wafer, and semiconductor crystal growth method |
| EP2634234B1 (en) * | 2010-10-29 | 2017-12-06 | National Institute for Materials Science | Light-emitting device |
| CN104245883B (en) * | 2012-04-24 | 2017-06-27 | 株式会社光波 | Fluorophor and its manufacture method and light-emitting device |
| CZ2013301A3 (en) * | 2013-04-22 | 2014-07-16 | Crytur Spol. S R. O. | White light-emitting diode with monocrystalline luminophore and process for producing thereof |
| JP5768159B2 (en) * | 2014-03-14 | 2015-08-26 | 株式会社小糸製作所 | Manufacturing method of semiconductor device |
| JP7436371B2 (en) * | 2018-07-09 | 2024-02-21 | ソウル バイオシス カンパニー リミテッド | light emitting device |
| TWI716986B (en) * | 2018-09-03 | 2021-01-21 | 國立大學法人大阪大學 | Nitride semiconductor device and substrate thereof, method for forming rare earth element-added nitride layer, and red light emitting device |
-
2002
- 2002-10-30 JP JP2002315629A patent/JP4269645B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003204079A (en) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5330040B2 (en) | Semiconductor device, semiconductor device, semiconductor wafer, and semiconductor crystal growth method | |
| TWI689611B (en) | Group III nitride layered body and light-emitting device having the layered body | |
| JP4307113B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US8952494B2 (en) | Group III nitride semiconductor substrate having a sulfide in a surface layer | |
| JP4269645B2 (en) | Nitride semiconductor LED element using substrate containing activator, and growth method | |
| JP2564024B2 (en) | Compound semiconductor light emitting device | |
| US6716655B2 (en) | Group III nitride compound semiconductor element and method for producing the same | |
| US20210013366A1 (en) | Group 13 element nitride layer, free-standing substrate, functional element, and method of producing group 13 element nitride layer | |
| WO1994003931A1 (en) | Nitride based semiconductor device and manufacture thereof | |
| WO2011040051A1 (en) | Iii nitride semiconductor substrate, epitaxial substrate, and semiconductor device | |
| US10804432B2 (en) | Free-standing substrate comprising polycrystalline group 13 element nitride and light-emitting element using same | |
| WO2018051772A1 (en) | Group-iii nitride laminate, and semiconductor device having laminate | |
| JPH11219910A (en) | Method of growing nitride semiconductor and nitride semiconductor element | |
| JP2008047762A (en) | Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp | |
| JP2016164966A (en) | Nitride semiconductor wafer manufacturing method, nitride semiconductor wafer and nitride semiconductor chip | |
| JP2004253743A (en) | Light emitting device using substrate containing activator | |
| JP2017028076A (en) | Group iii nitride light emitting element manufacturing method | |
| JP4032704B2 (en) | Nitride semiconductor device | |
| JP2004335559A (en) | Semiconductor element using group iii nitride substrate | |
| JP2008047763A (en) | Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp | |
| JP2013098298A (en) | Group iii nitride semiconductor light-emitting element manufacturing method | |
| TW200929626A (en) | Zno-group semiconductor element | |
| JP2011077497A (en) | Group iii nitride semiconductor substrate, epitaxial substrate and semiconductor device | |
| CN114341410B (en) | Method for producing group 13 element nitride crystal layer and seed crystal substrate | |
| JP2008034862A (en) | Growing method for nitride semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080813 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4269645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |