JP5768159B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5768159B2
JP5768159B2 JP2014052131A JP2014052131A JP5768159B2 JP 5768159 B2 JP5768159 B2 JP 5768159B2 JP 2014052131 A JP2014052131 A JP 2014052131A JP 2014052131 A JP2014052131 A JP 2014052131A JP 5768159 B2 JP5768159 B2 JP 5768159B2
Authority
JP
Japan
Prior art keywords
layer
gas
semiconductor element
group iii
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014052131A
Other languages
Japanese (ja)
Other versions
JP2014132683A (en
Inventor
明宏 野村
明宏 野村
大川　和宏
和宏 大川
晃 平子
晃 平子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Tokyo University of Science
Original Assignee
Koito Manufacturing Co Ltd
Tokyo University of Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd, Tokyo University of Science filed Critical Koito Manufacturing Co Ltd
Priority to JP2014052131A priority Critical patent/JP5768159B2/en
Publication of JP2014132683A publication Critical patent/JP2014132683A/en
Application granted granted Critical
Publication of JP5768159B2 publication Critical patent/JP5768159B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Luminescent Compositions (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体素子およびその製造方法に関し、特にＹ３Ａｌ５Ｏ１２により形成された基板とＩＩＩ族窒化物半導体層とを備える半導体素子およびその製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device including a substrate formed of Y 3 Al 5 O 12 and a group III nitride semiconductor layer and a method for manufacturing the same.

近年、ＬＥＤ（Light Emitting Diode）などの発光素子を用いて例えば白色光を発する発光モジュールを得るため、蛍光体材料を用いる技術が盛んに開発されている。例えば、青色光を発するＬＥＤに、青色光によって励起され黄色光を発する蛍光体材料を取り付けることにより、白色光を得ることが可能である。ここで、例えば発光層によって放出された光の経路内に配置されたセラミック層を備える構造体が提案されている（例えば、特許文献１参照）。   In recent years, in order to obtain, for example, a light emitting module that emits white light using a light emitting element such as an LED (Light Emitting Diode), a technique using a phosphor material has been actively developed. For example, white light can be obtained by attaching a phosphor material that emits yellow light when excited by blue light to an LED that emits blue light. Here, for example, a structure including a ceramic layer disposed in a path of light emitted by a light emitting layer has been proposed (see, for example, Patent Document 1).

例えば、上述の特許文献では、セラミック層など予め板状にされている蛍光体材料を発光層に取り付ける方法として、接着などが提案されている。しかしながら、接着層は発光層からの光を受けて劣化する可能性がある。また、接着層にはボイドが生じる場合があり、このボイドの存在によって光の取り出し効率が低下するおそれがある。また、屈折率が比較的低い接着層を設けることによっても、光の取り出し効率が低下するおそれがある。また、接着層の光透過率は１００％より低いため、接着層を透過するときにも光の取り出し効率が低下するおそれがある。さらに、成長基板上に半導体層を結晶成長させる工程とは別に接着工程が必要となる。これに加えて、セラミック層など予め板状にされている蛍光体材料の他に、結晶成長用のサファイア、ＳｉＣ等の高価な基板が必要となる。   For example, in the above-mentioned patent document, adhesion or the like is proposed as a method of attaching a phosphor material that has been formed into a plate shape such as a ceramic layer to the light emitting layer. However, the adhesive layer may be deteriorated by receiving light from the light emitting layer. In addition, voids may occur in the adhesive layer, and the presence of the voids may reduce light extraction efficiency. Also, the light extraction efficiency may be reduced by providing an adhesive layer having a relatively low refractive index. In addition, since the light transmittance of the adhesive layer is lower than 100%, the light extraction efficiency may be reduced when the adhesive layer is transmitted. Furthermore, an adhesion step is required separately from the step of crystal growth of the semiconductor layer on the growth substrate. In addition to this, an expensive substrate such as sapphire or SiC for crystal growth is required in addition to the phosphor material that is formed into a plate shape in advance, such as a ceramic layer.

このため、上述の特許文献において、セラミック層の上にＩＩＩ族窒化物核生成層を低温で直接堆積させ、さらにその上にＧａＮ（窒化ガリウム）によるバッファ層を高温で堆積させる技術が提案されている。上述の特許文献によれば、多数の低温中間層をＧａＮバッファ層との間に挿入することにより、格子不整合による弊害を是正することが可能としている。また、面方位（１１１）のＹ３Ａｌ５Ｏ１２（以下、必要に応じて適宜「ＹＡＧ（Yttrium Alminum Garnet）」という）により形成された基板上にバッファ層を形成し、そのバッファ層上にＩＩＩ族窒化物半導体層を形成した窒化物半導体素子が提案されている（例えば、特許文献２参照）。 Therefore, in the above-mentioned patent document, a technique is proposed in which a group III nitride nucleation layer is directly deposited on a ceramic layer at a low temperature and a buffer layer made of GaN (gallium nitride) is further deposited thereon at a high temperature. Yes. According to the above-mentioned patent document, it is possible to correct the adverse effects due to lattice mismatch by inserting a large number of low temperature intermediate layers between the GaN buffer layers. Further, a buffer layer is formed on a substrate formed of Y 3 Al 5 O 12 having a plane orientation (111) (hereinafter referred to as “YAG (Yttrium Alminum Garnet)” as necessary), and the buffer layer is formed on the buffer layer. A nitride semiconductor device in which a group III nitride semiconductor layer is formed has been proposed (see, for example, Patent Document 2).

特開２００６−５３６７号公報JP 2006-5367 A 特開２００３−２０４０８０号公報JP 2003-204080 A

しかしながら、上述の特許文献１に記載されるように、発光層を成長させる前にこのように多数の層をセラミック層に堆積させるためには多くの工程を経なければならず、発光モジュール製造時の生産性向上の点で改善の余地がある。また、上述の特許文献２に記載される技術は、面方位（１１１）のＹＡＧにより形成された基板を使用することを前提としている。しかし、ＹＡＧの面方位は（１１１）以外にも存在し、また、多結晶構造のＹＡＧを使用可能とすることへの当該技術分野における要望も強い。   However, as described in the above-mentioned Patent Document 1, it is necessary to go through many steps to deposit such a large number of layers on the ceramic layer before growing the light emitting layer. There is room for improvement in terms of productivity improvement. The technique described in Patent Document 2 described above is based on the premise that a substrate formed of YAG having a plane orientation (111) is used. However, the plane orientation of YAG exists in addition to (111), and there is a strong demand in the technical field to enable the use of YAG having a polycrystalline structure.

そこで、本発明は上述した課題を解決するためになされたものであり、その目的は、複数種類の面方位のＹＡＧのいずれにも簡易な工程でＩＩＩ族窒化物半導体層を形成することにある。   Therefore, the present invention has been made to solve the above-described problems, and an object of the present invention is to form a group III nitride semiconductor layer in any of a plurality of types of plane orientations in a simple process. .

上記課題を解決するために、本発明のある態様の半導体素子の製造方法は、Ｙ３Ａｌ５Ｏ１２により形成された基板上に、ＩＩＩ−Ｖ族化合物を含むバッファ層を形成する工程と、バッファ層上に、ＩＩＩ族窒化物半導体層を形成する工程と、を備える。バッファ層を形成する工程は、基板上にＩＩＩ族元素からなる核形成層を形成する工程を含む。 In order to solve the above problems, a method of manufacturing a semiconductor element according to an aspect of the present invention includes a step of forming a buffer layer containing a III-V group compound on a substrate formed of Y 3 Al 5 O 12 ; Forming a group III nitride semiconductor layer on the buffer layer. The step of forming the buffer layer includes a step of forming a nucleation layer made of a group III element on the substrate.

発明者による鋭意なる研究開発の結果、このような工程によって半導体素子を製造することにより、Ｙ３Ａｌ５Ｏ１２により形成された基板上の少なくとも一部にＩＩＩ族元素からなる核形成層を形成することにより、複数種類の面方位のＹＡＧのいずれにおいても、ＩＩＩ−Ｖ族化合物を含むバッファ層を形成後に適切にＩＩＩ族窒化物半導体層を形成することが可能なことが判明した。したがってこの態様によれば、複数種類の面方位のＹＡＧのいずれにも簡易な工程でＩＩＩ族窒化物半導体層を形成することができる。このとき、ＩＩＩ族元素を含む第１のガスを基板上に供給することにより核形成層を形成してもよい。 As a result of earnest research and development by the inventor, a nucleation layer made of a group III element is formed on at least a part of a substrate formed of Y 3 Al 5 O 12 by manufacturing a semiconductor device through such a process. Thus, it was found that the group III nitride semiconductor layer can be appropriately formed after the buffer layer containing the group III-V compound is formed in any of the YAGs having a plurality of types of plane orientations. Therefore, according to this aspect, the group III nitride semiconductor layer can be formed in any of a plurality of types of plane orientation YAGs by a simple process. At this time, the nucleation layer may be formed by supplying a first gas containing a group III element onto the substrate.

バッファ層を形成する工程は、核形成層の表面の少なくとも一部をＶ族元素と化合させてＩＩＩ−Ｖ族化合物に変化させる工程をさらに含んでもよい。この態様によれば、簡易にＩＩＩ−Ｖ族化合物を含むバッファ層を形成することができる。このとき、Ｖ族元素を含む第２のガスを核形成層上に供給することにより核形成層の表面の少なくとも一部をＩＩＩ−Ｖ族化合物に変化させてもよい。   The step of forming the buffer layer may further include a step of combining at least a part of the surface of the nucleation layer with a group V element to change to a group III-V compound. According to this aspect, the buffer layer containing the III-V group compound can be easily formed. At this time, at least a part of the surface of the nucleation layer may be changed to a III-V group compound by supplying a second gas containing a group V element onto the nucleation layer.

バッファ層を形成する工程は、核形成層上にＩＩＩ−Ｖ族化合物層を積層する工程をさらに含んでもよい。この態様によっても、簡易にＩＩＩ−Ｖ族化合物を含むバッファ層を形成することができる。このとき、ＩＩＩ族元素およびＶ族元素の双方を含む第３のガスを核形成層上に供給することにより、核形成層上にＩＩＩ−Ｖ族化合物層を積層してもよい。   The step of forming the buffer layer may further include a step of stacking a group III-V compound layer on the nucleation layer. Also according to this aspect, it is possible to easily form a buffer layer containing a III-V group compound. At this time, the III-V group compound layer may be laminated on the nucleation layer by supplying the third gas containing both the group III element and the group V element onto the nucleation layer.

ＩＩＩ族元素としてＡｌ、Ｇａ、およびＩｎのうち１つ以上からなる核形成層を形成してもよい。この態様によれば、これらの元素からなる核形成層を基板状に形成することにより、より適切にＩＩＩ族窒化物半導体層を形成することができる。   A nucleation layer composed of one or more of Al, Ga, and In may be formed as a group III element. According to this aspect, the group III nitride semiconductor layer can be more appropriately formed by forming the nucleation layer composed of these elements in a substrate shape.

バッファ層上にさらにバッファ層を積層する工程を備えてもよい。この態様によれば、さらに適切にＩＩＩ族窒化物半導体層を形成することができる。   You may provide the process of laminating | stacking a buffer layer further on a buffer layer. According to this aspect, the group III nitride semiconductor layer can be formed more appropriately.

基板は、面方位（１００）、（１１０）、（１１１）のいずれかの単結晶基板、または複数の面方位を持つ多結晶基板であってもよい。この態様によれば、面方位（１１１）以外の基板を用いても、ＩＩＩ族窒化物半導体層を適切に形成することができる。このため、ＹＡＧ基板の選択の幅を広げることができる。   The substrate may be a single crystal substrate in any of plane orientations (100), (110), and (111), or a polycrystalline substrate having a plurality of plane orientations. According to this aspect, even when a substrate other than the plane orientation (111) is used, the group III nitride semiconductor layer can be appropriately formed. For this reason, the range of selection of the YAG substrate can be expanded.

基板は、Ｙの一部をＬｕ、Ｓｃ、Ｌａ、Ｇｄ、Ｓｍのいずれかにより置換及び／又はＡｌの一部をＩｎ、Ｂ、Ｔｌ、Ｇａのいずれかにより置換したものでもよい。また、基板は、Ｃｅ、Ｔｂ、Ｅｕ、Ｂａ、Ｓｒ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｉ、Ｃｕ、Ａｇ、Ａｕ、Ｆｅ、Ｃｒ、Ｐｒ、Ｎｄ、Ｄｙ、Ｃｏ、Ｎｉ、Ｔｉからなる群より選ばれる少なくとも一種を付活剤として含有してもよい。なお、ＣｅはＣｅ３＋であってもよい。ＴｂはＴｂ２＋であってもよい。ＥｕはＥｕ２＋であってもよい。 The substrate may be a substrate in which a part of Y is replaced by any of Lu, Sc, La, Gd, and Sm and / or a part of Al is replaced by any of In, B, Tl, and Ga. The substrate is selected from the group consisting of Ce, Tb, Eu, Ba, Sr, Mg, Ca, Zn, Si, Cu, Ag, Au, Fe, Cr, Pr, Nd, Dy, Co, Ni, and Ti. You may contain at least 1 type as an activator. Note that Ce may be Ce 3+ . Tb may be Tb 2+ . Eu may be Eu 2+ .

本発明の別の態様は、半導体素子である。この半導体素子は、Ｙ３Ａｌ５Ｏ１２により形成された基板と、基板上に形成されたＩＩＩ−Ｖ族化合物を含むバッファ層と、バッファ層上に形成されたＩＩＩ族窒化物半導体層と、を備える。バッファ層は、基板上に形成されたＩＩＩ族元素からなる核形成層と、核形成層上に形成されたＩＩＩ−Ｖ族化合物層と、を含む。 Another embodiment of the present invention is a semiconductor element. The semiconductor element includes a substrate formed of Y 3 Al 5 O 12 , a buffer layer including a group III-V compound formed on the substrate, a group III nitride semiconductor layer formed on the buffer layer, Is provided. The buffer layer includes a nucleation layer made of a group III element formed on the substrate and a group III-V compound layer formed on the nucleation layer.

上述のように、ＹＡＧ基板上にＩＩＩ族元素からなる核形成層を形成することにより、複数種類の面方位のＹＡＧのいずれにおいても、適切にＩＩＩ族窒化物半導体層を形成することが可能である。したがってこの態様によれば、複数種類の面方位のＹＡＧのいずれにも簡易な工程でＩＩＩ族窒化物半導体層を形成することができる。   As described above, by forming a nucleation layer made of a group III element on a YAG substrate, it is possible to appropriately form a group III nitride semiconductor layer in any of a plurality of types of plane orientations of YAG. is there. Therefore, according to this aspect, the group III nitride semiconductor layer can be formed in any of a plurality of types of plane orientation YAGs by a simple process.

本発明によれば、複数種類の面方位のＹＡＧのいずれにも簡易な工程でＩＩＩ族窒化物半導体層を形成することができる。   According to the present invention, a group III nitride semiconductor layer can be formed in any of a plurality of types of plane orientation YAGs by a simple process.

第１の実施形態に係る半導体素子の断面図である。1 is a cross-sectional view of a semiconductor element according to a first embodiment. 第１の実施形態に係るバッファ層を形成させるときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。Is a diagram showing the supply timings of the TMAl gas and NH 3 gas when forming a buffer layer according to the first embodiment. 第１の実施形態に係る半導体素子の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor element which concerns on 1st Embodiment. （ａ）は、比較例１に係る半導体素子を製造するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。（ｂ）は、比較例１に係る半導体素子の表面写真である。（ｃ）は、比較例１に係る半導体素子の断面写真である。(A) is a diagram showing the supply timings of the TMAl gas and NH 3 gas when producing the semiconductor device of Comparative Example 1. (B) is the surface photograph of the semiconductor element which concerns on the comparative example 1. FIG. (C) is a cross-sectional photograph of the semiconductor element according to Comparative Example 1. （ａ）は、第１の実施形態に係るバッファ層を形成させるときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。（ｂ）は、第１の実施形態に係る半導体素子の表面写真である。（ｃ）は、第１の実施形態に係る半導体素子の断面写真である。(A) is a diagram showing the supply timings of the TMAl gas and NH 3 gas when forming a buffer layer according to the first embodiment. (B) is a surface photograph of the semiconductor device according to the first embodiment. (C) is a cross-sectional photograph of the semiconductor element according to the first embodiment. （ａ）は、比較例２に係る半導体素子のバッファ層を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。（ｂ）は、比較例２に係る半導体素子の表面写真である。（ｃ）は、比較例２に係る半導体素子の断面写真である。(A) is a diagram showing the supply timings of the TMAl gas and NH 3 gas when forming a buffer layer of a semiconductor device of Comparative Example 2. (B) is the surface photograph of the semiconductor element which concerns on the comparative example 2. FIG. (C) is a cross-sectional photograph of a semiconductor element according to Comparative Example 2. （ａ）は、比較例３に係る半導体素子のバッファ層を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。（ｂ）は、比較例３に係る半導体素子の表面写真である。（ｃ）は、比較例３に係る半導体素子の断面写真である。(A) is a diagram showing the supply timings of the TMAl gas and NH 3 gas when forming a buffer layer of a semiconductor device of Comparative Example 3. (B) is a surface photograph of the semiconductor element according to Comparative Example 3. (C) is a cross-sectional photograph of the semiconductor element according to Comparative Example 3. 比較例４に係る半導体素子のバッファ層を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。Is a diagram showing the supply timings of the TMAl gas and NH 3 gas when forming a buffer layer of a semiconductor device of Comparative Example 4. （ａ）は、比較例４に係る半導体素子の表面写真であり、（ｂ）は、比較例４に係る半導体素子の断面写真である。(A) is a surface photograph of the semiconductor element according to Comparative Example 4, and (b) is a cross-sectional photograph of the semiconductor element according to Comparative Example 4. （ａ）は、ＴＭＡｌガスのパルス供給時間ｔ１を５秒として図２に示すＴＭＡｌガスおよびＮＨ３ガスの供給タイミングでバッファ層を形成した第１の実施形態に係る半導体素子の表面写真であり、（ｂ）は、その半導体素子の断面写真である。(A) is a surface photograph of the semiconductor element according to the first embodiment in which the buffer layer is formed at the supply timing of TMAl gas and NH 3 gas shown in FIG. 2 with the pulse supply time t1 of TMAl gas being 5 seconds, (B) is a cross-sectional photograph of the semiconductor element. （ａ）は、ＴＭＡｌガスのパルス供給時間ｔ１を１０秒として図２に示すＴＭＡｌガスおよびＮＨ３ガスの供給タイミングでバッファ層を形成した第１の実施形態に係る半導体素子の表面写真であり、（ｂ）は、その半導体素子の断面写真である。(A) is a surface photograph of the semiconductor element according to the first embodiment in which the buffer layer is formed at the supply timing of TMAl gas and NH 3 gas shown in FIG. 2 with the pulse supply time t1 of TMAl gas being 10 seconds, (B) is a cross-sectional photograph of the semiconductor element. （ａ）は、ＴＭＡｌガスのパルス供給時間ｔ１を１５秒として図２に示すＴＭＡｌガスおよびＮＨ３ガスの供給タイミングでバッファ層を形成した第１の実施形態に係る半導体素子の表面写真であり、（ｂ）は、その半導体素子の断面写真である。(A) is a surface photograph of the semiconductor element according to the first embodiment in which the buffer layer is formed at the supply timing of TMAl gas and NH 3 gas shown in FIG. 2 with the pulse supply time t1 of TMAl gas being 15 seconds, (B) is a cross-sectional photograph of the semiconductor element. （ａ）は、ＴＭＡｌガスのパルス供給時間ｔ１を２０秒として図２に示すＴＭＡｌガスおよびＮＨ３ガスの供給タイミングでバッファ層を形成した第１の実施形態に係る半導体素子の表面写真であり、（ｂ）は、その半導体素子の断面写真である。(A) is a surface photograph of the semiconductor element according to the first embodiment in which the buffer layer is formed at the supply timing of TMAl gas and NH 3 gas shown in FIG. 2 with the pulse supply time t1 of TMAl gas being 20 seconds, (B) is a cross-sectional photograph of the semiconductor element. 第１の実施形態に係る半導体素子におけるＴＭＡｌガスのパルス供給時間ｔ１を横軸にとり、ＧａＮ（０００２）ロッキングカーブ測定における半値幅を縦軸にとったときの関係を示す図である。It is a figure which shows the relationship when taking the pulse supply time t1 of TMAl gas in the semiconductor element which concerns on 1st Embodiment on the horizontal axis, and taking the half value width in a GaN (0002) rocking curve measurement on the vertical axis. 第１の実施形態に係る半導体素子１０におけるＴＭＡｌガスのパルス供給時間ｔ１を横軸にとり、ＧａＮ（１０−１２）ロッキングカーブ測定における半値幅を縦軸にとったときの関係を示す図である。It is a figure which shows the relationship when the pulse supply time t1 of TMAl gas in the semiconductor element 10 which concerns on 1st Embodiment is set to a horizontal axis, and the half value width in a GaN (10-12) rocking curve measurement is set to a vertical axis | shaft. 面方位（１１１）のＹＡＧ基板を用いた比較例４に係る半導体素子の表面写真である。It is a surface photograph of the semiconductor element which concerns on the comparative example 4 using the YAG board | substrate of a surface orientation (111). （ａ）は、面方位（１１１）のＹＡＧ基板を用いた第１の実施形態に係る半導体素子の表面写真であり、（ｂ）は、その半導体素子の断面の鳥瞰図である。(A) is the surface photograph of the semiconductor element which concerns on 1st Embodiment using the YAG board | substrate of a surface orientation (111), (b) is a bird's-eye view of the cross section of the semiconductor element. 面方位（１１０）のＹＡＧ基板を用いた比較例５に係る半導体素子の表面写真である。It is a surface photograph of the semiconductor element which concerns on the comparative example 5 using the YAG board | substrate of a surface orientation (110). （ａ）は、面方位（１１０）のＹＡＧ基板を用いた第１の実施形態に係る半導体素子の表面写真であり、（ｂ）は、その半導体素子の断面の鳥瞰図である。(A) is the surface photograph of the semiconductor element which concerns on 1st Embodiment using the YAG board | substrate of a surface orientation (110), (b) is a bird's-eye view of the cross section of the semiconductor element. 面方位（１００）のＹＡＧ基板を用いた比較例６に係る半導体素子の表面写真である。It is a surface photograph of the semiconductor element which concerns on the comparative example 6 using the YAG board | substrate of a surface orientation (100). （ａ）は、面方位（１００）のＹＡＧ基板を用いた第１の実施形態に係る半導体素子の表面写真であり、（ｂ）は、その半導体素子の断面の鳥瞰図である。(A) is the surface photograph of the semiconductor element which concerns on 1st Embodiment using the YAG board | substrate of a surface orientation (100), (b) is a bird's-eye view of the cross section of the semiconductor element. 第２の実施形態に係る半導体素子の断面図である。It is sectional drawing of the semiconductor element which concerns on 2nd Embodiment. 第２の実施形態に係る半導体素子のバッファ層を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。Is a diagram showing the supply timings of the TMAl gas and NH 3 gas when forming a buffer layer of a semiconductor device according to the second embodiment. 第２の実施形態に係る半導体素子の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor element which concerns on 2nd Embodiment. 第３の実施形態に係る半導体素子の断面図である。It is sectional drawing of the semiconductor element which concerns on 3rd Embodiment. 第３の実施形態に係る半導体素子のバッファ層を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。It is a figure which shows the supply timing of TMAl gas and NH3 gas when forming the buffer layer of the semiconductor element which concerns on 3rd Embodiment. 第３の実施形態に係る半導体素子の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor element which concerns on 3rd Embodiment.

以下、図面を参照して本発明の実施の形態（以下、実施形態という）について詳細に説明する。   Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described in detail with reference to the drawings.

（第１の実施形態）
図１は、第１の実施形態に係る半導体素子１０の断面図である。半導体素子１０は、ＹＡＧ基板１２、バッファ層１４、およびＩＩＩ族窒化物半導体層１６を有する。 (First embodiment)
FIG. 1 is a cross-sectional view of a semiconductor element 10 according to the first embodiment. The semiconductor element 10 includes a YAG substrate 12, a buffer layer 14, and a group III nitride semiconductor layer 16.

ＹＡＧ基板１２は、いわゆる発光セラミック、または蛍光セラミックと呼ばれるものであり、青色光によって励起される蛍光体であるＹ３Ａｌ５Ｏ１２、すなわちＹＡＧ（Yttrium Alminum Garnet）粉末を用いて作成されたセラミック素地を焼結することにより得ることができる。こうして得られたＹＡＧ基板１２は、青色光を波長変換して黄色光を出射する。このため、青色光を発する半導体層と組み合わせることにより、加法混色により青色光と黄色光の合成光として白色光を発する半導体素子１０を得ることができる。 The YAG substrate 12 is a so-called luminescent ceramic or fluorescent ceramic, and is made of Y 3 Al 5 O 12 which is a phosphor excited by blue light, that is, YAG (Yttrium Aluminum Garnet) powder. It can be obtained by sintering the substrate. The YAG substrate 12 thus obtained emits yellow light by converting the wavelength of blue light. Therefore, by combining with a semiconductor layer that emits blue light, a semiconductor element 10 that emits white light as a combined light of blue light and yellow light can be obtained by additive color mixing.

第１の実施形態では、ＹＡＧ基板１２は、板状に形成される。また、ＹＡＧ基板１２は、面方位（１００）、（１１０）、（１１１）のいずれかの単結晶基板、または複数の面方位を持つ多結晶基板が採用される。   In the first embodiment, the YAG substrate 12 is formed in a plate shape. As the YAG substrate 12, a single crystal substrate of any one of the plane orientations (100), (110), and (111) or a polycrystalline substrate having a plurality of plane orientations is employed.

ＹＡＧ基板１２は、Ｙ３Ａｌ５Ｏ１２のＹの一部をＬｕ、Ｓｃ、Ｌａ、Ｇｄ、Ｓｍのいずれかにより置換及び／又はＡｌの一部をＩｎ、Ｂ、Ｔｌ、Ｇａのいずれかにより置換したものでもよい。また、ＹＡＧ基板１２は、Ｃｅ、Ｔｂ、Ｅｕ、Ｂａ、Ｓｒ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｉ、Ｃｕ、Ａｇ、Ａｕ、Ｆｅ、Ｃｒ、Ｐｒ、Ｎｄ、Ｄｙ、Ｃｏ、Ｎｉ、Ｔｉからなる群より選ばれる少なくとも一種を付活剤として含有してもよい。なお、ＣｅはＣｅ３＋であってもよい。ＴｂはＴｂ２＋であってもよい。ＥｕはＥｕ２＋であってもよい。 In the YAG substrate 12, a part of Y of Y 3 Al 5 O 12 is replaced by any of Lu, Sc, La, Gd, and Sm and / or a part of Al is replaced by any of In, B, Tl, and Ga. It may be replaced. The YAG substrate 12 is made of Ce, Tb, Eu, Ba, Sr, Mg, Ca, Zn, Si, Cu, Ag, Au, Fe, Cr, Pr, Nd, Dy, Co, Ni, and Ti. You may contain at least 1 type chosen as an activator. Note that Ce may be Ce 3+ . Tb may be Tb 2+ . Eu may be Eu 2+ .

また、ＹＡＧ基板１２は、透明に形成される。第１の実施形態において「透明」とは、変換波長域の光の全光線透過率が４０％以上のことを意味するものとする。発明者の鋭意なる研究開発の結果、変換波長域の光の全光線透過率が４０％以上の透明な状態であれば、ＹＡＧ基板１２による光の波長を適切に変換できると共に、ＹＡＧ基板１２から出射される光の減少も適切に抑制できることが判明した。したがって、ＹＡＧ基板１２をこのように透明な状態にすることによって、半導体層が発する光をより効率的に変換することができる。   The YAG substrate 12 is formed transparent. In the first embodiment, “transparent” means that the total light transmittance of light in the conversion wavelength region is 40% or more. As a result of inventor's earnest research and development, if the total light transmittance of light in the conversion wavelength region is in a transparent state of 40% or more, the wavelength of light by the YAG substrate 12 can be appropriately converted, and from the YAG substrate 12 It has been found that the decrease in emitted light can be appropriately suppressed. Therefore, by making the YAG substrate 12 in such a transparent state, the light emitted from the semiconductor layer can be converted more efficiently.

また、ＹＡＧ基板１２は有機系バインダーレスの無機物で構成され、有機系バインダーなどの有機物を含有する場合に比べて耐久性の向上が図られている。このため、例えば発光モジュールに１Ｗ（ワット）以上の電力を投入することが可能となっており、発光モジュールが発する光の輝度、光度、および光束を高めることが可能となっている。   Further, the YAG substrate 12 is made of an organic binderless inorganic material, and the durability is improved as compared with the case of containing an organic material such as an organic binder. For this reason, for example, it is possible to input power of 1 W (watt) or more to the light emitting module, and it is possible to increase the luminance, luminous intensity, and luminous flux of the light emitted from the light emitting module.

バッファ層１４はＩＩＩ−Ｖ族化合物を含み、ＹＡＧ基板１２上に形成される。バッファ層１４はＩＩＩ族窒化物半導体層１６を単結晶成長させるための緩和層として機能するものであり、ＩＩＩ族窒化物半導体層１６を単結晶成長させる前にＹＡＧ基板１２に形成される。   The buffer layer 14 includes a III-V group compound and is formed on the YAG substrate 12. The buffer layer 14 functions as a relaxation layer for growing the group III nitride semiconductor layer 16 as a single crystal, and is formed on the YAG substrate 12 before the group III nitride semiconductor layer 16 is grown as a single crystal.

バッファ層１４は、核形成層１８およびＩＩＩ−Ｖ族化合物層２０を有する。第１の実施形態に係る半導体素子１０では、複数種類の面方位のいずれのＹＡＧ基板１２を用いても適切にＩＩＩ族窒化物半導体層１６を形成すべく、ＩＩＩ−Ｖ族化合物層２０を形成する前に、ＹＡＧ基板１２の表面に核形成層１８が形成される。   The buffer layer 14 includes a nucleation layer 18 and a III-V group compound layer 20. In the semiconductor element 10 according to the first embodiment, the group III-V compound layer 20 is formed in order to form the group III nitride semiconductor layer 16 appropriately using any YAG substrate 12 having a plurality of types of plane orientations. Before the nucleation layer 18 is formed on the surface of the YAG substrate 12.

核形成層１８は、まずアルミニウムによってＹＡＧ基板１２上に形成される。なお、核形成層１８は、他のＩＩＩ族元素により形成されてもよい。ＩＩＩ族元素としてＡｌ、Ｇａ、およびＩｎのうち１つ以上からなる核形成層１８を形成してもよい。   The nucleation layer 18 is first formed on the YAG substrate 12 with aluminum. The nucleation layer 18 may be formed of other group III elements. A nucleation layer 18 made of one or more of Al, Ga, and In may be formed as a group III element.

第１の実施形態では、核形成層１８の表面はＶ族元素によりＶ族化される。このため核形成層１８は、Ｖ族化されずに残ったＩＩＩ族核形成層２２、およびＩＩＩ族元素によって形成されていた核形成層１８の表面がＶ族化して形成されたＩＩＩ−Ｖ族化合物層２４を含む。   In the first embodiment, the surface of the nucleation layer 18 is grouped with a group V element. For this reason, the nucleation layer 18 is a group III-V group formed by grouping the group III nucleation layer 22 remaining without being grouped V and the surface of the nucleation layer 18 formed by group III elements being grouped V. A compound layer 24 is included.

ＩＩＩ−Ｖ族化合物層２０は、核形成層１８上に形成される。ＩＩＩ族窒化物半導体層１６は、こうして形成されたバッファ層１４の表面に単結晶成長し形成される。   The III-V compound layer 20 is formed on the nucleation layer 18. The group III nitride semiconductor layer 16 is formed by growing a single crystal on the surface of the buffer layer 14 thus formed.

図２は、第１の実施形態に係るバッファ層１４を形成させるときのＴＭＡｌ（トリメチルアルミニウム）ガスおよびＮＨ３ガスの供給タイミングを示す図である。第１の実施形態では、ＭＯＣＶＤ（有機金属気相成長法：Metal Organic Chemical Vapor Deposition）によりバッファ層１４を形成する。図２は、このＭＯＣＶＤによるＴＭＡｌガスの供給タイミングおよびＮＨ３ガスの供給タイミングを示す。図３（ａ）〜図３（ｄ）は、図１の実施形態に係る半導体素子１０の製造工程を示す図である。以下、図２、および図３（ａ）〜図３（ｄ）に関連して半導体素子１０の製造方法について説明する。 FIG. 2 is a diagram showing the supply timing of TMAl (trimethylaluminum) gas and NH 3 gas when the buffer layer 14 according to the first embodiment is formed. In the first embodiment, the buffer layer 14 is formed by MOCVD (Metal Organic Chemical Vapor Deposition). FIG. 2 shows the supply timing of TMAl gas and the supply timing of NH 3 gas by this MOCVD. FIG. 3A to FIG. 3D are diagrams showing manufacturing steps of the semiconductor element 10 according to the embodiment of FIG. Hereinafter, a method for manufacturing the semiconductor element 10 will be described with reference to FIG. 2 and FIGS. 3 (a) to 3 (d).

図２に示すように、第１の実施形態では、ＹＡＧ基板１２の表面にＮＨ３ガスを暴露させることなく、まずＴＭＡｌガスをＹＡＧ基板１２上にパルス供給する。このパルス供給時間をｔ１とする。ＴＭＡｌガスのパルス供給が終了してｔ２が経過したとき、今度はＮＨ３ガスの供給を開始する。ＮＨ３ガスの供給開始後ｔ３が経過したとき、ＴＭＡｌガスの供給を再び開始する。これによって、ＹＡＧ基板１２上には、ＴＭＡｌガスとＮＨ３ガスの双方の混合ガスが供給される。このときのＴＭＡｌガスの供給時間をｔ４とする。なお、ＴＭＡｌガスのキャリアガス、およびＮＨ３のキャリアガスとして、Ｈ２およびＮ２のいずれか、またはＨ２およびＮ２の双方が用いられる。 As shown in FIG. 2, in the first embodiment, TMAl gas is first pulsed onto the YAG substrate 12 without exposing the surface of the YAG substrate 12 to NH 3 gas. Let this pulse supply time be t1. When t2 elapses after the pulse supply of TMAl gas is finished, supply of NH 3 gas is started this time. When t3 elapses after the supply of NH 3 gas is started, the supply of TMAl gas is started again. As a result, a mixed gas of both TMAl gas and NH 3 gas is supplied onto the YAG substrate 12. The supply time of TMAl gas at this time is set to t4. The carrier gas of TMAl gas, and as a carrier gas for NH 3, one of H 2 and N 2, or both of H 2 and N 2 is used.

図３（ａ）〜図３（ｄ）は、第１の実施形態に係る半導体素子１０の製造工程を示す図である。図３（ａ）は、ＹＡＧ基板１２の表面に核形成層１８を形成した状態を示す図である。第１の実施形態では、半導体素子１０を製造するにあたって、まずＩＩＩ族元素であるアルミニウムを含むＴＭＡｌガスをパルス供給時間ｔ１の間、ＹＡＧ基板１２の表面にパルス供給することにより、ＹＡＧ基板１２上にアルミニウムからなる核形成層１８を形成する。なお、核形成層１８は、スパッタリングや真空蒸着など他の製膜方法によって形成されてもよい。   FIG. 3A to FIG. 3D are diagrams showing manufacturing steps of the semiconductor element 10 according to the first embodiment. FIG. 3A is a diagram showing a state in which the nucleation layer 18 is formed on the surface of the YAG substrate 12. In the first embodiment, when manufacturing the semiconductor element 10, first, TMAl gas containing aluminum which is a group III element is pulse-supplied to the surface of the YAG substrate 12 during the pulse supply time t 1, thereby Then, a nucleation layer 18 made of aluminum is formed. The nucleation layer 18 may be formed by other film forming methods such as sputtering and vacuum deposition.

図３（ｂ）は、核形成層１８の表面を窒化させたときの状態を示す図である。ＴＭＡｌガスのパルス供給を終了してからｔ２経過後、今度はＮＨ３ガスを核形成層１８上に供給することにより核形成層１８の表面を窒化し、核形成層１８の表面をＩＩＩ−Ｖ族化合物であるＡｌＮ（窒化アルミニウム）に変化させ、ＩＩＩ−Ｖ族化合物層２４を形成させる。このとき窒化されずにアルミニウムのまま残った部分がＩＩＩ族核形成層２２となる。なお、ＩＩＩ族核形成層２２が残らなくなるまで核形成層１８を窒化させてもよい。また、窒素以外の他のＶ族元素を含むガスを核形成層１８上に供給することにより、核形成層１８の表面の少なくとも一部をＶ族元素と化合させてもよい。 FIG. 3B is a diagram showing a state when the surface of the nucleation layer 18 is nitrided. After t2 has elapsed from the end of the TMAl gas pulse supply, this time, NH 3 gas is supplied onto the nucleation layer 18 to nitride the surface of the nucleation layer 18 so that the surface of the nucleation layer 18 is III-V. A group III-V compound layer 24 is formed by changing to AlN (aluminum nitride) which is a group compound. At this time, the portion remaining as aluminum without being nitrided becomes the group III nucleation layer 22. The nucleation layer 18 may be nitrided until no group III nucleation layer 22 remains. Further, by supplying a gas containing a group V element other than nitrogen onto the nucleation layer 18, at least a part of the surface of the nucleation layer 18 may be combined with the group V element.

図３（ｃ）は、核形成層１８上にＩＩＩ−Ｖ族化合物層２０を形成した状態を示す図である。ＮＨ３ガスの供給開始からｔ３が経過したとき、ＴＭＡｌガスの供給を再び開始する。このようにＩＩＩ族元素であるアルミニウムを含むＴＭＡｌガスとＶ族元素である窒素を含むＮＨ３ガスとの混合ガスを核形成層１８上に供給することにより、核形成層１８上にＡｌＮからなるＩＩＩ−Ｖ族化合物層２０を積層させる。 FIG. 3C is a diagram showing a state in which a III-V group compound layer 20 is formed on the nucleation layer 18. When t3 has elapsed from the start of the supply of NH 3 gas, the supply of TMAl gas is started again. Thus, by supplying a mixed gas of TMAl gas containing aluminum as a group III element and NH 3 gas containing nitrogen as a group V element onto the nucleation layer 18, the nucleation layer 18 is made of AlN. The III-V compound layer 20 is laminated.

こうして、核形成層１８とＩＩＩ−Ｖ族化合物層２０によりバッファ層１４を形成する。なお、バッファ層１４上にさらにバッファ層１４を積層することにより、複数層のバッファ層１４をＹＡＧ基板１２とＩＩＩ族窒化物半導体層１６との間に形成してもよい。   Thus, the buffer layer 14 is formed by the nucleation layer 18 and the III-V compound layer 20. A plurality of buffer layers 14 may be formed between the YAG substrate 12 and the group III nitride semiconductor layer 16 by further stacking the buffer layer 14 on the buffer layer 14.

図３（ｄ）は、バッファ層１４上にＩＩＩ族窒化物半導体層１６を形成した状態を示す図である。ＩＩＩ族窒化物半導体層１６は、エピタキシャル成長法によりバッファ層１４上に、ＩｎｘＡｌｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を結晶成長して形成される。ＩＩＩ族窒化物半導体層１６は、電圧が印加されることにより波長範囲の少なくとも一部を含む光を発するよう設けられる。具体的には、まずＩｎｘＡｌｙＧａ（１−ｘ−ｙ）Ｎにｎ型の不純物をドーピングして、半導体層をバッファ層１４上に成長させる。これにより、バッファ層１４上にｎ型半導体層を形成させる。次に、ＩｎｘＡｌｙＧａ（１−ｘ−ｙ）Ｎにｐ型の不純物をドーピングして、半導体層をさらにその上に成長させる。なお、ｎ型半導体層とｐ型半導体層との間に、量子井戸発光層が設けられてもよい。なお、エピタキシャル成長法には、ＥＬＯ（epitaxial lateral overgrowth）法が用いられてもよい。 FIG. 3D is a diagram showing a state in which the group III nitride semiconductor layer 16 is formed on the buffer layer 14. The group III nitride semiconductor layer 16 is formed on the buffer layer 14 by epitaxial growth using In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Formed by crystal growth. The group III nitride semiconductor layer 16 is provided to emit light including at least part of the wavelength range when a voltage is applied. Specifically, first, In x Al y Ga (1-xy) N is doped with an n-type impurity, and a semiconductor layer is grown on the buffer layer 14. As a result, an n-type semiconductor layer is formed on the buffer layer 14. Next, In x Al y Ga (1-xy) N is doped with a p-type impurity, and a semiconductor layer is further grown thereon. Note that a quantum well light-emitting layer may be provided between the n-type semiconductor layer and the p-type semiconductor layer. Note that an ELO (epitaxial lateral overgrowth) method may be used as the epitaxial growth method.

これらの半導体層の結晶成長は、ＭＯＣＶＤによって行われる。なお、結晶成長法がこれに限られないことは勿論であり、ＭＢＥ（分子線エピタキシー法：Molecular Beam Epitaxy）によって半導体層の結晶成長が行われてもよい。   Crystal growth of these semiconductor layers is performed by MOCVD. Needless to say, the crystal growth method is not limited to this, and the semiconductor layer may be grown by MBE (Molecular Beam Epitaxy).

この後、エッチングによりｐ型半導体層の一部を除去し、ｎ型半導体層の上面の一部を露出させる。次に、露出したｎ型半導体層の上面や、ｐ型半導体層の上面に電極を形成させる。最後にダイシングにより適切な大きさにカットされ、半導体素子１０が設けられる。第１の実施形態では、半導体素子１０は１ｍｍの矩形にダイシングされる。このように形成されたＩＩＩ族窒化物半導体層１６は、電圧を印加することにより発光する半導体発光素子として機能する。第１の実施形態によれば、ＩＩＩ族窒化物半導体層１６にＹＡＧ基板１２を接着する工程を削減することができ、発光モジュール製造時の生産性を向上させることができる。また、高価なサファイア基板やＳｉＣ基板が不要となり、コストも低減させることができる。   Thereafter, a part of the p-type semiconductor layer is removed by etching, and a part of the upper surface of the n-type semiconductor layer is exposed. Next, electrodes are formed on the exposed upper surface of the n-type semiconductor layer and the upper surface of the p-type semiconductor layer. Finally, the semiconductor element 10 is provided by cutting into an appropriate size by dicing. In the first embodiment, the semiconductor element 10 is diced into a 1 mm rectangle. The group III nitride semiconductor layer 16 formed in this manner functions as a semiconductor light emitting element that emits light when a voltage is applied. According to the first embodiment, the process of bonding the YAG substrate 12 to the group III nitride semiconductor layer 16 can be reduced, and the productivity at the time of manufacturing the light emitting module can be improved. Further, an expensive sapphire substrate or SiC substrate is not necessary, and the cost can be reduced.

（比較例１）
図４（ａ）は、比較例１に係る半導体素子を製造するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。比較例１に係る半導体素子は、バッファ層の形成方法以外は第１の実施形態に係る半導体素子１０と同様の製法により製造される。 (Comparative Example 1)
FIG. 4A is a diagram showing the supply timing of TMAl gas and NH 3 gas when the semiconductor element according to Comparative Example 1 is manufactured. The semiconductor element according to Comparative Example 1 is manufactured by the same manufacturing method as that of the semiconductor element 10 according to the first embodiment except for the method of forming the buffer layer.

比較例１では、ＹＡＧ基板１２の表面にＴＭＡｌガスをパルス供給せず、また、ＮＨ３ガスに暴露もさせない。比較例１では、ＹＡＧ基板１２の表面に、ＴＭＡｌガスとＮＨ３ガスの混合ガスを供給する。このときのＴＭＡｌガスの供給時間をｔ１１とする。比較例１では、ｔ１１は６００秒とした。こうしてＹＡＧ基板１２上にバッファ層を形成し、さらにその上にＩＩＩ族窒化物半導体層１６を結晶成長させた。 In Comparative Example 1, TMAl gas is not pulsed to the surface of the YAG substrate 12 and is not exposed to NH 3 gas. In Comparative Example 1, a mixed gas of TMAl gas and NH 3 gas is supplied to the surface of the YAG substrate 12. The supply time of TMAl gas at this time is set to t11. In Comparative Example 1, t11 was 600 seconds. Thus, a buffer layer was formed on the YAG substrate 12, and a group III nitride semiconductor layer 16 was further grown on the buffer layer.

図４（ｂ）は、比較例１に係る半導体素子の表面写真であり、図４（ｃ）は、比較例１に係る半導体素子の断面写真である。図４（ｂ）および図４（ｃ）から分かるように、比較例１のＩＩＩ族窒化物半導体層１６であるＧａＮ層の表面には凹凸が発生している。   4B is a surface photograph of the semiconductor element according to Comparative Example 1, and FIG. 4C is a cross-sectional photograph of the semiconductor element according to Comparative Example 1. As can be seen from FIG. 4B and FIG. 4C, irregularities are generated on the surface of the GaN layer which is the group III nitride semiconductor layer 16 of Comparative Example 1.

図５（ａ）は、第１の実施形態に係るバッファ層１４を形成させるときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。比較例１などとの比較のために作成した半導体素子１０では、ｔ１を１５秒、ｔ２を１分、ｔ３を５分、およびｔ４を６００秒とした。 FIG. 5A is a diagram showing the supply timing of TMAl gas and NH 3 gas when the buffer layer 14 according to the first embodiment is formed. In the semiconductor element 10 prepared for comparison with Comparative Example 1 and the like, t1 was 15 seconds, t2 was 1 minute, t3 was 5 minutes, and t4 was 600 seconds.

図５（ｂ）は、第１の実施形態に係る半導体素子１０の表面写真であり、図５（ｃ）は、第１の実施形態に係る半導体素子１０の断面写真である。図５（ｂ）および図５（ｃ）から分かるように、半導体素子１０のＧａＮ層の表面の凹凸はほとんど見られず、比較例１よりも適切にＩＩＩ族窒化物半導体層１６を結晶成長できていることが分かる。   FIG. 5B is a surface photograph of the semiconductor element 10 according to the first embodiment, and FIG. 5C is a cross-sectional photograph of the semiconductor element 10 according to the first embodiment. As can be seen from FIG. 5B and FIG. 5C, the surface of the GaN layer of the semiconductor element 10 is hardly uneven, and the group III nitride semiconductor layer 16 can be grown more appropriately than Comparative Example 1. I understand that

（比較例２）
図６（ａ）は、比較例２に係る半導体素子のバッファ層を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。また、比較例２に係る半導体素子は、バッファ層の形成方法以外は第１の実施形態に係る半導体素子１０と同様の製法により製造される。 (Comparative Example 2)
FIG. 6A is a diagram showing the supply timing of TMAl gas and NH 3 gas when the buffer layer of the semiconductor element according to Comparative Example 2 is formed. The semiconductor element according to Comparative Example 2 is manufactured by the same manufacturing method as that of the semiconductor element 10 according to the first embodiment except for the method of forming the buffer layer.

比較例２では、まずＹＡＧ基板１２の表面をｔ２１の間だけＮＨ３ガスに暴露させる。比較例２では、ｔ２１は５分とした。ＮＨ３ガスの暴露終了後、ｔ２２経過したときにＴＭＡｌガスとＮＨ３ガスの双方の混合ガスをｔ２３の間だけＹＡＧ基板１２上に供給する。比較例２では、ｔ２２を１分とし、ｔ２３を６００秒とした。 In Comparative Example 2, first, the surface of the YAG substrate 12 is exposed to NH 3 gas only for t21. In Comparative Example 2, t21 was 5 minutes. After the exposure of NH 3 gas is completed, when t22 has elapsed, a mixed gas of both TMAl gas and NH 3 gas is supplied onto the YAG substrate 12 during t23. In Comparative Example 2, t22 was 1 minute and t23 was 600 seconds.

図６（ｂ）は、比較例２に係る半導体素子の表面写真であり、図６（ｃ）は、比較例２に係る半導体素子の断面写真である。図６（ｂ）および図６（ｃ）から分かるように、ＴＭＡｌガスとＮＨ３ガスの混合ガスを供給する前にＹＡＧ基板１２の表面をＮＨ３ガスに暴露させると、暴露させない図４（ｂ）および図４（ｃ）に示す場合に比べ、ＧａＮ層の表面の凹凸はさらに大きくなっている。このため、より適切にＩＩＩ族窒化物半導体層１６を形成するためには、ＹＡＧ基板１２の表面をＮＨ３ガスに暴露させないことが必要であることが分かる。 6B is a surface photograph of the semiconductor element according to Comparative Example 2, and FIG. 6C is a cross-sectional photograph of the semiconductor element according to Comparative Example 2. 6B and 6C, when the surface of the YAG substrate 12 is exposed to NH 3 gas before supplying the mixed gas of TMAl gas and NH 3 gas, it is not exposed. ) And the unevenness on the surface of the GaN layer is larger than in the case shown in FIG. Therefore, it can be seen that in order to form the group III nitride semiconductor layer 16 more appropriately, it is necessary not to expose the surface of the YAG substrate 12 to the NH 3 gas.

（比較例３）
図７（ａ）は、比較例３に係る半導体素子のバッファ層を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。比較例３では、まずＹＡＧ基板１２の表面をｔ３１の間ＮＨ３ガスに暴露させる。ＮＨ３ガスの暴露終了後、少し時間をあけて今度はＴＭＡｌガスをｔ３２の間パルス供給した。ＴＭＡｌガスのパルス供給の終了後、今度はＮＨ３ガスのみをｔ３３の間供給した。ＮＨ３ガスの供給開始からｔ３３経過したとき、ＴＭＡｌガスの供給を開始してＴＭＡｌガスとＮＨ３ガスの双方の混合ガスをｔ３４の間供給した。比較例３では、ｔ３１を５分、ｔ３２を１５秒、ｔ３３を５分、ｔ３４を６００秒とした。 (Comparative Example 3)
FIG. 7A is a diagram showing the supply timing of TMAl gas and NH 3 gas when the buffer layer of the semiconductor element according to Comparative Example 3 is formed. In Comparative Example 3, first, the surface of the YAG substrate 12 is exposed to NH 3 gas for t31. After completion of the NH 3 gas exposure, a little time was passed, and this time the TMAl gas was pulsed for t32. After completing the TMAl gas pulse supply, only NH 3 gas was supplied during t33. When t33 elapsed from the start of supply of NH 3 gas, supply of TMAl gas was started and a mixed gas of both TMAl gas and NH 3 gas was supplied during t34. In Comparative Example 3, t31 was 5 minutes, t32 was 15 seconds, t33 was 5 minutes, and t34 was 600 seconds.

図７（ｂ）は、比較例３に係る半導体素子の表面写真であり、図７（ｃ）は、比較例３に係る半導体素子の断面写真である。図７（ｂ）および図７（ｃ）から分かるように、ＧａＮ層の表面の凹凸は、ＹＡＧ基板１２の表面をＮＨ３ガスに暴露させた後においても、ＴＭＡｌガスをパルス供給することにより、図６（ｂ）および図６（ｃ）に示す場合よりもＧａＮ層の表面の凹凸を大幅に緩和できている。 FIG. 7B is a surface photograph of the semiconductor element according to Comparative Example 3, and FIG. 7C is a cross-sectional photograph of the semiconductor element according to Comparative Example 3. As can be seen from FIG. 7B and FIG. 7C, the irregularities on the surface of the GaN layer can be obtained by supplying TMAl gas in a pulsed manner even after the surface of the YAG substrate 12 is exposed to NH 3 gas. The unevenness on the surface of the GaN layer can be greatly relaxed compared to the cases shown in FIGS. 6B and 6C.

（比較例４）
図８は、比較例４に係る半導体素子のバッファ層を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。図２に示すｔ２の最適時間を得るべく、ｔ２を変化させたときのＧａＮ層表面を観察すると共に、比較例４のＧａＮ層表面との対比も行った。 (Comparative Example 4)
FIG. 8 is a diagram illustrating the supply timing of the TMAl gas and the NH 3 gas when the buffer layer of the semiconductor element according to Comparative Example 4 is formed. In order to obtain the optimum time t2 shown in FIG. 2, the surface of the GaN layer when t2 was changed was observed and also compared with the surface of the GaN layer of Comparative Example 4.

比較例４では、まずＹＡＧ基板１２の表面をｔ４１の間ＮＨ３ガスに暴露させた。その後、ＴＭＡｌガスの供給を開始し、ｔ４２の間ＴＭＡｌガスとＮＨ３ガスの双方の混合ガスをＹＡＧ基板１２に供給した。比較例４では、ｔ４１を３０秒とし、ｔ４２を６００秒とした。 In Comparative Example 4, first, the surface of the YAG substrate 12 was exposed to NH 3 gas for t41. Thereafter, supply of TMAl gas was started, and a mixed gas of both TMAl gas and NH 3 gas was supplied to the YAG substrate 12 during t42. In Comparative Example 4, t41 was 30 seconds and t42 was 600 seconds.

図９（ａ）は、比較例４に係る半導体素子の表面写真であり、図９（ｂ）は、比較例４に係る半導体素子の断面写真である。図９（ａ）および図９（ｂ）から分かるように、ＧａＮ層表面には大きな凹凸が発生している。   9A is a surface photograph of the semiconductor element according to Comparative Example 4, and FIG. 9B is a cross-sectional photograph of the semiconductor element according to Comparative Example 4. As can be seen from FIGS. 9A and 9B, large irregularities are generated on the surface of the GaN layer.

図１０（ａ）は、ＴＭＡｌガスのパルス供給時間ｔ１を５秒として図２に示すＴＭＡｌガスおよびＮＨ３ガスの供給タイミングでバッファ層を形成した第１の実施形態に係る半導体素子１０の表面写真であり、図１０（ｂ）は、その半導体素子１０の断面写真である。その他、図２に示すｔ３を５分、ｔ４を６００秒した。 FIG. 10A is a surface photograph of the semiconductor element 10 according to the first embodiment in which the buffer layer is formed at the supply timing of TMAl gas and NH 3 gas shown in FIG. 2 with the pulse supply time t1 of TMAl gas being 5 seconds. FIG. 10B is a cross-sectional photograph of the semiconductor element 10. In addition, t3 shown in FIG. 2 was 5 minutes and t4 was 600 seconds.

図１１（ａ）は、ＴＭＡｌガスのパルス供給時間ｔ１を１０秒として図２に示すＴＭＡｌガスおよびＮＨ３ガスの供給タイミングでバッファ層を形成した第１の実施形態に係る半導体素子１０の表面写真であり、図１１（ｂ）は、その半導体素子１０の断面写真である。図２に示すｔ３およびｔ４は、図１０（ａ）および図１０（ｂ）に示す半導体素子の製造工程と同様である。 FIG. 11A shows a surface photograph of the semiconductor element 10 according to the first embodiment in which the buffer layer is formed at the supply timing of TMAl gas and NH 3 gas shown in FIG. 2 with the pulse supply time t1 of TMAl gas being 10 seconds. FIG. 11B is a cross-sectional photograph of the semiconductor element 10. T3 and t4 shown in FIG. 2 are the same as the manufacturing steps of the semiconductor element shown in FIGS. 10 (a) and 10 (b).

図１２（ａ）は、ＴＭＡｌガスのパルス供給時間ｔ１を１５秒として図２に示すＴＭＡｌガスおよびＮＨ３ガスの供給タイミングでバッファ層を形成した第１の実施形態に係る半導体素子１０の表面写真であり、図１２（ｂ）は、その半導体素子１０の断面写真である。図２に示すｔ３およびｔ４は、図１０（ａ）および図１０（ｂ）に示す半導体素子の製造工程と同様である。 FIG. 12A shows a surface photograph of the semiconductor element 10 according to the first embodiment in which the buffer layer is formed at the supply timing of TMAl gas and NH 3 gas shown in FIG. 2 with a TMAl gas pulse supply time t1 of 15 seconds. FIG. 12B is a cross-sectional photograph of the semiconductor element 10. T3 and t4 shown in FIG. 2 are the same as the manufacturing steps of the semiconductor element shown in FIGS. 10 (a) and 10 (b).

図１３（ａ）は、ＴＭＡｌガスのパルス供給時間ｔ１を２０秒として図２に示すＴＭＡｌガスおよびＮＨ３ガスの供給タイミングでバッファ層を形成した第１の実施形態に係る半導体素子１０の表面写真であり、図１３（ｂ）は、その半導体素子１０の断面写真である。図２に示すｔ３およびｔ４は、図１０（ａ）および図１０（ｂ）に示す半導体素子の製造工程と同様である。 FIG. 13A is a surface photograph of the semiconductor element 10 according to the first embodiment in which the buffer layer is formed at the supply timing of TMAl gas and NH 3 gas shown in FIG. 2 with the pulse supply time t1 of TMAl gas being 20 seconds. FIG. 13B is a cross-sectional photograph of the semiconductor element 10. T3 and t4 shown in FIG. 2 are the same as the manufacturing steps of the semiconductor element shown in FIGS. 10 (a) and 10 (b).

このようにパルス供給時間ｔ１を５秒、１０秒、１５秒、２０秒と変化させたとき、図１２（ａ）および図１２（ｂ）に示すパルス供給時間ｔ１が１５秒のときが、ＧａＮ層の表面の凹凸が最も緩和されている。このため、ｔ１を１５秒としたときが、Ａｌによる核形成層１８の効果が最も顕著となることが確認された。   Thus, when the pulse supply time t1 is changed to 5 seconds, 10 seconds, 15 seconds, and 20 seconds, the GaN supply time when the pulse supply time t1 shown in FIGS. 12A and 12B is 15 seconds is GaN. The irregularities on the surface of the layer are most relaxed. For this reason, it was confirmed that the effect of the nucleation layer 18 made of Al becomes most prominent when t1 is 15 seconds.

図１４は、第１の実施形態に係る半導体素子１０におけるＴＭＡｌガスのパルス供給時間ｔ１を横軸にとり、ＧａＮ（０００２）ロッキングカーブ測定における半値幅を縦軸にとったときの関係を示す図である。パルス供給時間ｔ１はゼロ秒から６０秒まで変化させた。   FIG. 14 is a diagram showing the relationship when the TMAl gas pulse supply time t1 in the semiconductor element 10 according to the first embodiment is taken on the horizontal axis and the half width in the GaN (0002) rocking curve measurement is taken on the vertical axis. is there. The pulse supply time t1 was changed from zero seconds to 60 seconds.

図１４から分かるように、ＧａＮ（０００２）ロッキングカーブ測定結果では、ＴＭＡｌガスのパルス供給時間ｔ１を１５秒としたときに、回折ピーク半値幅が最も小さな値になっている。このため、ＴＭＡｌガスのパルス供給時間ｔ１を１５秒としたときに、ＧａＮ層を最も適切に形成できたことが分かる。   As can be seen from FIG. 14, in the GaN (0002) rocking curve measurement result, when the pulse supply time t1 of TMAl gas is 15 seconds, the half-width of the diffraction peak is the smallest value. Therefore, it can be seen that the GaN layer was most appropriately formed when the TMAl gas pulse supply time t1 was set to 15 seconds.

図１５は、第１の実施形態に係る半導体素子１０におけるＴＭＡｌガスのパルス供給時間ｔ１を横軸にとり、ＧａＮ（１０−１２）ロッキングカーブ測定における半値幅を縦軸にとったときの関係を示す図である。パルス供給時間ｔ１はゼロ秒から６０秒まで変化させた。   FIG. 15 shows the relationship when the TMAl gas pulse supply time t1 in the semiconductor device 10 according to the first embodiment is taken on the horizontal axis, and the half width in the GaN (10-12) rocking curve measurement is taken on the vertical axis. FIG. The pulse supply time t1 was changed from zero seconds to 60 seconds.

図１５から分かるように、ＧａＮ（１０−１２）ロッキングカーブ測定結果においても、ＴＭＡｌガスのパルス供給時間ｔ１を１５秒としたときに、回折ピーク半値幅が最も小さな値になっている。このため、ＴＭＡｌガスのパルス供給時間ｔ１を１５秒としたときに、ＧａＮ層を最も適切に形成できたことが分かる。   As can be seen from FIG. 15, also in the GaN (10-12) rocking curve measurement result, when the pulse supply time t1 of TMAl gas is 15 seconds, the half-value width of the diffraction peak is the smallest value. Therefore, it can be seen that the GaN layer was most appropriately formed when the TMAl gas pulse supply time t1 was set to 15 seconds.

図１６は、面方位（１１１）のＹＡＧ基板を用いた比較例４に係る半導体素子の表面写真である。図１６は、比較例４の表面写真である図９（ａ）を、他の半導体素子との比較のため低い倍率で表している。このように比較例４に係る半導体素子では、ＧａＮ層の表面には大きな凹凸が生じている。   FIG. 16 is a surface photograph of a semiconductor element according to Comparative Example 4 using a YAG substrate having a plane orientation (111). FIG. 16A shows a surface photograph of Comparative Example 4 at a low magnification for comparison with other semiconductor elements. Thus, in the semiconductor device according to Comparative Example 4, large irregularities are generated on the surface of the GaN layer.

図１７（ａ）は、面方位（１１１）のＹＡＧ基板を用いた第１の実施形態に係る半導体素子１０の表面写真であり、図１７（ｂ）は、その半導体素子１０の断面の鳥瞰図である。上述の通り、第１の実施形態に係る半導体素子１０では、図２に示す供給タイミングでＴＭＡｌガスおよびＮＨ３ガスをＹＡＧ基板に供給してバッファ層を形成した後にＧａＮ層を形成する。ＴＭＡｌガスのパルス供給時間ｔ１は、最も効果が確認された１５秒とした。図１７（ａ）および図１７（ｂ）から分かるように、面方位（１１１）のＹＡＧ基板を用いた場合、ＴＭＡｌガスをパルス供給することにより、ＧａＮ層の表面の凹凸は大幅に緩和される。 FIG. 17A is a surface photograph of the semiconductor element 10 according to the first embodiment using the YAG substrate having the plane orientation (111), and FIG. 17B is a bird's-eye view of a cross section of the semiconductor element 10. is there. As described above, in the semiconductor element 10 according to the first embodiment, the TMAl gas and the NH 3 gas are supplied to the YAG substrate at the supply timing shown in FIG. 2 to form the buffer layer, and then the GaN layer is formed. The pulse supply time t1 of TMAl gas was 15 seconds when the most effective effect was confirmed. As can be seen from FIGS. 17 (a) and 17 (b), when a YAG substrate having a plane orientation (111) is used, the irregularities on the surface of the GaN layer are greatly relaxed by supplying a pulse of TMAl gas. .

（比較例５）
図１８は、面方位（１１０）のＹＡＧ基板を用いた比較例５に係る半導体素子の表面写真である。面方位（１１０）のＹＡＧ基板を用いる以外、半導体素子の製造方法は比較例４と同様である。したがって、比較例５に係る半導体素子では、図８に示す供給タイミングでＴＭＡｌガスおよびＮＨ３ガスをＹＡＧ基板に供給してバッファ層を形成した後にＧａＮ層を形成する。ｔ４１およびｔ４２は、比較例４と同様である。このように比較例５に係る半導体素子においても、ＧａＮ層の表面には大きな凹凸が生じている。 (Comparative Example 5)
FIG. 18 is a surface photograph of a semiconductor element according to Comparative Example 5 using a YAG substrate having a plane orientation (110). The manufacturing method of the semiconductor element is the same as that of Comparative Example 4 except that the YAG substrate having the plane orientation (110) is used. Therefore, in the semiconductor element according to Comparative Example 5, the GaN layer is formed after the buffer layer is formed by supplying TMAl gas and NH 3 gas to the YAG substrate at the supply timing shown in FIG. t41 and t42 are the same as in Comparative Example 4. Thus, also in the semiconductor element according to Comparative Example 5, large irregularities are generated on the surface of the GaN layer.

図１９（ａ）は、面方位（１１０）のＹＡＧ基板を用いた第１の実施形態に係る半導体素子１０の表面写真であり、図１９（ｂ）は、その半導体素子１０の断面の鳥瞰図である。図１９（ａ）および図１９（ｂ）に示す半導体素子は、面方位が（１１０）のＹＡＧ基板を用いる以外、図１７（ａ）および図１７（ｂ）に示す半導体素子と製造方法は同様である。ＴＭＡｌガスのパルス供給時間ｔ１は、面方位（１１１）のＹＡＧ基板において最も効果が確認された１５秒を、面方位（１１０）のＹＡＧ基板においても適用した。   FIG. 19A is a surface photograph of the semiconductor element 10 according to the first embodiment using a YAG substrate having a plane orientation (110), and FIG. 19B is a bird's-eye view of a cross section of the semiconductor element 10. is there. The semiconductor element shown in FIGS. 19A and 19B is the same as the semiconductor element shown in FIGS. 17A and 17B except that a YAG substrate having a plane orientation of (110) is used. It is. The pulse supply time t1 of TMAl gas, 15 seconds, which was confirmed to be most effective in the YAG substrate with the plane orientation (111), was also applied to the YAG substrate with the plane orientation (110).

図１９（ａ）および図１９（ｂ）から分かるように、面方位（１１０）のＹＡＧ基板を用いた場合においても、ＴＭＡｌガスをパルス供給することにより、ＧａＮ層の表面の凹凸は大幅に緩和されることが判明した。   As can be seen from FIGS. 19 (a) and 19 (b), even when a YAG substrate having a plane orientation (110) is used, unevenness on the surface of the GaN layer is greatly reduced by supplying a pulse of TMAl gas. Turned out to be.

（比較例６）
図２０は、面方位（１００）のＹＡＧ基板を用いた比較例６に係る半導体素子の表面写真である。面方位（１００）のＹＡＧ基板を用いる以外、半導体素子の製造方法は比較例４と同様である。したがって、比較例６に係る半導体素子では、図８に示す供給タイミングでＴＭＡｌガスおよびＮＨ３ガスをＹＡＧ基板に供給してバッファ層を形成した後にＧａＮ層を形成する。ｔ４１およびｔ４２は、比較例４と同様である。このように比較例６に係る半導体素子においても、ＧａＮ層の表面には大きな凹凸が生じている。 (Comparative Example 6)
FIG. 20 is a surface photograph of a semiconductor element according to Comparative Example 6 using a YAG substrate having a plane orientation (100). The manufacturing method of the semiconductor element is the same as that of Comparative Example 4 except that the YAG substrate having the plane orientation (100) is used. Therefore, in the semiconductor element according to Comparative Example 6, the GaN layer is formed after the buffer layer is formed by supplying TMAl gas and NH 3 gas to the YAG substrate at the supply timing shown in FIG. t41 and t42 are the same as in Comparative Example 4. Thus, also in the semiconductor element according to Comparative Example 6, large irregularities are generated on the surface of the GaN layer.

図２１（ａ）は、面方位（１００）のＹＡＧ基板を用いた第１の実施形態に係る半導体素子１０の表面写真であり、図２１（ｂ）は、その半導体素子１０の断面の鳥瞰図である。図２１（ａ）および図２１（ｂ）に示す半導体素子は、面方位が（１００）のＹＡＧ基板を用いる以外、図１７（ａ）および図１７（ｂ）に示す半導体素子と製造方法は同様である。ＴＭＡｌガスのパルス供給時間ｔ１は、面方位（１１１）のＹＡＧ基板において最も効果が確認された１５秒を、面方位（１００）のＹＡＧ基板においても適用した。   FIG. 21A is a photograph of the surface of the semiconductor element 10 according to the first embodiment using a YAG substrate with a plane orientation (100), and FIG. 21B is a bird's-eye view of a cross section of the semiconductor element 10. is there. The semiconductor element shown in FIGS. 21A and 21B is the same as the semiconductor element shown in FIGS. 17A and 17B except that a YAG substrate having a plane orientation of (100) is used. It is. The pulse supply time t1 of TMAl gas, 15 seconds, which was confirmed to be most effective in the YAG substrate with the plane orientation (111), was also applied to the YAG substrate with the plane orientation (100).

図２１（ａ）および図２１（ｂ）から分かるように、面方位（１００）のＹＡＧ基板を用いた場合においても、ＴＭＡｌガスをパルス供給することにより、ＧａＮ層の表面の凹凸は大幅に緩和されることが判明した。しかし、ＧａＮ層の表面には目スジ状の凹凸が残っている。このため、この条件では、ＴＭＡｌガスの１５秒のパルス供給は、面方位（１００）のＹＡＧ基板よりも、面方位（１１０）のＹＡＧ基板および面方位（１１１）のＹＡＧ基板の方が効果が大きいことが判明した。   As can be seen from FIGS. 21 (a) and 21 (b), even when a YAG substrate having a plane orientation (100) is used, unevenness on the surface of the GaN layer is greatly reduced by supplying a pulse of TMAl gas. Turned out to be. However, streaky irregularities remain on the surface of the GaN layer. Therefore, under this condition, the 15-second pulse supply of TMAl gas is more effective for the YAG substrate with the plane orientation (110) and the YAG substrate with the plane orientation (111) than the YAG substrate with the plane orientation (100). It turned out to be big.

このように、第１の実施形態に係る半導体素子１０によれば、面方位（１１１）のＹＡＧ基板だけでなく、面方位（１１０）のＹＡＧ基板、または面方位（１００）のＹＡＧ基板を使用した場合においても、ＩＩＩ族窒化物半導体層１６であるＧａＮ層を適切に形成することができる。   As described above, according to the semiconductor element 10 according to the first embodiment, not only the YAG substrate having the plane orientation (111) but also the YAG substrate having the plane orientation (110) or the YAG substrate having the plane orientation (100) is used. Even in this case, the GaN layer that is the group III nitride semiconductor layer 16 can be appropriately formed.

（第２の実施形態）
図２２は、第２の実施形態に係る半導体素子１００の断面図である。以下、第１の実施形態と同様の個所は同一の符号を付して説明を省略する。 (Second Embodiment)
FIG. 22 is a cross-sectional view of the semiconductor element 100 according to the second embodiment. Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

半導体素子１００は、ＹＡＧ基板１２、バッファ層１０２、およびＩＩＩ族窒化物半導体層１６を有する。バッファ層１０２はＩＩＩ−Ｖ族化合物を含み、ＹＡＧ基板１２上に形成される。バッファ層１０２もまた、ＩＩＩ族窒化物半導体層１６を単結晶成長させるための緩和層として機能する。   The semiconductor element 100 includes a YAG substrate 12, a buffer layer 102, and a group III nitride semiconductor layer 16. The buffer layer 102 includes a III-V group compound and is formed on the YAG substrate 12. The buffer layer 102 also functions as a relaxation layer for growing the group III nitride semiconductor layer 16 as a single crystal.

バッファ層１０２は、核形成層１０４およびＩＩＩ−Ｖ族化合物層２０を有する。第２の実施形態に係る半導体素子１００では、複数種類の面方位のいずれのＹＡＧ基板１２を用いても適切にＩＩＩ族窒化物半導体層１６を形成すべく、ＩＩＩ−Ｖ族化合物層２０を形成する前に、ＹＡＧ基板１２の表面に核形成層１０４が形成される。   The buffer layer 102 includes a nucleation layer 104 and a III-V group compound layer 20. In the semiconductor element 100 according to the second embodiment, the group III-V compound layer 20 is formed in order to appropriately form the group III nitride semiconductor layer 16 using any YAG substrate 12 having a plurality of types of plane orientations. Before the nucleation layer 104 is formed on the surface of the YAG substrate 12.

核形成層１０４は、まずアルミニウムによってＹＡＧ基板１２上に形成される。なお、核形成層１０４は、他のＩＩＩ族元素により形成されてもよい。ＩＩＩ族元素としてＡｌ、Ｇａ、およびＩｎのうち１つ以上からなる核形成層１０４を形成してもよい。ＩＩＩ−Ｖ族化合物層２０は、核形成層１０４上に形成される。ＩＩＩ族窒化物半導体層１６は、こうして形成されたバッファ層１０２の表面に単結晶成長し形成される。   The nucleation layer 104 is first formed on the YAG substrate 12 with aluminum. Note that the nucleation layer 104 may be formed of other group III elements. A nucleation layer 104 made of one or more of Al, Ga, and In may be formed as a group III element. The III-V compound layer 20 is formed on the nucleation layer 104. The group III nitride semiconductor layer 16 is formed by growing a single crystal on the surface of the buffer layer 102 thus formed.

図２３は、第２の実施形態に係る半導体素子１００のバッファ層１０２を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。第２の実施形態においても、ＭＯＣＶＤによりバッファ層１０２を形成する。 FIG. 23 is a diagram illustrating the supply timing of TMAl gas and NH 3 gas when the buffer layer 102 of the semiconductor element 100 according to the second embodiment is formed. Also in the second embodiment, the buffer layer 102 is formed by MOCVD.

第２の実施形態では、ＹＡＧ基板１２の表面にＮＨ３ガスを暴露させることなく、まずＴＭＡｌガスをＹＡＧ基板１２上にパルス供給する。このパルス供給時間をｔ５１とする。ＴＭＡｌガスのパルス供給が終了してｔ５２が経過したとき、ＴＭＡｌガスとＮＨ３ガスの双方の供給を再び開始する。これによって、ＹＡＧ基板１２上には、ＴＭＡｌガスとＮＨ３ガスの双方の混合ガスが供給される。このときのＴＭＡｌガスの供給時間をｔ５３とする。ｔ５１は１５秒とされてもよく、ｔ５３は、６００秒とされてもよい。 In the second embodiment, TMAl gas is first pulsed onto the YAG substrate 12 without exposing the surface of the YAG substrate 12 to NH 3 gas. Let this pulse supply time be t51. When the pulse supply of TMAl gas is finished and t52 has elapsed, supply of both TMAl gas and NH 3 gas is started again. As a result, a mixed gas of both TMAl gas and NH 3 gas is supplied onto the YAG substrate 12. The supply time of TMAl gas at this time is set to t53. t51 may be set to 15 seconds, and t53 may be set to 600 seconds.

図２４（ａ）〜図２４（ｃ）は、第２の実施形態に係る半導体素子１００の製造工程を示す図である。図２４（ａ）は、ＹＡＧ基板１２の表面に核形成層１０４を形成した状態を示す図である。第２の実施形態では、半導体素子１００を製造するにあたって、まずＩＩＩ族元素であるアルミニウムを含むＴＭＡｌガスをパルス供給時間ｔ５１の間、ＹＡＧ基板１２の表面にパルス供給することにより、ＹＡＧ基板１２上にアルミニウムからなる核形成層１０４を形成する。なお、核形成層１０４は、スパッタリングや真空蒸着など他の製膜方法によって形成されてもよい。   FIG. 24A to FIG. 24C are diagrams illustrating manufacturing steps of the semiconductor element 100 according to the second embodiment. FIG. 24A shows a state in which the nucleation layer 104 is formed on the surface of the YAG substrate 12. In the second embodiment, in manufacturing the semiconductor element 100, first, TMAl gas containing aluminum which is a group III element is pulse-supplied to the surface of the YAG substrate 12 for a pulse supply time t51. Then, a nucleation layer 104 made of aluminum is formed. Note that the nucleation layer 104 may be formed by other film forming methods such as sputtering and vacuum deposition.

図２４（ｂ）は、核形成層１０４上にＩＩＩ−Ｖ族化合物層２０を形成した状態を示す図である。ＴＭＡｌガスのパルス供給の終了後ｔ３が経過したとき、ＴＭＡｌガスおよびＮＨ３ガスの双方による混合ガスを供給し、核形成層１０４上にＡｌＮからなるＩＩＩ−Ｖ族化合物層２０を積層させる。こうして、核形成層１０４とＩＩＩ−Ｖ族化合物層２０によりバッファ層１０２を形成する。 FIG. 24B is a diagram illustrating a state in which the III-V group compound layer 20 is formed on the nucleation layer 104. When t3 elapses after the pulse supply of TMAl gas ends, a mixed gas of both TMAl gas and NH 3 gas is supplied, and the III-V group compound layer 20 made of AlN is laminated on the nucleation layer 104. Thus, the buffer layer 102 is formed by the nucleation layer 104 and the III-V compound layer 20.

図２４（ｃ）は、バッファ層１０２上にＩＩＩ族窒化物半導体層１６を形成した状態を示す図である。ＩＩＩ族窒化物半導体層１６は、エピタキシャル成長法によりバッファ層１０２上にＧａＮを結晶成長して形成される。第２の実施形態のようにＩＩＩ族元素からなる核形成層１０４にＩＩＩ−Ｖ族化合物層２０を直接形成した場合においても、表面の凹凸の少ない適切なＩＩＩ族窒化物半導体層１６を形成することができる。   FIG. 24C is a diagram showing a state in which the group III nitride semiconductor layer 16 is formed on the buffer layer 102. The group III nitride semiconductor layer 16 is formed by crystal growth of GaN on the buffer layer 102 by an epitaxial growth method. Even when the III-V compound layer 20 is directly formed on the nucleation layer 104 made of a group III element as in the second embodiment, an appropriate group III nitride semiconductor layer 16 with less surface irregularities is formed. be able to.

（第３の実施形態）
図２５は、第３の実施形態に係る半導体素子１５０の断面図である。以下、第１の実施形態と同様の個所は同一の符号を付して説明を省略する。 (Third embodiment)
FIG. 25 is a cross-sectional view of a semiconductor element 150 according to the third embodiment. Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

半導体素子１５０は、ＹＡＧ基板１２、バッファ層１５２、およびＩＩＩ族窒化物半導体層１６を有する。バッファ層１５２はＩＩＩ−Ｖ族化合物を含み、ＹＡＧ基板１２上に形成される。バッファ層１５２もまた、ＩＩＩ族窒化物半導体層１６を単結晶成長させるための緩和層として機能する。   The semiconductor element 150 includes a YAG substrate 12, a buffer layer 152, and a group III nitride semiconductor layer 16. The buffer layer 152 includes a III-V group compound and is formed on the YAG substrate 12. The buffer layer 152 also functions as a relaxation layer for single crystal growth of the group III nitride semiconductor layer 16.

バッファ層１５２は、ＩＩＩ族核形成層１５４およびＩＩＩ−Ｖ族化合物層１５６を有する。第３の実施形態に係る半導体素子１５０では、複数種類の面方位のいずれのＹＡＧ基板１２を用いても適切にＩＩＩ族窒化物半導体層１６を形成すべく、まずＹＡＧ基板１２の表面にＩＩＩ族元素であるアルミニウムからなる核形成層が形成される。ＩＩＩ族元素としてＡｌ、Ｇａ、およびＩｎのうち１つ以上からなる核形成層が形成されてもよい。この核形成層の表面がＶ族化され、表面にＩＩＩ−Ｖ族化合物層１５６が形成される。核形成層のうち、Ｖ族化されずに残った部分がＩＩＩ族核形成層１５４となる。なお、核形成層がすべてＶ族化されＩＩＩ族核形成層１５４が残らなくてもよい。これによりＩＩＩ族核形成層１５４とＩＩＩ−Ｖ族化合物層１５６によりバッファ層１５２が形成される。ＩＩＩ族窒化物半導体層１６は、こうして形成されたバッファ層１５２の表面に単結晶成長し形成される。   The buffer layer 152 includes a group III nucleation layer 154 and a group III-V compound layer 156. In the semiconductor element 150 according to the third embodiment, in order to form the group III nitride semiconductor layer 16 appropriately using any of the YAG substrates 12 having a plurality of types of plane orientations, first, a group III is formed on the surface of the YAG substrate 12. A nucleation layer made of aluminum which is an element is formed. A nucleation layer composed of one or more of Al, Ga, and In may be formed as a group III element. The surface of the nucleation layer is converted to group V, and a group III-V compound layer 156 is formed on the surface. Of the nucleation layer, the portion that remains without being grouped V is a group III nucleation layer 154. Note that all the nucleation layers may be group V and the group III nucleation layer 154 may not remain. As a result, the buffer layer 152 is formed by the group III nucleation layer 154 and the group III-V compound layer 156. The group III nitride semiconductor layer 16 is formed by growing a single crystal on the surface of the buffer layer 152 thus formed.

図２６は、第３の実施形態に係る半導体素子１５０のバッファ層１５２を形成するときのＴＭＡｌガスおよびＮＨ３ガスの供給タイミングを示す図である。第３の実施形態では、ＹＡＧ基板１２の表面にＮＨ３ガスを暴露させることなく、まずＴＭＡｌガスをＹＡＧ基板１２上にパルス供給する。このパルス供給時間をｔ６１とする。ＴＭＡｌガスのパルス供給が終了してｔ６２が経過したとき、ＮＨ３ガスをｔ６３の間供給する。これによって、核形成層の表面がＶ族化され、核形成層の表面がＩＩＩ−Ｖ族化合物層１５６に変化する。ｔ６１は１５秒とされてもよく、ｔ６３は、５分とされてもよい。 FIG. 26 is a diagram illustrating the supply timing of TMAl gas and NH 3 gas when the buffer layer 152 of the semiconductor element 150 according to the third embodiment is formed. In the third embodiment, TMAl gas is first pulsed onto the YAG substrate 12 without exposing the surface of the YAG substrate 12 to NH 3 gas. This pulse supply time is set to t61. When the pulse supply of TMAl gas ends and t62 elapses, NH 3 gas is supplied for t63. As a result, the surface of the nucleation layer is converted to group V, and the surface of the nucleation layer is changed to a group III-V compound layer 156. t61 may be 15 seconds, and t63 may be 5 minutes.

図２７（ａ）〜図２７（ｃ）は、第３の実施形態に係る半導体素子１５０の製造工程を示す図である。図２７（ａ）は、ＹＡＧ基板１２の表面に核形成層１５８を形成した状態を示す図である。第３の実施形態では、半導体素子１５０を製造するにあたって、まずＩＩＩ族元素であるアルミニウムを含むＴＭＡｌガスをパルス供給時間ｔ６１の間、ＹＡＧ基板１２の表面にパルス供給することにより、ＹＡＧ基板１２上にアルミニウムからなる核形成層１５８を形成する。なお、核形成層１５８は、スパッタリングや真空蒸着など他の製膜方法によって形成されてもよい。   FIG. 27A to FIG. 27C are diagrams illustrating manufacturing steps of the semiconductor element 150 according to the third embodiment. FIG. 27A is a diagram showing a state in which a nucleation layer 158 is formed on the surface of the YAG substrate 12. In the third embodiment, when manufacturing the semiconductor element 150, first, TMAl gas containing aluminum which is a group III element is pulse-supplied to the surface of the YAG substrate 12 for a pulse supply time t61. Then, a nucleation layer 158 made of aluminum is formed. Note that the nucleation layer 158 may be formed by another film forming method such as sputtering or vacuum deposition.

図２７（ｂ）は、核形成層１５８の表面をＶ族化してＩＩＩ−Ｖ族化合物層１５６に変化させたときの状態を示す図である。ＴＭＡｌガスのパルス供給の終了後ｔ６２が経過したとき、ＮＨ３ガスを核形成層１５８の表面に供給し、核形成層１５８の表面をＶ族化してＡｌＮからなるＩＩＩ−Ｖ族化合物層１５６を形成させる。こうして、ＩＩＩ−Ｖ族化合物層１５６と、Ｖ族化されずに残った部分であるＩＩＩ族核形成層１５４によりバッファ層１５２を形成する。なお、核形成層が全てＶ族化され、ＩＩＩ族核形成層１５４が残らなくてもよい。 FIG. 27 (b) is a diagram showing a state when the surface of the nucleation layer 158 is converted to a group V and changed to a group III-V compound layer 156. When t62 elapses after the TMAl gas pulse supply ends, NH 3 gas is supplied to the surface of the nucleation layer 158, and the surface of the nucleation layer 158 is grouped to form a group III-V compound layer 156 made of AlN. Let it form. In this way, the buffer layer 152 is formed by the III-V compound layer 156 and the group III nucleation layer 154 which is a portion remaining without being converted to the group V. Note that all the nucleation layers may be group V, and the group III nucleation layer 154 may not remain.

図２７（ｃ）は、バッファ層１５２上にＩＩＩ族窒化物半導体層１６を形成した状態を示す図である。ＩＩＩ族窒化物半導体層１６は、エピタキシャル成長法によりバッファ層１５２上にＧａＮを結晶成長して形成される。第３の実施形態のように、ＩＩＩ族元素からなる核形成層１５８の表面をＶ族化してＩＩＩ−Ｖ族化合物層１５６を形成した場合においても、表面の凹凸の少ない適切なＩＩＩ族窒化物半導体層１６を形成することができる。   FIG. 27C is a diagram showing a state in which the group III nitride semiconductor layer 16 is formed on the buffer layer 152. Group III nitride semiconductor layer 16 is formed by crystal growth of GaN on buffer layer 152 by an epitaxial growth method. As in the third embodiment, even when the surface of the nucleation layer 158 made of a group III element is converted to group V to form the group III-V compound layer 156, an appropriate group III nitride with less surface irregularities is provided. The semiconductor layer 16 can be formed.

本発明は上述の各実施形態に限定されるものではなく、各実施形態の各要素を適宜組み合わせたものも、本発明の実施形態として有効である。また、当業者の知識に基づいて各種の設計変更等の変形を各実施形態に対して加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうる。   The present invention is not limited to the above-described embodiments, and an appropriate combination of the elements of each embodiment is also effective as an embodiment of the present invention. Various modifications such as design changes can be added to each embodiment based on the knowledge of those skilled in the art, and embodiments to which such modifications are added can also be included in the scope of the present invention.

１０ 半導体素子、 １２ ＹＡＧ基板、 １４ バッファ層、 １６ ＩＩＩ族窒化物半導体層、 １８ 核形成層、 ２０ ＩＩＩ−Ｖ族化合物層、 ２２ ＩＩＩ族核形成層、 ２４ ＩＩＩ−Ｖ族化合物層、 １００ 半導体素子、 １０２ バッファ層、 １０４ 核形成層、 １５０ 半導体素子、 １５２ バッファ層、 １５４ ＩＩＩ族核形成層、 １５６ ＩＩＩ−Ｖ族化合物層、 １５８ 核形成層。   DESCRIPTION OF SYMBOLS 10 Semiconductor element, 12 YAG board | substrate, 14 Buffer layer, 16 III group nitride semiconductor layer, 18 Nucleation layer, 20 III-V group compound layer, 22 III group nucleation layer, 24 III-V group compound layer, 100 Semiconductor Device, 102 buffer layer, 104 nucleation layer, 150 semiconductor device, 152 buffer layer, 154 group III nucleation layer, 156 group III-V compound layer, 158 nucleation layer.

Claims (12)

複数の面方位を持つＹ３Ａｌ５Ｏ１２からなる発光セラミックの単一基板上に、ＩＩＩ−Ｖ族化合物を含むバッファ層を形成する工程と、
前記バッファ層上に、ＩＩＩ族窒化物半導体層を形成する工程と、
を備え、
前記バッファ層を形成する工程は、
ＩＩＩ族元素としてＡｌを含む第１のガスを前記単一基板上にパルス供給し、該単一基板上の少なくとも一部にＡｌからなる核形成層を形成する第１工程と、
前記第１のガスの供給を停止してからＶ族元素を含む第２のガスを前記単一基板上に供給する第２工程と、
前記第２のガスを供給しながら前記第１のガスの供給を再開する第３工程と、
を含むことを特徴とする半導体素子の製造方法。 Forming a buffer layer containing a III-V group compound on a single substrate of a luminescent ceramic composed of Y 3 Al 5 O 12 having a plurality of plane orientations;
Forming a group III nitride semiconductor layer on the buffer layer;
With
The step of forming the buffer layer includes:
A first step of pulsing a first gas containing Al as a group III element onto the single substrate to form a nucleation layer made of Al on at least a part of the single substrate;
A second step of supplying a second gas containing a group V element onto the single substrate after stopping the supply of the first gas;
A third step of restarting the supply of the first gas while supplying the second gas;
The manufacturing method of the semiconductor element characterized by the above-mentioned. 前記バッファ層を形成する工程は、前記核形成層の表面の少なくとも一部をＶ族元素と化合させてＡｌＮに変化させる工程をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。 The step of forming the buffer layer, manufacturing of the semiconductor device according to claim 1, characterized in that at least a part of the surface of the nucleation layer by chemical group V element further comprises a step of changing the AlN Method. Ｖ族元素を含む第２のガスを前記核形成層上に供給することにより前記核形成層の表面の少なくとも一部をＩＩＩ−Ｖ族化合物に変化させることを特徴とする請求項２に記載の半導体素子の製造方法。   3. The at least part of the surface of the nucleation layer is changed to a III-V group compound by supplying a second gas containing a group V element onto the nucleation layer. A method for manufacturing a semiconductor device. 前記バッファ層を形成する工程は、前記核形成層上にＩＩＩ−Ｖ族化合物層を積層する工程をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the buffer layer further includes a step of stacking a group III-V compound layer on the nucleation layer. ＩＩＩ族元素およびＶ族元素の双方を含む第３のガスを前記核形成層上に供給することにより、前記核形成層上に前記ＩＩＩ−Ｖ族化合物層を積層することを特徴とする請求項４に記載の半導体素子の製造方法。   The III-V compound layer is stacked on the nucleation layer by supplying a third gas containing both a group III element and a group V element onto the nucleation layer. 5. A method for producing a semiconductor device according to 4. 前記バッファ層上にさらに前記バッファ層を積層する工程を備えることを特徴とする請求項１から５のいずれかに記載の半導体素子の製造方法。 The method according to any one of claims 1 to 5, characterized in that it comprises a step of further laminating the buffer layer on the buffer layer. 前記単一基板は、Ｙの一部をＬｕ、Ｓｃ、Ｌａ、Ｇｄ、Ｓｍのいずれかにより置換及び／又はＡｌの一部をＩｎ、Ｂ、Ｔｌ、Ｇａのいずれかにより置換したものであることを特徴とする請求項１から６のいずれかに記載の半導体素子の製造方法。 The single substrate is a substrate in which a part of Y is replaced with any of Lu, Sc, La, Gd, and Sm and / or a part of Al is replaced with any of In, B, Tl, and Ga. the method according to any one of claims 1 to 6, characterized in. 前記単一基板は、Ｃｅ、Ｔｂ、Ｅｕ、Ｂａ、Ｓｒ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｉ、Ｃｕ、Ａｇ、Ａｕ、Ｆｅ、Ｃｒ、Ｐｒ、Ｎｄ、Ｄｙ、Ｃｏ、Ｎｉ、Ｔｉからなる群より選ばれる少なくとも一種を付活剤として含有することを特徴とする請求項１から７のいずれかに記載の半導体素子の製造方法。 The single substrate is selected from the group consisting of Ce, Tb, Eu, Ba, Sr, Mg, Ca, Zn, Si, Cu, Ag, Au, Fe, Cr, Pr, Nd, Dy, Co, Ni, and Ti. At least the method of manufacturing a semiconductor device according to any one of claims 1 to 7 which kind of characterized by containing as an activator to be. 前記Ｃｅは、Ｃｅ３＋からなることを特徴とする請求項８に記載の半導体素子の製造方法。 The method for manufacturing a semiconductor device according to claim 8 , wherein the Ce is made of Ce 3+ . 前記Ｔｂは、Ｔｂ２＋からなることを特徴とする請求項８に記載の半導体素子の製造方法。 The method of manufacturing a semiconductor device according to claim 8 , wherein the Tb is made of Tb 2+ . 前記Ｅｕは、Ｅｕ２＋からなることを特徴とする請求項８に記載の半導体素子の製造方法。 The method of manufacturing a semiconductor device according to claim 8 , wherein the Eu is made of Eu 2+ . Ｙ３Ａｌ５Ｏ１２からなる発光セラミックの単一基板上に、ＩＩＩ−Ｖ族化合物を含むバッファ層を形成する工程と、
前記バッファ層上に、ＩＩＩ族窒化物半導体層を形成する工程と、を備え、
前記バッファ層を形成する工程は、
ＩＩＩ族元素としてＡｌを含む第１のガスを前記単一基板上にパルス供給し、該単一基板上の少なくとも一部にＡｌからなる核形成層を形成する第１工程と、
前記第１のガスの供給を停止してからＶ族元素を含む第２のガスを前記単一基板上に供給する第２工程と、
前記第２のガスを供給しながら前記第１のガスの供給を再開する第３工程と、
を含むことを特徴とする半導体素子の製造方法。 Forming a buffer layer containing a group III-V compound on a single substrate of a luminescent ceramic composed of Y 3 Al 5 O 12 ;
Forming a group III nitride semiconductor layer on the buffer layer, and
The step of forming the buffer layer includes:
A first step of pulsing a first gas containing Al as a group III element onto the single substrate to form a nucleation layer made of Al on at least a part of the single substrate;
A second step of supplying a second gas containing a group V element onto the single substrate after stopping the supply of the first gas;
A third step of restarting the supply of the first gas while supplying the second gas;
The manufacturing method of the semiconductor element characterized by the above-mentioned.
JP2014052131A 2014-03-14 2014-03-14 Manufacturing method of semiconductor device Active JP5768159B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014052131A JP5768159B2 (en) 2014-03-14 2014-03-14 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052131A JP5768159B2 (en) 2014-03-14 2014-03-14 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009221212A Division JP2011071323A (en) 2009-09-25 2009-09-25 Semiconductor element, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2014132683A JP2014132683A (en) 2014-07-17
JP5768159B2 true JP5768159B2 (en) 2015-08-26

Family

ID=51411586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052131A Active JP5768159B2 (en) 2014-03-14 2014-03-14 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5768159B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700235B2 (en) 2017-09-07 2020-06-30 Toyoda Gosei Co., Ltd. Production method for group III nitride semiconductor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129913A (en) * 1988-11-09 1990-05-18 Fujitsu Ltd Manufacture of semiconductor device
JPH09134878A (en) * 1995-11-10 1997-05-20 Matsushita Electron Corp Manufacture of gallium nitride compound semiconductor
JP4187422B2 (en) * 2001-03-14 2008-11-26 明彦 吉川 A method for forming a semiconductor thin film, a substrate with a semiconductor thin film manufactured using the method, and a semiconductor device using the substrate with a semiconductor thin film
JP4032704B2 (en) * 2001-10-23 2008-01-16 日亜化学工業株式会社 Nitride semiconductor device
JP4269645B2 (en) * 2001-11-05 2009-05-27 日亜化学工業株式会社 Nitride semiconductor LED element using substrate containing activator, and growth method
US7361938B2 (en) * 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
US20070267646A1 (en) * 2004-06-03 2007-11-22 Philips Lumileds Lighting Company, Llc Light Emitting Device Including a Photonic Crystal and a Luminescent Ceramic
JP2007201151A (en) * 2006-01-26 2007-08-09 Kyocera Corp Method for manufacturing gallium nitride compound semiconductor
US8847249B2 (en) * 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700235B2 (en) 2017-09-07 2020-06-30 Toyoda Gosei Co., Ltd. Production method for group III nitride semiconductor

Also Published As

Publication number Publication date
JP2014132683A (en) 2014-07-17

Similar Documents

Publication Publication Date Title
JP2011071323A (en) Semiconductor element, and method of manufacturing the same
JP2005268770A (en) White light emitting element and white light source
JP4631884B2 (en) Sphalerite-type nitride semiconductor free-standing substrate, method for manufacturing zinc-blende nitride semiconductor free-standing substrate, and light-emitting device using zinc-blende nitride semiconductor free-standing substrate
TW201044637A (en) Group III nitride compound semiconductor light emitting device and production method thereof, and lamp
TW200814369A (en) III nitride compound semiconductor laminated structure
JP2013542608A (en) Method for forming composite substrate
JP2007227671A (en) Light emitting element
TW201021123A (en) Manufacturing method of quantum well structure
KR20090102203A (en) Light emitting device and method for fabricating the same
WO2019102557A1 (en) Nitride semiconductor light-emitting element
JP2017506434A (en) Optoelectronic semiconductor chip manufacturing method and optoelectronic semiconductor chip
JP2006303154A (en) Semiconductor light emitting device and its manufacturing method
US6965126B2 (en) Light-emitting element
JP2015177025A (en) optical semiconductor element
JP5041883B2 (en) Method for producing group III nitride semiconductor layer, method for producing group III nitride semiconductor light emitting device
JP3978858B2 (en) Gallium nitride compound semiconductor light emitting device
CN110383508A (en) The manufacturing method of semiconductor light-emitting elements and semiconductor light-emitting elements
JP5768159B2 (en) Manufacturing method of semiconductor device
JP2008078563A (en) Light emitting element and its manufacturing method
US11616164B2 (en) Method for producing a nitride compound semiconductor component
JP4458870B2 (en) Fluorescent light emitting device, fluorescent light emitting element, and phosphor
JP4503316B2 (en) Multicolor light emission method
JP4794799B2 (en) Epitaxial substrate and semiconductor multilayer structure
KR20090003384A (en) Nitride light emitting device
JP5911132B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R150 Certificate of patent or registration of utility model

Ref document number: 5768159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250