JP5032442B2 - 光センサ用ダイオード - Google Patents
光センサ用ダイオード Download PDFInfo
- Publication number
- JP5032442B2 JP5032442B2 JP2008285804A JP2008285804A JP5032442B2 JP 5032442 B2 JP5032442 B2 JP 5032442B2 JP 2008285804 A JP2008285804 A JP 2008285804A JP 2008285804 A JP2008285804 A JP 2008285804A JP 5032442 B2 JP5032442 B2 JP 5032442B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- electrode
- diode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
第2の本発明に係る光センサ用ダイオードは、p型不純物が注入されたp領域、n型不純物が注入されたn領域、前記p領域および前記n領域に対して不純物の濃度が低いi領域を備えた半導体層と、前記i領域を覆う形状となるように第1の絶縁膜を介して設けられたゲート電極と、前記ゲート電極を覆う第2の絶縁膜と、前記第2の絶縁膜上に形成され且つ前記第1及び第2の絶縁膜に設けられたコンタクトホールを介して前記p領域に接続されたアノード電極と、前記第2の絶縁膜上に形成され且つ前記第1及び第2の絶縁膜に設けられたコンタクトホールを介して前記n領域に接続されたカソード電極と、を有し、前記ゲート電極と前記アノード電極との間に第1静電容量素子が形成され、前記ゲート電極と前記カソード電極との間に第2静電容量素子が形成され、前記第1静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたアノード電極により形成され、前記第2静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたカソード電極により形成されることを特徴とする。
図1は、第1の実施の形態における光センサ用ダイオードの構成を示す断面図である。ガラス基板101上にプラズマCVD法によりシリコン膜102が150[nm]程度の厚さで形成される。シリコン膜102は、窒化シリコン又は酸化シリコン、あるいはこれらの積層により形成される。シリコン膜102上には多結晶シリコンによる半導体層110が50[nm]程度の厚さで形成される。この半導体層110は、p型不純物が注入されたp領域11と、不純物をほとんど含まないi領域112と、n型不純物が注入されたn領域113がこの順に隣接配置して形成される。p領域111には、例えば1×1019[atm/cm3]程度の高濃度にボロンが注入され、n領域113には1×1019[atm/cm3]程度の高濃度にリンが注入される。i領域112は、1×1015[atm/cm3]程度の予期しない不純物のコンタミなどによる特性変動を防止するために、1×1015[atm/cm3]程度のp領域111やn領域113に比べて低い濃度でボロン又はリンが注入されたものであってもよい。
ゲート電極114が形成された酸化シリコン膜103上に酸化シリコン膜104が形成される。酸化シリコン膜104上には、p領域111、n領域113のそれぞれに対応する位置に、モリブデン及びアルミ積層膜からなるアノード電極115、カソード電極116が約600[nm]の厚さで形成される。アノード電極115、カソード電極116は、酸化シリコン膜103と酸化シリコン膜104に空けられたコンタクトホールを介してp領域111、n領域113にそれぞれ接触するように形成される。アノード電極115及びカソード電極116が形成された酸化シリコン膜104上には窒化シリコン膜105が形成される。
図6は、上記実施の形態で示したゲート制御型の光センサ用ダイオード100を用いた別の回路の構成を示す回路図である。光センサ用ダイオード100のカソード電極116にバイアス電圧Vnpが供給され、ゲート電極114にゲート電圧Vgpが供給される。アノード電極115は接地される。
図19は、第1の実施の形態で示した光センサ用ダイオードを用いた画像入力回路の構成を示す回路図である。同図の画像入力回路は、複数の信号線602a,602b…と、複数の選択線603a,603b…とが互いに交差するように透明基板上に配線される。各交差部には光センサ用ダイオード100a,100b…が1つずつ配置される。信号線602a,602b…は、それぞれ選択スイッチ605a,605b…を介して電流アンプ606に接続される。
このように、信号線602と選択線603を走査することによって、所望の位置の光センサ用ダイオード100を駆動し、その光センサ用ダイオードからの電流信号を位置情報として取り出すことにより画像入力情報を得る。
101…ガラス基板
102…シリコン膜
103,104…酸化シリコン膜105…窒化シリコン膜
110…半導体層
111…p領域
112…i領域
113…n領域
114…ゲート電極
115…アノード電極
116…カソード電極
201…低濃度のリンが注入されたn領域
601…共通制御線
602…信号線
603…選択線
605…選択スイッチ
606…電流アンプ
701…第1の静電容量素子
702…第2の静電容量素子
801,804…多結晶シリコン膜
802,805…上部電極
803,806…引出電極
901,903…下部電極
902,904…引出電極
Claims (2)
- p型不純物が注入されたp領域、n型不純物が注入されたn領域、前記p領域および前記n領域に対して不純物の濃度が低いi領域を備えた半導体層と、
前記i領域を覆う形状となるように第1の絶縁膜を介して設けられたゲート電極と、
前記ゲート電極を覆う第2の絶縁膜と、
前記第2の絶縁膜上に形成され且つ前記第1及び第2の絶縁膜に設けられたコンタクトホールを介して前記p領域に接続されたアノード電極と、
前記第2の絶縁膜上に形成され且つ前記第1及び第2の絶縁膜に設けられたコンタクトホールを介して前記n領域に接続されたカソード電極と、
を有し、
前記ゲート電極と前記アノード電極との間に第1静電容量素子が形成され、前記ゲート電極と前記カソード電極との間に第2静電容量素子が形成され、
前記第1静電容量素子は、前記p領域と、当該p領域に対して重なるように形成されたゲート電極により形成され、
前記第2静電容量素子は、前記n領域と、当該n領域に対して重なるように形成されたゲート電極により形成されることを特徴とする光センサ用ダイオード。 - p型不純物が注入されたp領域、n型不純物が注入されたn領域、前記p領域および前記n領域に対して不純物の濃度が低いi領域を備えた半導体層と、
前記i領域を覆う形状となるように第1の絶縁膜を介して設けられたゲート電極と、
前記ゲート電極を覆う第2の絶縁膜と、
前記第2の絶縁膜上に形成され且つ前記第1及び第2の絶縁膜に設けられたコンタクトホールを介して前記p領域に接続されたアノード電極と、
前記第2の絶縁膜上に形成され且つ前記第1及び第2の絶縁膜に設けられたコンタクトホールを介して前記n領域に接続されたカソード電極と、
を有し、
前記ゲート電極と前記アノード電極との間に第1静電容量素子が形成され、前記ゲート電極と前記カソード電極との間に第2静電容量素子が形成され、
前記第1静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたアノード電極により形成され、
前記第2静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたカソード電極により形成されることを特徴とする光センサ用ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285804A JP5032442B2 (ja) | 2008-11-06 | 2008-11-06 | 光センサ用ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285804A JP5032442B2 (ja) | 2008-11-06 | 2008-11-06 | 光センサ用ダイオード |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002281665A Division JP2004119719A (ja) | 2002-08-30 | 2002-09-26 | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027203A JP2009027203A (ja) | 2009-02-05 |
JP5032442B2 true JP5032442B2 (ja) | 2012-09-26 |
Family
ID=40398644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008285804A Expired - Lifetime JP5032442B2 (ja) | 2008-11-06 | 2008-11-06 | 光センサ用ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032442B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04218962A (ja) * | 1990-06-27 | 1992-08-10 | Seiko Epson Corp | イメージセンサ |
JP2959682B2 (ja) * | 1991-03-20 | 1999-10-06 | 日本電信電話株式会社 | フォトダイオード |
JP2903765B2 (ja) * | 1991-04-19 | 1999-06-14 | 富士ゼロックス株式会社 | イメージセンサ |
JPH06244448A (ja) * | 1993-02-18 | 1994-09-02 | Sanyo Electric Co Ltd | 半導体光センサ及び酸化膜形成方法 |
JPH11191633A (ja) * | 1997-10-09 | 1999-07-13 | Nippon Telegr & Teleph Corp <Ntt> | pin型半導体受光素子およびこれを含む半導体受光回路 |
JP2001308306A (ja) * | 2000-04-21 | 2001-11-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2001320078A (ja) * | 2000-05-10 | 2001-11-16 | Sanyo Electric Co Ltd | 光半導体装置およびその製造方法 |
-
2008
- 2008-11-06 JP JP2008285804A patent/JP5032442B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2009027203A (ja) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100607619B1 (ko) | 화상 취득시의 누설 전류의 억제 | |
KR100685239B1 (ko) | 트랜지스터어레이 및 그 제조방법 및 화상처리장치 | |
TWI266043B (en) | Luminescence amount detecting circuit | |
US8530813B2 (en) | Image detecting device | |
US10276611B2 (en) | Photosensor substrate | |
TWI505451B (zh) | 共平面高填充係數像素架構 | |
US20060187327A1 (en) | Solid-state imager device, drive method of solid-state imager device and camera apparatus | |
JP2008306080A (ja) | 光センサ素子、およびこれを用いた光センサ装置、画像表示装置 | |
US20100182596A1 (en) | Phototransistor with source layer between barrier layer and photosensitive semiconductor layer | |
JP2008171871A (ja) | 高感度光センサ素子及びそれを用いた光センサ装置 | |
JP2004119719A (ja) | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 | |
US10367009B2 (en) | Active-matrix substrate | |
KR20080056648A (ko) | 고감도 광 센서 소자 및 그를 이용한 광 센서 장치 | |
US11011665B2 (en) | Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same | |
WO2016025731A1 (en) | Flexible aps x-ray imager with motft pixel readout and a pin diode sensing element | |
US7803650B2 (en) | Sensor thin film transistor, thin film transistor substrate having the same, and method of manufacturing the same | |
JP2009033002A (ja) | 画像表示装置 | |
JP2002289825A (ja) | アモルファス半導体によるオープン・ベース・フォトトランジスタ・アレイ | |
US20060258080A1 (en) | Vertical diode, matrix position sensitive apparatus and manufacturing method of the same | |
WO2010100824A1 (ja) | フォトダイオード、フォトダイオードを備えた表示装置及びその製造方法 | |
US10199233B2 (en) | Active matrix substrate | |
JP5032442B2 (ja) | 光センサ用ダイオード | |
JP2005019636A (ja) | 薄膜ダイオード及び薄膜トランジスタ | |
US20130207190A1 (en) | Semiconductor device, and method for producing same | |
US10930642B2 (en) | Offset gate metal oxide switching transistor device for use in medical device applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5032442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |