JP5028210B2

JP5028210B2 - 周波数変換回路

Info

Publication number: JP5028210B2
Application number: JP2007268686A
Authority: JP
Inventors: 順鈴木; 桂一森
Original assignee: On Semiconductor Trading Ltd
Current assignee: On Semiconductor Trading Ltd
Priority date: 2007-10-16
Filing date: 2007-10-16
Publication date: 2012-09-19
Anticipated expiration: 2027-10-16
Also published as: JP2009100155A

Description

本発明は、無線放送・通信の受信機での無線周波数（Radio Frequency：ＲＦ）の受信信号から所定の中間周波数（Intermediate Frequency：ＩＦ）へのダウンコンバートなどに用いられる周波数変換回路に関し、特に、混合器としてイメージリジェクションミキサを用いたものに関する。

図３は、ＦＭ受信機のＲＦ信号からＩＦ信号への変換を行う部分の回路構成を示すブロック図である。アンテナ４で受信されたＲＦ（Radio Frequency）信号Ｓ_ＲＦ０は、ＲＦ同調回路６に入力される。ＲＦ同調回路６は、受信対象とする広い帯域にわたるＲＦ信号Ｓ_ＲＦ０から、搬送波周波数ｆ_Ｒを有する目的受信局を含む狭い帯域のＲＦ信号Ｓ_ＲＦを抽出する同調処理を行う。例えば、ＲＦ同調回路６は、選択度を上げるために複同調回路で構成される。ＲＦ同調回路６は、同調コイル等の部品をＦＭチューナ用ＩＣなどに外付けして構成される。

Ｓ_ＲＦは周波数変換部８に入力される。周波数変換部８は、混合回路（ミキサ）１０と、局部発振部１２とを含んで構成される。混合回路１０は、ＲＦ同調回路６から入力されるＲＦ信号Ｓ_ＲＦと、局部発振部１２から入力される周波数ｆ_ＬＯの局部発振信号Ｓ_ＬＯとを混合して、中間周波数ｆ_ＩＦにダウンコンバートされた搬送波周波数を有する中間信号Ｓ_ＩＦを生成する。局部発振部１２は、電圧制御発振器（ＶＣＯ）を用いたＰＬＬ（Phase Lock Loop）回路を有し、ＶＣＯが出力する発振信号Ｓ_ＯＳＣに基づいてＳ_ＬＯを生成する。

周波数変換部８での搬送波周波数のダウンコンバートにおいて、周波数混合により生ずる和信号（周波数：ｆ_Ｒ＋ｆ_ＬＯ）と差信号（周波数：|ｆ_Ｒ−ｆ_ＬＯ|）とのうち差信号が利用され、ｆ_ＬＯが|ｆ_Ｒ−ｆ_ＬＯ|＝ｆ_ＩＦを満たすＳ_ＬＯにより、目的受信局は周波数ｆ_Ｒからｆ_ＩＦへ変換される。ここで、|ｆ_Ｒ−ｆ_ＬＯ|＝ｆ_ＩＦを満たすｆ_ＬＯは（ｆ_Ｒ＋ｆ_ＩＦ）と（ｆ_Ｒ−ｆ_ＩＦ）との２通り存在する。そのため、例えば、ｆ_ＬＯを（ｆ_Ｒ＋ｆ_ＩＦ）とする場合、目的受信局がｆ_ＩＦへ変換される一方で同時に、Ｓ_ＲＦに含まれうる周波数（ｆ_Ｒ＋２ｆ_ＩＦ）の成分（イメージ信号）もｆ_ＩＦへ変換され、これが目的局の受信に対して妨害信号となる。また、ｆ_ＬＯを（ｆ_Ｒ−ｆ_ＩＦ）とした場合も同様にしてイメージ妨害信号が発生する。

このイメージ信号による妨害を抑制するために、混合回路１０をイメージリジェクションミキサ（ＩＱミキサ）で構成することが行われている。図４は、イメージリジェクションミキサの原理を説明するための模式的なブロック図である。ＲＦ同調回路６から差動信号として出力されるＲＦ信号Ｓ_ＲＦの非反転側の信号をＳ_ＲＦ(0)、反転側の信号をＳ_ＲＦ(-π)と表す。Ｓ_ＲＦ(-π)をミキサ２０に入力し、Ｓ_ＲＦ(0)をミキサ２１に入力する。局部発振部１２に含まれる分周回路２２はＳ_ＬＯとして、位相が互いに（π/２）［rad］ずれた２つの信号Ｓ_ＬＯ(0)とＳ_ＬＯ(-π/2)とを生成し、ミキサ２０に対してはＳ_ＬＯ(-π/2)を入力し、ミキサ２１に対してはＳ_ＬＯ(0)を入力する。ミキサ２０は、Ｓ_ＲＦ(0)に対して位相が（−π）［rad］ずれたＳ_ＲＦ(-π)と、Ｓ_ＬＯ(0)に対して位相が（−π/２）［rad］ずれたＳ_ＬＯ(-π/2)とを混合して、Ｓ_ＲＦを周波数ｆ_ＩＦのＳ_Ｑ（Ｑ信号）へダウンコンバートする。一方、ミキサ２１は、Ｓ_ＲＦ(0)と、Ｓ_ＬＯ(0)とを混合して、Ｓ_ＲＦを周波数ｆ_ＩＦのＳ_Ｉ（Ｉ信号）へダウンコンバートする。ミキサ２０の出力信号Ｓ_ＱはＡＰＦ（All Pass Filter）２３にて位相を（π/４）［rad］シフトされ、ミキサ２１の出力信号Ｓ_ＩはＡＰＦ２４にて位相を（−π/４）［rad］シフトされ、それぞれ加算器２５へ入力される。加算器２５は、ＡＰＦ２４，２３から出力されるＳ_Ｉ，Ｓ_Ｑを加算合成した信号を出力する。

ここで、ＡＰＦ２３の出力信号Ｓ_Ｑに含まれる目的受信局の信号成分の位相は（−π/４）［rad］シフトし、イメージ信号成分の位相は（−５π/４）［rad］シフトする。一方、ＡＰＦ２４の出力信号Ｓ_Ｉに含まれる目的受信局の信号成分の位相は（−π/４）［rad］シフトし、イメージ信号成分の位相は（−π/４）［rad］シフトする。その結果、Ｓ_Ｉ及びＳ_Ｑそれぞれに含まれる目的受信局の信号成分は同相となり、加算器２５の出力には、それら信号成分を足し合わせた信号が現れる。一方、Ｓ_Ｉ及びＳ_Ｑそれぞれに含まれるイメージ信号成分は互いに逆相となり、加算器２５にて相殺され、その出力にはイメージ信号が現れない。

図５は、上述のイメージリジェクションミキサで用いられる、互いに直交する局部発振信号Ｓ_ＬＯ(0)及びＳ_ＬＯ(-π/2)の生成を説明する信号波形図である。局部発振部１２は、ＶＣＯにて周波数２ｆ_ＬＯの原発振信号Ｓ_ＯＳＣを生成し、これを差動増幅回路にて差動形式として、分周回路２２に入力する。図５（ａ），（ｂ）に実線で示す波形３０ａ，３２ａは、差動形式の原発振信号を構成する一対の信号Ｓ_ＯＳＣ＋，Ｓ_ＯＳＣ−を表している。Ｓ_ＯＳＣ＋，Ｓ_ＯＳＣ−それぞれのバイアスレベルは本来、共通電位（コモンモードレベル）ψ_ＣＯＭであり、ψ_ＣＯＭを中心として振動する。一方、Ｓ_ＯＳＣ＋，Ｓ_ＯＳＣ−の差によって表される信号Ｓ_ＯＳＣは、電位０を中心として振動する（図５（ｃ）の波形３４ａ）。分周回路２２は、Ｓ_ＯＳＣを２分周して局部発振信号Ｓ_ＬＯ(0)及びＳ_ＬＯ(-π/2)を生成する。この分周において、Ｓ_ＯＳＣの負から正への極性反転に応じて一方の局部発振信号、例えばＳ_ＬＯ(0)の極性を反転させ（図５（ｄ））、Ｓ_ＯＳＣの正から負への極性反転に応じて他方の局部発振信号、例えばＳ_ＬＯ(-π/2)の極性を反転させるようにすることで（図５（ｅ））、Ｓ_ＬＯ(0)とＳ_ＬＯ(-π/2)との間に（π/２）［rad］の位相差を設けることができる（図５（ｄ）の波形３６ａ、図５（ｅ）の波形３８ａ）。
特開２００４−１２８６９４号公報

イメージリジェクションミキサによりイメージ信号を好適に除去するためには、Ｓ_ＬＯ(0)とＳ_ＬＯ(-π/2)との間の（π/２）［rad］の位相差や、ＡＰＦ２３，２４によりＳ_ＩとＳ_Ｑとに与えられる（π/２）［rad］の位相差を精度良く設定する必要がある。しかし、回路定数のばらつき等によりこれら信号間の所定の位相差を実現することは必ずしも容易ではなく、イメージ除去率が低くなり得るという問題があった。例えば、図５（ｂ）の点線の波形３２ｂに示すように、Ｓ_ＯＳＣ−のバイアスレベルがψ_ＣＯＭからずれると、Ｓ_ＯＳＣは図５（ｃ）の点線の波形３４ｂとなり、Ｓ_ＯＳＣのバイアスレベルは０電位に対してオフセットし、Ｓ_ＯＳＣが正である時間と負である時間とに差異が生じる。その結果、Ｓ_ＬＯ(0)，Ｓ_ＬＯ(-π/2)はそれぞれ図５（ｄ）の点線の波形３６ｂ、図５（ｅ）の点線の波形３８ｂへ位相がずれ、Ｓ_ＬＯ(0)とＳ_ＬＯ(-π/2)との間の位相差が（π/２）［rad］ではなくなり、イメージ除去率が低下する。

また、混合回路１０にてイメージ信号を好適にできないことに対応するため、ＲＦ同調回路６を複同調回路の構成とするなどして選択度を高める必要が生じる。そのため、ＲＦ同調回路６を構成する同調コイル等の部品の数が多くなり、周波数変換回路、ひいてはこれを用いる受信機等のコストの低減やサイズの縮小が難しいという問題があった。

本発明は上記問題点を解決するためになされたものであり、イメージリジェクションミキサを用いた周波数変換回路において、好適なイメージ除去率を実現することを目的とする。

本発明に係る周波数変換回路は、入力信号に対し搬送波周波数の変換を行って目的周波数の変換信号を生成する回路であって、同一の周波数ｆ_ＬＯ、かつ互いに９０度の位相差を有する２種類の局部発振信号を生成する局部発振部と、前記入力信号に前記各局部発振信号をそれぞれ乗算してＩ信号及びＱ信号を生成し、当該Ｉ信号及びＱ信号相互間に９０度の位相差を与えた上で加算合成し、前記入力信号に含まれるイメージ信号が除去された前記変換信号を生成可能なイメージリジェクションミキサと、を有し、前記局部発振部が、周波数２ｆ_ＬＯの原発振信号を生成する発振回路と、前記原発振信号を２分周し前記各局部発振信号を生成する回路であって、前記原発振信号の負から正への極性反転に応じて一方の前記局部発振信号の極性を反転させ、前記原発振信号の正から負への極性反転に応じて他方の前記局部発振信号の極性を反転させる分周回路と、前記原発振信号のオフセット電圧を調整できるオフセット調整回路と、を有するものである。

本発明によれば、原発振信号のオフセット電圧を調整することにより、２種類の局部発振信号間の位相差Δθ_ＬＯを調整することができる。すなわち、Δθ_ＬＯを理想的な状態である９０度（π/２［rad］）に調整することができ、イメージ除去率の向上を図ることができる。また、局部発振部以外に起因してＩ信号とＱ信号との間に生じる位相誤差に対しても、Δθ_ＬＯを調整することで、イメージ除去率が好適となる状態を選択することができる。また、周波数変換回路にてイメージ信号を好適に除去できる結果、ＲＦ同調回路を単同調回路としたり、省略したりすることが可能となり、コスト低減やサイズの小型化が図れる。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。

図１は、実施形態に係るＦＭラジオ受信機５０の概略のブロック構成図である。本ＦＭラジオ受信機５０は、ＦＭチューナ回路５２と、マイクロコンピュータ５４と、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）等の不揮発性のメモリ５６と、それらの間の通信を可能とするシステムバス５８とを含んで構成される。ＦＭチューナ回路５２の主要部はＩＣ化される。

ＦＭチューナ回路５２は、アンテナ６０で受信されたＲＦ信号Ｓ_ＲＦを入力される。ＦＭチューナ回路５２は、第１局部発振部６４、第１混合回路６６、ＢＰＦ６８，７２、バッファアンプ７０、第２局部発振部７４、第２混合回路７６、ＩＦＢＰＦ８０、リミッタアンプ８２、及びＦＭ検波回路８４を含んで構成され出力信号Ｓ_ＯＵＴを生成する。

アンテナ６０からのＲＦ信号Ｓ_ＲＦは、第１混合回路６６に入力される。第１混合回路６６は、入力されたＲＦ信号Ｓ_ＲＦを、第１局部発振部６４から入力される第１局部発振信号Ｓ_ＬＯ１と混合して、第１中間信号Ｓ_ＩＦ１を生成する。Ｓ_ＬＯ１の周波数ｆ_ＬＯ１は、Ｓ_ＲＦに含まれる目的受信局の信号の搬送波周波数ｆ_Ｒが第１混合回路６６によるＳ_ＩＦ１への周波数変換にて所定の第１中間周波数ｆ_ＩＦ１に変換されるように調整される。第１中間周波数ｆ_ＩＦ１は、例えば、１０．７ＭＨｚに設定される。

第１混合回路６６は、イメージリジェクションミキサ（ＩＱミキサ）を用いて構成され、Ｓ_ＲＦに含まれ得るイメージ妨害信号を除去可能に構成される。第１混合回路６６を構成するイメージリジェクションミキサの基本的な構成は例えば、図４に示したものであり、以下の説明では同図を援用する。アンテナ６０で受信されたＳ_ＲＦは差動信号Ｓ_ＲＦ(0)，Ｓ_ＲＦ(-π)に変換され、それぞれミキサ２１，２０に入力される。また、ミキサ２１，２０にはＳ_ＬＯ１として、それぞれＳ_ＬＯ(0)，Ｓ_ＬＯ(-π/2)が入力される。本実施形態では、Ｓ_ＬＯ(0)，Ｓ_ＬＯ(-π/2)は、第１局部発振部６４を構成する分周回路９０にて生成され、ミキサ２１，２０に入力される。

第１局部発振部６４は、分周回路９０、第１発振回路９２、レジスタ９４及びＤ／Ａ変換回路（ＤＡＣ）９６を含んで構成される。第１発振回路９２は、周波数ｆ_ＯＳＣ１の発振信号Ｓ_ＯＳＣ１を出力する。第１発振回路９２は、例えば、水晶発振回路（図示せず）が生成する基準発振信号Ｓ_０を利用するＰＬＬ回路で構成される。具体的には、第１発振回路９２は、位相比較部１００、ループフィルタ１０２、ＶＣＯ１０４、分周回路１０６，１０８を含んで構成される。

分周回路１０６は、基準発振信号Ｓ_０をｒ分周して、位相比較部１００における基準発振信号Ｓ_Ｒを生成する。一方、分周回路１０８は、ＶＣＯ１０４が生成するＳ_ＯＳＣ１をｎ分周して、位相比較部１００へフィードバックされる発振信号Ｓ_Ｎを生成する。分周比ｎは、目的受信局の周波数ｆ_Ｐに応じて設定される。位相比較部１００は、Ｓ_ＮとＳ_Ｒとの位相差に応じた時間幅のパルスを生成する。ループフィルタ１０２は、位相比較部１００の出力を平滑化し、制御電圧Ｖ_Ｔを生成する。ＶＣＯ１０４は、Ｖ_Ｔに応じて発振周波数を変化させ、その結果、生成されるＳ_ＯＳＣ１が上述のように分周回路１０８を介して位相比較部１００に入力される。

このＰＬＬ回路は、Ｓ_Ｎの周波数ｆ_ＮがＳ_Ｒの周波数ｆ_Ｒに一致するようにフィードバック制御し、目的受信局に対応した周波数ｆ_ＯＳＣ１を有するＳ_ＯＳＣ１を生成する。Ｓ_ＯＳＣ１は差動信号に変換されて分周回路９０に入力される。分周回路９０は２分周回路に構成され、これに対応してｆ_ＯＳＣ１は、２（ｆ_Ｐ＋ｆ_ＩＦ１）に設定される。

図２は、ＶＣＯ１０４の概略の構成を示す回路図である。ＶＣＯ１０４は、ＬＣ発振回路１１０及び差動増幅回路１１２を含んで構成され、またＶＣＯ１０４にはオフセット調整回路１１４が付随して設けられる。差動増幅回路１１２は、トランジスタＴｒ１，Ｔｒ２を入力差動トランジスタ対として備え、トランジスタＴｒ１，Ｔｒ２それぞれのベースが一対の差動入力端子となる。Ｔｒ１のベースにはＬＣ発振回路１１０が接続され、発振周波数ｆ_ＯＳＣ１の発振信号Ｓ_ＬＣを印加される。ＬＣ発振回路１１０は、静電容量を可変な容量素子Ｃを備える。容量素子Ｃはバラクタダイオードで構成することができ、そのバラクタダイオードはループフィルタ１０２から印加される制御電圧Ｖ_Ｔに応じてその静電容量を変化させ、これによりＬＣ発振回路１１０の発振周波数ｆ_ＯＳＣ１が変化する。

Ｔｒ１，Ｔｒ２は例えば、ｎｐｎ型トランジスタで構成され、それらのコレクタはそれぞれ抵抗Ｒ４，Ｒ５を介して正電圧源ＶＣＣに接続される。また、Ｔｒ１，Ｔｒ２のベースにはそれぞれ抵抗Ｒ１，Ｒ２を介して、共通の直流電圧源Ｖ１が接続される。

電圧源Ｖ１は、Ｔｒ１のベースのバイアス電位Ψ_ｉａｓ１及びＴｒ２のベースのバイアス電位Ψ_{ｂｉａｓ２}を共通電位ψ_０にバイアスする。この構成において、Ｔｒ１，Ｔｒ２それぞれのベース電位Ψ_ｂ１，Ψ_ｂ２は、
Ψ_ｂ１＝Ｓ_ＬＣ＋ψ_０
Ψ_ｂ２＝ψ_０
となる。Ｔｒ１，Ｔｒ２のコレクタからそれぞれ取り出される差動増幅回路１１０の差動出力Ｓ_ＯＳＣ＋，Ｓ_ＯＳＣ−は、差動増幅回路１１２のゲインｇの１／２をαとして、
Ｓ_ＯＳＣ＋＝−αＳ_ＬＣ−ψ_ＣＯＭ
Ｓ_ＯＳＣ−＝αＳ_ＬＣ−ψ_ＣＯＭ
となる。これらＳ_ＯＳＣ＋，Ｓ_ＯＳＣ−の差（Ｓ_ＯＳＣ１≡Ｓ_ＯＳＣ＋−Ｓ_ＯＳＣ−）によって表される信号Ｓ_ＯＳＣ１は原理上、オフセット電位が０となる（図５（ｃ）の波形３４ａ）。

差動増幅回路１１２は、オフセット調整回路１１４を付加されている。オフセット調整回路１１４は、電圧可変の直流電圧源Ｖ２及び抵抗Ｒ３を含み、電圧源Ｖ２の出力電圧はＲ３を介してＴｒ２のベースに印加される。これにより、Ｔｒ２のベースのバイアス電位Ψ_{ｂｉａｓ２}は、電圧源Ｖ１により設定される値ψ_０から変化させることができる。その変化量をΔψ_０とする。
これにより、Ｔｒ１，Ｔｒ２それぞれのベース電位Ψ_ｂ１，Ψ_ｂ２は、
Ψ_ｂ１＝Ｓ_ＬＣ＋ψ_０
Ψ_ｂ２＝ψ_０＋Δψ_０
となる。これに対応して、ｎｐｎ型トランジスタで構成される差動出力Ｓ_ＯＳＣ＋，Ｓ_ＯＳＣ−は、
Ｓ_ＯＳＣ＋＝−αＳ_ＬＣ−ψ_ＣＯＭ
Ｓ_ＯＳＣ−＝αＳ_ＬＣ−（ψ_ＣＯＭ＋Δψ_ＣＯＭ）
となり、Ｓ_ＯＳＣ１にオフセット電位Δψ_ＣＯＭを与えることができる。

差動増幅回路１１２から差動形式の信号Ｓ_ＯＳＣ＋，Ｓ_ＯＳＣ−で表されたＳ_ＯＳＣ１は上述のように分周回路９０に入力される。分周回路９０は、従来技術として上述した分周回路２２と同様に、差動信号Ｓ_ＯＳＣ１を２分周して局部発振信号Ｓ_ＬＯ(0)及びＳ_ＬＯ(-π/2)を生成する。これらＳ_ＬＯ(0)及びＳ_ＬＯ(-π/2)は上述したように、ミキサ２１，２０に入力される。

ＦＭラジオ受信機５０は、オフセット調整回路１１４によりＳ_ＯＳＣ１のオフセット電位を調整することができる。この構成では、例えば、何らかの原因で、Ｓ_ＬＣの振幅の中心電位が０からずれている場合や、差動増幅回路１１４の対称性が完全でない場合など、Ｓ_ＯＳＣ１のオフセット電位が０でない値となり得る場合、つまり図５（ｃ）の点線の波形３４ｂのような状態となり得る場合でも、電圧Ｖ２を調整することで、当該オフセット電位を０に調整し、Ｓ_ＯＳＣ１を図５（ｃ）の実線の波形３４ａの状態とすることができる。これにより、Ｓ_ＬＯ(0)及びＳ_ＬＯ(-π/2)の間の位相差Δθ_ＬＯを理想的な状態である９０度（π/２［rad］）に調整することができ、イメージ除去率の向上を図ることができる。

また、第１混合回路６６内にてＩ信号及びＱ信号の２系統間に生じる位相誤差に対しても、Δθ_ＬＯを調整することで、イメージ除去率が好適となる状態を選択することができる。

例えば、オフセット調整回路１１４における電圧可変の直流電圧源Ｖ２は、レジスタ９４及び、当該レジスタ９４の格納データをアナログ電圧信号に変換して出力するＤＡＣ９６で構成することができる。この構成では、電圧Ｖ２はレジスタ９４の格納データに応じて変化させることができる。マイクロコンピュータ５４は、システムバス５８を介して、レジスタ９４の格納データを書き換えることにより、ＤＡＣ９６から出力される電圧Ｖ２を変化させる。また、直流電圧源Ｖ２は、ポテンショメータを用いて構成することもできる。

例えば、ＦＭラジオ受信機５０で放送を聞いているユーザがイメージ局の混信を感じたときに、アップダウンキーやつまみを操作して、マイクロコンピュータ５４にレジスタ９４の格納データの増減を指示したり、ポテンショメータの出力電圧を調整したりすることによって、受信状態が好適となるように調整する構成とすることができる。

また、レジスタ９４及びＤＡＣ９６を用いる図１に示す構成では、予め測定を行って、好適なイメージ除去率が得られる格納データを求め、当該データをメモリ５６に記憶させておく構成とすることができる。この構成では、ＦＭラジオ受信機５０の起動時に、マイクロコンピュータ５４がメモリ５６から当該データを読み出して、レジスタ９４に格納する。

当該データを予め取得する測定は、検査対象のＦＭチューナ回路５２を周波数ｆ_Ｐの放送局を受信可能に同調させた状態、すなわち第１局部発振信号Ｓ_ＬＯ１の周波数ｆ_ＬＯ１を（ｆ_Ｐ＋ｆ_ＩＦ１）に設定した状態にて、アンテナ入力端子に、イメージ周波数（ｆ_Ｐ＋２ｆ_ＩＦ１）で所定強度の検査ＲＦ信号を入力する。この状態でＦＭチューナ回路５２に設けられるＳメータ回路（図示せず）から出力される受信電界強度信号Ｓ_Ｍ−ＤＣは、第１混合回路６６にて生成される第１中間信号Ｓ_ＩＦ１に含まれるイメージ信号成分の強度を表すものとなる。そこで、レジスタ９４の格納データを書き換え、Ｓ_Ｍ−ＤＣの電圧値をモニタし、Ｓ_Ｍ−ＤＣが最小となる格納データｄ_ＭＩＮを探索する。このｄ_ＭＩＮがイメージ信号の除去率を最大とする格納データとして、メモリ５６に記録される。

ちなみに、上述のＦＭラジオ受信機５０は、第１混合回路６６のイメージリジェクションミキサとしての機能を好適に調整できることに対応して、ＲＦ同調回路を省略した構成としている。このように、本発明によれば、ＲＦ同調回路を省略したり、または複同調回路より簡素な単同調回路としたりすることが可能となり、ＦＭチューナ回路５２を構成するＩＣの外付け部品が減り、コスト低減やサイズの小型化が図れる。

なお、ここではＦＭラジオ受信機５０における周波数変換回路に本発明を適用した実施形態を説明したが、本発明は、イメージリジェクションミキサを用いる周波数変換回路一般に適用することができる。

本発明の実施形態に係るＦＭラジオ受信機の概略のブロック構成図である。本発明の実施形態のＦＭラジオ受信機におけるＶＣＯの概略の構成を示す回路図である。ＦＭ受信機のＲＦ信号からＩＦ信号への変換を行う部分の回路構成を示すブロック図である。イメージリジェクションミキサの原理を説明するための模式的なブロック図である。互いに直交する局部発振信号Ｓ_ＬＯ(0)及びＳ_ＬＯ(-π/2)の生成を説明する信号波形図である。

符号の説明

５０ＦＭラジオ受信機、５２ＦＭチューナ回路、５４マイクロコンピュータ、５６メモリ、５８システムバス、６０アンテナ、６４第１局部発振部、６６第１混合回路、６８，７２ＢＰＦ、７０バッファアンプ、７４第２局部発振部、７６第２混合回路、８０ＩＦＢＰＦ、８２リミッタアンプ、８４ＦＭ検波回路、９０，１０６，１０８分周回路、９２第１発振回路、９４レジスタ、９６Ｄ／Ａ変換回路、１００位相比較部、１０２ループフィルタ、１０４ＶＣＯ、１１０ＬＣ発振回路、１１２差動増幅回路、１１４オフセット調整回路。

Claims

入力信号に対し搬送波周波数の変換を行って目的周波数の変換信号を生成する周波数変換回路であって、
同一の周波数ｆ_ＬＯ、かつ互いに９０度の位相差を有する２種類の局部発振信号を生成する局部発振部と、
前記入力信号に前記各局部発振信号をそれぞれ乗算してＩ信号及びＱ信号を生成し、当該Ｉ信号及びＱ信号相互間に９０度の位相差を与えた上で加算合成し、前記入力信号に含まれるイメージ信号が除去された前記変換信号を生成可能なイメージリジェクションミキサと、
を有し、
前記局部発振部は、
周波数２ｆ_ＬＯの原発振信号を生成する発振回路と、
前記原発振信号のオフセット電圧を調整できるオフセット調整回路と、
前記オフセット電圧を調整された前記原発振信号を２分周し前記各局部発振信号を生成する回路であって、前記オフセット電圧を調整された前記原発振信号の負から正への極性反転に応じて一方の前記局部発振信号の極性を反転させ、前記オフセット電圧を調整された前記原発振信号の正から負への極性反転に応じて他方の前記局部発振信号の極性を反転させる分周回路と、
を有することを特徴とする周波数変換回路。
請求項１に記載の周波数変換回路において、
前記発振回路は、一対の差動入力端子相互間に前記原発振信号を印加され、当該原発振信号を差動形式にして出力する差動増幅回路を有し、
前記オフセット調整回路は、出力電圧を可変に構成され、一対の前記差動入力端子の一方にのみ当該出力電圧を印加して当該一方の差動入力端子の他方の前記差動入力端子に対するバイアス電位を変化させ、前記差動増幅回路から出力される前記差動形式の原発振信号相互間のオフセット電圧を調整するバイアス電圧回路であること、
を特徴とする周波数変換回路。
請求項２に記載の周波数変換回路において、
前記バイアス電圧回路は、
格納データを書き換え可能なレジスタと、
前記レジスタの前記格納データをアナログ電圧に変換して前記出力電圧を生成するＤ／Ａ変換回路と、
を有し、
前記レジスタに設定された前記格納データは、前記イメージ信号の除去率を最大とするように調整されていること、
を特徴とする周波数変換回路。