JP5022549B2 - Method for moving and stacking semiconductor devices - Google Patents
Method for moving and stacking semiconductor devices Download PDFInfo
- Publication number
- JP5022549B2 JP5022549B2 JP2001555135A JP2001555135A JP5022549B2 JP 5022549 B2 JP5022549 B2 JP 5022549B2 JP 2001555135 A JP2001555135 A JP 2001555135A JP 2001555135 A JP2001555135 A JP 2001555135A JP 5022549 B2 JP5022549 B2 JP 5022549B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- hemt
- mcm
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 60
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 125
- 229910052732 germanium Inorganic materials 0.000 claims description 39
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 39
- 230000003287 optical effect Effects 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 91
- 238000005516 engineering process Methods 0.000 description 25
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 23
- 239000000463 material Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 239000011521 glass Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005253 cladding Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 210000005098 blood-cerebrospinal fluid barrier Anatomy 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
【0001】
【発明の属する技術分野】
本発明は、配線基板に埋め込まれた半導体デバイス、詳細には、マイクロ波デバイス、もしくは、ミリ波デバイス、及び、それらの製造方法に関する。
【0002】
【従来の技術】
自動車産業などの応用分野において、MMIC(モノリシックミリ波集積回路)の利用の増加に伴い、低コストで、同等のパフォーマンスレベルを有する代替技術の開発が強く求められている。標準的なMMIC技術では、単一基板上にモノリシックな方法で、能動素子、及び、受動素子を形成する。この基板は、半導体層の成長、高周波数パフォーマンス、製造可能性、及び、費用などに関する、すべての必要条件を満たさなければならない。代替技術として、それぞれのHEMT(高電子移動度トランジスタ)と受動素子とのハイブリッド集積がある。これは、廉価な基板上に形成される。この方法によって、チップあたりの、エピタキシャル領域での消費を劇的に減らすことができる。
【0003】
米国特許第5,675,295号では、受信機、もしくは、送信機用のマイクロ波発振デバイスについて記載されている。この発振デバイスは、能動デバイスを含む高周波数発振回路を備える。バーティカルダイオードなどの能動デバイスは、ノンドープ半絶縁性GaAs基板上に形成される。この製造方法は、前記GaAs基板上に犠牲層を堆積させ、その後、前記犠牲層上に堆積を行うステップと、その後、能動デバイスを構成する前記層(例えば、半導体層など)をパターニングするステップを含む。そのような能動素子の製造方法の具体例が、K.van der Zandenらによって書かれた、「InPデュアルゲートHEMT技術を用いた、Wバンドのハイゲイン増幅器」に記載されている(InP、及び、それに関係する材料、1pp7、pp249−252)。このようにして形成されたバーティカル能動デバイス(図1b参照)は、ノンドープGaAs基板から、例えば、エピタキシャルリフトオフ(ELO)技術を用いることによって分離される。エピタキシャルリフトオフ技術では、能動デバイスと半絶縁性基板に挟まれた犠牲層が、選択的にエッチングされる。分離した後、能動デバイスを、第二基板に移動させ、取り付ける。前記第二基板は、受動素子、及び、配線を備えた他のいかなる基板であっても良い。
【0004】
【発明が解決しようとする課題】
本発明第一の目的は、受動素子に接続されている、少なくとも一つの半導体素子を備えた、優れた高周波数デバイスを提供することである。
【0005】
他の目的は、受動素子を備えた、個々の半導体デバイスのハイブリッド集積の製造方法を提供することである。
【0006】
また、さらに別の目的は、タンデム太陽電池の製造方法を開示することである。
【0007】
【課題を解決するための手段】
本発明は、少なくとも一つの半導体デバイスを備えた装置を製造する方法に関する。前記方法は、以下のステップを備えることを特徴とする。
第一基板上に、実質的に半導体層である積層体を形成するステップと、
前記第一基板と前記積層体の全体を分割し、複数のサブパーツを得るステップと、
第二基板と前記積層体が接触するように、前記サブパーツのうち少なくとも一つを第二基板に取りつけるステップと、
このように取りつけられた前記サブパーツから、実質的に、前記第一基板の分割された部分を取り除き、サブパートの残りの部分によって前記第二基板上に半導体デバイスを形成するステップを含むことを特徴とする。
【0008】
ある実施形態では、本発明による方法は、基本的に前記第一基板の分割された部分を取り除いた後に、前記第二基板上に、レジスタ、コンデンサ、及び、配線を形成するステップを含む。
【0009】
他の実施形態では、本発明による方法は、前記第二基板上に、レジスタ、及び、コンデンサを形成した後に、前記サブパーツのうち少なくとも一つを、前記第二基板に取りつけ、そして、実質的に、前記第一基板の分割された部分を取り除いた後に、前記第二基板上に配線を形成するステップを含む。
【0010】
望ましい実施形態では、レジスタ、コンデンサ、及び、配線を形成するステップが、マルチチップモジュール誘電体(MCM−D)プロセスフローである。
【0011】
さらに望ましい実施形態では、前記第二基板上に形成された、前記半導体デバイスが、高電子移動度トランジスタ(HEMT)である。
【0012】
さらに望ましい実施形態では、前記デバイスが、能動マイクロ波回路である。
【0013】
さらに望ましい実施形態では、前記基板が、ゲルマニウム基板である。
【0014】
さらに望ましい実施形態では、前記サブパーツを取りつけた後に、前記ゲルマニウム基板をCF4−O2プラズマエッチングで取り除く。
【0015】
さらに望ましい実施形態では、本発明による方法は、前記装置内に光導波路を形成するステップを含むことを特徴とする。
【0016】
同様に、本発明は、本発明の方法を用いて第一半導体デバイスを形成し、さらに、配線パターンと誘電性の分離層を形成し、前記第一半導体デバイス上に、本発明の方法を用いて第二半導体デバイスを形成することにより、装置を製造する方法に関する。
【0017】
望ましい実施形態では、その装置は、タンデム太陽電池である。
【0018】
同様に、本発明は、本発明の方法で製造された装置に関する。
【0019】
【発明の実施の形態】
図1は、能動デバイスの概略的な全体像である。この例では、InAlAsグレイディッドバッファ層と二重ドープしたヘテロ構造を備えたメタモーフィックHEMT構造がゲルマニウム基板1上に成長されている。そのような半導体層のスタックは、Ge、GaAs、InPなどの様々な基板上に成長させることができる。しかし、InGaAs/InAlAs高電子移動度トランジスタを成長させるために用いられる基板として、ゲルマニウムを使うことが望ましい。ゲルマニウム基板は、InP基板、もしくは、GaAs基板と比べると利点が多い。なぜなら、ゲルマニウム基板は、より大きく、壊れにくく、高価でないからである。しかし、ゲルマニウム基板は、受動素子と能動デバイスを結合する際に、高い誘電損失を持つため、複数の欠点を有するようになる。例えば、トランジスタの遮断周波数fTが45GHzまで下がる。それに対して、GaAs基板、もしくは、InP基板上に形成した同等のデバイスは、90GHz以上の遮断周波数を有することができる。その上、ゲルマニウム基板上に形成された、マイクロ波回路内の導線の損失は非常に大きくなる。
【0020】
様々な廉価な基板を、第二基板として用いることができる。良く知られた基板技術であり、非常に適したものは、いわゆるMCM−D技術であり、米国特許第5,675,295号の中でも用いられている。MCM−D(マルチチップモジュール−誘電体)は、薄膜を製造する技術であり、薄い絶縁層や伝導性材料の層を、ガラスもしくはサファイアなどの廉価な基板上に堆積させる。ある伝導層内の金属ラインは、他の伝導層内の金属層と垂直に走っている。このMCM−D技術において、ハンダバンプ技術、もしくは、フリップチップ技術によって、MCMスタックの上に、チップを連結させると同時に、レジスタやコンデンサなどの、固定した受動素子を形成させても良い。これらの絶縁層内に開口部(例えば、ビア)を作り、受動素子、チップ、及び、ワイヤ層を配線する。MCM−D技術は、標準的なMMIC技術と比べて、より安い費用で誘電損失をおさえた基板を提供することができる。図2に示した断面図は、そのような廉価な基板技術の具体例を示している。このMCM−D技術は、BCB12及び13に埋め込まれた3つの金属層(15−16、17、18)からなる。BCB12及び13は、低い誘電定数(r=2.7)や低い誘電損失(損失角のタンジェント=8×10−4)を有する誘電材料である。層15は、例えば、2μmの厚さのアルミニウム層である。同様に、層16は、例えば、1μmの厚さのアルミニウム層である。層17は、5μmのTi/Cu/Tiとすることができる。層18は、2μmのTi/Cuとすることができる。層19は、Ni/Auとすることができる。BCB層12及び13の厚さは、それぞれ5μmとすることができる。完全な構造は、誘電損失の低いガラス基板9上に作られる。伝導層と誘電層のスタックを積層する間に、受動素子を形成する。この金属−誘電体多層スタックは、TaN抵抗14、Ta2O5コンデンサ(10−11)、インダクタ、及び、配置されたマイクロ波素子を備える。TaN抵抗は、主に、50オームの高周波数ターミネイションとして使われる。大容量を実現するために、Taコンデンサを用いる。小容量のコンデンサであれば、平行板BCBコンデンサを用いても良い。TaN抵抗とTaコンデンサは、能動素子に、安定にバイアスをかけるために用いることができる。
【0021】
付随の図に関して、本発明は、後ほど詳細に記載している。しかし、当業者にとって、本発明を実行するための他のいくつかの実施態様や他の方法を思いつくことができることは明白である。また、本発明の精神や技術範囲は、書き添えられた特許請求の範囲の言葉だけに限定されるものではない。
【0022】
第一発明では、良好な誘電特性を有する廉価な基板上に受動素子を備えた超薄型半導体デバイスの集積について開示されている。半導体デバイスは、第一基板上に成長させた積層体(例えば、半導体層の積層体)を含む。その半導体デバイスを形成した後、この第一基板を分割(singulate)し(即ち、いくつかのパーツ、もしくは、チップに分割し)、そのチップは、第二基板に移される。第一基板を取り除いた後、取りつけたチップは、配線技術を用いて、この第二基板上の受動素子に接続される。最終的に、能動マイクロ波回路が得られる。
【0023】
この第一発明の好ましい実施形態として、ゲルマニウム基板上に成長させたメタモーフィックHEMTは、MCM−D配線基板に埋め込まれる。この実施形態では、図3a-eに示したように、HEMTをMCM−Dラインに対して裏面接続する。この技術によって、安価で、良好な成長をするという基板の利点を、高いパフォーマンスを有する能動マイクロ波回路に生かすことができる。
ゲルマニウム基板は、50×50mm2の広さと、200μmの厚さを有する。高抵抗性のゲルマニウム基板を使用することもできるが、材料の純度に関する制約は無視して費用の面から、50ohm cmの抵抗率を有するゲルマニウム基板1を選択している。後述のように、ゲルマニウムは、犠牲層基板としてのみ作用するので、ゲルマニウムの導電率は、最終的なデバイス、もしくは、最終的な回路のパフォーマンスにとって重要でない。MBE(分子線エピタキシ法)によって形成された層構成は、図1aに示されている。それは、GaAs上で成長したものと非常に類似している。最初のGaAsの核形成層2の後、バッファ層3を、AlAsからIn. 57Al. 43Asへ徐々に変化させる。続いて、応力緩和層4を形成するために、逆にIn. 52Al. 48Asに徐々に変化させるステップを行う。二重のSiデルタドープした構造(上部ドープレベルは、5×1012cm−2であって、下部ドープレベルは、2.5×1012cm−2である。)は、この仮想の基板上に格子整合して成長させる。ゲルマニウム基板上に成長したGaAsの格子定数は、比較的厚いバッファ層3でInPの格子定数に変換されるので、その基板はバーチャルと呼ばれる。HEMT能動層は、完全なInP基板上に成長したかのように形成される。このHEMT能動層の積層体は、バッファ層5a、スペーサ5b、チャンネル層6、続いてスペーサ7b、及び、ショットキ層7aを備える。最後に、オーミックコンタクトの形成のために、SiドープしたIn. 53Ga. 47As層8からなるキャッピング層を堆積させる。ウェットメサエッチング、Ni/Au/Geオーミックコンタクト(20a,20b)の堆積と合金化、及びCr/Auのc−ゲート20cの金属堆積を行って、HEMTデバイスの能動領域が得られる。ゲルマニウム基板を分割し、個々のデバイス、もしくは、デバイスの配列を作製する。このプロセスのステップにおいて、コンタクト層が適用されるため、いくつかのデバイスを、配列に接続させても良い。図1bは、ゲルマニウム基板とバッファ層を取り除いた後のHEMTデバイスの断面図を示している。ソース20aとドレイン20bに対するコンタクトパッドは、解放されており、裏面から接続することができる。例えば、米国特許第5,675,295号などの公知技術において、図1bにおいて示されているデバイスを、他の基板に移動させても良い。
【0024】
GaAsをベースとするデバイスと比べて、高いレベルのパフォーマンスを有し、直流の挙動が良好なメタモーフィックデバイスを成長させるための基板材料として、ゲルマニウムを使うことができる。しかし、満足なパフォーマンスをする高周波回路を作るための基板として、ゲルマニウムを使うことはほとんど無い。ゲルマニウムベースのデバイスでの、遮断周波数fT、及び、最大振動周波数fmax(それぞれ、45GHzと68GHz)は、同様なGaAsベースのデバイスの周波数(fT=90、及び、fmax=130GHz)と比べると低いので、ゲルマニウム基板を取り除いて、伝導性のゲルマニウムから発生する寄生容量を排除する必要がある。この好ましい実施形態では、例えば、ガラスなどのMCM−D基板が使われる。なぜならば、そのような基板は、費用が安く、誘電特性が良好であるためである。そのような基板技術の主な欠点は、マイクロ波回路のような高周波素子を作るための能動材料が無いことである。完全なマイクロ波回路を設置するために、フリップチップを使って、能動素子を受動マイクロ波MCM−Dに取りつける。
【0025】
図3aに示したように、ガラス基板9上にHEMT21(図3e参照)をフリップチップ接続することによって、InAlAs/InGaAsのHEMTをMCM−Dスタックに集積する。デバイス形成し、ゲルマニウム基板を分割し、個々のHEMTデバイスを形成した後、ゲルマニウム基板1の上部にあるHEMTデバイス21をMCM−D基板9に移す。比較的厚いゲルマニウム基板9は、移動している間も存在するので、HEMTデバイスは非常に扱いやすくなり、移動のプロセスは、工業的な応用に、より適している。
【0026】
ガラス基板9とHEMT21間を接着するために、硬化していない薄いBCB層22を使う。例えば、1μm以下のBCB薄層を基板9上に回転塗布することによって堆積させることが好ましい。HEMTデバイス21は、上下反対にされ、この粘着層にフリップチップ接続される。BCB層を硬化させ、接着をさらに強固にする(図3a)。BCB層は、MCM−D技術で使われる他の材料と化学反応を起こさないので、粘着層として使われる。
【0027】
HEMTデバイスとゲルマニウム基板の積層体を、MCM−D基板に取りつけた後、CF4−O2プラズマエッチングで、ゲルマニウム基板1は、取り除かれる(図3b参照)。CF4及びO2プラズマの反応性イオンエッチング(RIE)に基づく高選択性エッチングプロセス技術が発達してきた。このRIEは、GaAsを薄くする方法と比べて直接的な方法である。この選択性エッチングプロセスのセッティングは以下の通りである。CF4ガス流量100sccm、O2ガス流量10sccm、そして、圧力300ミリトールである。ゲルマニウム基板のエッチングは、50ワットのRF入力パワーを用いて、30℃で行われる。ゲルマニウムのエッチング速度は、一般的に3.5μm/minである。その場合、2μmの厚さのエピタキシャル層だけを残して、完全に200μmの厚い基板を取り除くのに、約60分間、エッチングする必要がある。GaAsバッファ層2に対する選択性が約1/100であるとして、200μmのゲルマニウムは、約70分間でエッチングされる。
【0028】
RIEプロセスチャンバの排出部に存在する反応性ガス流の中のゲルマニウムを捕捉して、ゲルマニウムを再利用しても良い。また、その再利用したゲルマニウムを使って、再びゲルマニウム基板を成長させても良い。図3bからわかるように、HEMTスタックによってカバーされていないBCB層は、RIEステップの間もエッチングされるが、ガラス基板は基本的に影響を受けない。GaAsバッファ層2は、非選択性のH2SO4−H2O2溶液によって取り除かれる。このウエットエッチングステップによって、コンタクトパッドを含むHEMTデバイスを、およそ3〜5μm、好ましくは、3μm以下まで薄くし、図3bの構造が得られる。InAlAs/InGaAsのHEMT層(3−8)と金のコンタクト20のみが残る。そのような薄い構造は、MCM−D構造の平坦化特性を阻害することなく、MCM−Dスタックの中に集積することができる。MCM−Dスタックの上にさらに加工処理したり、このMCM−D基板の上にチップを固定することもゆるされる。移動させたHEMTデバイスを埋め込むことによってできるステップの高さは、塗布したBCB層の厚さより小さい。次のステップは、MCM−D上にTa及びTaN構造を設置し、レジスタ14とコンデンサ(10−11)を形成することである。底部のアルミニウム層15はHEMT構造を被覆し、これらプロセスステップの間、HEMT構造を保護する(図3c)。
【0029】
Ta及びTaN構造をパターニングした後、フォトレジスト層(図3dには示されていない)を堆積させ、パターニングし、Ta/TaN構造(14,10)、及び、トランジスタの能動領域(23)を被覆する。リン(V)酸溶液を用いることによって、トランジスタの能動領域のみ残し、コンタクト(20a、20b)は、接触していない状態にする(図3d)。コンタクトは、最初、それらを第二基板9に移動させる前に、HEMTスタックの上部に形成されたものである。最後のステップとして、受動構造を設置するために、BCB層(12,13)と銅層(17,18)を積層し、パターニングする。HEMTに接続するために、金属被覆(17、18〜19)を使う。これによって、最終的に能動マイクロ波MCM−D構造(図3e)が与えられる。Ni/Auコンポーネント層19を形成し、MCM−Dスタック上のチップもしくは他の素子を結合させる。チップはさらに能動マイクロ波MCM−D構造からのプロセスシグナル、もしくは、MCM−D構造へのプロセスシグナルと結び付けても良い。
【0030】
本発明の第二の実施形態では、レジスタとコンデンサを形成させた後、ゲルマニウム基板上に成長させたメタモーフィックHEMTをMCM−D配線基板に埋め込む。この第二の実施形態では、インジウムを用いた配線のフリップチップタイプを最適化して使う。インジウムは、バンプ材料というより、結合材料として使う。
【0031】
この実施形態では、結合材料としてインジウム(In)を用いて、ガラス基板上にHEMTのフリップチップを行い、MCM−DにおけるInAlAs/InGaAsのHEMT集積を行う。この手法は、図4(a−e)に示されている。
【0032】
最初に、標準的なMCM−Dプロセスを用いて、TaN層14とTa層(10〜11)を設ける。このプロセスによって、HEMTデバイス用のアルミニウム底面コンタクト25を設ける(図4a)。インジウムの薄膜層26を、アルミニウム上に蒸着させ、パターニングする(図4b)。例えば300nm以下のインジウム薄膜層は、MCM−D基板とHEMT間の、機械的、電気的な配線層として使う。HEMT21を、フリップチップ接続でインジウム結合層26上に置き、その後、150℃まで加熱する(図4c)。次に、先述のように、GaAs層2に対して選択的なCF4−O2プラズマエッチングで、ゲルマニウム基板1を取り除く。GaAsバッファ層は、先述のように非選択的なH2SO4−H2O2溶液によって取り除く。さらに、HEMTデバイスを約3〜5μm以下まで薄くし、図4dの構造を得る。最後のステップとして、受動構造を設置するために、BCB(12,13)と銅層(17、18〜19)を積層してパターニングする。銅金属被覆を使って、HEMTを接続する。これによって、最終的に、図4eに示すような能動マイクロ波MCM−D構造を得る。
【0033】
図5は、そのような構造をSEMによって上から見た図を示している。それは、MCM−D基板9上に集積されたトランジスタ21を示している。コンタクト25はデバイス21の周りにある。MCM−D構造上にHEMTを整列させるためにつかわれる小型の長方形36がある。図4dに示すように、能動領域は、最終的なエッチングによって絶縁される。
【0034】
マイクロ波、もしくは、ミリ波領域における多数の応用のために、上記のようなハイブリッド集積を用いることができる。例えば、2つのHEMTデバイスを集積し、ショートレンジのレーダシステムが得られる。そのシステムは、衝突回避システムにおいて用いても良い。図6において、周波数変調技術に基づいたショートレンジのレーダシステムのアウトラインが与えられる。オシレータ29は、周波数を調整し、変調された周波数シグナルをアンテナへ送ることができる。そのシグナルは、アンテナによって、前方向に放射される。放射は、車などの金属の物体で反射され、第二アンテナへ到達する。第二アンテナが受け取ったシグナルは、送られたシグナルと30で混合され、低周波数のビートシグナルを発生させる。その周波数は、物体との距離と接近スピードに比例する。MCM−D内に完全なシステムを生み出すために、MCM−D技術を、裏面プロセスステップを用いて拡張し、パッチアンテナ27(パッチアンテナ27は、同一平面上の線28によって示されている)をMCM−Dレイアウトの中に作り出す。そのようなパッチアンテナは変調された周波数シグナルを放射し、もしくは、反射したシグナルを検出するために使うことができる。ドップラーレーダを作るために、自己発振混合(self-oscillating mixer)のコンセプトを用いる場合、原則的には、1つのHEMTで十分である。そのような構造において、この単一のHEMTを使って、マイクロ波オシレータと、反射シグナルのダウン変換を同時に発生させる。しかし、この回路では、オシレータのアウトプットパワーと、ミキサ内のノイズの発生との間にトレードオフが生じる。このため、レーダの範囲が2,3メートルに制限されてしまう。2つのトランジスタを使うことによって(ひとつのトランジスタは、オシレータに、もう一つは、ミキサ30に)、両デバイスのバイアスと、マッチングを最適化して、ミキサに対して適当なノイズ波形を有しながら、充分なオシレータアウトプットパワーを得ることができる。これは、図6で与えられた構成である。すべてのマイクロ波回路(例えば、マッチング回路、バイアス回路、及び、アンテナなど)が、MCM−D技術によって実現できる。先述のオプションの一つであるフリップチップを用いて、二つのHEMTデバイスを集積しても良い。上記オプションの一つにしたがって、HEMTを埋め込み、裏面接続することによる準モノリシックな技術によって、できるだけ多くの配線の寄生効果を排除し、特に、より高いミリ波周波数で良い結果が出るようにすべきである。
【0035】
本発明の別の実施形態では、廉価な基板上での光学的配線システムが開示されている。第一基板上に成長させた半導体デバイスを、光導波路が形成された第二基板に移しても良い。半導体デバイスを、光学的レシーバ/トランスミッタとして用い、電気的なシグナルを光学的なシグナルに変換したり、逆に、光学的なシグナルを電気的なシグナルに変換する。
【0036】
先程の実施形態で開示したように、HEMTデバイスは、MCM基板上、もしくは、コンポ−ジング層内に形成された回路内に集積させ、埋め込んでも良い。MCM−DなどのMCM技術によって、III−V、もしくは、BiCMOS31のような異なる技術をあわせるプラットフォームが提供できる。この技術によって、図8に示すように、それぞれのデバイスを、データプロセスや動作周波数に関して最適化特性を有するように、単一の基板上に集積することができるようになる。上述のように、HEMTデバイスを備えた能動マイクロ波MCM−D構造からのプロセスシグナル、もしくは、MCM−D構造へのプロセスシグナルに対して、MCM−Dスタックにチップを取りつけても良い。MCM−Dスタックの中、もしくは、MCM−Dスタックの上の素子間のデータの交換は、一般に、電気シグナルを用いて行う。しかし、もし、このデータの伝送が光のシグナルで行われるなら、非常に速いデータ伝送速度が得られる。そのような伝達を行うために、「ライトチャンネル」、「光導波路」、及び、「変換デバイス」が必要である。「ライトチャンネル」は、「ある変換デバイス」から「他の変換デバイス」へ、光を移動させるものである。「変換デバイス」は、「ライトチャンネル」から受け取った光のシグナルを、一般的な電気回路によって処理可能な電気シグナルに変換するものである。
【0037】
「ライトチャンネル」は、第二材料(クラッド層)の基板内に、第一材料(コア層)から成るトレンチを形成して作られる。両材料は、屈折率nなどの光学特性が異なる。そのようなライトチャンネルの動作に関する概略的な断面図が図9に与えられている。第一材料(コア層)35に伝送される光は、第一材料内に完全に閉じ込めることはできない。電磁波(32:破線の円)(光は電磁波シグナルである)のうちいくらかは、このトレンチの外にあるクラッド層13内へ広がる。光波の指数関数的な減衰部分は「エヴァネッセントフィールド」と呼ばれる。それは、光導波路のコアの外に存在する。MCM−D金属誘電体スタック内の伝導層を電気的に絶縁するために使われるBCB(ベンゾ−シクロブテン)層(12,13)は、様々な種類のものが利用可能である。それぞれの種類は、異なる光学的特性を有する。様々なBCBの光学的特性が相違していることを使って、光学的導波路、もしくは、光導波路を作っても良い。BCBの光学的特性の概略は、ダニエルシュナイダーによって書かれた、トロンヘイム大学の博士学位論文(ノルウェー、1998年)の中の「シングルモードのポリマー光導波路の製造と特性」の中に与えられている。BCBは、4022という種類を第一材料(コア:35)として使用することもできるし、3022という種類を、第二材料(クラッド:13)として使用することもできる。第一の種類の4022は、感光性樹脂と似たものであるので、光に露光した後で、湿式現像をすることもできる。第二の種類の3022は、感光性ではないため、標準的な露光及びエッチング技術を用いて、パターニングしなければならない。一般的に、この3022という種類は、MCMスタック内の誘電層として使われる。例えば33などのビアを作り、下にある金属層と接続させる時、BCB層のパターニングがなされる。MCM−Dプロセスにおけるこの階段もしくはステージにおいて、同時にトレンチを形成して、光導波路を配列させることができる。このパターニングのステップの間に使ったレジスタを取り除いた後、そのトレンチを、光学的に異なる種類であるBCB4022で充たしても良い。例えば、BCB材料を回転塗布することにより、充填することができる。続いて、BCB4022で充填したトレンチを残して、BCBをエッチバックする。BCB4022は、樹脂のような性質があるので、BCB4022を、クラッド層(13)の底面(13a)の上部に回転塗布し、マスクを使って露光し、光導波路35のラインのみが残るように湿式現像をしても良い。後で、クラッド層の残りの部分(13b)を堆積させ、全体の構造を平坦化する。
【0038】
図8に示した具体例において、フォトHEMTをMCM−スタック上に置き、光導波路をBCB層13の上部に形成する。他の方法が、図10に示されている。MCM−D基板9の上に、最初、光導波路35を備えたクラッド層34のスタックを形成して、光導波路を作製する。このスタックの上部に、図3a〜eに示したようなプロセスを続けても良い。
【0039】
HEMTデバイスは、感光性の特性を有する。例えば、HEMTのドレインとソース間の電流は、入射光によって、ある程度調節することができる。それゆえ、専用の光変換機を形成する特別なプロセスは必要ない。なぜならば、そのような「感光性トランジスタ」は、上記のミキサ29とダウン変換機30で使われているHEMTトランジスタと同時に形成でき、また、それと同等のものだからである。感光性デバイスとして使われるHEMTについては、配線のみが、電子デバイスとして使われるHEMTと比べて相違している。配線だけ設計する必要があり、プロセス技術を変える必要はない。高周波数デバイス、及び光デバイスは、光導波路を有する同一基板上に形成することができる。その基板は、MCM−D基板であることが好ましい。
【0040】
もし、HEMTデバイスを、本発明のある実施形態と同様に、MCM−Dスタックの上部にハイブリッドな方法で加工処理し、移動させるならば、図9に示したような「ライトチャンネル」上に、デバイス20cのゲートを設置させても良い。この図で見られるように、光のいくらかは、デバイスのヘテロ層(5a〜8)に対して侵入し、ゲートの漏れ電流などに影響を与える。この侵入光は、これらの半導体層で吸収され、電子−ホールの対を形成する。HEMTデバイスは、III―V化合物半導体材料からなる。
【0041】
本発明の他の実施形態では、タンデム太陽電池を形成する超薄膜半導体デバイスを積層することが開示されている。
【0042】
もし、半導体デバイスを、第一の犠牲基板上で成長させ、そして、分割した後、第二基板上に、移動させるならば、この技術を用いて、半導体スライスのスタックを得ることができる。タンデム太陽電池において、異なるバンドギャップを有する半導体材料のスライスを積層させる。それぞれのスライスは、他のスライスに存在する材料とは異なるバンドギャップを有する半導体もしくは化合物半導体材料を含むので、それぞれのスライスは、特定の範囲の電磁波放射に対して感度を有する。標準的なシリコン太陽電池は、シリコンのバンドギャップ(1.1eV)より大きい量子エネルギーを有する光に対してのみ感度を有する。一方、例えばシリコンのスライス、および、GaAsのスライスを備えたタンデム太陽電池は、1.1eVの波長範囲の光だけでなく、波長がより長い光も検出することができる。なぜならば、GaAsのバンドギャップは、シリコンより小さいからである(約0.92eV)。そのようなタンデム太陽電池の全体的な効率は、単一の太陽電池より高い。本発明によれば、半導体材料のいくつかの層の積層が可能となる。図11は、この実施形態を示している。半導体スライス(40,41)の両面は、一組の垂直金属ワイヤ(44,43)に接続されており、これらの半導体スライス内に形成された接合の両方のサイドが接続されている。これらの二つのスライス(それぞれのスライスは、直列のp−n接合を形成している)を接続するために、ある高さのある方向の金属層を、より高い層にある同じ方向の金属ワイヤと接続させる。金属ワイヤ44は、絶縁層42の開口部45によって接続させる。金属ワイヤ43は、絶縁層42の開口部46によって接続させる。絶縁層はp−n接合とワイヤとを電気的に絶縁する。図12は、図11で与えられた構造の電気的に等価な概略図である。それは、p−n接合の並列接続を明確に表している。本発明の他の実施形態を使って、図11で与えられるスタックを形成しても良い。半導体スライス40は、他の基板上で成長させて、望ましいp−n接合を作り出しても良い。この基板は、望ましい大きさを有するスライスに分割できる。そのデバイスは、第二基板47に移動させて、BCB付着層を使って、この点に取りつけることができる。他の実施形態に開示されているように、例えば、半導体スライスが形成された第一基板は、ドライエッチングステップの間に、取り除くことができる。金属ワイヤは、チップ40を取りつける前、もしくは、取りつけた後に形成することができる。第二BCB層は、第一金属ワイヤ44、及び、スライス40上に堆積させる。第二金属ワイヤ43は、第一金属ワイヤの方向と実質的に垂直な方向に堆積させる。この第二金属ワイヤは、半導体スライスに形成されたp−n接合の逆側サイドに接続する。再度、BCB層を堆積させ、金属ワイヤの異なるレベルを電気的に絶縁し、また、接着層として作用させ、このスタックに移された第二スライス41を固定する。上記のプロセスの順序を繰り返しても良い。誘電層42に、開口部を形成し、金属ワイヤの適当なレベルに接続し、例えば、デバイスの直列接続、もしくは、並列接続を得ることができる。
【図面の簡単な説明】
【図1】 先行技術における、ゲルマニウム基板上に成長させたメタモーフィックHEMT構造の断面図である。
a:堆積させた後のデバイススタックの断面図である。
b:ゲルマニウム基板とバッファ層を取り除いた後のデバイスの断面図である。
【図2】 先行技術における、MCM−D技術を概略的に表した図である。
【図3】 配線技術(例えば、MCM−D)において、能動デバイス(例えば、HEMT)を埋め込む方法を表した図である。これは、本発明のある実施形態にしたがって、受動デバイスを備えている。
【図4】 配線技術(例えば、MCM−D)において、能動デバイス(例えば、HEMT)を埋め込む方法を表した図である。これは、本発明の他の実施形態にしたがって、受動デバイスを備えている。
【図5】 本発明のある実施形態にしたがって集積したトランジスタを上部から見たSEM図である。
【図6】 ショートレンジのレーダシステムのために組み立てられたシステムを概略的に表した図であり、これは、本発明の工業的な応用を示している。
【図7】 MCM−D技術におけるマイクロ波パッチアンテナを概略的に表した断面図であり、これは、本発明の工業的な応用を示している。
【図8】 MCM(−D)基板上に、同様の技術、もしくは、異なる技術で加工処理した素子の集積を表した図であり、本発明のある実施形態を示している。
【図9】 光検出器HEMTと光導波路を表した断面図であり、本発明のある実施形態を示している。
【図10】 本発明のある実施形態にしたがって、BCB層のスタック内の光導波路を形成することと、光検出器HEMTをさらに埋め込むことを表した図である。
【図11】 本発明にある実施形態にしたがって、タンデム太陽電池を概略的に表した断面図である。
【図12】 図11で与えられた断面図の電子回路図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device embedded in a wiring board.
[0002]
[Prior art]
In application fields such as the automobile industry, development of alternative technologies having low cost and equivalent performance levels is strongly demanded as the use of MMIC (monolithic millimeter wave integrated circuit) increases. In standard MMIC technology, active and passive elements are formed on a single substrate in a monolithic manner. The substrate must meet all requirements regarding semiconductor layer growth, high frequency performance, manufacturability, and cost. As an alternative technique, there is a hybrid integration of each HEMT (High Electron Mobility Transistor) and a passive element. This is formed on an inexpensive substrate. This method can dramatically reduce the consumption in the epitaxial region per chip.
[0003]
US Pat. No. 5,675,295 describes a microwave oscillation device for a receiver or transmitter. The oscillation device includes a high frequency oscillation circuit including an active device. Active devices such as vertical diodes are formed on non-doped semi-insulating GaAs substrates. The manufacturing method includes the steps of depositing a sacrificial layer on the GaAs substrate and then depositing on the sacrificial layer, and then patterning the layer (for example, a semiconductor layer) constituting the active device. Including. A specific example of a method for manufacturing such an active device is described in described by van der Zanden et al., "W-band high gain amplifier using InP dual gate HEMT technology" (InP and related materials, 1pp7, pp249-252). The vertical active device thus formed (see FIG. 1b) is separated from the non-doped GaAs substrate, for example, using an epitaxial lift-off (ELO) technique. In the epitaxial lift-off technique, the sacrificial layer sandwiched between the active device and the semi-insulating substrate is selectively etched. After separation, the active device is moved and attached to the second substrate. The second substrate may be any other substrate provided with passive elements and wiring.
[0004]
[Problems to be solved by the invention]
A first object of the present invention is to provide an excellent high frequency device comprising at least one semiconductor element connected to a passive element.
[0005]
Another object is to provide a method for manufacturing a hybrid integration of individual semiconductor devices with passive elements.
[0006]
Yet another object is to disclose a method of manufacturing a tandem solar cell.
[0007]
[Means for Solving the Problems]
The present invention relates to a method of manufacturing an apparatus comprising at least one semiconductor device. The method includes the following steps.
Forming a laminate that is substantially a semiconductor layer on a first substrate;
Dividing the entire first substrate and the laminate to obtain a plurality of sub-parts;
Attaching at least one of the sub-parts to the second substrate such that the second substrate and the laminate are in contact with each other;
Substantially removing the divided portion of the first substrate from the subpart thus mounted and forming a semiconductor device on the second substrate by the remaining portion of the subpart. And
[0008]
In one embodiment, the method according to the present invention includes the step of forming resistors, capacitors, and wirings on the second substrate after essentially removing the divided portions of the first substrate.
[0009]
In another embodiment, the method according to the present invention attaches at least one of the sub-parts to the second substrate after forming resistors and capacitors on the second substrate, and substantially And forming a wiring on the second substrate after removing the divided portion of the first substrate.
[0010]
In a preferred embodiment, the step of forming resistors, capacitors, and wiring is a multichip module dielectric (MCM-D) process flow.
[0011]
In a further preferred embodiment, the semiconductor device formed on the second substrate is a high electron mobility transistor (HEMT).
[0012]
In a further preferred embodiment, the device is an active microwave circuit.
[0013]
In a further preferred embodiment, the substrate is a germanium substrate.
[0014]
In a further preferred embodiment, after attaching the sub-part, the germanium substrate is CF.4-O2Remove by plasma etching.
[0015]
In a further preferred embodiment, the method according to the invention is characterized in that it comprises the step of forming an optical waveguide in the device.
[0016]
Similarly, the present invention forms a first semiconductor device using the method of the present invention, further forms a wiring pattern and a dielectric separation layer, and uses the method of the present invention on the first semiconductor device. The present invention relates to a method of manufacturing an apparatus by forming a second semiconductor device.
[0017]
In a preferred embodiment, the device is a tandem solar cell.
[0018]
Similarly, the present invention relates to an apparatus manufactured by the method of the present invention.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a schematic overview of an active device. In this example, a metamorphic HEMT structure comprising an InAlAs graded buffer layer and a double doped heterostructure is grown on a
[0020]
Various inexpensive substrates can be used as the second substrate. A well-known substrate technology that is very suitable is the so-called MCM-D technology, which is also used in US Pat. No. 5,675,295. MCM-D (multi-chip module-dielectric) is a technique for manufacturing a thin film, in which a thin insulating layer or a layer of conductive material is deposited on an inexpensive substrate such as glass or sapphire. A metal line in one conductive layer runs perpendicular to a metal layer in another conductive layer. In this MCM-D technology, a fixed passive element such as a resistor or a capacitor may be formed at the same time that the chip is connected on the MCM stack by the solder bump technology or the flip chip technology. Openings (for example, vias) are formed in these insulating layers, and passive elements, chips, and wire layers are wired. MCM-D technology can provide a substrate with reduced dielectric loss at a lower cost compared to standard MMIC technology. The cross-sectional view shown in FIG. 2 shows a specific example of such an inexpensive substrate technology. This MCM-D technology consists of three metal layers (15-16, 17, 18) embedded in
[0021]
The invention will be described in detail later with reference to the accompanying figures. However, it will be apparent to those skilled in the art that several other embodiments and other ways of carrying out the invention can be devised. Further, the spirit and technical scope of the present invention are not limited to the words of the appended claims.
[0022]
The first invention discloses the integration of ultra-thin semiconductor devices having passive elements on an inexpensive substrate having good dielectric properties. The semiconductor device includes a stacked body (for example, a stacked body of semiconductor layers) grown on a first substrate. After forming the semiconductor device, the first substrate is singulated (ie, divided into several parts or chips) and the chip is transferred to the second substrate. After removing the first substrate, the attached chip is connected to passive elements on this second substrate using wiring techniques. Finally, an active microwave circuit is obtained.
[0023]
As a preferred embodiment of the first invention, the metamorphic HEMT grown on the germanium substrate is embedded in the MCM-D wiring substrate. In this embodiment, as shown in FIGS. 3a-e, the HEMT is back-connected to the MCM-D line. With this technology, the advantage of a substrate that is inexpensive and has good growth can be utilized in an active microwave circuit having high performance.
Germanium substrate is 50x50mm2And a thickness of 200 μm. Although a high-resistance germanium substrate can be used, the
[0024]
Germanium can be used as a substrate material for growing metamorphic devices that have a high level of performance and good DC behavior compared to GaAs-based devices. However, germanium is rarely used as a substrate for making high-frequency circuits with satisfactory performance. Cutoff frequency f for germanium-based devicesTAnd the maximum vibration frequency fmax(45 GHz and 68 GHz, respectively) is the frequency of a similar GaAs-based device (fT= 90 and fmaxTherefore, it is necessary to remove the germanium substrate and eliminate the parasitic capacitance generated from the conductive germanium. In this preferred embodiment, an MCM-D substrate such as glass is used. This is because such a substrate is inexpensive and has good dielectric properties. The main disadvantage of such substrate technology is the lack of active material for making high frequency devices such as microwave circuits. To install a complete microwave circuit, the active device is attached to the passive microwave MCM-D using a flip chip.
[0025]
As shown in FIG. 3a, the HEMT 21 (see FIG. 3e) is flip-chip connected to the
[0026]
In order to bond between the
[0027]
After mounting the HEMT device and germanium substrate stack on the MCM-D substrate, CF4-O2The
[0028]
The germanium in the reactive gas stream present in the exhaust of the RIE process chamber may be captured and reused. Alternatively, the germanium substrate may be grown again using the reused germanium. As can be seen from FIG. 3b, the BCB layer not covered by the HEMT stack is also etched during the RIE step, but the glass substrate is essentially unaffected. The
[0029]
After patterning the Ta and TaN structures, a photoresist layer (not shown in FIG. 3d) is deposited and patterned to cover the Ta / TaN structure (14, 10) and the transistor active region (23). To do. By using a phosphorous (V) acid solution, only the active region of the transistor is left, and the contacts (20a, 20b) are not in contact (FIG. 3d). The contacts are initially formed on top of the HEMT stack before moving them to the
[0030]
In the second embodiment of the present invention, after forming a resistor and a capacitor, a metamorphic HEMT grown on a germanium substrate is embedded in the MCM-D wiring substrate. In the second embodiment, a flip chip type of wiring using indium is optimized and used. Indium is used as a bonding material rather than a bump material.
[0031]
In this embodiment, HEMT flip-chip is performed on a glass substrate using indium (In) as a bonding material, and InAlAs / InGaAs HEMT integration is performed in MCM-D. This technique is illustrated in FIGS. 4 (ae).
[0032]
First, a
[0033]
FIG. 5 shows a top view of such a structure by SEM. It shows the
[0034]
The hybrid integration as described above can be used for many applications in the microwave or millimeter wave region. For example, by integrating two HEMT devices, a short range radar system can be obtained. The system may be used in a collision avoidance system. In FIG. 6, an outline of a short range radar system based on a frequency modulation technique is given. The
[0035]
In another embodiment of the invention, an inexpensive on-board optical wiring system is disclosed. The semiconductor device grown on the first substrate may be transferred to the second substrate on which the optical waveguide is formed. A semiconductor device is used as an optical receiver / transmitter to convert an electrical signal into an optical signal, or vice versa.
[0036]
As disclosed in the previous embodiment, the HEMT device may be integrated and embedded in a circuit formed on the MCM substrate or in the composition layer. With MCM technology such as MCM-D, a platform that combines different technologies such as III-V or BiCMOS 31 can be provided. This technique allows each device to be integrated on a single substrate with optimized characteristics with respect to data process and operating frequency, as shown in FIG. As described above, a chip may be attached to the MCM-D stack in response to a process signal from an active microwave MCM-D structure equipped with a HEMT device or a process signal to the MCM-D structure. Data exchange between elements in the MCM-D stack or on the MCM-D stack is generally performed using electrical signals. However, if this data transmission is performed with light signals, a very high data transmission rate is obtained. In order to perform such transmission, a “light channel”, an “optical waveguide”, and a “conversion device” are required. The “light channel” moves light from “a certain conversion device” to “another conversion device”. The “conversion device” converts a light signal received from the “light channel” into an electric signal that can be processed by a general electric circuit.
[0037]
The “light channel” is formed by forming a trench made of the first material (core layer) in the substrate of the second material (cladding layer). Both materials have different optical properties such as refractive index n. A schematic cross-section for the operation of such a light channel is given in FIG. The light transmitted to the first material (core layer) 35 cannot be completely confined within the first material. Some of the electromagnetic waves (32: broken line circle) (light is an electromagnetic wave signal) spreads into the
[0038]
In the specific example shown in FIG. 8, the photo HEMT is placed on the MCM-stack, and the optical waveguide is formed on the
[0039]
HEMT devices have photosensitive properties. For example, the current between the drain and source of the HEMT can be adjusted to some extent by the incident light. Therefore, no special process for forming a dedicated light converter is necessary. This is because such a “photosensitive transistor” can be formed at the same time as the HEMT transistor used in the
[0040]
If the HEMT device is processed and moved in a hybrid manner on top of the MCM-D stack, similar to an embodiment of the present invention, on a “light channel” as shown in FIG. A gate of the
[0041]
In another embodiment of the present invention, it is disclosed to stack ultra-thin semiconductor devices that form a tandem solar cell.
[0042]
If the semiconductor device is grown on the first sacrificial substrate and split and then moved onto the second substrate, this technique can be used to obtain a stack of semiconductor slices. In a tandem solar cell, slices of semiconductor material with different band gaps are stacked. Each slice includes a semiconductor or compound semiconductor material having a different bandgap than the material present in the other slices, so that each slice is sensitive to a specific range of electromagnetic radiation. Standard silicon solar cells are only sensitive to light with quantum energy greater than the silicon bandgap (1.1 eV). On the other hand, for example, a tandem solar cell having a slice of silicon and a slice of GaAs can detect not only light in the wavelength range of 1.1 eV but also light having a longer wavelength. This is because the band gap of GaAs is smaller than that of silicon (about 0.92 eV). The overall efficiency of such a tandem solar cell is higher than a single solar cell. According to the invention, several layers of semiconductor material can be stacked. FIG. 11 shows this embodiment. Both sides of the semiconductor slice (40, 41) are connected to a set of vertical metal wires (44, 43), and both sides of the junction formed in these semiconductor slices are connected. To connect these two slices (each slice forming a series pn junction), a metal layer in one direction is connected to a metal wire in the same direction in a higher layer. Connect with. The
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a metamorphic HEMT structure grown on a germanium substrate in the prior art.
a: Cross-sectional view of the device stack after deposition.
b: A cross-sectional view of the device after removing the germanium substrate and the buffer layer.
FIG. 2 is a diagram schematically showing MCM-D technology in the prior art.
FIG. 3 is a diagram illustrating a method of embedding an active device (for example, HEMT) in a wiring technology (for example, MCM-D). This comprises a passive device according to an embodiment of the invention.
FIG. 4 is a diagram illustrating a method of embedding an active device (for example, HEMT) in a wiring technique (for example, MCM-D). This comprises a passive device according to another embodiment of the invention.
FIG. 5 is an SEM view from above of a transistor integrated according to an embodiment of the present invention.
FIG. 6 is a schematic representation of a system assembled for a short range radar system, which shows an industrial application of the present invention.
FIG. 7 is a cross-sectional view schematically illustrating a microwave patch antenna in the MCM-D technology, which shows an industrial application of the present invention.
FIG. 8 is a diagram showing the integration of elements processed by the same technique or different techniques on the MCM (-D) substrate, showing an embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a photodetector HEMT and an optical waveguide, showing an embodiment of the present invention.
FIG. 10 illustrates forming an optical waveguide in a stack of BCB layers and further embedding a photodetector HEMT, in accordance with an embodiment of the present invention.
FIG. 11 is a cross-sectional view schematically illustrating a tandem solar cell according to an embodiment of the present invention.
12 is an electronic circuit diagram of the cross-sectional view given in FIG.
Claims (10)
第一基板(1)上に、半導体層から成る積層体を形成するステップと、
前記第一基板(1)と前記積層体の全体を分割して、複数のサブパーツを得るステップと、
前記積層体が第二基板に接触するように、少なくとも一つの前記サブパーツを第二基板(9)に取りつけるステップと、
上記のように取りつけたそれぞれのサブパーツから、前記分割された第一基板の部分を取り除き、前記サブパーツの残りの部分によって、前記第二基板上に半導体デバイス(21)を形成するステップと、
を備えたことを特徴とする製造方法。A method of manufacturing an apparatus comprising at least one semiconductor device (21), comprising:
Comprising the steps of: a first substrate (1) on, to form a laminate consisting of a semi-conductor layer,
Dividing the first substrate (1) and the entire laminate to obtain a plurality of sub-parts;
Attaching at least one of the sub-parts to the second substrate (9) such that the laminate contacts the second substrate;
From each of the sub-parts attached as described above, before Symbol removed divided portions of the first substrate, the remaining portion of the sub-part, and forming a semiconductor device (21) to said second substrate ,
A manufacturing method comprising:
前記分割された第一基板(1)の部分を取り除いた後に、前記第二基板上に、配線(17、18,19)を形成するステップを備えることを特徴とする請求項1に記載の方法。Forming a resistor (14) and a capacitor (10, 11) on the second substrate before attaching at least one of the sub-parts to the second substrate (9);
Wherein after removal of Ri taken part of the divided first substrate (1), according to the second substrate, to claim 1, characterized in that it comprises a step of forming a wiring (17, 18, 19) the method of.
配線パターンと誘電性絶縁体を形成し、
前記第一半導体デバイスの上部に、請求項1に記載の方法で第二半導体デバイス(41)を形成して、装置を製造する方法。Forming a first semiconductor device (40) using the method of claim 1;
Form a wiring pattern and dielectric insulator,
A method of manufacturing an apparatus by forming a second semiconductor device (41) on the first semiconductor device by the method of claim 1.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17899400P | 2000-01-28 | 2000-01-28 | |
US60/178,994 | 2000-01-28 | ||
PCT/BE2001/000014 WO2001056079A2 (en) | 2000-01-28 | 2001-01-29 | A method for transferring and stacking of semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003521125A JP2003521125A (en) | 2003-07-08 |
JP5022549B2 true JP5022549B2 (en) | 2012-09-12 |
Family
ID=22654784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001555135A Expired - Lifetime JP5022549B2 (en) | 2000-01-28 | 2001-01-29 | Method for moving and stacking semiconductor devices |
Country Status (6)
Country | Link |
---|---|
US (2) | US6576505B2 (en) |
EP (1) | EP1252654B1 (en) |
JP (1) | JP5022549B2 (en) |
AU (1) | AU2001229896A1 (en) |
DE (1) | DE60129793T2 (en) |
WO (1) | WO2001056079A2 (en) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US6696765B2 (en) * | 2001-11-19 | 2004-02-24 | Hitachi, Ltd. | Multi-chip module |
TWI288435B (en) * | 2000-11-21 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and equipment for communication system |
EP1353170A3 (en) * | 2002-03-28 | 2004-02-04 | Interuniversitair Micro-Elektronica Centrum (IMEC) | Field effect transistor for sensing applications |
EP1348951A1 (en) * | 2002-03-29 | 2003-10-01 | Interuniversitair Micro-Elektronica Centrum | Molecularly controlled dual gated field effect transistor for sensing applications |
WO2005029185A2 (en) * | 2003-09-16 | 2005-03-31 | Matsushita Electric Industrial Co., Ltd. | Led lighting source and led lighting apparatus |
JP4241575B2 (en) * | 2004-11-05 | 2009-03-18 | 日立電線株式会社 | Small antenna |
EP1739736A1 (en) | 2005-06-30 | 2007-01-03 | Interuniversitair Microelektronica Centrum ( Imec) | Method of manufacturing a semiconductor device |
US7236408B2 (en) * | 2005-07-19 | 2007-06-26 | International Business Machines Corporation | Electronic circuit having variable biasing |
CN101207972B (en) * | 2006-12-22 | 2010-05-19 | 鸿富锦精密工业(深圳)有限公司 | Circuit board and photosensitive device using the same |
TWI351764B (en) * | 2007-04-03 | 2011-11-01 | Au Optronics Corp | Pixel structure and method for forming the same |
US20080296708A1 (en) * | 2007-05-31 | 2008-12-04 | General Electric Company | Integrated sensor arrays and method for making and using such arrays |
US7696062B2 (en) | 2007-07-25 | 2010-04-13 | Northrop Grumman Systems Corporation | Method of batch integration of low dielectric substrates with MMICs |
US8290325B2 (en) * | 2008-06-30 | 2012-10-16 | Intel Corporation | Waveguide photodetector device and manufacturing method thereof |
US20100148153A1 (en) * | 2008-12-16 | 2010-06-17 | Hudait Mantu K | Group III-V devices with delta-doped layer under channel region |
JP5635759B2 (en) * | 2009-10-15 | 2014-12-03 | 学校法人慶應義塾 | Multilayer semiconductor integrated circuit device |
US8313966B2 (en) * | 2010-01-04 | 2012-11-20 | The Royal Institution For The Advancement Of Learning/Mcgill University | Method for fabricating optical semiconductor tubes and devices thereof |
JP2013131650A (en) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
KR20210013790A (en) | 2019-07-29 | 2021-02-08 | 삼성전자주식회사 | Semiconductor memory device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140652A (en) * | 1987-11-26 | 1989-06-01 | Sharp Corp | Three-dimensional semiconductor device |
JPH01140753A (en) * | 1987-11-27 | 1989-06-01 | Sharp Corp | Three-dimensional semiconductor device |
JPH11251518A (en) * | 1998-03-02 | 1999-09-17 | Seiko Epson Corp | Three-dimensional device |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US571439A (en) * | 1896-11-17 | William f | ||
US3621565A (en) * | 1969-06-12 | 1971-11-23 | Nasa | Fabrication of single-crystal film semiconductor devices |
US4771017A (en) * | 1987-06-23 | 1988-09-13 | Spire Corporation | Patterning process |
JPH0682807B2 (en) | 1988-09-12 | 1994-10-19 | 株式会社東芝 | Semiconductor memory |
JPH0359898A (en) | 1989-07-27 | 1991-03-14 | Nec Corp | Random access memory |
JP2772084B2 (en) | 1989-12-20 | 1998-07-02 | 株式会社東芝 | Semiconductor storage device |
US5164359A (en) * | 1990-04-20 | 1992-11-17 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
US5300788A (en) | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
JPH06267280A (en) | 1992-02-19 | 1994-09-22 | Nec Corp | Method for detecting defective static ram cell |
JPH0668677A (en) | 1992-08-18 | 1994-03-11 | Sanyo Electric Co Ltd | Semiconductor memory device |
JP3179595B2 (en) | 1992-11-12 | 2001-06-25 | 株式会社日立製作所 | Semiconductor integrated circuit device and method of manufacturing the same |
US5432356A (en) * | 1993-04-02 | 1995-07-11 | Fujitsu Limited | Semiconductor heterojunction floating layer memory device and method for storing information in the same |
US5472914A (en) * | 1994-07-14 | 1995-12-05 | The United States Of America As Represented By The Secretary Of The Air Force | Wafer joined optoelectronic integrated circuits and method |
JP3226422B2 (en) | 1994-08-01 | 2001-11-05 | 株式会社日立製作所 | Semiconductor memory device and method of detecting DC current defect in memory cell |
JP3141692B2 (en) * | 1994-08-11 | 2001-03-05 | 松下電器産業株式会社 | Millimeter wave detector |
JPH08138399A (en) | 1994-11-07 | 1996-05-31 | Hitachi Ltd | Semiconductor device |
NL1000329C2 (en) | 1995-05-09 | 1996-11-12 | Imec Vzw Interuniversitair Mic | Millimetre or microwave oscillator device for receiver or transmitter |
JPH09213918A (en) * | 1996-02-01 | 1997-08-15 | Furukawa Electric Co Ltd:The | Photoelectronic integrated circuit element |
US5698870A (en) * | 1996-07-22 | 1997-12-16 | The United States Of America As Represented By The Secretary Of The Air Force | High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal |
US5821825A (en) * | 1996-11-26 | 1998-10-13 | Trw Inc. | Optically controlled oscillator |
CN1297016C (en) * | 1997-01-09 | 2007-01-24 | 日亚化学工业株式会社 | Nitride semiconductor device |
JPH10335383A (en) * | 1997-05-28 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Producing method for semiconductor device |
EP1041624A1 (en) | 1999-04-02 | 2000-10-04 | Interuniversitair Microelektronica Centrum Vzw | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device |
US6410941B1 (en) * | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
-
2001
- 2001-01-29 AU AU2001229896A patent/AU2001229896A1/en not_active Abandoned
- 2001-01-29 US US09/772,195 patent/US6576505B2/en not_active Expired - Lifetime
- 2001-01-29 JP JP2001555135A patent/JP5022549B2/en not_active Expired - Lifetime
- 2001-01-29 WO PCT/BE2001/000014 patent/WO2001056079A2/en active IP Right Grant
- 2001-01-29 DE DE60129793T patent/DE60129793T2/en not_active Expired - Lifetime
- 2001-01-29 EP EP01902178A patent/EP1252654B1/en not_active Expired - Lifetime
-
2003
- 2003-02-21 US US10/372,548 patent/US6812078B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140652A (en) * | 1987-11-26 | 1989-06-01 | Sharp Corp | Three-dimensional semiconductor device |
JPH01140753A (en) * | 1987-11-27 | 1989-06-01 | Sharp Corp | Three-dimensional semiconductor device |
JPH11251518A (en) * | 1998-03-02 | 1999-09-17 | Seiko Epson Corp | Three-dimensional device |
Also Published As
Publication number | Publication date |
---|---|
DE60129793D1 (en) | 2007-09-20 |
AU2001229896A1 (en) | 2001-08-07 |
EP1252654A2 (en) | 2002-10-30 |
JP2003521125A (en) | 2003-07-08 |
US20030040145A1 (en) | 2003-02-27 |
US20040029329A1 (en) | 2004-02-12 |
EP1252654B1 (en) | 2007-08-08 |
US6812078B2 (en) | 2004-11-02 |
US6576505B2 (en) | 2003-06-10 |
DE60129793T2 (en) | 2008-04-30 |
WO2001056079A2 (en) | 2001-08-02 |
WO2001056079A3 (en) | 2002-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5022549B2 (en) | Method for moving and stacking semiconductor devices | |
US9960204B2 (en) | Waveguide and semiconductor packaging | |
US7902661B2 (en) | Integrated circuit micro-module | |
CN100456468C (en) | Package for a high-frequency electronic device | |
US20040129991A1 (en) | Front side illuminated photodiode with backside bump | |
JP2790033B2 (en) | Semiconductor device | |
US20160334574A1 (en) | Semiconductor structure and method for manufacturing a semiconductor structure | |
WO2000021125A1 (en) | Self aligned symmetric intrinsic process and device | |
JP4216634B2 (en) | Semiconductor device | |
US7696062B2 (en) | Method of batch integration of low dielectric substrates with MMICs | |
CN108054182B (en) | Compound semiconductor silicon-based hybrid device and preparation method thereof | |
JPS61258464A (en) | Micorowave apparatus | |
US9148092B1 (en) | Monolithic integration of field-plate and T-gate devices | |
KR101148888B1 (en) | Mmic having back-side multi-layer signal routing | |
US5496743A (en) | Method of making an article comprising a semiconductor device | |
US20230207557A1 (en) | Microwave integrated circuits including gallium-nitride devices on silicon | |
US8426290B1 (en) | Suspended-membrane/suspended-substrate monolithic microwave integrated circuit modules | |
Bishop et al. | Planar GaAs Schottky diode fabrication: Progress and challenges | |
JP4872409B2 (en) | Manufacturing method of semiconductor device | |
Chen et al. | Terahertz flip-assembled-CPW-waveguide transition structure for InP DHBT MMIC package | |
TAKAHASHI et al. | A compact V-band filter/antenna integrated receiver IC built on Si-micromachined BCB suspended structure | |
WO2004112136A1 (en) | Electronic device | |
EP4341991A1 (en) | Integrated circuit package interposers with photonic & electrical routing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100913 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111004 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5022549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |