JP5014821B2 - ストレージシステム及びその制御方法 - Google Patents
ストレージシステム及びその制御方法 Download PDFInfo
- Publication number
- JP5014821B2 JP5014821B2 JP2007026444A JP2007026444A JP5014821B2 JP 5014821 B2 JP5014821 B2 JP 5014821B2 JP 2007026444 A JP2007026444 A JP 2007026444A JP 2007026444 A JP2007026444 A JP 2007026444A JP 5014821 B2 JP5014821 B2 JP 5014821B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- chip
- memory
- module
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/1088—Reconstruction on already foreseen single or plurality of spare disks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
- G06F11/1662—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit the resynchronized component or unit being a persistent storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/109—Sector level checksum or ECC, i.e. sector or stripe level checksum or ECC in addition to the RAID parity calculation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
(1−1)本実施の形態によるストレージシステムの構成
(1−1−1)ストレージシステムの外観構成
図1において、1は全体として本実施の形態によるストレージシステムを示す。このストレージシステム1は、データの入出力制御を行なう記憶制御装置2と、当該記憶制御装置2の左右両側にそれぞれ複数配置された記憶装置3とから構成される。
図6は、かかるストレージシステム1の内部構成を示す。この図6に示すように、記憶制御装置2は、それぞれ異なるホスト30に接続される0系及び1系のストレージコントローラ31A,31Bと、これらストレージコントローラ31A,31B間を通信可能な状態に接続するコントローラ間接続経路32と、複数のFMモジュール11とから構成される。
(1−2−1)チップ管理テーブル及びブロック管理テーブルの構成
次に、かかるストレージシステム1に搭載されたコレクションコピー機能及びダイナミックスペアリング機能について説明する。
ここで、各FMモジュール11のFMコントローラ42は、これらチップ管理テーブル70及びブロック管理テーブル71を、図13及び図14に示すデータ書込み/テーブル更新処理手順や図15に示すデータ読出し/テーブル更新処理手順に従って、データ書込み処理やデータ読出し処理の際に必要に応じて更新する。
(1−2−3−1)障害FMチップデータコピー処理
次に、かかるチップ管理テーブル70(図11)及びブロック管理テーブル71(図12)を用いて行なわれる上述の第1及び第2のコレクションコピー処理並びに第1及び第2のダイナミックスペアリング処理の具体的な処理内容について説明する。
図17は、上述した第1のコレクションコピー処理の概要を示す。この第1のコレクションコピー処理では、いずれかのFMチップ20に障害が発生したFMモジュール(以下、これを障害FMモジュールと呼ぶ)11のFMコントローラ42が、かかる障害FMチップ20が属するRAIDグループ61の他のFMチップ20が収納された他のFMモジュール11に対して必要なデータの転送を依頼する。
図19は、上述した第2のコレクションコピー処理の概要を示す。この第2のコレクションコピー処理では、障害FMモジュール11内のFMコントローラ42が、スペアのFMモジュール(以下、これをスペアFMモジュールと呼ぶ)11のFMコントローラ42に障害FMチップ20に格納されたデータの修復コピーを依頼する。
図22は、上述した第1のダイナミックスペアリング処理の概要を示す。この第1のダイナミックスペアリング処理では、障害FMモジュール11内のFMコントローラ42がかかる障害FMチップ20に格納されたデータを必要に応じて修復しながら自FMモジュール11内の障害が発生していないFMチップ20に書き込む。
図24は、上述した第2のダイナミックスペアリング処理の概要を示す。この第2のダイナミックスペアリング処理では、障害FMチップ20のデータを、そのコピー先となるスペアFMモジュール11のFMコントローラ42が必要に応じて修復しながら自FMモジュール11内のFMチップ20に書き込む。
次に、本実施の形態によるストレージシステム1において行なわれる、上述のようなコレクションコピー機能及びダイナミックスペアリング機能を考慮したデータ書込み処理及びデータ読出し処理の具体的な処理内容について説明する。
以上の構成において、FMモジュール11のFMコントローラ42は、自FMモジュール11内のFMチップ20に障害が発生した場合、そのFMチップ(障害FMチップ)20に格納されているデータのコピー先とするFMチップ20を決定し、障害FMチップに格納されていたデータをコピー先として決定したFMチップ20にコピーする。
上述の第1の実施の形態においては、上述した第1及び第2のコレクションコピー処理を、ストレージコントローラ31A,31Bから独立して、障害FMモジュール11のFMコントローラ42又はコレクションコピー処理を依頼されたスペアFMモジュール11のFMコントローラ42が主導して行う場合について説明した。
第1の実施の形態によるストレージシステム1では、FMチップ20単位でのコレクションコピーやダイナミックスペアリングを行っているが、本実施の形態によるストレージシステム100(図1、図6)では、これに加えてさらに、図32に示すように、FMモジュール105内において予め定められた閾値(以下、これを障害チップ数閾値と呼ぶ)を超える数のFMチップ20に障害が発生した場合に、FMモジュール105単位でのコレクションコピーやダイナミックスペアリングを行うことを特徴とする。
なお上述の第1〜第3実施の形態においては、ストレージコントローラ31A,31BのFMアダプタ38に対してFMモジュール11を直列かつループ状に接続するようにした場合について述べたが、本発明はこれに限らず、例えば図6との対応部分に同一符号を付した図34に示すように、エキスパンダ111を用いて各FMモジュール11をストレージコントローラ110のFMアダプタ38に対して並列的に接続するようにしてもよい。
Claims (9)
- ストレージシステムにおいて、
データを読み書きするための記憶領域を計算機にそれぞれ提供する1又は複数の不揮発性メモリチップと、前記不揮発性メモリチップを制御するメモリコントローラと、を有する相互に接続された複数のメモリモジュールと、
前記計算機から各前記メモリモジュールに対するデータの読み書きを制御するストレージコントローラと、
を備え、
前記メモリモジュール内のメモリコントローラは、
自メモリモジュール内の前記不揮発性メモリチップに障害が発生したときに、当該不揮発性メモリに格納されているデータのコピー先として他の前記メモリモジュールが有する前記不揮発性メモリチップを決定し、
前記障害が発生した不揮発性メモリチップを有するメモリモジュール内のメモリコントローラ又は前記決定されたコピー先の不揮発性メモリチップを有するメモリモジュール内のメモリコントローラは、
前記障害が発生した前記不揮発性メモリチップに格納されていた前記データを読み出し、前記読み出したデータを前記コピー先として決定した前記不揮発性メモリチップにコピーする
ことを特徴とするストレージシステム。 - 前記ストレージコントローラは、ハードディスクドライブと接続するためのアダプタを備え、
各前記メモリモジュールは、前記ストレージコントローラの前記アダプタと接続するためのインタフェースを備える
ことを特徴とする請求項1に記載のストレージシステム。 - 前記メモリモジュールは、
前記不揮発性メモリチップ内のデータ書込み回数又はエラー回数が当該データ書込み回数又はエラー回数についてそれぞれ予め定められた閾値を超えたブロックを登録し、登録したブロック数が当該ブロック数について予め定められた閾値を超えた前記不揮発性メモリを、障害を有する不揮発性メモリとして登録する
ことを特徴とする請求項1に記載のストレージシステム。 - 前記メモリモジュールは、
自メモリモジュール内に存在するスペアの前記不揮発性メモリチップを管理するための第1の管理情報を保持し、
前記メモリモジュール内のメモリコントローラは、
前記障害が発生した不揮発性メモリに格納されているデータのコピー先として他のメモリモジュールが有する前記不揮発性メモリチップを前記ストレージコントローラから取得したスペアのメモリモジュールに関する情報に基づいて決定し、
前記障害が発生した不揮発性メモリチップを有するメモリモジュール内のメモリコントローラ又は前記決定されたコピー先の不揮発性メモリチップを有するメモリモジュール内のメモリコントローラは、
前記障害が発生した不揮発性メモリに格納されているデータを、必要に応じて修復しながら読み出し、前記読み出したデータを前記コピー先として決定した前記不揮発性メモリチップにコピーする
ことを特徴とする請求項1に記載のストレージシステム。 - 前記ストレージコントローラによって制御される前記計算機から各前記メモリモジュールへのデータは、同じグループを構成する複数の前記不揮発性メモリチップ内に、冗長性をもたせてかつ分離されて格納され、
前記メモリモジュールは、
自メモリモジュール内の各前記不揮発性メモリチップが属するグループを管理するための第2の管理情報を保持し、
前記メモリモジュール内のメモリコントローラは、いずれかの前記不揮発性メモリチップに障害が発生したときに、前記第2の管理情報に基づいて、当該不揮発性メモリチップと同じ前記グループを構成する各前記不揮発性メモリから必要なデータを取得し、取得した前記データに基づいて、前記障害が発生した不揮発性メモリチップに格納されていたデータを修復する
ことを特徴とする請求項4に記載のストレージシステム。 - ストレージシステムの制御方法において、
前記ストレージシステムは、
データを読み書きするための記憶領域を計算機にそれぞれ提供する1又は複数の不揮発性メモリチップと、前記不揮発性メモリチップを制御するメモリコントローラと、を有する相互に接続された複数のメモリモジュールと、
前記計算機から各前記メモリモジュールに対するデータの読み書きを制御するストレージコントローラと、
を有し、
前記メモリモジュール内のメモリコントローラが、自メモリモジュール内の前記不揮発性メモリチップに障害が発生したときに、当該不揮発性メモリに格納されているデータのコピー先として他の前記メモリモジュールが有する前記不揮発性メモリチップを決定する第1のステップと、
前記障害が発生した不揮発性メモリチップを有するメモリモジュール内のメモリコントローラ又は前記第1のステップにより決定されたコピー先の不揮発性メモリチップを有するメモリモジュール内のメモリコントローラが、前記障害が発生した前記不揮発性メモリチップに格納されていた前記データを読み出し、前記読み出したデータを前記コピー先として決定した前記不揮発性メモリチップにコピーする第2のステップと、
を備えることを特徴とするストレージシステムの制御方法。 - 前記メモリモジュールは、
前記不揮発性メモリチップ内のデータ書込み回数又はエラー回数が当該データ書込み回数又はエラー回数についてそれぞれ予め定められた閾値を超えたブロックを登録し、登録したブロック数が当該ブロック数について予め定められた閾値を超えた前記不揮発性メモリを、障害を有する不揮発性メモリとして登録する
ことを特徴とする請求項6に記載のストレージシステムの制御方法。 - 前記メモリモジュールは、
自メモリモジュール内に存在するスペアの前記不揮発性メモリチップを管理するための第1の管理情報を保持し、
前記第1のステップでは、
前記メモリモジュール内のメモリコントローラは、前記障害が発生した不揮発性メモリに格納されているデータのコピー先として他のメモリモジュールが有する前記他の不揮発性メモリチップを前記ストレージコントローラから取得したスペアのメモリモジュールに関する情報に基づいて決定し、
前記第2のステップでは、
前記障害が発生した不揮発性メモリチップを有するメモリモジュール内のメモリコントローラ又は前記決定されたコピー先の不揮発性メモリチップを有するメモリモジュール内のメモリコントローラは、前記障害が発生した不揮発性メモリに格納されているデータを、必要に応じて修復しながら読み出し、前記読み出したデータを前記コピー先として決定した前記不揮発性メモリチップにコピーする
ことを特徴とする請求項6に記載のストレージシステムの制御方法。 - 前記ストレージコントローラによって制御される前記計算機から各前記メモリモジュールへのデータは、同じグループを構成する複数の前記不揮発性メモリチップ内に、冗長性をもたせてかつ分離されて格納され、
前記メモリモジュールは、
自メモリモジュール内の各前記不揮発性メモリチップが属するグループを管理するための第3の管理情報を保持し、
前記第2のステップでは、
前記メモリモジュール内のメモリコントローラは、いずれかの前記不揮発性メモリチップに障害が発生したときに、前記第3の管理情報に基づいて、当該不揮発性メモリチップと同じ前記グループを構成する各前記不揮発性メモリから必要なデータを取得し、取得した前記データに基づいて、前記障害が発生した不揮発性メモリチップに格納されていたデータを修復する
ことを特徴とする請求項8に記載のストレージシステムの制御方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026444A JP5014821B2 (ja) | 2007-02-06 | 2007-02-06 | ストレージシステム及びその制御方法 |
EP10003421A EP2207095B1 (en) | 2007-02-06 | 2008-01-09 | Storage system and control method thereof |
DE200860001171 DE602008001171D1 (de) | 2007-02-06 | 2008-01-09 | Speichersystem und Steuerungsverfahren dafür |
EP20080250092 EP1956485B1 (en) | 2007-02-06 | 2008-01-09 | Storage system and control method thereof |
US12/007,330 US8117376B2 (en) | 2007-02-06 | 2008-01-09 | Storage system and control method thereof |
US13/363,900 US8930611B2 (en) | 2007-02-06 | 2012-02-01 | Storage system and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026444A JP5014821B2 (ja) | 2007-02-06 | 2007-02-06 | ストレージシステム及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008191966A JP2008191966A (ja) | 2008-08-21 |
JP5014821B2 true JP5014821B2 (ja) | 2012-08-29 |
Family
ID=39387150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026444A Expired - Fee Related JP5014821B2 (ja) | 2007-02-06 | 2007-02-06 | ストレージシステム及びその制御方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8117376B2 (ja) |
EP (2) | EP1956485B1 (ja) |
JP (1) | JP5014821B2 (ja) |
DE (1) | DE602008001171D1 (ja) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8959307B1 (en) | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
JP5032371B2 (ja) | 2008-03-01 | 2012-09-26 | 株式会社東芝 | メモリシステム |
US8327224B2 (en) * | 2009-04-16 | 2012-12-04 | Micron Technology, Inc. | Data recovery in a solid state storage system |
CN102449607B (zh) | 2009-07-22 | 2015-05-27 | 株式会社日立制作所 | 具有多个闪存封装的存储系统 |
US8665601B1 (en) | 2009-09-04 | 2014-03-04 | Bitmicro Networks, Inc. | Solid state drive with improved enclosure assembly |
US8447908B2 (en) | 2009-09-07 | 2013-05-21 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US8560804B2 (en) | 2009-09-14 | 2013-10-15 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
KR101626084B1 (ko) | 2009-11-25 | 2016-06-01 | 삼성전자주식회사 | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 |
JP5331018B2 (ja) * | 2010-01-22 | 2013-10-30 | 株式会社日立製作所 | ソリッド・ステート・ドライブ装置およびミラー構成再構成方法 |
US8438429B2 (en) | 2010-12-01 | 2013-05-07 | Hitachi, Ltd. | Storage control apparatus and storage control method |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
JP6039699B2 (ja) | 2012-07-23 | 2016-12-07 | 株式会社日立製作所 | ストレージシステム及びデータ管理方法 |
US9111648B2 (en) | 2012-08-28 | 2015-08-18 | Apple Inc. | Redundancy schemes for non-volatile memory based on physical memory layout |
US20140089729A1 (en) * | 2012-09-24 | 2014-03-27 | Hitachi, Ltd. | Storage system and storage control method |
JP5949408B2 (ja) | 2012-10-02 | 2016-07-06 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
EP2909836A1 (en) * | 2012-10-18 | 2015-08-26 | Hitachi, Ltd. | Storage apparatus and storage controller of said storage apparatus |
WO2014087508A1 (ja) * | 2012-12-05 | 2014-06-12 | 株式会社日立製作所 | ストレージシステム及びストレージシステムの制御方法 |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
US9423457B2 (en) | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9858084B2 (en) | 2013-03-15 | 2018-01-02 | Bitmicro Networks, Inc. | Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US9304902B2 (en) | 2013-03-15 | 2016-04-05 | Saratoga Speed, Inc. | Network storage system using flash storage |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
US9720603B1 (en) | 2013-03-15 | 2017-08-01 | Bitmicro Networks, Inc. | IOC to IOC distributed caching architecture |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US9842024B1 (en) | 2013-03-15 | 2017-12-12 | Bitmicro Networks, Inc. | Flash electronic disk with RAID controller |
US9916213B1 (en) | 2013-03-15 | 2018-03-13 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9875205B1 (en) | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
JP5768118B2 (ja) * | 2013-12-11 | 2015-08-26 | 株式会社日立製作所 | 複数のフラッシュパッケージを有するストレージシステム |
US9973424B1 (en) | 2013-12-31 | 2018-05-15 | Sanmina Corporation | Storage system with flow based services for flash storage |
US9811461B1 (en) | 2014-04-17 | 2017-11-07 | Bitmicro Networks, Inc. | Data storage system |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US9608936B1 (en) | 2014-07-03 | 2017-03-28 | Sanmina Corporation | Network system with offload services for flash storage |
US9672180B1 (en) * | 2014-08-06 | 2017-06-06 | Sanmina Corporation | Cache memory management system and method |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
US9715428B1 (en) | 2014-09-24 | 2017-07-25 | Sanmina Corporation | System and method for cache data recovery |
US10552058B1 (en) | 2015-07-17 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for delegating data processing to a cooperative memory controller |
US10095423B2 (en) | 2015-09-30 | 2018-10-09 | Toshiba Memory Corporation | Storage system that tracks mapping to a memory module to be detached therefrom |
US10007432B2 (en) * | 2015-10-13 | 2018-06-26 | Dell Products, L.P. | System and method for replacing storage devices |
JP2017151911A (ja) * | 2016-02-26 | 2017-08-31 | 東芝メモリ株式会社 | 半導体装置及び制御方法 |
US10019314B2 (en) | 2016-04-27 | 2018-07-10 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
CN111679787B (zh) | 2016-04-27 | 2023-07-18 | 慧荣科技股份有限公司 | 闪存装置、闪存控制器及闪存存储管理方法 |
CN111951855B (zh) * | 2016-04-27 | 2022-05-10 | 慧荣科技股份有限公司 | 存取闪存模块的方法及相关的闪存控制器与记忆装置 |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
CN110187833A (zh) * | 2019-05-22 | 2019-08-30 | 西安微电子技术研究所 | 一种芯片级的存储阵列的冗余方法 |
JP2021002108A (ja) * | 2019-06-20 | 2021-01-07 | 株式会社日立製作所 | ストレージシステム |
US11150812B2 (en) | 2019-08-20 | 2021-10-19 | Micron Technology, Inc. | Predictive memory management |
CN112835536B (zh) * | 2021-03-10 | 2023-08-29 | 群联电子股份有限公司 | 存储器控制方法、存储器存储装置及存储器控制电路单元 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5267242A (en) | 1991-09-05 | 1993-11-30 | International Business Machines Corporation | Method and apparatus for substituting spare memory chip for malfunctioning memory chip with scrubbing |
JP3301047B2 (ja) | 1993-09-16 | 2002-07-15 | 株式会社日立製作所 | 半導体メモリシステム |
JPH07152502A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体ファイルサブシステム |
JP3561002B2 (ja) | 1994-05-18 | 2004-09-02 | 富士通株式会社 | ディスク装置 |
DE19540915A1 (de) * | 1994-11-10 | 1996-05-15 | Raymond Engineering | Redundante Anordnung von Festkörper-Speicherbausteinen |
JP3589033B2 (ja) * | 1998-06-25 | 2004-11-17 | 東京エレクトロンデバイス株式会社 | フラッシュメモリシステム |
JP2000207137A (ja) * | 1999-01-12 | 2000-07-28 | Kowa Co | 情報記憶装置 |
US6480982B1 (en) | 1999-06-04 | 2002-11-12 | International Business Machines Corporation | Computer RAM memory system with enhanced scrubbing and sparing |
JP4461511B2 (ja) | 1999-06-09 | 2010-05-12 | 株式会社日立製作所 | ディスクアレイ装置及びディスク装置へのデータ読み出し/書き込み方式 |
US20020091965A1 (en) | 2000-12-22 | 2002-07-11 | Mark Moshayedi | System and method for early detection of impending failure of a data storage system |
JP4818812B2 (ja) | 2006-05-31 | 2011-11-16 | 株式会社日立製作所 | フラッシュメモリストレージシステム |
JP3928500B2 (ja) * | 2002-02-26 | 2007-06-13 | 株式会社日立製作所 | メモリ装置 |
JP2004021811A (ja) * | 2002-06-19 | 2004-01-22 | Hitachi Ltd | 不揮発メモリを使用したディスク制御装置 |
US20050011154A1 (en) * | 2003-07-16 | 2005-01-20 | Kwon Kim | Roof systems and panel clip arrangements therefor |
JP2004213684A (ja) * | 2004-02-17 | 2004-07-29 | Fujitsu Ltd | 半導体ディスク装置 |
JP2006227964A (ja) * | 2005-02-18 | 2006-08-31 | Fujitsu Ltd | ストレージシステム、処理方法及びプログラム |
US7711989B2 (en) * | 2005-04-01 | 2010-05-04 | Dot Hill Systems Corporation | Storage system with automatic redundant code component failure detection, notification, and repair |
US20070014462A1 (en) | 2005-07-13 | 2007-01-18 | Mikael Rousson | Constrained surface evolutions for prostate and bladder segmentation in CT images |
-
2007
- 2007-02-06 JP JP2007026444A patent/JP5014821B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-09 EP EP20080250092 patent/EP1956485B1/en active Active
- 2008-01-09 EP EP10003421A patent/EP2207095B1/en active Active
- 2008-01-09 DE DE200860001171 patent/DE602008001171D1/de active Active
- 2008-01-09 US US12/007,330 patent/US8117376B2/en not_active Expired - Fee Related
-
2012
- 2012-02-01 US US13/363,900 patent/US8930611B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8117376B2 (en) | 2012-02-14 |
EP1956485A1 (en) | 2008-08-13 |
EP1956485B1 (en) | 2010-05-12 |
JP2008191966A (ja) | 2008-08-21 |
EP2207095A1 (en) | 2010-07-14 |
US20080189466A1 (en) | 2008-08-07 |
US20120131270A1 (en) | 2012-05-24 |
EP2207095B1 (en) | 2011-09-28 |
US8930611B2 (en) | 2015-01-06 |
DE602008001171D1 (de) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5014821B2 (ja) | ストレージシステム及びその制御方法 | |
JP5124217B2 (ja) | ストレージ装置 | |
JP4933211B2 (ja) | ストレージ装置、制御装置及び制御方法 | |
US7984325B2 (en) | Storage control device, data recovery device, and storage system | |
US9304685B2 (en) | Storage array system and non-transitory recording medium storing control program | |
JP5963228B2 (ja) | ストレージシステム及びデータバックアップ方法 | |
US20150143027A1 (en) | Solid state drive with raid functions | |
US8180952B2 (en) | Storage system and data guarantee method | |
JP2008181416A (ja) | 記憶システム及びデータ管理方法 | |
US8438429B2 (en) | Storage control apparatus and storage control method | |
US20100312963A1 (en) | Storage array assist architecture | |
JP2008276379A (ja) | 記憶システム及びパス切替え方法 | |
EP1939746A2 (en) | Storage system and data guarantee method | |
JP4857055B2 (ja) | 記憶システム及びその制御方法並びに記憶制御装置 | |
JP4836014B2 (ja) | ディスクアレイ装置及び物理ディスクの復元方法 | |
JP5386593B2 (ja) | ストレージ装置及びデータ転送方法 | |
JP2009294901A (ja) | ストレージ装置及び障害復旧方法 | |
WO2016118125A1 (en) | Virtual storage | |
JP2007065788A (ja) | ディスクアレイ装置及びその制御方法並びにプログラム | |
EP1895398A2 (en) | Storage system and data management setting method | |
WO2012137256A1 (en) | Disk array apparatus and control method thereof | |
JP5153392B2 (ja) | 記憶制御装置及び方法 | |
US12019917B2 (en) | Peer RAID control among peer data storage devices | |
US20230418518A1 (en) | Peer RAID Control Among Peer Data Storage Devices | |
US20240143518A1 (en) | Using Control Bus Communication to Accelerate Link Negotiation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5014821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |