JP5013209B2 - データ伝送システム - Google Patents

Description

本発明は、複数のＩＣチップをディジーチェーン接続してデータ伝送を行なうデータ伝送システムに関し、特に構成変更に容易に対応可能なデータ伝送システムに関する。

従来の複数のＩＣチップをディジーチェーン接続してデータ伝送を行なうデータ伝送システムに関連する先行技術文献としては次のようなものがある。

特開平１１−３２８０８８号公報 特開２０００−０１０９０２号公報 特開２０００−２４４５１６号公報 特開２００３−１９６２３０号公報 特開２００５−１１７１３４号公報

図１２は従来の複数のＩＣチップをディジーチェーン接続してデータ伝送を行なうデータ伝送システムの一例を示す構成ブロック図である。

図１２において、１はバスの制御を行うバスマスタＩＣチップ、２，３，４及び５は受信パケットの中継及び処理を行なうＩＣチップ、６はバスマスタＩＣチップ１からのパケットが順次中継される下りバス、７はバスマスタＩＣチップ１へとパケットが順次中継される上りバスである。

また、ＩＣチップ２は、図１２中”ＩＦ０１”、”ＡＤ０１”及び”ＴＭ０１”に示すバスインターフェイス、アドレスデコーダ及びチップＩＤ設定端子を有し、図１２中”ＴＭ０１”に示すチップＩＤ設定端子への設定値（チップＩＤ）は図１２中"ＩＦ０１”及び”ＡＤ０１”に示すバスインターフェイス及びアドレスデコーダに印加される。

同様に、ＩＣチップ３は、図１２中”ＩＦ０２”、”ＡＤ０２”及び”ＴＭ０２”に示すバスインターフェイス、アドレスデコーダ及びチップＩＤ設定端子を有し、図１２中”ＴＭ０２”に示すチップＩＤ設定端子への設定値（チップＩＤ）は図１２中"ＩＦ０２”及び”ＡＤ０２”に示すバスインターフェイス及びアドレスデコーダに印加される。

同様に、ＩＣチップ４は、図１２中”ＩＦ０３”、”ＡＤ０３”及び”ＴＭ０３”に示すバスインターフェイス、アドレスデコーダ及びチップＩＤ設定端子を有し、図１２中”ＴＭ０３”に示すチップＩＤ設定端子への設定値（チップＩＤ）は図１２中"ＩＦ０３”及び”ＡＤ０３”に示すバスインターフェイス及びアドレスデコーダに印加される。

同様に、ＩＣチップ５は、図１２中”ＩＦ０４”、”ＡＤ０４”及び”ＴＭ０４”に示すバスインターフェイス、アドレスデコーダ及びチップＩＤ設定端子を有し、図１２中”ＴＭ０４”に示すチップＩＤ設定端子への設定値（チップＩＤ）は図１２中"ＩＦ０４”及び”ＡＤ０４”に示すバスインターフェイス及びアドレスデコーダに印加される。

また、バスマスタＩＣチップ１からの送信パケットは、下りバス６を介してＩＣチップ２（具体的には、図１２中”ＩＦ０１”に示すバスインターフェイス）に接続され、ＩＣチップ２からの送信パケットは、下りバス６を介してＩＣチップ３（具体的には、図１２中”ＩＦ０２”に示すバスインターフェイス）に接続される。

ＩＣチップ３からの送信パケットは、下りバス６を介してＩＣチップ４（具体的には、図１２中”ＩＦ０３”に示すバスインターフェイス）に接続され、ＩＣチップ４からの送信パケットは、下りバス６を介してＩＣチップ５（具体的には、図１２中”ＩＦ０４”に示すバスインターフェイス）に接続される。

一方、ＩＣチップ５からの送信パケットは、上りバス７を介してＩＣチップ４（具体的には、図１２中”ＩＦ０３”に示すバスインターフェイス）に接続され、ＩＣチップ４からの送信パケットは、上りバス７を介してＩＣチップ３（具体的には、図１２中”ＩＦ０２”に示すバスインターフェイス）に接続される。

ＩＣチップ３からの送信パケットは、上りバス７を介してＩＣチップ２（具体的には、図１２中”ＩＦ０１”に示すバスインターフェイス）に接続され、ＩＣチップ２からの送信パケットは、上りバス７を介してバスマスタＩＣチップ１に接続される。

ここで、図１２に示す従来例の動作を図１３、図１４及び図１５を用いて説明する。図１３は各ＩＣチップのチップＩＤ設定端子への設定値（チップＩＤ）の一例を示す表、図１４は各ＩＣチップの下りバス６に対する送受信の動作を説明するフロー図、図１５は各ＩＣチップの上りバス７に対する送受信の動作を説明するフロー図である。

また、説明の簡単のために、全てのデータ伝送はバスマスタＩＣチップ１と各ＩＣチップ２〜５との間で行なわれ、ＩＣチップ２〜５の２チップ間でのデータ伝送は行なわれないものとする。

さらに、説明の簡単のために、バスマスタＩＣチップ１を１段目、ＩＣチップ２，３，４及び５をそれぞれ２段目、３段目、４段目及び５段目と考え、自分の段数よりも数が減る方向（バスマスタＩＣチップ１に近づく方向）を前段、増える方向（バスマスタＩＣチップ１から離れる方向）を後段と呼ぶものとする。

図１３に示すように、図１２中”ＴＭ０１”に示すＩＣチップ２のチップＩＤ設定端子にはＩＣチップを識別するためのチップＩＤとして”０”が設定され、図１２中”ＴＭ０２”、”ＴＭ０３”及び”ＴＭ０４”に示すＩＣチップ３，４及び５のチップＩＤ設定端子にはチップＩＤとしてそれぞれ”１”，”２”及び”３”が設定される。

この時、チップＩＤが”３”である場合、各ＩＣチップを構成するバスインターフェイスは、下りバス６の最後尾であると認識して後段への受信パケットの送信は行なわず、また、上りバス７の先頭であると認識して上りバス７を介して後段からのパケットの受信を行なわないように設計されているものとする。

先ず、第１に、下りバス６に対する送受信の動作、具体的には、バスマスタＩＣチップ１からＩＣチップ４に対してパケットを伝送する場合を例にとって説明する。

ここで、バスマスタＩＣチップ１は、伝送すべきパケットに対してＩＣチップ４を識別するためのアドレスとしてＩＣチップ４のチップＩＤの値である”２”を付加して下りバス６を介して後段（ＩＣチップ２）に送信するものとする。

図１４中”Ｓ００１”においてＩＣチップ（具体的には、バスインターフェイス）は、下りバス６を介して前段（バスマスタＩＣチップ１、或いは、ＩＣチップ）からパケットを受信したか否かを判断する。

もし、図１４中”Ｓ００１”において、下りバス６を介して前段（バスマスタＩＣチップ１、或いは、ＩＣチップ）からパケットを受信したと判断した場合には、図１４中”Ｓ００２”においてＩＣチップ（具体的には、バスインターフェイス）は、チップＩＤが”３”であるか否かを判断する。

もし、図１４中”Ｓ００２”においてチップＩＤが”３”ではないと判断した場合には、図１４中”Ｓ００３”においてＩＣチップ（具体的には、バスインターフェイス）は、受信パケットを下りバス６を介して後段に転送して図１４中”Ｓ００４”のステップに進む。

また、もし、図１４中”Ｓ００２”においてチップＩＤが”３”である（下りバス６の最後尾である）と判断した場合には、ＩＣチップ（具体的には、バスインターフェイス）は、受信パケットの転送を行なわずに図１４中”Ｓ００４”のステップに進む。

具体的には、ＩＣチップ５に設定されているチップＩＤは”３”であるので、ＩＣチップ５を構成する図１２中”ＩＦ０４”に示すバスインターフェイスは、後段への受信パケットの転送は行なわない。

図１４中”Ｓ００４”においてＩＣチップ（具体的には、アドレスデコーダ）は、受信パケットが自分宛であるか否かを判断する。

例えば、ＩＣチップ（具体的には、アドレスデコーダ）は、受信パケットに付加されているアドレスと、設定されているチップＩＤとを比較して一致する場合に、受信パケットが自分宛であると判断する。

具体的には、ＩＣチップ４に設定されているチップＩＤは”２”であり、受信パケットに付加されているアドレスは”２”であり、両者は一致するので、ＩＣチップ４（具体的には、図１２中”ＡＤ０３”に示すアドレスデコーダ）は、受信パケットが自分宛であると判断する。

もし、図１４中”Ｓ００４”において受信パケットが自分宛であると判断した場合には、図１４中”Ｓ００５”においてＩＣチップは、受信パケットに対する情報処理を行うと共に図１４中”Ｓ００１”に示すステップに戻り、もし、図１４中”Ｓ００４”において受信パケットが自分宛ではないと判断した場合には、図１４中”Ｓ００１”に示すステップに戻る。

第２に、上りバス７に対する送受信の動作を説明する。具体的には、ＩＣチップ５からパケットをバスマスタＩＣチップ１に対して送信するものとする。

図１５中”Ｓ１０１”においてＩＣチップ（具体的には、バスインターフェイス）は、チップＩＤが”３”であるか否かを判断する。

もし、図１５中”Ｓ１０１”においてチップＩＤが”３”ではないと判断した場合には、図１５中”Ｓ１０２”においてＩＣチップ（具体的には、バスインターフェイス）は、上がりバス７からパケットを受信したか否かを判断する。

もし、図１５中”Ｓ１０２”において上りバス７からパケットを受信したと判断した場合には、図１５中”Ｓ１０３”においてＩＣチップ（具体的には、バスインターフェイス）は、受信パケットを上りバス７を介して前段に転送して図１５中”Ｓ１０１”のステップに戻る。

一方、図１５中”Ｓ１０１”においてチップＩＤが”３”であると判断した場合、並びに、図１５中”Ｓ１０２”において上りバス７からパケットを受信していない判断した場合には、図１５中”Ｓ１０４”においてＩＣチップ（具体的には、バスインターフェイス）は、バスマスタＩＣチップ１にパケットを送信するか否かを判断する。

もし、図１５中”Ｓ１０４”においてバスマスタＩＣチップ１にパケットを送信すると判断した場合には、図１５中”Ｓ１０５”においてＩＣチップ（具体的には、バスインターフェイス）は、バスマスタＩＣチップ１に送信するパケットを上りバス７を介して前段に送信すると共に図１５中”Ｓ１０１”のステップに戻る。

具体的には、ＩＣチップ５に設定されているチップＩＤは”３”であるので、バスマスタＩＣチップ１にパケットを送信すると判断した場合には、上りバス７からのパケットの受信有無を判断することなく、ＩＣチップ５（具体的には、図１２中”ＩＦ０４”に示すバスインターフェイス）は、送信するパケットを上りバス７を介して前段に送信する。

一方、上りバス７の先頭ではないＩＣチップ、例えば、ＩＣチップ３からパケットをバスマスタＩＣチップ１に対して送信する場合には、ＩＣチップ３（具体的には、図１２中”ＩＦ０２”に示すバスインターフェイス）は、上りバス７を介して後段から受信されるパケットが存在しないことを確認した上で、送信するパケットを上りバス７を介して前段に送信することになる。

最後に、図１５中”Ｓ１０４”においてバスマスタＩＣチップ１にパケットを送信しないと判断した場合には、ＩＣチップ（具体的には、バスインターフェイス）は、図１５中”Ｓ１０１”のステップに戻る。

この結果、複数のＩＣチップをディジーチェーン接続して、各ＩＣチップを構成するバスインターフェイスが、設定されたチップＩＤに基づき下りバスの最後尾であると認識した場合後段への受信パケットの送信は行なわず、また、上りバスの先頭であると認識した場合上りバス７を介して後段からのパケットの受信を行なわないように設計されていることにより、ＩＣチップ間のデータ伝送を行なうことを可能にする。

しかし、図１２に示す従来例では、チップＩＤ設定端子に”３”が設定された場合に、各ＩＣチップを構成するバスインターフェイスが、下りバスの最後尾であると認識すると共に上りバスの先頭であると認識し、他のＩＣチップとは異なる動作を行うように設計されているため、ＩＣチップの削減、ＩＣチップの並び替え、或いは、バス配線の接続方法の変更等のデータ伝送システムの構成変更に対応できないと言った問題点があった。

例えば、図１６はＩＣチップを削減した場合のデータ伝送システムの一例を示す構成ブロック図であり、１，２，３，６，７，”ＴＭ０１”，”ＴＭ０２”，”ＡＤ０１”，”ＡＤ０２”，”ＩＦ０１”及び”ＩＦ０２”は図１２と同一符号を付してある。

具体的には、ＩＣチップ４及び５を削減したものであり、残されたＩＣチップ２及び３のチップＩＤ設定端子”ＴＭ０１”及び”ＴＭ０２”に設定されている値は前述の通り”０”及び”１”である。

図１６において、ＩＣチップ４及び５が削減されたため、ＩＣチップ３が下りバス６の最後尾となると共に上りバス７の先頭となっている。

このため、ＩＣチップ２及び３を構成するバスインターフェイス（”ＩＦ０１”及び”ＩＦ０２”）では、チップＩＤ設定端子に”１”が設定された場合に、下りバスの最後尾であると認識すると共に上りバスの先頭であると認識し、他のＩＣチップとは異なる動作を行うように設計を変更する必要性が生じてしまうことになる。

また、例えば、図１７はＩＣチップを並び替えた場合のデータ伝送システムの一例を示す構成ブロック図であり、１〜７，”ＴＭ０１”，”ＴＭ０２”，”ＴＭ０３”，”ＴＭ０４”，”ＡＤ０１”，”ＡＤ０２”，”ＡＤ０３”，”ＡＤ０４”，”ＩＦ０１”，”ＩＦ０２”，”ＩＦ０３”及び”ＩＦ０４”は図１２と同一符号を付してある。

具体的には、２段目、３段目、４段目及び５段目のＩＣチップとして、ＩＣチップ５，４，３及びＩＣチップ２を並び替えて配置したものであり、ＩＣチップ２，３，４及びＩＣチップ５のチップＩＤ設定端子”ＴＭ０１”，”ＴＭ０２”，”ＴＭ０３”及び”ＴＭ０４”に設定されている値は前述の通り”０”，”１”，”２”及び”３”である。

図１７において、各ＩＣチップが並び替えられたため、ＩＣチップ２が下りバス６の最後尾となると共に上りバス７の先頭となっている。

このため、ＩＣチップ２〜５を構成するバスインターフェイス（”ＩＦ０１”〜”ＩＦ０４”）では、チップＩＤ設定端子に”０”が設定された場合に、下りバスの最後尾であると認識すると共に上りバスの先頭であると認識し、他のＩＣチップとは異なる動作を行うように設計を変更する必要性が生じてしまうことになる。

最後に、例えば、図１８は上りバス７の接続方法を変更した場合のデータ伝送システムの一例を示す構成ブロック図であり、１〜７，”ＴＭ０１”，”ＴＭ０２”，”ＴＭ０３”，”ＴＭ０４”，”ＡＤ０１”，”ＡＤ０２”，”ＡＤ０３”，”ＡＤ０４”，”ＩＦ０１”，”ＩＦ０２”，”ＩＦ０３”及び”ＩＦ０４”は図１２と同一符号を付してある。

具体的には、ＩＣチップ２，３，４及びＩＣチップ５、バスマスタＩＣチップ１の順番で接続して上りバス７を構成したものであり、ＩＣチップ２，３，４及びＩＣチップ５のチップＩＤ設定端子”ＴＭ０１”，”ＴＭ０２”，”ＴＭ０３”及び”ＴＭ０４”に設定されている値は前述の通り”０”，”１”，”２”及び”３”である。

図１８において、上りバス７の接続関係が変更されたため、ＩＣチップ５が下りバス６の最後尾となると共にＩＣチップ２が上りバス７の先頭となっている。

このため、ＩＣチップ２〜５を構成するバスインターフェイス（”ＩＦ０１”〜”ＩＦ０４”）では、チップＩＤ設定端子に”３”が設定された場合に、下りバスの最後尾であると認識すると共に、チップＩＤ設定端子に”１”が設定された場合に、上りバスの先頭であると認識し、他のＩＣチップとは異なる動作を行うように設計を変更する必要性が生じてしまうことになる。
従って本発明が解決しようとする課題は、構成変更に容易に対応可能なデータ伝送システムを実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数のＩＣチップをディジーチェーン接続してデータ伝送を行なうデータ伝送システムにおいて、
バスの制御を行うバスマスタＩＣチップと、このバスマスタＩＣチップと下りバス及び上りバスによりディジーチェーン接続され受信パケットの中継及び処理を行なうと共に、下りバス設定レジスタの設定値が特定の値の場合に下りバスの最後尾であると認識して下りバスを介して後段への受信パケットの送信は行なわず、上りバス設定レジスタの設定値が特定の値の場合に上りバスの先頭であると認識して上りバスを介して後段からのパケットの受信を行なわない複数のＩＣチップとを備えたことにより、構成変更に容易に対応が可能になる。

請求項２記載の発明は、
請求項１記載の発明であるデータ伝送システムにおいて、
前記複数のＩＣチップが、
前記複数のＩＣチップを識別するためのチップＩＤが設定されたチップＩＤ設定端子と、前記チップＩＤに基づき前記受信パケットが自分宛であるか否かを判断するアドレスデコーダと、前記受信パケットの中継を行なうと共に前記下りバス設定レジスタの設定値が特定の値の場合に前記下りバスを介して後段への前記受信パケットの送信は行なわず、前記上りバス設定レジスタの設定値が特定の値の場合に前記上りバスを介して後段からのパケットの受信を行なわないバスインターフェイスとから構成されたことにより、構成変更に容易に対応が可能になる。

請求項３記載の発明は、
請求項１記載の発明であるデータ伝送システムにおいて、
前記複数のＩＣチップが、
前記下りバスを介して前段からパケットを受信し且つ前記下りバス設定レジスタの設定値が特定の値でない場合に前記受信パケットを前記下りバスを介して後段に転送し、前記受信パケットが自分宛である場合に前記受信パケットに対する情報処理を行うことにより、構成変更に容易に対応が可能になる。

請求項４記載の発明は、
請求項１記載の発明であるデータ伝送システムにおいて、
前記複数のＩＣチップが、
前記上りバス設定レジスタの設定値が特定の値ではなく且つ前記上りバスを介して後段からパケットを受信した場合に受信パケットを前記上りバスを介して前段に転送し、前記上りバス設定レジスタの設定値が特定の値の場合、若しくは、前記上りバス設定レジスタの設定値が特定の値ではなく且つ前記上りバスを介して後段からパケットを受信していない場合であって、前記バスマスタＩＣチップにパケットを送信する場合に前記バスマスタＩＣチップに送信するパケットを前記上りバスを介して前段に送信することにより、構成変更に容易に対応が可能になる。

請求項５記載の発明は、
請求項１乃至請求項４のいずれかに記載の発明であるデータ伝送システムにおいて、
前記下りバス設定レジスタ及び前記上りバス設定レジスタの代わりに下りバス設定端子及び上りバス設定端子を有することにより、構成変更に容易に対応が可能になる。

請求項６記載の発明は、
請求項１乃至請求項４のいずれかに記載の発明であるデータ伝送システムにおいて、
前記下りバス設定レジスタ及び前記上りバス設定レジスタを統合して１つのバス設定レジスタとしたことにより、構成変更に容易に対応が可能になる。

請求項７記載の発明は、
請求項５記載の発明であるデータ伝送システムにおいて、
前記下りバス設定端子及び前記上りバス設定端子を統合して１つのバス設定端子としたことにより、構成変更に容易に対応が可能になる。

本発明によれば次のような効果がある。
請求項１，２，３，４，５，６及び請求項７の発明によれば、各ＩＣチップに下りバス設定レジスタ及び上りバス設定レジスタを設け、下りバス設定レジスタの設定値が特定の値の場合、下りバスの最後尾であると認識して後段への受信パケットの送信は行なわず、また、上りバス設定レジスタの設定値が特定の値の場合、上りバスの先頭であると認識して上りバスを介して後段からのパケットの受信を行なわないように各ＩＣチップを構成するバスインターフェイスを設計することにより、構成変更に容易に対応が可能になる。

以下本発明を図面を用いて詳細に説明する。図１は本発明に係る複数のＩＣチップをディジーチェーン接続してデータ伝送を行なうデータ伝送システムの一実施例を示す構成ブロック図である。

図１において、８はバスの制御を行うバスマスタＩＣチップ、９，１０，１１及び１２は受信パケットの中継及び処理を行なうＩＣチップ、１３はバスマスタＩＣチップ８からのパケットが順次中継される下りバス、１４はバスマスタＩＣチップ８へとパケットが順次中継される上りバスである。

また、ＩＣチップ９は、図１中”ＩＦ１１”、”ＡＤ１１”及び”ＴＭ１１”に示すバスインターフェイス、アドレスデコーダ及びチップＩＤ設定端子を有すると共に、図１中”ＲＧ１１１”及び”ＲＧ１１２”に示す下りバス設定レジスタ及び上りバス設定レジスタを有する。

そして、図１中”ＴＭ１１”に示すチップＩＤ設定端子への設定値（チップＩＤ）は図１中"ＡＤ１１”に示すアドレスデコーダに印加され、図１中”ＲＧ１１１”及び”ＲＧ１１２”に示す下りバス設定レジスタ及び上りバス設定レジスタの出力は図１中”ＩＦ１１”に示すバスインターフェイスに印加される。

同様に、ＩＣチップ１０は、図１中”ＩＦ１２”、”ＡＤ１２”及び”ＴＭ１２”に示すバスインターフェイス、アドレスデコーダ及びチップＩＤ設定端子を有すると共に、図１中”ＲＧ１２１”及び”ＲＧ１２２”に示す下りバス設定レジスタ及び上りバス設定レジスタを有する。

そして、図１中”ＴＭ１２”に示すチップＩＤ設定端子への設定値（チップＩＤ）は図１中"ＡＤ１２”に示すアドレスデコーダに印加され、図１中”ＲＧ１２１”及び”ＲＧ１２２”に示す下りバス設定レジスタ及び上りバス設定レジスタの出力は図１中”ＩＦ１２”に示すバスインターフェイスに印加される。

同様に、ＩＣチップ１１は、図１中”ＩＦ１３”、”ＡＤ１３”及び”ＴＭ１３”に示すバスインターフェイス、アドレスデコーダ及びチップＩＤ設定端子を有すると共に、図１中”ＲＧ１３１”及び”ＲＧ１３２”に示す下りバス設定レジスタ及び上りバス設定レジスタを有する。

そして、図１中”ＴＭ１３”に示すチップＩＤ設定端子への設定値（チップＩＤ）は図１中"ＡＤ１３”に示すアドレスデコーダに印加され、図１中”ＲＧ１３１”及び”ＲＧ１３２”に示す下りバス設定レジスタ及び上りバス設定レジスタの出力は図１中”ＩＦ１３”に示すバスインターフェイスに印加される。

同様に、ＩＣチップ１２は、図１中”ＩＦ１４”、”ＡＤ１４”及び”ＴＭ１４”に示すバスインターフェイス、アドレスデコーダ及びチップＩＤ設定端子を有すると共に、図１中”ＲＧ１４１”及び”ＲＧ１４２”に示す下りバス設定レジスタ及び上りバス設定レジスタを有する。

そして、図１中”ＴＭ１４”に示すチップＩＤ設定端子への設定値（チップＩＤ）は図１中"ＡＤ１４”に示すアドレスデコーダに印加され、図１中”ＲＧ１４１”及び”ＲＧ１４２”に示す下りバス設定レジスタ及び上りバス設定レジスタの出力は図１中”ＩＦ１４”に示すバスインターフェイスに印加される。

また、バスマスタＩＣチップ８からの送信パケットは、下りバス１３を介してＩＣチップ９（具体的には、図１中”ＩＦ１１”に示すバスインターフェイス）に接続され、ＩＣチップ９からの送信パケットは、下りバス１３を介してＩＣチップ１０（具体的には、図１中”ＩＦ１２”に示すバスインターフェイス）に接続される。

ＩＣチップ１０からの送信パケットは、下りバス１３を介してＩＣチップ１１（具体的には、図１中”ＩＦ１３”に示すバスインターフェイス）に接続され、ＩＣチップ１１からの送信パケットは、下りバス１３を介してＩＣチップ１２（具体的には、図１中”ＩＦ１４”に示すバスインターフェイス）に接続される。

一方、ＩＣチップ１２からの送信パケットは、上りバス１４を介してＩＣチップ１１（具体的には、図１中”ＩＦ１３”に示すバスインターフェイス）に接続され、ＩＣチップ１１からの送信パケットは、上りバス１４を介してＩＣチップ１０（具体的には、図１中”ＩＦ１２”に示すバスインターフェイス）に接続される。

ＩＣチップ１０からの送信パケットは、上りバス１４を介してＩＣチップ９（具体的には、図１中”ＩＦ１１”に示すバスインターフェイス）に接続され、ＩＣチップ９からの送信パケットは、上りバス１４を介してバスマスタＩＣチップ８に接続される。

ここで、図１に示す実施例の動作を図２、図３、図４及び図５を用いて説明する。図２は各ＩＣチップのチップＩＤ設定端子への設定値（チップＩＤ）の一例を示す表、図３は各ＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値の一例を示す表、図４は各ＩＣチップの下りバス１３に対する送受信の動作を説明するフロー図、図５は各ＩＣチップの上りバス１４に対する送受信の動作を説明するフロー図である。

また、説明の簡単のために、全てのデータ伝送はバスマスタＩＣチップ８と各ＩＣチップ９〜１２との間で行なわれ、ＩＣチップ９〜１２の２チップ間でのデータ伝送は行なわれないものとする。

さらに、説明の簡単のために、バスマスタＩＣチップ８を１段目、ＩＣチップ９，１０，１１及び１２をそれぞれ２段目、３段目、４段目及び５段目と考え、自分の段数よりも数が減る方向（バスマスタＩＣチップ８に近づく方向）を前段、増える方向（バスマスタＩＣチップ８から離れる方向）を後段と呼ぶものとする。

図２に示すように、図１中”ＴＭ１１”に示すＩＣチップ９のチップＩＤ設定端子にはＩＣチップを識別するためのチップＩＤとして”０”が設定され、図１中”ＴＭ１２”、”ＴＭ１３”及び”ＴＭ１４”に示すＩＣチップ１０，１１及び１２のチップＩＤ設定端子にはチップＩＤとしてそれぞれ”１”，”２”及び”３”が設定される。

また、図３に示すように、図１中”ＲＧ１１１”及び”ＲＧ１１２”に示すＩＣチップ９の下りバス設定レジスタ及び上りバス設定レジスタにはそれぞれ”０”が設定値として設定され、図１中”ＲＧ１２１”及び”ＲＧ１２２”に示すＩＣチップ１０の下りバス設定レジスタ及び上りバス設定レジスタにはそれぞれ”０”が設定値として設定される。

同様に、図３に示すように、図１中”ＲＧ１３１”及び”ＲＧ１３２”に示すＩＣチップ１１の下りバス設定レジスタ及び上りバス設定レジスタにはそれぞれ”０”が設定値として設定され、図１中”ＲＧ１４１”及び”ＲＧ１４２”に示すＩＣチップ１２の下りバス設定レジスタ及び上りバス設定レジスタにはそれぞれ”１”が設定値として設定される。

この時、下りバス設定レジスタの設定値が”１”の場合、各ＩＣチップを構成するバスインターフェイスは、下りバス１３の最後尾であると認識して下りバス１３を介して後段への受信パケットの送信は行なわず、また、上りバス設定レジスタの設定値が”１”の場合、上りバス１４の先頭であると認識して上りバス１４を介して後段からのパケットの受信を行なわないように設計されているものとする。

先ず第１に、下りバス１３に対する送受信の動作、具体的には、バスマスタＩＣチップ８からＩＣチップ１１に対してパケットを伝送する場合を例にとって説明する。

ここで、バスマスタＩＣチップ８は、伝送すべきパケットに対してＩＣチップ１１を識別するためのアドレスとしてＩＣチップ１１のチップＩＤの値である”２”を付加して下りバス１３を介して後段（ＩＣチップ９）に送信するものとする。

図４中”Ｓ２０１”においてＩＣチップ（具体的には、バスインターフェイス）は、下りバス１３を介して前段（バスマスタＩＣチップ１、或いは、ＩＣチップ）からパケットを受信したか否かを判断する。

もし、図４中”Ｓ２０１”において、下りバス１３を介して前段（バスマスタＩＣチップ８、或いは、ＩＣチップ）からパケットを受信したと判断した場合には、図４中”Ｓ２０２”においてＩＣチップ（具体的には、バスインターフェイス）は、下りバス設定レジスタの設定値が”１”であるか否かを判断する。

もし、図４中”Ｓ２０２”において下りバス設定レジスタの設定値が”１”ではないと判断した場合には、図４中”Ｓ２０３”においてＩＣチップ（具体的には、バスインターフェイス）は、受信パケットを下りバス１３を介して後段に転送して図４中”Ｓ２０４”のステップに進む。

また、もし、図４中”Ｓ２０２”において下りバス設定レジスタの設定値が”１”である（下りバス１３の最後尾である）と判断した場合には、ＩＣチップ（具体的には、バスインターフェイス）は、受信パケットの転送を行なわずに図４中”Ｓ２０４”のステップに進む。

具体的には、ＩＣチップ１２の下りバス設定レジスタの設定値は”１”であるので、ＩＣチップ１２を構成する図１中”ＩＦ１４”に示すバスインターフェイスは、後段への受信パケットの転送は行なわない。

図４中”Ｓ２０４”においてＩＣチップ（具体的には、アドレスデコーダ）は、受信パケットが自分宛であるか否かを判断する。

例えば、ＩＣチップ（具体的には、アドレスデコーダ）は、受信パケットに付加されているアドレスと、設定されているチップＩＤとを比較して一致する場合に、受信パケットが自分宛であると判断する。

具体的には、ＩＣチップ１１に設定されているチップＩＤは”２”であり、受信パケットに付加されているアドレスは”２”であり、両者は一致するので、ＩＣチップ１１（具体的には、図１中”ＡＤ１３”に示すアドレスデコーダ）は、受信パケットが自分宛であると判断する。

もし、図４中”Ｓ２０４”において受信パケットが自分宛であると判断した場合には、図４中”Ｓ２０５”においてＩＣチップは、受信パケットに対する情報処理を行うと共に図４中”Ｓ２０１”に示すステップに戻り、もし、図４中”Ｓ２０４”において受信パケットが自分宛ではないと判断した場合には、図４中”Ｓ２０１”に示すステップに戻る。

第２に、上りバス１４に対する送受信の動作を説明する。具体的には、ＩＣチップ１２からパケットをバスマスタＩＣチップ８に対して送信するものとする。

図５中”Ｓ３０１”においてＩＣチップ（具体的には、バスインターフェイス）は、上りバス設定レジスタの設定値が”１”であるか否かを判断する。

もし、図５中”Ｓ３０１”において上りバス設定レジスタの設定値が”１”ではないと判断した場合には、図５中”Ｓ３０２”においてＩＣチップ（具体的には、バスインターフェイス）は、上がりバス１４からパケットを受信したか否かを判断する。

もし、図５中”Ｓ３０２”において上りバス１４からパケットを受信したと判断した場合には、図５中”Ｓ３０３”においてＩＣチップ（具体的には、バスインターフェイス）は、受信パケットを上りバス１４を介して前段に転送して図５中”Ｓ３０１”のステップに戻る。

一方、図５中”Ｓ３０１”において上りバス設定レジスタの設定値が”１”であると判断した場合、並びに、図５中”Ｓ３０２”において上りバス１４からパケットを受信していない判断した場合には、図５中”Ｓ３０４”においてＩＣチップ（具体的には、バスインターフェイス）は、バスマスタＩＣチップ８にパケットを送信するか否かを判断する。

もし、図５中”Ｓ３０４”においてバスマスタＩＣチップ８にパケットを送信すると判断した場合には、図５中”Ｓ３０５”においてＩＣチップ（具体的には、バスインターフェイス）は、バスマスタＩＣチップ８に送信するパケットを上りバス１４を介して前段に送信すると共に図５中”Ｓ３０１”のステップに戻る。

具体的には、ＩＣチップ１２の上りバス設定レジスタの設定値は”１”であるので、バスマスタＩＣチップ８にパケットを送信すると判断した場合には、上りバス１４からのパケットの受信有無を判断することなく、ＩＣチップ１２（具体的には、図１中”ＩＦ１４”に示すバスインターフェイス）は、送信するパケットを上りバス１４を介して前段に送信する。

一方、上りバス１４の先頭ではないＩＣチップ、例えば、ＩＣチップ１０からパケットをバスマスタＩＣチップ８に対して送信する場合には、ＩＣチップ１０（具体的には、図１中”ＩＦ１２”に示すバスインターフェイス）は、上りバス１４を介して後段から受信されるパケットが存在しないことを確認した上で、送信するパケットを上りバス１４を介して前段に送信することになる。

最後に、図５中”Ｓ３０４”においてバスマスタＩＣチップ８にパケットを送信しないと判断した場合には、ＩＣチップ（具体的には、バスインターフェイス）は、図５中”Ｓ３０１”のステップに戻る。

この結果、各ＩＣチップに下りバス設定レジスタ及び上りバス設定レジスタを設け、下りバス設定レジスタの設定値が”１”の場合、下りバス１３の最後尾であると認識して後段への受信パケットの送信は行なわず、また、上りバス設定レジスタの設定値が”１”の場合、上りバス１４の先頭であると認識して上りバス１４を介して後段からのパケットの受信を行なわないように各ＩＣチップを構成するバスインターフェイスを設計することにより、構成変更に容易に対応が可能になる。

例えば、図６はＩＣチップを削減した場合のデータ伝送システムの一実施例を示す構成ブロック図であり、８，９，１０，１３，１４，”ＴＭ１１”，”ＴＭ１２”，”ＡＤ１１”，”ＡＤ１２”，”ＩＦ１１”，”ＩＦ１２”，”ＲＧ１１１”，”ＲＧ１１２”，”ＲＧ１２１”及び”ＲＧ１２２”は図１と同一符号を付してある。

具体的には、ＩＣチップ１１及び１２を削減したものであり、残されたＩＣチップ９及び１０のチップＩＤ設定端子”ＴＭ１１”及び”ＴＭ１２”に設定されている値は前述の通り”０”及び”１”である。

図６において、ＩＣチップ１１及び１２が削減されたため、ＩＣチップ１０が下りバス１３の最後尾となると共に上りバス１４の先頭となっている。

ここで、図７は各ＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値の一例を示す表であり、ＩＣチップ１０の下りバス設定レジスタ”ＲＧ１２１”及び上りバス設定レジスタ”ＲＧ１２２”の設定値をそれぞれ”１”に設定することにより、ＩＣチップ９及び１０を構成するバスインターフェイス（”ＩＦ１１”及び”ＩＦ１２”）の設計を変更することなく構成の変更に対応することができる。

また、例えば、図８はＩＣチップを並び替えた場合のデータ伝送システムの一実施例を示す構成ブロック図であり、８〜１４，”ＴＭ１１”，”ＴＭ１２”，”ＴＭ１３”，”ＴＭ１４”，”ＡＤ１１”，”ＡＤ１２”，”ＡＤ１３”，”ＡＤ１４”，”ＩＦ１１”，”ＩＦ１２”，”ＩＦ１３”，”ＩＦ１４”，”ＲＧ１１１”，”ＲＧ１１２”，”ＲＧ１２１”，”ＲＧ１２２”，”ＲＧ１３１”，”ＲＧ１３２”，”ＲＧ１４１”及び”ＲＧ１４２”は図１と同一符号を付してある。

具体的には、２段目、３段目、４段目及び５段目のＩＣチップとして、ＩＣチップ１２，１１，１０及びＩＣチップ９を並び替えて配置したものであり、ＩＣチップ９，１０，１１及びＩＣチップ１２のチップＩＤ設定端子”ＴＭ１１”，”ＴＭ１２”，”ＴＭ１３”及び”ＴＭ１４”に設定されている値は前述の通り”０”，”１”，”２”及び”３”である。

図８において、各ＩＣチップが並び替えられたため、ＩＣチップ１２が下りバス１３の最後尾となると共に上りバス１４の先頭となっている。

ここで、図９は各ＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値の一例を示す表であり、ＩＣチップ１２の下りバス設定レジスタ”ＲＧ１１１”及び上りバス設定レジスタ”ＲＧ１１２”の設定値をそれぞれ”１”に設定、それ以外のＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値を”０”に設定することにより、ＩＣチップ９〜１２を構成するバスインターフェイス（”ＩＦ１１”〜”ＩＦ１４”）の設計を変更することなく構成の変更に対応することができる。

最後に、例えば、図１０は上りバス１４の接続方法を変更した場合のデータ伝送システムの一実施例を示す構成ブロック図であり、８〜１４，”ＴＭ１１”，”ＴＭ１２”，”ＴＭ１３”，”ＴＭ１４”，”ＡＤ１１”，”ＡＤ１２”，”ＡＤ１３”，”ＡＤ１４”，”ＩＦ１１”，”ＩＦ１２”，”ＩＦ１３”，”ＩＦ１４”，”ＲＧ１１１”，”ＲＧ１１２”，”ＲＧ１２１”，”ＲＧ１２２”，”ＲＧ１３１”，”ＲＧ１３２”，”ＲＧ１４１”及び”ＲＧ１４２”は図１と同一符号を付してある。

具体的には、ＩＣチップ９，１０，１１及びＩＣチップ１２、バスマスタＩＣチップ８の順番で接続して上りバス１４を構成したものであり、ＩＣチップ９，１０，１１及びＩＣチップ１２のチップＩＤ設定端子”ＴＭ１１”，”ＴＭ１２”，”ＴＭ１３”及び”ＴＭ１４”に設定されている値は前述の通り”０”，”１”，”２”及び”３”である。

図１０において、上りバス１４の接続関係が変更されたため、ＩＣチップ１２が下りバス１３の最後尾となると共にＩＣチップ９が上りバス１４の先頭となっている。

ここで、図１１は各ＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値の一例を示す表であり、ＩＣチップ１２の下りバス設定レジスタ”ＲＧ１４１”及びＩＣチップ９の上りバス設定レジスタ”ＲＧ１１２”の設定値をそれぞれ”１”に設定、それ以外のＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値を”０”に設定することにより、ＩＣチップ９〜１２を構成するバスインターフェイス（”ＩＦ１１”〜”ＩＦ１４”）の設計を変更することなく構成の変更に対応することができる。

なお、図１に示す実施例では、下りバス設定レジスタの設定値が”１”の場合、各ＩＣチップを構成するバスインターフェイスは、下りバス１３の最後尾であると認識し、また、上りバス設定レジスタの設定値が”１”の場合、上りバス１４の先頭であると認識しているが、下りバス設定レジスタ及び上りバス設定レジスタの設定値が”１”である必要性はなく、特定の値の設定値であれば任意の値であって構わない。

また、下りバス１３の最後尾であると認識させ、上りバス１４の先頭であると認識させるために、下りバス設定レジスタの設定値と上りバス設定レジスタの設定値とを同じ値にする必要性はない。

また、図１に示す実施例では、各ＩＣチップに下りバス設定レジスタ及び上りバス設定レジスタを設けているが、レジスタではなく下りバス設定端子及び上りバス設定端子を設けても構わない。

また、下りバス１３の最後尾と上りバス１４の先頭が同一のＩＣチップとなる場合には下りバス設定レジスタ及び上りバス設定レジスタを統合して１つのバス設定レジスタとしても構わないし、１つのバス設定端子としても構わない。

また、下りバス及び上りバスは、各ＩＣチップを数珠つなぎして接続するディジーチェーンバスであり、シリアルであってもパラレルであっても構わないし、バスビット幅と言ったバスの形式は問わない。

本発明に係るデータ伝送システムの一実施例を示す構成ブロック図である。 各ＩＣチップのチップＩＤ設定端子への設定値（チップＩＤ）の一例を示す表である。 ＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値の一例を示す表である。 各ＩＣチップの下りバスに対する送受信の動作を説明するフロー図である。 各ＩＣチップの上りバスに対する送受信の動作を説明するフロー図である。 ＩＣチップを削減した場合のデータ伝送システムの一実施例を示す構成ブロック図である。 各ＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値の一例を示す表である。 ＩＣチップを並び替えた場合のデータ伝送システムの一実施例を示す構成ブロック図である。 各ＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値の一例を示す表である。 上りバスの接続方法を変更した場合のデータ伝送システムの一実施例を示す構成ブロック図である。 各ＩＣチップの下りバス設定レジスタ及び上りバス設定レジスタの設定値の一例を示す表である。 従来のデータ伝送システムの一例を示す構成ブロック図である。 各ＩＣチップのチップＩＤ設定端子への設定値（チップＩＤ）の一例を示す表である。 各ＩＣチップの下りバスに対する送受信の動作を説明するフロー図である。 各ＩＣチップの上りバスに対する送受信の動作を説明するフロー図である。 ＩＣチップを削減した場合のデータ伝送システムの一例を示す構成ブロック図である。 ＩＣチップを並び替えた場合のデータ伝送システムの一例を示す構成ブロック図である。 上りバスの接続方法を変更した場合のデータ伝送システムの一例を示す構成ブロック図である。

符号の説明

１，８ バスマスタＩＣチップ
２，３，４，５，９，１０，１１，１２ ＩＣチップ
６，１３ 下りバス
７，１４ 上りバス

Claims (7)

1. 複数のＩＣチップをディジーチェーン接続してデータ伝送を行なうデータ伝送システムにおいて、
   バスの制御を行うバスマスタＩＣチップと、
   このバスマスタＩＣチップと下りバス及び上りバスによりディジーチェーン接続され受信パケットの中継及び処理を行なうと共に、下りバス設定レジスタの設定値が特定の値の場合に前記下りバスの最後尾であると認識して前記下りバスを介して後段への受信パケットの送信は行なわず、上りバス設定レジスタの設定値が特定の値の場合に前記上りバスの先頭であると認識して前記上りバスを介して後段からのパケットの受信を行なわない複数のＩＣチップと
   を備えたことを特徴とするデータ伝送システム。
2. 前記複数のＩＣチップが、
   前記複数のＩＣチップを識別するためのチップＩＤが設定されたチップＩＤ設定端子と、
   前記チップＩＤに基づき前記受信パケットが自分宛であるか否かを判断するアドレスデコーダと、
   前記受信パケットの中継を行なうと共に前記下りバス設定レジスタの設定値が特定の値の場合に前記下りバスを介して後段への前記受信パケットの送信は行なわず、前記上りバス設定レジスタの設定値が特定の値の場合に前記上りバスを介して後段からのパケットの受信を行なわないバスインターフェイスとから構成されたことを特徴とする
   請求項１記載のデータ伝送システム。
3. 前記複数のＩＣチップが、
   前記下りバスを介して前段からパケットを受信し且つ前記下りバス設定レジスタの設定値が特定の値でない場合に前記受信パケットを前記下りバスを介して後段に転送し、
   前記受信パケットが自分宛である場合に前記受信パケットに対する情報処理を行うことを特徴とする
   請求項１記載のデータ伝送システム。
4. 前記複数のＩＣチップが、
   前記上りバス設定レジスタの設定値が特定の値ではなく且つ前記上りバスを介して後段からパケットを受信した場合に受信パケットを前記上りバスを介して前段に転送し、
   前記上りバス設定レジスタの設定値が特定の値の場合、若しくは、前記上りバス設定レジスタの設定値が特定の値ではなく且つ前記上りバスを介して後段からパケットを受信していない場合であって、前記バスマスタＩＣチップにパケットを送信する場合に前記バスマスタＩＣチップに送信するパケットを前記上りバスを介して前段に送信することを特徴とする
   請求項１記載のデータ伝送システム。
5. 前記下りバス設定レジスタ及び前記上りバス設定レジスタの代わりに下りバス設定端子及び上りバス設定端子を有することを特徴とする
   請求項１乃至請求項４のいずれかに記載のデータ伝送システム。
6. 前記下りバス設定レジスタ及び前記上りバス設定レジスタを統合して１つのバス設定レジスタとしたことを特徴とする
   請求項１乃至請求項４のいずれかに記載のデータ伝送システム。
7. 前記下りバス設定端子及び前記上りバス設定端子を統合して１つのバス設定端子としたことを特徴とする
   請求項５記載のデータ伝送システム。

Images