JP5012430B2 - DC test equipment and semiconductor test equipment - Google Patents

DC test equipment and semiconductor test equipment Download PDF

Info

Publication number
JP5012430B2
JP5012430B2 JP2007289638A JP2007289638A JP5012430B2 JP 5012430 B2 JP5012430 B2 JP 5012430B2 JP 2007289638 A JP2007289638 A JP 2007289638A JP 2007289638 A JP2007289638 A JP 2007289638A JP 5012430 B2 JP5012430 B2 JP 5012430B2
Authority
JP
Japan
Prior art keywords
unit
current
test
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007289638A
Other languages
Japanese (ja)
Other versions
JP2009115647A (en
Inventor
勇 小浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007289638A priority Critical patent/JP5012430B2/en
Publication of JP2009115647A publication Critical patent/JP2009115647A/en
Application granted granted Critical
Publication of JP5012430B2 publication Critical patent/JP5012430B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、被試験デバイスに対する直流試験を行う直流試験装置、及び当該装置を備える半導体試験装置に関する。   The present invention relates to a DC test apparatus that performs a DC test on a device under test, and a semiconductor test apparatus including the apparatus.

半導体試験装置を用いた被試験デバイスの試験は、直流試験と交流試験とに大別される。ここで、直流試験とは、被試験デバイスの特定のピンに直流信号を印加したときに測定される直流信号が予め定められた規格内であるか否かを判定する試験であり、交流試験とは、パルス状の試験信号を被試験デバイスに印加したときに、期待通りの信号が得られるか否かを判定する試験である。   A test of a device under test using a semiconductor test apparatus is roughly divided into a DC test and an AC test. Here, the DC test is a test for determining whether or not a DC signal measured when a DC signal is applied to a specific pin of a device under test is within a predetermined standard. Is a test for determining whether or not an expected signal can be obtained when a pulsed test signal is applied to a device under test.

上記の直流試験は、電圧印加電流測定試験（ＶＦＩＭ試験）、電流印加電圧測定試験（ＩＦＶＭ試験）、及び電流印加電流測定試験（ＩＦＩＭ試験）に大別される。ここで、ＶＦＩＭ試験とは、被試験デバイスの特定のピンに電圧を印加したときにそのピンから出力される電流を測定する試験である。また、ＩＦＶＭ試験とは被試験デバイスの特定のピンに電流を印加したときにそのピンに現れる電圧を測定する試験であり、ＩＦＩＭ試験とは被試験デバイスの特定のピンに電流を印加したときにそのピンから出力される電流を測定する試験である。尚、被試験デバイスの特定のピンに電圧を印加したときにそのピンとは異なるピンに現れる電圧を測定する電圧印加電圧測定試験（ＶＦＶＭ試験）もある。   The DC test is roughly classified into a voltage application current measurement test (VFIM test), a current application voltage measurement test (IFVM test), and a current application current measurement test (IFIM test). Here, the VFIM test is a test for measuring a current output from a pin when a voltage is applied to a specific pin of the device under test. The IFVM test is a test for measuring a voltage appearing at a specific pin of the device under test when the current is applied to the specific pin of the device under test. The IFIM test is a test when a current is applied to a specific pin of the device under test. This is a test to measure the current output from the pin. There is also a voltage application voltage measurement test (VFVM test) that measures a voltage appearing on a pin different from that pin when a voltage is applied to a specific pin of the device under test.

図４は、従来の直流試験装置の要部構成を示すブロック図である。図４に示す通り、従来の直流試験装置１００は、電圧発生回路１０１、電流発生回路１０２、誤差検出回路１０３、出力アンプ１０４、電流検出回路１０５、電圧バッファ１０６、選択回路１０７、及び測定回路１０８を備えており、ＶＦＩＭ試験及びＩＦＶＭ試験が可能である。ＶＦＩＭ試験を行う場合には被試験デバイス（以下、ＤＵＴ（Device Under Test）という）２００のピンＰ１００に所定の電圧ＶＯを印加したときにピンＰ１００に流れる電流ＩＯを測定し、ＩＦＶＭ試験を行う場合にはＤＵＴ２００のピンＰ１００に所定の電流ＩＯを流したときにピンＰ１００に現れる電圧ＶＯを測定する。 FIG. 4 is a block diagram showing a main configuration of a conventional DC test apparatus. As shown in FIG. 4, a conventional DC test apparatus 100 includes a voltage generation circuit 101, a current generation circuit 102, an error detection circuit 103, an output amplifier 104, a current detection circuit 105, a voltage buffer 106, a selection circuit 107, and a measurement circuit 108. The VFIM test and the IFVM test are possible. When the VFIM test is performed, the current I O flowing through the pin P100 when a predetermined voltage V O is applied to the pin P100 of the device under test (hereinafter referred to as DUT (Device Under Test)) 200 is measured, and the IFVM test is performed. In the case of performing the measurement, the voltage V O appearing at the pin P100 when a predetermined current IO is passed through the pin P100 of the DUT 200 is measured.

ＶＦＩＭ試験を行う場合には、直流試験装置１００は、電圧発生回路１０１から出力される目標電圧（ＤＵＴ２００のピンＰ１００に印加される電圧を電圧ＶＯにする電圧）と、電圧バッファ１０６から出力される実電圧（ＤＵＴ２００のピンＰ１００に実際に現れている電圧）との差を示す誤差信号を誤差検出回路１０３で求め、この誤差信号を出力アンプ１０４で増幅してピンＰ１００に印加することにより、ＤＵＴ２００のピンＰ１００に現れる電圧を電圧ＶＯにする。そして、ピンＰ１００に電圧ＶＯが印加されているときに、電流検出回路１０５に流れる電流ＩＯを電圧に変換して選択回路１０７を介して測定回路１０８で測定することにより、ＤＵＴ２００のピンＰ１００に流れる電流ＩＯを測定する。 When performing VFIM test, a DC test apparatus 100 includes a (voltage voltage to the voltage V O of which is applied to pin P100 of DUT 200) a target voltage output from the voltage generating circuit 101, is output from the voltage buffer 106 The error detection circuit 103 obtains an error signal indicating a difference from the actual voltage (the voltage actually appearing on the pin P100 of the DUT 200), and the error signal is amplified by the output amplifier 104 and applied to the pin P100. the voltage appearing at the pin P100 of DUT200 to voltage V O. Then, when the voltage V O is applied to the pin P100, the current I O flowing through the current detection circuit 105 is converted into a voltage and measured by the measurement circuit 108 via the selection circuit 107, whereby the pin P100 of the DUT 200 is measured. Measure the current IO flowing in the.

これに対し、ＩＦＶＭ試験を行う場合には、直流試験装置１００は、電流発生回路１０２から出力される目標電流（ＤＵＴ２００のピンＰ１００に流れる電流を電流ＩＯにする電流）と、電流検出回路１０５が備えるアンプ１５０から出力される測定値（ＤＵＴ２００のピンＰ１００に実際に流れている電流を電圧に変換した値）との差を示す誤差信号を誤差検出回路１０３で求め、この誤差信号を出力アンプ１０４で増幅してピンＰ１００に印加することにより、ＤＵＴ２００のピンＰ１００に流れる電流を電流ＩＯにする。そして、ピンＰ１００に電流ＩＯが流れているときに、電圧バッファ１０６から出力される実電圧（ＤＵＴ２００のピンＰ１００に実際に現れている電圧）を選択回路１０７を介して測定回路１０８で測定することにより、ＤＵＴ２００のピンＰ１００に現れている電圧ＶＯを測定する。 On the other hand, when performing the IFVM test, the DC test apparatus 100 includes a target current output from the current generation circuit 102 (a current that flows through the pin P100 of the DUT 200 to a current IO ) and a current detection circuit 105. An error signal indicating a difference from a measured value (a value obtained by converting a current actually flowing through the pin P100 of the DUT 200 into a voltage) is obtained by the error detection circuit 103, and the error signal is output to the output amplifier. By amplifying at 104 and applying it to the pin P100, the current flowing through the pin P100 of the DUT 200 becomes the current IO . When the current IO flows through the pin P100, the measurement circuit 108 measures the actual voltage output from the voltage buffer 106 (the voltage actually appearing at the pin P100 of the DUT 200) via the selection circuit 107. it allows measuring the voltage V O appearing on pin P100 of DUT 200.

ここで、図４に示す通り、電流検出回路１０５は、出力アンプ１０４の出力端に接続される接続点Ｃ１０１と、ＤＵＴ２００のピンＰ１００に接続される接続点Ｃ１０２との間に、抵抗１１１及びスイッチ１２１からなる回路、抵抗１１２及びスイッチ１２２からなる回路、及び抵抗１１３及びスイッチ１２３からなる回路が並列に接続されている。抵抗１１１〜１１３は電流検出回路１０５に流れる電流ＩＯを電圧に変換するための抵抗であって各々の抵抗値が異なるため、スイッチ１２１〜１２３のオン状態・オフ状態を切り替えることにより、電流ＩＯの測定レンジを変えることができる。尚、スイッチ１３１〜１３３は、スイッチ１２１〜１２３と連動してそれぞれオン状態・オフ状態になり、アンプ１５０の反転入力端に接続された抵抗１１１〜１１３の端部とは異なる端部をアンプ１５０の非反転入力端に接続するものである。 Here, as shown in FIG. 4, the current detection circuit 105 includes a resistor 111 and a switch between a connection point C101 connected to the output terminal of the output amplifier 104 and a connection point C102 connected to the pin P100 of the DUT 200. A circuit composed of 121, a circuit composed of a resistor 112 and a switch 122, and a circuit composed of a resistor 113 and a switch 123 are connected in parallel. The resistors 111 to 113 are resistors for converting the current IO flowing in the current detection circuit 105 into a voltage, and each has a different resistance value. Therefore, by switching the on / off states of the switches 121 to 123, the current I The measuring range of O can be changed. The switches 131 to 133 are turned on and off in conjunction with the switches 121 to 123, respectively, and an end portion different from the ends of the resistors 111 to 113 connected to the inverting input end of the amplifier 150 is connected to the amplifier 150. Is connected to the non-inverting input terminal.

また、接続点Ｃ１０１，Ｃ１０２の間には、２つのダイオードが直列接続された第１バイパス回路と、第１バイパス回路とは整流方向が反対になるように２つのダイオードが直列接続された第２バイパス回路とが並列接続されてなる保護回路１４０が設けられている。この保護回路１４０は、抵抗１１１〜１１３の何れかに流れる電流ＩＯがその抵抗によって定まる測定レンジの最大電流を超過する場合に、第１又は第２バイパス回路をなすダイオードがオン状態になってその抵抗に流れる電流ＩＯをバイパスすることにより、その抵抗を保護するものである。 Further, between the connection points C101 and C102, a first bypass circuit in which two diodes are connected in series and a second bypass in which two diodes are connected in series so that the rectification direction is opposite to that of the first bypass circuit. A protection circuit 140 is provided in which a bypass circuit is connected in parallel. In the protection circuit 140, when the current IO flowing in any of the resistors 111 to 113 exceeds the maximum current of the measurement range determined by the resistance, the diode that forms the first or second bypass circuit is turned on. By bypassing the current IO flowing through the resistor, the resistor is protected.

尚、以下の特許文献１には、被測定デバイスに電圧を印加して被測定デバイスの電流を測定する従来の半導体試験装置の詳細が開示されている。
特開２００１−１６６００５号公報 The following Patent Document 1 discloses details of a conventional semiconductor test apparatus that applies a voltage to a device under measurement and measures a current of the device under measurement.
JP 2001-166005 A

ところで、従来の直流試験装置１００では、スイッチ１２１〜１２３のオン状態・オフ状態を切り替えることによってＶＦＩＭ試験における電流ＩＯの測定レンジを変えれば、ＤＵＴ２００のピンＰ１００に１Ａ（アンペア）程度の大電流が流れる場合であっても、数十μＡ程度の微小な電流が流れる場合であっても測定することはできる。しかしながら、例えば大電流に交流成分が重畳されているときに、その交流成分の電流変化率を高精度且つ高速に測定するのは困難であるという問題がある。 By the way, in the conventional DC test apparatus 100, if the measurement range of the current IO in the VFIM test is changed by switching the on / off states of the switches 121 to 123, a large current of about 1 A (ampere) is applied to the pin P100 of the DUT 200. Can be measured even when a small current of about several tens of μA flows. However, for example, when an alternating current component is superimposed on a large current, there is a problem that it is difficult to measure the current change rate of the alternating current component with high accuracy and high speed.

同様に、ＩＦＶＭ試験を行う場合にも、ＤＵＴ２００のピンＰ１００に現れる電圧にリップル成分が重畳しているときには、これを高精度且つ高速に測定するのは困難である。従来、このようなリップル成分を測定するには専用の高価な測定機器を用意して測定条件の再設定等を行った上で測定を行う必要があったため、試験に長時間を要するとともに試験に要するコスト上昇を招く一因になっていた。   Similarly, when the IFVM test is performed, if a ripple component is superimposed on the voltage appearing on the pin P100 of the DUT 200, it is difficult to measure this with high accuracy and at high speed. Conventionally, in order to measure such ripple components, it has been necessary to prepare a dedicated expensive measuring instrument and perform measurement after resetting the measurement conditions. It was one of the causes of the cost increase.

本発明は上記事情に鑑みてなされたものであり、大幅なコスト上昇を招かずに電流変化率やリップル成分を高精度且つ高速に測定することとができる直流試験装置、及び当該装置を備える半導体試験装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and a DC test apparatus capable of measuring a current change rate and a ripple component with high accuracy and high speed without causing a significant cost increase, and a semiconductor including the apparatus. An object is to provide a test apparatus.

上記課題を解決するために、本発明の直流試験装置は、被試験デバイス（５０）に所定の電圧又は電流を印加する直流信号印加部（１１〜１４）と、前記被試験デバイスに流れる電流及び被試験デバイスに現れる電圧を検出する検出部（１５、１６）と、前記検出部の検出結果に基づいて前記被試験デバイスに流れる電流又は被試験デバイスに現れる電圧を測定する測定部（２２）とを備える直流試験装置（１、２）において、前記検出部から得られる検出結果の直流成分を遮断するフィルタ部（１８）と、前記フィルタ部の時定数を変更して前記直流成分に対する前記フィルタ部のセトリング時間を変える時定数変更部（１９、２３）と、前記フィルタ部から出力される前記直流成分が遮断された前記検出結果を増幅して前記測定部に出力する増幅部（２０）とを備えることを特徴としている。
この発明によると、被測定デバイスに流れた電流又は被測定デバイスに現れた電圧の検出結果が出力部から出力されるとフィルタ部において直流成分が遮断され、フィルタ部を透過した直流成分が遮断された検出結果が増幅部で増幅されてから測定部に入力される。
また、本発明の直流試験装置は、前記フィルタ部が、コンデンサ（１８ａ）及び抵抗（１８ｂ）を有するハイパスフィルタを備えており、前記時定数変更部は、前記ハイパスフィルタが有する前記抵抗に対して並列接続された抵抗（１９ａ）及びスイッチ（１９ｂ）からなる高速充電回路（１９）と、当該高速充電回路をなすスイッチの開閉状態を制御する制御装置（２３）とを備えることを特徴としている。
また、本発明の直流試験装置は、前記検出部の検出結果と前記増幅部の出力との何れか一方を選択して前記測定部に出力する第１選択部（２１）を備えることを特徴としている。
また、本発明の直流試験装置は、前記検出部で検出された電流及び電圧の何れか一方を選択して前記フィルタ部及び前記第１選択部に出力する第２選択部（１７）を備えることを特徴としている。
また、本発明の直流試験装置は、前記検出部が、前記被試験デバイスに現れる電圧を検出する電圧バッファ（１６）と、前記被試験デバイスの異なるピンに接続されて、前記電圧バッファに接続させる前記被試験デバイスのピンを切り替える複数のスイッチ（４１ａ〜４１ｃ）とを備えることを特徴としている。
本発明の半導体試験装置は、被試験デバイス（５０）に試験信号を印加して得られる信号を用いて前記被試験デバイスの試験を行う半導体試験装置において、上記の何れかに記載の直流試験装置を少なくとも１つ備えることを特徴としている。 In order to solve the above problems, a DC test apparatus according to the present invention includes a DC signal application unit (11-14) for applying a predetermined voltage or current to a device under test (50), a current flowing through the device under test, and A detection unit (15, 16) for detecting a voltage appearing in the device under test, and a measurement unit (22) for measuring a current flowing through the device under test or a voltage appearing in the device under test based on a detection result of the detection unit; In a DC test apparatus (1, 2) comprising: a filter unit (18) for blocking a DC component of a detection result obtained from the detection unit; and the filter unit for the DC component by changing a time constant of the filter unit the output of the constant changing unit when changing the settling time (19, 23), the measuring unit amplifies the detection result the DC component to be output is cut off from the filter unit It is characterized in that it comprises an amplifying unit (20) that.
According to this invention, when the detection result of the current flowing through the device under test or the voltage appearing at the device under test is output from the output unit, the DC component is blocked at the filter unit, and the DC component transmitted through the filter unit is blocked. The detected result is amplified by the amplifying unit and then input to the measuring unit .
Further , in the DC test apparatus of the present invention, the filter unit includes a high-pass filter having a capacitor (18a) and a resistor (18b), and the time constant changing unit is adapted to the resistance of the high-pass filter. A high-speed charging circuit (19) including a resistor (19a) and a switch (19b) connected in parallel and a control device (23) for controlling the open / closed state of the switch forming the high-speed charging circuit are provided.
In addition, the DC test apparatus of the present invention includes a first selection unit (21) that selects any one of a detection result of the detection unit and an output of the amplification unit and outputs the selected result to the measurement unit. Yes.
The DC test apparatus of the present invention further includes a second selection unit (17) that selects any one of the current and the voltage detected by the detection unit and outputs them to the filter unit and the first selection unit. It is characterized by.
In the DC test apparatus of the present invention, the detection unit is connected to a voltage buffer (16) for detecting a voltage appearing in the device under test and a different pin of the device under test, and is connected to the voltage buffer. And a plurality of switches (41a to 41c) for switching pins of the device under test.
The semiconductor test apparatus according to the present invention is the semiconductor test apparatus for testing the device under test using a signal obtained by applying a test signal to the device under test (50). It is characterized by providing at least one.

本発明によれば、フィルタ部において検出部の検出結果から直流成分を遮断するとともに、フィルタ部を通過した検出結果（直流成分が遮断された検出結果）を増幅した上で測定部で測定を行っているため、被測定デバイスに流れる電流に重畳された交流成分の電流変化率や被測定デバイスに現れる電圧に重畳されたリップル成分を高精度に測定することとができるという効果がある。
また、本発明によれば、時定数変更部を用いてフィルタ部の時定数を変更して直流成分に対するフィルタ部のセトリング時間を変えているため、上記の電流変化率やリップル成分の測定を高速に行うことができるという効果がある。
更に、本発明によれば、従来の構成にフィルタ部及び増幅部が追加されただけであるため、大幅なコスト上昇を招くことも無い。 According to the present invention, the filter unit blocks the DC component from the detection result of the detection unit, and amplifies the detection result that has passed through the filter unit (the detection result of blocking the DC component) and then performs measurement at the measurement unit. Therefore, there is an effect that the current change rate of the AC component superimposed on the current flowing in the device under measurement and the ripple component superimposed on the voltage appearing in the device under measurement can be measured with high accuracy.
In addition, according to the present invention, since the time constant of the filter unit is changed by using the time constant changing unit to change the settling time of the filter unit with respect to the DC component, the current change rate and the ripple component can be measured at high speed. There is an effect that can be performed.
Furthermore, according to the present invention, since only the filter unit and the amplification unit are added to the conventional configuration, the cost is not significantly increased.

以下、図面を参照して本発明の実施形態による直流試験装置及び半導体試験装置について詳細に説明する。   Hereinafter, a DC test apparatus and a semiconductor test apparatus according to embodiments of the present invention will be described in detail with reference to the drawings.

〔第１実施形態〕
図１は、本発明の第１実施形態による直流試験装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の直流試験装置１は、電圧発生回路１１（直流信号印加部）、電流発生回路１２（直流信号印加部）、誤差検出回路１３（直流信号印加部）、出力アンプ１４（直流信号印加部）、電流検出回路１５（検出部）、電圧バッファ１６（検出部）、選択回路１７（第２選択部）、ハイパスフィルタ１８（フィルタ部）、高速充電回路１９（時定数変更部）、増幅回路２０（増幅部）、経路選択回路２１（第１選択部）、測定回路２２（測定部）、及びコントローラ２３（時定数変更部、制御装置）を備えており、ＶＦＩＭ試験及びＩＦＶＭ試験が可能な装置である。 [First Embodiment]
FIG. 1 is a block diagram showing a main configuration of a DC test apparatus according to the first embodiment of the present invention. As shown in FIG. 1, a DC test apparatus 1 according to this embodiment includes a voltage generation circuit 11 (DC signal application unit), a current generation circuit 12 (DC signal application unit), an error detection circuit 13 (DC signal application unit), and an output. Amplifier 14 (DC signal application unit), current detection circuit 15 (detection unit), voltage buffer 16 (detection unit), selection circuit 17 (second selection unit), high-pass filter 18 (filter unit), fast charging circuit 19 (hours) A constant changing unit), an amplifier circuit 20 (amplifying unit), a path selection circuit 21 (first selection unit), a measurement circuit 22 (measurement unit), and a controller 23 (time constant changing unit, control device), and VFIM It is a device capable of testing and IFVM testing.

ＶＦＩＭ試験を行う場合には被試験デバイス（ＤＵＴ）５０のピンＰ１に所定の電圧ＶＯを印加したときにピンＰ１に流れる電流ＩＯを測定し、ＩＦＶＭ試験を行う場合にはＤＵＴ５０のピンＰ１に所定の電流を流したときにピンＰ１に現れる電圧ＶＯを測定する。尚、本実施形態の直流試験装置１は、ＤＵＴ５０に試験信号を印加して得られる信号に基づいてＤＵＴ５０のパス／フェイルの試験を行う半導体試験装置に複数設けられているものとする。 When performing VFIM test measures the current I O flowing to the pin P1 at the time of applying the predetermined voltage V O to the pin P1 of 50 device under test (DUT), the pin of DUT50 when performing IFVM test P1 The voltage V O appearing at the pin P1 when a predetermined current is passed through is measured. Note that a plurality of DC test apparatuses 1 according to the present embodiment are provided in a semiconductor test apparatus that performs a pass / fail test of the DUT 50 based on a signal obtained by applying a test signal to the DUT 50.

電圧発生回路１１は、ＤＵＴ５０のピンＰ１に印加される電圧を電圧ＶＯにする目標電圧を出力する。電流発生回路１２は、ＤＵＴ５０のピンＰ１に流れる電流を電流ＩＯにする目標電流を出力する。誤差検出回路１３は、電圧発生回路１１からの目標電圧と電圧バッファ１６から出力される実電圧（ＤＵＴ５０のピンＰ１に実際に現れている電圧）との差を示す誤差信号、又は、電流発生回路１２からの目標電流と電流検出回路１５が備えるアンプ３６から出力される測定値（ＤＵＴ５０のピンＰ１に実際に流れている電流を電圧に変換した値）との差を示す誤差信号を出力する。 Voltage generating circuit 11 outputs a target voltage that the voltage applied to pin P1 of DUT50 the voltage V O. The current generation circuit 12 outputs a target current that makes the current flowing through the pin P1 of the DUT 50 the current IO . The error detection circuit 13 is an error signal indicating the difference between the target voltage from the voltage generation circuit 11 and the actual voltage output from the voltage buffer 16 (the voltage actually appearing on the pin P1 of the DUT 50), or a current generation circuit. 12 outputs an error signal indicating a difference between the target current from 12 and the measured value output from the amplifier 36 included in the current detection circuit 15 (the value obtained by converting the current actually flowing through the pin P1 of the DUT 50 into a voltage).

出力アンプ１４は、誤差検出回路１３から出力される誤差信号を所定の増幅率で増幅して出力する。電流検出回路１５は、出力アンプ１４とＤＵＴ５０との間に設けられており、ＤＵＴ５０に流れる電流ＩＯを検出する。ここで、図１に示す通り、電流検出回路１５は、出力アンプ１４の出力端に接続される接続点Ｃ１と、ＤＵＴ５０のピンＰ１に接続される接続点Ｃ２との間に、抵抗３１ａ及びスイッチ３２ａからなる回路、抵抗３１ｂ及びスイッチ３２ｂからなる回路、及び抵抗３１ｃ及びスイッチ３２ｃからなる回路が並列に接続されている。 The output amplifier 14 amplifies the error signal output from the error detection circuit 13 with a predetermined amplification factor and outputs the amplified error signal. The current detection circuit 15 is provided between the output amplifier 14 and the DUT 50 and detects a current IO flowing in the DUT 50. Here, as shown in FIG. 1, the current detection circuit 15 includes a resistor 31a and a switch between a connection point C1 connected to the output terminal of the output amplifier 14 and a connection point C2 connected to the pin P1 of the DUT 50. A circuit composed of 32a, a circuit composed of a resistor 31b and a switch 32b, and a circuit composed of a resistor 31c and a switch 32c are connected in parallel.

抵抗３１ａ〜３１ｃは、電流検出回路１５に流れる電流ＩＯを検出して電圧に変換するための抵抗であって各々の抵抗値が異なるように設定されている。具体的には、抵抗３１ａの抵抗値は抵抗３１ｂの抵抗値よりも小さく設定され、抵抗３１ｂの抵抗値は抵抗３１ｃの抵抗値よりも小さく設定されている。スイッチ３２ａ〜３２ｃのオン状態・オフ状態を切り替えて、接続点Ｃ１，Ｃ２間に介在する抵抗を変えることにより、電流ＩＯの測定レンジを切り替えることができる。 The resistors 31a to 31c are resistors for detecting the current IO flowing in the current detection circuit 15 and converting it into a voltage, and are set so that the respective resistance values are different. Specifically, the resistance value of the resistor 31a is set smaller than the resistance value of the resistor 31b, and the resistance value of the resistor 31b is set smaller than the resistance value of the resistor 31c. The measurement range of the current IO can be switched by switching the on / off states of the switches 32a to 32c and changing the resistance interposed between the connection points C1 and C2.

例えば、スイッチ３２ａ〜３２ｃのうちのスイッチ３２ａのみをオン状態にすれば最大電流が２Ａ（アンペア）である第１測定レンジに切り替えることができる。また、例えばスイッチ３２ａ〜３２ｃのうちのスイッチ３２ｂのみをオン状態にすれば最大電流が２００μＡである第２測定レンジに切り替えることができ、スイッチ３２ｃのみをオン状態にすれば最大電流が２０μＡである第３測定レンジに切り替えることができる。尚、スイッチ３２ａ〜３２ｃのオン状態・オフ状態の切り替えは不図示の制御装置によって行われる。   For example, if only the switch 32a among the switches 32a to 32c is turned on, the maximum measurement current can be switched to the first measurement range of 2A (ampere). Further, for example, if only the switch 32b among the switches 32a to 32c is turned on, the maximum current can be switched to the second measurement range of 200 μA, and if only the switch 32c is turned on, the maximum current is 20 μA. It is possible to switch to the third measurement range. The switches 32a to 32c are switched between an on state and an off state by a control device (not shown).

抵抗３１ａ〜３１ｃの一方の端部は、接続点Ｃ２及びアンプ３６の反転入力端にそれぞれ接続されている。これに対し、抵抗３１ａ〜３１ｃの他方の端部はスイッチ３２ａ〜３２ｃにそれぞれ接続されているとともにスイッチ３３ａ〜３３ｃにそれぞれ接続されている。スイッチ３３ａ〜３３ｃは、スイッチ３２ａ〜３２ｃと連動してそれぞれオン状態・オフ状態になって、抵抗３１ａ〜３１ｃの他方の端部とアンプ３６の非反転入力端との間を短絡・開放する。ここで、アンプ３６は、電流検出回路１５に設けられた抵抗３１ａ〜３１ｃの何れかで変換された電圧を所定の増幅率で増幅するものである。尚、接続点Ｃ１とアンプ３６の非反転入力端との間には、抵抗３４が接続されている。   One ends of the resistors 31a to 31c are connected to the connection point C2 and the inverting input terminal of the amplifier 36, respectively. In contrast, the other ends of the resistors 31a to 31c are connected to the switches 32a to 32c and to the switches 33a to 33c, respectively. The switches 33a to 33c are turned on and off in conjunction with the switches 32a to 32c, respectively, and short-circuit / open the other end of the resistors 31a to 31c and the non-inverting input terminal of the amplifier 36. Here, the amplifier 36 amplifies the voltage converted by any of the resistors 31a to 31c provided in the current detection circuit 15 with a predetermined amplification factor. A resistor 34 is connected between the connection point C1 and the non-inverting input terminal of the amplifier 36.

また、接続点Ｃ１，Ｃ２の間には、２つのダイオード３５ａ，３５ｂが直列接続された第１バイパス回路と、第１バイパス回路とは整流方向が反対になるように２つのダイオード３５ｃ，３５ｄが直列接続された第２バイパス回路とが並列接続されてなる保護回路３５が設けられている。この保護回路３５は、接続点Ｃ１，Ｃ２の間に介在する抵抗３１ａ〜３１ｃの何れかに流れる電流ＩＯがその抵抗によって定まる測定レンジの最大電流を超過する場合に、第１又は第２バイパス回路をなすダイオードがオン状態になってその抵抗に流れる電流ＩＯをバイパスすることにより、その抵抗を保護するものである。 In addition, between the connection points C1 and C2, the first bypass circuit in which the two diodes 35a and 35b are connected in series and the two diodes 35c and 35d are arranged so that the rectification directions are opposite to each other. A protection circuit 35 is provided in which a second bypass circuit connected in series is connected in parallel. This protection circuit 35 is used for the first or second bypass when the current IO flowing in any of the resistors 31a to 31c interposed between the connection points C1 and C2 exceeds the maximum current in the measurement range determined by the resistance. The diode constituting the circuit is turned on to bypass the current IO flowing in the resistor, thereby protecting the resistor.

ここで、ダイオード３５ａ，３５ｂの各々がオン状態になる電圧閾値をＶｔｈとすると、保護回路３５は、ダイオード３５ａ，３５ｂが直列接続された第１バイパス回路を備えているため接続点Ｃ１，Ｃ２間の電圧は２×Ｖｔｈ以上にはならない。このため、上述した第１〜第３測定レンジの各々で電流測定が正しく行われるようにするためには、第１〜第３測定レンジの各々における抵抗３１ａ〜３１ｃの電圧降下（抵抗３１ａ〜３１ｃの抵抗値と電流ＩＯとの積）が２×Ｖｔｈよりも十分小さくなるように、抵抗３１ａ〜３１ｃの抵抗値を設定する必要がある。 Here, assuming that the voltage threshold value at which each of the diodes 35a and 35b is turned on is Vth , the protection circuit 35 includes the first bypass circuit in which the diodes 35a and 35b are connected in series. The voltage between them does not exceed 2 × Vth . For this reason, in order to perform current measurement correctly in each of the first to third measurement ranges described above, the voltage drop (resistances 31a to 31c) of the resistors 31a to 31c in each of the first to third measurement ranges. It is necessary to set the resistance values of the resistors 31a to 31c so that the product of the resistance value of the current and the current IO is sufficiently smaller than 2 × Vth .

尚、接続点Ｃ１，Ｃ２の間に介在する抵抗３１ａ〜３１ｃの電圧降下は、その抵抗の抵抗値とその抵抗を流れる電流との積によって定まる。このため、保護回路３５は、接続点Ｃ１，Ｃ２の間に介在する抵抗の電圧降下が所定の電圧値以上になった場合に、その抵抗に流れる電流ＩＯをバイアスするものであると言うこともできる。尚、ここでは、保護回路３５が４つのダイオード３５ａ〜３５ｄを備える場合を例に挙げるが、保護回路３５が備えるダイオードの数は制限されない。また、ダイオード３５ａ〜３５ｄ以外にも、整流作用を有して接続点Ｃ１，Ｃ２間の電圧を所定の電圧値にクランプすることができる電子素子（例えば、ＭＯＳ（Metal Oxide Semiconductor：金属酸化膜半導体）をダイオードのように使用した素子）を用いることもできる。 The voltage drop of the resistors 31a to 31c interposed between the connection points C1 and C2 is determined by the product of the resistance value of the resistors and the current flowing through the resistors. For this reason, it is said that the protection circuit 35 biases the current IO flowing in the resistor when the voltage drop of the resistor interposed between the connection points C1 and C2 becomes a predetermined voltage value or more. You can also. Here, a case where the protection circuit 35 includes four diodes 35a to 35d is taken as an example, but the number of diodes included in the protection circuit 35 is not limited. In addition to the diodes 35a to 35d, an electronic element (for example, a metal oxide semiconductor (MOS)) that has a rectifying action and can clamp the voltage between the connection points C1 and C2 to a predetermined voltage value. It is also possible to use an element that uses) as a diode.

電圧バッファ１６は、その入力端がＤＵＴ５０のピンＰ１に接続されており、ピンＰ１に実際に現れている電圧を誤差検出回路１３にフィードバックする。尚、電圧バッファ１６の出力は、選択回路１７の他方の入力端にも入力されている。選択回路１７は、電流検出回路１５が備えるアンプ３６の出力端に接続された入力端と、電圧バッファ１６の出力端に接続された入力端とを有しており、これら入力端に対する入力の何れか一方を選択して出力する。尚、選択回路１７が入力端の何れを選択するかは、不図示の制御装置によって制御される。   The input end of the voltage buffer 16 is connected to the pin P1 of the DUT 50, and the voltage actually appearing on the pin P1 is fed back to the error detection circuit 13. The output of the voltage buffer 16 is also input to the other input terminal of the selection circuit 17. The selection circuit 17 has an input terminal connected to the output terminal of the amplifier 36 included in the current detection circuit 15 and an input terminal connected to the output terminal of the voltage buffer 16. Select either one and output. Note that which of the input terminals the selection circuit 17 selects is controlled by a control device (not shown).

ハイパスフィルタ１８は、コンデンサ１８ａと抵抗１８ｂとからなり、選択回路１７から出力される信号の直流成分を遮断する。尚、ハイパスフィルタ１８のカットオフ周波数は、任意の周波数に設定することが可能であるが、例えば数Ｈｚ〜数十Ｈｚ以下の周波数に設定される。高速充電回路１９は、ハイパスフィルタ１８が備える抵抗１８ｂに対して並列接続された抵抗１９ａ及びスイッチ１９ｂからなる回路であって、ハイパスフィルタ１８の時定数を変更して選択回路１７から出力される信号に対するハイパスフィルタ１８のセトリング時間（セトリング・タイム（settling time））を変える回路である。   The high-pass filter 18 includes a capacitor 18a and a resistor 18b, and blocks a DC component of a signal output from the selection circuit 17. The cut-off frequency of the high-pass filter 18 can be set to an arbitrary frequency, but is set to a frequency of, for example, several Hz to several tens Hz or less. The high-speed charging circuit 19 is a circuit including a resistor 19a and a switch 19b connected in parallel to a resistor 18b included in the high-pass filter 18, and a signal output from the selection circuit 17 by changing the time constant of the high-pass filter 18. This is a circuit for changing the settling time (settling time) of the high-pass filter 18.

スイッチ１９ｂがオン状態になると、高速充電回路１９の抵抗１９ａがハイパスフィルタ１８ｂと並列接続されるため、ハイパスフィルタ１８の時定数は小さくなる。これに対し、スイッチ１９ｂがオフ状態になると、高速充電回路１９の抵抗１９ａがハイパスフィルタ１８ｂと電気的に絶縁されるため、ハイパスフィルタ１８の時定数は大きくなる。尚、スイッチ１９ｂのオン状態・オフ状態の制御は、コントローラ２３によって行われる。   When the switch 19b is turned on, the resistor 19a of the high-speed charging circuit 19 is connected in parallel with the high-pass filter 18b, so that the time constant of the high-pass filter 18 becomes small. On the other hand, when the switch 19b is turned off, the resistor 19a of the high-speed charging circuit 19 is electrically insulated from the high-pass filter 18b, so that the time constant of the high-pass filter 18 increases. The controller 23 controls the on / off state of the switch 19b.

増幅回路２０は、ハイパスフィルタ１８から出力される信号（ハイパスフィルタ１８によって直流成分が遮断された信号）を所定の増幅率で増幅する。この増幅回路２０は、例えば図１に示す通りオペアンプ２０ａと抵抗２０ｂ，２０ｃとによって実現される。経路選択回路２１は、増幅回路２０で増幅された信号が入力される入力端と、選択回路１７から出力される信号が入力される入力端とを有しており、これら入力端に対する入力の何れか一方を選択して信号Ｓ１を出力する。経路選択回路２１が入力端の何れを選択するかは、選択回路１７と同様に、不図示の制御装置によって制御される。   The amplifier circuit 20 amplifies the signal output from the high-pass filter 18 (the signal whose DC component is blocked by the high-pass filter 18) with a predetermined amplification factor. The amplifier circuit 20 is realized by an operational amplifier 20a and resistors 20b and 20c, for example, as shown in FIG. The path selection circuit 21 has an input terminal to which the signal amplified by the amplifier circuit 20 is input, and an input terminal to which the signal output from the selection circuit 17 is input. Either one is selected and a signal S1 is output. Which of the input terminals the path selection circuit 21 selects is controlled by a control device (not shown) as in the selection circuit 17.

測定回路２２は、経路選択回路２１から出力される信号Ｓ１を測定することにより、ＤＵＴ５０のピンＰ１に流れる電流ＩＯを測定し、又はＤＵＴ５０のピンＰ１に現れる電圧を測定する。コントローラ２３は、高速充電回路１９に設けられたスイッチ１９ｂのオン状態又はオフ状態を制御することで、ハイパスフィルタ１８の時定数を変更する。 The measurement circuit 22 measures the current IO flowing through the pin P1 of the DUT 50 by measuring the signal S1 output from the path selection circuit 21, or measures the voltage appearing at the pin P1 of the DUT 50. The controller 23 changes the time constant of the high-pass filter 18 by controlling the on state or the off state of the switch 19 b provided in the fast charging circuit 19.

次に、本実施形態の直流試験装置１の動作について説明する。尚、初期状態では、コントローラ２３の制御によってスイッチ１９ｂがオン状態にされて、ハイパスフィルタ１８の時定数は小さく設定されているものとする。また、初期状態では、電流検出回路１５に設けられたスイッチ３２ｂ，３３ｂのみがオン状態に設定され、他のスイッチ３２ａ，３３ａ，３２ｃ，３３ｃはオフ状態に設定されているものとする。   Next, the operation of the DC test apparatus 1 of this embodiment will be described. In the initial state, the switch 19b is turned on under the control of the controller 23, and the time constant of the high-pass filter 18 is set to be small. In the initial state, only the switches 32b and 33b provided in the current detection circuit 15 are set to the on state, and the other switches 32a, 33a, 32c, and 33c are set to the off state.

まず、ＶＦＩＭ試験を行う場合には、選択回路１７において電流検出回路１５が備えるアンプ３６の出力が選択されるように不図示の制御装置が選択回路１７を制御する。尚、ここでは、経路選択回路２１において選択回路１７の出力が選択されて信号Ｓ１として出力されるように不図示の制御装置が経路選択回路２１を制御しているものとする。   First, when performing the VFIM test, a control device (not shown) controls the selection circuit 17 so that the selection circuit 17 selects the output of the amplifier 36 included in the current detection circuit 15. Here, it is assumed that a control device (not shown) controls the path selection circuit 21 so that the output of the selection circuit 17 is selected and output as the signal S1 in the path selection circuit 21.

以上の初期設定が終了すると、電圧発生回路１１から目標電圧が出力されて誤差検出回路１３において電圧バッファ１６からの実電圧との差を示す誤差信号が求められ、この誤差信号が出力アンプ１４で増幅されることにより、ＤＵＴ５０のピンＰ１に電圧ＶＯが印加される。このとき、電流ＩＯは、出力アンプ１４から接続点Ｃ１，Ｃ２の間に介在された抵抗３１ｂを順に介してＤＵＴ５０のピンＰ１に流れ込む。 When the above initial setting is completed, a target voltage is output from the voltage generation circuit 11 and an error signal indicating a difference from the actual voltage from the voltage buffer 16 is obtained in the error detection circuit 13. This error signal is output by the output amplifier 14. By being amplified, the voltage V O is applied to the pin P1 of the DUT 50. At this time, the current IO flows from the output amplifier 14 into the pin P1 of the DUT 50 through the resistor 31b interposed between the connection points C1 and C2.

抵抗３１ｂの一端はアンプ３６の反転入力端に接続され、他端はスイッチ３３ｂを介してアンプ３６の非反転入力端に接続されているため、アンプ３６の反転入力端と非反転入力端との間には、抵抗３１ｂを流れる電流ＩＯの電流値と抵抗３１ｂの抵抗値とによって定まる電圧が印加される。そして、この電圧はアンプ３６によって所定の増幅率で増幅され、選択回路１７及び経路選択回路２１を順に介して測定回路２２に入力される。これにより、測定レンジが第２測定レンジに設定された状態で、ＤＵＴ５０のピンＰ１に流れる電流ＩＯが測定される。 Since one end of the resistor 31b is connected to the inverting input terminal of the amplifier 36 and the other end is connected to the non-inverting input terminal of the amplifier 36 via the switch 33b, the inverting input terminal and the non-inverting input terminal of the amplifier 36 are connected. A voltage determined by the current value of the current IO flowing through the resistor 31b and the resistance value of the resistor 31b is applied between them. This voltage is amplified by the amplifier 36 at a predetermined amplification factor, and is input to the measurement circuit 22 through the selection circuit 17 and the path selection circuit 21 in this order. As a result, the current IO flowing through the pin P1 of the DUT 50 is measured with the measurement range set to the second measurement range.

ここで、電流ＩＯに重畳された微小な交流成分の電流変化率を測定する場合を考える。かかる測定を行うために、ユーザが直流試験装置１に対して所定の指示をすると、不図示の制御装置は、選択回路１７において電流検出回路１５が備えるアンプ３６の出力が選択されるように選択回路１７を制御するとともに、経路選択回路２１において増幅回路２０の出力が選択されて信号Ｓ１として出力されるように経路選択回路２１を制御する。 Here, consider a case where the current change rate of a minute alternating current component superimposed on the current IO is measured. In order to perform such measurement, when the user gives a predetermined instruction to the DC test apparatus 1, the control device (not shown) selects the selection circuit 17 so that the output of the amplifier 36 included in the current detection circuit 15 is selected. The circuit 17 is controlled, and the path selection circuit 21 is controlled so that the output of the amplifier circuit 20 is selected by the path selection circuit 21 and is output as the signal S1.

以上の制御が終了すると、電流検出回路１５のアンプ３６から出力された信号が選択回路１７を介してハイパスフィルタ１８に入力されて直流成分が遮断される。これにより、ハイパスフィルタ１８からは直流成分が遮断された交流成分からなる信号が出力される。この信号は、増幅回路２０において所定の増幅率で増幅された後に、経路選択回路２１を介して測定回路２２に入力される。このように、本実施形態では、電流ＩＯの直流成分をハイパスフィルタ１８で遮断するとともに、ハイパスフィルタ１８を通過した交流成分を増幅回路２０で増幅した上で測定を行っているため、測定レンジを変更することなく電流ＩＯに重畳された微小な交流成分の電流変化率を高精度に測定することができる。 When the above control is completed, the signal output from the amplifier 36 of the current detection circuit 15 is input to the high-pass filter 18 via the selection circuit 17 and the DC component is cut off. As a result, the high-pass filter 18 outputs a signal composed of an AC component from which the DC component is blocked. This signal is amplified by the amplification circuit 20 at a predetermined amplification factor, and then input to the measurement circuit 22 via the path selection circuit 21. As described above, in the present embodiment, the direct current component of the current IO is blocked by the high pass filter 18, and the alternating current component that has passed through the high pass filter 18 is amplified by the amplifier circuit 20, so that the measurement is performed. The current change rate of the minute alternating current component superimposed on the current IO can be measured with high accuracy without changing.

図２は、ハイパスフィルタ１８の時定数と測定回路２２に入力される信号Ｓ１との関係を説明するための図である。いま仮に、高速充電回路１９に設けられたスイッチ１９ｂを常時オフ状態に設定したとすると、ハイパスフィルタ１８の時定数は大きなままである。このため、ステップ状の信号がハイパスフィルタ１８に入力されても、信号Ｓ１は図２中の符号Ｌ１を付した曲線のようになだらかに電圧が上昇する変化を示す。このため、電流ＩＯに重畳された微小な交流成分の電流変化率の測定は、信号Ｓ１の過渡状態が終了して定常状態になる時刻ｔ２になるまでは行うことができず、測定に時間を要してしまう。 FIG. 2 is a diagram for explaining the relationship between the time constant of the high-pass filter 18 and the signal S1 input to the measurement circuit 22. If the switch 19b provided in the high-speed charging circuit 19 is always set to an off state, the time constant of the high-pass filter 18 remains large. For this reason, even if a step-like signal is input to the high-pass filter 18, the signal S1 shows a change in which the voltage rises gently like a curve labeled L1 in FIG. For this reason, the measurement of the current change rate of the minute alternating current component superimposed on the current IO cannot be performed until the time t2 when the transient state of the signal S1 ends and becomes the steady state, and the measurement takes time. Is required.

これに対し、コントローラ２３の制御の下で高速充電回路１９に設けられたスイッチ１９ｂをオン状態に設定していると、ハイパスフィルタ１８の時定数を小さくすることができる。この状態で、ステップ状の信号がハイパスフィルタ１８に入力されると、信号Ｓ１は図２中の符号Ｌ２を付した曲線のように電圧が急激に変化するステップ状に近い変化を示し、時刻ｔ２よりも早い時刻ｔ１で定常状態になる。このように、高速充電回路１９を用いてハイパスフィルタ１８の時定数を小さくすることで、信号Ｓ１が過渡状態にある時間（セトリング時間）を短縮することができ、この結果として測定に要する時間を短縮することができる。   On the other hand, when the switch 19b provided in the high-speed charging circuit 19 is set to the ON state under the control of the controller 23, the time constant of the high-pass filter 18 can be reduced. In this state, when a step-like signal is input to the high-pass filter 18, the signal S1 shows a step-like change in which the voltage changes abruptly as shown by a curve labeled L2 in FIG. The steady state is reached at an earlier time t1. In this way, by reducing the time constant of the high-pass filter 18 using the high-speed charging circuit 19, the time during which the signal S1 is in a transient state (settling time) can be shortened. As a result, the time required for measurement is reduced. It can be shortened.

尚、ハイパスフィルタ１８の時定数を小さくすればセトリング時間を短縮することはできるものの、ハイパスフィルタ１８の特性は直流成分の遮断特性として本来必要な特性とは異なったものになる。このため、図２に示す通り、コントローラ２３の制御によって、測定を開始する時刻ｔ１の直前で高速充電回路１９のスイッチ１９ｂをオフ状態にすることにより、ハイパスフィルタ１８が本来の必要な遮断特性を有するようにしている。   Although the settling time can be shortened if the time constant of the high-pass filter 18 is reduced, the characteristics of the high-pass filter 18 are different from those originally required as a DC component cutoff characteristic. For this reason, as shown in FIG. 2, the high-pass filter 18 has the originally required cutoff characteristics by turning off the switch 19b of the high-speed charging circuit 19 immediately before time t1 when measurement is started under the control of the controller 23. To have.

次に、ＩＦＶＭ試験を行う場合には、選択回路１７において電圧バッファ１６の出力が選択されるように選択回路１７を制御する。次いで、電流発生回路１２から目標電流を出力させて、誤差検出回路１３において電流検出回路１５が備えるアンプ３６の出力との差を示す誤差信号を求め、この誤差信号が出力アンプ１４で増幅してＤＵＴ５０のピンＰ１に電流ＩＯが流れるようにする。かかる状態で、経路選択回路２１を制御すれば、電流ＩＯに重畳された微小な交流成分の電流変化率の測定を行う場合と同様に、電圧ＶＯの測定又は電圧ＶＯに重畳されたリップル成分の測定を行うことができる。尚、リップル成分の測定を行う場合にも、高速充電回路１９を用いてハイパスフィルタ１８の時定数を小さくしておき、測定開始直前にハイパスフィルタ１８の時定数を元に戻す（大きくする）制御を行うのが望ましい。 Next, when performing the IFVM test, the selection circuit 17 is controlled so that the selection circuit 17 selects the output of the voltage buffer 16. Next, a target current is output from the current generation circuit 12 to obtain an error signal indicating a difference from the output of the amplifier 36 included in the current detection circuit 15 in the error detection circuit 13. The error signal is amplified by the output amplifier 14. A current IO is allowed to flow through the pin P1 of the DUT 50. If the path selection circuit 21 is controlled in such a state, the voltage V O is measured or the voltage V O is superimposed as in the case of measuring the current change rate of the minute alternating current component superimposed on the current I O. The ripple component can be measured. Even when the ripple component is measured, the high-speed filter circuit 19 is used to reduce the time constant of the high-pass filter 18 and to restore (increase) the time constant of the high-pass filter 18 immediately before the start of measurement. It is desirable to do.

以上説明した通り、本実施形態の直流試験装置１によれば、ハイパスフィルタ１８で直流成分を遮断し、増幅回路２０でハイパスフィルタ１８を通過した交流成分を増幅してから測定を行っているため、測定レンジを変更することなく電流に重畳された微小な電流変化率や電圧に重畳されたリップル成分を高精度に測定することができる。また、告訴苦渋電解炉１９によってハイパスフィルタ１８の時定数を変更する制御を行っているため、ハイパスフィルタ１８のセトリング時間を短縮することができ、これにより上記の電流変化率やリップル成分を高速に測定することができる。更に、本実施形態の直流試験装置１は、図４に示す従来の直流試験装置１００にハイパスフィルタ１８、高速充電回路１９、増幅回路２０、経路選択回路２１、及びコントローラ２３を加えた構成であるため、大幅なコスト上昇を招くこともない。   As described above, according to the DC test apparatus 1 of the present embodiment, measurement is performed after the DC component is blocked by the high-pass filter 18 and the AC component that has passed through the high-pass filter 18 is amplified by the amplifier circuit 20. The minute current change rate superimposed on the current and the ripple component superimposed on the voltage can be measured with high accuracy without changing the measurement range. Further, since the control for changing the time constant of the high-pass filter 18 is performed by the complaint electrolysis furnace 19, the settling time of the high-pass filter 18 can be shortened. Can be measured. Furthermore, the DC test apparatus 1 of the present embodiment has a configuration in which a high-pass filter 18, a fast charging circuit 19, an amplifier circuit 20, a path selection circuit 21, and a controller 23 are added to the conventional DC test apparatus 100 shown in FIG. Therefore, there is no significant cost increase.

〔第２実施形態〕
図３は、本発明の第２実施形態による直流試験装置の要部構成を示すブロック図である。図３に示す直流試験装置２は、図１に示す直流試験装置１が備える電圧バッファ１６の入力端に並列に接続されたスイッチ４１ａ〜４１ｃを追加した構成である。尚、スイッチ４１ａ〜４１ｃの数は３つに限られる訳ではなく２つ以上であればよい。 [Second Embodiment]
FIG. 3 is a block diagram showing a main configuration of a DC test apparatus according to the second embodiment of the present invention. The DC test apparatus 2 shown in FIG. 3 has a configuration in which switches 41a to 41c connected in parallel to the input terminal of the voltage buffer 16 included in the DC test apparatus 1 shown in FIG. 1 are added. The number of switches 41a to 41c is not limited to three, but may be two or more.

スイッチ４１ａ〜４１ｃは、そのオン状態・オフ状態が不図示の制御装置によって制御されるスイッチであり、各々の一端は電圧バッファ１６の入力端に接続されている。またスイッチ４１ａの他端はＤＵＴ５０のピンＰ１に接続され、スイッチ４１ｂ，４１ｃの他端はＤＵＴ５０の他の異なるピン（図示省略）にぞれぞれ接続される。これらスイッチ４１ａ〜４１ｃのオン状態・オフ状態を切り替えることにより、共通の測定回路を用いてＤＵＴ５０の異なるピンに流れる電流や異なるピンに現れる電圧を測定することができる。   The switches 41 a to 41 c are switches whose ON / OFF states are controlled by a control device (not shown), and one end of each is connected to the input end of the voltage buffer 16. The other end of the switch 41a is connected to the pin P1 of the DUT 50, and the other ends of the switches 41b and 41c are connected to other different pins (not shown) of the DUT 50, respectively. By switching the on / off states of these switches 41a to 41c, it is possible to measure the current flowing in different pins of the DUT 50 and the voltage appearing on the different pins using a common measurement circuit.

例えば、スイッチ４１ｃの他端をＤＵＴ５０の電源ピンＰ２に接続すれば、他の高価なデジタイザー等の機器を用いることなく、電源電圧変動除去比（ＰＳＲＲ：Power Supply Rejection Ratio）を容易に測定することが可能である。具体的には、まずスイッチ４１ｃをオン状態に設定し、スイッチ４１ａをオフ状態に設定して電源ピンＰ２に現れる電源電圧（ＶＤＤ）に重畳されたリップル成分を測定する。次に、スイッチ４１ａをオン状態に設定し、スイッチ４１ｃをオフ状態に設定してピンＰ１に現れる電圧ＶＯに重畳されたリップル成分を測定する。 For example, if the other end of the switch 41c is connected to the power supply pin P2 of the DUT 50, a power supply rejection ratio (PSRR: Power Supply Rejection Ratio) can be easily measured without using other expensive equipment such as a digitizer. Is possible. Specifically, first, the switch 41c is set to the on state, the switch 41a is set to the off state, and the ripple component superimposed on the power supply voltage (V DD ) appearing at the power supply pin P2 is measured. Then, set the switch 41a in the ON state, measures a superimposed ripple component in the voltage V O appearing at pin P1 sets the switch 41c to an OFF state.

以上の各測定を終えた後で、測定対象の周波数における測定値の比（電圧ＶＯに重畳されたリップル成分／電源電圧ＶＤＤに重畳されたリップル成分）を算出して高速フーリエ変換することで電源電圧変動除去比を測定することができる。尚、以上の測定を行う場合には、選択回路１７で電圧バッファ１６の出力が選択され、経路選択回路２１で増幅回路２０の出力が選択されるよう選択回路１７及び経路選択回路２１の設定を行う必要がある。 After completing the above measurements, the ratio of the measured values at the frequency to be measured (the ripple component superimposed on the voltage V O / the ripple component superimposed on the power supply voltage V DD ) is calculated and fast Fourier transformed. Can measure the power supply voltage fluctuation rejection ratio. When performing the above measurement, the selection circuit 17 and the path selection circuit 21 are set so that the selection circuit 17 selects the output of the voltage buffer 16 and the path selection circuit 21 selects the output of the amplifier circuit 20. There is a need to do.

以上、本発明の実施形態による直流試験装置及び半導体試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、ＶＦＩＭ試験及びＩＦＶＭ試験が可能である直流試験装置１，２について説明したが、本発明の直流試験装置はＩＦＩＭ試験やＶＦＶＭ試験を行う場合にも用いることが可能である。   The DC test apparatus and the semiconductor test apparatus according to the embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and can be freely changed within the scope of the present invention. For example, in the above-described embodiment, the DC test apparatuses 1 and 2 capable of performing the VFIM test and the IFVM test have been described. However, the DC test apparatus of the present invention can also be used when performing the IFIM test and the VFVM test. is there.

本発明の第１実施形態による直流試験装置の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the direct-current test apparatus by 1st Embodiment of this invention. ハイパスフィルタ１８の時定数と測定回路２２に入力される信号Ｓ１との関係を説明するための図である。6 is a diagram for explaining a relationship between a time constant of a high-pass filter 18 and a signal S1 input to a measurement circuit 22. FIG. 本発明の第２実施形態による直流試験装置の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the direct-current test apparatus by 2nd Embodiment of this invention. 従来の直流試験装置の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the conventional DC test apparatus.

符号の説明Explanation of symbols

１，２ 直流試験装置
１１ 電圧発生回路
１２ 電流発生回路
１３ 誤差検出回路
１４ 出力アンプ
１５ 電流検出回路
１６ 電圧バッファ
１７ 選択回路
１８ ハイパスフィルタ
１８ａ コンデンサ
１８ｂ 抵抗
１９ 高速充電回路
１９ａ 抵抗
１９ｂ スイッチ
２０ 増幅回路
２１ 経路選択回路
２３ コントローラ
４１ａ〜４１ｃ スイッチ
５０ ＤＵＴ DESCRIPTION OF SYMBOLS 1, 2 DC test apparatus 11 Voltage generation circuit 12 Current generation circuit 13 Error detection circuit 14 Output amplifier 15 Current detection circuit 16 Voltage buffer 17 Selection circuit 18 High pass filter 18a Capacitor 18b Resistance 19 High-speed charging circuit 19a Resistance 19b Switch 20 Amplification circuit 21 Path selection circuit 23 Controller 41a to 41c Switch 50 DUT

Claims (6)

被試験デバイスに所定の電圧又は電流を印加する直流信号印加部と、前記被試験デバイスに流れる電流及び被試験デバイスに現れる電圧を検出する検出部と、前記検出部の検出結果に基づいて前記被試験デバイスに流れる電流又は被試験デバイスに現れる電圧を測定する測定部とを備える直流試験装置において、
前記検出部から得られる検出結果の直流成分を遮断するフィルタ部と、
前記フィルタ部の時定数を変更して前記直流成分に対する前記フィルタ部のセトリング時間を変える時定数変更部と、
前記フィルタ部から出力される前記直流成分が遮断された前記検出結果を増幅して前記測定部に出力する増幅部と
を備えることを特徴とする直流試験装置。 A DC signal applying unit that applies a predetermined voltage or current to the device under test, a detection unit that detects a current flowing through the device under test and a voltage appearing in the device under test, and the detection target based on the detection result of the detection unit In a DC test apparatus comprising a measuring unit that measures a current flowing through a test device or a voltage appearing in a device under test,
A filter unit that blocks a DC component of a detection result obtained from the detection unit;
A time constant changing unit that changes a settling time of the filter unit with respect to the DC component by changing a time constant of the filter unit;
An amplifying unit that amplifies the detection result in which the DC component output from the filter unit is blocked and outputs the result to the measuring unit. 前記フィルタ部は、コンデンサ及び抵抗を有するハイパスフィルタを備えており、The filter unit includes a high-pass filter having a capacitor and a resistor,
前記時定数変更部は、前記ハイパスフィルタが有する前記抵抗に対して並列接続された抵抗及びスイッチからなる高速充電回路と、当該高速充電回路をなすスイッチの開閉状態を制御する制御装置とを備える  The time constant changing unit includes a high-speed charging circuit including a resistor and a switch connected in parallel to the resistor included in the high-pass filter, and a control device that controls an open / close state of the switch forming the high-speed charging circuit.
ことを特徴とする請求項１記載の直流試験装置。  The direct current test apparatus according to claim 1. 前記検出部の検出結果と前記増幅部の出力との何れか一方を選択して前記測定部に出力する第１選択部を備えることを特徴とする請求項１又は請求項２記載の直流試験装置。3. The DC test apparatus according to claim 1, further comprising: a first selection unit that selects any one of a detection result of the detection unit and an output of the amplification unit and outputs the selected result to the measurement unit. . 前記検出部で検出された電流及び電圧の何れか一方を選択して前記フィルタ部及び前記第１選択部に出力する第２選択部を備えることを特徴とする請求項３記載の直流試験装置。4. The DC test apparatus according to claim 3, further comprising a second selection unit that selects any one of the current and the voltage detected by the detection unit and outputs the selected one to the filter unit and the first selection unit. 前記検出部は、前記被試験デバイスに現れる電圧を検出する電圧バッファと、The detection unit includes a voltage buffer that detects a voltage appearing in the device under test;
前記被試験デバイスの異なるピンに接続されて、前記電圧バッファに接続させる前記被試験デバイスのピンを切り替える複数のスイッチと  A plurality of switches connected to different pins of the device under test to switch the pins of the device under test to be connected to the voltage buffer;
を備えることを特徴とする請求項１から請求項４の何れか一項に記載の直流試験装置。  The DC test apparatus according to any one of claims 1 to 4, further comprising: 被試験デバイスに試験信号を印加して得られる信号を用いて前記被試験デバイスの試験を行う半導体試験装置において、In a semiconductor test apparatus for testing the device under test using a signal obtained by applying a test signal to the device under test,
請求項１から請求項５の何れか一項に記載の直流試験装置を少なくとも１つ備えることを特徴とする半導体試験装置。  A semiconductor test apparatus comprising at least one DC test apparatus according to any one of claims 1 to 5.
JP2007289638A 2007-11-07 2007-11-07 DC test equipment and semiconductor test equipment Expired - Fee Related JP5012430B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007289638A JP5012430B2 (en) 2007-11-07 2007-11-07 DC test equipment and semiconductor test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007289638A JP5012430B2 (en) 2007-11-07 2007-11-07 DC test equipment and semiconductor test equipment

Publications (2)

Publication Number Publication Date
JP2009115647A JP2009115647A (en) 2009-05-28
JP5012430B2 true JP5012430B2 (en) 2012-08-29

Family

ID=40782933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007289638A Expired - Fee Related JP5012430B2 (en) 2007-11-07 2007-11-07 DC test equipment and semiconductor test equipment

Country Status (1)

Country Link
JP (1) JP5012430B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7378347B2 (en) 2020-04-30 2023-11-13 株式会社トヨタマップマスター Evaluation device, evaluation method, evaluation program and storage medium
WO2024192317A1 (en) * 2023-03-16 2024-09-19 Texas Instruments Incorporated Methods and apparatus for source measurement unit (smu) operation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123472A (en) * 1982-01-19 1983-07-22 Toshiba Corp Semiconductor characteristics measuring apparatus
JPH0634705Y2 (en) * 1987-06-12 1994-09-07 株式会社アドバンテスト IC test equipment
JP3599256B2 (en) * 1996-02-29 2004-12-08 株式会社アドバンテスト Voltage applied current measurement circuit
JP2000304815A (en) * 1999-04-16 2000-11-02 Advantest Corp Device power-supply apparatus for semiconductor test device
JP2001133519A (en) * 1999-10-29 2001-05-18 Ando Electric Co Ltd Device for testing ic
JP2002107406A (en) * 2000-09-29 2002-04-10 Advantest Corp Semiconductor testing device
US7034562B2 (en) * 2004-05-19 2006-04-25 Advantest Corporation Oscillation detecting apparatus and test apparatus
JP4470890B2 (en) * 2006-01-26 2010-06-02 株式会社デンソー Current detector
JP2007218779A (en) * 2006-02-17 2007-08-30 Nec Electronics Corp Test board for semiconductor tester

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7378347B2 (en) 2020-04-30 2023-11-13 株式会社トヨタマップマスター Evaluation device, evaluation method, evaluation program and storage medium
WO2024192317A1 (en) * 2023-03-16 2024-09-19 Texas Instruments Incorporated Methods and apparatus for source measurement unit (smu) operation

Also Published As

Publication number Publication date
JP2009115647A (en) 2009-05-28

Similar Documents

Publication Publication Date Title
US7367712B2 (en) RTD measurement unit including detection mechanism for automatic selection of 3-wire or 4-wire RTD measurement mode
KR20060043676A (en) Current detecting function provided semiconductor integrated circuit and power supply equipment using the same
JP5183447B2 (en) Test apparatus and diagnostic method
EP2562932B1 (en) Integrated circuit
US20150022184A1 (en) Current sense circuit with offset calibration
JP3762415B2 (en) Condition diagnosis method for burn-in equipment
JP5057950B2 (en) Insulation resistance tester
JP5012430B2 (en) DC test equipment and semiconductor test equipment
CN109307839A (en) The circuit of contact drop is tested during ac electric apparatus electrical endurance
TWI674722B (en) Detection circuit and switch module using the same
US7116110B1 (en) Sensorless protection for electronic device
JP2022073675A (en) Inverter device with motor insulation inspection function
JP4789717B2 (en) Method for measuring characteristic impedance of electrostatic discharge protection circuit and apparatus for realizing the measurement.
US10944259B2 (en) System and method for over voltage protection in both positive and negative polarities
US11162988B2 (en) Load impedance tester and measurement method
US20160313389A1 (en) Devices and Methods for Surge Protection Device Monitoring
JP6809189B2 (en) Insulation resistance measurement method for DC power supply circuit
JP7013770B2 (en) Forced grounding device and ground fault search device
JP5172724B2 (en) Surge test equipment
JP2011185625A (en) Inspection device
JP6159190B2 (en) Constant current generating circuit, constant current generating device, constant current generating method, resistance measuring device, and resistance measuring method
JP4456402B2 (en) DC circuit ground fault monitoring device
JP3964654B2 (en) Electrical circuit diagnostic equipment
JP2011027453A (en) Semiconductor test apparatus and semiconductor test method
JP4530878B2 (en) Voltage comparator, overcurrent detection circuit using the same, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees