JP2007218779A - Test board for semiconductor tester - Google Patents
Test board for semiconductor tester Download PDFInfo
- Publication number
- JP2007218779A JP2007218779A JP2006040787A JP2006040787A JP2007218779A JP 2007218779 A JP2007218779 A JP 2007218779A JP 2006040787 A JP2006040787 A JP 2006040787A JP 2006040787 A JP2006040787 A JP 2006040787A JP 2007218779 A JP2007218779 A JP 2007218779A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal wiring
- signal
- wiring
- semiconductor tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は半導体集積回路の検査に係り、特に半導体テスター(半導体検査装置)に接続されるテストボードに関する。 The present invention relates to inspection of a semiconductor integrated circuit, and more particularly to a test board connected to a semiconductor tester (semiconductor inspection apparatus).
半導体集積回路のテスト手法には、半導体集積回路の論理動作をテストするファンクションテストと入出力端子の電気特性を測定するDCテストとがある。通常、ファンクションテストとDCテストは同一の入出力端子を使用している。 As a test method for a semiconductor integrated circuit, there are a function test for testing a logic operation of the semiconductor integrated circuit and a DC test for measuring electrical characteristics of input / output terminals. Normally, the same input / output terminals are used for the function test and the DC test.
図4に従来の構造図の一例を示す。半導体集積回路101は、テストボード102を介して、半導体テスター106に接続されている。テストボード102内には、1本の信号配線114が設けられている。すなわち、従来、半導体集積回路のテスト手法であるファンクションテストとDCテストは、共通の信号配線を用いて行われていた。
FIG. 4 shows an example of a conventional structural diagram. The semiconductor integrated
また、例えば、特許文献1の図1に示されているように、半導体集積回路を含むBGAパッケージ1はテストボード6を介して半導体検査装置(半導体テスター)3に接続される。半導体集積回路のファンクションテストは半導体テスター内に設置されているドライバ11、コンパレータ16、17等を用いることにより実施される。図中には記載されていないが、通常の半導体テスターではDCテストが実施可能な測定ユニットが設置され、配線14に接続されている。図4に示される構成と同様に、半導体集積回路と半導体テスター3はテストボード6内の1本の配線10により接続されていた。 Further, for example, as shown in FIG. 1 of Patent Document 1, a BGA package 1 including a semiconductor integrated circuit is connected to a semiconductor inspection device (semiconductor tester) 3 via a test board 6. A function test of the semiconductor integrated circuit is performed by using a driver 11, comparators 16, 17 and the like installed in the semiconductor tester. Although not shown in the figure, in a normal semiconductor tester, a measurement unit capable of performing a DC test is installed and connected to the wiring 14. Similar to the configuration shown in FIG. 4, the semiconductor integrated circuit and the semiconductor tester 3 are connected by a single wiring 10 in the test board 6.
一方、特許文献2には、LSIの通常の試験と電源端子およびGND端子の導通試験を同一のテストボードで可能にするため、テストボード内のスイッチにより被測定デバイスの信号端子と電源/GND端子を切り替える構成が開示されている。本構成は、図4の従来構成や特許文献1に開示されている構成とは異なり、同一の信号端子を用いるのではなく、測定対象ごとに別々の端子を用いるものとなっている。 On the other hand, in Patent Document 2, in order to enable a normal test of LSI and a continuity test of the power supply terminal and the GND terminal on the same test board, the signal terminal and the power / GND terminal of the device under test are switched by a switch in the test board. A configuration for switching is disclosed. Unlike the conventional configuration shown in FIG. 4 or the configuration disclosed in Patent Document 1, this configuration does not use the same signal terminal, but uses a different terminal for each object to be measured.
近年、半導体集積回路の入出力端子の狭ピッチ化、多数化に伴い、検査に用いられる信号配線の条件が厳しくなり、従来のように複数のテスト手法を同一の信号配線で兼用することが非常に難しくなっていた。これは、以下に説明するように、主にファンクションテストとDCテストでは信号配線に求められる電気特性が大きく異なることに起因している。 In recent years, as the input and output terminals of semiconductor integrated circuits have become narrower and more numerous, the conditions for signal wiring used for inspection have become stricter, and it is very common to use multiple test methods with the same signal wiring as in the past. It was difficult. As described below, this is mainly due to the fact that the electrical characteristics required for the signal wiring are greatly different between the function test and the DC test.
ファンクションテストは、測定対象となる半導体集積回路に高周波帯のパルス信号を入力し、当該半導体集積回路より出力されるパルス信号を判定するものである。パルス信号を正確に送受信するためには、テストボード内配線の特性インピーダンスは、通常、半導体テスターに搭載される測定回路基板用の配線と整合していることが重要となる。 In the function test, a pulse signal in a high frequency band is input to a semiconductor integrated circuit to be measured, and a pulse signal output from the semiconductor integrated circuit is determined. In order to accurately transmit and receive the pulse signal, it is important that the characteristic impedance of the test board wiring is normally matched with the wiring for the measurement circuit board mounted on the semiconductor tester.
ここで、特性インピーダンス(Zo)とは、配線上の任意の点において、配線に流れる進行波の電圧、電流の比例係数(電圧÷電流)として、下記の式で表される。なお、Zoは配線上の場所に依らず一定である。
Zo=(L/C)1/2
ここで、Lは配線の単位長さあたり(1m)のインダクタンス、Cは配線の単位長さあたり(1m)のキャパシタンスである。
Here, the characteristic impedance (Zo) is expressed by the following equation as a proportional factor (voltage / current) of a traveling wave voltage and current flowing through the wiring at an arbitrary point on the wiring. Zo is constant regardless of the location on the wiring.
Zo = (L / C) 1/2
Here, L is an inductance per unit length of the wiring (1 m), and C is a capacitance per unit length of the wiring (1 m).
複数の回路同士を接続する場合において、接続する各回路の特性インピーダンスが同一の場合は「整合」、同一でない場合は「非整合」となる。「非整合」の場合は回路の接合点で信号の反射が起こり、進行波の歪みが生じる問題がある。このため、通常は反射の影響を避けるため、ファンクションテスト用信号配線の特性インピーダンスは、半導体テスター側の測定回路に整合させている。 When a plurality of circuits are connected to each other, the matching impedance is “matching” if the characteristic impedances of the respective circuits to be connected are the same, and “nonmatching” is not the same. In the case of “non-matching”, there is a problem that signal reflection occurs at the junction of the circuit and distortion of the traveling wave occurs. For this reason, in order to avoid the influence of reflection, the characteristic impedance of the function test signal wiring is usually matched to the measurement circuit on the semiconductor tester side.
一方、DCテストは、測定対象となる半導体集積回路に低周波の電流を印加し、その時の電圧を測定するものである。DCテストでの問題は、信号配線の導体抵抗により電圧降下が生じ、結果として測定電圧に誤差を生じさせてしまうことにある。したがって、信号配線の特性としては、できるだけ導体抵抗が低いことが望まれる。なお、DCテストでは低周波信号を送受信するため、ファンクションテストのように特性インピーダンスの整合は考慮する必要はない。 On the other hand, the DC test applies a low frequency current to a semiconductor integrated circuit to be measured and measures the voltage at that time. The problem with the DC test is that a voltage drop occurs due to the conductor resistance of the signal wiring, resulting in an error in the measured voltage. Therefore, it is desirable that the signal wiring has as low a conductor resistance as possible. Since the DC test transmits and receives low-frequency signals, there is no need to consider the matching of characteristic impedance as in the function test.
このように、テスト手法により信号配線に求められる特性は大きく異なっている。 In this way, the characteristics required for signal wiring differ greatly depending on the test method.
さらに、近年の半導体集積回路の入出力端子の狭ピッチ化等に伴い、従来よりも信号配線の配線幅を細くすることが必要となっている。他の回路との整合のため、ファンクションテスト用信号配線の特性インピーダンスを例えば50Ωに設計しようとすると、DCテストに対応する低周波帯でのインピーダンスはそれよりも大きくなってしまう。低周波帯でのインピーダンスは配線の導体抵抗が支配的である。したがって、DCテストの際には、配線幅の縮小による抵抗増加に加え、ファンクションテスト用信号配線の整合をも考慮しなければならないため、導体抵抗の増大による電圧降下の問題が顕在化し、正確な電圧測定を行うことは極めて困難な状況になっていた。逆にDCテストを優先して、信号配線の導体抵抗を低く設定しようとすると、ファンクションテストにおける特性インピーダンスの整合が困難になる。 Furthermore, with the recent narrowing of the input / output terminal pitch of semiconductor integrated circuits, it is necessary to make the signal wiring thinner than before. If the characteristic impedance of the function test signal wiring is designed to be 50 Ω, for example, for matching with other circuits, the impedance in the low frequency band corresponding to the DC test becomes larger than that. The impedance in the low frequency band is dominated by the conductor resistance of the wiring. Therefore, in the DC test, in addition to the increase in resistance due to the reduction of the wiring width, it is necessary to consider the matching of the signal wiring for function test. Therefore, the problem of the voltage drop due to the increase in the conductor resistance becomes obvious and accurate. It was extremely difficult to measure voltage. Conversely, if priority is given to the DC test and the conductor resistance of the signal wiring is set to be low, matching of the characteristic impedance in the function test becomes difficult.
以上説明したように、ファンクションテストとDCテストでは求められる特性が大きく異なるのに加え、近年の半導体集積回路の入出力端子間の狭ピッチ化、多数化に伴い、複数のテスト手法に対し共通の信号配線を用いることは、正確かつ信頼性の高い半導体集積回路の検査を行う上で大きな障害になっていた。 As described above, the required characteristics are greatly different between the function test and the DC test, and in addition to the recent decrease in the pitch between the input / output terminals of the semiconductor integrated circuit and the increase in the number, the test is common to a plurality of test methods. The use of signal wiring has been a major obstacle to the accurate and reliable inspection of semiconductor integrated circuits.
本発明によれば、半導体テスターに接続され、かつ複数の信号配線を有するテストボードにおいて、第1の信号配線と前記第1の信号配線よりも導体抵抗が低い第二の信号配線を備え、かつテスト手法に応じた前記第一の信号配線と前記第二の信号配線の切り替え回路を備えることを特徴とする半導体テスター用テストボード、が提供される。 According to the present invention, a test board connected to a semiconductor tester and having a plurality of signal wires includes a first signal wire and a second signal wire having a conductor resistance lower than that of the first signal wire, and There is provided a test board for a semiconductor tester comprising a switching circuit between the first signal wiring and the second signal wiring according to a test method.
また、切り替え回路として、前記第1の信号配線に接続されたハイパスフィルター回路、または前記第2の信号配線に接続されたローパスフィルター回路、を備えることを特徴とする請求項1に記載の半導体テスター用テストボード、が提供される。 2. The semiconductor tester according to claim 1, further comprising a high-pass filter circuit connected to the first signal wiring or a low-pass filter circuit connected to the second signal wiring as the switching circuit. For test board, provided.
半導体集積回路を検査するための手法であるファンクションテストとDCテストでは、求められる信号配線の特性が異なっている。本発明では、半導体テスター用テストボードにおいて、それぞれのテスト手法に適した信号配線を用い、切り替え回路を備え、テスト手法に応じ信号配線の切り替えを行うことにより、正確かつ信頼性に優れた半導体集積回路の検査を行うことができる。 The required characteristic of signal wiring differs between a function test and a DC test, which are methods for inspecting a semiconductor integrated circuit. In the present invention, a semiconductor tester test board uses a signal wiring suitable for each test method, includes a switching circuit, and performs switching of the signal wiring according to the test method, thereby providing an accurate and reliable semiconductor integrated circuit. Circuit inspection can be performed.
また、切り替え回路として第1の信号配線に接続されたハイパスフィルター回路、または第2の信号配線に接続されたローパスフィルター回路を用いることで、機械的なスイッチ動作無しで信号配線を切り替えることができる。 Further, by using a high-pass filter circuit connected to the first signal wiring or a low-pass filter circuit connected to the second signal wiring as the switching circuit, the signal wiring can be switched without mechanical switching operation. .
本発明によれば、半導体集積回路の検査において、従来よりも正確かつ信頼性の高い検査を行うことができる半導体テスター用テストボードを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the test board for semiconductor testers which can perform a test | inspection more accurate and reliable than before can be provided in the test | inspection of a semiconductor integrated circuit.
以下、本発明の実施の形態について、図面を用いて説明する。
(第1の実施の形態)
発明の構成図を図1に示す。半導体テスター106はテストボード102を介して、半導体集積回路101に接続されている。テストボード102内にはDCテスト信号用配線103、ファンクションテスト信号用配線104、切り替え回路105が設けられている。DCテスト用信号配線103の導体幅はファンクションテスト用信号配線104の導体幅よりも広く取ることにより、導体抵抗を低くしている。ファンクションテスト用信号配線104は半導体テスター106に搭載される測定回路基板(不図示)に用いられる信号配線の特性インピーダンスと整合していることが望ましい。本実施の形態では、測定回路基板に用いられる信号配線の特性インピーダンスは50Ωであるため、ファンクションテスト用信号配線の特性インピーダンスも50Ωとしている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
A block diagram of the invention is shown in FIG. The
回路例を図2に示す。DCテスト用信号配線103とファンクションテスト用信号配線104の切り替え回路として、DCテスト用信号配線103に接続された ローパスフィルター回路110(以下、LPF)、ファンクションテスト用信号回路に接続されたハイパスフィルター回路111(以下、HPF) を備えている。LPF110、HPF111のカットオフ周波数は、それぞれDCテスト用信号配線の周波数よりも高く、かつファンクションテスト用の信号周波数よりも低いことが必要である。例えばインダクタンスを225.079nH、キャパシタンスを56.27μFとすることによりカットオフ周波数が100kHzのLPF110を構成する。一方、例えば、インダクタンスを11.254μH、キャパシタンスを46.016nFとすることによりカットオフ周波数が100kHzのHPF111を構成することができる。
A circuit example is shown in FIG. As a switching circuit between the DC
DCテスト時におけるDCテスト用信号107は、HPF111により100kHz以下の周波数信号が遮断されるため、DCテスト用配線103のみを通り半導体集積回路102へ送信される。この時の信号の流れを図示すると図2における107となる。DCテスト用信号配線103はその導体抵抗を低く設定してあるため、電圧降下による測定値変動、バラツキが少なくなる。
The
一方、ファンクションテスト時には信号は図2の108と109に示すようにDCテスト用配線103とファンクションテスト用配線104の経路を通り半導体集積回路101へ送信される。ファンクションテスト用信号に含まれる100kHz以上の高周波信号109は、LPF110により遮断されるため、ファンクションテスト用配線104のみを通り、HPF111により半導体集積回路1に伝送される。ファンクションテスト用信号配線104は特性インピーダンスが50Ωに整合しているために、高周波信号109の反射が少なく、歪みの少ない良好な伝送を行うことができる。なお、ファンクションテスト時に送信するパルス波形のうち、100kHz以下の低周波信号108についてはDCテスト時と同じく、DCテスト用配線103を通り、半導体集積回路101へ送信される。この低周波信号108はファンクションテストには無関係のため、測定や回路動作に影響を与えることはない。
On the other hand, at the time of the function test, the signal is transmitted to the semiconductor integrated
DCテスト用信号配線103とファンクションテスト用信号配線104は、LPF110、HPF111を利用することにより、テスト手法に応じスイッチ動作無しで配線の切り替えが行われる。それぞれのテスト手法に適合した信号配線が選択され、信号伝送をスムーズに行うことが可能となる。
The DC
本実施の形態では、半導体集積回路の検査において、ファンクションテストとDC テストのそれぞれのテスト手法に適合した配線が用いられるため、従来よりも正確かつ信頼性の高い検査を行うことができる。また、本実施の形態では信号配線の切り替えをLPFとHPFを用いて行っており、機械的なスイッチ動作無しで行うことができる。 In the present embodiment, since wiring suitable for each test method of the function test and DC test is used in the inspection of the semiconductor integrated circuit, the inspection can be performed more accurately and more reliably than before. In this embodiment, the signal wiring is switched using the LPF and the HPF, and can be performed without a mechanical switch operation.
(第2の実施の形態)
以下、第2の実施の形態について、図面を用いて説明する。本実施の形態は、信号配線の切り替えをスイッチングリレーを用いて行う点で、第1の実施の形態と異なる。第1の実施の形態に比べ、回路構成が簡易的であるため、テストボード上の実効面積を減らせるメリットがある。
(Second Embodiment)
The second embodiment will be described below with reference to the drawings. This embodiment is different from the first embodiment in that signal wiring is switched using a switching relay. Compared to the first embodiment, since the circuit configuration is simple, there is an advantage that the effective area on the test board can be reduced.
図3に示す回路ではDCテスト用信号配線103、ファンクションテスト用信号配線104を第1の実施の形態と同条件にし、信号配線の切り替えにスイッチングリレー112を使用している。これにより、第1の実施の形態と同等の効果を得ることが可能となる。
In the circuit shown in FIG. 3, the DC
本構成では、ファンクションテスト用信号、DCテスト用信号伝送時のそれぞれにおいてリレーの動作を制御する必要がある。 In this configuration, it is necessary to control the operation of the relay in each of the function test signal and the DC test signal transmission.
動作としては、DCテストを行うときは、DCテスト用信号配線103を選択することにより、DCテスト用信号107は半導体集積回路101に伝送される。また、ファンクションテストを行うときはファンクションテスト用信号配線104を選択することにより、ファンクションテスト用信号113が半導体集積回路101に伝送される。スイッチの切替動作は、例えば、半導体テスタ−106側のプログラム制御により行うことができる。
As an operation, when performing a DC test, the
以上、本発明を実施の形態に基づいて説明した。この実施の形態は例示であり、種々の変形例が可能であること、またそうした変形例も本発明の範囲であることは当業者に理解されるところである。 The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications are possible and that such modifications are also within the scope of the present invention.
例えば、実施の形態では2種類のテスト手法の場合のみ示したが、3種類以上のテスト手法の場合においても適宜対応することが可能である。 For example, in the embodiment, only two types of test methods are shown, but it is possible to appropriately cope with the case of three or more types of test methods.
101 半導体集積回路
102 テストボード
103 DCテスト用信号配線
104 ファンクションテスト用信号配線
105 切り替え回路
106 半導体テスター
107 DCテスト用信号
108 ファンクションテスト用信号(低周波信号)
109 ファンクションテスト用信号(高周波信号)
110 ローパスフィルター回路
111 ハイパスフィルター回路
112 スイッチングリレー
113 ファンクションテスト用信号
114 信号配線
101 Semiconductor integrated circuit
102 test board
103 DC test signal wiring
104 Signal wiring for function test
105 switching circuit
106 Semiconductor tester
107 DC test signal
108 Function test signal (low frequency signal)
109 Function test signal (high frequency signal)
110 Low-pass filter circuit
111 High-pass filter circuit
112 Switching relay
113 Function test signals
114 Signal wiring
Claims (7)
第1の信号配線と前記第1の信号配線よりも導体抵抗の低い第2の信号配線を備え、
かつテスト手法に応じた前記第1の信号配線と前記第2の信号配線の切り替え回路を備えることを特徴とする半導体テスター用テストボード。 In a test board connected to a semiconductor tester and having a plurality of signal wirings,
A first signal wiring and a second signal wiring having a conductor resistance lower than that of the first signal wiring;
A test board for a semiconductor tester, comprising a switching circuit for switching between the first signal wiring and the second signal wiring according to a test method.
または前記第2の信号配線に接続されたローパスフィルター回路、
を備えることを特徴とする請求項1に記載の半導体テスター用テストボード。 A high-pass filter circuit connected to the first signal wiring as the switching circuit;
Or a low-pass filter circuit connected to the second signal wiring,
The test board for a semiconductor tester according to claim 1, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040787A JP2007218779A (en) | 2006-02-17 | 2006-02-17 | Test board for semiconductor tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040787A JP2007218779A (en) | 2006-02-17 | 2006-02-17 | Test board for semiconductor tester |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007218779A true JP2007218779A (en) | 2007-08-30 |
Family
ID=38496238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006040787A Withdrawn JP2007218779A (en) | 2006-02-17 | 2006-02-17 | Test board for semiconductor tester |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007218779A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009115647A (en) * | 2007-11-07 | 2009-05-28 | Yokogawa Electric Corp | Direct-current testing device and semiconductor testing device |
JP2011081000A (en) * | 2009-10-09 | 2011-04-21 | Dspace Digital Signal Processing & Control Engineering Gmbh | Test device of electric component |
WO2011132226A1 (en) * | 2010-04-22 | 2011-10-27 | 株式会社アドバンテスト | Pin card and test device using same |
-
2006
- 2006-02-17 JP JP2006040787A patent/JP2007218779A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009115647A (en) * | 2007-11-07 | 2009-05-28 | Yokogawa Electric Corp | Direct-current testing device and semiconductor testing device |
JP2011081000A (en) * | 2009-10-09 | 2011-04-21 | Dspace Digital Signal Processing & Control Engineering Gmbh | Test device of electric component |
WO2011132226A1 (en) * | 2010-04-22 | 2011-10-27 | 株式会社アドバンテスト | Pin card and test device using same |
US8988089B2 (en) | 2010-04-22 | 2015-03-24 | Advantest Corporation | Pin card |
JP5735910B2 (en) * | 2010-04-22 | 2015-06-17 | 株式会社アドバンテスト | Pin card and test apparatus using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201350877A (en) | Auxiliary test circuit and chip and circuit board using the same | |
US9933475B2 (en) | Semiconductor device and multi-chip module | |
JP2007271496A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2006343146A (en) | Testing device | |
JP5437183B2 (en) | Measuring device and substrate inspection device | |
JP2007218779A (en) | Test board for semiconductor tester | |
JP5066100B2 (en) | Test apparatus, test method, and connection part | |
CN104777360A (en) | De-embedding test method | |
JP6143617B2 (en) | Circuit board inspection equipment | |
JP4310280B2 (en) | Impedance conversion circuit, input / output circuit and semiconductor test equipment | |
JP5500632B2 (en) | Disconnection detection method and electronic device | |
JP2011158347A (en) | Semiconductor device and inspection system | |
JP2012013446A (en) | Pin electronics circuit and testing apparatus using the same | |
JP2012028786A (en) | Method for determining resistance between integrated circuit and contacting device of integrated circuit and corresponding contacting device of printed circuit board | |
JP2009229327A (en) | Circuit element measuring device | |
KR102136612B1 (en) | Probe card module | |
KR20060104392A (en) | Semiconductor device test apparatus having changeable signal transmission line structure | |
JP2002005999A (en) | Semiconductor testing device | |
JP6596134B2 (en) | Test circuit board and operation method thereof | |
JP2015141098A (en) | Test board, integrated circuit test method, integrated circuit device, and integrated circuit test system | |
JP6520127B2 (en) | Substrate inspection apparatus, substrate inspection method, and substrate inspection jig | |
JP2012083262A (en) | Testing device and testing method | |
CN109696617B (en) | Electric signal detection circuit and device | |
JP6812270B2 (en) | Probe card | |
JP4611885B2 (en) | Inspection system, inspection method, and wiring length adjustment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100122 |