JP5066100B2 - Test apparatus, test method, and connection part - Google Patents
Test apparatus, test method, and connection part Download PDFInfo
- Publication number
- JP5066100B2 JP5066100B2 JP2008549325A JP2008549325A JP5066100B2 JP 5066100 B2 JP5066100 B2 JP 5066100B2 JP 2008549325 A JP2008549325 A JP 2008549325A JP 2008549325 A JP2008549325 A JP 2008549325A JP 5066100 B2 JP5066100 B2 JP 5066100B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- monitor
- device under
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 165
- 238000010998 test method Methods 0.000 title claims description 9
- 230000006866 deterioration Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、試験装置、試験方法、及び接続部に関する。特に本発明は、被試験デバイスに電源電圧を供給する試験装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願2006−335331 出願日 2006年12月13日The present invention relates to a test apparatus, a test method, and a connection unit. In particular, the present invention relates to a test apparatus that supplies a power supply voltage to a device under test. This application is related to the following Japanese application. For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
Japanese Patent Application No. 2006-335331 Application Date December 13, 2006
半導体回路等のデバイスの微細化と共に、低電圧化と高速動作に伴う電源電流の変化による電源品質の問題が顕著となっている。つまり、電源品質のわずかな変動が、デバイスの動作に影響を与えてしまう。このため、デバイスに供給される電源品質を向上させることが好ましい。例えば、電源電流を監視する技術として、以下の特許文献に開示された発明が知られている。
しかし、デバイスの動作回路に供給される電源電圧を精度よく監視することは困難である。例えば、デバイスのパッケージに入力される電源電圧を監視した場合であっても、パッケージのインダクタンス、接触抵抗等により、動作回路に供給される電源電圧は変化する。 However, it is difficult to accurately monitor the power supply voltage supplied to the operation circuit of the device. For example, even when the power supply voltage input to the device package is monitored, the power supply voltage supplied to the operation circuit varies depending on the inductance, contact resistance, and the like of the package.
また、デバイスを試験する場合には、この問題はより顕著となる。例えば、被試験デバイスをソケットに載置して試験する場合、ソケットに供給される電源電圧を監視した場合であっても、被試験デバイスのパッケージに加え、ソケットのインダクタンス等により、動作回路に供給される電源電圧は変化する。 Also, this problem becomes more pronounced when testing devices. For example, when testing a device under test in a socket, even if the power supply voltage supplied to the socket is monitored, the device under test is supplied to the operating circuit by the socket inductance, etc. The power supply voltage to be changed varies.
このような問題に対して、被試験デバイスを安定して試験するべく、電源電圧のマージン試験を行うことが考えられる。例えば、被試験デバイスに所定の試験パターンを入力して、且つ電源電圧を変化させることにより、被試験デバイスが正常に動作する電源電圧の範囲を測定する。当該測定結果により、電源電圧が劣化した場合に、試験精度に与える影響を類推することができる。しかし、当該方法では、被試験デバイスに入力する試験パターンを変更した場合、被試験デバイスを変更した場合等においては、電源電圧の劣化による試験精度への影響が変化するので、マージン試験を再度行う必要がある。 To solve such a problem, it is conceivable to perform a power supply voltage margin test in order to stably test the device under test. For example, by inputting a predetermined test pattern to the device under test and changing the power supply voltage, the range of the power supply voltage at which the device under test operates normally is measured. From the measurement result, when the power supply voltage is deteriorated, the influence on the test accuracy can be estimated. However, in this method, when the test pattern input to the device under test is changed, or when the device under test is changed, the influence on the test accuracy due to the deterioration of the power supply voltage changes, so the margin test is performed again. There is a need.
また、電源変動に対応するべく、被試験デバイスの電源ピンと接地電位との間に、大容量のコンデンサを接続することも考えられる。しかし、コンデンサの特性は経時劣化するので、同一の特性の被試験デバイスを試験した場合であっても、試験の歩留まりは経時的に劣化する。このような歩留まりの劣化は、被試験デバイスの製造プロセスの問題、又は試験装置の測定機器の性能劣化と評価されるので、問題解決が非常に困難となる。また、これらの方法では、被試験デバイスのパッケージ、試験装置のソケットにおける電源電圧の劣化を見積もることはできない。 It is also conceivable to connect a large-capacitance capacitor between the power supply pin of the device under test and the ground potential in order to cope with power supply fluctuations. However, since the capacitor characteristics deteriorate with time, the test yield deteriorates with time even when a device under test having the same characteristics is tested. Such a deterioration in yield is evaluated as a problem in the manufacturing process of the device under test or a deterioration in the performance of the measuring device of the test apparatus, so that it is very difficult to solve the problem. Also, with these methods, it is impossible to estimate the power supply voltage deterioration in the package of the device under test and the socket of the test apparatus.
このため、本発明の一つの側面においては、上記の課題を解決する試験装置、試験方法、及び接続部を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Therefore, an object of one aspect of the present invention is to provide a test apparatus, a test method, and a connection unit that solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
上記課題を解決するために、本発明の第1の形態においては、デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を生成し、被試験デバイスの少なくとも一つの電源ピンに供給する電源供給部と、被試験デバイスの電源ピンのうち、電源供給部が電源電圧を供給しない電源ピンにおける電圧を検出する電源モニタとを備える試験装置を提供する。 In order to solve the above-described problem, in the first embodiment of the present invention, a test apparatus for testing a device under test having a plurality of power supply pins short-circuited inside the device, the power supply voltage supplied to the device under test And a power supply monitor that detects a voltage at a power supply pin that does not supply a power supply voltage among the power supply pins of the device under test. A test apparatus is provided.
本発明の第2の形態においては、デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験方法であって、被試験デバイスに供給する電源電圧を生成し、被試験デバイスの少なくとも一つの電源ピンに供給し、被試験デバイスの電源ピンのうち、電源電圧が供給されない前記電源ピンにおける電圧を検出する試験方法を提供する。 According to a second aspect of the present invention, there is provided a test method for testing a device under test having a plurality of power supply pins that are short-circuited inside the device, wherein a power supply voltage supplied to the device under test is generated, Provided is a test method for detecting a voltage at a power supply pin that is supplied to at least one power supply pin and is not supplied with a power supply voltage among power supply pins of a device under test.
本発明の第3の形態においては、デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験装置において、被試験デバイスと試験装置とを接続する接続部であって、複数の電源ピンに一対一に対応し、対応する電源ピンに接続される複数の電源入力端子と、電源電圧を供給すべき電源入力端子に電源電圧を供給する電源配線と、電源配線とは、接続部において絶縁して設けられ、電源配線に接続されない電源入力端子と、電源モニタとを接続するモニタ配線とを備える接続部を提供する。 In a third aspect of the present invention, in a test apparatus for testing a device under test having a plurality of power supply pins that are short-circuited inside the device, a connection unit that connects the device under test and the test apparatus, A plurality of power input terminals corresponding to the power pins on a one-to-one basis and connected to the corresponding power pins, a power supply wiring for supplying a power supply voltage to a power supply input terminal to which a power supply voltage should be supplied, And providing a connection portion including a power input terminal that is insulated and connected to the power supply wiring, and a monitor wiring that connects the power supply monitor.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.
10・・・メインフレーム、12・・・テストヘッド、14・・・パフォーマンスボード、16・・・プローブピン、18・・・プローバ、20・・・接続部、22・・・電源供給部、24・・・正側の電源配線、26・・・正側のモニタ配線、28・・・正側モニタ、30・・・正側の電源入力端子、32・・・比較部、34・・・電圧記憶部、44・・・負側の電源配線、46・・・負側のモニタ配線、48・・・負側モニタ、50・・・負側の電源入力端子、60・・・ソケット、62・・・電源モニタ、64・・・基準電圧生成部、66・・・調整部、100・・・試験装置、200・・・被試験デバイス、210・・・動作回路、212・・・正側の電源ピン、214・・・負側の電源ピン
DESCRIPTION OF
以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, one aspect of the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the claims, and combinations of features described in the embodiments. All of these are not necessarily essential to the solution of the invention.
図1は、本発明の一つの実施形態に係る試験装置100の構成の一例を示す図である。試験装置100は、半導体チップ等の被試験デバイス200を試験する装置であって、メインフレーム10、テストヘッド12、及び接続部20を備える。
FIG. 1 is a diagram illustrating an example of a configuration of a
接続部20は、被試験デバイス200と試験装置100とを接続する。例えば接続部20は、被試験デバイス200を載置するソケットと、当該ソケットを載置する基板とを有してよい。ソケットは、被試験デバイス200の入出力ピンと接続される端子を有する。また、基板には、ソケットを介して被試験デバイス200と信号を受け渡す配線が設けられる。
The
テストヘッド12は、接続部20を介して、被試験デバイス200と信号を受け渡す。例えばテストヘッド12は、被試験デバイス200に入力すべき試験信号、電源電力等を生成して、接続部20を介して被試験デバイス200に入力する。また、テストヘッド12は、被試験デバイス200の出力信号を、接続部20を介して受け取る。テストヘッド12は、当該出力信号に基づいて被試験デバイス200の良否を判定する判定部を有してよい。例えば判定部は、当該出力信号の論理パターンと、所定の期待値パターンとを比較することにより、被試験デバイス200の良否を判定してよい。
The
メインフレーム10は、テストヘッド12との間で信号を受け渡す。例えばメインフレーム10は、テストヘッド12を制御する制御信号を、テストヘッド12に入力してよい。また、メインフレーム10は、テストヘッド12における被試験デバイス200の試験結果を受け取ってよい。
The
図2は、接続部20の構成の一例を示す図である。接続部20は、電源供給部22、正側の電源配線24、正側のモニタ配線26、電源モニタ62、ソケット60、負側の電源配線44、負側のモニタ配線46、及び基準電圧生成部64を備える。
FIG. 2 is a diagram illustrating an example of the configuration of the
また、被試験デバイス200は、動作回路210と、パッケージに設けられる複数の正側の電源ピン212、及びパッケージに設けられる複数の負側の電源ピン214を備える。動作回路210は、与えられる電源電力により駆動する。また、パッケージは、セラミック、樹脂等により形成され、動作回路210を封止する。
The device under
複数の正側の電源ピン212は、パッケージの内部でそれぞれ短絡される。また、複数の負側の電源ピン214は、正側の電源ピン212とは独立して、パッケージの内部でそれぞれ短絡される。正側の電源ピン212及び負側の電源ピン214には、それぞれ所定の電圧が印加される。また、負側の電源ピン214は接地されてもよい。動作回路210は、複数の正側の電源ピン212に印加される電圧と、複数の負側の電源ピン214に印加される電圧との差分の電圧で駆動する。
The plurality of positive power supply pins 212 are short-circuited inside the package. The plurality of negative power supply pins 214 are short-circuited inside the package independently of the positive power supply pins 212. A predetermined voltage is applied to each of the positive
ソケット60は、被試験デバイス200を載置する。また、ソケット60の表面には、複数の正側の電源入力端子(30−1、30−2、・・・、以下30と総称する)と、複数の負側の電源入力端子(50−1、50−2、・・・、以下50と総称する)とが設けられる。複数の正側の電源入力端子30は、複数の正側の電源ピン212に一対一に対応して設けられ、対応する正側の電源ピン212に電気的に接続される。複数の負側の電源入力端子50は、複数の負側の電源ピン214に一対一に対応して設けられ、対応する負側の電源ピン214に電気的に接続される。電源入力端子と電源ピンとを接続する配線は、ソケット60の内部に設けられ、寄生誘導成分等が形成される。
The
電源供給部22は、被試験デバイス200に供給する電源電圧を生成して、被試験デバイス200の電源ピンに供給する。例えば電源供給部22は、正側の電源ピン212の少なくとも一つに第1の電源電圧を供給する。本例において電源供給部22は、対応する正側の電源入力端子30を介して、正側の電源ピン212に第1の電源電圧を供給する。
The
また、電源供給部22は、負側の電源ピン214の少なくとも一つに第2の電源電圧を供給してもよい。負側の電源ピン214も同様に、対応する負側の電源入力端子50を介して、第2の電源電圧が供給される。第2の電源電圧は、第1の電源電圧より小さくてよい。例えば第1の電源電圧は正の電圧であって、第2の電源電圧は接地電圧であってよい。電源供給部22は、負側の電源入力端子50を接地することにより、対応する負側の電源ピン214に第2の電源電圧(接地電圧)を印加してよい。
The
電源モニタ62は、被試験デバイス200の電源ピンのうち、電源供給部22が電源電圧を供給しない電源ピンにおける電圧を検出する。本例において電源モニタ62は、正側モニタ28及び負側モニタ48を有する。
The power supply monitor 62 detects a voltage at a power supply pin to which the
正側モニタ28は、第1の電源電圧が印加されない正側の電源ピン212における電圧を検出する。本例の正側モニタ28は、一つの正側の電源ピン212に対応する正側の電源入力端子30−4を介して、当該正側の電源ピン212の電圧を検出する。
The
負側モニタ48は、第2の電源電圧が印加されない負側の電源ピン214における電圧を検出する。本例の負側モニタ48は、一つの負側の電源ピン214に対応する負側の電源入力端子50−4を介して、当該負側の電源ピン214の電圧を検出する。
The
正側の電源配線24は、第1の電源電圧を供給すべき正側の電源入力端子30と、電源供給部22とを接続する。本例の正側の電源配線24は、正側モニタ28に接続されない他の正側の電源入力端子(30−1、30−2、30−3)を、接続部20において短絡して電源供給部22に接続する。例えば、ソケット60を載置する基板において、複数の正側の電源入力端子(30−1、30−2、30−3)を短絡して、電源供給部22に接続する。電源供給部22は、当該基板に設けられ、テストヘッド12から電源電圧を受け取り、被試験デバイス200に供給する素子であってよい。
The positive-side
負側の電源配線44は、第2の電源電圧を供給すべき負側の電源入力端子50と、電源供給部22とを接続する。図2においては、負側の電源入力端子50は、電源供給部22としての接地電位に接続される。本例の負側の電源配線44は、負側モニタ48に接続されない他の負側の電源入力端子(50−1、50−2、50−3)を、接続部20において短絡して接地電位に接続する。例えば、ソケット60を載置する基板において、複数の負側の電源入力端子(50−1、50−2、50−3)を短絡して、接地電位に接続する。
The negative
正側のモニタ配線26は、接続部20において、正側の電源配線24とは絶縁して設けられる。例えば、接続部20の基板において、正側のモニタ配線26と正側の電源配線24とは電気的に接続しない。但し、正側のモニタ配線26は、ソケット60及び正側の電源ピン212を介して、正側の電源配線24と電気的に接続される。正側のモニタ配線26は、正側モニタ28を接続すべき正側の電源入力端子30−4と、正側モニタ28とを接続する。
The
負側のモニタ配線46は、接続部20において、負側の電源配線44とは絶縁して設けられる。例えば、接続部20の基板において、負側のモニタ配線46と負側の電源配線44とは電気的に接続しない。但し、負側のモニタ配線46は、ソケット60及び負側の電源ピン214を介して、負側の電源配線44と電気的に接続される。負側のモニタ配線46は、負側モニタ28を接続すべき負側の電源入力端子50−4と、負側モニタ48とを接続する。
The
このような構成により、正側モニタ28は、電源供給部22が供給する第1の電源電圧を、正側の電源入力端子(30−1、30−2、30−3)、正側の電源ピン212、及び正側の電源入力端子30−4を介して検出することができる。つまり、電源供給部22が出力する第1の電源電圧は、ソケット60の外部から被試験デバイス200のパッケージの内部まで伝送して、更に被試験デバイス200のパッケージの内部からソケット60の外部まで伝送する。このため、正側モニタ28は、ソケット60及び被試験デバイス200のパッケージにおける電源電圧の劣化の程度を検出することができる。同様に、負側モニタ48は、負側の電源系における、ソケット60及び被試験デバイス200のパッケージにおける電源電圧の劣化の程度を検出することができる。
With this configuration, the
また、正側モニタ28及び負側モニタ48は、高入力インピーダンスの測定回路であることが好ましい。例えば正側モニタ28の入力インピーダンスは、正側の電源ピン212から正側の電源入力端子30−4までの経路における電圧降下が略零となる程度に、正側の電源ピン212から正側の電源入力端子30−4に流れる電流を小さくするインピーダンスであってよい。正側モニタの入力インピーダンスは、正側の電源入力端子30から正側の電源ピン212までの経路におけるインピーダンスより十分大きいことが好ましい。また、負側モニタ48の入力インピーダンスも同様であることが好ましい。
The
例えば、正側モニタ28の入力インピーダンスをZin、正側の電源ピン212から正側の電源入力端子30−4を介して正側モニタ28までの伝送路における伝送路インピーダンスをZmrとする。このとき、正側モニタ28における測定誤差は、
Zmr/(Zin+Zmr)
であらわされる。正側モニタ28の入力インピーダンスは、当該測定誤差が、予め設定される許容誤差Er以下となるように設定されてよい。また、負側モニタ48の入力インピーダンスも同様に、測定誤差が許容誤差Er以下となるように設定されてよい。For example, the input impedance of the
Zmr / (Zin + Zmr)
It is expressed. The input impedance of the
このような構成により、電源電圧が、被試験デバイス200のパッケージの内部から、ソケット60の外部に伝送するときの電源電圧の劣化を低減することができる。このため、動作回路210に印加される電源電圧を精度よく測定することができる。
With such a configuration, deterioration of the power supply voltage when the power supply voltage is transmitted from the inside of the package of the device under
また、正側モニタ28及び負側モニタ48は、それぞれ与えられる基準電圧と、検出した電圧との差分に基づいて、電源電圧を測定してよい。基準電圧生成部64は、正側モニタ28及び負側モニタ48に、略同一の電圧値の基準電圧を供給する。正側モニタ28及び負側モニタ48に同一の基準電圧を供給することにより、第1の電源電圧及び第2の電源電圧の差分を精度よく検出することができる。つまり、動作回路210に印加される電源電圧を精度よく検出することができる。
Further, the
図3は、接続部20の他の構成例を示す図である。接続部20は、図2において説明した構成に加え、調整部66を更に備える。調整部66は、電源モニタ62が検出した電圧に基づいて、電源供給部22が出力する電源電圧を調整してよい。例えば調整部66は、被試験デバイス200の試験中に、電源モニタ62が検出した電圧に基づいて、電源供給部22が出力する電源電圧を動的に調整してよい。この場合、調整部66は、電源モニタ62が検出する電圧が、予め定められた電圧となるように、電源電圧を調整してよい。また、第2の電源電圧として、接地電圧が与えられている場合、調整部66は、第1の電源電圧を調整してよい。
FIG. 3 is a diagram illustrating another configuration example of the
また、調整部66は、被試験デバイス200の試験前に、電源モニタ62が検出した電圧が予め定められた電圧となるように、電源供給部22が出力する電源電圧を予め調整してもよい。この場合、電源供給部22は、被試験デバイス200の試験時に供給すべき電源電圧を、被試験デバイス200の試験前においても被試験デバイス200に供給してよい。試験装置100は、調整部66が電源供給部22を調整した後に、被試験デバイス200に試験パターンを入力してよい。
Further, the
このような構成により、被試験デバイス200の動作回路210に印加される電源電圧を精度よく調整することができる。このため、被試験デバイス200を精度よく試験することができる。
With such a configuration, the power supply voltage applied to the
また試験装置100は、調整部66に代えて、エラー検出部を備えてもよい。エラー検出部は、例えば被試験デバイス200の試験中に電源モニタ62が検出する電圧が、所定の範囲内でない場合に、エラーを検出する。このような構成により、試験中に動作回路210に印加される電源電圧が正常であるか否かを検出することができ、例えば否定的な試験結果が得られた場合に、容易に原因を解析することができる。
Further, the
図4は、接続部20の他の構成例を示す図である。本例において、被試験デバイス200は、複数の動作回路(210−1、210−2)と、動作回路210毎に複数設けられる正側の電源ピン212と、複数の負側の電源ピン214とを備える。本例における動作回路210は、同一の電源電圧が供給されるべき回路の単位であってよい。つまり、動作回路210−1は、動作回路210−2とは異なる電源電圧により駆動する素子の集合であってよい。
FIG. 4 is a diagram illustrating another configuration example of the
複数の正側の電源ピン212は、それぞれの動作回路210毎に、被試験デバイス200のパッケージ内部で短絡される。また、複数の負側の電源ピン214は、正側の電源ピン212と同様に、それぞれの動作回路210毎に、被試験デバイス200のパッケージ内部で短絡されてよく、また図4に示すように、それぞれの動作回路210に対して共通して、被試験デバイス200のパッケージ内部で短絡されてもよい。
The plurality of positive power supply pins 212 are short-circuited inside the package of the device under
また、ソケット60の表面には、被試験デバイス200のパッケージ内部で短絡される正側の電源ピン212のグループに対応して正側の電源入力端子30のグループ(30−1、30−2、30−3、30−4)が設けられ、負側の電源ピン214のグループに対応して負側の電源入力端子50のグループ(50−1、50−2、・・・、50−n)が設けられる。
Further, on the surface of the
電源供給部22は、正側の電源入力端子30の各グループ内の少なくとも一つの正側の電源入力端子30に電源電圧をそれぞれ供給する。電源供給部22から電源電圧を受け取る正側の電源入力端子(30−1、30−2、30−3)は、グループ毎に正側の電源配線24で短絡されて、電源供給部22に接続される。また同様に、負側の電源入力端子50のそれぞれのグループ内の少なくとも一つの負側の電源入力端子50に、電源電圧が供給される。電源電圧を受け取る負側の電源入力端子(50−1、50−2、・・・、50−(n−1))は、グループ毎に負側の電源配線44で短絡されて、接地電位等に接続される。
The
正側モニタ28は、正側の電源入力端子30のそれぞれのグループ毎に設けられ、対応するグループにおいて、電源供給部22が電源電圧を供給しない正側の電源入力端子30−4における電圧を検出する。負側モニタ48も同様に、対応するグループにおいて、電源電圧が供給されない負側の電源入力端子50−nにおける電圧を検出する。
The
このような構成により、それぞれの動作回路210に供給される電源電圧を精度よく検出することができる。また、図4に示すように、正側モニタ28は、複数の動作回路210に対応して複数設けられ、負側モニタ48は、複数の動作回路210に共通して一つ設けられてよい。このような構成により、負側モニタ48の個数を低減することができる。
With such a configuration, the power supply voltage supplied to each
図5は、試験装置100の他の構成例を示す図である。試験装置100は、メインフレーム10、テストヘッド12、パフォーマンスボード14、接続部20、及びプローバ18を備える。メインフレーム10及びテストヘッド12は、図1において説明したメインフレーム10及びテストヘッド12と同一であってよい。
FIG. 5 is a diagram illustrating another configuration example of the
プローバ18は、被試験デバイス200を載置して、被試験デバイス200を所定の位置に配置する。接続部20は、被試験デバイス200と対向して設けられ、プローブピン16を介して被試験デバイス200と電気的に接続される。パフォーマンスボード14は、接続部20とテストヘッド12との間で信号を伝送する。
The
本例における接続部20は、図2から図4において説明した接続部20の構成に対し、ソケット60に代えてプローブピン16を有する。例えば図2において、正側の電源入力端子30と正側の電源ピン212との間、及び負側の電源入力端子50と負側の電源ピン214との間に、プローブピン16が設けられる。本例における電源モニタ62は、プローブピン16及び被試験デバイス200のパッケージにおける、電源電圧の劣化を検出することができる。
The connecting
このような構成によっても、被試験デバイス200の動作回路210に印加される電源電圧を精度よく検出することができ、被試験デバイス200を精度よく試験することができる。
Even with such a configuration, the power supply voltage applied to the
図6は、接続部20の他の構成例を示す図である。本例における接続部20は、図2から図4において説明した接続部20の構成に対し、ソケット60を備えない点で異なる。他の構成要素は、図2から図4において説明した接続部20と同一であってよい。
FIG. 6 is a diagram illustrating another configuration example of the
本例において、電源供給部22は、正側の電源配線24及び負側の電源配線44を介して、正側の電源ピン212及び負側の電源ピン214に接続される。また、電源モニタ62は、正側のモニタ配線26及び負側のモニタ配線46を介して、電源電圧が供給されない正側の電源ピン212及び負側の電源ピン214に接続される。
In this example, the
このような構成により、被試験デバイス200のパッケージにおける電源電圧の劣化を検出することができる。また、動作回路210に印加される電源電圧を精度よく検出することができ、被試験デバイス200を精度よく試験することができる。
With such a configuration, it is possible to detect power supply voltage degradation in the package of the device under
図7は、接続部20の他の構成例を示す図である。本例における接続部20は、図2から図6に関連して説明したいずれかの接続部20の構成に対して、比較部32および電圧記憶部34を更に有する。他の構成要素は、図2から図6に関連して説明したいずれかの接続部20と同一であってよい。
FIG. 7 is a diagram illustrating another configuration example of the
電圧記憶部34は、電源モニタ62が検出した電圧を記憶する。電圧記憶部34は、電源モニタ62が順次検出した電圧を、検出時刻に対応付けて記憶してよい。比較部32は、電圧記憶部34が記憶した電圧に基づいて、電源電圧の劣化を検出する。例えば比較部32は、電圧記憶部34が既に記憶している電圧と、電源モニタ62が新たに検出した電圧とを比較することで、電源電圧の劣化を検出してよい。また、比較部32は、電圧記憶部34が時系列に格納した各電圧を比較することで、電源電圧の劣化を検出してもよい。
The
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
以上説明した試験装置によれば、被試験デバイスのパッケージにおける電源電圧の劣化を検出することができる。また、動作回路に印加される電源電圧を精度よく検出することができ、被試験デバイスを精度よく試験することができる。 According to the test apparatus described above, it is possible to detect deterioration of the power supply voltage in the package of the device under test. Further, the power supply voltage applied to the operating circuit can be detected with high accuracy, and the device under test can be tested with high accuracy.
Claims (17)
前記被試験デバイスに供給する電源電圧を生成し、前記被試験デバイスの少なくとも一つの前記電源ピンに供給する電源供給部と、
前記被試験デバイスの前記電源ピンのうち、前記電源供給部が前記電源電圧を供給しない前記電源ピンにおける電圧を検出する電源モニタと
を備える試験装置。A test apparatus for testing a device under test having a plurality of power supply pins that are short-circuited inside the device,
Generating a power supply voltage to be supplied to the device under test, and supplying a power supply to at least one power supply pin of the device under test;
A test apparatus comprising: a power supply monitor that detects a voltage at the power supply pin at which the power supply unit does not supply the power supply voltage among the power supply pins of the device under test.
前記電源供給部は、前記電源入力端子を介して前記電源ピンに前記電源電圧を供給し、
前記電源モニタは、前記電源入力端子を介して前記電源ピンにおける電圧を検出する
請求項1に記載の試験装置。A plurality of power input terminals corresponding to the plurality of power supply pins on a one-to-one basis, and further comprising a connection portion for electrically connecting the corresponding power supply input terminals and the power supply pins;
The power supply unit supplies the power supply voltage to the power supply pin through the power input terminal,
The test apparatus according to claim 1, wherein the power supply monitor detects a voltage at the power supply pin via the power supply input terminal.
前記電源電圧を供給すべき前記電源入力端子及び前記電源供給部を接続する電源配線と、
前記電源配線とは前記接続部において絶縁して設けられ、前記電源モニタを接続すべき前記電源入力端子及び前記電源モニタとを接続するモニタ配線と
を備える請求項2に記載の試験装置。The connecting portion is
A power supply wiring connecting the power supply input terminal to which the power supply voltage is to be supplied and the power supply unit;
The test apparatus according to claim 2, further comprising: a monitor wiring that is provided so as to be insulated from the power supply wiring at the connection portion, and that connects the power supply input terminal to which the power supply monitor is to be connected and the power supply monitor.
前記電源配線は、前記電源モニタが接続されない他の複数の前記電源入力端子を、前記接続部において短絡して前記電源供給部に接続する
請求項3に記載の試験装置。The monitor wiring connects one power input terminal to the power monitor,
The test apparatus according to claim 3, wherein the power supply wiring connects the plurality of other power input terminals not connected to the power supply monitor to the power supply unit by short-circuiting at the connection unit.
請求項4に記載の試験装置。The test apparatus according to claim 4, wherein an input impedance of the power supply monitor is larger than an impedance from the power supply input terminal to the power supply pin.
請求項4に記載の試験装置。The ratio of the transmission line impedance to the input impedance of the power supply monitor and the sum of the transmission line impedance from the power supply pin to the power supply monitor is smaller than a preset allowable error value. The test apparatus according to claim 4, wherein an input impedance is set.
前記接続部は、
複数の前記正側の電源ピンに一対一に対応する複数の正側の前記電源入力端子と、
複数の前記負側の電源ピンに一対一に対応する複数の負側の前記電源入力端子と
を有し、
前記電源供給部は、
前記第1の電源電圧を生成し、前記正側の電源入力端子の少なくとも一つに前記第1の電源電圧を供給する正側電源と、
前記第2の電源電圧を生成し、前記負側の電源入力端子の少なくとも一つに前記第2の電源電圧を供給する負側電源と
を有し、
前記電源モニタは、
前記正側の電源入力端子のうち、前記正側電源が前記第1の電源電圧を供給しない前記正側の電源入力端子における電圧を検出する正側モニタと、
前記負側の電源入力端子のうち、前記負側電源が前記第2の電源電圧を供給しない前記負側の電源入力端子における電圧を検出する負側モニタと
を有する請求項5に記載の試験装置。The device under test has a plurality of positive power supply pins to which a first power supply voltage is applied and a plurality of negative power supply pins to which a second power supply voltage lower than the first power supply voltage is applied. A plurality of the positive power pins are short-circuited inside the device under test, and a plurality of the negative power pins are short-circuited inside the device under test,
The connecting portion is
A plurality of positive power input terminals corresponding one-to-one to a plurality of positive power pins;
A plurality of negative side power supply pins, and a plurality of negative side power input terminals corresponding one-to-one;
The power supply unit
A positive power supply that generates the first power supply voltage and supplies the first power supply voltage to at least one of the positive power supply input terminals;
A negative power supply that generates the second power supply voltage and supplies the second power supply voltage to at least one of the negative power supply input terminals,
The power monitor
Among the positive power supply input terminals, a positive monitor that detects a voltage at the positive power supply input terminal at which the positive power supply does not supply the first power supply voltage;
6. The test apparatus according to claim 5, further comprising: a negative monitor that detects a voltage at the negative power supply input terminal at which the negative power supply does not supply the second power supply voltage among the negative power supply input terminals. .
前記試験装置は、前記正側モニタ及び前記負側モニタに、略同一の電圧値の前記基準電圧を供給する基準電圧生成部を更に備える
請求項7に記載の試験装置。The positive side monitor and the negative side monitor detect a difference between a given reference voltage and a voltage at the power input terminal,
The test apparatus according to claim 7, wherein the test apparatus further includes a reference voltage generation unit that supplies the reference voltage having substantially the same voltage value to the positive monitor and the negative monitor.
前記電源ピンは、それぞれの前記動作回路毎に前記被試験デバイスの内部で短絡され、
前記電源供給部は、前記被試験デバイスの内部で短絡される前記電源ピンのグループに対応する前記電源入力端子のグループ毎に、グループ内の少なくとも一つの前記電源入力端子に前記電源電圧を供給し、
前記電源モニタは、前記電源入力端子のグループ毎に、前記電源供給部が前記電源電圧を供給しない前記電源入力端子における電圧を検出する
請求項2に記載の試験装置。The device under test has a plurality of operation circuits and a plurality of the power supply pins provided for each of the operation circuits,
The power supply pin is short-circuited inside the device under test for each of the operation circuits,
The power supply unit supplies the power supply voltage to at least one power supply input terminal in a group for each group of the power supply input terminals corresponding to the group of power supply pins that are short-circuited inside the device under test. ,
The test apparatus according to claim 2, wherein the power monitor detects a voltage at the power input terminal at which the power supply unit does not supply the power voltage for each group of the power input terminals.
請求項1に記載の試験装置。The test apparatus according to claim 1, further comprising: an adjustment unit that adjusts the power supply voltage output by the power supply unit based on a voltage detected by the power supply monitor.
請求項1に記載の試験装置。The apparatus further includes an adjustment unit that adjusts the power supply voltage output from the power supply unit in advance so that a voltage detected by the power supply monitor becomes a predetermined voltage before testing the device under test. The test apparatus described.
請求項1に記載の試験装置。The test apparatus according to claim 1, further comprising a voltage storage unit that stores a voltage detected by the power supply monitor.
請求項12に記載の試験装置。The test apparatus according to claim 12, further comprising a comparison unit that detects deterioration of the power supply voltage based on the voltage stored in the voltage storage unit.
前記被試験デバイスに供給する電源電圧を生成し、前記被試験デバイスの少なくとも一つの前記電源ピンに供給し、
前記被試験デバイスの前記電源ピンのうち、前記電源電圧が供給されない前記電源ピンにおける電圧を検出する試験方法。A test method for testing a device under test having a plurality of power supply pins that are short-circuited inside the device,
Generating a power supply voltage to be supplied to the device under test, supplying the power supply pin to at least one power supply pin of the device under test,
A test method for detecting a voltage at the power supply pin to which the power supply voltage is not supplied among the power supply pins of the device under test.
請求項14に記載の試験方法。The test method according to claim 14, wherein the detected voltage of the power supply pin is stored.
請求項15に記載の試験方法。The test method according to claim 15, wherein the deterioration of the power supply voltage is detected by comparing the stored voltage of the power supply pin with the newly detected voltage of the power supply pin.
前記複数の電源ピンに一対一に対応し、対応する前記電源ピンに接続される複数の電源入力端子と、
電源電圧を供給すべき前記電源入力端子に前記電源電圧を供給する電源配線と、
前記電源配線と前記接続部において絶縁して設けられ、前記電源配線に接続されない前記電源入力端子と、電源モニタとを接続するモニタ配線と
を備える接続部。In a test apparatus for testing a device under test having a plurality of power supply pins that are short-circuited inside the device, a connection unit that connects the device under test and the test apparatus,
A plurality of power input terminals corresponding to the plurality of power supply pins on a one-to-one basis and connected to the corresponding power supply pins;
Power supply wiring for supplying the power supply voltage to the power supply input terminal to which the power supply voltage is to be supplied;
A connection part comprising: the power supply input terminal that is insulated from the power supply line and connected to the power supply line and that is not connected to the power supply line; and a monitor line that connects a power supply monitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008549325A JP5066100B2 (en) | 2006-12-13 | 2007-12-11 | Test apparatus, test method, and connection part |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335331 | 2006-12-13 | ||
JP2006335331 | 2006-12-13 | ||
JP2008549325A JP5066100B2 (en) | 2006-12-13 | 2007-12-11 | Test apparatus, test method, and connection part |
PCT/JP2007/073886 WO2008072639A1 (en) | 2006-12-13 | 2007-12-11 | Testing apparatus, testing method and connecting section |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008072639A1 JPWO2008072639A1 (en) | 2010-04-02 |
JP5066100B2 true JP5066100B2 (en) | 2012-11-07 |
Family
ID=39511660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549325A Expired - Fee Related JP5066100B2 (en) | 2006-12-13 | 2007-12-11 | Test apparatus, test method, and connection part |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5066100B2 (en) |
TW (1) | TWI361899B (en) |
WO (1) | WO2008072639A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4802259B2 (en) * | 2009-03-23 | 2011-10-26 | 株式会社東芝 | Test device, test method, and correction voltage calculation device |
JP5673819B2 (en) * | 2011-06-16 | 2015-02-18 | 株式会社村田製作所 | Method for measuring characteristics of electronic components |
CN103186446A (en) * | 2011-12-27 | 2013-07-03 | 英业达股份有限公司 | Main board testing method |
CN106774067B (en) * | 2016-12-20 | 2018-11-20 | 郑州云海信息技术有限公司 | A kind of short circuit monitoring system and method for link of powering |
CN109073689A (en) * | 2018-07-06 | 2018-12-21 | 深圳市汇顶科技股份有限公司 | Chip impedance test method and system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084667A (en) * | 1996-09-06 | 1998-03-31 | Chino Corp | Power supply |
JPH11223661A (en) * | 1998-02-09 | 1999-08-17 | Matsushita Electron Corp | Testing method and device for integrated circuit |
JP2002372569A (en) * | 2001-06-14 | 2002-12-26 | Ando Electric Co Ltd | Voltage monitoring circuit and ic testing device with voltage monitoring circuit built therein |
JP2005249394A (en) * | 2004-03-01 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Semiconductor device inspection method, semiconductor inspection system, and semiconductor device |
-
2007
- 2007-12-11 JP JP2008549325A patent/JP5066100B2/en not_active Expired - Fee Related
- 2007-12-11 WO PCT/JP2007/073886 patent/WO2008072639A1/en active Application Filing
- 2007-12-13 TW TW96147646A patent/TWI361899B/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084667A (en) * | 1996-09-06 | 1998-03-31 | Chino Corp | Power supply |
JPH11223661A (en) * | 1998-02-09 | 1999-08-17 | Matsushita Electron Corp | Testing method and device for integrated circuit |
JP2002372569A (en) * | 2001-06-14 | 2002-12-26 | Ando Electric Co Ltd | Voltage monitoring circuit and ic testing device with voltage monitoring circuit built therein |
JP2005249394A (en) * | 2004-03-01 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Semiconductor device inspection method, semiconductor inspection system, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW200831921A (en) | 2008-08-01 |
JPWO2008072639A1 (en) | 2010-04-02 |
TWI361899B (en) | 2012-04-11 |
WO2008072639A1 (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6496292B2 (en) | How to expand tester drive and measurement capabilities | |
US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
KR101293381B1 (en) | A method and apparatus for increasing the operating frequency of a system for testing electronic devices | |
US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
US20010034865A1 (en) | Method and apparatus for testing semiconductor devices using an actual board-type product | |
JP5066100B2 (en) | Test apparatus, test method, and connection part | |
KR100916762B1 (en) | semiconductor device test system | |
TWI537575B (en) | Method and apparatus for testing integrated circuits | |
US20060198211A1 (en) | Test system for testing integrated circuits and a method for configuring a test system | |
WO2011010349A1 (en) | Testing device | |
US7288951B1 (en) | Burn-in system having multiple power modes | |
US7609072B2 (en) | Processing tantalum capacitors on assembled PWAs to yield low failure rate | |
US7256602B2 (en) | Electrical circuit and method for testing integrated circuits | |
JP2007218779A (en) | Test board for semiconductor tester | |
JP5133854B2 (en) | Power supply device and test device | |
KR102292231B1 (en) | Power module | |
JP4674005B2 (en) | Power supply device and test device | |
WO2009081522A1 (en) | Test apparatus and measurement device | |
US7511506B2 (en) | Semiconductor testing system and testing method | |
JP5135611B2 (en) | Test equipment | |
US20100052767A1 (en) | Semiconductor module | |
JP3196756B2 (en) | Semiconductor integrated circuit measuring device | |
KR100916763B1 (en) | semiconductor device test system | |
US7952361B2 (en) | Test apparatus | |
KR20020094117A (en) | Method for testing rlc parallel circuit on the printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |