JPWO2008072639A1 - Test apparatus, test method, and connection part - Google Patents

Test apparatus, test method, and connection part Download PDF

Info

Publication number
JPWO2008072639A1
JPWO2008072639A1 JP2008549325A JP2008549325A JPWO2008072639A1 JP WO2008072639 A1 JPWO2008072639 A1 JP WO2008072639A1 JP 2008549325 A JP2008549325 A JP 2008549325A JP 2008549325 A JP2008549325 A JP 2008549325A JP WO2008072639 A1 JPWO2008072639 A1 JP WO2008072639A1
Authority
JP
Japan
Prior art keywords
power supply
voltage
monitor
device under
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008549325A
Other languages
Japanese (ja)
Other versions
JP5066100B2 (en
Inventor
古川　靖夫
靖夫 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2008549325A priority Critical patent/JP5066100B2/en
Publication of JPWO2008072639A1 publication Critical patent/JPWO2008072639A1/en
Application granted granted Critical
Publication of JP5066100B2 publication Critical patent/JP5066100B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Abstract

デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を生成し、被試験デバイスの少なくとも一つの電源ピンに供給する電源供給部と、被試験デバイスの電源ピンのうち、電源供給部が電源電圧を供給しない電源ピンにおける電圧を検出する電源モニタとを備える試験装置を提供する。試験装置は、複数の電源ピンに一対一に対応する複数の電源入力端子を有し、対応する電源入力端子と電源ピンとを電気的に接続する接続部を更に備え、電源供給部は、電源入力端子を介して電源ピンに電源電圧を供給し、電源モニタは、電源入力端子を介して電源ピンにおける電圧を検出してよい。A test apparatus for testing a device under test having a plurality of power supply pins that are short-circuited inside the device, generating a power supply voltage to be supplied to the device under test and supplying the power to at least one power supply pin of the device under test And a power supply monitor that detects a voltage at a power supply pin that does not supply a power supply voltage among power supply pins of a device under test. The test apparatus has a plurality of power input terminals corresponding to a plurality of power supply pins on a one-to-one basis, and further includes a connection part that electrically connects the corresponding power supply input terminal and the power supply pin. The power supply voltage may be supplied to the power supply pin via the terminal, and the power supply monitor may detect the voltage at the power supply pin via the power supply input terminal.

Description

本発明は、試験装置、試験方法、及び接続部に関する。特に本発明は、被試験デバイスに電源電圧を供給する試験装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願２００６−３３５３３１ 出願日 ２００６年１２月１３日The present invention relates to a test apparatus, a test method, and a connection unit. In particular, the present invention relates to a test apparatus that supplies a power supply voltage to a device under test. This application is related to the following Japanese application. For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
Japanese Patent Application No. 2006-335331 Application Date December 13, 2006

半導体回路等のデバイスの微細化と共に、低電圧化と高速動作に伴う電源電流の変化による電源品質の問題が顕著となっている。つまり、電源品質のわずかな変動が、デバイスの動作に影響を与えてしまう。このため、デバイスに供給される電源品質を向上させることが好ましい。例えば、電源電流を監視する技術として、以下の特許文献に開示された発明が知られている。
特開２００６−２３４５９９号公報 Along with miniaturization of devices such as semiconductor circuits, the problem of power supply quality due to a change in power supply current accompanying a reduction in voltage and high-speed operation has become prominent. In other words, slight fluctuations in power quality affect the operation of the device. For this reason, it is preferable to improve the quality of the power supplied to the device. For example, as a technique for monitoring the power supply current, the invention disclosed in the following patent document is known.
JP 2006-234599 A

しかし、デバイスの動作回路に供給される電源電圧を精度よく監視することは困難である。例えば、デバイスのパッケージに入力される電源電圧を監視した場合であっても、パッケージのインダクタンス、接触抵抗等により、動作回路に供給される電源電圧は変化する。   However, it is difficult to accurately monitor the power supply voltage supplied to the operation circuit of the device. For example, even when the power supply voltage input to the device package is monitored, the power supply voltage supplied to the operation circuit varies depending on the inductance, contact resistance, and the like of the package.

また、デバイスを試験する場合には、この問題はより顕著となる。例えば、被試験デバイスをソケットに載置して試験する場合、ソケットに供給される電源電圧を監視した場合であっても、被試験デバイスのパッケージに加え、ソケットのインダクタンス等により、動作回路に供給される電源電圧は変化する。   Also, this problem becomes more pronounced when testing devices. For example, when testing a device under test in a socket, even if the power supply voltage supplied to the socket is monitored, the device under test is supplied to the operating circuit by the socket inductance, etc. The power supply voltage to be changed varies.

このような問題に対して、被試験デバイスを安定して試験するべく、電源電圧のマージン試験を行うことが考えられる。例えば、被試験デバイスに所定の試験パターンを入力して、且つ電源電圧を変化させることにより、被試験デバイスが正常に動作する電源電圧の範囲を測定する。当該測定結果により、電源電圧が劣化した場合に、試験精度に与える影響を類推することができる。しかし、当該方法では、被試験デバイスに入力する試験パターンを変更した場合、被試験デバイスを変更した場合等においては、電源電圧の劣化による試験精度への影響が変化するので、マージン試験を再度行う必要がある。   To solve such a problem, it is conceivable to perform a power supply voltage margin test in order to stably test the device under test. For example, by inputting a predetermined test pattern to the device under test and changing the power supply voltage, the range of the power supply voltage at which the device under test operates normally is measured. From the measurement result, when the power supply voltage is deteriorated, the influence on the test accuracy can be estimated. However, in this method, when the test pattern input to the device under test is changed, or when the device under test is changed, the influence on the test accuracy due to the deterioration of the power supply voltage changes, so the margin test is performed again. There is a need.

また、電源変動に対応するべく、被試験デバイスの電源ピンと接地電位との間に、大容量のコンデンサを接続することも考えられる。しかし、コンデンサの特性は経時劣化するので、同一の特性の被試験デバイスを試験した場合であっても、試験の歩留まりは経時的に劣化する。このような歩留まりの劣化は、被試験デバイスの製造プロセスの問題、又は試験装置の測定機器の性能劣化と評価されるので、問題解決が非常に困難となる。また、これらの方法では、被試験デバイスのパッケージ、試験装置のソケットにおける電源電圧の劣化を見積もることはできない。   It is also conceivable to connect a large-capacitance capacitor between the power supply pin of the device under test and the ground potential in order to cope with power supply fluctuations. However, since the capacitor characteristics deteriorate with time, the test yield deteriorates with time even when a device under test having the same characteristics is tested. Such a deterioration in yield is evaluated as a problem in the manufacturing process of the device under test or a deterioration in the performance of the measuring device of the test apparatus, so that it is very difficult to solve the problem. Also, with these methods, it is impossible to estimate the power supply voltage deterioration in the package of the device under test and the socket of the test apparatus.

このため、本発明の一つの側面においては、上記の課題を解決する試験装置、試験方法、及び接続部を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。   Therefore, an object of one aspect of the present invention is to provide a test apparatus, a test method, and a connection unit that solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

上記課題を解決するために、本発明の第１の形態においては、デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を生成し、被試験デバイスの少なくとも一つの電源ピンに供給する電源供給部と、被試験デバイスの電源ピンのうち、電源供給部が電源電圧を供給しない電源ピンにおける電圧を検出する電源モニタとを備える試験装置を提供する。   In order to solve the above-described problem, in the first embodiment of the present invention, a test apparatus for testing a device under test having a plurality of power supply pins short-circuited inside the device, the power supply voltage supplied to the device under test And a power supply monitor that detects a voltage at a power supply pin that does not supply a power supply voltage among the power supply pins of the device under test. A test apparatus is provided.

本発明の第２の形態においては、デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験方法であって、被試験デバイスに供給する電源電圧を生成し、被試験デバイスの少なくとも一つの電源ピンに供給し、被試験デバイスの電源ピンのうち、電源電圧が供給されない前記電源ピンにおける電圧を検出する試験方法を提供する。   According to a second aspect of the present invention, there is provided a test method for testing a device under test having a plurality of power supply pins that are short-circuited inside the device, wherein a power supply voltage supplied to the device under test is generated, Provided is a test method for detecting a voltage at a power supply pin that is supplied to at least one power supply pin and is not supplied with a power supply voltage among power supply pins of a device under test.

本発明の第３の形態においては、デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験装置において、被試験デバイスと試験装置とを接続する接続部であって、複数の電源ピンに一対一に対応し、対応する電源ピンに接続される複数の電源入力端子と、電源電圧を供給すべき電源入力端子に電源電圧を供給する電源配線と、電源配線とは、接続部において絶縁して設けられ、電源配線に接続されない電源入力端子と、電源モニタとを接続するモニタ配線とを備える接続部を提供する。   In a third aspect of the present invention, in a test apparatus for testing a device under test having a plurality of power supply pins that are short-circuited inside the device, a connection unit that connects the device under test and the test apparatus, A plurality of power input terminals corresponding to the power pins on a one-to-one basis, connected to the corresponding power pins, a power supply wiring for supplying a power supply voltage to a power supply input terminal to which a power supply voltage is to be supplied, And providing a connection portion including a power input terminal that is insulated and connected to the power supply wiring, and a monitor wiring that connects the power supply monitor.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.

本発明の一つの実施形態に係る試験装置１００の構成の一例を示す図である。It is a figure which shows an example of a structure of the test apparatus 100 which concerns on one embodiment of this invention. 接続部２０の構成の一例を示す図である。3 is a diagram illustrating an example of a configuration of a connection unit 20. FIG. 接続部２０の他の構成例を示す図である。FIG. 6 is a diagram illustrating another configuration example of the connection unit 20. 接続部２０の他の構成例を示す図である。FIG. 6 is a diagram illustrating another configuration example of the connection unit 20. 試験装置１００の他の構成例を示す図である。FIG. 4 is a diagram showing another configuration example of the test apparatus 100. 接続部２０の他の構成例を示す図である。FIG. 6 is a diagram illustrating another configuration example of the connection unit 20. 接続部２０の他の構成例を示す図である。FIG. 6 is a diagram illustrating another configuration example of the connection unit 20.

符号の説明Explanation of symbols

１０・・・メインフレーム、１２・・・テストヘッド、１４・・・パフォーマンスボード、１６・・・プローブピン、１８・・・プローバ、２０・・・接続部、２２・・・電源供給部、２４・・・正側の電源配線、２６・・・正側のモニタ配線、２８・・・正側モニタ、３０・・・正側の電源入力端子、３２・・・比較部、３４・・・電圧記憶部、４４・・・負側の電源配線、４６・・・負側のモニタ配線、４８・・・負側モニタ、５０・・・負側の電源入力端子、６０・・・ソケット、６２・・・電源モニタ、６４・・・基準電圧生成部、６６・・・調整部、１００・・・試験装置、２００・・・被試験デバイス、２１０・・・動作回路、２１２・・・正側の電源ピン、２１４・・・負側の電源ピン DESCRIPTION OF SYMBOLS 10 ... Main frame, 12 ... Test head, 14 ... Performance board, 16 ... Probe pin, 18 ... Prober, 20 ... Connection part, 22 ... Power supply part, 24 ... Positive side power supply wiring, 26 ... Positive side monitor wiring, 28 ... Positive side monitor, 30 ... Positive side power input terminal, 32 ... Comparison unit, 34 ... Voltage Storage unit 44... Negative power supply wiring 46. Negative monitor wiring 48. Negative monitor 50. Negative power input terminal 60. Socket 62. ..Power supply monitor, 64... Reference voltage generation unit, 66... Adjustment unit, 100... Test device, 200. Power supply pin, 214 ... Negative power supply pin

以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, one aspect of the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the claims, and combinations of features described in the embodiments. All of these are not necessarily essential to the solution of the invention.

図１は、本発明の一つの実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、半導体チップ等の被試験デバイス２００を試験する装置であって、メインフレーム１０、テストヘッド１２、及び接続部２０を備える。   FIG. 1 is a diagram illustrating an example of a configuration of a test apparatus 100 according to an embodiment of the present invention. The test apparatus 100 is an apparatus for testing a device under test 200 such as a semiconductor chip, and includes a main frame 10, a test head 12, and a connection unit 20.

接続部２０は、被試験デバイス２００と試験装置１００とを接続する。例えば接続部２０は、被試験デバイス２００を載置するソケットと、当該ソケットを載置する基板とを有してよい。ソケットは、被試験デバイス２００の入出力ピンと接続される端子を有する。また、基板には、ソケットを介して被試験デバイス２００と信号を受け渡す配線が設けられる。   The connection unit 20 connects the device under test 200 and the test apparatus 100. For example, the connection unit 20 may include a socket on which the device under test 200 is placed and a substrate on which the socket is placed. The socket has terminals connected to input / output pins of the device under test 200. Further, the board is provided with wiring for passing signals to and from the device under test 200 via a socket.

テストヘッド１２は、接続部２０を介して、被試験デバイス２００と信号を受け渡す。例えばテストヘッド１２は、被試験デバイス２００に入力すべき試験信号、電源電力等を生成して、接続部２０を介して被試験デバイス２００に入力する。また、テストヘッド１２は、被試験デバイス２００の出力信号を、接続部２０を介して受け取る。テストヘッド１２は、当該出力信号に基づいて被試験デバイス２００の良否を判定する判定部を有してよい。例えば判定部は、当該出力信号の論理パターンと、所定の期待値パターンとを比較することにより、被試験デバイス２００の良否を判定してよい。   The test head 12 passes signals to and from the device under test 200 via the connection unit 20. For example, the test head 12 generates a test signal to be input to the device under test 200, power supply power, and the like and inputs the test signal to the device under test 200 via the connection unit 20. Further, the test head 12 receives an output signal of the device under test 200 via the connection unit 20. The test head 12 may include a determination unit that determines the quality of the device under test 200 based on the output signal. For example, the determination unit may determine pass / fail of the device under test 200 by comparing the logical pattern of the output signal with a predetermined expected value pattern.

メインフレーム１０は、テストヘッド１２との間で信号を受け渡す。例えばメインフレーム１０は、テストヘッド１２を制御する制御信号を、テストヘッド１２に入力してよい。また、メインフレーム１０は、テストヘッド１２における被試験デバイス２００の試験結果を受け取ってよい。   The main frame 10 passes signals to and from the test head 12. For example, the main frame 10 may input a control signal for controlling the test head 12 to the test head 12. Further, the main frame 10 may receive the test result of the device under test 200 in the test head 12.

図２は、接続部２０の構成の一例を示す図である。接続部２０は、電源供給部２２、正側の電源配線２４、正側のモニタ配線２６、電源モニタ６２、ソケット６０、負側の電源配線４４、負側のモニタ配線４６、及び基準電圧生成部６４を備える。   FIG. 2 is a diagram illustrating an example of the configuration of the connection unit 20. The connection unit 20 includes a power supply unit 22, a positive power supply wiring 24, a positive monitor wiring 26, a power supply monitor 62, a socket 60, a negative power supply wiring 44, a negative monitor wiring 46, and a reference voltage generation unit. 64.

また、被試験デバイス２００は、動作回路２１０と、パッケージに設けられる複数の正側の電源ピン２１２、及びパッケージに設けられる複数の負側の電源ピン２１４を備える。動作回路２１０は、与えられる電源電力により駆動する。また、パッケージは、セラミック、樹脂等により形成され、動作回路２１０を封止する。   The device under test 200 includes an operation circuit 210, a plurality of positive power supply pins 212 provided in the package, and a plurality of negative power supply pins 214 provided in the package. The operation circuit 210 is driven by supplied power. The package is formed of ceramic, resin, or the like and seals the operation circuit 210.

複数の正側の電源ピン２１２は、パッケージの内部でそれぞれ短絡される。また、複数の負側の電源ピン２１４は、正側の電源ピン２１２とは独立して、パッケージの内部でそれぞれ短絡される。正側の電源ピン２１２及び負側の電源ピン２１４には、それぞれ所定の電圧が印加される。また、負側の電源ピン２１４は接地されてもよい。動作回路２１０は、複数の正側の電源ピン２１２に印加される電圧と、複数の負側の電源ピン２１４に印加される電圧との差分の電圧で駆動する。   The plurality of positive power supply pins 212 are short-circuited inside the package. The plurality of negative power supply pins 214 are short-circuited inside the package independently of the positive power supply pins 212. A predetermined voltage is applied to each of the positive power supply pin 212 and the negative power supply pin 214. Further, the negative power supply pin 214 may be grounded. The operation circuit 210 is driven by a voltage that is a difference between a voltage applied to the plurality of positive power supply pins 212 and a voltage applied to the plurality of negative power supply pins 214.

ソケット６０は、被試験デバイス２００を載置する。また、ソケット６０の表面には、複数の正側の電源入力端子（３０−１、３０−２、・・・、以下３０と総称する）と、複数の負側の電源入力端子（５０−１、５０−２、・・・、以下５０と総称する）とが設けられる。複数の正側の電源入力端子３０は、複数の正側の電源ピン２１２に一対一に対応して設けられ、対応する正側の電源ピン２１２に電気的に接続される。複数の負側の電源入力端子５０は、複数の負側の電源ピン２１４に一対一に対応して設けられ、対応する負側の電源ピン２１４に電気的に接続される。電源入力端子と電源ピンとを接続する配線は、ソケット６０の内部に設けられ、寄生誘導成分等が形成される。   The socket 60 mounts the device under test 200. Further, on the surface of the socket 60, a plurality of positive power input terminals (30-1, 30-2,..., Hereinafter collectively referred to as 30) and a plurality of negative power input terminals (50-1). , 50-2, ..., hereinafter collectively referred to as 50). The plurality of positive power supply input terminals 30 are provided in a one-to-one correspondence with the plurality of positive power supply pins 212 and are electrically connected to the corresponding positive power supply pins 212. The plurality of negative power input terminals 50 are provided in a one-to-one correspondence with the plurality of negative power pins 214 and are electrically connected to the corresponding negative power pins 214. The wiring connecting the power input terminal and the power supply pin is provided inside the socket 60, and a parasitic induction component or the like is formed.

電源供給部２２は、被試験デバイス２００に供給する電源電圧を生成して、被試験デバイス２００の電源ピンに供給する。例えば電源供給部２２は、正側の電源ピン２１２の少なくとも一つに第１の電源電圧を供給する。本例において電源供給部２２は、対応する正側の電源入力端子３０を介して、正側の電源ピン２１２に第１の電源電圧を供給する。   The power supply unit 22 generates a power supply voltage to be supplied to the device under test 200 and supplies it to the power supply pin of the device under test 200. For example, the power supply unit 22 supplies the first power supply voltage to at least one of the positive power supply pins 212. In this example, the power supply unit 22 supplies the first power supply voltage to the positive power supply pin 212 via the corresponding positive power supply input terminal 30.

また、電源供給部２２は、負側の電源ピン２１４の少なくとも一つに第２の電源電圧を供給してもよい。負側の電源ピン２１４も同様に、対応する負側の電源入力端子５０を介して、第２の電源電圧が供給される。第２の電源電圧は、第１の電源電圧より小さくてよい。例えば第１の電源電圧は正の電圧であって、第２の電源電圧は接地電圧であってよい。電源供給部２２は、負側の電源入力端子５０を接地することにより、対応する負側の電源ピン２１４に第２の電源電圧（接地電圧）を印加してよい。   The power supply unit 22 may supply the second power supply voltage to at least one of the negative power supply pins 214. Similarly, the second power supply voltage is supplied to the negative power supply pin 214 via the corresponding negative power supply input terminal 50. The second power supply voltage may be smaller than the first power supply voltage. For example, the first power supply voltage may be a positive voltage, and the second power supply voltage may be a ground voltage. The power supply unit 22 may apply the second power supply voltage (ground voltage) to the corresponding negative power supply pin 214 by grounding the negative power supply input terminal 50.

電源モニタ６２は、被試験デバイス２００の電源ピンのうち、電源供給部２２が電源電圧を供給しない電源ピンにおける電圧を検出する。本例において電源モニタ６２は、正側モニタ２８及び負側モニタ４８を有する。   The power supply monitor 62 detects a voltage at a power supply pin to which the power supply unit 22 does not supply a power supply voltage among the power supply pins of the device under test 200. In this example, the power supply monitor 62 includes a positive monitor 28 and a negative monitor 48.

正側モニタ２８は、第１の電源電圧が印加されない正側の電源ピン２１２における電圧を検出する。本例の正側モニタ２８は、一つの正側の電源ピン２１２に対応する正側の電源入力端子３０−４を介して、当該正側の電源ピン２１２の電圧を検出する。   The positive monitor 28 detects the voltage at the positive power supply pin 212 to which the first power supply voltage is not applied. The positive side monitor 28 of this example detects the voltage of the positive side power supply pin 212 via the positive side power supply input terminal 30-4 corresponding to one positive side power supply pin 212.

負側モニタ４８は、第２の電源電圧が印加されない負側の電源ピン２１４における電圧を検出する。本例の負側モニタ４８は、一つの負側の電源ピン２１４に対応する負側の電源入力端子５０−４を介して、当該負側の電源ピン２１４の電圧を検出する。   The negative monitor 48 detects the voltage at the negative power supply pin 214 to which the second power supply voltage is not applied. The negative monitor 48 of this example detects the voltage of the negative power supply pin 214 via the negative power supply input terminal 50-4 corresponding to one negative power supply pin 214.

正側の電源配線２４は、第１の電源電圧を供給すべき正側の電源入力端子３０と、電源供給部２２とを接続する。本例の正側の電源配線２４は、正側モニタ２８に接続されない他の正側の電源入力端子（３０−１、３０−２、３０−３）を、接続部２０において短絡して電源供給部２２に接続する。例えば、ソケット６０を載置する基板において、複数の正側の電源入力端子（３０−１、３０−２、３０−３）を短絡して、電源供給部２２に接続する。電源供給部２２は、当該基板に設けられ、テストヘッド１２から電源電圧を受け取り、被試験デバイス２００に供給する素子であってよい。   The positive-side power supply wiring 24 connects the positive-side power input terminal 30 to which the first power supply voltage is to be supplied and the power supply unit 22. The positive-side power supply wiring 24 in this example supplies power by short-circuiting the other positive-side power input terminals (30-1, 30-2, 30-3) that are not connected to the positive monitor 28 at the connection unit 20. Connect to the unit 22. For example, on the substrate on which the socket 60 is mounted, the plurality of positive power input terminals (30-1, 30-2, 30-3) are short-circuited and connected to the power supply unit 22. The power supply unit 22 may be an element that is provided on the substrate, receives a power supply voltage from the test head 12, and supplies it to the device under test 200.

負側の電源配線４４は、第２の電源電圧を供給すべき負側の電源入力端子５０と、電源供給部２２とを接続する。図２においては、負側の電源入力端子５０は、電源供給部２２としての接地電位に接続される。本例の負側の電源配線４４は、負側モニタ４８に接続されない他の負側の電源入力端子（５０−１、５０−２、５０−３）を、接続部２０において短絡して接地電位に接続する。例えば、ソケット６０を載置する基板において、複数の負側の電源入力端子（５０−１、５０−２、５０−３）を短絡して、接地電位に接続する。   The negative power supply wiring 44 connects the negative power supply input terminal 50 to which the second power supply voltage is supplied and the power supply unit 22. In FIG. 2, the negative power input terminal 50 is connected to the ground potential as the power supply unit 22. The negative-side power supply wiring 44 in this example shorts the other negative-side power input terminals (50-1, 50-2, 50-3) not connected to the negative-side monitor 48 at the connection portion 20 to the ground potential. Connect to. For example, on the substrate on which the socket 60 is placed, a plurality of negative power input terminals (50-1, 50-2, 50-3) are short-circuited and connected to the ground potential.

正側のモニタ配線２６は、接続部２０において、正側の電源配線２４とは絶縁して設けられる。例えば、接続部２０の基板において、正側のモニタ配線２６と正側の電源配線２４とは電気的に接続しない。但し、正側のモニタ配線２６は、ソケット６０及び正側の電源ピン２１２を介して、正側の電源配線２４と電気的に接続される。正側のモニタ配線２６は、正側モニタ２８を接続すべき正側の電源入力端子３０−４と、正側モニタ２８とを接続する。   The positive monitor wiring 26 is provided in the connection portion 20 so as to be insulated from the positive power supply wiring 24. For example, on the substrate of the connection unit 20, the positive monitor wiring 26 and the positive power supply wiring 24 are not electrically connected. However, the positive monitor wiring 26 is electrically connected to the positive power supply wiring 24 via the socket 60 and the positive power supply pin 212. The positive monitor wiring 26 connects the positive power supply input terminal 30-4 to which the positive monitor 28 is connected and the positive monitor 28.

負側のモニタ配線４６は、接続部２０において、負側の電源配線４４とは絶縁して設けられる。例えば、接続部２０の基板において、負側のモニタ配線４６と負側の電源配線４４とは電気的に接続しない。但し、負側のモニタ配線４６は、ソケット６０及び負側の電源ピン２１４を介して、負側の電源配線４４と電気的に接続される。負側のモニタ配線４６は、負側モニタ２８を接続すべき負側の電源入力端子５０−４と、負側モニタ４８とを接続する。   The negative monitor wiring 46 is provided in the connection portion 20 so as to be insulated from the negative power supply wiring 44. For example, in the substrate of the connection unit 20, the negative monitor wiring 46 and the negative power supply wiring 44 are not electrically connected. However, the negative monitor wiring 46 is electrically connected to the negative power supply wiring 44 via the socket 60 and the negative power supply pin 214. The negative monitor wiring 46 connects a negative power input terminal 50-4 to which the negative monitor 28 is connected and a negative monitor 48.

このような構成により、正側モニタ２８は、電源供給部２２が供給する第１の電源電圧を、正側の電源入力端子（３０−１、３０−２、３０−３）、正側の電源ピン２１２、及び正側の電源入力端子３０−４を介して検出することができる。つまり、電源供給部２２が出力する第１の電源電圧は、ソケット６０の外部から被試験デバイス２００のパッケージの内部まで伝送して、更に被試験デバイス２００のパッケージの内部からソケット６０の外部まで伝送する。このため、正側モニタ２８は、ソケット６０及び被試験デバイス２００のパッケージにおける電源電圧の劣化の程度を検出することができる。同様に、負側モニタ４８は、負側の電源系における、ソケット６０及び被試験デバイス２００のパッケージにおける電源電圧の劣化の程度を検出することができる。   With this configuration, the positive monitor 28 uses the first power supply voltage supplied from the power supply unit 22 as the positive power input terminals (30-1, 30-2, 30-3) and the positive power supply. Detection is possible via the pin 212 and the positive power supply input terminal 30-4. That is, the first power supply voltage output from the power supply unit 22 is transmitted from the outside of the socket 60 to the inside of the package of the device under test 200 and further transmitted from the inside of the package of the device under test 200 to the outside of the socket 60. To do. For this reason, the positive monitor 28 can detect the degree of deterioration of the power supply voltage in the package of the socket 60 and the device under test 200. Similarly, the negative monitor 48 can detect the degree of power supply voltage degradation in the socket 60 and the package of the device under test 200 in the negative power supply system.

また、正側モニタ２８及び負側モニタ４８は、高入力インピーダンスの測定回路であることが好ましい。例えば正側モニタ２８の入力インピーダンスは、正側の電源ピン２１２から正側の電源入力端子３０−４までの経路における電圧降下が略零となる程度に、正側の電源ピン２１２から正側の電源入力端子３０−４に流れる電流を小さくするインピーダンスであってよい。正側モニタの入力インピーダンスは、正側の電源入力端子３０から正側の電源ピン２１２までの経路におけるインピーダンスより十分大きいことが好ましい。また、負側モニタ４８の入力インピーダンスも同様であることが好ましい。   The positive monitor 28 and the negative monitor 48 are preferably high input impedance measuring circuits. For example, the input impedance of the positive-side monitor 28 is such that the voltage drop in the path from the positive-side power supply pin 212 to the positive-side power supply input terminal 30-4 becomes substantially zero from the positive-side power supply pin 212 to the positive side. The impedance may reduce the current flowing through the power input terminal 30-4. The input impedance of the positive monitor is preferably sufficiently larger than the impedance in the path from the positive power supply input terminal 30 to the positive power supply pin 212. The input impedance of the negative monitor 48 is preferably the same.

例えば、正側モニタ２８の入力インピーダンスをＺｉｎ、正側の電源ピン２１２から正側の電源入力端子３０−４を介して正側モニタ２８までの伝送路における伝送路インピーダンスをＺｍｒとする。このとき、正側モニタ２８における測定誤差は、
Ｚｍｒ／（Ｚｉｎ＋Ｚｍｒ）
であらわされる。正側モニタ２８の入力インピーダンスは、当該測定誤差が、予め設定される許容誤差Ｅｒ以下となるように設定されてよい。また、負側モニタ４８の入力インピーダンスも同様に、測定誤差が許容誤差Ｅｒ以下となるように設定されてよい。For example, the input impedance of the positive monitor 28 is Zin, and the transmission line impedance in the transmission line from the positive power supply pin 212 to the positive monitor 28 via the positive power input terminal 30-4 is Zmr. At this time, the measurement error in the positive monitor 28 is
Zmr / (Zin + Zmr)
It is expressed. The input impedance of the positive monitor 28 may be set so that the measurement error is equal to or less than a preset allowable error Er. Similarly, the input impedance of the negative monitor 48 may be set so that the measurement error is equal to or less than the allowable error Er.

このような構成により、電源電圧が、被試験デバイス２００のパッケージの内部から、ソケット６０の外部に伝送するときの電源電圧の劣化を低減することができる。このため、動作回路２１０に印加される電源電圧を精度よく測定することができる。   With such a configuration, deterioration of the power supply voltage when the power supply voltage is transmitted from the inside of the package of the device under test 200 to the outside of the socket 60 can be reduced. For this reason, the power supply voltage applied to the operation circuit 210 can be accurately measured.

また、正側モニタ２８及び負側モニタ４８は、それぞれ与えられる基準電圧と、検出した電圧との差分に基づいて、電源電圧を測定してよい。基準電圧生成部６４は、正側モニタ２８及び負側モニタ４８に、略同一の電圧値の基準電圧を供給する。正側モニタ２８及び負側モニタ４８に同一の基準電圧を供給することにより、第１の電源電圧及び第２の電源電圧の差分を精度よく検出することができる。つまり、動作回路２１０に印加される電源電圧を精度よく検出することができる。   Further, the positive monitor 28 and the negative monitor 48 may measure the power supply voltage based on the difference between the supplied reference voltage and the detected voltage. The reference voltage generator 64 supplies a reference voltage having substantially the same voltage value to the positive monitor 28 and the negative monitor 48. By supplying the same reference voltage to the positive monitor 28 and the negative monitor 48, the difference between the first power supply voltage and the second power supply voltage can be accurately detected. That is, the power supply voltage applied to the operation circuit 210 can be detected with high accuracy.

図３は、接続部２０の他の構成例を示す図である。接続部２０は、図２において説明した構成に加え、調整部６６を更に備える。調整部６６は、電源モニタ６２が検出した電圧に基づいて、電源供給部２２が出力する電源電圧を調整してよい。例えば調整部６６は、被試験デバイス２００の試験中に、電源モニタ６２が検出した電圧に基づいて、電源供給部２２が出力する電源電圧を動的に調整してよい。この場合、調整部６６は、電源モニタ６２が検出する電圧が、予め定められた電圧となるように、電源電圧を調整してよい。また、第２の電源電圧として、接地電圧が与えられている場合、調整部６６は、第１の電源電圧を調整してよい。   FIG. 3 is a diagram illustrating another configuration example of the connection unit 20. The connection unit 20 further includes an adjustment unit 66 in addition to the configuration described in FIG. The adjustment unit 66 may adjust the power supply voltage output from the power supply unit 22 based on the voltage detected by the power supply monitor 62. For example, the adjustment unit 66 may dynamically adjust the power supply voltage output by the power supply unit 22 based on the voltage detected by the power supply monitor 62 during the test of the device under test 200. In this case, the adjustment unit 66 may adjust the power supply voltage so that the voltage detected by the power supply monitor 62 becomes a predetermined voltage. Further, when the ground voltage is given as the second power supply voltage, the adjustment unit 66 may adjust the first power supply voltage.

また、調整部６６は、被試験デバイス２００の試験前に、電源モニタ６２が検出した電圧が予め定められた電圧となるように、電源供給部２２が出力する電源電圧を予め調整してもよい。この場合、電源供給部２２は、被試験デバイス２００の試験時に供給すべき電源電圧を、被試験デバイス２００の試験前においても被試験デバイス２００に供給してよい。試験装置１００は、調整部６６が電源供給部２２を調整した後に、被試験デバイス２００に試験パターンを入力してよい。   Further, the adjustment unit 66 may adjust in advance the power supply voltage output by the power supply unit 22 so that the voltage detected by the power supply monitor 62 becomes a predetermined voltage before testing the device under test 200. . In this case, the power supply unit 22 may supply the power supply voltage to be supplied to the device under test 200 to the device under test 200 even before the test of the device under test 200. The test apparatus 100 may input a test pattern to the device under test 200 after the adjustment unit 66 has adjusted the power supply unit 22.

このような構成により、被試験デバイス２００の動作回路２１０に印加される電源電圧を精度よく調整することができる。このため、被試験デバイス２００を精度よく試験することができる。   With such a configuration, the power supply voltage applied to the operation circuit 210 of the device under test 200 can be accurately adjusted. For this reason, the device under test 200 can be tested with high accuracy.

また試験装置１００は、調整部６６に代えて、エラー検出部を備えてもよい。エラー検出部は、例えば被試験デバイス２００の試験中に電源モニタ６２が検出する電圧が、所定の範囲内でない場合に、エラーを検出する。このような構成により、試験中に動作回路２１０に印加される電源電圧が正常であるか否かを検出することができ、例えば否定的な試験結果が得られた場合に、容易に原因を解析することができる。   Further, the test apparatus 100 may include an error detection unit instead of the adjustment unit 66. The error detection unit detects an error when, for example, the voltage detected by the power supply monitor 62 during the test of the device under test 200 is not within a predetermined range. With such a configuration, it is possible to detect whether the power supply voltage applied to the operation circuit 210 is normal during the test. For example, when a negative test result is obtained, the cause can be easily analyzed. can do.

図４は、接続部２０の他の構成例を示す図である。本例において、被試験デバイス２００は、複数の動作回路（２１０−１、２１０−２）と、動作回路２１０毎に複数設けられる正側の電源ピン２１２と、複数の負側の電源ピン２１４とを備える。本例における動作回路２１０は、同一の電源電圧が供給されるべき回路の単位であってよい。つまり、動作回路２１０−１は、動作回路２１０−２とは異なる電源電圧により駆動する素子の集合であってよい。   FIG. 4 is a diagram illustrating another configuration example of the connection unit 20. In this example, the device under test 200 includes a plurality of operation circuits (210-1, 210-2), a plurality of positive power supply pins 212 provided for each operation circuit 210, and a plurality of negative power supply pins 214. Is provided. The operation circuit 210 in this example may be a unit of a circuit to which the same power supply voltage is to be supplied. That is, the operation circuit 210-1 may be a set of elements driven by a power supply voltage different from that of the operation circuit 210-2.

複数の正側の電源ピン２１２は、それぞれの動作回路２１０毎に、被試験デバイス２００のパッケージ内部で短絡される。また、複数の負側の電源ピン２１４は、正側の電源ピン２１２と同様に、それぞれの動作回路２１０毎に、被試験デバイス２００のパッケージ内部で短絡されてよく、また図４に示すように、それぞれの動作回路２１０に対して共通して、被試験デバイス２００のパッケージ内部で短絡されてもよい。   The plurality of positive power supply pins 212 are short-circuited inside the package of the device under test 200 for each operation circuit 210. In addition, the plurality of negative power supply pins 214 may be short-circuited inside the package of the device under test 200 for each of the operation circuits 210 as in the case of the positive power supply pins 212, as shown in FIG. In common with each operation circuit 210, a short circuit may be made inside the package of the device under test 200.

また、ソケット６０の表面には、被試験デバイス２００のパッケージ内部で短絡される正側の電源ピン２１２のグループに対応して正側の電源入力端子３０のグループ（３０−１、３０−２、３０−３、３０−４）が設けられ、負側の電源ピン２１４のグループに対応して負側の電源入力端子５０のグループ（５０−１、５０−２、・・・、５０−ｎ）が設けられる。   Further, on the surface of the socket 60, a group of positive power input terminals 30 (30-1, 30-2, 30-2, 30-2, 30-2, 30-2, 30-3, 30-4), and groups (50-1, 50-2,..., 50-n) of negative power input terminals 50 corresponding to the groups of negative power pins 214. Is provided.

電源供給部２２は、正側の電源入力端子３０の各グループ内の少なくとも一つの正側の電源入力端子３０に電源電圧をそれぞれ供給する。電源供給部２２から電源電圧を受け取る正側の電源入力端子（３０−１、３０−２、３０−３）は、グループ毎に正側の電源配線２４で短絡されて、電源供給部２２に接続される。また同様に、負側の電源入力端子５０のそれぞれのグループ内の少なくとも一つの負側の電源入力端子５０に、電源電圧が供給される。電源電圧を受け取る負側の電源入力端子（５０−１、５０−２、・・・、５０−（ｎ−１））は、グループ毎に負側の電源配線４４で短絡されて、接地電位等に接続される。   The power supply unit 22 supplies a power supply voltage to at least one positive power input terminal 30 in each group of the positive power input terminals 30. The positive power input terminals (30-1, 30-2, 30-3) that receive the power supply voltage from the power supply unit 22 are short-circuited by the positive power supply wiring 24 for each group and connected to the power supply unit 22. Is done. Similarly, the power supply voltage is supplied to at least one negative power input terminal 50 in each group of the negative power input terminals 50. Negative power supply input terminals (50-1, 50-2,..., 50- (n-1)) that receive the power supply voltage are short-circuited by the negative power supply wiring 44 for each group, and ground potential or the like. Connected to.

正側モニタ２８は、正側の電源入力端子３０のそれぞれのグループ毎に設けられ、対応するグループにおいて、電源供給部２２が電源電圧を供給しない正側の電源入力端子３０−４における電圧を検出する。負側モニタ４８も同様に、対応するグループにおいて、電源電圧が供給されない負側の電源入力端子５０−ｎにおける電圧を検出する。   The positive monitor 28 is provided for each group of the positive power input terminals 30 and detects the voltage at the positive power input terminal 30-4 to which the power supply unit 22 does not supply the power voltage in the corresponding group. To do. Similarly, the negative monitor 48 detects the voltage at the negative power input terminal 50-n to which the power supply voltage is not supplied in the corresponding group.

このような構成により、それぞれの動作回路２１０に供給される電源電圧を精度よく検出することができる。また、図４に示すように、正側モニタ２８は、複数の動作回路２１０に対応して複数設けられ、負側モニタ４８は、複数の動作回路２１０に共通して一つ設けられてよい。このような構成により、負側モニタ４８の個数を低減することができる。   With such a configuration, the power supply voltage supplied to each operation circuit 210 can be accurately detected. Further, as shown in FIG. 4, a plurality of positive monitors 28 may be provided corresponding to the plurality of operation circuits 210, and one negative monitor 48 may be provided in common to the plurality of operation circuits 210. With such a configuration, the number of negative monitors 48 can be reduced.

図５は、試験装置１００の他の構成例を示す図である。試験装置１００は、メインフレーム１０、テストヘッド１２、パフォーマンスボード１４、接続部２０、及びプローバ１８を備える。メインフレーム１０及びテストヘッド１２は、図１において説明したメインフレーム１０及びテストヘッド１２と同一であってよい。   FIG. 5 is a diagram illustrating another configuration example of the test apparatus 100. The test apparatus 100 includes a main frame 10, a test head 12, a performance board 14, a connection unit 20, and a prober 18. The main frame 10 and the test head 12 may be the same as the main frame 10 and the test head 12 described in FIG.

プローバ１８は、被試験デバイス２００を載置して、被試験デバイス２００を所定の位置に配置する。接続部２０は、被試験デバイス２００と対向して設けられ、プローブピン１６を介して被試験デバイス２００と電気的に接続される。パフォーマンスボード１４は、接続部２０とテストヘッド１２との間で信号を伝送する。   The prober 18 places the device under test 200 and places the device under test 200 at a predetermined position. The connection unit 20 is provided so as to face the device under test 200 and is electrically connected to the device under test 200 via the probe pins 16. The performance board 14 transmits signals between the connection unit 20 and the test head 12.

本例における接続部２０は、図２から図４において説明した接続部２０の構成に対し、ソケット６０に代えてプローブピン１６を有する。例えば図２において、正側の電源入力端子３０と正側の電源ピン２１２との間、及び負側の電源入力端子５０と負側の電源ピン２１４との間に、プローブピン１６が設けられる。本例における電源モニタ６２は、プローブピン１６及び被試験デバイス２００のパッケージにおける、電源電圧の劣化を検出することができる。   The connecting portion 20 in this example has a probe pin 16 instead of the socket 60 with respect to the configuration of the connecting portion 20 described in FIGS. For example, in FIG. 2, the probe pin 16 is provided between the positive power input terminal 30 and the positive power pin 212 and between the negative power input terminal 50 and the negative power pin 214. The power supply monitor 62 in this example can detect deterioration of the power supply voltage in the package of the probe pin 16 and the device under test 200.

このような構成によっても、被試験デバイス２００の動作回路２１０に印加される電源電圧を精度よく検出することができ、被試験デバイス２００を精度よく試験することができる。   Even with such a configuration, the power supply voltage applied to the operation circuit 210 of the device under test 200 can be detected with high accuracy, and the device under test 200 can be tested with high accuracy.

図６は、接続部２０の他の構成例を示す図である。本例における接続部２０は、図２から図４において説明した接続部２０の構成に対し、ソケット６０を備えない点で異なる。他の構成要素は、図２から図４において説明した接続部２０と同一であってよい。   FIG. 6 is a diagram illustrating another configuration example of the connection unit 20. The connection unit 20 in this example is different from the configuration of the connection unit 20 described in FIGS. 2 to 4 in that the socket 60 is not provided. The other components may be the same as the connection unit 20 described in FIGS.

本例において、電源供給部２２は、正側の電源配線２４及び負側の電源配線４４を介して、正側の電源ピン２１２及び負側の電源ピン２１４に接続される。また、電源モニタ６２は、正側のモニタ配線２６及び負側のモニタ配線４６を介して、電源電圧が供給されない正側の電源ピン２１２及び負側の電源ピン２１４に接続される。   In this example, the power supply unit 22 is connected to the positive power supply pin 212 and the negative power supply pin 214 via the positive power supply wiring 24 and the negative power supply wiring 44. The power supply monitor 62 is connected to the positive power supply pin 212 and the negative power supply pin 214 to which no power supply voltage is supplied, via the positive monitor wiring 26 and the negative monitor wiring 46.

このような構成により、被試験デバイス２００のパッケージにおける電源電圧の劣化を検出することができる。また、動作回路２１０に印加される電源電圧を精度よく検出することができ、被試験デバイス２００を精度よく試験することができる。   With such a configuration, it is possible to detect power supply voltage degradation in the package of the device under test 200. Further, the power supply voltage applied to the operation circuit 210 can be detected with high accuracy, and the device under test 200 can be tested with high accuracy.

図７は、接続部２０の他の構成例を示す図である。本例における接続部２０は、図２から図６に関連して説明したいずれかの接続部２０の構成に対して、比較部３２および電圧記憶部３４を更に有する。他の構成要素は、図２から図６に関連して説明したいずれかの接続部２０と同一であってよい。   FIG. 7 is a diagram illustrating another configuration example of the connection unit 20. The connection unit 20 in this example further includes a comparison unit 32 and a voltage storage unit 34 with respect to the configuration of any one of the connection units 20 described with reference to FIGS. Other components may be the same as any of the connections 20 described in connection with FIGS.

電圧記憶部３４は、電源モニタ６２が検出した電圧を記憶する。電圧記憶部３４は、電源モニタ６２が順次検出した電圧を、検出時刻に対応付けて記憶してよい。比較部３２は、電圧記憶部３４が記憶した電圧に基づいて、電源電圧の劣化を検出する。例えば比較部３２は、電圧記憶部３４が既に記憶している電圧と、電源モニタ６２が新たに検出した電圧とを比較することで、電源電圧の劣化を検出してよい。また、比較部３２は、電圧記憶部３４が時系列に格納した各電圧を比較することで、電源電圧の劣化を検出してもよい。   The voltage storage unit 34 stores the voltage detected by the power supply monitor 62. The voltage storage unit 34 may store the voltages sequentially detected by the power supply monitor 62 in association with the detection time. The comparison unit 32 detects deterioration of the power supply voltage based on the voltage stored in the voltage storage unit 34. For example, the comparison unit 32 may detect the deterioration of the power supply voltage by comparing the voltage already stored in the voltage storage unit 34 with the voltage newly detected by the power supply monitor 62. The comparison unit 32 may detect the deterioration of the power supply voltage by comparing the voltages stored in the time series by the voltage storage unit 34.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

以上説明した試験装置によれば、被試験デバイスのパッケージにおける電源電圧の劣化を検出することができる。また、動作回路に印加される電源電圧を精度よく検出することができ、被試験デバイスを精度よく試験することができる。   According to the test apparatus described above, it is possible to detect deterioration of the power supply voltage in the package of the device under test. Further, the power supply voltage applied to the operating circuit can be detected with high accuracy, and the device under test can be tested with high accuracy.

Claims (17)

デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する電源電圧を生成し、前記被試験デバイスの少なくとも一つの前記電源ピンに供給する電源供給部と、
前記被試験デバイスの前記電源ピンのうち、前記電源供給部が前記電源電圧を供給しない前記電源ピンにおける電圧を検出する電源モニタと
を備える試験装置。A test apparatus for testing a device under test having a plurality of power supply pins that are short-circuited inside the device,
Generating a power supply voltage to be supplied to the device under test, and supplying a power supply to at least one power supply pin of the device under test;
A test apparatus comprising: a power supply monitor that detects a voltage at the power supply pin at which the power supply unit does not supply the power supply voltage among the power supply pins of the device under test. 前記複数の電源ピンに一対一に対応する複数の電源入力端子を有し、対応する前記電源入力端子と前記電源ピンとを電気的に接続する接続部を更に備え、
前記電源供給部は、前記電源入力端子を介して前記電源ピンに前記電源電圧を供給し、
前記電源モニタは、前記電源入力端子を介して前記電源ピンにおける電圧を検出する
請求項１に記載の試験装置。A plurality of power input terminals corresponding to the plurality of power supply pins on a one-to-one basis, and further comprising a connection portion for electrically connecting the corresponding power supply input terminals and the power supply pins;
The power supply unit supplies the power supply voltage to the power supply pin through the power input terminal,
The test apparatus according to claim 1, wherein the power supply monitor detects a voltage at the power supply pin via the power supply input terminal. 前記接続部は、
前記電源電圧を供給すべき前記電源入力端子及び前記電源供給部を接続する電源配線と、
前記電源配線とは前記接続部において絶縁して設けられ、前記電源モニタを接続すべき前記電源入力端子及び前記電源モニタとを接続するモニタ配線と
を備える請求項２に記載の試験装置。The connecting portion is
A power supply wiring connecting the power supply input terminal to which the power supply voltage is to be supplied and the power supply unit;
The test apparatus according to claim 2, further comprising: a monitor wiring that is provided so as to be insulated from the power supply wiring at the connection portion and that connects the power input terminal to which the power supply monitor is to be connected and the power supply monitor. 前記モニタ配線は、一つの前記電源入力端子を前記電源モニタに接続し、
前記電源配線は、前記電源モニタが接続されない他の複数の前記電源入力端子を、前記接続部において短絡して前記電源供給部に接続する
請求項３に記載の試験装置。The monitor wiring connects one power input terminal to the power monitor,
The test apparatus according to claim 3, wherein the power supply wiring connects the plurality of other power input terminals not connected to the power supply monitor to the power supply unit by short-circuiting at the connection unit. 前記電源モニタの入力インピーダンスは、前記電源入力端子から前記電源ピンまでのインピーダンスより大きい
請求項４に記載の試験装置。The test apparatus according to claim 4, wherein an input impedance of the power supply monitor is larger than an impedance from the power supply input terminal to the power supply pin. 前記電源モニタの入力インピーダンス及び前記電源ピンから前記電源モニタまでの伝送路インピーダンスの和に対する、前記伝送路インピーダンスの比が、予め設定される許容誤差の値より小さくなるように、前記電源モニタの前記入力インピーダンスが設定された
請求項４に記載の試験装置。The ratio of the transmission line impedance to the input impedance of the power supply monitor and the sum of the transmission line impedance from the power supply pin to the power supply monitor is smaller than a preset allowable error value. The test apparatus according to claim 4, wherein an input impedance is set. 前記被試験デバイスは、第１の電源電圧が印加される正側の前記電源ピンと、前記第１の電源電圧より低い第２の電源電圧が印加される負側の前記電源ピンとをそれぞれ複数有し、複数の前記正側の電源ピンは前記被試験デバイス内部で短絡され、複数の前記負側の電源ピンは前記被試験デバイス内部で短絡され、
前記接続部は、
複数の前記正側の電源ピンに一対一に対応する複数の正側の前記電源入力端子と、
複数の前記負側の電源ピンに一対一に対応する複数の負側の前記電源入力端子と
を有し、
前記電源供給部は、
前記第１の電源電圧を生成し、前記正側の電源入力端子の少なくとも一つに前記第１の電源電圧を供給する正側電源と、
前記第２の電源電圧を生成し、前記負側の電源入力端子の少なくとも一つに前記第２の電源電圧を供給する負側電源と
を有し、
前記電源モニタは、
前記正側の電源入力端子のうち、前記正側電源が前記第１の電源電圧を供給しない前記正側の電源入力端子における電圧を検出する正側モニタと、
前記負側の電源入力端子のうち、前記負側電源が前記第２の電源電圧を供給しない前記負側の電源入力端子における電圧を検出する負側モニタと
を有する請求項５に記載の試験装置。The device under test has a plurality of positive power supply pins to which a first power supply voltage is applied and a plurality of negative power supply pins to which a second power supply voltage lower than the first power supply voltage is applied. A plurality of the positive power pins are short-circuited inside the device under test, and a plurality of the negative power pins are short-circuited inside the device under test,
The connecting portion is
A plurality of positive power input terminals corresponding one-to-one to a plurality of positive power pins;
A plurality of negative side power supply pins, and a plurality of negative side power input terminals corresponding one-to-one;
The power supply unit
A positive power supply that generates the first power supply voltage and supplies the first power supply voltage to at least one of the positive power supply input terminals;
A negative power supply that generates the second power supply voltage and supplies the second power supply voltage to at least one of the negative power supply input terminals,
The power monitor
Among the positive power supply input terminals, a positive monitor that detects a voltage at the positive power supply input terminal at which the positive power supply does not supply the first power supply voltage;
6. The test apparatus according to claim 5, further comprising: a negative monitor that detects a voltage at the negative power supply input terminal at which the negative power supply does not supply the second power supply voltage among the negative power supply input terminals. . 前記正側モニタ及び前記負側モニタは、それぞれ与えられる基準電圧と、前記電源入力端子における電圧との差分を検出し、
前記試験装置は、前記正側モニタ及び前記負側モニタに、略同一の電圧値の前記基準電圧を供給する基準電圧生成部を更に備える
請求項７に記載の試験装置。The positive side monitor and the negative side monitor detect a difference between a given reference voltage and a voltage at the power input terminal,
The test apparatus according to claim 7, wherein the test apparatus further includes a reference voltage generation unit that supplies the reference voltage having substantially the same voltage value to the positive monitor and the negative monitor. 前記被試験デバイスは、複数の動作回路と、それぞれの前記動作回路毎に複数設けられる前記電源ピンとを有し、
前記電源ピンは、それぞれの前記動作回路毎に前記被試験デバイスの内部で短絡され、
前記電源供給部は、前記被試験デバイスの内部で短絡される前記電源ピンのグループに対応する前記電源入力端子のグループ毎に、グループ内の少なくとも一つの前記電源入力端子に前記電源電圧を供給し、
前記電源モニタは、前記電源入力端子のグループ毎に、前記電源供給部が前記電源電圧を供給しない前記電源入力端子における電圧を検出する
請求項２に記載の試験装置。The device under test has a plurality of operation circuits and a plurality of the power supply pins provided for each of the operation circuits,
The power supply pin is short-circuited inside the device under test for each of the operation circuits,
The power supply unit supplies the power supply voltage to at least one power supply input terminal in a group for each group of the power supply input terminals corresponding to the group of power supply pins that are short-circuited inside the device under test. ,
The test apparatus according to claim 2, wherein the power monitor detects a voltage at the power input terminal at which the power supply unit does not supply the power voltage for each group of the power input terminals. 前記電源モニタが検出した電圧に基づいて、前記電源供給部が出力する前記電源電圧を調整する調整部を更に備える
請求項１に記載の試験装置。The test apparatus according to claim 1, further comprising: an adjustment unit that adjusts the power supply voltage output by the power supply unit based on a voltage detected by the power supply monitor. 前記被試験デバイスの試験前に、前記電源モニタが検出した電圧が予め定められた電圧となるように、前記電源供給部が出力する前記電源電圧を予め調整する調整部を更に備える
請求項１に記載の試験装置。The apparatus further includes an adjustment unit that adjusts the power supply voltage output from the power supply unit in advance so that a voltage detected by the power supply monitor becomes a predetermined voltage before testing the device under test. The test apparatus described. 前記電源モニタが検出した電圧を記憶する電圧記憶部を更に備える
請求項１に記載の試験装置。The test apparatus according to claim 1, further comprising a voltage storage unit that stores a voltage detected by the power supply monitor. 前記電圧記憶部が記憶した電圧に基づいて、前記電源電圧の劣化を検出する比較部を更に備える
請求項１２に記載の試験装置。The test apparatus according to claim 12, further comprising a comparison unit that detects deterioration of the power supply voltage based on the voltage stored in the voltage storage unit. デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験方法であって、
前記被試験デバイスに供給する電源電圧を生成し、前記被試験デバイスの少なくとも一つの前記電源ピンに供給し、
前記被試験デバイスの前記電源ピンのうち、前記電源電圧が供給されない前記電源ピンにおける電圧を検出する試験方法。A test method for testing a device under test having a plurality of power supply pins that are short-circuited inside the device,
Generating a power supply voltage to be supplied to the device under test, supplying the power supply pin to at least one power supply pin of the device under test,
A test method for detecting a voltage at the power supply pin to which the power supply voltage is not supplied among the power supply pins of the device under test. 検出した前記電源ピンの電圧を記憶する
請求項１４に記載の試験方法。The test method according to claim 14, wherein the detected voltage of the power supply pin is stored. 記憶した前記電源ピンの電圧と、新たに検出した前記電源ピンの電圧とを比較して、前記電源電圧の劣化を検出する
請求項１５に記載の試験方法。The test method according to claim 15, wherein the deterioration of the power supply voltage is detected by comparing the stored voltage of the power supply pin with the newly detected voltage of the power supply pin. デバイス内部で短絡される複数の電源ピンを有する被試験デバイスを試験する試験装置において、前記被試験デバイスと前記試験装置とを接続する接続部であって、
前記複数の電源ピンに一対一に対応し、対応する前記電源ピンに接続される複数の電源入力端子と、
電源電圧を供給すべき前記電源入力端子に前記電源電圧を供給する電源配線と、
前記電源配線と前記接続部において絶縁して設けられ、前記電源配線に接続されない前記電源入力端子と、電源モニタとを接続するモニタ配線と
を備える接続部。In a test apparatus for testing a device under test having a plurality of power supply pins that are short-circuited inside the device, a connection unit that connects the device under test and the test apparatus,
A plurality of power input terminals corresponding to the plurality of power supply pins on a one-to-one basis and connected to the corresponding power supply pins;
Power supply wiring for supplying the power supply voltage to the power supply input terminal to which the power supply voltage is to be supplied;
A connection part comprising: the power supply input terminal that is insulated from the power supply line and connected to the power supply line and that is not connected to the power supply line; and a monitor line that connects a power supply monitor.
JP2008549325A 2006-12-13 2007-12-11 Test apparatus, test method, and connection part Expired - Fee Related JP5066100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008549325A JP5066100B2 (en) 2006-12-13 2007-12-11 Test apparatus, test method, and connection part

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006335331 2006-12-13
JP2006335331 2006-12-13
PCT/JP2007/073886 WO2008072639A1 (en) 2006-12-13 2007-12-11 Testing apparatus, testing method and connecting section
JP2008549325A JP5066100B2 (en) 2006-12-13 2007-12-11 Test apparatus, test method, and connection part

Publications (2)

Publication Number Publication Date
JPWO2008072639A1 true JPWO2008072639A1 (en) 2010-04-02
JP5066100B2 JP5066100B2 (en) 2012-11-07

Family

ID=39511660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549325A Expired - Fee Related JP5066100B2 (en) 2006-12-13 2007-12-11 Test apparatus, test method, and connection part

Country Status (3)

Country Link
JP (1) JP5066100B2 (en)
TW (1) TWI361899B (en)
WO (1) WO2008072639A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802259B2 (en) * 2009-03-23 2011-10-26 株式会社東芝 Test device, test method, and correction voltage calculation device
JP5673819B2 (en) * 2011-06-16 2015-02-18 株式会社村田製作所 Method for measuring characteristics of electronic components
CN103186446A (en) * 2011-12-27 2013-07-03 英业达股份有限公司 Main board testing method
CN106774067B (en) * 2016-12-20 2018-11-20 郑州云海信息技术有限公司 A kind of short circuit monitoring system and method for link of powering
CN109073689A (en) * 2018-07-06 2018-12-21 深圳市汇顶科技股份有限公司 Chip impedance test method and system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084667A (en) * 1996-09-06 1998-03-31 Chino Corp Power supply
JPH11223661A (en) * 1998-02-09 1999-08-17 Matsushita Electron Corp Testing method and device for integrated circuit
JP2002372569A (en) * 2001-06-14 2002-12-26 Ando Electric Co Ltd Voltage monitoring circuit and ic testing device with voltage monitoring circuit built therein
JP2005249394A (en) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd Semiconductor device inspection method, semiconductor inspection system, and semiconductor device

Also Published As

Publication number Publication date
JP5066100B2 (en) 2012-11-07
TW200831921A (en) 2008-08-01
WO2008072639A1 (en) 2008-06-19
TWI361899B (en) 2012-04-11

Similar Documents

Publication Publication Date Title
JP6496292B2 (en) How to expand tester drive and measurement capabilities
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
KR101293381B1 (en) A method and apparatus for increasing the operating frequency of a system for testing electronic devices
US7373574B2 (en) Semiconductor testing apparatus and method of testing semiconductor
US6954079B2 (en) Interface circuit coupling semiconductor test apparatus with tested semiconductor device
JP5066100B2 (en) Test apparatus, test method, and connection part
US6504395B1 (en) Method and apparatus for calibration and validation of high performance DUT power supplies
TWI537575B (en) Method and apparatus for testing integrated circuits
WO2011010349A1 (en) Testing device
US8179154B2 (en) Device, test apparatus and test method
US7288951B1 (en) Burn-in system having multiple power modes
US7609072B2 (en) Processing tantalum capacitors on assembled PWAs to yield low failure rate
US7256602B2 (en) Electrical circuit and method for testing integrated circuits
US7863921B2 (en) Circuit board and method for automatic testing
CN113391141B (en) Noise testing device and testing method
KR102292231B1 (en) Power module
JP4674005B2 (en) Power supply device and test device
JP5133854B2 (en) Power supply device and test device
JP2007218779A (en) Test board for semiconductor tester
WO2009081522A1 (en) Test apparatus and measurement device
JP3657834B2 (en) Circuit test apparatus and circuit test method
US7511506B2 (en) Semiconductor testing system and testing method
US20100052767A1 (en) Semiconductor module
JP5135611B2 (en) Test equipment
KR100916763B1 (en) semiconductor device test system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees