JP4998802B2 - 画像形成装置およびその検査方法 - Google Patents

Description

本発明は画像形成装置に関し、詳しくは、画像形成装置において画像形成ユニットが装着される装着部の検査に関する。

色毎に画像を形成する複数の画像形成ユニットが着脱自在に装着される装着部に、画像形成ユニットに換えて検査用の電気負荷を装着した状態で電力供給（電圧印加）ラインの電圧を検出し、検出電圧に基づいて、電圧印加ラインから各画像形成ユニットへの電圧印加が正常になされるか否かを判定する技術が、例えば、特許文献１に開示されている。
特開特開２００８−０８９６８０公報

しかしながら、上記特許文献１に記載の技術においては、複数の電圧印加ラインの接続異常を判断する場合、１つの電圧印加ラインから順番に判断する術しかなく、判断に時間を要する。

本発明は、複数の電圧印加ラインから画像形成ユニットへの電圧印加が正常になされるか否かを効率的に判断する技術を提供するものである。

上記の目的を達成するための手段として、第１の発明に係る画像形成装置は、画像を形成する画像形成ユニットと、前記画像形成ユニットが着脱自在に装着されると共に、前記画像形成ユニットに換えて検査用治具を装着可能な装着部と、各々が所定電圧を生成する複数の電圧生成回路を有し、各所定電圧を、対応する電圧印加ラインを介して、前記装着部に装着された前記画像形成ユニットに印加する電圧印加手段と、前記電圧印加手段の動作を制御する制御手段であって、前記複数の電圧生成回路のうちの第１電圧生成回路によって検査電圧を生成させ、前記第１電圧生成回路と異なる第２電圧生成回路を前記第１電圧生成回路の負荷として、前記第１電圧生成回路に対応する第１電圧印加ライン、前記検査用治具、および前記第２電圧生成回路に対応する第２電圧印加ラインを介して前記検査電圧を前記第２電圧生成回路に印加させる制御手段と、前記検査電圧を検出する検出手段と、前記検出手段によって検出された検出電圧が所定の電圧範囲にあるかどうかを判定し、前記検出電圧が前記所定の電圧範囲にあると判定した場合、前記第１電圧印加ラインおよび前記第２電圧印加ラインを介した前記画像形成ユニットへの各所定電圧の印加が正常になされると判断する判断手段とを備える。

本構成によれば、一回の検査電圧の印加によって二本の電圧印加ライン（二箇所の接続端子）に関する検査を行うことができる。そのため、複数の個別の画像形成ユニットが使用される場合であっても、複数の電圧印加ラインから各画像形成ユニットへの電圧印加が正常になされるか否かの判断を迅速に効率的に行うことができる。その際、第２電圧生成回路を負荷として利用するため、判断精度の向上を図ることができる。

第２の発明は、第１の発明の画像形成装置において、前記検出手段が前記第１電圧生成回路に設けられ、前記制御手段は、検査用治具が前記装着部に装着されることによって、第１電圧生成回路を過負荷状態として動作させる。

本構成によれば、過負荷状態を作り出すことにより、端子の接続状態を制御手段による制御において確認することができる。
第３の発明は、第１または第２の発明の画像形成装置において、前記画像形成ユニットは帯電手段および現像手段を含み、前記第１電圧生成回路は、前記帯電手段に印加する帯電電圧を生成する帯電電圧生成回路であり、前記電圧印加手段は、前記現像手段に印加する現像バイアスを前記帯電電圧から生成するシャント回路を含み、前記制御手段は、前記検出手段が前記検査電圧として前記現像バイアスを検出する場合、シャント抵抗を画像形成時よりも大きくするように前記シャント回路を制御する。
本構成によれば、検出手段は、検査電圧として適切な電圧で検出することができる。

第４の発明は、第１の発明の画像形成装置において、画像形成ユニットは紙粉クリーナおよび現像手段を含み、前記第１電圧生成回路は、前記紙粉クリーナに印加する紙粉クリーナ電圧を生成する紙粉クリーナ電圧生成回路であり、前記第２電圧生成回路は、前記現像手段に印加する現像バイアスを生成する現像バイアス生成回路であり、前記装着部には、前記第１電圧印加ラインから前記第２電圧印加ラインに向けて電流が流れるようにダイオードが設けられた前記検査用治具が装着され、前記検出手段は、前記第１電圧印加ラインから前記ダイオードを介して前記第２電圧印加ラインに印加される電圧を検出する。
本構成によれば、画像形成ユニットが紙粉クリーナを有する構成において、紙粉クリーナ電圧が正常に印加されかどうかを好適に判断できる。

第５の発明は、第４の発明の画像形成装置において、前記画像形成ユニットはドラムクリーナを含み、前記複数の電圧生成回路は、前記ドラムクリーナに印加するドラムクリーナ電圧を生成するドラムクリーナ電圧生成回路を含み、前記制御手段は、前記紙粉クリーナ電圧生成回路とともに前記ドラムクリーナ電圧生成回路を動作させる。

本構成によれば、紙粉クリーナ電圧生成回路とドラムクリーナ電圧生成回路とが直列接続される場合、ドラムクリーナ電圧生成回路の整流ダイオードのカソード側の電位を安定させ好適に紙粉クリーナ電圧印加ラインを検査できる。

第６の発明は、第１の発明の画像形成装置において、前記画像形成ユニットは、ブラック画像形成ユニットとカラー画像形成ユニットとを含み、前記ブラック画像形成ユニットは、ドラムクリーナ、紙粉クリーナ、現像手段、前記ドラムクリーナにドラムクリーナ電圧を印加するための第１ドラムクリーナ端子、前記紙粉クリーナに紙粉クリーナ電圧を印加するための紙粉クリーナ端子、および前記現像手段に現像バイアスを印加するための第１現像バイアス端子を有し、前記カラー画像形成ユニットは、ドラムクリーナ、現像手段、前記ドラムクリーナにドラムクリーナ電圧を印加するための第２ドラムクリーナ端子、および前記現像手段に現像バイアスを印加するための第２現像バイアス端子を有し、前記検査用治具として、前記ブラック画像形成ユニットに対応する第１検査用治具と前記カラー画像形成ユニットに対応する第２検査用治具とが使用され、第１検査用治具として、前記紙粉クリーナ端子と前記第１現像バイアス端子とに対応する間に直列接続された第１ダイオードと第１抵抗とを有し、前記第１ドラムクリーナ端子と前記第１現像バイアス端子とに対応する間に直列接続された第２ダイオードと第２抵抗とを有する検査用治具が使用され、第２検査用治具として、前記第２ドラムクリーナ端子と前記第２現像バイアス端子とに対応する間に前記直列接続された第２ダイオードと第２抵抗とを有する検査用治具が使用される。

本構成によれば、検査電圧が第１検査用治具の第１端子と第２端子との間に印加されて、過負荷状態になり過ぎて、第１電圧生成回路等の回路が破壊されるのを抑制できる。また、１つの検査用治具を使用して対応する画像形成ユニットの端子を検査する際に、他の検査用治具を介して検査電流が流れるのを防止できる。

第７の発明は、第１〜第６のいずれかの発明の画像形成装置において、前記制御手段は、前記第１電圧生成回路によってプラス電圧およびマイナス電圧の検査電圧を生成し、前記第２電圧生成回路がプラス電圧またはマイナス電圧を生成する回路である場合、前記第１電圧生成回路の動作よりも先に前記第２電圧生成回路を動作させる。

本構成によれば、例えば、ドラムクリーナ電圧生成回路（第１電圧生成回路）によってマイナス電圧およびプラス電圧の検査電圧を生成する場合に、プラス電圧（あるいはマイナス電圧）を生成する帯電電圧生成回路（第２電圧生成回路）内の電気部品を保護することができる。

第８の発明は、第１〜第７のいずれかの発明の画像形成装置において、前記制御手段は、前記第１電圧生成回路によって前記検査電圧を生成させる際に、前記第２電圧生成回路の動作を停止させる。
本構成によれば、検出手段による検出電圧を安定させ、電圧印加が正常になされるか否かをより正確に判断できる。

第９の発明は、画像を形成する画像形成ユニットが着脱自在に装着されると共に、前記画像形成ユニットに換えて検査用治具を装着可能な装着部と、各々が所定電圧を生成する複数の電圧生成回路を有し、各所定電圧を、対応する電圧印加ラインを介して、前記装着部に装着された前記画像形成ユニットに印加する電圧印加手段とを備えた画像形成装置において、各電圧印加ラインを介した前記画像形成ユニットへの電圧印加が正常になされるかどうかを検査する方法であって、前記検査用治具を前記装着部に装着する工程と、前記複数の電圧生成回路のうちの第１電圧生成回路によって検査電圧を生成する工程と、前記第１電圧生成回路と異なる第２電圧生成回路を、前記第１電圧生成回路の負荷として使用する工程と、前記検査電圧を、前記第１電圧生成回路に対応する第１電圧印加ライン、前記検査用治具、および前記第２電圧生成回路に対応する第２電圧印加ラインを介して、前記第２電圧生成回路に印加する工程と、前記検査電圧を検出する工程と、前記検出する工程によって検出された検出電圧が所定の電圧範囲にあるかどうかを判定する工程と、前記検出電圧が前記所定の電圧範囲にあると判定された場合、前記第１電圧印加ラインおよび前記第２電圧印加ラインを介した前記画像形成ユニットへの各所定電圧の印加が正常になされると判断する工程とを含む。
本構成によれば、第１の発明と同様の効果を有する。

本発明の画像形成装置によれば、複数の電圧印加ラインから画像形成ユニットへの電圧印加が正常になされるか否かを効率的に判断することができる。

＜実施形態＞
本発明の一実施形態を、図１〜図１２を参照しつつ説明する。

１．プリンタの全体構成
図１は、本実施形態のプリンタ１０（画像形成装置の一例）の概略構成を示す側断面図である。なお、以下の説明においては、図１における左側をプリンタ１の前方とする。また、プリンタ１０は４色（ブラックＫ、イエローＹ、マゼンタＭ、シアンＣ）の着色剤でカラー画像を形成するＬＥＤカラープリンタであり、以下、各構成部品を色ごとに区別する場合には、その構成部品の符号末尾に各色を意味するＫ（ブラック）、Ｙ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）を付すものとする。さらに、プリンタ１０はＬＥＤカラープリンタに限られず、例えば、レーザカラープリンタ、あるいはファクシミリ装置や、プリンタ機能および読み取り機能（スキャナ機能）等を備えた、いわゆる複合機であってもよい。

プリンタ１０は、本体ケーシング３を備えており、この本体ケーシング３の底部には、被記録媒体である用紙５が積載される供給トレイ７が設けられている。この本体ケーシング３の上面にはアッパーカバー３Ａが後端部を中心に開閉可能に設けられている。

供給トレイ７の前端上方には給紙ローラ９が設けられており、この給紙ローラ９の回転に伴って供給トレイ７内に積載された最上位の用紙５がレジストレーションローラ１１へ送り出される。レジストレーションローラ１１は、用紙５の斜行補正等を行った後、その用紙５を画像形成部１３のベルトユニット１５上へ搬送する。

画像形成部１３は、ベルトユニット１５、露光部１７、プロセス部１９、定着部２１等を備えている。
ベルトユニット１５は、前後一対のベルト支持ローラ２３およびベルト２５を含む。後側のベルト支持ローラ２３が回転駆動されることにより、ベルト２５が紙面時計周りに循環移動し、ベルト２５上面の用紙５が後方へ搬送される。また、ベルト２５の内側には、後述するプロセス部１９の各感光体ドラム２７とベルト２５を挟んで対向する位置にそれぞれ転写ローラ２９が設けられている。

露光部１７は、各色に対応した４つのＬＥＤユニット１７を備える。各ＬＥＤユニット１７は、その下端部にＬＥＤヘッド１８を有し、その上端部が所定の手段（図示せず）によってアッパーカバー３Ａ下面に支持されている。ＬＥＤヘッド１８は、ＬＥＤからなる複数の発光部が左右方向に配列されたものである。形成すべき画像データに基づいて各発光部は発光制御され、これにより各発光部から出射された光が感光体ドラム２７の表面に照射され、その表面が露光される。

プロセス部１９は、上記４色に対応した複数（本実施形態では４個）のプロセスカートリッジ（本発明における「画像形成ユニット」に相当する）３３と、各プロセスカートリッジ３３が装着される装着フレーム３１とを備える。プロセスカートリッジ３３は、モノクロカートリッジ（本発明における「ブラック画像形成ユニット」に相当する）３３Ｋと、カラーカートリッジ（本発明における「カラー画像形成ユニット」に相当する）３３Ｙ，３３Ｍ，３３Ｃとを含む。

モノクロカートリッジ３３Ｋは、カートリッジフレーム３２の下部に、表面が正帯電性の感光層によって覆われ、高抵抗体である感光体ドラム２７、スコロトロン型帯電器（帯電手段の一例）３７、ドラムクリーニングローラ（「ドラムクリーナ」に相当）３４及びドラムクリーニングシャフト（「紙粉クリーナ」に相当）３５を備え、カートリッジフレーム３２の上側に現像カートリッジ４０Ｋを備えている。

ドラムクリーニングローラ（以下、単に「クリーニングローラ」）３４には、高電圧であるローラ電圧ＤＣＬＮＡが印加され、ローラ電圧ＤＣＬＮＡの印加によって感光体ドラム２７上に残留したトナーを回収する。なお、ローラ電圧ＤＣＬＮＡは、正電圧であるローラ電圧ＤＣＬＮＡ（＋）と負電圧であるローラ電圧ＤＣＬＮＡ（−）とを含む。

また、ドラムクリーニングシャフト（以下、単に「クリーニングシャフト」）３５は導電性の金属からなり、ローラ電圧ＤＣＬＮＡより高い電圧であるシャフト電圧ＣＬＮＢの印加によって、クリーニングローラ３４上の紙粉を除去する。すなわち、クリーニングシャフト３５は、シャフト電圧ＣＬＮＢを利用して本体ケーシング（筐体）３内部に混入した紙粉を除去する。

通常、トナーは正極性に帯電し、紙粉は負極性に帯電するため、帯電の極性の相違を利用して、トナーおよび紙粉が感光体ドラム２７上から個別に除去される。印字中に負電圧、例えば−４００Ｖのローラ電圧ＤＣＬＮＡ（−）をクリーニングローラ３４に印加してトナーのみを感光体ドラム２７上からクリーニングローラ３４上に回収する。そして、印字中に、正電圧、例えば６００Ｖのローラ電圧ＤＣＬＮＡ（＋）をクリーニングローラ３４に印加し、７００Ｖのシャフト電圧ＤＣＬＮＢをクリーニングシャフト３５に印加する。このとき、紙粉はクリーニングローラ３４を介してクリーニングシャフト３５に回収される。トナーは感光体ドラム２７上に吐き出され、その後、ベルト２５表面に付着させ、クリーニング装置２８によって回収される。

また、モノクロカートリッジ３３Ｋは、帯電電圧ＣＨＧを受け取るＣＨＧ端子、グリッド電圧ＧＲＩＤを受け取るＧＲＩＤ端子、現像バイアスＤＥＶを受け取るＤＥＶ端子、ローラ電圧ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）を受け取るＤＣＬＮＡ端子、およびシャフト電圧ＤＣＬＮＢを受け取るＤＣＬＮＢ端子を有する（図２参照）。

一方、各カラーカートリッジ３３Ｙ，３３Ｍ，３３Ｃは、カートリッジフレーム３２の下部に、同じく感光体ドラム２７、グリッド３７ａを有するスコロトロン型帯電器３７およびクリーニングローラ３４を備え、カートリッジフレーム３２の上側に各現像カートリッジ４０Ｙ，４０Ｍ，４０Ｃを備えている。なお、各カラーカートリッジ３３Ｙ，３３Ｍ，３３Ｃは、クリーニングシャフト３５を備えていない。

また、各カラーカートリッジ３３Ｙ，３３Ｍ，３３Ｃは、それぞれ、ＣＨＧ端子、ＧＲＩＤ端子、ＤＥＶ端子、およびＤＣＬＮＡ端子を有する（図２参照）。

各プロセスカートリッジ３３のカートリッジフレーム３２に対して、各現像カートリッジ４０が着脱可能に装着されている。そして、アッパーカバー３Ａを開放することにより現像カートリッジ４０あるいはプロセスカートリッジ３３が交換されたり、プロセスカートリッジ３３を取り出した状態で紙詰まり除去処理（ジャム処理）がされたりする。

各現像カートリッジ４０は、箱状のケーシングの内側上部に、現像剤（着色剤）である各色のトナーを収容するトナー収容室４２を備え、その下側に供給ローラ４１、現像ローラ（現像手段の一例）４３等を備えている。

トナー収容室４２から放出されたトナーは、供給ローラ４１の回転により現像ローラ４３に供給され、供給ローラ４１と現像ローラ４３との間で正に摩擦帯電される。さらに、現像ローラ４３上に供給されたトナーは、現像バイアスの印加に伴って十分に帯電されて、一定厚さの薄層として現像ローラ４３上に担持される。

画像形成時には、感光体ドラム２７が回転駆動され、それに伴って感光体ドラム２７の表面が帯電器３７により一様に正帯電される。そして、その正帯電された部分がＬＥＤヘッド１８からの光の高速走査により露光されて、感光体ドラム２７の表面に用紙５に形成すべき画像に対応した静電潜像が形成される。

次いで、現像ローラ４３の回転により、現像ローラ４３上に担持され正帯電されているトナーが、感光体ドラム２７に対向して接触するときに、感光体ドラム２７の表面上に形成されている静電潜像に供給される。これにより、感光体ドラム２７の静電潜像が可視像化され、感光体ドラム２７の表面には露光部分にのみトナーが付着したトナー像が担持される。

その後、各感光体ドラム２７の表面上に担持されたトナー像は、ベルト２５によって搬送される用紙５が、感光体ドラム２７と転写ローラ２９との間の各転写位置を通る間に、転写ローラ２９に印加される負極性の転写電圧によって、用紙５に順次転写される。こうしてトナー像が転写された用紙５は、次いで定着部２１に搬送される。

定着部２１は、熱源を有する加熱ローラ４９と、用紙５を加熱ローラ４９側へ押圧する加圧ローラ５１とを備えており、用紙５上に転写されたトナー像を紙面に熱定着させる。そして、定着部２１により熱定着された用紙５は、上方へ搬送され、本体ケーシング３の上面に設けられた排出トレイ５３上に排出される。
さらに、ケーシング３内には制御部５０が設けられている。制御部５０はプリンタ１０の動作全般の制御を行う。

また、各プロセスカートリッジ３３が装着される装着フレーム３１には、各プロセスカートリッジ３３に対応してカートリッジ装着部（本発明における「装着部」に相当する）（３１Ｋ、３１Ｙ、３１Ｍ、３１Ｃ）がそれぞれ設けられている。カートリッジ装着部３１Ｋの内側には、モノクロカートリッジ３３Ｋの各端子に当接する位置に、各電圧を印加するための電極（図示せず）が設けられている。同様に、各カートリッジ装着部（３１Ｙ、３１Ｍ、３１Ｃ）の内側には、各カラーカートリッジ３３Ｙ，３３Ｍ，３３Ｃの各端子に当接する位置に、各電圧を印加するための電極（図示せず）が設けられている。

なお、高電圧印加の検査時には、カートリッジ装着部３１Ｋには検査用治具１００Ｋ（図３参照）が装着され、カートリッジ装着部（３１Ｙ、３１Ｍ、３１Ｃ）には検査用治具１００（Ｙ、Ｍ、Ｃ）（図４参照）がそれぞれ装着される。検査用治具１００Ｋは、ＣＨＧ端子、ＧＲＩＤ端子、ＤＥＶ端子、ＤＣＬＮＡ端子およびＤＣＬＮＢ端子を、モノクロカートリッジ３３Ｋと同一位置に有する。また、検査用治具１００（Ｙ、Ｍ、Ｃ）は、ＣＨＧ端子、ＧＲＩＤ端子、ＤＥＶ端子、およびＤＣＬＮＡ端子を、各カラーカートリッジ３３Ｙ，３３Ｍ，３３Ｃと同一位置にそれぞれ有する。

図１に示されるように、モノクロカートリッジ３３Ｋは、画像形成用紙５の画像形成に係る流れの最上流に配置され、各カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃはモノクロカートリッジ３３Ｋより下流側（図１に示す後方側）に配置される。この構成により、上流側に紙粉除去の構成であるクリーニングシャフト３５を設けて上流側で紙粉を除去し、下流側はコスト低減などのためにその構成を省略することによって、紙粉除去対策が好適になされる。

２．高圧制御装置の構成
次に、図２を参照して高圧制御装置について説明する。高圧制御回路６０は、制御部５０の制御基板（図示せず）上に設けられ、転写ローラ２９、クリーニングローラ３４、クリーニングシャフト３５、帯電器３７、および現像ローラ４３等、プリンタ１０に備えられた各電気的負荷にそれぞれ印加する複数の高電圧を生成する。図２には、複数の高電圧のうち、帯電器３７に印加する帯電電圧ＣＨＧおよびグリッド電圧ＧＲＩＤ、現像ローラ４３に印加する現像バイアスＤＥＶ、クリーニングローラ３４に印加するローラ電圧ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）、およびクリーニングシャフト３５に印加するシャフト電圧ＤＣＬＮＢを生成する回路のみが示されている。

高圧制御回路６０は、大きくはＣＰＵ（「制御手段」および「判断手段」の一例）６１および電圧印加部（「電圧印加手段」の一例）７０を含む。ＣＰＵ６１は、ＲＯＭ６２に格納された所定の処理プログラムにしたがって、上記各高電圧を生成する各高電圧生成回路を制御する。
電圧印加部７０は、駆動回路８１〜８４と、帯電電圧ＣＨＧ、グリッド電圧ＧＲＩＤおよび現像バイアスＤＥＶを生成するＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１と、ローラ電圧ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）およびシャフト電圧ＤＣＬＮＢを生成するＤＣＬＮ回路７２とを含む。

ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１は各カートリッジ（３３Ｋ、３３Ｙ、３３Ｍ、３３Ｃ）に対応して設けられ、ＤＣＬＮ回路７２は各カートリッジ３３に共通に設けられる。なお、各カートリッジ（３３Ｋ、３３Ｙ、３３Ｍ、３３Ｃ）に対するＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１の構成は同一であるため、図２には、モノクロカートリッジ３３Ｋに対応するＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）の構成のみが示される。

各ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１は、帯電電圧ＣＨＧを生成するための帯電電圧生成回路７１Ａ、グリッド電圧ＧＲＩＤを生成するための抵抗Ｒ３（例えば、３ＭΩ）、現像バイアスＤＥＶを生成するためのシャント回路９５、および抵抗Ｒ７からなるＦＢ（フィードバック）回路（「検出手段」の一例）９１を含む。ＦＢ回路９１は、検出信号をＣＰＵ６１のＡ／Ｄ１ポートに供給する。

帯電電圧生成回路７１Ａは、トランスＴ１、ダイオードＤ１、抵抗Ｒ１およびコンデンサＣ１を含む。ここでは、駆動回路８１は、ＣＰＵ６１のＰＷＭ１ポートからのＰＷＭ（パルス幅変調）信号にしたがってトランスＴ１の一次側を駆動し、それによってトランスＴ２の二次側に所定の高電圧が生成される。

シャント回路９５は、抵抗Ｒ２〜Ｒ６およびトランジスタＴｒ１によって構成される。ＣＰＵ６１の制御によってトランジスタＴｒ１のエミッタ電圧がＤ／Ａポートからの信号によって可変されることによって、現像バイアスＤＥＶが可変される。

一方、ＤＣＬＮ回路７２は、シャフト電圧ＤＣＬＮＢを生成するシャフト電圧生成回路７２Ａ、ローラ電圧ＤＣＬＮＡを生成するローラ電圧生成回路（７２Ｂ、７２Ｃ）、および抵抗Ｒ１１からなるＦＢ（フィードバック）回路（「検出手段」の一例）９２を含む。なお、ローラ電圧生成回路７２Ｂ、７２Ｃ）は、詳しくは、ローラ電圧ＤＣＬＮＡ（＋）を生成するローラ正電圧生成回路７２Ｂと、ローラ電圧ＤＣＬＮＡ（−）を生成するローラ負電圧生成回路７２Ｃとを含む。ＦＢ回路９２は、検出信号をＣＰＵ６１のＡ／Ｄ２ポートに供給する。

各電圧生成回路（７２Ａ〜７２Ｃ）は、それぞれトランスＴ（Ｔ２〜Ｔ４）、ダイオードＤ（Ｄ２〜Ｄ４）、抵抗Ｒ（Ｒ８〜Ｒ１０）およびコンデンサＣ（Ｃ２〜Ｃ４）を含む。各電圧生成回路（７２Ａ〜７２Ｃ）は、電圧生成回路７１と同様に、それぞれ駆動回路（８２〜８４）によって駆動されて、トランスＴの二次側に所定の高電圧を発生する。駆動回路（８２〜８４）は、ＣＰＵ６１のＰＷＭ（２〜４）ポートにそれぞれ接続され、ＰＷＭ信号によって制御される。

各ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１およびＤＣＬＮ回路７２によって生成された各高電圧は、図２に示されるように、対応した電圧印加ラインを介して各カートリッジ（３３Ｋ、３３Ｙ、３３Ｍ、３３Ｃ）の対応する端子に印加される。具体的には、モノクロカートリッジ３３Ｋには、電圧印加ラインＬＫ１〜ＬＫ５を介して、それぞれ帯電電圧ＣＨＧ、グリッド電圧ＧＲＩＤ、現像バイアスＤＥＶ、ローラ電圧ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）、およびシャフト電圧ＤＣＬＮＢが対応する端子に印加される。また、カラーカートリッジ３３Ｙには、電圧印加ラインＬＹ１〜ＬＹ４を介して、カラーカートリッジ３３Ｍには、電圧印加ラインＬＭ１〜ＬＭ４を介して、カラーカートリッジ３３Ｃには、電圧印加ラインＬＣ１〜ＬＣ４を介して、それぞれ帯電電圧ＣＨＧ、グリッド電圧ＧＲＩＤ、現像バイアスＤＥＶ、およびローラ電圧ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）が対応する端子に印加される。

なお、検査時において、カートリッジ装着部３１（３１Ｋ〜３１Ｃ）に検査用治具１００（１００Ｋ〜１００Ｃ）が装着された場合は、各ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１およびＤＣＬＮ回路７２によって生成された各高電圧は、同様にして、対応した電圧印加ラインを介して各検査用治具１００（１００Ｋ〜１００Ｃ）の対応する端子に印加される。

３．検査用治具の構成
次に、図３および図４を参照して、高圧制御回路６０によって生成された各高電圧が、対応する各電圧印加ラインを介して各カートリッジ（３３Ｋ、３３Ｙ、３３Ｍ、３３Ｃ）に正常に印加されるかどうかを検査するために使用される検査用治具について説明する。図３はモノクロカートリッジ３３Ｋに代えて使用される検査用治具１００Ｋ（第１検査用治具の一例）の回路構成を示し、図４はカラーカートリッジ（３３Ｙ、３３Ｍ、３３Ｃ）に代えて使用される検査用治具１００（Ｙ、Ｍ、Ｃ）（第２検査用治具の一例）の回路構成を示す。

上記したように、検査用治具１００Ｋはモノクロカートリッジ３３Ｋに対応して、および検査用治具１００（Ｙ、Ｍ、Ｃ）は各カラーカートリッジ（３３Ｋ、３３Ｙ、３３Ｍ、３３Ｃ）に対応して、それぞれ電圧印加端子を有する。

さらに、図３に示されるように、検査用治具１００Ｋにおいては、ＣＨＧ端子とＧＲＩＤ端子の間に等価抵抗Ｒ１００が接続されている。等価抵抗Ｒ１００の値は、例えば、３０．３ＭΩである。また、ＤＥＶ端子とＤＣＬＮＡ端子との間には等価抵抗Ｒ１０１および逆流防止ダイオードＤ１００が直列接続され、ＤＥＶ端子とＤＣＬＮＢ端子との間には制限抵抗Ｒ１０２および逆流防止ダイオードＤ１０１が直列接続されている。

ここで、逆流防止ダイオードＤ１０１は、電圧印加ラインＬＫ５から電圧印加ラインＬＫ３に向けて電流が流れる向きに設けられている。また、制限抵抗Ｒ１０２はＤＣＬＮＢ端子に係る検査時の過負荷防止のために設けられる。

また、ここで等価抵抗Ｒ１０１の値は、電圧生成回路７１および７２が検査用治具１００を介して検査電圧を印加する際に過負荷状態とするような値に設定されている。それは、検査用により多くの電流を流し、過負荷状態を作り出すことにより、電圧印加端子の接続状態を確認するためである。等価抵抗Ｒ１０１の値は、例えば、３．３ＭΩであり、制限抵抗Ｒ１０２の値は、例えば、６．８ＭΩである。

また、検査用治具１００（Ｙ、Ｍ、Ｃ）においては、図４に示されるように、検査用治具１００Ｋの構成から、ＤＣＬＮＢ端子、制限抵抗Ｒ１０２および逆流防止ダイオードＤ１０１が省略されている。

４．検査用治具を用いた電圧印加検査
次に、図５〜図１２を参照して、検査用治具１００（Ｋ〜Ｃ）を用いた、高圧制御回路６０によって生成された各高電圧が、対応する各電圧印加ラインを介して各カートリッジ（３３Ｋ、３３Ｙ、３３Ｍ、３３Ｃ）に正常に印加されるかどうかを検査について説明する。なお、以下の説明において、同一の構成に対しては同一符号を付してその説明を省略し、同一の処理に対しては同一のステップ番号を付してその説明を省略する。

図５は、検査処理の概要を示すフローチャートである。図５のステップＳ１０において、まず、カートリッジ装着部３１（３１Ｋ〜３１Ｃ）に、検査用治具１００（１００Ｋ〜１００Ｃ）を装着する。次いで、ステップＳ１００においてモノクロカートリッジ３３Ｋに関連する「高圧Ｋ色検査」を行い、ステップＳ２００においてカラーカートリッジ（３３Ｙ、３３Ｍ、３３Ｃ）に関連する「高圧Ｙ、Ｍ、Ｃ色検査」を行う。続いて、ステップＳ３００においてシャフト電圧ＤＣＬＮＢに関連する「高圧ＤＣＬＮＢ検査」を行い、ステップＳ４００においてローラ電圧ＤＣＬＮＡ（−）に関連する「高圧ＤＣＬＮＡ（−）検査」を行う。

なお、ステップＳ１００〜ステップＳ４００に係る処理は、ここでは、例えば、ＲＯＭ６２に格納された各処理プログラムにしたがって、ＣＰＵ６１によって実行される。また、ステップＳ１００〜ステップＳ４００の処理順序は、任意であり、図５に示された順序に限られない。以下、ステップＳ１００〜ステップＳ４００に係る処理を詳述する。

４−１．高圧Ｋ色検査
まず、ステップＳ１００の「高圧Ｋ色検査」を、図６および図７を参照して説明する。図６は、「高圧Ｋ色検査」における各処理を示すフローチャートであり、図７は、「高圧Ｋ色検査」の際の電流の流れを示す説明回路図である。

図６のステップＳ１１０において、ＣＰＵ６１は、モノクロカートリッジ３３Ｋ用のＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）によって、グリッド電圧ＧＲＩＤ（Ｋ）が、例えば７００Ｖとなるように、例えば、７．５ｋＶの帯電電圧ＣＨＧ（Ｋ）を発生させ、帯電電圧ＣＨＧ（Ｋ）を、電圧印加ラインＬＫ１を介して検査用治具１００ＫのＣＨＧ端子に印加させる。そしてステップＳ１２０において、所定時間、例えば５００ｍｓ、待機する。次いで、ステップＳ１３０において、このとき放電が発生したかどうかを判定する。

この放電は、ＣＨＧ端子あるいはＧＲＩＤ端子への帯電電圧ＣＨＧの印加に不具合が有る場合に、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）のＣＨＧ出力とＧＲＩＤ出力との間に発生する。また、この判定は、例えば、通常、グリッド３７ａに流れるＡＣ電流を検出するために、高圧制御回路６０に設けられている放電検知回路（図示せず）によって検出される。

ステップＳ１３０において、放電ありと判定された場合は、ステップＳ１３５において、ＣＨＧ（Ｋ）端子あるいはＧＲＩＤ（Ｋ）端子に係る電圧印加ラインＬＫ１あるいはＬＫ２に関連して電圧印加が正常になされないと判定し、それを、例えば、図１に示す操作パネル４上の表示装置４ａに表示する。そして、ステップＳ１９０において、全ての高電圧の発生をオフする。

一方、ステップＳ１３０において、放電なしと判定された場合は、ステップＳ１４０において、ＣＰＵ６１は、シャント回路９５を制御して、例えば、５００Ｖの現像バイアスＤＥＶ（Ｋ）を発生させる。そして、ＣＰＵ６１は、現像バイアスＤＥＶ（Ｋ）を、電圧印加ラインＬＫ３、検査用治具１００Ｋ、および電圧印加ラインＬＫ４を介して、ＤＣＬＮ回路７２の電圧生成回路（７２Ｂおよび７２Ｃ）に印加する。このときに流れる電流は、図７において矢印によって示される。

このように、本実施形態においては、高電圧印加の検査の際に、ＣＰＵ６１は、複数の電圧生成回路のうちの帯電電圧生成回路７１Ａによって検査電圧である現像バイアスＤＥＶ（Ｋ）を生成させ、帯電電圧生成回路７１Ａと異なる電圧生成回路（７２Ｂおよび７２Ｃ）を帯電電圧生成回路７１Ａの負荷として、現像バイアスＤＥＶ（Ｋ）を電圧生成回路（７２Ｂおよび７２Ｃ）に印加する。また、ＦＢ回路９１（検出手段）による検出電圧を安定させ、電圧印加が正常になされるか否かをより正確に判断するために、検査時に電圧生成回路（７２Ｂおよび７２Ｃ）の動作は停止される。

そして、ステップＳ１５０において、所定時間、例えば３００ｍｓ、待機する。次いで、ステップＳ１６０において、ＦＢ回路９１によって検出される検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ａより小さいかどうかを判定する。電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ａより小さいと判定された場合には、ステップＳ１６５において、ＤＥＶ（Ｋ）端子あるいはＤＣＬＮＡ（Ｋ）端子に係る電圧印加ラインＬＫ３あるいはＬＫ４に関連して電圧印加が正常になされないと判定し、それを、例えば、同様に操作パネル４上の表示装置４ａに表示する。そして、ステップＳ１９０において、全ての高電圧の発生をオフする。

なお、ここで、電圧印加ラインＬＫ３あるいはＬＫ４に関連して電圧印加が正常になされない場合として、電圧印加ラインＬＫ３あるいはＬＫ４の電圧印加ライン自体に不具合がある場合、電圧印加ラインＬＫ３とＤＥＶ（Ｋ）端子との接続に関連した不具合、あるいは電圧印加ラインＬＫ４とＤＣＬＮＡ（Ｋ）端子との接続に関連した不具合がある場合等が含まれる。また、電圧印加ラインとカートリッジ３３Ｋの端子との接続に関連した不具合には、カートリッジ装着部３１Ｋの内側に設けられる電極（図示せず）とカートリッジ３３Ｋの端子との接続における不具合（位置ずれ等）も含まれる。これは、後述する「高圧Ｙ、Ｍ、Ｃ色検査」等においても同様である。

なお、検査電圧として現像バイアスＤＥＶが検出される場合、ＦＢ回路（検出手段）９１が検査電圧として適切な電圧によって検出できるために、ＣＰＵ６１は、シャント抵抗を画像形成時よりも大きくするようにシャント回路９５を、Ｄ／Ａポートを介して制御する。

一方、電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ａより小さくないと判定された場合には、ステップＳ１７０において、検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｂより大きいかどうかを判定する。ステップＳ１７０において、検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｂより大きいと判定された場合には、ステップＳ１６５に移行する。一方、ステップＳ１７０において、検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｂより大きくない、すなわち、検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ａ以上で所定値Ｂ以下の所定範囲内にあると判定された場合には、ステップＳ１８０において、「高圧Ｋ色検査」において検査ＯＫとする。すなわち、電圧印加ラインＬＫ１およびＬＫ２介したモノクロカートリッジ３３Ｋへの帯電電圧ＣＨＧ（Ｋ）およびグリッド電圧ＧＲＩＤ（Ｋ）の印加が正常になされ、また電圧印加ラインＬＫ３およびＬＫ４を介したモノクロカートリッジ３３Ｋへの現像バイアスＤＥＶ（Ｋ）およびローラ電圧ＤＣＬＮＡの印加が正常になされると判断される。

４−２．高圧Ｙ、Ｍ、Ｃ色検査
次に、ステップＳ２００の「高圧Ｙ、Ｍ、Ｃ色検査」を、図８および図９を参照して説明する。図８は、「高圧Ｙ、Ｍ、Ｃ色検査」における各処理を示すフローチャートであり、図９は、「高圧Ｙ、Ｍ、Ｃ色検査」の際の電流の流れを示す説明回路図である。なお、「高圧Ｙ、Ｍ、Ｃ色検査」において、各Ｙ、Ｍ、Ｃ色に関する高圧検査は同一のため、Ｙ色に関する高圧検査についてのみ説明する。

図８のステップＳ２１０において、ＣＰＵ６１は、図６のステップＳ１１０と同様に、カラーカートリッジ３３Ｙ用のＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｙ）によって、グリッド電圧ＧＲＩＤ（Ｙ）が、例えば７００Ｖとなるように、例えば、７．５ｋＶの帯電電圧ＣＨＧ（Ｙ）を発生させ、帯電電圧ＣＨＧ（Ｙ）を、電圧印加ラインＬＹ１を介して検査用治具１００ＹのＣＨＧ端子に印加させる。そしてステップＳ２２０において、所定時間、例えば５００ｍｓ、待機する。次いで、ステップＳ２３０において、このとき放電が発生したかどうかを、図６のステップＳ１３０と同様の方法で判定する。

ステップＳ２３０において、放電ありと判定された場合は、ステップＳ２３５において、ＣＨＧ（Ｙ）端子あるいはＧＲＩＤ（Ｙ）端子に係る電圧印加ラインＬＹ１あるいはＬＹ２に関連して電圧印加が正常になされないと判定し、それを、例えば、操作パネル４上の表示装置４ａに表示する。そして、ステップＳ１９０において、全ての高電圧の発生をオフする。

一方、ステップＳ２３０において、放電なしと判定された場合は、ステップＳ２４０において、ＣＰＵ６１は、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｙ）のシャント回路９５を制御して、例えば、５００Ｖの現像バイアスＤＥＶ（Ｙ）を発生させる。そして、ＣＰＵ６１は、現像バイアスＤＥＶ（Ｙ）を、電圧印加ラインＬＹ３、検査用治具１００Ｙ、および電圧印加ラインＬＹ４を介して、ＤＣＬＮ回路７２の電圧生成回路（７２Ｂおよび７２Ｃ）に印加する。また、このとき、現像バイアスＤＥＶ（Ｙ）の印加の影響は、ＤＣＬＮ回路７２のシャフト電圧生成回路７２Ａおよび検査用治具１００Ｋを介して、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）にも及ぶ。このときに流れる電流は、図９において矢印によって示される。

このように、高圧Ｙ色検査においても、高電圧印加の検査の際に、ＣＰＵ６１は、複数の電圧生成回路のうちの電圧生成回路７１Ｂによって検査電圧である現像バイアスＤＥＶ（Ｙ）を生成させ、電圧生成回路７１Ｂと異なる電圧生成回路（７２Ａ、７２Ｂおよび７２Ｃ）を電圧生成回路７１Ｂの負荷として、現像バイアスＤＥＶ（Ｙ）を電圧生成回路（７２Ａ、７２Ｂおよび７２Ｃ）に印加する。また、検査時に電圧生成回路（７２Ａ、７２Ｂおよび７２Ｃ）の動作は停止される。そして、ステップＳ２５０において、所定時間、例えば３００ｍｓ、待機する。

次いで、ステップＳ２６０において、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｙ）のＦＢ回路９１によって検出される検出電圧ＤＥＶ（Ｙ）−ＦＢが所定値Ｃより小さいかどうかを判定する。電圧ＤＥＶ（Ｙ）−ＦＢが所定値Ｃより小さいと判定された場合には、ステップＳ２６５において、ＤＥＶ（Ｙ）端子あるいはＤＣＬＮＡ（Ｙ）端子に係る電圧印加ラインＬＹ３あるいはＬＹ４に関連して電圧印加が正常になされないと判定し、それを、同様に、操作パネル４上の表示装置４ａに表示する。そして、ステップＳ１９０において、全ての高電圧の発生をオフする。

一方、ステップＳ２６０において、電圧ＤＥＶ（Ｙ）−ＦＢが所定値Ｃより小さくないと判定された場合には、ステップＳ２７０において、検出電圧ＤＥＶ（Ｙ）−ＦＢが所定値Ｄより大きいかどうかを判定する。ステップＳ２７０において、検出電圧ＤＥＶ（Ｙ）−ＦＢが所定値Ｄより大きいと判定された場合には、ステップＳ２６５に移行する。一方、ステップＳ２７０において、検出電圧ＤＥＶ（Ｙ）−ＦＢが所定値Ｄより大きくない、すなわち、検出電圧ＤＥＶ（Ｙ）−ＦＢが所定値Ｃ以上で所定値Ｄ以下の所定範囲内にあると判定された場合には、ステップＳ１８０において、高圧Ｙ色検査において検査ＯＫとする。すなわち、電圧印加ラインＬＹ１およびＬＹ２介したカラーカートリッジ３３Ｙへの帯電電圧ＣＨＧ（Ｙ）およびグリッド電圧ＧＲＩＤ（Ｙ）の印加が正常になされ、また電圧印加ラインＬＹ３およびＬＹ４を介したカラーカートリッジ３３Ｙへの現像バイアスＤＥＶ（Ｙ）およびローラ電圧ＤＣＬＮＡの印加が正常になされると判断される。

４−３．高圧ＤＣＬＮＢ検査
次に、ステップＳ３００の「高圧ＤＣＬＮＢ検査」を、図１０および図１１を参照して説明する。図１０は、「高圧ＤＣＬＮＢ検査」における各処理を示すフローチャートであり、図１１は、「高圧ＤＣＬＮＢ検査」の際の電流の流れを示す説明回路図である。

図１０のステップＳ３１０において、ＣＰＵ６１は、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｙ）の帯電電圧ＣＨＧ（Ｙ）をＯＦＦ状態とし、現像バイアスＤＥＶ（Ｋ）を最大値とする。なお、ここで現像バイアスＤＥＶ（Ｋ）を最大値とするには、例えば、シャント回路９５のシャント抵抗をＭＡＸとする。すなわち、シャント抵抗を、ＣＰＵ６１のＤ／Ａポートからの信号によってトランジスタＴｒ１の持っている能力値（数十ＭΩ）、つまり上限値とする。

そして、ステップＳ３２０において、所定時間、例えば３００ｍｓ、待機する。次いで、ステップＳ３３０において、ＣＰＵ６１は、ＤＣＬＮ回路７２のシャフト電圧生成回路７２Ａおよびローラ正電圧生成回路７２Ｂを制御して、それぞれ、例えば３００Ｖのシャフト電圧ＤＣＬＮＢおよび例えば１００Ｖのローラ電圧ＤＣＬＮＡ（＋）を生成させる。そして、ＣＰＵ６１は、シャフト電圧ＤＣＬＮＢおよびローラ電圧ＤＣＬＮＡ（＋）を、電圧印加ラインＬＫ５、検査用治具１００Ｋ、および電圧印加ラインＬＫ３を介して、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）に印加する。このときに流れる電流は、図１１において矢印によって示される。

ここで、高圧ＤＣＬＮＢ検査において、電圧生成回路７２Ｂを動作させるのは、電圧生成回路７２Ｂの整流ダイオードＤ３のカソード側の電位を安定させて好適に電圧印加ラインＬＫ５を検査できるようにするためである。

このように、高圧ＤＣＬＮＢ検査においても、高電圧印加の検査の際に、ＣＰＵ６１は、複数の電圧生成回路のうちの電圧生成回路７２Ａおよび７２Ｂによって検査電圧であるシャフト電圧ＤＣＬＮＢおよびローラ電圧ＤＣＬＮＡ（＋）を生成させ、電圧生成回路７２Ａおよび７２Ｂと異なる帯電電圧生成回路７１Ａを電圧生成回路７２Ａおよび７２Ｂの負荷として、シャフト電圧ＤＣＬＮＢおよびローラ電圧ＤＣＬＮＡ（＋）を帯電電圧生成回路７１Ａに印加する。そして、ステップＳ３４０において、所定時間、例えば３００ｍｓ、待機する。

次いで、ステップＳ３５０において、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）のＦＢ回路９１によって検出される検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｅより小さいかどうかを判定する。電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｅより小さいと判定された場合には、ステップＳ３５５において、ＤＣＬＮＢ端子に係る電圧印加ラインＬＫ５に関連して電圧印加が正常になされないと判定し、それを、例えば、操作パネル４上の表示装置４ａに表示する。そして、ステップＳ１９０において、全ての高電圧の発生をオフする。

一方、ステップＳ３５０において、電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｅより小さくないと判定された場合には、ステップＳ３６０において、検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｆより大きいかどうかを判定する。ステップＳ３６０において、検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｆより大きいと判定された場合には、ステップＳ３５５に移行する。一方、ステップＳ３６０において、検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｆより大きくない、すなわち、検出電圧ＤＥＶ（Ｋ）−ＦＢが所定値Ｅ以上で所定値Ｆ以下の所定範囲内にあると判定された場合には、ステップＳ３７０において、高圧ＤＣＬＮＢ検査において検査ＯＫとする。すなわち、電圧印加ラインを介したカラーカートリッジ３３Ｋへのシャフト電圧ＤＣＬＮＢの印加が正常になされると判断される。

４−４．高圧ＤＣＬＮＡ（−）検査
最後に、ステップＳ４００の「高圧ＤＣＬＮＡ（−）検査」を、図１２を参照して説明する。図１２は、「高圧ＤＣＬＮＡ（−）検査」における各処理を示すフローチャートである。

図１２のステップＳ４１０において、ＣＰＵ６１は、電圧生成回路７２Ｃによって負のローラ電圧ＤＣＬＮＡ（−）を発生させる前に、まずＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）およびそのシャント回路９５を制御して、例えば、３００Ｖの現像バイアスＤＥＶ（Ｋ）を発生させ、ＤＣＬＮ回路７２側に印加する。ここで、ローラ電圧ＤＣＬＮＡ（−）を発生させる前に現像バイアスＤＥＶ（Ｋ）を発生させるのは、プラス電圧を生成するＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）側に負電圧が印加されるのを回避して、内の電気部品、例えば、シャント回路９５のトランジスタＴｒを保護するためである。
なお、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）がマイナス電圧を生成する場合には、ローラ電圧ＤＣＬＮＡ（＋）を発生させる前に現像バイアスＤＥＶ（Ｋ）を発生させるようにすればよい。

次いで、ステップＳ４２０において、ＣＰＵ６１は、電圧生成回路７２Ｃを制御して、例えば、−２００Ｖのローラ電圧ＤＣＬＮＡ（−）を発生させ、ＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）側に印加する。そして、ステップＳ４３０において、所定時間、例えば３００ｍｓ、待機する。

次いで、ステップＳ４４０において、ＤＣＬＮ回路７２のＦＢ回路９２によって検出される検出電圧ＤＣＬＮＡ−ＦＢが所定値Ｇより小さいかどうかを判定する。検出電圧ＤＣＬＮＡ−ＦＢが所定値Ｇより小さいと判定された場合には、ステップＳ４４５において、ローラ電圧ＤＣＬＮＡ（−）の発生回路である電圧生成回路７２の動作が正常になされないと判定し、それを、例えば、操作パネル４上の表示装置４ａに表示する。そして、ステップＳ１９０において、全ての高電圧の発生をオフする。

一方、ステップＳ４４０において、検出電圧ＤＣＬＮＡ−ＦＢが所定値Ｇより小さくないと判定された場合には、ステップＳ４５０において、検出電圧ＤＣＬＮＡ−ＦＢが所定値Ｈより大きいかどうかを判定する。ステップＳ４５０において、検出電圧ＤＣＬＮＡ−ＦＢが所定値Ｈより大きいと判定された場合には、ステップＳ４４５に移行する。一方、ステップＳ４４０において、検出電圧ＤＣＬＮＡ−ＦＢが所定値Ｈより大きくない、すなわち、検出電圧ＤＣＬＮＡ−ＦＢが所定値Ｇ以上で所定値Ｈ以下の所定範囲内にあると判定された場合には、ステップＳ４６０において、「高圧ＤＣＬＮＡ（−）」において検査ＯＫとする。すなわち、ローラ電圧ＤＣＬＮＡ（−）を発生する電圧生成回路７２の動作が正常である判断される。

５．実施形態の効果
一回の検査電圧の印加によって二本の電圧印加ライン（二箇所の接続端子）に関する検査を行うことができる。そのため、複数の個別のカートリッジ（３３Ｋ、３３Ｙ、３３Ｍ、３３Ｃ）が使用される場合であっても、複数の電圧印加ラインから各カートリッジへの電圧印加が正常になされるか否かの判断を迅速に効率的に行うことができる。その際、検査電圧が印加される電圧生成回路を負荷として利用するため、判断精度の向上を図ることができる

検査電圧を印加する際に、検査電圧を生成する電圧生成回路を過負荷状態として動作させる。すなわち、検査時には、電圧生成回路の負荷抵抗を画像形成時と比べて小さくする。そのため、過負荷状態を作り出すことにより、電圧印加端子の接続状態を確認することができる。

検査時、検査電圧として現像バイアスＤＥＶを検出する場合、シャント抵抗を画像形成時よりも大きくするようにシャント回路９５が制御される。そのため、ＦＢ回路（検出手段）９１は、検査電圧として適切な電圧で検出することができる。

カートリッジが紙粉クリーナ（クリーニングシャフト）３５を有する構成において、クリーニングシャフト３５に印加するシャフト電圧ＤＣＬＮＢが正常に印加されるかどうかを好適に判断できる。

ローラ電圧ＤＣＬＮＡ（−）の検査を行う際に、ローラ電圧ＤＣＬＮＡ（−）を発生させる前に現像バイアスＤＥＶ（Ｋ）を発生させる。そのため、プラス電圧を生成するＣＨＧ・ＧＲＩＤ・ＤＥＶ回路７１（Ｋ）内の電気部品、例えば、シャント回路９５のトランジスタＴｒの逆バイアスを防止してトランジスタＴｒを保護することができる。

検査時に負荷側の電圧生成回路の動作は停止される。そのため、ＦＢ回路９１（検出手段）による検出電圧を安定させ、電圧印加が正常になされるか否かをより正確に判断できる。

高圧ＤＣＬＮＢ検査において、ＤＣＬＮ回路７２のシャフト電圧生成回路（紙粉クリーナ電圧生成回路）７２Ａおよびローラ正電圧生成回路（ドラムクリーナ電圧生成回路）７２Ｂが動作される。そのため、電圧生成回路７２Ｂの整流ダイオードＤ３のカソード側の電位を安定させ好適に紙粉クリーナ電圧印加ラインＬＫ５を検査できる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

（１）本実施形態においては、検査時に負荷側の電圧生成回路の動作は停止される例を示したが、これに限定されず、検査時に負荷側の電圧生成回路を動作させるようにしてもよい。

本発明の一実施形態に係るプリンタの内部構成を表す概略断面図 高圧制御部および電圧印加ラインを示す概略的な回路ブロック図 モノクロカートリッジに対応する検査用治具の構成を示す回路図 カラーカートリッジに対応する検査用治具の構成を示す回路図 検査処理の概要を示すフローチャート 高圧Ｋ色検査における各処理を示すフローチャート 高圧Ｋ色検査における電流の流れを示す説明図 高圧Ｙ、Ｍ、Ｃ色検査における各処理を示すフローチャート 高圧Ｙ、Ｍ、Ｃ色検査における電流の流れを示す説明図 高圧ＤＣＬＮＢ検査における各処理を示すフローチャート 高圧ＤＣＬＮＢ検査における電流の流れを示す説明図 高圧ＤＣＬＮＡ（−）検査における各処理を示すフローチャート

符号の説明

１０…ＬＥＤカラープリンタ（画像形成装置）
３１Ｋ…モノクロカートリッジ装着部（装着部）
３１Ｙ、３１Ｍ、３１Ｃ…カラーカートリッジ装着部（装着部）
３３Ｋ…モノクロカートリッジ（画像形成ユニット）
３３Ｙ、３３Ｍ、３３Ｃ…カラーカートリッジ（画像形成ユニット）
３４…クリーニングローラ（ドラムクリーナ）
３５…クリーニングシャフト（紙粉クリーナ）
３７…帯電器（帯電手段）
３７ａ…グリッド（帯電手段）
４３…現像ローラ（現像手段）
６１…ＣＰＵ（制御手段、判断手段）
７０…電圧印加部（電圧印加手段）
７１Ａ、７１Ｂ、７１Ｃ、７１Ｄ…帯電電圧生成回路
７２Ａ…シャフト電圧生成回路（紙粉クリーナ電圧生成回路）
７２Ｂ…ローラ正電圧生成回路（ドラムクリーナ電圧生成回路）
７２Ｃ…ローラ負電圧生成回路（ドラムクリーナ電圧生成回路）
９１、９２…ＦＢ回路（検出手段）
９５…シャント回路
１００Ｋ…検査用治具（第１検査用治具）
１００Ｍ、１００Ｙ、１００Ｃ…検査用治具（第２検査用治具）

Claims (9)

1. 画像を形成する画像形成ユニットと、
   前記画像形成ユニットが着脱自在に装着されると共に、前記画像形成ユニットに換えて検査用治具を装着可能な装着部と、
   各々が所定電圧を生成する複数の電圧生成回路を有し、各所定電圧を、対応する電圧印加ラインを介して、前記装着部に装着された前記画像形成ユニットに印加する電圧印加手段と、
   前記電圧印加手段の動作を制御する制御手段であって、前記複数の電圧生成回路のうちの所定の電圧生成回路である第１電圧生成回路によって検査電圧を生成させ、前記複数の電圧生成回路のうちの、前記第１電圧生成回路と異なる第２電圧生成回路を前記第１電圧生成回路の負荷として、前記第１電圧生成回路に対応する第１電圧印加ライン、前記装着部に装着された前記検査用治具、および前記第２電圧生成回路に対応する第２電圧印加ラインを介して、前記第１電圧生成回路によって前記検査電圧を前記第２電圧生成回路に対して印加させる制御手段と、
   前記検査電圧を検出する検出手段と、
   前記検出手段によって検出された検出電圧が所定の電圧範囲にあるかどうかを判定し、前記検出電圧が前記所定の電圧範囲にあると判定した場合、前記第１電圧印加ラインおよび前記第２電圧印加ラインを介した前記画像形成ユニットへの各所定電圧の印加が正常になされると判断する判断手段と、
   を備えた画像形成装置。
2. 請求項１に記載の画像形成装置において、
   前記検出手段が前記第１電圧生成回路に設けられ、
   前記制御手段は、検査用治具が前記装着部に装着されることによって、第１電圧生成回路を過負荷状態として動作させる、画像形成装置。
3. 請求項１または請求項２に記載の画像形成装置において、
   前記画像形成ユニットは帯電手段および現像手段を含み、
   前記電圧印加手段は、前記帯電手段に印加する帯電電圧を生成する帯電電圧生成回路を含み、
   前記第１電圧生成回路は、前記現像手段に印加する現像バイアスを前記帯電電圧から生成するシャント回路であり、
   前記制御手段は、前記検出手段が前記検査電圧として前記現像バイアスを検出する場合、シャント抵抗を画像形成時よりも大きくするように前記シャント回路を制御する、画像形成装置。
4. 請求項１に記載の画像形成装置において、
   画像形成ユニットは紙粉クリーナおよび現像手段を含み、
   前記第１電圧生成回路は、前記紙粉クリーナに印加する紙粉クリーナ電圧を生成する紙粉クリーナ電圧生成回路であり、
   前記第２電圧生成回路は、前記現像手段に印加する現像バイアスを生成する現像バイアス生成回路であり、
   前記装着部には、前記第１電圧印加ラインから前記第２電圧印加ラインに向けて電流が流れるようにダイオードが設けられた前記検査用治具が装着され、
   前記検出手段は、前記第１電圧印加ラインから前記ダイオードを介して前記第２電圧印加ラインに印加される電圧を検出する、画像形成装置。
5. 請求項４に記載の画像形成装置において、
   前記画像形成ユニットはドラムクリーナを含み、
   前記複数の電圧生成回路は、前記ドラムクリーナに印加するドラムクリーナ電圧を生成するドラムクリーナ電圧生成回路を含み、
   前記制御手段は、前記紙粉クリーナ電圧生成回路とともに前記ドラムクリーナ電圧生成回路を動作させる、画像形成装置。
6. 請求項１に記載の画像形成装置において、
   前記画像形成ユニットは、ブラック画像形成ユニットとカラー画像形成ユニットとを含み、
   前記ブラック画像形成ユニットは、ドラムクリーナ、紙粉クリーナ、現像手段、前記ドラムクリーナにドラムクリーナ電圧を印加するための第１ドラムクリーナ端子、前記紙粉クリーナに紙粉クリーナ電圧を印加するための紙粉クリーナ端子、および前記現像手段に現像バイアスを印加するための第１現像バイアス端子を有し、
   前記カラー画像形成ユニットは、ドラムクリーナ、現像手段、前記ドラムクリーナにドラムクリーナ電圧を印加するための第２ドラムクリーナ端子、および前記現像手段に現像バイアスを印加するための第２現像バイアス端子を有し、
   前記検査用治具として、前記ブラック画像形成ユニットに対応する第１検査用治具と前記カラー画像形成ユニットに対応する第２検査用治具とが使用され、
   第１検査用治具として、前記紙粉クリーナ端子と前記第１現像バイアス端子とに対応する間に直列接続された第１ダイオードと第１抵抗とを有し、前記第１ドラムクリーナ端子と前記第１現像バイアス端子とに対応する間に直列接続された第２ダイオードと第２抵抗とを有する検査用治具が使用され、
   第２検査用治具として、前記第２ドラムクリーナ端子と前記第２現像バイアス端子とに対応する間に前記直列接続された第２ダイオードと第２抵抗とを有する検査用治具が使用される、画像形成装置。
7. 請求項１〜請求項６のいずれか一項に記載の画像形成装置において、
   前記制御手段は、前記第１電圧生成回路によってプラス電圧およびマイナス電圧の検査電圧を生成し、前記第２電圧生成回路がプラス電圧またはマイナス電圧を生成する回路である場合、前記第１電圧生成回路の動作よりも先に前記第２電圧生成回路を動作させる、画像形成装置。
8. 請求項１〜請求項７のいずれか一項に記載の画像形成装置において、
   前記制御手段は、前記第１電圧生成回路によって前記検査電圧を生成させる際に、前記第２電圧生成回路の動作を停止させる、画像形成装置。
9. 画像を形成する画像形成ユニットが着脱自在に装着されると共に、前記画像形成ユニットに換えて検査用治具を装着可能な装着部と、各々が所定電圧を生成する複数の電圧生成回路を有し、各所定電圧を、対応する電圧印加ラインを介して、前記装着部に装着された前記画像形成ユニットに印加する電圧印加手段とを備えた画像形成装置において、各電圧印加ラインを介した前記画像形成ユニットへの電圧印加が正常になされるかどうかを検査する方法であって、
   前記検査用治具を前記装着部に装着する工程と、
   前記複数の電圧生成回路のうちの所定の電圧生成回路である第１電圧生成回路によって検査電圧を生成する工程と、
   前記複数の電圧生成回路のうちの、前記第１電圧生成回路と異なる第２電圧生成回路を前記第１電圧生成回路の負荷として、前記検査電圧を、前記第１電圧生成回路に対応する第１電圧印加ライン、前記装着部に装着された前記検査用治具、および前記第２電圧生成回路に対応する第２電圧印加ラインを介して、前記第２電圧生成回路に印加する工程と、
   前記検査電圧を検出する工程と、
   前記検出する工程によって検出された検出電圧が所定の電圧範囲にあるかどうかを判定する工程と、
   前記検出電圧が前記所定の電圧範囲にあると判定された場合、前記第１電圧印加ラインおよび前記第２電圧印加ラインを介した前記画像形成ユニットへの各所定電圧の印加が正常になされると判断する工程と、
   を含む、画像形成装置の検査方法。

Images