JP4997660B2

JP4997660B2 - Semiconductor device

Info

Publication number: JP4997660B2
Application number: JP30908599A
Authority: JP
Inventors: 直紀原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-10-29
Filing date: 1999-10-29
Publication date: 2012-08-08
Anticipated expiration: 2019-10-29
Also published as: JP2001127282A

Description

【０００１】
【発明の属する技術分野】
本発明は、高ｇ_m（ｇ_m：相互コンダクタンス）と高ＢＶ_on（ＢＶ_on：オン耐圧）を両立させたＨＥＭＴ（ｈｉｇｈｅｌｅｃｔｒｏｎｍｏｂｉｌｉｔｙｔｒａｎｓｉｓｔｏｒ）を含む半導体装置に関する。
【０００２】
ＨＥＭＴは高周波特性に優れていることから、マイクロ波帯やミリ波帯のデバイスとして多用されてきたが、近年、ミリ波帯の通信システムの発展に伴ってパワー・デバイスとしても用いられるようになってきた。
【０００３】
パワー・デバイスとして用いられるＨＥＭＴに於いては、高電流駆動能力が必要とされる為、ダブル・ヘテロ（ｄｏｕｂｌｅｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ：ＤＨ）構造が用いられている。
【０００４】
このようなＤＨ−ＨＥＭＴでは、界面散乱の影響を抑制して高特性を得る為、二次元電子ガス（２−ｄｉｍｅｎｓｉｏｎａｌｅｌｅｃｔｒｏｎｇａｓ：２ＤＥＧ）がチャネル層の中心に位置して生成されるようにエピタキシャル成長層構造を設計することが多い。
【０００５】
近年、パワー増幅器に対する高出力化、及び、低歪化の要求が高まってきたことから、パワー増幅器を高電圧動作させることが不可欠であり、そのパワー増幅器に用いられているＨＥＭＴを高電圧動作させるには、耐圧が高くなければならない。
【０００６】
然しながら、前記したように、２ＤＥＧがチャネル層の中心に位置する場合には、衝突イオン化が発生し易く、ＨＥＭＴの耐圧が低下する旨の問題があり、従って、高特性化と高耐圧化とはトレードオフの関係にある。
【０００７】
【発明が解決しようとする課題】
本発明では、簡単な手段を採ることで、ＨＥＭＴに於ける２ＤＥＧの生成位置を変化させ、高出力化や低歪化などの高特性化を実現すると共に高耐圧化も同時に実現しようとする。
【０００８】
【課題を解決するための手段】
本発明に依るＨＥＭＴでは、ソース側に於いては２ＤＥＧをチャネル中心に位置するように生成させて高ｇ_mを実現し、また、ドレイン側に於いては２ＤＥＧをチャネル中心から上下の何れかに偏移した位置に生成させて高耐圧を実現し、高ｇ_mと高耐圧を両立させている。
【０００９】
このような構造を実現するには、ＤＨ−ＨＥＭＴの場合、上又は下、或いは、上及び下の電子供給層の層厚、組成、キャリヤ濃度の何れか、或いは、それ等を組み合わせて変化させれば良く、また、この他、スペーサ層の層厚、チャネル層の組成などをソース側からドレイン側に向けて変化させることによっても可能である。
【００１０】
ここで、本発明の原理を理解する為、ＤＨ−ＨＥＭＴに於ける２ＤＥＧの生成位置について説明する。
【００１１】
図１はＨＥＭＴを表す要部切断側面図であり、図に於いて、１は基板、２はバッファ層、３は下側電子供給層、４はチャネル層、５は上側電子供給層、６はバリヤ層、７はキャップ層、８はソース電極、９はドレイン電極、１０はゲート電極、１１は２ＤＥＧをそれぞれ示している。
【００１２】
通常、ＤＨ−ＨＥＭＴのチャネル層中に於ける２ＤＥＧの位置は、上下の電子供給層からのキャリヤ供給量の配分に依って決定され、下側電子供給層３及び上側電子供給層５からのキャリヤ供給量が略均等であれば、２ＤＥＧ１１は（Ａ）に見られるようにチャネル層４の略中心に生成される。
【００１３】
上側電子供給層５から多くのキャリヤを供給すれば、２ＤＥＧ１１は（Ｂ）に見られるようにチャネル層４の上側に生成される。
【００１４】
下側電子供給層３から多くのキャリヤを供給すれば、２ＤＥＧ１１は（Ｃ）に見られるようにチャネル層４の下側に生成される。
【００１５】
図２は図１に見られる三種類のＨＥＭＴに於けるｇ_m及びＢＶ_onを比較して表す線図であり、（Ａ）に於いては、横軸に２ＤＥＧ位置を、また、縦軸にｇ_mをそれぞれ採ってあり、（Ｂ）に於いては、横軸に２ＤＥＧ位置を、また、縦軸にＢＶ_onをそれぞれ採ってある。
【００１６】
図２（Ａ）から明らかなように、チャネル層の中心に２ＤＥＧが存在するＨＥＭＴ、即ち、図１（Ａ）に示されているＨＥＭＴのｇ_mが最も高く、これは、２ＤＥＧがヘテロ界面から離れている為、界面散乱が小さく、電子移動度が最も高いことに依る。
【００１７】
然しながら、図２（Ｂ）に見られるＢＶ_onの面から前記三種類のＨＥＭＴを比較すると、ｇ_mとは全く逆の傾向が現れることが明らかであり、この原因は、電子移動度が高い為に電子速度が速くなり、衝突イオン化を起こし易い為である。
【００１８】
ＨＥＭＴを高電圧動作させる為には、ＢＶ_onが高いことを要求されるのは当然であるが、オフ耐圧（ＢＶ_off）も高くなければならず、このＢＶ_offについても、図２（Ｂ）で説明したＢＶ_onと同様な傾向がある。
【００１９】
このように、通常のＨＥＭＴに於いて、ｇ_m及び耐圧は共に電子移動度に依存することが判っているのであるが、この点を更に仔細に考察すると、ｇ_mはソース側の電子移動度で決まるのに対し、ＢＶ_onはドレイン側の電子移動度に係わっていることが判る。
【００２０】
従って、ソース側では２ＤＥＧの位置をチャネル層の中心にすることで高ｇ_m化を実現し、そして、ドレイン側では２ＤＥＧの位置をチャネル層の中心から上下何れかに偏移させることで高耐圧化を実現することで、高ｇ_m化と高耐圧化を両立させることができる。
【００２１】
図３は本発明の原理を説明するＤＨ−ＨＥＭＴを表す要部切断側面図であり、図１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２２】
図示のＤＨ−ＨＥＭＴが図１に見られるＤＨ−ＨＥＭＴと相違するところは、下側電子供給層３から２ＤＥＧ１１への電子供給量をソース側からドレイン側に向かって次第に大きくしてある点であり、この構成に依って、図示されているように２ＤＥＧ１１は、ソース側ではチャネル層４の略中心に在るが、ドレイン側に向かうにつれてチャネル層４と下側電子供給層３とのヘテロ界面に近付いてゆき、ドレイン近傍では、チャネル層４の中心から大きく離れている。
【００２３】
従って、図３のＤＨ−ＨＥＭＴは、ソース側でｇ_mは高く維持され、ドレイン側では高耐圧化されているものである。尚、２ＤＥＧ１１の傾斜を図３とは逆、即ち、ドレイン側に向かうにつれてチャネル層４と上側電子供給層５とのヘテロ界面に近付いてゆくようにしても同効である。
【００２４】
前記したところから、本発明に依る半導体装置に於いては、
（１）
チャネル層（例えばチャネル層２８）に生成された二次元電子ガス（例えば２ＤＥＧ３６）がソース側（例えばソース電極３３側）ではチャネル層の中心に、且つ、ドレイン側（例えばドレイン電極３４側）ではチャネル層の中心から上下何れかにずれて位置するＨＥＭＴを含んでなることを特徴とするか、又は、
【００２５】
（２）
前記（１）に於いて、前記チャネル層の下及び上に電子供給層（例えば電子供給層２６及び３０）が形成されてなることを特徴とするか、又は、
【００２６】
（３）
前記（１）或いは（２）に於いて、前記チャネル層に生成された二次元電子ガスの位置がソース側からドレイン側に向かって連続的に偏移してなることを特徴とする。
【００２７】
前記手段を採ることに依り、ＨＥＭＴのチャネル層に於ける２ＤＥＧの生成位置を変化させて、ソース側では高ｇ_m化を、そして、ドレイン側では高耐圧化を実現して、従来、両立させることが困難であった高出力化や低歪化などの高特性化と高耐圧化とを同時に実現可能とし、マイクロ波帯やミリ波帯に於ける高電圧動作のパワー増幅器に用いて好適である。
【００２８】
【発明の実施の形態】
図４は本発明に於ける各実施の形態に共通するウエハの構成を表す要部切断側面図であり、図に於いて、２１はＧａＡｓ基板、２２Ａはｉ−ＡｌＧａＡｓバッファ層、２３はｉ−ＧａＡｓバッファ層、２４はＳｉＯ₂からなるマスク層、２５はｉ−ＧａＡｓバッファ層２３に形成したリセスをそれぞれ示している。
【００２９】
図４に見られる構成のウエハは次のようにして作成した。即ち、有機金属気相成長法を適用することに依り、ＧａＡｓ基板２１上に、Ａｌ組成が０．３で層厚が３００〔ｎｍ〕のｉ−ＡｌＧａＡｓバッファ層２２Ａ、層厚が２００〔ｎｍ〕のｉ−ＧａＡｓバッファ層２３を順に積層形成する。
【００３０】
次いで、化学気相成長法を適用することに依り、ｉ−ＧａＡｓ層２３上に層厚２００〔ｎｍ〕のＳｉＯ₂からなるマスク層２４を形成し、次いで、リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ＨＥＭＴの作成予定領域に開口をもつレジスト膜を形成し、エッチングガスをＳＦ₆系ガスとするドライ・エッチング法を適用することに依り、ＳｉＯ₂からなるマスク膜２４及びｉ−ＧａＡｓバッファ層２３を選択的にエッチングしてリセス２５を形成する。
【００３１】
この後、リセス２５内に各実施の形態に対応する諸半導体層を積層形成してから、ソース電極及びドレイン電極、ゲート・リセス、ゲート電極などを形成してＤＨ−ＨＥＭＴを完成するのであるが、以下、実施の形態ごとに説明する。
【００３２】
実施の形態１（図５参照）
有機金属気相成長法を適用することに依り、リセス２５内に次の各半導体層を積層形成する。
【００３３】
ｉ−ＡｌＧａＡｓバッファ層２２Ｂ
（Ａｌ組成０．３、層厚１００〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ下側電子供給層２６
（Ａｌ組成０．２５、層厚ｄ１、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓ下側スペーサ層２７
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｉ−ＩｎＧａＡｓチャネル層２８
（Ｉｎ組成０．２、層厚１５〔ｎｍ〕）
ｉ−ＡｌＧａＡｓ上側スペーサ層２９
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ上側電子供給層３０
（Ａｌ組成０．２５、層厚１５〔ｎｍ〕、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓバリヤ層３１
（Ａｌ組成０．２５、層厚１０〔ｎｍ〕）
ｎ−ＧａＡｓキャップ層３２
（層厚５０〔ｎｍ〕、電子濃度５×１０¹⁸〔cm^-3〕）
【００３４】
上記半導体層を成長させる際、成長条件を選択することで、マスク膜２４からの距離に応じて層厚を変化させることが可能であることを利用し、下側電子供給層２６の層厚ｄ１をソース近傍で５〔ｎｍ〕、ドレイン近傍で１０〔ｎｍ〕としている。尚、他の半導体層は、層厚が変化しない成長条件を適用して成長する。
【００３５】
前記のようにすることで、図５に見られる通り、２ＤＥＧ３６は、ソース側に於いて、チャネル層２８の略中心に位置し、また、ドレイン側に於いて、チャネル層２８の中心から下側に位置している。
【００３６】
前記下側電子供給層２６の層厚ｄ１の変化は、三族原料のマスク層２４上からの拡散長に依って決まり、拡散長が短いほど層厚変化が大きくなり、その拡散長は、反応管内の圧力、基板温度、原料の流速、原料供給量などに依って変化させることができるのであるが、最も容易であるのは、五族原料と三族原料の供給比（以下、五族／三族比とする）を変えることであり、例えば成長圧力７６〔Ｔｏｒｒ〕、基板温度６００〔℃〕では、五族／三族＝２００とすれば層厚は変化せず、五族／三族＝２０とすれば前記層厚変化を実現することができる。
【００３７】
この後、リソグラフィ法、真空蒸着法、リフト・オフ法を適用し、ＡｕＧｅ／Ａｕからなるソース電極３３及びドレイン電極３４を形成し、次いで、リソグラフィ法に於けるレジスト・プロセスを適用し、ゲート・リセス形成予定部分に開口をもつレジスト膜を形成し、次いで、ＳＦ₆系ガスをエッチング・ガスとするドライ・エッチング法を適用し、前記レジスト膜をマスクとしてキャップ層２２を選択的にエッチングしてゲート・リセスを形成し、そのゲート・リセスの底にバリヤ層３１を表出させ、次いで、リソグラフィ法、真空蒸着法、リフト・オフ法を適用し、Ａｌからなるゲート電極３５を形成する。尚、この場合のゲート長は０．２〔μｍ〕とした。
【００３８】
前記した工程を経て、ｇ_m〜５００〔ｍＳ／ｍｍ〕、ＢＶ_on〜１０〔Ｖ〕、ドレイン耐圧ＢＶ_gd〜１５〔Ｖ〕であるＤＨ−ＨＥＭＴが得られた。因みに、比較の為に作成した従来技術に依るＤＨ−ＨＥＭＴに於いては、下側電子供給層の層厚を全領域に亙って５〔ｎｍ〕とした場合、ｇ_m〜５００〔ｍＳ／ｍｍ〕、ＢＶ_on〜７〔Ｖ〕、ＢＶ_gd〜１０〔Ｖ〕であり、そして、下側電子供給層の層厚を全領域に亙って１０〔ｎｍ〕とした場合、ｇ_m〜４５０〔ｍＳ／ｍｍ〕、ＢＶ_on〜１０〔Ｖ〕、ＢＶ_gd〜１５〔Ｖ〕であった。
【００３９】
尚、実施の形態１に於いては、下側電子供給層２６の層厚のみを変化させたのであるが、上側電子供給層３０の層厚を変化させた場合にも同じ効果を得ることができる。
【００４０】
実施の形態２（図６参照）
実施の形態１と全く同様にリセス２５を形成してから、有機金属気相成長法を適用することに依り、リセス２５内に次の各半導体層を積層形成する。
【００４１】
ｉ−ＡｌＧａＡｓバッファ層２２Ｂ
（Ａｌ組成０．３、層厚１００〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ下側電子供給層２６
（Ａｌ組成０．２５、層厚５〔ｎｍ〕、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓ下側スペーサ層２７
（Ａｌ組成０．２５、層厚ｄ２）
ｉ−ＩｎＧａＡｓチャネル層２８
（Ｉｎ組成０．２、層厚１５〔ｎｍ〕）
ｉ−ＡｌＧａＡｓ上側スペーサ層２９
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ上側電子供給層３０
（Ａｌ組成０．２５、層厚１５〔ｎｍ〕、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓバリヤ層３１
（Ａｌ組成０．２５、層厚１０〔ｎｍ〕）
ｎ−ＧａＡｓキャップ層３２
（層厚５０〔ｎｍ〕、電子濃度５×１０¹⁸〔cm^-3〕）
【００４２】
上記半導体層を成長させる際、実施の形態１と同様に成長条件を選択し、マスク膜２４からの距離に応じて層厚が変化することを利用し、下側スペーサ層２７に於ける層厚ｄ２をソース近傍で３〔ｎｍ〕、ドレイン近傍で０．５〔ｎｍ〕としている。尚、他の半導体層では、層厚が変化しない成長条件を適用して成長を行なう。
【００４３】
前記のようにすることで、図６に見られる通り、２ＤＥＧ３６は、ソース側に於いて、チャネル層２８の略中心に位置し、また、ドレイン側に於いて、チャネル層２８の中心から下側に位置している。
【００４４】
この後、実施の形態１と全く同様にソース電極３３及びドレイン電極３４の形成、ゲート・リセスの形成、ゲート電極３５の形成を実施する。
【００４５】
尚、実施の形態１に於いては、下側スペーサ層２７の層厚のみを変化させたのであるが、上側スペーサ層２９の層厚を変化させた場合にも同じ効果を得ることができる。
【００４６】
実施の形態３（図７参照）
実施の形態１と全く同様にリセス２５を形成してから、有機金属気相成長法を適用することに依り、リセス２５内に次の各半導体層を積層形成する。
【００４７】
ｉ−ＡｌＧａＡｓバッファ層２２Ｂ
（Ａｌ組成０．３、層厚１００〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ下側電子供給層２６
（Ａｌ組成０．２５、層厚５〔ｎｍ〕、電子濃度Ｎ）
ｉ−ＡｌＧａＡｓ下側スペーサ層２７
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｉ−ＩｎＧａＡｓチャネル層２８
（Ｉｎ組成０．２、層厚１５〔ｎｍ〕）
ｉ−ＡｌＧａＡｓ上側スペーサ層２９
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ上側電子供給層３０
（Ａｌ組成０．２５、層厚１５〔ｎｍ〕、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓバリヤ層３１
（Ａｌ組成０．２５、層厚１０〔ｎｍ〕）
ｎ−ＧａＡｓキャップ層３２
（層厚５０〔ｎｍ〕、電子濃度５×１０¹⁸〔cm^-3〕）
【００４８】
上記半導体層を成長させる際、実施の形態１と同様に成長条件を選択し、マスク膜２４からの距離に応じてキャリヤ濃度が変化することを利用し、下側電子供給層２６に於ける電子濃度Ｎをソース近傍で２×１０¹⁸〔cm^-3〕、ドレイン近傍で３×１０¹⁸〔cm^-3〕としている。尚、他の半導体層では電子濃度や層厚が変化しない成長条件を適用して成長を行なう。
【００４９】
前記のようにすることで、図７に見られる通り、２ＤＥＧ３６は、ソース側に於いて、チャネル層２８の略中心に位置し、また、ドレイン側に於いて、チャネル層２８の中心から下側に位置している。
【００５０】
この後、実施の形態１と全く同様にソース電極３３及びドレイン電極３４の形成、ゲート・リセスの形成、ゲート電極３５の形成を実施する。
【００５１】
尚、実施の形態３に於いては、下側電子供給層２６のキャリヤ濃度のみを変化させたのであるが、上側電子供給層３０の層厚を変化させた場合にも同じ効果を得ることができる。
【００５２】
実施の形態４（図７参照）
実施の形態１と全く同様にリセス２５を形成してから、有機金属気相成長法を適用することに依り、リセス２５内に次の各半導体層を積層形成する。
【００５３】
ｉ−ＡｌＧａＡｓバッファ層２２Ｂ
（Ａｌ組成０．３、層厚１００〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ下側電子供給層２６
（Ａｌ組成ｘ、層厚５〔ｎｍ〕、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓ下側スペーサ層２７
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｉ−ＩｎＧａＡｓチャネル層２８
（Ｉｎ組成０．２、層厚１５〔ｎｍ〕）
ｉ−ＡｌＧａＡｓ上側スペーサ層２９
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ上側電子供給層３０
（Ａｌ組成０．２５、層厚１５〔ｎｍ〕、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓバリヤ層３１
（Ａｌ組成０．２５、層厚１０〔ｎｍ〕）
ｎ−ＧａＡｓキャップ層３２
（層厚５０〔ｎｍ〕、電子濃度５×１０¹⁸〔cm^-3〕）
【００５４】
上記半導体層を成長させる際、実施の形態１と同様に成長条件を選択し、マスク膜２４からの距離に応じてＡｌ組成が変化することを利用し、下側電子供給層２６に於けるＡｌ組成ｘをソース近傍で０．２５、ドレイン近傍で０．３としている。尚、他の半導体層ではＡｌ組成や層厚などが変化しない成長条件を適用して成長を行なう。
【００５５】
前記のようにすることで、図７に見られる通り、２ＤＥＧ３６は、ソース側に於いて、チャネル層２８の略中心に位置し、また、ドレイン側に於いて、チャネル層２８の中心から下側に位置している。
【００５６】
この後、実施の形態１と全く同様にソース電極３３及びドレイン電極３４の形成、ゲート・リセスの形成、ゲート電極３５の形成を実施する。
【００５７】
尚、実施の形態３に於いては、下側電子供給層２６のＡｌ組成ｘのみを変化させたのであるが、上側電子供給層３０のＡｌ組成ｘを変化させた場合にも同じ効果を得ることができる。
【００５８】
実施の形態５（図７参照）
実施の形態１と全く同様にリセス２５を形成してから、有機金属気相成長法を適用することに依り、リセス２５内に次の各半導体層を積層形成する。
【００５９】
ｉ−ＡｌＧａＡｓバッファ層２２Ｂ
（Ａｌ組成０．３、層厚１００〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ下側電子供給層２６
（Ａｌ組成０．２５、層厚５〔ｎｍ〕、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓ下側スペーサ層２７
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｉ−ＩｎＧａＡｓチャネル層２８
（Ｉｎ組成ｙ、層厚１５〔ｎｍ〕）
ｉ−ＡｌＧａＡｓ上側スペーサ層２９
（Ａｌ組成０．２５、層厚３〔ｎｍ〕）
ｎ−ＡｌＧａＡｓ上側電子供給層３０
（Ａｌ組成０．２５、層厚１５〔ｎｍ〕、電子濃度２×１０¹⁸〔cm^-3〕）
ｉ−ＡｌＧａＡｓバリヤ層３１
（Ａｌ組成０．２５、層厚１０〔ｎｍ〕）
ｎ−ＧａＡｓキャップ層３２
（層厚５０〔ｎｍ〕、電子濃度５×１０¹⁸〔cm^-3〕）
【００６０】
上記半導体層を成長させる際、実施の形態１と同様な成長条件を選択し、マスク膜２４からの距離に応じてＩｎ組成が変化することを利用し、チャネル層２８に於けるＩｎ組成ｙをソース近傍で０．２０、ドレイン近傍で０．１７としている。尚、他の半導体層ではＩｎ組成や層厚などが変化しない成長条件を適用して成長を行なう。
【００６１】
前記のようにすることで、図７に見られる通り、２ＤＥＧ３６は、ソース側に於いて、チャネル層２８の略中心に位置し、また、ドレイン側に於いて、チャネル層２８の中心から下側に位置している。
【００６２】
この後、実施の形態１と全く同様にソース電極３３及びドレイン電極３４の形成、ゲート・リセスの形成、ゲート電極３５の形成を実施する。
【００６３】
本発明では、前記各実施の形態を組み合わせて適用しても好結果を得ることができる。
【００６４】
【発明の効果】
本発明に依る半導体装置に於いては、チャネル層に生成された二次元電子ガスがソース側ではチャネル層の中心に、且つ、ドレイン側ではチャネル層の中心から上下何れかにずれて位置するＨＥＭＴを含んでいる。
【００６５】
前記構成を採ることに依り、ＨＥＭＴのチャネル層に於ける２ＤＥＧの生成位置を変化させて、ソース側では高ｇ_m化を、そして、ドレイン側では高耐圧化を実現して、従来、両立させることが困難であった高出力化や低歪化などの高特性化と高耐圧化とを同時に実現可能とし、マイクロ波帯やミリ波帯に於ける高電圧動作のパワー増幅器に用いて好適である。
【図面の簡単な説明】
【図１】ＨＥＭＴを表す要部切断側面図である。
【図２】図１に見られる三種類のＨＥＭＴに於けるｇ_m及びＢＶ_onを比較して表す線図である。
【図３】本発明の原理を説明するＤＨ−ＨＥＭＴを表す要部切断側面図である。
【図４】本発明に於ける各実施の形態に共通するウエハの構成を表す要部切断側面図である。
【図５】ＤＨ−ＨＥＭＴを表す要部切断側面図である。
【図６】ＤＨ−ＨＥＭＴを表す要部切断側面図である。
【図７】ＤＨ−ＨＥＭＴを表す要部切断側面図である。
【符号の説明】
２１基板
２２Ａバッファ層
２２Ｂバッファ層
２３バッファ層
２４マスク膜
２５リセス
２６下側電子供給層
２７下側スペーサ層
２８チャネル層
２９上側スペーサ層
３０上側電子供給層
３１バリヤ層
３２キャップ層
３３ソース電極
３４ドレイン電極
３５ゲート電極
３６２ＤＥＧ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a high electron mobility transistor (HEMT) that achieves both high g _m (g _m : mutual conductance) and high BV _on (BV _on : ON breakdown voltage).
[0002]
HEMTs have been widely used as devices in the microwave band and millimeter wave band because of their excellent high frequency characteristics, but in recent years, they have also been used as power devices with the development of communication systems in the millimeter wave band. I came.
[0003]
In the HEMT used as a power device, a high current driving capability is required, and therefore a double heterostructure (DH) structure is used.
[0004]
In such a DH-HEMT, two-dimensional electron gas (2-DEG) is epitaxially grown so as to be generated at the center of the channel layer in order to obtain high characteristics by suppressing the influence of interface scattering. Often the layer structure is designed.
[0005]
In recent years, demands for higher output and lower distortion for power amplifiers have increased, so it is indispensable to operate the power amplifier at a high voltage, and the HEMT used in the power amplifier is operated at a high voltage. The withstand voltage must be high.
[0006]
However, as described above, when 2DEG is located at the center of the channel layer, collision ionization is likely to occur and there is a problem that the breakdown voltage of the HEMT is lowered. There is a trade-off relationship.
[0007]
[Problems to be solved by the invention]
In the present invention, by adopting simple means, the generation position of 2DEG in the HEMT is changed to achieve high characteristics such as high output and low distortion, and at the same time, high breakdown voltage.
[0008]
[Means for Solving the Problems]
In the HEMT according to the present invention, on the source side, 2DEG is generated so as to be located at the center of the channel to realize high g _m , and on the drain side, 2DEG is placed either above or below the channel center. so produced shifted position to achieve high breakdown voltage, and is both high g _m and a high breakdown voltage.
[0009]
In order to realize such a structure, in the case of DH-HEMT, the layer thickness, the composition, the carrier concentration of the upper or lower electron supply layer, the upper and lower electron supply layers, or a combination thereof is changed. In addition, it is also possible to change the layer thickness of the spacer layer, the composition of the channel layer, and the like from the source side to the drain side.
[0010]
Here, in order to understand the principle of the present invention, the generation position of 2DEG in DH-HEMT will be described.
[0011]
FIG. 1 is a cut-away side view of the main part showing a HEMT, wherein 1 is a substrate, 2 is a buffer layer, 3 is a lower electron supply layer, 4 is a channel layer, 5 is an upper electron supply layer, and 6 is The barrier layer, 7 is a cap layer, 8 is a source electrode, 9 is a drain electrode, 10 is a gate electrode, and 11 is 2DEG.
[0012]
Usually, the position of 2DEG in the channel layer of the DH-HEMT is determined by the distribution of the carrier supply amount from the upper and lower electron supply layers, and the carrier from the lower electron supply layer 3 and the upper electron supply layer 5 is determined. If the supply amount is substantially equal, the 2DEG 11 is generated at the approximate center of the channel layer 4 as seen in FIG.
[0013]
When many carriers are supplied from the upper electron supply layer 5, 2DEG 11 is generated on the upper side of the channel layer 4 as seen in FIG.
[0014]
If many carriers are supplied from the lower electron supply layer 3, 2DEG 11 is generated below the channel layer 4 as shown in FIG.
[0015]
FIG. 2 is a diagram comparing g _m and BV _on in the three types of HEMTs shown in FIG. 1. In FIG. 2A, the 2DEG position is plotted on the horizontal axis and the vertical axis is plotted on the vertical axis. Yes takes the g _m respectively, is at (B), the the 2DEG position on the horizontal axis, also are taken respectively BV _on the vertical axis.
[0016]
As apparent from FIG. 2 (A), the HEMT in which 2DEG is present in the center of the channel layer, that is, the HEMT shown in FIG. 1 (A) has the highest g _m. Because of the separation, the interface scattering is small and the electron mobility is the highest.
[0017]
However, when the three types of HEMTs are compared from the BV _on surface shown in FIG. 2B, it is clear that a tendency opposite to that of g _m appears. This is because the electron mobility is high. This is because the electron velocity increases and collision ionization is likely to occur.
[0018]
In order to operate the HEMT at a high voltage, it is natural that BV _on must be high, but the off breakdown voltage (BV _off ) must also be high, and this BV _off is also shown in FIG. There is a tendency similar to BV _on described in.
[0019]
Thus, in ordinary HEMTs, it is known that both g _m and breakdown voltage depend on the electron mobility, but considering this point in more detail, g _m is the electron mobility on the source side. However, BV _on is related to the electron mobility _on the drain side.
[0020]
Thus, the source side will achieve a high g _m of by the location of the 2DEG at the center of the channel layer, and high breakdown voltage by causing shift in either up and down position of the 2DEG from the center of the channel layer at the drain side By realizing this, it is possible to achieve both high g _m and high breakdown voltage.
[0021]
FIG. 3 is a cut-away side view of the main part showing the DH-HEMT for explaining the principle of the present invention, and the same symbols as those used in FIG. 1 represent the same parts or have the same meaning.
[0022]
The difference between the illustrated DH-HEMT and the DH-HEMT shown in FIG. 1 is that the amount of electrons supplied from the lower electron supply layer 3 to the 2DEG 11 is gradually increased from the source side toward the drain side. Depending on this configuration, as shown in the figure, the 2DEG 11 is located at the approximate center of the channel layer 4 on the source side, but at the heterointerface between the channel layer 4 and the lower electron supply layer 3 toward the drain side. It approaches and is far away from the center of the channel layer 4 in the vicinity of the drain.
[0023]
Therefore, in the DH-HEMT of FIG. 3, g _m is maintained high on the source side, and the breakdown voltage is increased on the drain side. It is to be noted that the 2DEG 11 has the same effect as that shown in FIG. 3, that is, the inclination of the 2DEG 11 approaches the heterointerface between the channel layer 4 and the upper electron supply layer 5 toward the drain side.
[0024]
From the foregoing, in the semiconductor device according to the present invention,
(1)
The two-dimensional electron gas (for example, 2DEG 36) generated in the channel layer (for example, the channel layer 28) is at the center of the channel layer on the source side (for example, the source electrode 33 side) and on the drain side (for example, the drain electrode 34 side). Characterized in that it comprises a HEMT located either up or down from the center of the layer, or
[0025]
(2)
In (1), an electron supply layer (for example, electron supply layers 26 and 30) is formed below and on the channel layer, or
[0026]
(3)
In (1) or (2), the position of the two-dimensional electron gas generated in the channel layer is continuously shifted from the source side toward the drain side.
[0027]
Depending on adopting the means, by changing the generation position of the in 2DEG in the channel layer of the HEMT, a high g _m of the source side and the drain side is realized high breakdown voltage, conventionally, to balance This makes it possible to simultaneously achieve high characteristics such as high output and low distortion, and high breakdown voltage, which are difficult to achieve, and is suitable for use in power amplifiers operating at high voltages in the microwave band and millimeter wave band. is there.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 4 is a cutaway side view of the main part showing the structure of the wafer common to the respective embodiments of the present invention. In FIG. 4, 21 is a GaAs substrate, 22A is an i-AlGaAs buffer layer, and 23 is i-. A GaAs buffer layer, 24 is a mask layer made of SiO ₂ , and 25 is a recess formed in the i-GaAs buffer layer 23.
[0029]
The wafer shown in FIG. 4 was prepared as follows. That is, by applying the metal organic chemical vapor deposition method, an i-AlGaAs buffer layer 22A having an Al composition of 0.3 and a layer thickness of 300 nm is formed on the GaAs substrate 21 and the layer thickness is 200 nm. The i-GaAs buffer layers 23 are sequentially stacked.
[0030]
Next, by applying a chemical vapor deposition method, a mask layer 24 made of SiO ₂ having a layer thickness of 200 nm is formed on the i-GaAs layer 23, and then a resist process in lithography technology is performed. Depending on the application, a mask film 24 and i made of SiO ₂ is formed by applying a dry etching method in which a resist film having an opening is formed in a region where HEMT is to be prepared and an etching gas is SF ₆ -based gas. The GaAs buffer layer 23 is selectively etched to form a recess 25.
[0031]
After that, various semiconductor layers corresponding to the respective embodiments are formed in the recess 25, and then the source electrode, the drain electrode, the gate recess, the gate electrode, and the like are formed to complete the DH-HEMT. Hereinafter, each embodiment will be described.
[0032]
Embodiment 1 (see FIG. 5)
By applying the metal organic vapor phase epitaxy, the following semiconductor layers are stacked in the recess 25.
[0033]
i-AlGaAs buffer layer 22B
(Al composition 0.3, layer thickness 100 [nm])
n-AlGaAs lower electron supply layer 26
(Al composition 0.25, layer thickness d1, electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs lower spacer layer 27
(Al composition 0.25, layer thickness 3 [nm])
i-InGaAs channel layer 28
(In composition 0.2, layer thickness 15 [nm])
i-AlGaAs upper spacer layer 29
(Al composition 0.25, layer thickness 3 [nm])
n-AlGaAs upper electron supply layer 30
(Al composition 0.25, layer thickness 15 [nm], electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs barrier layer 31
(Al composition 0.25, layer thickness 10 [nm])
n-GaAs cap layer 32
(Layer thickness 50 [nm], electron concentration 5 × 10 ¹⁸ [cm ⁻³ ])
[0034]
When growing the semiconductor layer, it is possible to change the layer thickness according to the distance from the mask film 24 by selecting the growth condition, and the layer thickness d1 of the lower electron supply layer 26 is utilized. Is 5 [nm] near the source and 10 [nm] near the drain. The other semiconductor layers are grown by applying growth conditions that do not change the layer thickness.
[0035]
5D, the 2DEG 36 is located at the approximate center of the channel layer 28 on the source side, and on the lower side from the center of the channel layer 28 on the drain side. Is located.
[0036]
The change in the layer thickness d1 of the lower electron supply layer 26 is determined by the diffusion length of the group III material from the mask layer 24. The shorter the diffusion length, the larger the layer thickness change. It can be changed depending on the pressure in the tube, the substrate temperature, the raw material flow rate, the raw material supply amount, etc., but the easiest is the supply ratio of the Group 5 material to the Group 3 material (hereinafter referred to as Group 5 / For example, at a growth pressure of 76 [Torr] and a substrate temperature of 600 [° C.], if the fifth group / third group = 200, the layer thickness does not change, and the fifth group / third group. If it is set to = 20, the said layer thickness change is realizable.
[0037]
Thereafter, a lithography method, a vacuum vapor deposition method, and a lift-off method are applied to form a source electrode 33 and a drain electrode 34 made of AuGe / Au, and then a resist process in the lithography method is applied, A resist film having an opening is formed in a recess formation scheduled portion, and then a dry etching method using SF ₆ -based gas as an etching gas is applied, and the cap layer 22 is selectively etched using the resist film as a mask. A gate recess is formed, a barrier layer 31 is exposed at the bottom of the gate recess, and then a lithography method, a vacuum deposition method, and a lift-off method are applied to form a gate electrode 35 made of Al. In this case, the gate length was set to 0.2 [μm].
[0038]
Through the above-described steps, DH-HEMTs having g _{m to} 500 [mS / mm], BV _on to 10 [V], and drain breakdown voltage BV _gd to 15 [V] were obtained. Incidentally, in the DH-HEMT according to the prior art prepared for comparison, when the layer thickness of the lower electron supply layer is 5 nm over the entire region, g _{m to} 500 [mS / mm], BV _on -7 [V], BV _gd -10 [V], and when the thickness of the lower electron supply layer is 10 [nm] over the entire region, g _m -450 [MS / mm], BV _on -10 [V], BV _gd -15 [V].
[0039]
In the first embodiment, only the thickness of the lower electron supply layer 26 is changed. However, the same effect can be obtained when the thickness of the upper electron supply layer 30 is changed. it can.
[0040]
Embodiment 2 (see FIG. 6)
After forming the recess 25 in the same manner as in the first embodiment, the following semiconductor layers are stacked in the recess 25 by applying a metal organic chemical vapor deposition method.
[0041]
i-AlGaAs buffer layer 22B
(Al composition 0.3, layer thickness 100 [nm])
n-AlGaAs lower electron supply layer 26
(Al composition 0.25, layer thickness 5 [nm], electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs lower spacer layer 27
(Al composition 0.25, layer thickness d2)
i-InGaAs channel layer 28
(In composition 0.2, layer thickness 15 [nm])
i-AlGaAs upper spacer layer 29
(Al composition 0.25, layer thickness 3 [nm])
n-AlGaAs upper electron supply layer 30
(Al composition 0.25, layer thickness 15 [nm], electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs barrier layer 31
(Al composition 0.25, layer thickness 10 [nm])
n-GaAs cap layer 32
(Layer thickness 50 [nm], electron concentration 5 × 10 ¹⁸ [cm ⁻³ ])
[0042]
When growing the semiconductor layer, the growth conditions are selected in the same manner as in the first embodiment, and the layer thickness in the lower spacer layer 27 is utilized by utilizing the fact that the layer thickness changes according to the distance from the mask film 24. d2 is 3 nm near the source and 0.5 nm near the drain. In other semiconductor layers, growth is performed by applying growth conditions that do not change the layer thickness.
[0043]
By doing so, as seen in FIG. 6, the 2DEG 36 is located at the approximate center of the channel layer 28 on the source side, and on the lower side from the center of the channel layer 28 on the drain side. Is located.
[0044]
Thereafter, the source electrode 33 and the drain electrode 34, the gate recess, and the gate electrode 35 are formed in the same manner as in the first embodiment.
[0045]
In the first embodiment, only the thickness of the lower spacer layer 27 is changed, but the same effect can be obtained when the thickness of the upper spacer layer 29 is changed.
[0046]
Embodiment 3 (see FIG. 7)
After forming the recess 25 in exactly the same manner as in the first embodiment, the following semiconductor layers are stacked in the recess 25 by applying a metal organic chemical vapor deposition method.
[0047]
i-AlGaAs buffer layer 22B
(Al composition 0.3, layer thickness 100 [nm])
n-AlGaAs lower electron supply layer 26
(Al composition 0.25, layer thickness 5 [nm], electron concentration N)
i-AlGaAs lower spacer layer 27
(Al composition 0.25, layer thickness 3 [nm])
i-InGaAs channel layer 28
(In composition 0.2, layer thickness 15 [nm])
i-AlGaAs upper spacer layer 29
(Al composition 0.25, layer thickness 3 [nm])
n-AlGaAs upper electron supply layer 30
(Al composition 0.25, layer thickness 15 [nm], electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs barrier layer 31
(Al composition 0.25, layer thickness 10 [nm])
n-GaAs cap layer 32
(Layer thickness 50 [nm], electron concentration 5 × 10 ¹⁸ [cm ⁻³ ])
[0048]
When growing the semiconductor layer, the growth conditions are selected in the same manner as in the first embodiment, and the fact that the carrier concentration changes according to the distance from the mask film 24 makes it possible to use the electrons in the lower electron supply layer 26. The concentration N is 2 × 10 ¹⁸ [cm ⁻³ ] near the source and 3 × 10 ¹⁸ [cm ⁻³ ] near the drain. In other semiconductor layers, growth is performed by applying growth conditions that do not change the electron concentration or the layer thickness.
[0049]
By doing so, as seen in FIG. 7, the 2DEG 36 is located at the approximate center of the channel layer 28 on the source side, and on the lower side from the center of the channel layer 28 on the drain side. Is located.
[0050]
Thereafter, the source electrode 33 and the drain electrode 34, the gate recess, and the gate electrode 35 are formed in the same manner as in the first embodiment.
[0051]
In the third embodiment, only the carrier concentration of the lower electron supply layer 26 is changed. However, the same effect can be obtained when the layer thickness of the upper electron supply layer 30 is changed. it can.
[0052]
Embodiment 4 (refer FIG. 7)
After forming the recess 25 in the same manner as in the first embodiment, the following semiconductor layers are stacked in the recess 25 by applying a metal organic chemical vapor deposition method.
[0053]
i-AlGaAs buffer layer 22B
(Al composition 0.3, layer thickness 100 [nm])
n-AlGaAs lower electron supply layer 26
(Al composition x, layer thickness 5 [nm], electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs lower spacer layer 27
(Al composition 0.25, layer thickness 3 [nm])
i-InGaAs channel layer 28
(In composition 0.2, layer thickness 15 [nm])
i-AlGaAs upper spacer layer 29
(Al composition 0.25, layer thickness 3 [nm])
n-AlGaAs upper electron supply layer 30
(Al composition 0.25, layer thickness 15 [nm], electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs barrier layer 31
(Al composition 0.25, layer thickness 10 [nm])
n-GaAs cap layer 32
(Layer thickness 50 [nm], electron concentration 5 × 10 ¹⁸ [cm ⁻³ ])
[0054]
When growing the semiconductor layer, the growth conditions are selected in the same manner as in the first embodiment, and the fact that the Al composition changes according to the distance from the mask film 24 makes it possible to use the Al in the lower electron supply layer 26. The composition x is 0.25 near the source and 0.3 near the drain. In other semiconductor layers, growth is performed by applying growth conditions that do not change the Al composition, the layer thickness, and the like.
[0055]
By doing so, as seen in FIG. 7, the 2DEG 36 is located at the approximate center of the channel layer 28 on the source side, and on the lower side from the center of the channel layer 28 on the drain side. Is located.
[0056]
Thereafter, the source electrode 33 and the drain electrode 34, the gate recess, and the gate electrode 35 are formed in the same manner as in the first embodiment.
[0057]
In the third embodiment, only the Al composition x of the lower electron supply layer 26 is changed, but the same effect is obtained when the Al composition x of the upper electron supply layer 30 is changed. be able to.
[0058]
Embodiment 5 (see FIG. 7)
After forming the recess 25 in the same manner as in the first embodiment, the following semiconductor layers are stacked in the recess 25 by applying a metal organic chemical vapor deposition method.
[0059]
i-AlGaAs buffer layer 22B
(Al composition 0.3, layer thickness 100 [nm])
n-AlGaAs lower electron supply layer 26
(Al composition 0.25, layer thickness 5 [nm], electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs lower spacer layer 27
(Al composition 0.25, layer thickness 3 [nm])
i-InGaAs channel layer 28
(In composition y, layer thickness 15 [nm])
i-AlGaAs upper spacer layer 29
(Al composition 0.25, layer thickness 3 [nm])
n-AlGaAs upper electron supply layer 30
(Al composition 0.25, layer thickness 15 [nm], electron concentration 2 × 10 ¹⁸ [cm ⁻³ ])
i-AlGaAs barrier layer 31
(Al composition 0.25, layer thickness 10 [nm])
n-GaAs cap layer 32
(Layer thickness 50 [nm], electron concentration 5 × 10 ¹⁸ [cm ⁻³ ])
[0060]
When growing the semiconductor layer, the same growth conditions as in the first embodiment are selected, and the In composition y in the channel layer 28 is changed by utilizing the fact that the In composition changes according to the distance from the mask film 24. The value is 0.20 near the source and 0.17 near the drain. In other semiconductor layers, growth is performed by applying growth conditions that do not change the In composition, the layer thickness, and the like.
[0061]
By doing so, as seen in FIG. 7, the 2DEG 36 is located at the approximate center of the channel layer 28 on the source side, and on the lower side from the center of the channel layer 28 on the drain side. Is located.
[0062]
Thereafter, the source electrode 33 and the drain electrode 34, the gate recess, and the gate electrode 35 are formed in the same manner as in the first embodiment.
[0063]
In the present invention, good results can be obtained even when the above embodiments are applied in combination.
[0064]
【Effect of the invention】
In the semiconductor device according to the present invention, the HEMT in which the two-dimensional electron gas generated in the channel layer is located at the center of the channel layer on the source side and is shifted either up or down from the center of the channel layer on the drain side. Is included.
[0065]
Depending on adopting the configuration, by changing the generation position of the in 2DEG in the channel layer of the HEMT, a high g _m of the source side and the drain side is realized high breakdown voltage, conventionally, to balance This makes it possible to simultaneously achieve high characteristics such as high output and low distortion, and high breakdown voltage, which are difficult to achieve, and is suitable for use in power amplifiers operating at high voltages in the microwave band and millimeter wave band. is there.
[Brief description of the drawings]
FIG. 1 is a cutaway side view of a main part showing a HEMT.
2 is a diagram comparing g _m and BV _on in the three types of HEMTs seen in FIG. 1. FIG.
FIG. 3 is a cutaway side view of a main part showing a DH-HEMT for explaining the principle of the present invention.
FIG. 4 is a cut-away side view of the main part showing the configuration of the wafer common to the respective embodiments of the present invention.
FIG. 5 is a cutaway side view of a main part showing a DH-HEMT.
FIG. 6 is a cutaway side view of a main part showing a DH-HEMT.
FIG. 7 is a cut-away side view of an essential part showing a DH-HEMT.
[Explanation of symbols]
21 Substrate 22A Buffer layer 22B Buffer layer 23 Buffer layer 24 Mask film 25 Recess 26 Lower electron supply layer 27 Lower spacer layer 28 Channel layer 29 Upper spacer layer 30 Upper electron supply layer 31 Barrier layer 32 Cap layer 33 Source electrode 34 Drain Electrode 35 Gate electrode 36 2DEG

Claims

The HEMT in which the two-dimensional electron gas generated in the channel layer having the electron supply layer formed on the lower side and the upper side is located at the center of the channel layer on the source side, and shifted up or down from the center of the channel layer on the drain side. A semiconductor device comprising:

The semiconductor device according to claim 1, wherein the position of the two-dimensional electron gas generated in the channel layer is continuously shifted from the source side toward the drain side .