JP4997290B2 - センサ・シミュレーション・システム - Google Patents
センサ・シミュレーション・システム Download PDFInfo
- Publication number
- JP4997290B2 JP4997290B2 JP2009522300A JP2009522300A JP4997290B2 JP 4997290 B2 JP4997290 B2 JP 4997290B2 JP 2009522300 A JP2009522300 A JP 2009522300A JP 2009522300 A JP2009522300 A JP 2009522300A JP 4997290 B2 JP4997290 B2 JP 4997290B2
- Authority
- JP
- Japan
- Prior art keywords
- generator
- signal
- simulation system
- phase
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D21/00—Measuring or testing not otherwise provided for
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
- G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
- G06F1/0335—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator the phase increment itself being a composed function of two or more variables, e.g. frequency and phase
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Testing Of Engines (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Radar Systems Or Details Thereof (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
シリンダ・ロッドの伸張、制御面の位置、サーボ・バルブのスライド移動および位置、エンジン速度等。これらのセンサにおける利点は位置および/または移動が振幅変調により得られるという事実に基づき、この技術により特に騒音および電子磁気妨害をうまく逃れられる。
− LVDTセンサは強磁性コア(芯)の移動に比例して電圧を変調させる変圧器であり、このセンサは、交互の励起信号により与えられる1次コイルと2つの2次コイルとからなる。上記のコアはこれらのコイルの内部をスライドし、フラックスを通り、各2次コイル内に電圧を生じさせる、この電圧の振幅はこのコアの位置に依存する。
− RVDTセンサはLVDTセンサに類似するが、回転強磁性コアを用いる。
− LVTおよびRVTセンサは、それぞれ、LVDTおよびRVDTセンサであるが、単一の2次コイルを備える。
− RESOLVERセンサは強磁性コアに代えて、回転子の役割をなす励起と、90度に位置して固定子の役割をなす2次巻線とからなる。
− 少なくとも以下のパラメータ、周波数、振幅、位相および振幅オフセット量を考慮するディジタル信号を、直接ディジタル周波数合成により発生できる発生器と、
− 上記の発生器により生じたディジタル信号をアナログ信号に変換させるディジタルーアナログ変換器と、
− 計算手段であつて、
・上記の変換器から受け取ったアナログ信号を変調して上記のセンサの操作をシミュレートすることができる電気信号を作成し、
・こうして形成された電気信号を伝達する
とからなり、
シミュレーション・アセンブリ(2)の上記の発生器(3)が
− 信号の周波数変調を生じさせる位相集積器(20)と、
− 位相集積器(20)から受け取った信号の位相変調を生じさせる位相シフタ(21)と、
− 合成された信号の2進記載を含み、この信号の位相−振幅変換を生じる波長テーブル(表)を含むメモリ(23)と、
− 上記のメモリ(23)から受け取った信号の振幅変調を生じさせる減衰器(26)と、
− 振幅オフセット量を上記の減衰器(26)から受け取った信号に加えて、この結果生じる信号を伝達する加算手段(28)とで構成してなり、
更に、変調を生じさせ得るキャリア(電荷担体)を発生でき、同期手段(9)と共に上記のシミュレーション・システム(1)の全ての計算手段(6)に連結されている単一の発生手段(12)を備えることを特徴としている。
− プログラム可能な構成要素あるいはASIC(Application Specific Integrated Circuit “応用特定集積回路”)タイプの集積回路に統合できる安い統合システムを得れ、
− 幾つかのモデュールを相互に同期させて完全な航空機をシミュレートできる可能性と、
− 正確周波数、即時の周波数ジャンプおよびチャンネル間位相シフトのコントロールで高機能を特に得ること、
− 巻線の損失、高調波ゆがみ、チャンネル間減衰、混信、および励起の発生での障害のような設備故障の場合をシミュレートする可能性と
を有するセンサ・シミュレーション・システムが得られる。
− 上記の発生器をその他の発生器と平行に並べることのできる同期手段および/または、
− 上記の発生器からの出力信号の信号/騒音率を改良するインタポレータおよび/または、
− シヌソイド信号の低周波数制限を、同時に波長テーブルの大きさとシステムの周波数のような設計パラメータを変更せずに減少させる列挙手段であって、これら2つの設計パラエメータを変更することなく、この手段は2倍から4倍低い周波数を得ることができるものおよび/または、
− 振幅変調源のスイッチを入れることができるスイッチ手段および/または、
− 上記の発生器からの出力信号に対し、ディジタル騒音制限を可能にする騒音制限手段とを備える。
図1と図2との異なる実施例に略示されている本発明によるシミュレーション・システムは、一般的に言えば、物理的パラメータを電気信号に変える目的を有するセンサ(図示略)の操作をシミュレートするのを意図する。
− 少なくとも、周波数、振幅、位相(および一般には振幅オフセット量およびゲイン)をパラメータとして考慮するディジタル信号を、直接ディジタル周波数合成(Direct Digital Synthesis)タイプにより発生できる発生器3と、
− 上記の発生器3に連結手段5により連結され、この発生器3により生じたディジタル信号をアナログ信号に変換させるディジタルーアナログ変換器4と、
− 計算手段6であって、
・上記のディジタルーアナログ変換器4に連結手段7により連結され、
・上記の変換器4から受け取ったアナログ信号を変調して上記のセンサの操作をシミュレートすることができる電気信号を作成し、
・こうして形成された電気信号を連結手段8によりユーザ(使用者)装置に伝達するもの、
とからなる。
− プログラム可能な構成要素あるいはASIC(Application Specific Integrated Circuit “応用特定集積回路”)タイプの集積回路に統合できる安い統合システムを得ることができ、
− 幾つかのモデュールを相互に同期させて完全な航空機をシミュレートできる可能性と、
− 高い性能、特に、精確周波数で、チャネル間の位相変位の瞬間周波数ジャンプ(飛び越し)および制御を得ることができ、
− 巻線の損失(ロス)、調和のゆがみ、チャネル間の減衰、漏話および励起発生の失敗のような装置の故障の場合をシミュレートできる可能性とをもたらすセンサ・シミュレーション・システム1が得られる。
− RVDTセンサはLVDTセンサに類似するが、回転強磁性コアを用いる。
− LVTおよびRVTセンサはそれぞれ、LVDTおよびRVDTセンサであるが、単一の2次コイルを備える。
− RESOLVERセンサは強磁性コアに代えて、回転子の役割をなす励起と、90度に位置して固定子の役割をなす第2次巻線とからなる
ことがよく知られている。
− そのようなセンサを含むサーボコントロール用の制御法則を有効化し、および/または、
− テスト手順を自動化し、および/または、
− 騒音および位相変位(シフト)の投入、あるいは可能な情報の組み合わせのような、実際のセンサでは再生が困難である特定の応用のための境界条件をテストする
のに用いられる。
− 図1に示されているような、上記のタイプの単一のシミュレーション・アセンブリ2、
− あるいは図2に示されているような、平行に取り付けられている上記のタイプの複数個のシミュレーション・アセンブリ2とからなる。
− 連結手段10と11とにより、上記の2つのシミュレーション・アセンブリ2の発生器3の各々に連結され、例えば、通常の時計からなり、2つのシミュレーション・アセンブリ2を同期させる通常の同期手段9と、
− 連結手段13と14とによりそれぞれ掛け算手段15と16とに連結されている単一の発生手段12とである。この発生手段12は掛け算手段15、16とで上記の計算手段6を形成し、[例えば、Ve(t)=A sin(WO・t)、ここではAとWOとは所定のパラメータであり、tは時間を表すタイプ]キャリア(電荷担体)Ve(t)を発生させ、このキャリアは変換器4の各々の出力信号[K1(t)とK2(t)それぞれ]により乗じて上記のシミュレーション・アセンブリ2の出力に以下の出力信号V1(t)とV2(t)とを得る
V1(t)=K1(t)A sin(WO・t)
V2(t)=K2(t)A sin(WO・t)
− 信号の周波数変調を生じさせる位相集積器20と、
− 上記の位相集積器20に連結手段22により連結され、この位相集積器20から受け取った信号の位相変調を生じさせる位相シフタ21と、
− 上記の位相シフタ21に連結手段24により連結され、合成された信号の2進記載を含み、この信号の位相−振幅変換を生じる波長テーブル(表)を含むメモリ23と、
− 上記の手段23(メモリ)に連結手段27により連結されていて、この手段23から受け取った信号の振幅変調を生じさせる減衰器26と、
− 上記の減衰器26に連結手段29により連結されていて、振幅オフセット量をこの減衰器26から受け取った信号に加えて、この結果生じる信号を連結手段5により伝達する加算手段28とからなる。
− 周波数;
− 振幅;
− 位相;および
− 振幅オフセット量。
− 出力信号の瞬間位相に対応する上方部分と、
− 切頭(丸くすること)の影響を制限するため位相集積器20のフィードバック用に保存される切頭された部分と
から構成される。
T=2N−M
ここで、Nは2進コードTWの大きさ、
Mは位相集積器20からの出力での切頭部分の大きさ
である。
発生器3がその出力にSo=Asin(θt+φ)+Bの形態の信号Soを伝達しなければならない場合、発生器3は
− 位相集積器からの出力に(周波数を形成する)信号θtを、
− 位相シフタ21からの出力に(値φの位相シフトを生じる)信号θt+φを、
− 手段23からの出力に(例えば、タイプがシヌソイド“sin”である波形を形成する)信号θt+φを、
− 減衰器26からの出力に(値Aで振幅変調を生じる)信号Asin(θt+φ)を、
− 加算手段28からの出力に(値Bの振幅オフセット量を生じる)信号Asin(θt+φ)+Bを生じるように形成されている。
− 上記の発生器3をその他の発生器と平行に並べることのできる同期手段30であって、得られる同期モードは特に、時間同期、周波数同期、事象同期(トリガー)であり、
− 上記の手段23と位相シフタ21とに、例えば、連結手段31Aと24とによりそれぞれ連結されていて、同時に波長テーブルの大きさを変更せずに上記の信号/騒音率を改良する (直線(1次)、2次等の)インタポレータ31であって、インタポレーションの計算は位相集積器20からの小数部分に基づき、インタポレータ31は手段23と平行に取り付けられており、連結手段37A、37Bと37Cとによりそれぞれ手段23、31および26とに連結されている選択手段37と組み合わせられていて、
− 例えば、連結手段33により上記の位相集積器20に連結されていて、シヌソイド波形の低周波数制限を、同時に発生器3の2進解像度を変えることなく減少させるため波長テーブルを列挙する幾つかのモードを許容する列挙手段32と、
− 例えば、連結手段35により上記の減衰器26に連結されており、内側(ディジタル変調)か、あるいは外側の基準電圧を取得することにより振幅変調源のスイッチを入れることができるスイッチ手段34と、
− (例えば、連結手段36Aにより連結されている)上記の加算手段28の下流に取り付けられており、起こり得る符号ビット・エラーにより上記の出力信号がジャンプするのを阻止するディジタル騒音制限を可能にする騒音制限手段36とを備える。
Claims (6)
- ディジタル化された物理的パラメータを電気信号に変換するようになされたセンサの操作をシミュレートするためのシミュレーション・システム(1)であって、並列に取り付けられている複数個のシミュレーション・アセンブリ(2)からなり、このシミュレーション・アセンブリ(2)は
− 少なくとも周波数、振幅、位相および振幅オフセット量のパラメータを考慮するディジタル信号を、直接ディジタル周波数合成により発生できる発生器(3)と、
− 上記の発生器(3)により生じたディジタル信号をアナログ信号に変換させるディジタルーアナログ変換器(4)と、
− 計算手段(6)であって、
・ 上記の変換器(4)から受け取ったアナログ信号を変調して上記のセンサの操作をシミュレートすることができる電気信号を作成し、
・ こうして形成された電気信号を伝達するもの、
とからなり、
シミュレーション・アセンブリ(2)の上記の発生器(3)が
− 信号の周波数変調を生じさせる位相集積器(20)と、
− 位相集積器(20)から受け取った信号の位相変調を生じさせる位相シフタ(21)と、
− 合成された信号の2進記載を含み、この信号の位相−振幅変換を生じる波長テーブル(表)を含むメモリ(23)と、
− 上記のメモリ(23)から受け取った信号の振幅変調を生じさせる減衰器(26)と、
− 振幅オフセット量を上記の減衰器(26)から受け取った信号に加えて、この結果生じる信号を伝達する加算手段(28)とで構成してなり、
更に、変調を生じさせ得るキャリア(電荷担体)を発生でき、同期手段(9)と共に上記のシミュレーション・システム(1)の全ての計算手段(6)に連結されている単一の発生手段(12)を備えることを特徴とするシミュレーション・システム。 - 上記の発生器(3)をその他の発生器(3)と平行に並べさせる同期手段(30)を上記発生器(3)が更に備えることを特徴とする請求項1に記載のシミュレーション・システム。
- 上記の発生器(3)が更にこの発生器(3)からの出力信号の信号/騒音率の改良をするインタポレータ(31)を備えることを特徴とする請求項1または2に記載のシミュレーション・システム。
- 上記の発生器(3)が更にシヌソイド信号の低周波数制限を、同時に設計パラメータを変更することなく減少させる列挙手段(32)を備えることを特徴とする請求項1から3のいずれか1項に記載のシミュレーション・システム。
- 上記の発生器(3)が更に振幅変調源のスイッチを入れることのできるスイッチ手段(34)を備えることを特徴とする請求項1から4のいずれか1項に記載のシミュレーション・システム。
- 上記の発生器(3)が更にこの発生器(3)からの出力信号に対するディジタル騒音制限を可能にする騒音制限手段(36)を備えることを特徴とする請求項1から5のいずれか1項に記載のシミュレーション・システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0606990A FR2904450B1 (fr) | 2006-07-31 | 2006-07-31 | Systeme de simulation de capteur. |
FR0606990 | 2006-07-31 | ||
PCT/FR2007/001313 WO2008015333A2 (fr) | 2006-07-31 | 2007-07-30 | Systeme de simulation de capteur |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009545792A JP2009545792A (ja) | 2009-12-24 |
JP4997290B2 true JP4997290B2 (ja) | 2012-08-08 |
Family
ID=37907002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009522300A Expired - Fee Related JP4997290B2 (ja) | 2006-07-31 | 2007-07-30 | センサ・シミュレーション・システム |
Country Status (9)
Country | Link |
---|---|
US (1) | US8417500B2 (ja) |
EP (1) | EP2047390A2 (ja) |
JP (1) | JP4997290B2 (ja) |
CN (1) | CN101496013B (ja) |
BR (1) | BRPI0714107A2 (ja) |
CA (1) | CA2657082C (ja) |
FR (1) | FR2904450B1 (ja) |
RU (1) | RU2417428C2 (ja) |
WO (1) | WO2008015333A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9166321B2 (en) | 2011-03-22 | 2015-10-20 | Greatbatch Ltd. | Thin profile stacked layer contact |
US8996117B2 (en) | 2011-04-07 | 2015-03-31 | Greatbatch, Ltd. | Arbitrary waveform generator and neural stimulation application with scalable waveform feature |
US8996115B2 (en) | 2011-04-07 | 2015-03-31 | Greatbatch, Ltd. | Charge balancing for arbitrary waveform generator and neural stimulation application |
US9656076B2 (en) | 2011-04-07 | 2017-05-23 | Nuvectra Corporation | Arbitrary waveform generator and neural stimulation application with scalable waveform feature and charge balancing |
US8874219B2 (en) | 2011-04-07 | 2014-10-28 | Greatbatch, Ltd. | Arbitrary waveform generator and neural stimulation application |
CN102201788B (zh) * | 2011-05-11 | 2013-10-02 | 清华大学 | 数字噪声产生方法 |
EP2662737A1 (de) * | 2012-05-08 | 2013-11-13 | Prognost Systems GmbH | Simulationseinrichtung, Verfahren zum Betrieb einer Simulationseinrichtung sowie Verwendung einer Simulationseinrichtung und eines Verfahrens zum Betrieb einer Simulationseinrichtung |
US9782587B2 (en) | 2012-10-01 | 2017-10-10 | Nuvectra Corporation | Digital control for pulse generators |
FR3035290B1 (fr) * | 2015-04-16 | 2018-11-30 | Airbus Operations | Carte electronique et systeme d'acquisition et de generation de signaux correspondant, comprenant un ou des commutateurs matriciels numeriques programmables |
CN110989401B (zh) * | 2019-12-19 | 2023-04-07 | 中国航空工业集团公司沈阳飞机设计研究所 | 一种用于液冷系统试验的rvdt特性机构激励装置 |
CN111339705B (zh) * | 2020-03-04 | 2024-02-20 | 海南金盘智能科技股份有限公司 | 一种海洋运输工况下的干式变压器机械振动仿真分析方法 |
CN114136629A (zh) * | 2021-10-20 | 2022-03-04 | 中国航发四川燃气涡轮研究院 | 一种数字油门装置及试车台油门信号模拟仿真系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806881A (en) * | 1987-08-28 | 1989-02-21 | Hewlett-Packard Company | Multi-channel modulated numerical frequency synthesizer |
US5701598A (en) * | 1990-09-14 | 1997-12-23 | Atkinson; Noel D. | Scanning receiver with direct digital frequency synthesis and digital signal processing |
JP3650146B2 (ja) * | 1994-06-24 | 2005-05-18 | オリンパス株式会社 | 二次元データコード付回路図を印刷した印刷物及びそれを用いた波形計測システム |
CN1148567C (zh) * | 2000-10-27 | 2004-05-05 | 合肥工业大学 | 传感器模拟系统 |
JP2005092640A (ja) * | 2003-09-18 | 2005-04-07 | Ricoh Co Ltd | 駆動機構のシミュレーション装置、シミュレーション方法、及びシミュレーションプログラム |
DE102005041427A1 (de) * | 2005-08-31 | 2007-03-01 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG | Sensorsimulator |
US7889812B2 (en) * | 2006-05-26 | 2011-02-15 | Silicon Laboratories, Inc. | Direct digital frequency synthesizer with phase error correction, method therefor, and receiver using same |
-
2006
- 2006-07-31 FR FR0606990A patent/FR2904450B1/fr not_active Expired - Fee Related
-
2007
- 2007-07-30 JP JP2009522300A patent/JP4997290B2/ja not_active Expired - Fee Related
- 2007-07-30 BR BRPI0714107-6A patent/BRPI0714107A2/pt not_active Application Discontinuation
- 2007-07-30 WO PCT/FR2007/001313 patent/WO2008015333A2/fr active Application Filing
- 2007-07-30 CA CA2657082A patent/CA2657082C/fr not_active Expired - Fee Related
- 2007-07-30 CN CN2007800284054A patent/CN101496013B/zh not_active Expired - Fee Related
- 2007-07-30 RU RU2009107049/08A patent/RU2417428C2/ru not_active IP Right Cessation
- 2007-07-30 US US12/375,640 patent/US8417500B2/en active Active
- 2007-07-30 EP EP07823368A patent/EP2047390A2/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US8417500B2 (en) | 2013-04-09 |
CN101496013B (zh) | 2013-08-21 |
RU2417428C2 (ru) | 2011-04-27 |
FR2904450A1 (fr) | 2008-02-01 |
BRPI0714107A2 (pt) | 2013-01-01 |
FR2904450B1 (fr) | 2008-09-26 |
JP2009545792A (ja) | 2009-12-24 |
EP2047390A2 (fr) | 2009-04-15 |
CA2657082C (fr) | 2017-05-16 |
RU2009107049A (ru) | 2010-09-10 |
CA2657082A1 (fr) | 2008-02-07 |
US20090265153A1 (en) | 2009-10-22 |
CN101496013A (zh) | 2009-07-29 |
WO2008015333A2 (fr) | 2008-02-07 |
WO2008015333A3 (fr) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997290B2 (ja) | センサ・シミュレーション・システム | |
EP1548543B1 (en) | Low jitter direct digital synthesizer | |
AU2015380336B2 (en) | Apparatus and method for efficient waveform portability between different platforms | |
JP4142607B2 (ja) | バリアブルリラクタンスレゾルバ | |
JP2017167142A (ja) | 電磁誘導式アブソリュート型エンコーダ | |
US4560961A (en) | Method and means for generating pulse compression pulses | |
JP2008076199A (ja) | エンコーダ | |
JP2014202595A (ja) | 模擬レゾルバ及びレゾルバセンサ信号の作成方法 | |
CN104237580A (zh) | 一种产生am调幅信号的测量装置 | |
CN103222196A (zh) | 德耳塔西格玛d/a转换器 | |
JP5577363B2 (ja) | 信号発生装置および信号発生方法 | |
JP5274428B2 (ja) | 測定装置および試験装置 | |
US6184756B1 (en) | Modulator | |
Khatami et al. | Delta-Sigma Digital-to-Time Converter For Band-Select Spread Spectrum Clock | |
Limpisathian | Design of low-cost high-accuracy microcontroller-based resolver emulator | |
JP2008224377A (ja) | パルス信号発生装置、及びそのための係数設定装置 | |
Conde et al. | FPGA-based resolver emulator for a polar mount satellite antenna | |
RU2374662C1 (ru) | Имитатор сигналов доплеровских частот и помех | |
JP3962298B2 (ja) | Cpfsk信号発生回路およびcpfsk信号発生方法 | |
Masnicki et al. | Synthesis of Three-Phase Waveforms Using the Selected Microprocessor–Analysis of Constraints | |
Raghunath et al. | ASIC Based LVDT Signal Conditioner for High-Accuracy Measurements | |
SU1381405A1 (ru) | Способ преобразовани и измерени фазового сдвига в широком диапазоне частот и устройство дл его осуществлени | |
Machida et al. | Low-Distortion Signal Generation for Analog/Mixed-Signal IC Testing Using Digital ATE Output Pin and BOST | |
RU1784928C (ru) | Установка дл электродинамических испытаний устройств релейной защиты и автоматики | |
JPH08265381A (ja) | 直交変調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |