JP4995682B2 - Circuit board inspection apparatus and circuit board inspection method - Google Patents
Circuit board inspection apparatus and circuit board inspection method Download PDFInfo
- Publication number
- JP4995682B2 JP4995682B2 JP2007250515A JP2007250515A JP4995682B2 JP 4995682 B2 JP4995682 B2 JP 4995682B2 JP 2007250515 A JP2007250515 A JP 2007250515A JP 2007250515 A JP2007250515 A JP 2007250515A JP 4995682 B2 JP4995682 B2 JP 4995682B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- circuit board
- inspection head
- head
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明は、複数の回路基板が割り付けられた1枚の回路原板を検査する回路基板検査装置および回路基板検査方法に関するものである。 The present invention relates to a circuit board inspection apparatus and a circuit board inspection method for inspecting a single circuit original plate to which a plurality of circuit boards are allocated.
この種の回路基板検査装置(以下、「検査装置」ともいう)として、下記の特許文献1において開示された検査装置が知られている。この検査装置は、シート(回路基板)が多面付けされたワークを生産ロットから複数枚抜き取り、ワークを構成する少なくとも1つの回路基板の配線パターンについてのインピーダンスを測定し、測定した配線パターンのインピーダンスが規格値に対して許容範囲内にあるか否かを判定する検査ステップを実行する。この場合、この種の検査装置には、汎用型の検査装置と専用型の検査装置とが存在している。汎用型の検査装置は、X、Y、Z軸の三方向に可動なプローブを数本程度有して、回路基板に設定された複数の検査ポイントに各プローブを高速に移動させて、回路基板に形成された配線パターンの導通・絶縁などの検査を行う。一方、専用型の検査装置は、回路基板に設定された複数の検査ポイントのすべてに対応する本数のプローブが植設された検査ヘッドを備えて、この検査ヘッドをX、Y、Z軸の三方向に移動させて、回路基板単位で配線パターンに対する上記の検査を行う。
As this type of circuit board inspection apparatus (hereinafter also referred to as “inspection apparatus”), an inspection apparatus disclosed in
また、この専用型の検査装置については、1つのワークにおける検査ヘッドの移動回数を低減させて検査時間の短縮を図るべく、1つの回路基板を検査するためのプローブが複数の回路基板の数分だけ植設されて同時に接触可能に構成された検査ヘッドを備え、ワークに多面付けされた回路基板をこの検査ヘッドで1回に検査可能な数ずつブロック化した後に、検査ヘッドをブロック単位で移動させて回路基板の検査を実行する検査装置も開発されている。具体的には、この検査装置は、図10に示すように、一例として36個の回路基板12が多面付けされた1つのワーク11における6(=2×3)個の回路基板12に対して同時に接触可能な検査ヘッド3を備え、ワーク11内の回路基板12を6(=2×3)個ずつブロック化した上で、検査ヘッド3を同図に示すようにブロックA,B,C,D,E,Fの順で移動させつつ各ブロック内の回路基板12の検査を実行するように構成されている。この場合、検査ヘッド3には、同図において破線で示すように、ワーク11内の各回路基板12の配置に対応して、1個の回路基板12に接触する複数のプローブ(不図示)のグループが、6個の回路基板12の分だけ(グループG1〜G6)配設されている。
ところで、ワークの種類によっては、図11に示すワーク11(30個の回路基板12が多面付けされたワーク)のように、検査ヘッド3で検査可能な最大の回路基板数(一例として6個)を基準として多面付けされた回路基板12をブロックA〜Cというように順次ブロック化していったときに、この最大の回路基板数でブロック化できない回路基板12(同図中の上2段分の回路基板12)が残るワーク11も存在している。検査ヘッド3を備えた上記の専用型の検査装置では、このように最大の回路基板数でブロック化できない回路基板12については、図11において矢印Xで示すように検査ヘッド3をワーク11からはみ出させる手法か、または同図において矢印Yで示すように検査ヘッド3を他のブロック(同図では一例としてブロックC)に進入させる手法のいずれかの手法を採用して検査を実施している。また、この種の検査装置では、通常、装置内に設けられた処理部などが、回路基板12の数や配置に関するワーク11の情報と、同時に接触可能な回路基板12の数および配置に関する検査ヘッド3の情報に基づいて、ワーク11内の回路基板12を自動的にブロック化すると共に、ブロック化されずに残った回路基板12に対する検査手法についても、上記の2つの手法のうちの1つを採用してワーク11上での検査ヘッド3の移動位置および移動順を決定している。
By the way, depending on the type of work, the maximum number of circuit boards that can be inspected by the inspection head 3 (six as an example), such as the
ところが、ブロック化によって残った回路基板12に対する上記2つの検査手法を採用して検査手順を自動的に決定する検査装置には、以下のような課題が発生する。すなわち、この2つの検査手法のうちの前者の手法を採用したときには、ワーク11から検査ヘッド3がはみ出すことになるため、はみ出した検査ヘッド3が他の機構(例えばワークの保持機構)と干渉するおそれがある。一方、後者の手法を採用したときには、検査対象とするブロック以外の他のブロックに検査ヘッド3が進入することになるため、検査ヘッド3が他のブロック(検査対象ではないブロック)に含まれている回路基板12と接触するという事態が発生する。このため、実際に検査ヘッド3と他の機構との干渉のおそれがあるか否か、また検査対象とする回路基板12以外の回路基板12と検査ヘッド3との接触に問題がないか否かを作業者が前もって判断する必要があり、このためには、検査装置によって決定されたワーク上での検査ヘッドの移動状態(移動位置および移動順)を作業者が前もって確認できるのが好ましい。しかしながら、従来の検査装置は決定した検査ヘッドの移動状態を作業者に事前に知らせる機能を備えていないため、従来の検査装置には、作業者が検査処理での検査ヘッドの移動状態を前もって確認することができない結果、検査ヘッドが他の機構と干渉したり、検査ヘッドの複数回の接触を避けるべき回路基板に対して検査ヘッドが複数回接触する事態が発生するという問題が存在する。
However, the following problems occur in the inspection apparatus that automatically determines the inspection procedure by adopting the above-described two inspection methods for the
本発明は、かかる問題点を解決すべくなされたものであり、検査ヘッドの移動状態を作業者に事前に報知し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。 The present invention has been made to solve such a problem, and a main object of the present invention is to provide a circuit board inspection apparatus and a circuit board inspection method capable of notifying the operator of the movement state of the inspection head in advance.
上記目的を達成すべく請求項1記載の回路基板検査装置は、(a×b)個(aは1以上の整数でbは2以上の整数)の同種の回路基板で構成される基板群に同時に接触可能な検査ヘッドと、前記検査ヘッドを移動させる移動機構と、前記回路基板が多面付けされた1枚の回路原板に対して、前記移動機構に対する制御を実行して前記基板群単位で前記検査ヘッドを順次接触させつつ検査を実行する処理部とを備えた回路基板検査装置であって、前記処理部は、前記検査ヘッドの前記回路原板への移動に先立ち、前記移動機構に対する制御の実行によって当該回路原板上で移動される前記検査ヘッドの移動状態を表示部に表示させる検査シミュレーション処理を実行する。なお、本明細書において、(a×b)個の基板群には、a行b列の基板群と、b行a列の基板群とが含まれる。
In order to achieve the above object, the circuit board inspection apparatus according to
また、上記目的を達成すべく請求項2記載の回路基板検査方法は、(a×b)個(aは1以上の整数でbは2以上の整数)の同種の回路基板で構成される基板群に同時に接触可能な検査ヘッドを用いて、前記回路基板が多面付けされた1枚の回路原板に対して、前記基板群単位で前記検査ヘッドを順次接触させつつ検査を実行する基板検査方法であって、前記検査ヘッドの前記回路原板への移動に先立ち、前記回路原板上で移動される前記検査ヘッドの移動状態を表示部に表示させる検査シミュレーション処理を実行する。 According to another aspect of the present invention, there is provided a circuit board inspection method comprising: (a × b) (a is an integer of 1 or more and b is an integer of 2 or more) of the same type of circuit boards. A substrate inspection method for performing inspection while sequentially contacting the inspection head in units of the substrate group with respect to one circuit original plate on which the circuit board is multifaceted, using an inspection head capable of simultaneously contacting a group Then, prior to the movement of the inspection head to the circuit original plate, an inspection simulation process for displaying on the display unit the movement state of the inspection head moved on the circuit original plate is executed.
請求項1記載の回路基板検査装置および請求項2記載の回路基板検査方法では、検査ヘッドの回路原板への移動に先立ち、回路原板上で移動される検査ヘッドの移動状態(移動位置および移動順)を表示部に表示させる検査シミュレーション処理を実行する。したがって、この回路基板検査装置および回路基板検査方法によれば、基板検査処理に先立ち、検査ヘッドと他の機構との干渉のおそれがあるか否か、また検査対象とする回路基板以外の回路基板と検査ヘッドとの接触が発生するか否かを作業者に確実に報知することができる。このため、作業者は、検査ヘッドと他の機構との干渉のおそれがあるときには基板検査処理を中止させることができ、また、回路基板に対して検査ヘッドが検査時以外に1回または複数回接触する事態が生じるおそれのあるときには、これを考慮して基板検査処理を実行するか否かを判断することができる結果、他の機構との干渉に起因する検査ヘッドの損傷や、検査ヘッドが必要以上に接触することに起因する回路基板の損傷を未然に回避することができる。
In the circuit board inspection apparatus according to
以下、本発明に係る回路基板検査装置および回路基板検査方法の最良の形態について、添付図面を参照して説明する。 The best mode of a circuit board inspection apparatus and a circuit board inspection method according to the present invention will be described below with reference to the accompanying drawings.
最初に、回路基板検査装置1の構成について、図面を参照して説明する。
First, the configuration of the circuit
回路基板検査装置(以下、「検査装置」ともいう)1は、図1に示すように、保持機構2、検査ヘッド3、移動機構4、測定部5、処理部6、記憶部7および表示部8を備えて構成されている。この検査装置1は、図3に示すように、1枚のワーク(本発明における回路原板)11にm行n列(mおよびnの一方は本発明におけるaおよびbの一方に相当し、mおよびnの他方はaおよびbの他方に相当し、それぞれ2以上の整数。本例では一例として、m=5、n=6)で多面付けされた同種の回路基板12に対する回路基板検査(例えば回路基板12に形成された複数の配線パターン(図示せず)に対する絶縁検査)を実行する。なお、ワーク11および各回路基板12は、一例として平面視長方形に形成されている。
As shown in FIG. 1, a circuit board inspection apparatus (hereinafter also referred to as “inspection apparatus”) 1 includes a
保持機構2は、検査位置に配設されたワーク11を保持する。一例として保持機構2は、図1に示すように、一対のガイドレール2a,2a、および各ガイドレール2a,2aを接離動させる駆動装置(図示せず)とを備えて構成されて、各ガイドレール2a,2aでワーク11の対向辺をそれぞれ支持することにより、ワーク11を保持する。検査ヘッド3は、図1,2に示すように、ワーク11に多面付けされた回路基板12のうちの隣接する(a×b)個(aは1以上の整数、bは2以上の整数であって、本例では一例としてa=2、b=3の合計6個)の回路基板12で構成される基板群(ブロック化された複数の基板)に対して同時に接触可能な複数のプローブ3aを備えている。この場合、複数のプローブ3aは、図2において破線で示すように、接触する回路基板12毎にグループ分けされている。本例では、上記したように検査ヘッド3で同時に6個の回路基板12を検査可能なため、複数のプローブ3aは、同数で、かつ配置が同一に規定された複数のプローブ3aで構成される6つのグループG1〜G6(以下、特に区別しないときには「グループG」ともいう)に区分けされている。また、検査ヘッド3は、内部に不図示のスキャナ(信号切替器)が配設されて、このスキャナにより、各グループG1〜G6のうちの処理部6からの指定信号S1で指定された1つのグループGに含まれる全プローブ3aが測定部5に接続可能に構成されている。
The
移動機構4は、処理部6から出力される制御信号S2に基づき、ワーク11の上方において検査ヘッド3を3次元方向(図1中のX軸方向、Y軸方向およびZ軸方向)に移動させる。これにより、検査ヘッド3は、検査位置に配設されたワーク11上の任意の位置に、移動機構4によって移動可能となっている。測定部5は、回路基板12の配線パターンについての絶縁検査を実施するために、一例として信号発生器および電流測定器で構成されて、1つのグループG内の信号出力用として規定された複数のプローブ3aの対(2本のプローブ3aの組)に対して、処理部6から入力された検査データD1で特定される電圧値の検査信号S3を生成して順次出力(印加)する信号出力処理と、検査信号S3が出力された一対のプローブ3aの間を流れる電流の電流値D2を測定して出力する測定処理とを実行する。
The moving mechanism 4 moves the
処理部6は、一例としてCPUで構成されてワーク検査処理(回路基板検査)を実行する。具体的には、処理部6は、ワーク検査処理として、検査ヘッド3が同時に接触可能な回路基板12の配置および枚数に基づいてワーク11に多面付けされている複数の回路基板12をブロック化するブロック化処理、回路基板12のブロック化が行われたワーク11に対する検査シミュレーション処理、およびブロック化が行われた回路基板12に対する基板検査処理を実行する。また、処理部6は、検査ヘッド3、移動機構4および測定部5などの検査装置1内の他の構成要素に対する制御処理を実行する。
The processing unit 6 is constituted by a CPU as an example, and executes a work inspection process (circuit board inspection). Specifically, the processing unit 6 blocks a plurality of
記憶部7は、RAMおよびROM(いずれも図示せず)で構成されて、検査ヘッド3の情報(同時に接触可能な回路基板12の数および配置についての情報)、ワーク11の情報(外形情報、および多面付けされた回路基板12の配置情報)、保持機構2の情報(検査位置でのワーク11に対する各ガイドレール2a,2aの外形情報および位置情報)、各回路基板12用の検査データD1、および処理部6用の動作プログラムが予め記憶されている。表示部8は、一例としてディスプレイ装置で構成されて、処理部6による検査シミュレーション処理の結果、および検査処理の結果を目視可能な状態で表示する。
The
次に、検査装置1のワーク11に対するワーク検査処理(本発明における回路基板検査方法)について、図面を参照して説明する。
Next, a workpiece inspection process (circuit board inspection method in the present invention) for the
まず、検査装置1では、図9に示すように、処理部6がブロック化処理を実行する(ステップ51)。このブロック化処理では、処理部6は、まず、検査ヘッド3の情報およびワーク11の情報を記憶部7から読み出す。本例では一例として、処理部6は、検査ヘッド3の情報として、図2に示すように3行×2列で配設された6枚の回路基板12に対して同時に接触可能に検査ヘッド3が構成されているとの情報を読み出し、ワーク11の情報として、図3に示すように30個(5行×6列)の回路基板12が多面付けされているとの情報、およびワーク11の外形情報を読み出す。この場合、ワーク11に多面付けされた各回路基板12についての行方向の間隔は、検査ヘッド3において同時に接触可能な回路基板12についての行方向の間隔と同一に規定され、かつ、ワーク11に多面付けされた各回路基板12についての列方向の間隔は、検査ヘッド3において同時に接触可能な回路基板12についての列方向の間隔と同一に規定されている。
First, in the
次いで、処理部6は、検査ヘッド3で同時に接触可能な回路基板12の数および配置についての情報を基にして、ワーク11に多面付けされた各回路基板12を順次ブロック化する(3行×2列で配設された6枚の回路基板12の基板群に区分けする。本発明における基板群に区分けする処理)。本例では一例として、処理部6は、ワーク11の一の隅部から順次ブロック化する。具体的には、処理部6は、一例として図3に示すワーク11の左下隅部(未ブロック化状態の回路基板12で構成される領域の左下隅部)を起点として行方向に沿って順次ブロック化し、ワーク11の右端に達した時点で、ブロック化された回路基板12を除く未ブロック化状態の残り回路基板12で構成される領域の左下隅部を次の起点として行方向に沿って順次ブロック化する、という処理を繰り返すことにより、回路基板12をブロック化する。本例ではこのブロック化により、同図に示すように、ワーク11の1行目から3行目までの回路基板12に対するブロック化が行われて、3行×2列で配設された6枚の回路基板12で構成されるブロックA,B,Cが生成される。
Next, the processing unit 6 sequentially blocks each
また、本例では、図3に示すように、ブロックA,B,Cの生成後においてブロック化されていない残りの回路基板12の行数が2行(4行目と5行目)となる。このようにブロック化されていない残りの回路基板12の行数が検査ヘッド3で同時に接触可能な回路基板12の行数に満たないときには、処理部6は、図4において実線で示すように検査ヘッド3に形成されたプローブ3aの各グループGに対して下詰めで(グループG3,G6側から)回路基板12を接触させるブロック化手法(すなわち、検査ヘッド3をワーク11からはみ出させる手法)か、または同図において破線で示すように検査ヘッド3に形成されたプローブ3aの各グループGに対して上詰めで(グループG1,G4側から)回路基板12を接触させるブロック化手法(すなわち、検査ヘッド3を他のブロックに進入させる手法)のいずれかの手法を自動的に選択してブロック化する。本例では一例として、処理部6は、図3に示すように、4行目と5行目の各回路基板12に対して、1列目から4列目までは前者の手法を採用してブロックD,Eにブロック化し、5列目および6列目については後者の手法を採用してブロックFにブロック化する。続いて、処理部6は、各ブロックA〜Fについての検査ヘッド3の移動位置Pa〜Pfを特定すると共に移動順(本例ではアルファベット順)を特定し、各ブロックA〜Fの情報と共に記憶部7にブロック化情報として記憶させる。これにより、ブロック化処理が完了する。本例では一例として、検査ヘッド3の移動位置は、検査ヘッド3の中心Pが移動する位置とする。
Further, in this example, as shown in FIG. 3, the number of rows of the remaining
次いで、処理部6は、図9に示すように、検査シミュレーション処理を実行する(ステップ52)。この検査シミュレーション処理では、処理部6は、まず、保持機構2の情報、検査ヘッド3の情報、ワーク11の情報およびブロック化情報を記憶部7から読み出す。次いで、処理部6は、読み出した保持機構2の情報およびワーク11の情報に基づいて、図5に示すように、保持機構2の一対のガイドレール2a,2aで保持された状態のワーク11の画像(多面付けされた回路基板12の画像を含む)を一対のガイドレール2a,2aの画像と共に表示部8の画面8aに表示させる。
Next, as shown in FIG. 9, the processing unit 6 executes an inspection simulation process (step 52). In this inspection simulation process, the processing unit 6 first reads the information of the
次いで、処理部6は、図5に示す各画像に対して、検査ヘッド3の情報およびブロック化情報に基づいて、検査ヘッド3の外形を示す画像を、ワーク11の画像および各ガイドレール2a,2aの画像と識別可能な状態(本例では斜線を付した状態)で図6に示すように重ね合わせて表示させると共に、検査ヘッド3の実際の移動順(矢印で示す順)に移動させて、検査シミュレーション処理を終了させる。この検査シミュレーション処理により、基板検査処理におけるワーク11上での検査ヘッド3の移動状態が表示部8の画面8aに表示されるため、検査ヘッド3が各ブロックA〜Fを移動した際の、検査ヘッド3と、ワーク11および各ガイドレール2a,2aとの位置関係を表示部8の画面8aに表示される画像上で確認することができる。
Next, the processing unit 6 adds an image showing the outer shape of the
具体的には、検査ヘッド3がブロックA〜Cに移動したときには、検査ヘッド3の画像がワーク11の領域内に含まれ、かつ検査対象とするブロックにのみかかる状態で表示される。一例として、ブロックAの検査を例に挙げて詳細に説明すると、検査ヘッド3の画像は、図6において斜線で示すようにワーク11の領域内に含まれ、かつ検査対象とするブロックAにのみかかる状態で表示される。したがって、作業者は、表示部8での表示内容を目視することにより、ブロックA〜Cに対する検査では、検査ヘッド3がワーク11の外縁からはみ出すことに起因する検査ヘッド3と他の機構(例えばガイドレール2a)との干渉や、検査ヘッド3が目的のブロック以外のブロックに進入することに起因する検査対象としない回路基板12と検査ヘッド3との接触が発生しないことを確認することができる。
Specifically, when the
また、検査ヘッド3がブロックD,Eに移動したときには、検査ヘッド3の画像が、目的とするブロック以外のブロックにはかからないが、一部がワーク11の領域外にはみ出した状態で表示される。一例として、ブロックDの検査を例に挙げて詳細に説明すると、検査ヘッド3の画像は、図7において斜線で示すように、検査対象とするブロックD以外のブロックにはかからないが、ワーク11の領域外に一部がはみ出した状態で表示される。したがって、作業者は、表示部8での表示内容を目視することにより、ブロックD,Eに対する検査では、検査ヘッド3が目的のブロック以外のブロックに進入することに起因する検査対象としない回路基板12と検査ヘッド3との接触は発生しないが、検査ヘッド3がワーク11の領域からはみ出すことに起因して、検査ヘッド3と他の機構(例えばガイドレール2a)とが干渉するおそれのあることを確認することができる。
When the
また、検査ヘッド3がブロックFに移動したときには、検査ヘッド3の画像は、図8において斜線で示すように、ワーク11の領域内に含まれるが、目的とするブロックF以外のブロック(本例ではブロックC)に進入した状態で表示される。したがって、作業者は、表示部8での表示内容を目視することにより、ブロックFに対する検査では、検査ヘッド3がワーク11の領域からはみ出すことに起因する検査ヘッド3と他の機構(例えばガイドレール2a)との干渉のおそれはないが、検査ヘッド3が目的のブロック以外のブロックCに進入することに起因して、検査対象としない回路基板12(ブロックC内の回路基板12)と検査ヘッド3とが接触する状態になることを確認することができる。
When the
続いて、処理部6は、ワーク11に多面付けされた回路基板12に対する検査の開始指示(検査開始指示)が入力されたか、または回路基板12に対する検査の中止指示(検査中止指示)が入力されたかを検出し(ステップ53)、検査開始指示の入力を検出したときには基板検査処理を実行する(ステップ54)。この基板検査処理では、処理部6は、記憶部7から読み出したブロック化情報に基づいて制御信号S2を移動機構4に出力することにより、検査ヘッド3を各ブロックA〜Fへ順に移動させて、各回路基板12に対して絶縁検査を実行する。つまり、処理部6は、移動機構4に対する制御を実行して各ブロックA〜Fにブロック化された複数(この例では6枚)の回路基板12(基板群)単位で検査ヘッド3を順次接触させつつ絶縁検査を実行する。
Subsequently, the processing unit 6 is input with an inspection start instruction (inspection start instruction) for the
具体的には、処理部6は、検査ヘッド3を接触させた各ブロックにおいて、まず、検査ヘッド3に対して指定信号S1を出力して測定部5と接続される1つのグループGを特定する。次いで、処理部6は、測定部5に対して検査データD1を出力して信号出力処理および測定処理を実行させる。この信号出力処理および測定処理では、測定部5は、検査データD1で特定される電圧値の検査信号S3を回路基板12の各配線パターンに対して順次出力する。これにより、測定部5に接続された1つのグループGに含まれているプローブ3aから回路基板12の配線パターンに検査信号S3が順次出力される。測定部5は、測定処理を実行することにより、一対のプローブ3aを介して検査信号S3が出力された配線パターンを流れる電流の電流値D2を順次測定して、処理部6に出力する。処理部6は、検査データD1で特定される電圧値と、測定部5で測定された電流値D2とに基づいて、各配線パターンの絶縁抵抗を測定して、記憶部7に記憶させる。処理部6は、すべてのブロックA〜Fに対する絶縁検査が完了した時点で、ワーク検査処理を終了させる。
Specifically, in each block in which the
一方、ステップ53において、検査中止指示の入力を検出したときには、基板検査処理を実行することなく、ワーク検査処理を終了させる。
On the other hand, when the inspection stop instruction input is detected in
このように、この検査装置1、およびこの検査装置1を用いた回路基板検査方法では、検査ヘッド3のワーク11への移動に先立ち、処理部6が、移動機構4に対する制御の実行によってワーク11上で移動される検査ヘッド3の移動状態(移動位置および移動順)を表示部8の画面8aに表示させる検査シミュレーション処理を実行する。したがって、この検査装置1および回路基板検査方法によれば、検査装置1による基板検査処理に先立ち、検査ヘッド3と他の機構(上記の例では一例としてガイドレール2a)との干渉のおそれがあるか否か、また検査対象とする回路基板12以外の回路基板12と検査ヘッド3との接触が発生するか否かを作業者に確実に報知することができる。このため、作業者は、検査ヘッド3と他の機構(上記の例では一例としてガイドレール2a)との干渉のおそれがあるときには基板検査処理を中止させることができ、また、回路基板12に対して検査ヘッド3が検査時以外に1回または複数回接触する事態が生じるおそれのあるときには、これを考慮して基板検査処理を実行するか否かを判断することができる結果、他の機構との干渉に起因する検査ヘッド3の損傷や、検査ヘッド3が必要以上に接触することに起因する回路基板12の損傷を未然に回避することができる。
As described above, in the
なお、本発明は、上記の構成に限定されない。例えば、検査ヘッド3と干渉するおそれのある他の機構としての保持機構2の各ガイドレール2a,2aの画像を、ワーク11および検査ヘッド3の画像と共に表示することで、実際に干渉のおそれのある機構の状態を目視できる好ましい例について上記したが、ワーク11および検査ヘッド3の画像のみを表示させる構成とすることもできる。この構成においても、ワーク11の画像から検査ヘッド3の画像がはみ出すか否かに基づいて、作業者は、検査ヘッド3と他の機構との干渉のおそれを推測することができる。また、一例として、回路基板12に形成された配線パターンについての絶縁検査を実行する検査装置1および回路基板検査方法を例に挙げて説明したが、回路基板12に対する検査処理内容には限定されず、配線パターンについてのインピーダンスの検査処理(導通検査処理)など種々の検査処理を実行する回路基板検査装置および回路基板検査方法に本発明を適用できるのは勿論である。
In addition, this invention is not limited to said structure. For example, by displaying the images of the
1 検査装置
3 検査ヘッド
4 移動機構
6 処理部
8 表示部
8a 画面
11 ワーク
12 回路基板
A〜F ブロック
DESCRIPTION OF
Claims (2)
前記検査ヘッドを移動させる移動機構と、
前記回路基板が多面付けされた1枚の回路原板に対して、前記移動機構に対する制御を実行して前記基板群単位で前記検査ヘッドを順次接触させつつ検査を実行する処理部とを備えた回路基板検査装置であって、
前記処理部は、前記検査ヘッドの前記回路原板への移動に先立ち、前記移動機構に対する制御の実行によって当該回路原板上で移動される前記検査ヘッドの移動状態を表示部に表示させる検査シミュレーション処理を実行する回路基板検査装置。 An inspection head capable of simultaneously contacting a group of (a × b) (a is an integer of 1 or more and b is an integer of 2 or more) similar circuit boards;
A moving mechanism for moving the inspection head;
A circuit including a processing unit that executes control while sequentially contacting the inspection head in units of the substrate group by executing control on the moving mechanism with respect to one circuit original plate on which the circuit board is multifaceted A board inspection device,
Prior to the movement of the inspection head to the circuit original plate, the processing unit performs an inspection simulation process for displaying on the display unit the movement state of the inspection head that is moved on the circuit original plate by executing control on the moving mechanism. Circuit board inspection device to be executed.
前記検査ヘッドの前記回路原板への移動に先立ち、前記回路原板上で移動される前記検査ヘッドの移動状態を表示部に表示させる検査シミュレーション処理を実行する回路基板検査方法。 The circuit board is multifaceted using an inspection head that can simultaneously contact a group of (a × b) (a is an integer of 1 or more and b is an integer of 2 or more) similar circuit boards. A circuit board inspection method for performing inspection while sequentially contacting the inspection head in units of the substrate group with respect to one circuit original plate,
Prior to the movement of the inspection head to the circuit original plate, a circuit board inspection method for executing an inspection simulation process for displaying a movement state of the inspection head moved on the circuit original plate on a display unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007250515A JP4995682B2 (en) | 2007-09-27 | 2007-09-27 | Circuit board inspection apparatus and circuit board inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007250515A JP4995682B2 (en) | 2007-09-27 | 2007-09-27 | Circuit board inspection apparatus and circuit board inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009080061A JP2009080061A (en) | 2009-04-16 |
JP4995682B2 true JP4995682B2 (en) | 2012-08-08 |
Family
ID=40654908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007250515A Expired - Fee Related JP4995682B2 (en) | 2007-09-27 | 2007-09-27 | Circuit board inspection apparatus and circuit board inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4995682B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6182974B2 (en) * | 2013-05-20 | 2017-08-23 | 日本電産リード株式会社 | Board inspection method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3191467B2 (en) * | 1993-01-12 | 2001-07-23 | 松下電器産業株式会社 | Printed circuit board inspection data creation method |
JP2970897B2 (en) * | 1994-05-23 | 1999-11-02 | 東京エレクトロン株式会社 | Probe card allocation device |
JPH0821867A (en) * | 1994-07-06 | 1996-01-23 | Sumitomo Electric Ind Ltd | In-circuit testing method for printed wiring board |
JP3361434B2 (en) * | 1996-09-20 | 2003-01-07 | 東京エレクトロン株式会社 | How to set the optimal probing mode |
JP3468504B2 (en) * | 1999-06-09 | 2003-11-17 | 株式会社ミツトヨ | Measurement procedure file generation method, measurement device, and storage medium |
JP2005326371A (en) * | 2004-05-17 | 2005-11-24 | Nidec-Read Corp | Substrate inspection device, substrate inspection method, and movement control program of inspection contactor |
-
2007
- 2007-09-27 JP JP2007250515A patent/JP4995682B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009080061A (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4327745B2 (en) | Eddy current flaw detection probe and eddy current flaw detection device | |
CN1720458B (en) | Circuit pattern inspection device and circuit pattern inspection method | |
JP6084140B2 (en) | Electrical inspection device | |
JP2007121183A (en) | Device for inspecting circuit board | |
JP5943523B2 (en) | Contact circuit pattern inspection apparatus and inspection method thereof | |
JP5912623B2 (en) | Moving route creation device, inspection device, and moving route creation method | |
JP4995682B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
KR20100109399A (en) | Setting method of contact parameter and computer readable recording medium having recorded setting program of contact parameter thereon | |
JP4249543B2 (en) | Circuit board appearance inspection method and circuit board appearance inspection apparatus | |
JP4429640B2 (en) | Appearance inspection method for weld marks | |
JP2010225661A (en) | Method of determining needle mark, and program for determining needle mark | |
JP6277347B2 (en) | Inspection apparatus and inspection method for flexible circuit board | |
JPS62285072A (en) | Wire pattern inspecting device for printed circuit board | |
JP4757595B2 (en) | Mounting component inspection equipment | |
JPH03210481A (en) | Movable probe type multipoint contact apparatus for inspecting printed circuit board | |
JP5129655B2 (en) | Substrate inspection device and method for changing rail width of substrate stationary rail provided in substrate inspection device | |
JPH0282172A (en) | Continuity inspecting machine for conductor pattern | |
JP2017040557A (en) | Processing equipment, substrate inspection device, processing method and substrate inspection method | |
TWI663412B (en) | System for assisting array layout board identification and recording defect location | |
JP5242327B2 (en) | Circuit board inspection equipment | |
JP6534583B2 (en) | Judgment apparatus, board inspection apparatus and judgment method | |
JP2012189347A (en) | Substrate inspection apparatus and substrate inspection method | |
JP5752474B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP6534582B2 (en) | Judgment apparatus, board inspection apparatus and judgment method | |
JP4723124B2 (en) | How to generate position data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4995682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |