JP4992934B2 - Chip inspection apparatus and chip inspection method - Google Patents
Chip inspection apparatus and chip inspection method Download PDFInfo
- Publication number
- JP4992934B2 JP4992934B2 JP2009121644A JP2009121644A JP4992934B2 JP 4992934 B2 JP4992934 B2 JP 4992934B2 JP 2009121644 A JP2009121644 A JP 2009121644A JP 2009121644 A JP2009121644 A JP 2009121644A JP 4992934 B2 JP4992934 B2 JP 4992934B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- image recognition
- recognition target
- area
- placement area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
Description
本発明は、マトリクス状に並んだ複数のチップ載置領域が形成された所定領域内の各チップ載置領域を順次個別に画像認識して各チップ載置領域内に載置されたチップの検査を行うチップ検査装置及びチップ検査方法に関するものである。 According to the present invention, an image of each chip mounting area in a predetermined area where a plurality of chip mounting areas arranged in a matrix is formed is individually recognized to sequentially inspect the chips mounted in each chip mounting area. The present invention relates to a chip inspection apparatus and a chip inspection method.
チップ検査装置は、マトリクス状に並んだ複数のチップ載置領域が形成された所定領域(チップ載置領域の形成領域)内の各チップ載置領域を順次個別に画像認識することによって、各チップ載置領域内に載置されたチップに異常が認められないかどうか等の検査を行うものであり、例えばピックアップヘッドにより半導体ウェハからチップをひとつずつピックアップして基板に装着するダイボンディング装置等に備えられている。 The chip inspection apparatus recognizes each chip placement area in a predetermined area (chip placement area formation area) in which a plurality of chip placement areas arranged in a matrix are formed, and sequentially recognizes each chip. Inspects whether there is any abnormality in the chips placed in the placement area, for example, a die bonding apparatus that picks up chips from a semiconductor wafer one by one with a pick-up head and attaches them to the substrate Is provided.
チップ検査装置は撮像視野を下方に向けたカメラ等の撮像手段を備えており、半導体ウェハをウェハ載置台に載置してこれを撮像手段の下方に位置させ、画像認識対象として選択したチップ載置領域(画像認識対象チップ載置領域)が撮像手段の撮像視野の中央に位置するようにして撮像を行う。画像認識対象のチップ載置領域の変更はウェハ載置台を撮像手段に対して相対移動させることによって行い、半導体ウェハに並んだ一列分のチップ載置領域の画像認識が終了したらその隣の列のチップ載置領域に移動(いわゆる段落ち)して同様の画像認識を行う。 The chip inspection apparatus includes an imaging unit such as a camera with an imaging field of view facing downward, and a semiconductor wafer is placed on the wafer mounting table, is positioned below the imaging unit, and is selected as an image recognition target. Imaging is performed such that the placement area (image recognition target chip placement area) is positioned at the center of the imaging field of view of the imaging means. The chip placement area of the image recognition target is changed by moving the wafer placement table relative to the imaging means. When the image recognition of the chip placement area for one row arranged on the semiconductor wafer is completed, the next row is changed. Similar image recognition is performed by moving to the chip placement area (so-called step-down).
このようなチップ検査装置では、撮像手段がチップ載置領域の形成領域の端に至ったときにはこれを検知して段落ちをするが、半導体ウェハの半径等を考慮した半導体ウェハと撮像手段の間の相対移動を行うことによって、検査対象となり得るチップの存在しない半導体ウェハの端の部分で画像認識が無駄に行われることを回避することができるようにしたものが知られている(例えば特許文献1)。 In such a chip inspection apparatus, when the imaging means reaches the end of the chip mounting area formation area, this is detected and stepped down, but between the semiconductor wafer and the imaging means considering the radius of the semiconductor wafer and the like. By performing the relative movement, it is known that image recognition can be avoided from being performed wastefully at the end portion of the semiconductor wafer where there is no chip that can be inspected (for example, patent document) 1).
しかしながら、チップ検査装置が実際に検査を行う半導体ウェハは、その中央部(端ではない部分)のところどころに歯抜け的にチップがないものがあり、従来のチップ検査装置では、このような半導体ウェハについては検査対象となり得るチップが存在しないチップ載置領域についても画像認識が行われてしまうという不都合があった。 However, semiconductor wafers that are actually inspected by the chip inspection apparatus include those that do not have chips in the center (non-end) portion. There is a disadvantage that image recognition is also performed on a chip placement area where no chip that can be inspected exists.
そこで本発明は、チップ載置領域の形成領域の端の部分はもとより、チップ載置領域の形成領域の中央部においてもチップのない部分について画像認識が無駄に行われることを回避できるようにしたチップ検査装置及びチップ検査方法を提供することを目的とする。 Therefore, the present invention can avoid wasteful image recognition not only on the end portion of the chip mounting area forming area but also on the chip-free area at the center of the chip mounting area forming area. An object is to provide a chip inspection apparatus and a chip inspection method.
請求項1に記載のチップ検査装置は、マトリクス状に並んだ複数のチップ載置領域が形成された所定領域内の各チップ載置領域を順次個別に画像認識することによって、各チップ載置領域内に載置されたチップの検査を行うチップ検査装置であって、前記所定領域の中から画像認識の対象として選択された画像認識対象チップ載置領域及びその画像認識対象チップ載置領域に隣接するチップ載置領域を撮像視野に入れて撮像を行う撮像手段と、
撮像手段の撮像により得られた画像に基づく画像認識対象チップ載置領域の画像認識を行って、その画像認識対象チップ載置領域内に載置されているチップの検査を行う検査手段と、撮像手段の撮像により得られた画像に基づいて、画像認識対象チップ載置領域に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を行う判断手段とを備えた。
The chip inspection apparatus according to
An inspection unit for performing image recognition of an image recognition target chip mounting area based on an image obtained by imaging by the imaging unit and inspecting a chip mounted in the image recognition target chip mounting area; And determining means for determining whether or not there is a chip that can be inspected in a chip mounting area adjacent to the image recognition target chip mounting area based on an image obtained by imaging of the means.
請求項2に記載のチップ検査装置は、請求項1に記載のチップ検査装置であって、判断手段は、画像認識対象チップ載置領域に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を、その隣接するチップ載置領域において検出される輝度に基づいて行う。
The chip inspection apparatus according to claim 2 is the chip inspection apparatus according to
請求項3に記載のチップ検査装置は、請求項1又は2に記載のチップ検査装置であって、判断手段は、撮像手段の撮像により得られた画像に基づいて、画像認識対象チップ載置領域の特定の方向に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を行う。
The chip inspection apparatus according to claim 3 is the chip inspection apparatus according to
請求項4に記載のチップ検査装置は、請求項3に記載のチップ検査装置であって、判断手段により、画像認識対象チップ載置領域の特定の方向に隣接するチップ載置領域内に検査対象となり得るチップが存在すると判断されたときには、その特定の方向に隣接するチップ載置領域を次に画像認識を行う対象として選択し、判断手段により、画像認識対象チップ載置領域の特定の方向に隣接するチップ載置領域内に検査対象となり得るチップが存在しないと判断されたときには、その特定の方向に隣接するチップ載置領域とは異なるチップ載置領域を次に画像認識を行う対象として選択する画像認識対象選択手段を備えた。 The chip inspection apparatus according to claim 4 is the chip inspection apparatus according to claim 3, wherein the determination unit is configured to inspect the chip mounting area adjacent to the image recognition target chip mounting area in a specific direction. When it is determined that there is a chip that can be, the chip mounting area adjacent to the specific direction is selected as a target for the next image recognition, and the determination unit selects the chip mounting area in the specific direction of the image recognition target chip mounting area. When it is determined that there is no chip that can be inspected in the adjacent chip mounting area, a chip mounting area different from the chip mounting area adjacent in the specific direction is selected as a target for next image recognition. The image recognition target selection means is provided.
請求項5に記載のチップ検査方法は、マトリクス状に並んだ複数のチップ載置領域が形成された所定領域内の各チップ載置領域を順次個別に画像認識することによって、各チップ載置領域内に載置されたチップの検査を行うチップ検査方法であって、前記所定領域の中から画像認識の対象として選択した画像認識対象チップ載置領域及びその画像認識対象チップ載置領域に隣接するチップ載置領域を撮像手段の撮像視野に入れて撮像を行う撮像工程と、撮像工程で得られた画像に基づく画像認識対象チップ載置領域の画像認識を行って、その画像認識対象チップ載置領域内に載置されているチップの検査を行う検査工程と、撮像工程で得られた画像に基づいて、画像認識対象チップ載置領域に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を行う判断工程とを含む。 The chip inspection method according to claim 5, wherein each chip mounting area is recognized by sequentially recognizing each chip mounting area within a predetermined area in which a plurality of chip mounting areas arranged in a matrix are formed. A chip inspection method for inspecting a chip mounted in an image recognition target chip mounting region selected as an image recognition target from the predetermined region, and adjacent to the image recognition target chip mounting region An imaging step of taking an image by placing the chip placement area in an imaging field of view of the imaging means, and performing image recognition of the image recognition target chip placement area based on the image obtained in the imaging step, and then mounting the image recognition target chip Based on the inspection process for inspecting the chip placed in the area and the image obtained in the imaging process, the chip can be inspected in the chip placement area adjacent to the image recognition target chip placement area. Tsu and a whether step determines to make decisions flop exists.
請求項6に記載のチップ検査方法は、請求項5に記載のチップ検査方法であって、判断工程において、画像認識対象チップ載置領域に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を、その隣接するチップ載置領域において検出される輝度に基づいて判断する。 The chip inspection method according to claim 6 is the chip inspection method according to claim 5, wherein in the determination step, a chip that can be inspected is in a chip placement area adjacent to the image recognition target chip placement area. The determination of whether or not it exists is determined based on the luminance detected in the adjacent chip mounting area.
請求項7に記載のチップ検査方法は、請求項5又は6に記載のチップ検査方法であって、判断工程において、撮像工程で得られた画像に基づいて、画像認識対象チップ載置領域の特定の方向に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を行う。 The chip inspection method according to claim 7 is the chip inspection method according to claim 5 or 6, wherein in the determination step, the image recognition target chip placement region is specified based on the image obtained in the imaging step. It is determined whether or not there is a chip that can be inspected in a chip placement area adjacent in the direction.
請求項8に記載のチップ検査方法は、請求項7に記載のチップ検査方法であって、判断工程において、画像認識対象チップ載置領域の特定の方向に隣接するチップ載置領域内に検査対象となり得るチップが存在すると判断したときには、その特定の方向に隣接するチップ載置領域を次に画像認識を行う対象として選択し、判断工程において、画像認識対象チップ載置領域の特定の方向に隣接するチップ載置領域内に検査対象となり得るチップが存在しないと判断したときには、その特定の方向に隣接するチップ載置領域とは異なるチ
ップ載置領域を次に画像認識を行う対象として選択する画像認識対象選択工程を含む。
The chip inspection method according to claim 8 is the chip inspection method according to claim 7, wherein in the determination step, the inspection target is in a chip mounting area adjacent to the specific direction of the image recognition target chip mounting area. When it is determined that there is a chip that can be, the chip mounting area adjacent to the specific direction is selected as a target for the next image recognition, and in the determination process, the chip mounting area adjacent to the specific direction of the image recognition target chip mounting area is selected. When it is determined that there is no chip that can be inspected in the chip placement area to be selected, an image that selects a chip placement area that is different from the chip placement area adjacent in the specific direction as the next image recognition target A recognition target selection step is included.
本発明では、マトリクス状に並んだ複数のチップ載置領域の中から選択された画像認識対象チップ載置領域及びその画像認識対象チップ載置領域に隣接するチップ載置領域を撮像手段の撮像視野に入れて撮像を行い、得られた画像に基づく画像認識対象チップ載置領域の画像認識を行って、その画像認識対象チップ載置領域内に載置されているチップの検査を行うとともに、得られた画像に基づいて、画像認識対象チップ載置領域に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を行うようになっている。このため、画像認識対象チップ載置領域に隣接するチップ載置領域に検査対象となり得るチップが存在しない場合にはこれが前もって分かることになり、検査対象となり得るチップの存在しないチップ載置領域を画像認識の対象から除外することができるので、チップ載置領域の形成領域の端の部分はもとより、チップ載置領域の形成領域の中央部においてもチップのない部分について画像認識が無駄に行われることを回避することができる。 In the present invention, an imaging field of view of an image recognition target chip mounting area selected from a plurality of chip mounting areas arranged in a matrix and a chip mounting area adjacent to the image recognition target chip mounting area The image recognition target chip placement area is recognized based on the obtained image, and the chip placed in the image recognition target chip placement area is inspected and obtained. Based on the obtained image, it is determined whether or not there is a chip that can be inspected in the chip placement area adjacent to the image recognition target chip placement area. For this reason, if there is no chip that can be inspected in the chip placement area adjacent to the image recognition target chip placement area, this can be known in advance, and the chip placement area in which there is no chip that can be inspected is imaged. Since it can be excluded from the recognition target, not only the end portion of the chip mounting area formation region but also the image recognition is performed wastefully in the central portion of the chip mounting region formation area. Can be avoided.
以下、図面を参照して本発明の実施の形態について説明する。図1において、本実施の形態におけるチップ検査装置1は、複数のチップPに切断された半導体ウェハWが載置されるウェハ載置台10、ウェハ載置台10の上方に設置された撮像手段としてのカメラ11及びウェハ載置台10及びカメラ11の作動制御を行う制御装置12等を備えて成り、例えばピックアップヘッドにより半導体ウェハWからチップPをピックアップして基板(図示せず)に装着するダイボンディング装置等に備えられている。
Embodiments of the present invention will be described below with reference to the drawings. In FIG. 1, a
図1において、ウェハ載置台10はウェハ載置台作動機構13を介して制御装置12によって作動制御がなされ、半導体ウェハWを水平面内(XY面内)で移動させてその位置決めを行う。カメラ11は撮像視野を下方に向けており、カメラ作動機構14を介して制御装置12によって作動制御がなされて合焦及び撮像動作を行う。カメラ11の撮像によって得られた画像データは制御装置12に送られる。
In FIG. 1, operation control of the wafer mounting table 10 is performed by a
図1において、半導体ウェハWの裏面(下面)には粘着シートBSが貼り付けられており、半導体ウェハWの中央部の所定領域(図2中に示すチップ載置領域形成領域R)内には、複数の矩形のチップPが互いに縦横一定間隔をおいたマトリクス状に並んで粘着シートBSに貼り付けられた状態となっている。すなわち、粘着シートBSの上面にはチップPよりもひとまわり大きい矩形のチップ載置領域CRが複数マトリクス状に並び、各チップ載置領域CR内にチップPがひとつずつ載置された状態となっている。但し、このチップ検査装置1が備えられるダイボンディング装置等のピックアップヘッドによってチップ載置領域CRからチップPがピックアップされている場合には、そのチップ載置領域CR内にはチップPは載置されていない。すなわち、チップ載置領域形成領域R内の全てのチップ載置領域CRにチップPが載置された状態となっているわけではない。
In FIG. 1, an adhesive sheet BS is attached to the back surface (lower surface) of the semiconductor wafer W, and in a predetermined region (chip placement region forming region R shown in FIG. 2) in the center of the semiconductor wafer W. In this state, a plurality of rectangular chips P are affixed to the adhesive sheet BS in a matrix with a certain vertical and horizontal interval. That is, a plurality of rectangular chip placement areas CR that are slightly larger than the chips P are arranged in a matrix on the upper surface of the adhesive sheet BS, and one chip P is placed in each chip placement area CR. ing. However, when the chip P is picked up from the chip placement region CR by a pickup head such as a die bonding apparatus provided in the
制御装置12は、ウェハ載置台作動機構13の作動制御を行って、後述する画像認識対象選択部12dにより画像認識対象として選択されたチップ載置領域CR(以下、画像認識対象チップ載置領域CR0と称する)をカメラ11の下方に位置させた後、カメラ11にその画像認識対象チップ載置領域CR0を撮像させる。このときカメラ11の撮像視野11a(図2)内には、画像認識対象チップ載置領域CR0のほか、その画像認識対象チップ載置領域CR0に隣接する周囲(前後左右及び各斜め方向)の8つのチップ載置領域CR(図2において符号CR1〜CR8で示す)それぞれの一部が入るようにする。このため、画像認識対象チップ載置領域CR0を撮像すると、画像認識対象チップ載置領域CR0の全体の画像だけでなく、その画像認識対象チップ載置領域CR0の周囲の8つのチップ載置領域CR1〜CR8それぞれの一部の画像が取得される。
The
制御装置12の記憶部12a(図1)には、各チップPの横方向寸法L1と縦方向寸法L2(図2参照)及び隣接するチップPとの横方向間隔T1と縦方向間隔T2(図2参照)の各データが記憶されており、制御装置12はこれらのデータに基づいて、各チップPの大きさ及び各チップ載置領域CRの大きさを把握できるようになっている。このため制御装置12は、任意の画像認識対象チップ載置領域CR0の中心をカメラ11の撮像視野11aの中央に位置させてカメラ11に撮像を行わせることにより、得られた画像から、画像認識対象チップ載置領域CR0の全部及び画像認識対象チップ載置領域CR0の周囲のチップ載置領域CR1〜CR8それぞれの一部を認識することができる。なお、本実施の形態では説明の便宜上、図1及び図2に示すように、半導体ウェハWのオリエンテーションフラットOFと平行な水平面内方向をX軸方向(横方向)とし、オリエンテーションフラットOFと直交する水平面内方向をY軸方向(縦方向)としている。
The
図1において、制御装置12には上記記憶部12aのほか、検査部12b、判断部12c及び画像認識対象選択部12dが備えられている。検査部12bは、カメラ11の撮像により得られた画像に基づいて画像認識対象チップ載置領域CR0の画像認識を行い、その画像認識対象チップ載置領域CR0内に載置されているチップPに異常が認められないかどうか等の検査を行う。
In FIG. 1, the
制御装置12の判断部12cは、カメラ11の撮像により得られた画像に基づいて、画像認識対象チップ載置領域CR0の特定の方向に隣接するチップ載置領域CR(以下、特定領域CRTと称する)内に検査対象となり得るチップPが存在するか否かの判断を行う。ここで、「特定の方向」とは、半導体ウェハWに対するカメラ11の相対移動方向をいい、本実施の形態ではX軸に沿った一方向をいう。
The
制御装置12の判断部12cは画像認識対象チップ載置領域CR0に隣接するチップ載置領域CR内に検査対象となり得るチップPが存在するか否かの判断を、そのチップ載置領域CRにおいて検出される輝度に基づいて行う。この判断では、例えば、チップ載置領域CRの8割を白が占める場合にはそのチップ載置領域CR内に「ミラーチップあり」とし、チップ載置領域CRの8割を黒が占める場合にはそのチップ載置領域CR内に「チップもミラーチップもなし」とし、これら双方のいずれでもない場合にはそのチップ載置領域CR内に「チップあり」とする。ここでミラーチップとは、半導体ウェハWの一部から成るチップ形状のものではあるが、表面に電子回路が形成されていないものをいい、チップ載置領域形成領域Rを外れて形成された、或いはチップ載置領域形成領域R内に完全に収まっていない半導体ウェハWのチップ形状部分はミラーチップとなる。
The
画像認識対象選択部12dは、判断部12cにより特定領域CRT内に検査対象となり得るチップPが存在すると判断されたときには、その特定領域CRTを次に画像認識を行う対象として選択し、判断部12cにより特定領域CRT内に検査対象となり得るチップPが存在しないと判断されたときには、その特定領域CRTとは異なるチップ載置領域C
Rを次に画像認識を行う対象として選択する。例えば、特定領域CRTの方向(ここではX軸方向)と直交する方向(ここではY軸方向)に位置するチップ載置領域CRを次の画像認識の対象として選択する。
When the
R is selected as a target for next image recognition. For example, the chip placement region CR positioned in the direction (here, the Y axis direction) orthogonal to the direction of the specific region CRT (here, the X axis direction) is selected as the next image recognition target.
次に、このチップ検査装置1により半導体ウェハWのチップPの検査を行う方法(チップ検査方法)の実行手順を図3に示すフローチャート及び図4に示す説明図を用いて説明する。チップPの検査においては、先ず、制御装置12(又はチップ検査装置1のオペレータ)が、最初に画像認識を行う画像認識対象チップ載置領域CR0の選択を行う(図3のステップST1)。この最初に画像認識を行う画像認識対象チップ載置領域CR0は、チップ載置領域形成領域R内の任意の位置のチップ載置領域CRから選択される。
Next, an execution procedure of a method (chip inspection method) for inspecting the chip P of the semiconductor wafer W by the
最初に画像認識を行う画像認識対象チップ載置領域CR0を選択したら、制御装置12は、その選択した画像認識対象チップ載置領域CR0がカメラ11の直下に位置するように半導体ウェハWを移動させる(ステップST2)。そしてカメラ11により、画像認識対象チップ載置領域CR0を含む一定領域(画像認識対象チップ載置領域CR0の全部及び画像認識対象チップ載置領域CR0の周囲のチップ載置領域CR1〜CR8それぞれの一部)の撮像を行う(ステップST3。撮像工程)。
When the image recognition target chip placement region CR0 for performing image recognition is selected for the first time, the
制御装置12は、画像認識対象チップ載置領域CR0を含む一定領域の撮像を行ったら、得られた画像に基づいて画像認識対象チップ載置領域CR0の画像認識を行い、その画像認識対象チップ載置領域CR0内のチップPの検査を行う(ステップST4。検査工程)。このステップST4の検査は前述のように、制御装置12の検査部12bが行う。
When the
制御装置12はチップPの検査が終わったら、カメラ11の撮像により得られた画像に基づいて、画像認識対象チップ載置領域CR0の周囲のチップ載置領域CR1〜CR8のうち、特定領域CRT内に次の検査対象となり得るチップPが存在するか否かの判断を行う(ステップST5。判断工程)。なお、現在画像認識を行っている画像認識対象チップ載置領域CR0にとってどの方向が特定の方向になるかは、現在の半導体ウェハWに対するカメラ11の相対移動方向による。
When the inspection of the chip P is completed, the
上記ステップST5の判断は前述のように、制御装置12の判断部12cが、特定領域CRT内において検出される輝度に基づいて行う。このため、特定領域CRT内に検査対象となり得るチップPが存在するかどうかの判断処理を、その特定領域CRTを画像認識対象チップ載置領域CR0の場合と同様の画像認識を実行する場合に比べて迅速に行うことができる。なお、図4は 特定領域CRTであるチップ載置領域CR1内にチップPがない「チップなし」の状態を示している。
As described above, the determination in step ST5 is performed by the
制御装置12は、ステップST5において、特定領域CRT内にチップPが存在すると判断(「チップあり」と判断)した場合には、その特定領域CRTを次の画像認識対象(画像認識対象チップ載置領域CR0)として選択したうえで(ステップST6)、ステップST2に戻る。これにより、今回画像認識を行った画像認識対象チップ載置領域CR0に続いて、その画像認識対象チップ載置領域CR0から見て特定の方向に1つ隣に位置するチップ載置領域CR(すなわち特定領域CRT)の画像認識がなされ、そのチップ載置領域CR(特定領域CRT)内のチップPの検査が行われる。なお、このステップST6における次の画像認識の対象の選択は、前述のように、制御装置12の画像認識対象選択部12dが行う。
If the
一方、制御装置12は、ステップST5において、特定領域CRT内にチップPが存在しないと判断(「チップなし」或いは「ミラーチップあり」と判断)した場合には、連続スキップ数が所定回数に達しているかどうかの判断を行う(ステップST7)。ここでス
キップとは、現在画像認識を行っている画像認識対象チップ載置領域CR0から見た特定の方向のチップ載置領域CR(すなわち特定領域CRT)の画像認識を実行しないことをいい、連続スキップ数とはスキップを連続して行った回数のことをいう。
On the other hand, when the
制御装置12は、ステップST7において連続スキップ数が予め定めた所定回数(例えば3回)に達していなかった場合には特定領域CRTの画像認識をスキップし、そのスキップした特定領域CRTの特定の方向に隣接するチップ載置領域CR(すなわち特定領域CRTから見た特定領域CRT)を次の画像認識対象として選択し(ステップST8)、このスキップを含めた連続スキップ数を記憶部12aに記憶したうえで(ステップST9)、ステップST2に戻る。これにより、今回画像認識を行った画像認識対象チップ載置領域CR0内のチップPに続いて、その画像認識対象チップ載置領域CR0から見て特定の方向に2つ隣に位置するチップ載置領域CRの画像認識が行われる。そして、この画像認識対象チップ載置領域CR0から見て特定の方向に2つ隣に位置するチップ載置領域CR内にチップPが存在するときにはそのチップPの検査が行われる。
The
一方、制御装置12は、ステップST7で連続スキップ回数が所定回数に達していた場合は、上記のスキップを行わずに、ステップST3で得られた画像に基づいて、現在画像認識を行っている画像認識対象チップ載置領域CR0から見た特定の方向(特定領域CRTのある方向であり、ここではX軸方向)と直交する方向(Y軸方向)にチップ載置領域CRがあるかどうかの判断を行う(ステップST10)。そして、制御装置12は、このステップST10の判断において、現在画像認識を行っている画像認識対象チップ載置領域CR0から見た特定の方向(特定領域CRTのある方向)と直交する方向にチップ載置領域CRがあると判断したときには、その特定領域CRTの方向と直交する方向のチップ載置領域CRを次の画像認識の対象として選択し、特定の方向(すなわち半導体ウェハWに対するカメラ11の相対移動方向)をそれまでの方向とは反対の方向へ反転させる切り替えをしたうえで(ステップST11)、ステップST2に戻る。これにより制御装置12は、カメラ11を用いて、チップ載置領域形成領域R内のチップ載置領域CRを順次個別に画像認識することができる(図4中に示すカメラ11の半導体ウェハWに対する相対移動軌跡TR参照)。なお、ステップST11における次の画像認識の対象の選択は、ステップST6における選択の場合と同様、制御装置12の画像認識対象選択部12dが行う。
On the other hand, if the number of consecutive skips has reached the predetermined number in step ST7, the
以上説明したように、本実施の形態におけるチップ検査装置1は、マトリクス状に並んだ複数のチップ載置領域CRが形成された所定領域(チップ載置領域形成領域R)内の各チップ載置領域CRを順次個別に画像認識することによって、各チップ載置領域CR内に載置されたチップPの検査を行うものであり、チップ載置領域形成領域Rの中から画像認識の対象として選択された画像認識対象チップ載置領域CR0及びその画像認識対象チップ載置領域CR0に隣接するチップ載置領域CRを撮像視野に入れて撮像を行う撮像手段としてのカメラ11と、カメラ11の撮像により得られた画像に基づく画像認識対象チップ載置領域CR0の画像認識を行って、その画像認識対象チップ載置領域CR0内に載置されているチップPの検査を行う検査手段(制御装置12の検査部12b)と、カメラ11の撮像により得られた画像に基づいて、画像認識対象チップ載置領域CR0に隣接するチップ載置領域CR内に検査対象となり得るチップPが存在するか否かの判断を行う判断手段(制御装置12の判断部12c)を備えたものとなっている。
As described above, the
また、本実施の形態におけるチップ検査方法は、上記チップ載置領域形成領域R内の各チップ載置領域CRを順次個別に画像認識することによって、各チップ載置領域CR内に載置されたチップPの検査を行う方法であり、チップ載置領域形成領域Rの中から画像認識の対象として選択した画像認識対象チップ載置領域CR0及びその画像認識対象チップ載置領域CR0に隣接するチップ載置領域CRを撮像手段としてのカメラ11の撮像視野
に入れて撮像を行う撮像工程(ステップST3)と、撮像工程で得られた画像に基づく画像認識対象チップ載置領域CR0の画像認識を行って、その画像認識対象チップ載置領域CR0内に載置されているチップPの検査を行う検査工程(ステップST4)と、撮像工程で得られた画像に基づいて、画像認識対象チップ載置領域CR0に隣接するチップ載置領域CR内に検査対象となり得るチップPが存在するか否かの判断を行う判断工程(ステップST5)を含むものとなっている。
Further, in the chip inspection method according to the present embodiment, each chip placement region CR in the chip placement region formation region R is placed in each chip placement region CR by sequentially recognizing the images individually. This is a method for inspecting a chip P, and an image recognition target chip placement region CR0 selected as an image recognition target from the chip placement region formation region R and a chip placement adjacent to the image recognition target chip placement region CR0. An imaging process (step ST3) in which the placement area CR is placed in the imaging field of view of the
このように本実施の形態におけるチップ検査装置1(チップ検査方法)では、マトリクス状に並んだ複数のチップ載置領域CRの中から選択された画像認識対象チップ載置領域CR0及びその画像認識対象チップ載置領域CR0に隣接するチップ載置領域CRをカメラ11の撮像視野に入れて撮像を行い、得られた画像に基づく画像認識対象チップ載置領域CR0の画像認識を行って、その画像認識対象チップ載置領域CR0内に載置されているチップPの検査を行うとともに、得られた画像に基づいて、画像認識対象チップ載置領域CR0に隣接するチップ載置領域CR内に検査対象となり得るチップPが存在するか否かの判断を行うようになっている。このため、画像認識対象チップ載置領域CR0に隣接するチップ載置領域CRに検査対象となり得るチップPが存在しない場合にはこれが前もって分かることになり、検査対象となり得るチップPの存在しないチップ載置領域CRを画像認識の対象から除外することができるので、チップ載置領域形成領域Rの端の部分はもとより、チップ載置領域形成領域Rの中央部においてもチップのない部分について画像認識が無駄に行われることを回避することができる。
As described above, in the chip inspection apparatus 1 (chip inspection method) according to the present embodiment, the image recognition target chip placement region CR0 selected from the plurality of chip placement regions CR arranged in a matrix and the image recognition target thereof. The chip placement area CR adjacent to the chip placement area CR0 is placed in the imaging field of view of the
また、本実施の形態におけるチップ検査装置1では、カメラ11の撮像により得られた画像に基づいて、画像認識対象チップ載置領域CR0の特定の方向に隣接するチップ載置領域CR内に検査対象となり得るチップPが存在するか否かの判断を行うようになっており、判断手段により、画像認識対象チップ載置領域CR0の特定の方向に隣接するチップ載置領域CR(特定領域CRT)内に検査対象となり得るチップPが存在すると判断されたときには、その特定領域CRTを次に画像認識を行う対象として選択し、判断手段により、特定領域CRT内に検査対象となり得るチップPが存在しないと判断されたときには、その特定領域CRTとは異なるチップ載置領域CRを次に画像認識を行う対象として選択する画像認識対象選択手段(制御装置12の画像認識対象選択部12d)を備えたものとなっている。
Further, in the
また、本実施の形態におけるチップ検査方法では、判断工程において、撮像工程で得られた画像に基づいて、画像認識対象チップ載置領域CR0の特定の方向に隣接するチップ載置領域CR(特定領域CRT)内に検査対象となり得るチップPが存在するか否かの判断を行うようになっており、判断工程において、特定領域CRT内に検査対象となり得るチップPが存在すると判断したときには、その特定領域CRTを次に画像認識を行う対象として選択し、判断工程において、特定領域CRT内に検査対象となり得るチップPが存在しないと判断したときには、その特定領域CRTとは異なるチップ載置領域CRを次に画像認識を行う対象として選択する画像認識対象選択工程を含むものとなっている。 Further, in the chip inspection method according to the present embodiment, in the determination step, the chip placement region CR (specific region) adjacent in the specific direction of the image recognition target chip placement region CR0 based on the image obtained in the imaging step. It is determined whether or not there is a chip P that can be inspected in the CRT), and when it is determined in the determination step that there is a chip P that can be inspected in the specific area CRT, the identification is performed. When the region CRT is selected as the next image recognition target and it is determined in the determination step that there is no chip P that can be inspected in the specific region CRT, a chip placement region CR different from the specific region CRT is selected. Next, an image recognition target selection step for selecting as a target for image recognition is included.
このように本実施の形態では、画像認識対象チップ載置領域CR0から見た特定の方向にあるチップ載置領域CRについてのみ、次に画像認識を行う対象となり得るチップPが存在するか否かの判断を行うようにしているので、画像認識対象チップ載置領域CR0の周囲の8つのチップ載置領域CRの全てについてチップPが存在するか否かの判断を行うようにする場合よりも処理速度を速くすることができ、その分作業効率を向上させることができる。 Thus, in the present embodiment, whether or not there is a chip P that can be subject to image recognition next only for the chip placement region CR in a specific direction as viewed from the image recognition target chip placement region CR0. Therefore, the processing is performed more than the case where it is determined whether or not the chip P exists for all the eight chip placement areas CR around the image recognition target chip placement area CR0. The speed can be increased, and work efficiency can be improved accordingly.
これまで本発明の実施の形態について説明してきたが、本発明は上述の実施の形態に示したものに限定されない。例えば、上述の実施の形態では、画像認識対象チップ載置領域
CR0を含む一定領域の撮像を行うに際し、画像認識対象チップ載置領域CR0に隣接するチップ載置領域CRについてはその一部のみがカメラ11の撮像視野に入るようにしていたが、隣接するチップ載置領域CRについても画像認識対象チップ載置領域CR0と同様、その全体がカメラ11の撮像視野に入るようにしてもよい。
Although the embodiments of the present invention have been described so far, the present invention is not limited to those shown in the above-described embodiments. For example, in the above-described embodiment, when imaging a certain area including the image recognition target chip placement area CR0, only a part of the chip placement area CR adjacent to the image recognition target chip placement area CR0 is included. Although the image pickup field of view of the
また、上述の実施の形態では、画像認識対象チップ載置領域CR0に隣接するチップ載置領域CR内に検査対象となり得るチップPが存在するか否かの判断を、その隣接するチップ載置領域CRにおいて検出される輝度に基づいて行うようになっていたが、必ずしも輝度に基づいて行わなくてもよく、画像認識によって判断してもよい。但し、前述のように、輝度に基づいて判断を行う方が判断処理を迅速に行うことができるという利点がある。 Further, in the above-described embodiment, it is determined whether or not there is a chip P that can be an inspection target in the chip placement region CR adjacent to the image recognition target chip placement region CR0. The determination is made based on the luminance detected in the CR, but it is not always necessary to perform the determination based on the luminance, and may be determined by image recognition. However, as described above, the determination based on the luminance has an advantage that the determination process can be performed quickly.
また、上述の実施の形態では、カメラ11の撮像により得られた画像に基づいて、画像認識対象チップ載置領域CR0の特定の方向に隣接するチップ載置領域CR(特定領域CRT)内に検査対象となり得るチップPが存在するか否かの判断を行うようになっていたが、画像認識対象チップ載置領域CR0の周囲のいずれかの方向に隣接するチップ載置領域CR内に検査対象となり得るチップPが存在するか否かの判断を行い、その結果、いずれかの方向に隣接するチップ載置領域CR内に検査対象となり得るチップPが存在した場合に、そのチップPが存在したチップ載置領域CRを次の画像認識対象とするようにしてもよい。
In the above-described embodiment, the inspection is performed in the chip placement region CR (specific region CRT) adjacent in the specific direction of the image recognition target chip placement region CR0 based on the image obtained by the imaging of the
また、上述の実施の形態では、画像認識対象チップ載置領域CR0を含む一定領域の撮像により得られた画像に基づいて画像認識対象チップ載置領域CR0の画像認識を行い、その画像認識対象チップ載置領域CR0内のチップPの検査(ステップST4)を行った後に、画像認識対象チップ載置領域CR0の周囲のチップ載置領域CR1〜CR8のうち、特定領域CRT内に次の検査対象となり得るチップPが存在するか否かの判断(ステップST5)を行うようになっていたが、これらステップST4とステップST5の順序は逆であってもよい。 In the above-described embodiment, the image recognition target chip mounting region CR0 is image-recognized based on an image obtained by imaging a certain region including the image recognition target chip mounting region CR0, and the image recognition target chip After the inspection of the chip P in the mounting area CR0 (step ST4), among the chip mounting areas CR1 to CR8 around the image recognition target chip mounting area CR0, it becomes the next inspection target in the specific area CRT. Although it is determined whether or not there is a chip P to be obtained (step ST5), the order of these steps ST4 and ST5 may be reversed.
また、上述の実施の形態では、半導体ウェハWに対するカメラ11の相対移動を、カメラ11に対してウェハ載置台10を移動させることによって実現していたが、これとは逆に、ウェハ載置台10に対してカメラ11を移動させる構成としてもよい。
In the above-described embodiment, the relative movement of the
チップ載置領域の形成領域の端の部分はもとより、チップ載置領域の形成領域の中央部においてもチップのない部分について画像認識が無駄に行われることを回避できるようにしたチップ検査装置及びチップ検査方法を提供する。 Chip inspection apparatus and chip capable of avoiding wasteful image recognition not only at the end portion of the chip mounting area formation area but also at the center of the chip mounting area formation area. Provide inspection methods.
1 チップ検査装置
11 カメラ(撮像手段)
11a 撮像視野
12b 制御装置の検査部(検査手段)
12c 制御装置の判断部(判断手段)
12d 制御装置の画像認識対象選択部(画像認識対象選択手段)
R チップ載置領域形成領域(所定領域)
P チップ
CR チップ載置領域
CR0 画像認識対象チップ載置領域
CRT 特定の方向に隣接するチップ載置領域
1
11a Imaging field of
12c Determination unit (determination means) of control device
12d Image recognition target selection unit (image recognition target selection means) of control device
R chip mounting area forming area (predetermined area)
P chip CR chip placement area CR0 Image recognition target chip placement area CRT Chip placement area adjacent in a specific direction
Claims (8)
前記所定領域の中から画像認識の対象として選択された画像認識対象チップ載置領域及びその画像認識対象チップ載置領域に隣接するチップ載置領域を撮像視野に入れて撮像を行う撮像手段と、
撮像手段の撮像により得られた画像に基づく画像認識対象チップ載置領域の画像認識を行って、その画像認識対象チップ載置領域内に載置されているチップの検査を行う検査手段と、
撮像手段の撮像により得られた画像に基づいて、画像認識対象チップ載置領域に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を行う判断手段とを備えたことを特徴とするチップ検査装置。 The chips placed in each chip placement area are inspected by sequentially individually recognizing each chip placement area in a predetermined area where a plurality of chip placement areas arranged in a matrix are formed. A chip inspection device,
An image pickup means for picking up an image recognition target chip placement area selected as an image recognition target from the predetermined area and a chip placement area adjacent to the image recognition target chip placement area in an imaging field;
Inspection means for performing image recognition of an image recognition target chip placement area based on an image obtained by imaging of the image pickup means and inspecting a chip placed in the image recognition target chip placement area;
A determination unit that determines whether or not a chip that can be inspected exists in a chip mounting region adjacent to the image recognition target chip mounting region based on an image obtained by imaging by the imaging unit; A chip inspection apparatus.
前記所定領域の中から画像認識の対象として選択した画像認識対象チップ載置領域及びその画像認識対象チップ載置領域に隣接するチップ載置領域を撮像手段の撮像視野に入れて撮像を行う撮像工程と、
撮像工程で得られた画像に基づく画像認識対象チップ載置領域の画像認識を行って、その画像認識対象チップ載置領域内に載置されているチップの検査を行う検査工程と、
撮像工程で得られた画像に基づいて、画像認識対象チップ載置領域に隣接するチップ載置領域内に検査対象となり得るチップが存在するか否かの判断を行う判断工程とを含むことを特徴とするチップ検査方法。 The chips placed in each chip placement area are inspected by sequentially individually recognizing each chip placement area in a predetermined area where a plurality of chip placement areas arranged in a matrix are formed. A chip inspection method,
An imaging step of performing imaging by placing an image recognition target chip placement area selected as an image recognition target from the predetermined area and a chip placement area adjacent to the image recognition target chip placement area in an imaging field of imaging means When,
An inspection process for performing image recognition of the image recognition target chip mounting area based on the image obtained in the imaging process, and inspecting the chip mounted in the image recognition target chip mounting area;
And a determination step of determining whether or not there is a chip that can be inspected in a chip mounting area adjacent to the image recognition target chip mounting area based on the image obtained in the imaging step. Chip inspection method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121644A JP4992934B2 (en) | 2009-05-20 | 2009-05-20 | Chip inspection apparatus and chip inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121644A JP4992934B2 (en) | 2009-05-20 | 2009-05-20 | Chip inspection apparatus and chip inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272615A JP2010272615A (en) | 2010-12-02 |
JP4992934B2 true JP4992934B2 (en) | 2012-08-08 |
Family
ID=43420424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009121644A Active JP4992934B2 (en) | 2009-05-20 | 2009-05-20 | Chip inspection apparatus and chip inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4992934B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101410218B1 (en) | 2013-06-03 | 2014-06-20 | 주식회사 고영테크놀러지 | Method of detecting an unmounted chip on a substrate |
WO2018127973A1 (en) * | 2017-01-06 | 2018-07-12 | 株式会社Fuji | Mirror die image recognition system |
CN112786509B (en) * | 2021-01-26 | 2024-02-23 | 江苏优普纳科技有限公司 | Positioning system, positioning method and computing equipment |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283983A (en) * | 1996-04-10 | 1997-10-31 | Matsushita Electric Ind Co Ltd | Method and apparatus for picking-up semiconductor chip |
JP4216515B2 (en) * | 2002-03-15 | 2009-01-28 | 株式会社日立ハイテクインスツルメンツ | Die pickup device |
JP4237486B2 (en) * | 2002-12-27 | 2009-03-11 | 芝浦メカトロニクス株式会社 | Pellet pick-up method and pellet bonding apparatus |
JP2007141980A (en) * | 2005-11-16 | 2007-06-07 | Nidec Tosok Corp | Bonding apparatus |
-
2009
- 2009-05-20 JP JP2009121644A patent/JP4992934B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010272615A (en) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4811073B2 (en) | Electronic component mounting apparatus and electronic component mounting method | |
JP7029900B2 (en) | Manufacturing method of die bonding equipment and semiconductor equipment | |
JP7225337B2 (en) | Semiconductor manufacturing equipment and semiconductor device manufacturing method | |
WO2016016933A1 (en) | Component data handling device, component data handling method, and component mounting system | |
JP6498704B2 (en) | Inspection support apparatus and inspection support method | |
JP2007012929A (en) | Method for checking interference of surface mounting machine, device for checking interference, surface mounting machine with the device and mounting system | |
JP4992934B2 (en) | Chip inspection apparatus and chip inspection method | |
JP2008130771A (en) | Component recognition method | |
JP5721476B2 (en) | Electronic component mounting apparatus and electronic component mounting method | |
JP2007214212A (en) | Method, program and device for packaging state determination and packaging method | |
JP5759271B2 (en) | Electronic component mounting equipment | |
JP6785407B2 (en) | Bump electronic component mounting device and bump electronic component mounting method | |
WO2017126025A1 (en) | Mounting apparatus and image processing method | |
JP2011180156A (en) | Electronic component handler and handler | |
JP2007165360A (en) | Electronic part mounting device and electronic part mounting method | |
JP2005107716A (en) | Imaging device, and imaging object moving device with the imaging device | |
JP2008159890A (en) | Method, device and program for recognizing position of mark, and component mounting equipment | |
JP2008139024A (en) | Ic handlers and shuttle for the same | |
JP6715714B2 (en) | Inspection support apparatus and inspection support method | |
TWI351646B (en) | Image capturing for pattern recognition of electro | |
JP4101618B2 (en) | Chip pickup method and chip pickup device | |
JP7139174B2 (en) | IMAGING DEVICE, IMAGING METHOD, POSITIONING DEVICE, AND DIE BONDER | |
JP2008021822A (en) | Electronic component mounting apparatus, method for mounting electronic component, and substrate production method | |
JP2001267335A (en) | Apparatus and method for mounting electronic component | |
JP6420582B2 (en) | Mounting setting device and mounting setting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4992934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |