JP4984724B2 - 発光素子点灯制御装置、及び発光素子点灯制御方法、プログラム - Google Patents

発光素子点灯制御装置、及び発光素子点灯制御方法、プログラム Download PDF

Info

Publication number
JP4984724B2
JP4984724B2 JP2006212719A JP2006212719A JP4984724B2 JP 4984724 B2 JP4984724 B2 JP 4984724B2 JP 2006212719 A JP2006212719 A JP 2006212719A JP 2006212719 A JP2006212719 A JP 2006212719A JP 4984724 B2 JP4984724 B2 JP 4984724B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
lighting
terminal
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006212719A
Other languages
English (en)
Other versions
JP2008042422A (ja
Inventor
諭 渡辺
正人 曽雌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006212719A priority Critical patent/JP4984724B2/ja
Publication of JP2008042422A publication Critical patent/JP2008042422A/ja
Application granted granted Critical
Publication of JP4984724B2 publication Critical patent/JP4984724B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Description

本発明は、各種電子機器に用いられる発光素子点灯制御装置、及び発光素子点灯制御方法、プログラムに関するものである。
従来、発光素子である発光ダイオード(LED)は、例えば表示装置、光通信用光源、各種センサー用光源、照明装置、各種光ディスクのピックアップ用光源、プリンターヘッドとして種々の電子機器に広く用いられている。周知のようにLEDは極性を有しており、供給電流の向きによって点灯、消灯を制御することができる。また、LEDの使用に際し、その駆動回路にPチャンネルMOSトランジスタとNチャンネルMOSトランジスタとからなるインバータ回路を設け、それにLEDを接続することにより、LEDへの供給電流の向きを制御する構成が知られている(例えば下記特許文献1参照。)。
特開平11−291550号公報
しかしながら、上記のように供給電流の向きによって点灯、消灯を制御する構成では、インバータ回路における電力の出力端に接続する側の端子極性(アノード又はカソード)の仕様(接続仕様)が異なる2種類のLEDを使用すると、使用するLEDの種類に応じて点灯状態と消灯状態とが逆転することとなる。係ることから、接続仕様が異なる2種類のLEDを使用する電子機器においては、使用するLEDの種類毎にLEDの駆動回路を個別に設計する必要があり、生産性の向上を阻害する要因となっていた。
本発明は、かかる従来の課題に鑑みてなされたものであり、接続仕様の異なる2種類のLEDが使用される電子機器におけるLEDの駆動回路の共通化を可能する発光素子点灯制御装置、及び発光素子点灯制御方法と、それらの実現に使用されるプログラムを提供することを目的とする。
前記課題を解決するため、請求項1の発明にあっては、請求項1の発明にあっては、所定回路の出力端に接続された発光素子の点灯を制御する発光素子点灯制御装置であって、前記発光素子における所定回路の出力端に接続されている側の端子極性を示す極性情報を該発光素子の点灯要求又は消灯要求が行われた際に取得する極性情報取得手段と、前記発光素子における所定回路の出力端に接続される側の端子極性に各々対応する互いに異なる制御動作のうち、前記極性情報取得手段により取得された極性情報によって示される端子極性に対応する制御動作を選択的に行うことにより、前記点灯要求又は消灯要求に応じた発光素子の点灯を制御する制御手段とを備えたものとした。
また、請求項2の発明にあっては、前記所定回路はインバータ回路であるとともに、前記制御手段における制御動作は、インバータ回路の動作状態を制御する動作であるものとした。
また、請求項3の発明にあっては、前記インバータ回路はPチャンネルMOSトランジスタとNチャンネルMOSトランジスタとから構成され、前記極性情報取得手段は、前記PチャンネルMOSトランジスタと前記NチャンネルMOSトランジスタとがオフ状態にあるときの前記インバータ回路の出力端の電位を前記極性情報として取得するものとした。
また、請求項4の発明にあっては、前記制御手段は、前記PチャンネルMOSトランジスタと前記NチャンネルMOSトランジスタとをオフ状態に制御するとともに、その時点で前記極性情報取得手段により取得された前記インバータ回路の出力端の電位によって端子極性を判別し、判別した端子極性に応じて前記PチャンネルMOSトランジスタ及び前記NチャンネルMOSトランジスタの動作状態を制御することにより、前記発光素子の点灯を制御するものとした。
また、請求項5の発明にあっては、所定回路の出力端に接続された発光素子の点灯を制御する発光素子点灯制御方法であって、前記発光素子における所定回路の出力端に接続されている側の端子極性を示す極性情報を該発光素子の点灯要求又は消灯要求が行われた際に取得する工程と、前記発光素子における所定回路の出力端に接続される側の端子極性に各々対応する互いに異なる制御動作のうち、前記工程で取得した極性情報によって示される端子極性に対応する制御動作を選択的に行うことにより前記点灯要求又は消灯要求に応じた発光素子の点灯を制御する工程とを含む方法とした。
また、請求項6の発明にあっては、所定回路の出力端に接続された発光素子の点灯を制御する発光素子点灯制御装置が有するコンピュータを、前記発光素子における所定回路の出力端に接続されている側の端子極性を示す極性情報を該発光素子の点灯要求又は消灯要求が行われた際に取得する極性情報取得手段と、前記発光素子における所定回路の出力端に接続される側の端子極性に各々対応する互いに異なる制御動作のうち、前記極性情報取得手段により取得された極性情報によって示される端子極性に対応する制御動作を選択的に行うことにより前記点灯要求又は消灯要求に応じた発光素子の点灯を制御する制御手段として機能させるためのプログラムとした。
本発明によれば、接続仕様の異なる2種類のLEDが使用される電子機器において、LEDの駆動回路の共通化が可能となる。
以下、本発明の一実施の形態を図にしたがって説明する。図1(a)、同図(b)は、任意の電子機器に設けられたLEDの駆動回路1の要部を示した回路図である。
この駆動回路1は、仕様が異なる2種類のLED、すなわち図1(a)に示した第1の発光ダイオードL1、又は図1(b)に示した第2の発光ダイオードL2が選択的に接続されるものであり、以下のように構成されている。
すなわち図示した駆動回路1には、PチャンネルMOSトランジスタTp及びNチャンネルMOSトランジスタTnとからなるインバータ回路2が設けられており、そのスイッチング動作により、駆動用電源VDDの電力が第1の発光ダイオードL1、又は第2の発光ダイオードL2に供給、又は遮断される構成である。
前記PチャンネルMOSトランジスタTpは、ソース端子を駆動用電源VDDに接続されており、ドレーン端子をNチャンネルMOSトランジスタTnのドレーン端子に接続されるとともにゲート端子を後述する制御部3に接続されている。また、NチャンネルMOSトランジスタTnは、ゲート端子を前記制御部3に接続されるとともにソース端子をグランドに接続されている。
前記PチャンネルMOSトランジスタTpとNチャンネルMOSトランジスタTnの双方のドレーン端子の接点がインバータ回路2の出力端Aであり、この出力端Aに電流制御用の抵抗Rの一端が接続されている。
また、駆動回路1には第1〜第3の接続端子4a〜4cが設けられている。第1の接続端子4aは、前記PチャンネルMOSトランジスタTpのソース端子と共に駆動用電源VDDに接続されている。第2の接続端子4bは、前記PチャンネルMOSトランジスタTpとNチャンネルMOSトランジスタTnの双方のドレーン端子の接点であるインバータ回路2の出力端Aに電流制御用の抵抗Rを介して接続されている。第3の接続端子4cは、NチャンネルMOSトランジスタTnのソース端子と共にグランドに接続されている。
さらに、上記出力端Aと抵抗Rとの間には、インバータ回路2の出力端の電位(Vo)を検出するための検出ポートBが設けられており、この検出ポートBが前記制御部3と接続されている。
そして、図1(a)に示したように、第1の発光ダイオードL1の使用に際しては、カソード側の端子が第2の接続端子4bに、かつアノード側の端子が第1の接続端子4aにそれぞれ接続され、同図(b)に示したように、第2の発光ダイオードL2の使用に際しては、アノード側の端子が第2の接続端子4bに、かつカソード側の端子が第3の接続端子4cにそれぞれ接続されるようになっている。以下の説明においては、図1(a)に示した接続形態をカソード接続と呼び、同図1(b)に示した接続形態をアノード接続と呼ぶ。
なお、前述した電流制御用の抵抗Rについては、図示した例とは異なり、第1の接続端子4aとPチャンネルMOSトランジスタTpのソース端子との間、及び第3の接続端子4cとグランドとの間にそれぞれ設けられていても構わない。
一方、前記制御部3は、制御情報記憶部31と点灯制御部32と極性情報取得部33とを有している。点灯制御部32は、電子機器全体の動作を制御する図外の制御装置から制御信号として送られてくるLEDの点灯要求、及びLEDの消灯要求に応じて、前述したPチャンネルMOSトランジスタTp及びNチャンネルMOSトランジスタTnの動作状態を制御することにより、第1の発光ダイオードL1、又は第2の発光ダイオードL2の点灯を制御する。
制御情報記憶部31は、制御部32に後述する動作を行わせるための所定のプログラムが記憶されているメモリである。極性情報取得部33は、前記検出ポートBを介してインバータ回路2の出力端Aの電位(Vo)を検出し、その検出結果を点灯制御部32へ送る。なお、極性情報取得部33の具体的な構成については任意であり、また制御部3は、ASIC(Application Specific Integrated Circuit)により構成されていてもよい。
図2は、前述した点灯制御部32の動作内容を示すフローチャートである。以下説明すると、点灯制御部32は、電子機器において主電源が投入されたことに応答して動作を開始し、直ちにステップS1〜S5の初期化処理を行う。
初期化処理では、まずPチャンネルMOSトランジスタTpのゲート電圧をソース電圧やドレーン電圧よりも高い電圧(以下、Hレベル)に制御してPチャンネルMOSトランジスタTpをオフ状態とし、かつNチャンネルMOSトランジスタTnのゲート電圧をソース電圧やドレーン電圧よりも低い電圧(以下、Lレベル)に制御してNチャンネルMOSトランジスタTnをオフ状態とする(ステップS1)。また、その時点で極性情報取得部33により検出されたインバータ回路2の出力端Aの電位(Vo)を確認し(ステップS2)、それが駆動用電源VDDの電位(以下、電源電位)であるか否かを判別する(ステップS3)。
そして、前記出力端Aの電位(Vo)が電源電位であれば(ステップS3でYES)、出力端Aに接続されている側の端子極性がカソードであり、図1(a)に示したように第1の発光ダイオードL1が使用されていると判断し、発光ダイオードの接続形態をカソード接続に設定する(ステップS4)。具体的には接続形態を示すためのフラグの状態を、カソード接続を意味するオン状態とする。
逆に、ステップS3の判別結果がNO、すなわち出力端Aの電位(Vo)がグランドレベルであれば、出力端Aに接続されている側のLEDの端子極性がアノードであり、図1(b)に示したように第2の発光ダイオードL2が接続されている状態であると判断し、LEDの接続形態をアノード接続に設定する(ステップS5)。具体的には、上述したフラグの状態を、アノード接続を意味するオフ状態とする。
そして、以上の初期化処理が終了した後には、電子機器において主電源が切られるまで、ステップS6以降の点灯/消灯処理を繰り返すことにより、使用されている第1の発光ダイオードL1又は第2の発光ダイオードL2を点灯状態又は消灯状態に制御する。
すなわち、点灯要求があったときには(ステップS6がYES)、上述した初期化処理で接続形態をカソード接続に設定していた場合、つまり第1の発光ダイオードL1が使用されている場合においては(ステップS7がYES)、PチャンネルMOSトランジスタTpのゲート電圧をHレベルに制御してPチャンネルMOSトランジスタTpをオフ状態とし、かつNチャンネルMOSトランジスタTnのゲート電圧もHレベルに制御してNチャンネルMOSトランジスタTnをオン状態とすることにより、第1の発光ダイオードL1を点灯させる(ステップS8)。
逆に、初期化処理で接続形態をアノード接続に設定していた場合、つまり第2の発光ダイオードL2が使用されている場合においては(ステップS7がNO)、PチャンネルMOSトランジスタTpのゲート電圧をLレベルに制御してPチャンネルMOSトランジスタTpをオン状態とし、かつNチャンネルMOSトランジスタTnのゲート電圧もLレベルに制御して、NチャンネルMOSトランジスタTnをオフ状態とすることにより、第2の発光ダイオードL2を点灯させる(ステップS9)。
また、消灯要求があったときには(ステップS6でNO、ステップS10がYES)、初期化処理で接続形態をカソード接続に設定していた場合、つまり第1の発光ダイオードL1が使用されている場合においては(ステップS11がYES)、PチャンネルMOSトランジスタTpのゲート電圧をLレベルに制御してPチャンネルMOSトランジスタTpをオン状態とし、かつNチャンネルMOSトランジスタTnのゲート電圧もLレベルに制御してNチャンネルMOSトランジスタTnをオフ状態とすることにより、第1の発光ダイオードL1を消灯させる(ステップS12)。
逆に、初期化処理で接続形態をアノード接続に設定していた場合、つまり第2の発光ダイオードL2が使用されている場合においては(ステップS11がNO)、PチャンネルMOSトランジスタTpのゲート電圧をHレベルに制御して、PチャンネルMOSトランジスタTpをオフ状態とし、かつNチャンネルMOSトランジスタTnの双方のゲート電圧もHレベルに制御してNチャンネルMOSトランジスタTnをオン状態とすることにより、第2の発光ダイオードL2を消灯させる(ステップS13)。
以上のように、本実施の形態においては、インバータ回路2の出力端Aに接続すべき端子の極性が互いに異なる第1の発光ダイオードL1と第2の発光ダイオードL2とのうちのいずれが使用されている場合であっても、それらを要求通りに点灯状態と消灯状態とに制御することができる。
したがって、電子機器において、カソード接続仕様の第1の発光ダイオードL1と、アノード接続仕様の第2の発光ダイオードL2といった仕様の異なる2種類のLEDを使用する場合であっても、使用するLED毎に駆動回路を個別に設計する必要がなく、駆動回路の共通化を可能とすることにより、電子機器の生産性を向上させることができる。
なお、本実施の形態においては、使用されているLEDの種類(接続形態)を電子機器の主電源が投入された時点で判別し、その判別結果を記憶しておくようにしたが、これに限らず、例えば前述したステップS1〜S5の初期化処理を無くし、LEDの種類(接続形態)を新たな点灯要求又は消灯要求がある毎に行うようにしても構わない。すなわち前述したステップS6,S10の直後に、前述したステップS1〜S3の処理をそれぞれ行って接続形態がカソード接続であるか又はアノード接続であるかを判断してもよい。
また、LEDの駆動回路1に、第1の発光ダイオードL1、又は第2の発光ダイオードL2の点灯を制御するための制御部3を設ける場合について説明したが、係る制御部3を廃止するとともに、電子機器全体の動作を制御する制御装置、例えばCUP、及びROM、RAMを含むマイクロコンピュータ等に、図2に示した初期化処理及び点灯/消灯処理を実行させる構成とすることもできる。なお、その場合、ステップS6,S10の判断処理は、LEDの点灯時期であるか否かを判断する処理、及びLEDの消灯時期であるか否かを判断する処理となる。
電子機器におけるLEDの駆動回路の要部を示す回路図である。 点灯制御部の動作内容を示すフローチャートである。
符号の説明
2 インバータ回路
3a〜3c 第1〜第3の接続端子
3 制御部
4a 第1の接続端子
4b 第2の接続端子
4c 第3の接続端子
31 制御情報記憶部
32 制御部
32 点灯制御部
33 極性情報取得部
A 出力端
B 検出ポート
L1 第1の発光ダイオード
L2 第2の発光ダイオード
Tp PチャンネルMOSトランジスタ
Tn NチャンネルMOSトランジスタ
R 抵抗

Claims (6)

  1. 所定回路の出力端に接続された発光素子の点灯を制御する発光素子点灯制御装置であって、
    前記発光素子における所定回路の出力端に接続されている側の端子極性を示す極性情報を該発光素子の点灯要求又は消灯要求が行われた際に取得する極性情報取得手段と、
    前記発光素子における所定回路の出力端に接続される側の端子極性に各々対応する互いに異なる制御動作のうち、前記極性情報取得手段により取得された極性情報によって示される端子極性に対応する制御動作を選択的に行うことにより、前記点灯要求又は消灯要求に応じた発光素子の点灯を制御する制御手段と
    を備えたことを特徴とする発光素子点灯制御装置。
  2. 前記所定回路はインバータ回路であるとともに、
    前記制御手段における制御動作は、インバータ回路の動作状態を制御する動作である
    ことを特徴とする請求項1記載の発光素子点灯制御装置。
  3. 前記インバータ回路はPチャンネルMOSトランジスタとNチャンネルMOSトランジスタとから構成され、
    前記極性情報取得手段は、前記PチャンネルMOSトランジスタと前記NチャンネルMOSトランジスタとがオフ状態にあるときの前記インバータ回路の出力端の電位を前記極性情報として取得する
    ことを特徴とする請求項2記載の発光素子点灯制御装置。
  4. 前記制御手段は、前記PチャンネルMOSトランジスタと前記NチャンネルMOSトランジスタとをオフ状態に制御するとともに、その時点で前記極性情報取得手段により取得された前記インバータ回路の出力端の電位によって端子極性を判別し、判別した端子極性に応じて前記PチャンネルMOSトランジスタ及び前記NチャンネルMOSトランジスタの動作状態を制御することにより、前記発光素子の点灯を制御することを特徴とする請求項3記載の発光素子点灯制御装置。
  5. 所定回路の出力端に接続された発光素子の点灯を制御する発光素子点灯制御方法であって、
    前記発光素子における所定回路の出力端に接続されている側の端子極性を示す極性情報を該発光素子の点灯要求又は消灯要求が行われた際に取得する工程と、
    前記発光素子における所定回路の出力端に接続される側の端子極性に各々対応する互いに異なる制御動作のうち、前記工程で取得した極性情報によって示される端子極性に対応する制御動作を選択的に行うことにより前記点灯要求又は消灯要求に応じた発光素子の点灯を制御する工程と
    を含むことを特徴とする発光素子点灯制御方法。
  6. 所定回路の出力端に接続された発光素子の点灯を制御する発光素子点灯制御装置が有するコンピュータを、
    前記発光素子における所定回路の出力端に接続されている側の端子極性を示す極性情報を該発光素子の点灯要求又は消灯要求が行われた際に取得する極性情報取得手段と、
    前記発光素子における所定回路の出力端に接続される側の端子極性に各々対応する互いに異なる制御動作のうち、前記極性情報取得手段により取得された極性情報によって示される端子極性に対応する制御動作を選択的に行うことにより前記点灯要求又は消灯要求に応じた発光素子の点灯を制御する制御手段と
    して機能させるためのプログラム。
JP2006212719A 2006-08-04 2006-08-04 発光素子点灯制御装置、及び発光素子点灯制御方法、プログラム Expired - Fee Related JP4984724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212719A JP4984724B2 (ja) 2006-08-04 2006-08-04 発光素子点灯制御装置、及び発光素子点灯制御方法、プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212719A JP4984724B2 (ja) 2006-08-04 2006-08-04 発光素子点灯制御装置、及び発光素子点灯制御方法、プログラム

Publications (2)

Publication Number Publication Date
JP2008042422A JP2008042422A (ja) 2008-02-21
JP4984724B2 true JP4984724B2 (ja) 2012-07-25

Family

ID=39176974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212719A Expired - Fee Related JP4984724B2 (ja) 2006-08-04 2006-08-04 発光素子点灯制御装置、及び発光素子点灯制御方法、プログラム

Country Status (1)

Country Link
JP (1) JP4984724B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021100326A1 (ja) * 2019-11-20 2021-05-27 株式会社村田製作所 信号出力装置
JP7481625B2 (ja) 2020-07-03 2024-05-13 株式会社デンソーウェーブ ロボットコントローラ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048341A (ja) * 2002-07-11 2004-02-12 Renesas Technology Corp 半導体集積回路
JP2005269051A (ja) * 2004-03-17 2005-09-29 Sysmex Corp 発光ダイオードの駆動回路
JP2005284895A (ja) * 2004-03-30 2005-10-13 Yaskawa Electric Corp 出力ポート

Also Published As

Publication number Publication date
JP2008042422A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP7272729B2 (ja) 無効画素検出回路、方法および表示装置
US6617801B2 (en) Drive device for a light-emitting panel, and a portable terminal device including a light-emitting panel
US11417252B2 (en) Open circuit detection method and LED display device
ATE537533T1 (de) Elektrolumineszenzanzeigevorrichtung und pixelschaltung dafür
KR101415621B1 (ko) Led 제어 회로 및 led 제어 회로를 위한 방법
JP2005346073A (ja) 電子発光ディスプレイ装置およびその駆動方法
JP2007305929A (ja) Led表示装置及びled照明装置
JP4984724B2 (ja) 発光素子点灯制御装置、及び発光素子点灯制御方法、プログラム
US8710747B2 (en) Voltage detecting device for LED driver
KR20180036133A (ko) 표시 패널 구동 유닛, 이의 구동 방법, 및 이를 포함하는 표시 장치
JP2007171728A (ja) 表示装置および同装置の検査方法
JP2007019363A (ja) 半導体集積回路
JP3928908B2 (ja) 半導体装置
US8996894B2 (en) Method of booting a motherboard in a server upon a successful power supply to a hard disk driver backplane
JP5617525B2 (ja) 照明装置、および電子機器
CN110689849A (zh) 显示面板及其驱动方法、显示装置
TW201338420A (zh) 編碼器輸入裝置
JP6795388B2 (ja) 電圧異常検出回路及び半導体装置
CN101338763A (zh) 具故障侦测功能的风扇
JP2007086631A (ja) 定電流駆動回路
JP6400045B2 (ja) 灯体制御装置及び灯体点灯システム
JP2008153027A (ja) 調光装置
US8531210B2 (en) Monolithic high-side switch control circuits
WO2005064582A3 (en) Circuit and method for driving a light-emitting display
US8665184B2 (en) Driving circuit used for current-driven device and light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4984724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees