JP4982577B2 - プラズマ処理装置および同装置により製造された半導体素子 - Google Patents

プラズマ処理装置および同装置により製造された半導体素子

Info

Publication number
JP4982577B2
JP4982577B2 JP2010032676A JP2010032676A JP4982577B2 JP 4982577 B2 JP4982577 B2 JP 4982577B2 JP 2010032676 A JP2010032676 A JP 2010032676A JP 2010032676 A JP2010032676 A JP 2010032676A JP 4982577 B2 JP4982577 B2 JP 4982577B2
Authority
JP
Japan
Prior art keywords
power
cathode
chamber
plasma processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010032676A
Other languages
English (en)
Other versions
JP2010135835A (ja
Inventor
克史 岸本
裕介 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010032676A priority Critical patent/JP4982577B2/ja
Publication of JP2010135835A publication Critical patent/JP2010135835A/ja
Application granted granted Critical
Publication of JP4982577B2 publication Critical patent/JP4982577B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、プラズマ処理装置および同装置により製造された半導体素子に関するものであり、さらに詳しくは、密封可能なチャンバーの内部における反応性原料ガスのプラズマ放電により、例えば被処理物である基板を処理して半導体素子を製造するために用いられ、プラズマ放電を起こさせる複数対のカソード・アノード電極がチャンバー内に設置されて放電空間が複数存在するプラズマ処理装置、およびこのプラズマ処理装置により製造された半導体素子に関するものである。
従来の一般的なプラズマ処理装置の一種である半導体素子製造装置としては、図4に示す縦型のものが知られている。
図4の半導体素子製造装置では、反応容器としての密封可能な縦型チャンバー3が備わっており、その内部の中央部分に、1つのアノード電極4がチャンバー3の底面に対して略垂直に配置されている。アノード電極4はヒータ5に接触している。このヒータ5は、被処理物であるガラス基板1(基板保持部12で保持されている)を一定温度、例えば100℃〜600℃に加熱するためのものである。この半導体素子製造装置にはさらに、その内部のチャンバー3の側壁寄り部分に、2つのカソード電極2,2がチャンバー3の底面に対して略垂直に配置されている。
この半導体素子製造装置について、より具体的に説明する。すなわち、アノード電極4およびカソード電極2,2は、アノード電極4をカソード電極2,2どうしで挟み込むように(二組のカソード・アノード電極体どうしが対向する状態に)左右方向へ所定間隔を置いて配置されている。そして、ガス導入管(図示略)からチャンバー3内に導入された反応性原料ガスによって、それぞれのアノード電極4とカソード電極2との空間(2つの空間)でプラズマ放電が起きるようにされている。
チャンバー3およびアノード電極4の材料にはステンレス鋼またはアルミニウム合金などが使用され、また、断熱材としてセラミックスなどが使用されている。それぞれのカソード電極2は、基板1に対向するように配置されている。
この半導体素子製造装置においては、複数(2つ)存在する放電空間へ原料ガスを均等に供給してそれぞれの放電空間におけるプラズマ放電を同一条件にするために、放電空間の数と同数である2個の電源8,8と、カソード・アノード電極および電源8,8の間のインピーダンスを整合するための2個のマッチングボックス7,7とを設け、それぞれの電源8とマッチングボックス7とを電力導入線10で接続するのが一般的である。
また、従来のプラズマ処理装置としては、プラズマ化学技術におけるエッチングあるいは蒸着の均一性を改善するようにしたものが知られている(例えば特許文献1を参照)。
米国特許第4,264,393号明細書
この特許文献1に記載された装置では、電源から複数のカソードに対して均等に電力分配を行うために、電源から電力を導入する電力導入線は1つの電源から複数のカソードに分岐されている。
上記のような従来のプラズマ処理装置には、次のようないくつかの問題点がある。
まず、図4に示された装置について説明する。この装置においては、2つの放電空間ごとに電源8とマッチングボックス7とを設け、それぞれの電源8とマッチングボックス7とを電力導入線10で接続するため、当然コスト高になる。
また、並列処理を行う場合、各プロセスは2つの放電空間に対して同一条件であることが必要であるが、電源8,8の機器自体のばらつきがあるため、電力値を同一に設定しても真の投入電力が同じになるとは言えない。そのため、この装置においては、それぞれの放電空間に応じた調整が必要となり、個々の放電に対する制御が非常に煩雑になり、各放電でばらつきが生じやすいという問題がある。
次に、特許文献1に記載された装置について説明する。この装置は、電源からカソードまでの電力導入線の数は放電空間の2分の1になるようにされており、プラズマ放電によってカソードとアノードとの表面に同質の膜ができるという仮定によっている。
しかしながら、実際にはプラズマ処理装置において得られるカソード膜はアノード膜に比べて質が悪いことは周知の事実である。
もし、1つの電源から分岐した電力導入線により各カソードへ電力供給する場合を考えてみると、このような分岐方法で電力を均等配分するためには分岐点ごとに分波器が必要となるばかりか、電源から各カソードへの電力導入線の長さが互いに大きく異なる。
このため、インピーダンスが一定である電力用の同軸ケーブルを使用したと仮定しても、各カソードに供給される電力には相当のばらつきがあると予想できる。その結果、並列処理を想定したこの装置では、各段ごとのばらつきが非常に大きくなる。
本発明は、このような実情に鑑みてなされたものであり、その課題は、チャンバーの内部における反応性原料ガスによりプラズマ放電を起こさせる複数の放電空間に反応性原料ガスを均等に導入することのできる簡便な構造のプラズマ処理装置、およびこのプラズマ処理装置により製造された半導体素子を提供することにある。
本発明の1つの観点によれば、反応性原料ガスが導入される密封可能なチャンバーと、チャンバー内に配設され、原料ガスを介してプラズマ放電させる複数の放電空間を形成する複数対のカソード・アノード電極と、チャンバー外に配設されたプラズマ放電用の電源と、チャンバー外に配設され、カソード・アノード電極および電源の間のインピーダンスを整合するマッチングボックスと、電源からマッチングボックスを経て各カソードまで延びる電力導入線とを備えてなり、電力導入線は、マッチングボックスとカソードとの間で、カソードの数に対応した数に分岐されかつそれらが互いに対称状に延びていることを特徴とするプラズマ処理装置が提供される。
本発明の別の観点によれば、反応性原料ガスが導入される密封可能なチャンバーと、チャンバー内に配設され、原料ガスを介してプラズマ放電させる2n個(nは1以上の整数)の放電空間を形成する2n対のカソード・アノード電極と、チャンバー外に配設されたプラズマ放電用の2n-1個の電源と、チャンバー外に配設され、カソード・アノード電極および電源の間のインピーダンスを整合する2n-1個のマッチングボックスと、電源からマッチングボックスを経て各カソードまで延びる電力導入線とを備えてなり、
電源は、互いに同期されており、電力導入線は、マッチングボックスとカソードとの間で、2本に分岐されかつそれらが互いに対称状に延びていることを特徴とするプラズマ処理装置が提供される。
本発明のさらに別の観点によれば、反応性原料ガスが導入される密封可能なチャンバーと、チャンバー内に配設され、原料ガスを介してプラズマ放電させる複数の放電空間を形成する複数対のカソード・アノード電極と、チャンバー外に配設されたプラズマ放電用の電源と、電源から各カソードまで延びる電力導入線とを備えてなり、電力導入線は、電源とカソードとの間で、カソードの数に対応した数に分岐されかつそれらが互いに対称状に延びていることを特徴とするプラズマ処理装置が提供される。
本発明のもっと別の観点によれば、本発明の1つの観点〜さらに別の観点のいずれか1つによるプラズマ処理装置により製造された半導体素子が提供される。
本発明の1つの観点によるプラズマ処理装置にあっては、電源からマッチングボックスを経て各カソードまで延びる電力導入線が、マッチングボックスとカソードとの間で、カソードの数に対応した数に分岐されかつそれらが互いに対称状に延びているので、特別な調整機構によることなく、チャンバー内における複数の放電空間へ均等な電力供給を行うことができる。
本発明の別の観点によるプラズマ処理装置にあっては、2n-1個の電源は互いに同期されており、電源から2n-1個のマッチングボックスを経て各カソードまで延びる電力導入線が、マッチングボックスとカソードとの間で、2本に分岐されかつそれらが互いに対称状に延びているので、特別な調整機構によることなく、チャンバー内における複数の放電空間へ均等な電力供給を行うことができる。
本発明のさらに別の観点によるプラズマ処理装置にあっては、電源から各カソードまで延びる電力導入線が、電源とカソードとの間で、カソードの数に対応した数に分岐されかつそれらが互いに対称状に延びているので、特別な調整機構によることなく、チャンバー内における複数の放電空間へ均等な電力供給を行うことができる。
本発明のもっと別の観点による半導体素子にあっては、特別な調整機構によることなく、チャンバー内における複数の放電空間へ均等な電力供給を行うことができるプラズマ処理装置を用いるので、低コストで、品質上のばらつきがほとんどない半導体素子を製造することができる。
図1は、本発明の実施の形態1に係るプラズマ処理装置(1電源2分岐)の概略縦断面図である。 図2は、本発明の実施の形態2に係るプラズマ処理装置(1電源4分岐)の概略縦断面図である。 図3は、本発明の実施の形態3に係るプラズマ処理装置(2電源2分岐)の概略縦断面図である。 図4は、従来の一般的な半導体素子製造装置の概略縦断面図である。
本発明のプラズマ処理装置は例えば、複数対のカソード・アノード電極が、4対のカソード・アノード電極からなり、電力導入線が、マッチングボックスとカソードとの間で、2本に分岐された後、それぞれがさらに2本に分岐されていてもよい。このように構成されているときには、特別な調整機構によることなく、チャンバー内の4つの放電空間へ均等な電力供給を行うことができる。
本発明のプラズマ処理装置は例えば、複数対のカソード・アノード電極が、2n対(nは1以上の整数)のカソード・アノード電極からなり、電力導入線が、マッチングボックスとカソードとの間で、2n本に分岐されていてもよい。このように構成されているときには、特別な調整機構によることなく、チャンバー内の2n個の放電空間へ均等な電力供給を行うことができる。
本発明のプラズマ処理装置は例えば、電力導入線が、マッチングボックスとチャンバーとの間で、分岐箇所ごとに配設された筐体に収納されていてもよい。このように構成されているときには、電源が1個の場合における、分岐された電力導入線どうしの間の相互干渉が起きるおそれを防止することができ、電源が複数個の場合における、電源どうしの間および分岐された電力導入線どうしの間の相互干渉が起きるおそれを防止することができる。
本発明のプラズマ処理装置の電源は、周波数が1MHz以上60MHz以下であるのが好ましい。このような電源によれば、電力を投入するカソード電極の形状に関係なく、数メートルの大型電極に対する電力供給を実現することができる。
本発明のプラズマ処理装置は、電力導入線が、銅、アルミニウム、ニッケル、銀、金から、もしくはこれらの金属を主成分とする合金からなるものであるのが好ましい。このような電力導入線によれば、複数本の分岐を行うことによる電力導入線の長尺化に起因するインピーダンスの増加にも十分に対応することができる。
〔実施例〕
以下、プラズマ処理装置を示す3つの実施例に基づいて本発明を詳述する。なお、これらの実施例によって本発明が限定されるものではない。
図1には、実施例1に係るプラズマ処理装置としての半導体素子製造装置の概略縦断面図が示されている。
この半導体素子製造装置では、アノード電極4およびカソード電極2,2は、アノード電極4をカソード電極2,2どうしで挟み込むように左右方向へ所定間隔を置いて配置されている。そして、チャンバー3内に導入された反応性原料ガスによって、それぞれのアノード電極4とカソード電極2,2との空間(2つの放電空間)でプラズマ放電が起きるようにされている。
この半導体素子製造装置について、より具体的に説明する。すなわち、反応容器としての密封可能な縦型チャンバー3があり、その内部中央に、1つのアノード電極4がチャンバー3の底面に対して略垂直に配置されている。アノード電極4の左右両面には、被処理物であるガラス基板1,1が配置されている。
チャンバー3にはステンレス鋼またはアルミニウム合金などが使用され、また、断熱材としてセラミックスなどが使用されている。チャンバー3内にはさらに、基板1,1に対向するようにカソード電極2,2が配置されている。アノード電極4は、ステンレス鋼、アルミニウム合金、カーボンなどの、導電性および耐熱性を備えた材料で製作されている。
基板1,1は、シリコン基板やガラス基板等が一般的であるが、特にこれらに限定されるものではない。ここでは、ガラス基板1,1を用いている。アノード電極4の寸法は、薄膜を形成するためのガラス基板1,1の寸法に合わせて適当な値に決定されている。ここでは、基板1,1の寸法900〜1200mmx400〜900mmに対して、アノード電極4の寸法を1000〜1500mmx600〜1000mmにして設計されている。
アノード電極4にはヒータ5が内蔵されており、このヒータ5によって、アノード電極4は室温〜300℃に加熱制御される。アノード電極4は、ここでは、アルミニウム合金中にシースヒータなどの密閉型加熱装置と熱電対などの密閉型温度センサとを内蔵したものを用いており、室温〜300℃の間で加熱制御される。
カソード電極2,2は、ステンレス鋼やアルミニウム合金などから作られている。ここでは、アルミニウム合金が使用されている。カソード電極2の寸法は、成膜を行う基板1の寸法に合わせて適当な値に設定され、ここでは、1000〜1500mmx600〜1000mmで設計されている。
カソード電極2,2へは、1個のプラズマ励起電源8により電力が供給される。電源8は、AC1.00MHz〜60MHzの周波数で10W〜100kWの電力を使用する。
ここでは、13.56MHz〜60MHzで10W〜10kWが使用されている。
電源8とチャンバー3との間には、カソード・アノード電極2,4および電源8の間のインピーダンスを整合する1個のマッチングボックス7が配設されている。電源8とマッチングボックス7とは1本の電力導入線10で接続されている。
この半導体素子製造装置の複数(2つ)ある放電空間へ電源8から電力を均等に供給するために、電力導入線10は、マッチングボックス7からカソード電極2までの間で2本に分岐され、分岐された部分からは対称に(図1において左右線対称に)延びている。
分岐後に、電力は、カソード接続部に設けられた複数個の電力導入端子を通じて各カソード電極2に投入される。分岐部からカソード接続部までの電力導入線10おのおのの距離は同じになるように構成されているので、配線のインピーダンスは同一になり、電力は等分に分割される。ここで、マッチングボックス7とチャンバー3との間における電力導入線10は、マッチングボックス7とチャンバー3との間に配設された1個の筐体6の中に収納されている。
以上のように構成された半導体素子製造装置において、原料ガスを所定の流量および圧力でカソード電極2,2とアノード電極4との間隙に充填し、カソード電極2,2とアノード電極4とに高周波電力を印加することで、カソード電極2,2とアノード電極4との間にグロー放電領域(プラズマ放電領域)を発生させた。そして、基板1,1の表面に非晶質の膜または結晶性の膜を形成することができた。
また、各放電空間内で成膜された膜は、同じ成膜速度で同じ膜質であることから、同等の放電空間が形成できたことが結論づけられる。
以上のように構成された実施例1に係る半導体素子製造装置によれば、1つのチャンバー3内に放電空間が2つあり、1個の電源8から各カソード電極2,2に導入するための電力導入線10は、マッチングボックス7とカソード電極2,2との間で2本に分岐されており、さらに分岐部からカソード電極2,2までは対称状に延びている。したがって、特別な調整機構によることなく、2つの放電空間へ均等な電力供給を行うことが可能になり、半導体薄膜あるいは光学的薄膜を用いた太陽電池、TFT、感光体などの半導体素子を低コストでしかも効率よく得ることができる。
また、電力導入線10は、マッチングボックス7とチャンバーとの間で筐体6に収納されているので、分岐された電力導入線10どうしの間の相互干渉が起きるおそれを防止することができる。
図2には、実施例2に係るプラズマ処理装置としての半導体素子製造装置の概略縦断面図が示されている。
密封可能なチャンバー3の内部に、4対のカソード・アノード電極2,4がチャンバー3の底面に対して略垂直に配置されている。そして、チャンバー3内に導入された反応性原料ガスによって、アノード電極4とカソード電極2との空間(4つの放電空間)でプラズマ放電が起きるようにされている。この図では、簡略化のためにカソード・アノード電極2,4が4対にされているが、特にこれに限定されるものではない。アノード電極4は、ステンレス鋼、アルミニウム合金、カーボンなどの、導電性および耐熱性を備えた材料で製作されている。
それぞれのアノード電極4の左側面には、被処理物であるガラス基板1が配置されている。基板1は、シリコン基板やガラス基板等が一般的であるが、特にこれらに限定されるものではない。ここでは、ガラス基板1を用いている。
アノード電極4の寸法は、薄膜を形成するためのガラス基板1の寸法に合わせて適当な値に決定されている。ここでは、基板1の寸法900〜1200mmx400〜900mmに対して、アノード電極4の寸法を1000〜1500mmx600〜1000mmにして設計されている。
アノード電極4にはヒータ5が内蔵されており、このヒータ5によって、アノード電極4は室温〜300℃に加熱制御される。アノード電極4は、ここでは、アルミニウム合金中にシースヒータなどの密閉型加熱装置と熱電対などの密閉型温度センサとを内蔵したものを用いており、室温〜300℃の間で加熱制御される。
カソード電極2は、ステンレス鋼やアルミニウム合金などから作られている。ここでは、アルミニウム合金が使用されている。カソード電極2の寸法は、成膜を行う基板1の寸法に合わせて適当な値に設定され、ここでは、1000〜1500mmx600〜1000mmで設計されている。
カソード電極2へは、1個のプラズマ励起電源8により電力が供給される。電源8は、AC1.00MHz〜60MHzの周波数で10W〜100kWの電力を使用する。ここでは、13.56MHz〜60MHzで10W〜10kWが使用されている。
電源8とチャンバー3との間には、カソード・アノード電極2,4および電源8の間のインピーダンスを整合する1個のマッチングボックス7が配設されている。電源8とマッチングボックス7とは1本の電力導入線10で接続されている。
この半導体素子製造装置の複数(4つ)ある放電空間へ電源8から電力を均等に供給するために、電力導入線10は、マッチングボックス7からチャンバー3までの間で、2本に分岐され、その後、さらに同様に2本に分岐されている。分岐された部分からは対称に(図2において左右線対称に)延びている。
分岐後に、電力は、カソード接続部に設けられた複数個の電力導入端子を通じて各カソード電極2に投入される。分岐部からカソード接続部までの電力導入線10おのおのの距離は同じになるように構成されているので、配線のインピーダンスは同一になり、電力は等分に分割される。ここで、マッチングボックス7とチャンバー3との間における電力導入線10は、マッチングボックス7とチャンバー3との間に配設された大小3個の筐体6の中に収納されている。
これにより、電力導入線10のキャパシタンスを同じにすることで、配線のインピーダンスを同一にすることができる。
以上のように構成された実施例2に係る半導体素子製造装置において、原料ガスを所定の流量および圧力でカソード電極2とアノード電極4との間隙に充填し、カソード電極2とアノード電極4とに高周波電力を印加することで、カソード電極2とアノード電極4との間にグロー放電領域(プラズマ放電領域)を発生させた。そして、基板1の表面に非晶質の膜または結晶性の膜を形成することができた。
また、この半導体素子製造装置によれば、1つのチャンバー3内に放電空間が4つあり、1個の電源8から各カソード電極2に導入するための電力導入線10は、マッチングボックス7とカソード電極2との間で2本に分岐された後にそれぞれがさらに2本に分岐されており、分岐部からカソード電極2までは対称状に延びている。したがって、特別な調整機構によることなく、4つの放電空間へ均等な電力供給を行うことが可能になり、半導体薄膜あるいは光学的薄膜を用いた太陽電池、TFT、感光体などの半導体素子を低コストでしかも効率よく得ることができる。
さらに、電力導入線10は、マッチングボックス7とチャンバー3との間で3個の筐体6に収納されているので、分岐された電力導入線10どうしの間の相互干渉が起きるおそれを防止することができる。
図3には、実施例3に係るプラズマ処理装置としての半導体素子製造装置の概略縦断面図が示されている。
密封可能なチャンバー3の内部に、4対のカソード・アノード電極2,4がチャンバー3の底面に対して略垂直に配置されている。そして、チャンバー3内に導入された反応性原料ガスによって、アノード電極4とカソード電極2との空間(4つの放電空間)でプラズマ放電が起きるようにされている。この図では、簡略化のためにカソード・アノード電極2,4が4対にされているが、特にこれに限定されるものではない。アノード電極4は、ステンレス鋼、アルミニウム合金、カーボンなどの、導電性および耐熱性を備えた材料で製作されている。
それぞれのアノード電極4の左側面には、被処理物であるガラス基板1が配置されている。基板1は、シリコン基板やガラス基板等が一般的であるが、特にこれらに限定されるものではない。ここでは、ガラス基板1を用いている。
アノード電極4の寸法は、薄膜を形成するためのガラス基板1の寸法に合わせて適当な値に決定されている。ここでは、基板1の寸法900〜1200mmx400〜900mmに対して、アノード電極4の寸法を1000〜1500mmx600〜1000mmにして設計されている。
アノード電極4にはヒータ5が内蔵されており、このヒータ5によって、アノード電極4は室温〜300℃に加熱制御される。アノード電極4は、ここでは、アルミニウム合金中にシースヒータなどの密閉型加熱装置と熱電対などの密閉型温度センサとを内蔵したものを用いており、室温〜300℃の間で加熱制御される。
カソード電極2は、ステンレス鋼やアルミニウム合金などから作られている。ここでは、アルミニウム合金が使用されている。カソード電極2の寸法は、成膜を行う基板1の寸法に合わせて適当な値に設定され、ここでは、1000〜1500mmx600〜1000mmで設計されている。
カソード電極2へは、2個のプラズマ励起電源9により電力が供給される。それぞれの電源9は、AC1.00MHz〜60MHzの周波数で10W〜100kWの電力を使用する。ここでは、13.56MHz〜60MHzで10W〜10kWが使用されている。
電源9,9とチャンバー3との間には、カソード・アノード電極2,4および電源9,9の間のインピーダンスを整合する2個(2n個(nは1以上の整数)でn=1の場合)のマッチングボックス7が配設されている。それぞれの電源9とそれぞれのマッチングボックス7とは1本の電力導入線10で接続されている。
この半導体素子製造装置の複数(4つ)ある放電空間へ電源9,9から電力を均等に供給するために、それぞれの電力導入線10は、マッチングボックス7からカソード電極2までの間で2本に分岐されている。分岐された部分からは対称に(図3において左右線対称に)延びている。
電源9,9どうしの間に設けられた高周波発生器11は2個の電源9,9に共有のものであり、各電源9,9での振幅を同期させている。ここで、各電力線の配線のインピーダンスを同じにするために、それぞれのマッチングボックス7とチャンバー3との間における電力導入線10は、それぞれのマッチングボックス7とチャンバー3との間に配設された1個の筐体6の中に収納されている。これにより、配線のキャパシタンスを同じにすることで、配線のインピーダンスを同一にできるとともに、電源9,9どうしの間での干渉を起こすことなく電力供給をすることができる。
分岐後に、電力は、複数個の電力導入端子を通じて各カソード2に電力投入される。分岐部からカソード接続部までのおのおのの距離は同じなので、ここでも配線のインピーダンスは同一になり、この結果、電力は等分に分割される。
以上のように構成された半導体素子製造装置において、反応性ガスを所定の流量および圧力でカソード電極2とアノード電極4との間隙に充填し、カソード電極2とアノード電極4とに高周波電力を印加することで、カソード電極2とアノード電極4との間にグロー放電領域(プラズマ放電領域)を発生させた。そして、基板1上に、非晶質の膜または結晶性の膜を形成することができた。また、各放電空間内で成膜された膜は、同じ成膜速度で同じ膜質であることから、同等の放電空間が形成できたことが結論づけられる。
以上のように構成された実施の形態3に係る半導体素子製造装置によれば、1つのチャンバー3内に放電空間が4つあり、2個の電源9,9から各カソード電極2に導入するための電力導入線10は、それぞれのマッチングボックス7とカソード電極2との間で2本に分岐されており、分岐部からカソード電極2までは対称状に延びている。したがって、特別な調整機構によることなく、4つの放電空間へ均等な電力供給を行うことが可能になり、半導体薄膜あるいは光学的薄膜を用いた太陽電池、TFT、感光体などの半導体素子を低コストでしかも効率よく得ることができる。
さらに、電力導入線10は、それぞれのマッチングボックス7とチャンバーとの間で筐体6に収納されているので、電源9,9どうしの間および分岐された電力導入線10どうしの間の相互干渉が起きるおそれを防止することができる。
1 基板
2 カソード
3 チャンバー
4 アノード
5 ヒータ
6 筐体
7 マッチングボックス
8 プラズマ励起電源(高周波発生器含む)
9 プラズマ励起電源(高周波発生器含まず)
10 電力導入線
11 高周波発生器
12 基板保持部

Claims (7)

  1. 反応性原料ガスが導入される密封可能な1つのチャンバーと、
    前記チャンバー内に配設され、前記原料ガスを介してプラズマ放電させる複数の放電空間を形成するように、放電面を鉛直にして配設された複数のカソード電極および複数のアノード電極と、
    前記チャンバー外に配設された高周波発生器と、
    前記チャンバー外に配設された、前記高周波発生器にて同期される2つ以上の、高周波発生器を含まないプラズマ放電用の電源と、
    前記チャンバー外に配設され、前記各電源ごとに設けられかつ前記カソード電極および前記各電源の間のインピーダンスを整合する複数のマッチングボックスと、
    前記電源から前記マッチングボックスを経て前記各カソード電極まで延びる電力導入線とを備えてなり、
    前記電力導入線は、前記マッチングボックスそれぞれと前記カソード電極との間で前記カソード電極の数に対応した数に分岐されかつそれらが互いに対称に延びるとともに、前記チャンバーの上壁側より、前記チャンバー上壁に対向する前記各カソード電極の面に接続され、かつ、前記複数のマッチングボックスそれぞれと前記チャンバーとの間で、該マッチングボックスごとに配設された筐体に収納されていることを特徴とする、プラズマ処理装置。
  2. 前記複数のカソード電極は、4つの前記カソード電極からなり、前記電力導入線は、2つの前記マッチングボックスと前記カソード電極との間で、2本に分岐されている、請求項1に記載のプラズマ処理装置。
  3. 前記電力導入線は、前記マッチングボックスと前記複数のカソード電極との間で2n本に分岐されており(nは1以上の整数)、2n本の前記カソード電極と接続されている、請求項1に記載のプラズマ処理装置。
  4. 前記電力導入線は、前記マッチングボックスと前記チャンバーとの間で、分岐箇所ごとに配設された筐体に収納されている、請求項1〜3のいずれか1つに記載のプラズマ処理装置。
  5. 前記電源は、前記高周波発生器より入力される高周波の周波数が1MHz以上60MHz以下である、請求項1〜4のいずれか1つに記載のプラズマ処理装置。
  6. 前記電力導入線は、銅、アルミニウム、ニッケル、銀、金から、もしくはこれらの金属を主成分とする合金からなる、請求項1〜5のいずれか1つに記載のプラズマ処理装置。
  7. 請求項1〜6のいずれか1つに記載のプラズマ処理装置により製造された半導体素子。
JP2010032676A 2010-02-17 2010-02-17 プラズマ処理装置および同装置により製造された半導体素子 Expired - Fee Related JP4982577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010032676A JP4982577B2 (ja) 2010-02-17 2010-02-17 プラズマ処理装置および同装置により製造された半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010032676A JP4982577B2 (ja) 2010-02-17 2010-02-17 プラズマ処理装置および同装置により製造された半導体素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005006605A Division JP2006196681A (ja) 2005-01-13 2005-01-13 プラズマ処理装置および同装置により製造された半導体素子

Publications (2)

Publication Number Publication Date
JP2010135835A JP2010135835A (ja) 2010-06-17
JP4982577B2 true JP4982577B2 (ja) 2012-07-25

Family

ID=42346723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010032676A Expired - Fee Related JP4982577B2 (ja) 2010-02-17 2010-02-17 プラズマ処理装置および同装置により製造された半導体素子

Country Status (1)

Country Link
JP (1) JP4982577B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173711A (ja) * 1987-12-28 1989-07-10 Shimadzu Corp 薄膜形成装置
JPH01305513A (ja) * 1988-06-03 1989-12-08 Nec Corp プラズマcvd装置
JP3002294B2 (ja) * 1991-07-23 2000-01-24 旭化成マイクロシステム株式会社 プラズマcvdによる絶縁膜の形成方法
JPH08172054A (ja) * 1994-12-19 1996-07-02 Mitsubishi Electric Corp プラズマcvd方法、その装置およびそれを用いた半導体装置の製法
JP2004022638A (ja) * 2002-06-13 2004-01-22 Toppan Printing Co Ltd プラズマ処理装置

Also Published As

Publication number Publication date
JP2010135835A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP2006196681A (ja) プラズマ処理装置および同装置により製造された半導体素子
JP2006196677A (ja) プラズマ処理装置および同装置により製造された半導体素子
CN101632330B (zh) 等离子体处理装置、供电装置及等离子体处理装置的使用方法
US20070144440A1 (en) Plasma producing method and apparatus as well as plasma processing apparatus
JP4185483B2 (ja) プラズマ処理装置
WO2009142138A1 (ja) プラズマ処理装置
JP5377749B2 (ja) プラズマ生成装置
JP4936297B2 (ja) プラズマ処理装置およびプラズマ処理方法ならびに半導体素子
TW202233888A (zh) 石墨烯之低溫電漿增強化學氣相沉積的方法與設備
CN101336467B (zh) 等离子体加工装置和等离子体加工方法
JP4982577B2 (ja) プラズマ処理装置および同装置により製造された半導体素子
JP2014518591A (ja) 基板に半導体材料を蒸着させる熱線方法及びその方法を実施するための装置
JPS63190173A (ja) プラズマ処理方法
JP4890313B2 (ja) プラズマcvd装置
JP7005367B2 (ja) ボロン系膜の成膜方法および成膜装置
JP5393667B2 (ja) プラズマ処理装置、それを用いた成膜方法およびエッチング方法
JP4290207B2 (ja) 半導体素子製造装置および半導体素子製造方法
JP4981387B2 (ja) 薄膜製造装置及び太陽電池の製造方法
KR101358858B1 (ko) 정전척 장치 및 이를 구비한 기판 처리 장치
KR20090115309A (ko) 히터 장치 및 기판 처리 장치 그리고 이를 이용한 기판처리 방법
JP4594770B2 (ja) プラズマcvd装置
KR20090073272A (ko) 레이저 빔이 결합된 용량 결합 전극을 이용한 기판 처리방법
JP5445903B2 (ja) 薄膜形成装置
JP2013140918A (ja) プラズマ処理装置
JP2013143287A (ja) プラズマ処理装置およびプラズマ処理方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees