JPH08172054A - プラズマｃｖｄ方法、その装置およびそれを用いた半導体装置の製法 - Google Patents

Abstract

(57)【要約】 【目的】 複数枚の基板に同時に同じ薄膜を成膜するば
あいに、基板間で均質、かつ、均一な厚さの成膜をする
ことができるプラズマＣＶＤ方法およびその装置を提供
する。 【構成】 反応室１内に複数組の電極対２、３と４、５
を備え、該複数組の電極対に印加される高周波電力の電
力量または整合条件を独立に制御可能なプラズマＣＶＤ
装置を用いたプラズマＣＶＤ方法であって、前記複数組
の電極対のそれぞれの電極間のプラズマ発光強度を検出
し、該複数組の電極対のそれぞれのプラズマ発光量を比
較し、該それぞれのプラズマ発光強度が等しくなるよう
に前記高周波電力の電力量および／または整合条件を調
整しながら成膜する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体膜や絶縁膜などの
薄膜を成膜するプラズマＣＶＤ方法、その装置およびそ
れを用いた半導体装置の製法に関する。さらに詳しく
は、一つの反応室内で複数枚の基板に同じ膜を同一の厚
さで均質に形成するプラズマＣＶＤ方法、その装置およ
びそれを用いた半導体装置の製法に関する。

【０００２】

【従来の技術】半導体装置の製造工程の中で半導体膜や
絶縁膜などを簡単に成膜する方法として、反応室内に原
料ガスを導入し、室内に設けられた高周波電極（以下、
ＲＦ電極という）と接地電極からなる一対の平行平板電
極間に高周波電力を印加し、該電極間でプラズマグロー
放電を起させて原料ガスを分解し、接地電極上に設けら
れた基板上に堆積させて成膜するプラズマＣＶＤ方法が
用いられている。

【０００３】半導体装置、とくに液晶表示装置などに用
いられ薄膜トランジスタなどの成膜工程では処理量が非
常に多く、１つの反応室内に複数組の電極対を設け、そ
れぞれの組の電極対の一方の接地電極に基板を配置して
一度に複数枚の基板への成膜を同時に行なうようになっ
ている。このばあい堆積膜厚が厚くなると、電極板およ
び反応室壁からの膜はがれが発生するため、定期的に電
極部材交換を含めた定期クリーニングを行う。部材交換
を行うことによって、機械的に微妙なずれが生じて、電
極間距離の変化などにより、電極間容量が変化し、それ
ぞれの平行平板電極にかかる実効的な高周波電力が変化
する。

【０００４】高周波電力が異なると、半導体薄膜やチッ
化ケイ素膜などの絶縁膜などの形成速度と水素結合状
態、膜応力などの膜質が変化する。とくに同一反応室内
で複数組の平行平板電極で複数枚の基板に同時に成膜す
ると、膜厚および膜質の均一性が損なわれる。

【０００５】このような問題を解決するため、たとえば
特開昭６０−２０２９２９号公報には複数組の電極対に
それぞれ独立して高周波電力を印加できるようにし、個
々の電極対ごとの成膜厚さの均一化を図る装置が開示さ
れている。

【０００６】また、実開昭６３−２９９２７号明細書に
は両面に電極を有する、いわゆる両面電極タイプで両電
極間の整合をとるため、バリコンなどの整合素子を個々
の電極に直列に設けて２組の電極対に供給する高周波電
力を調整するとともに、さらに放電開始の均一化などを
図って薄膜の品質や特性を均一化するため、２組の電極
対のそれぞれ高周波電力が印加される側の電極（ＲＦ電
極）同士をコイルにより接続し、両電力の自己バイアス
電圧を一定にする技術が開示されている。

【０００７】一方、特開昭６０−２５２２６号公報に
は、反応室内に１組の電極対が設けられたプラズマＣＶ
Ｄ装置において、電極間のプラズマグロー放電により発
生するプラズマ放電光を検出するセンサを設け、そのセ
ンサの出力に応じて電源を制御し、プラズマグロー放電
の安定化を図る装置が開示されている。

【０００８】

【発明が解決しようとする課題】前述の定期的なクリー
ニングにより部品交換が行われたり、電極表面などに不
均一に被膜が形成されると反応室内での複数組の電極対
間に微妙な差が生じ、電極に印加される高周波電力が一
定でもプラズマグロー放電が一定とならず、複数枚の基
板に同時に行う成膜の厚さや膜質が一定とならず、均一
な成膜がえられないという問題がある。

【０００９】また、プラズマ放電光を検出して電極に印
加する高周波電力を調整する装置では、半導体膜などの
成膜された厚さにより成膜圧力、ガス流量などの成膜条
件が微妙に変り発光強度も変るため、電極対が１組のば
あいにはそのプラズマ放電光に応じて電極に印加される
高周波電力を調整して成膜厚さをコントロールすること
ができるが、反応室内に複数組の電極対を有するプラズ
マＣＶＤ装置では、最初に生じた膜厚のズレにより成膜
条件が変るため、個々の電極対でのプラズマ放電光を検
出して個々の電極対への供給電力を調整しても成膜条件
を等しくすることができず、また複数組間での供給電力
の制御は非常に困難となり、各電極対間で完全に均質で
膜厚の同じ成膜がえられず、各基板間での成膜の品質が
バラツクという問題がある。

【００１０】本発明はこのような問題を解決して、複数
枚の基板に同時に同じ薄膜を成膜するばあいに、複数枚
の基板間で均質、かつ、均一な厚さの成膜をすることが
できるプラズマＣＶＤ方法およびその装置を提供するこ
とを目的とする。

【００１１】本発明の他の目的は、薄膜トランジスタな
どの半導体装置を大量に製造するばあいに、各半導体装
置の薄膜の性質や厚さを均一にして品質の揃った半導体
装置を製造する方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明のプラズマＣＶＤ
方法は、反応室内に複数組の電極対を備え、該複数組の
電極対に印加される高周波電力の電力量または整合条件
を独立に制御可能なプラズマＣＶＤ装置を用いたプラズ
マＣＶＤ方法であって、前記複数組の電極対のそれぞれ
の電極間のプラズマ発光強度を検出し、該複数組の電極
対のそれぞれのプラズマ発光量を比較し、該それぞれの
プラズマ発光強度が等しくなるように前記高周波電力の
電力量および／または整合条件を調整しながら成膜する
ことを特徴とする。

【００１３】本発明のプラズマＣＶＤ装置は、反応室内
に複数組の電極対が設けられ、該複数組の電極対のそれ
ぞれに独立して高周波電力を印加する高周波電源と、前
記複数組の電極対のそれぞれについて電極間のプラズマ
発光強度を検出する複数個のセンサと、該複数個のセン
サの出力をそれぞれ比較し該センサの出力が等しくなる
ように前記複数組の電極対に印加する高周波電力の電力
量および／または整合条件を制御する制御装置とが設け
られている。

【００１４】前記複数組の電極対のそれぞれに別個の高
周波電源が設けられ、前記制御装置により前記別個の高
周波電源が制御されて前記複数組の電極対のそれぞれに
独立して高周波電力が印加されてもよい。

【００１５】また、前記複数組の電極対に共通の高周波
電源が設けられ、該高周波電源からの高周波電力がそれ
ぞれ独立の整合素子を介して前記複数組の電極対のそれ
ぞれに印加され、前記制御装置により前記整合素子が制
御されて前記複数組の電極対のそれぞれに独立して高周
波電力が印加されてもよい。

【００１６】本発明の半導体装置の製法は、少なくとも
プラズマＣＶＤ法による成膜工程を有する半導体装置の
製法であって、前記プラズマＣＶＤ法による成膜工程を
請求項１記載の方法により成膜するものである。

【００１７】

【作用】本発明のプラズマＣＶＤ方法によれば、複数組
の電極対のプラズマ発光を検出し、比較するとともにそ
の差に応じて各電極対に印加する高周波電力の制御がな
され、常に各電極対でのプラズマ発光強度が等しくなる
ように調整されるため、各電極対に設けられる基板への
成膜がすべて均質で、かつ、均一な膜厚としてえられ
る。

【００１８】また本発明のプラズマＣＶＤ装置によれ
ば、複数組の電極対が設けられたＣＶＤ装置の各々の電
極対ごとにそれぞれの電極間のプラズマ発光強度を検出
するセンサが設けられるとともに、それぞれのセンサか
らの出力を比較してそれぞれの電極に印加される高周波
電力を制御する制御装置が設けられているため、各電極
対でのプラズマ発光強度が等しくなるように調整され
る。その結果、各電極対に設けられた基板に成膜される
薄膜は均質で均一な膜厚となり、品質の揃った成膜がえ
られる。

【００１９】請求項３記載の装置によれば、各電極対ご
とに独立して高周波電極を印加することができるＲＦ電
源を有するため、制御装置による制御により印加する高
周波電力が調整され、各電極対でのプラズマ発光強度を
等しくすることができる。

【００２０】また、請求項４記載の装置によれば、各電
極対ごとに独立して整合素子が設けられ、制御装置によ
り整合条件が調整されるため、各電極対でのプラズマ発
光強度を等しくすることができる。

【００２１】本発明の半導体装置の製法によれば、たと
えば薄膜トランジスタの非晶質半導体膜やチッ化ケイ素
などの絶縁膜などを前述のプラズマＣＶＤ方法により成
膜するため、大量生産するばあいにも均一な厚さで均質
な成膜をすることができ、一定の品質で安定した半導体
装置がえられる。

【００２２】

【実施例】つぎに図面を参照しながら本発明のプラズマ
ＣＶＤ方法、その装置およびそれを用いた半導体装置の
製法について説明する。

【００２３】半導体装置のうち、たとえばＩＣなどはシ
リコン基板上に単結晶の半導体層がエピタキシャル成長
されたり、酸化ケイ素やチッ化ケイ素などの絶縁膜やポ
リシリコン膜などがプラズマＣＶＤ法により成膜され、
フォトリソグラフィ技術によるパターニング、不純物導
入、電極膜のスパッタリングおよびパターニングなどに
より製造される。また、液晶表示装置などの各画素のス
イッチング素子として使用される薄膜トランジスタなど
は、たとえばガラス基板上にゲート電極の形成、ゲート
絶縁膜、半導体膜、コンタクト層などの積層およびパタ
ーニング、ソース電極、ドレイン電極などの形成、保護
膜の成膜など薄膜の成膜とパターニングの繰り返しによ
り製造される。この薄膜トランジスタの半導体膜や絶縁
膜などは通常プラズマＣＶＤ法により製造され、以下の
具体的なプラズマＣＶＤ方法の実施例は、この半導体膜
や絶縁膜の成膜方法を例にとり説明する。

【００２４】［実施例１］図１は本発明のプラズマＣＶ
Ｄ装置の一実施例である非晶質半導体膜製造装置を示
す。１は反応室で、内部にはＲＦ電極２、４と接地電極
３、５からなる二対の平行平板電極２、３および４、５
がそれぞれ一定の間隔で対向して設置されている。６、
７は非晶質半導体膜やチッ化ケイ素膜などを堆積する基
板で、基板ホルダーの役割を兼ねた接地電極３、５に保
持されている。８、９は電極２、３および４、５間に高
周波電力を印加するＲＦ電源、１０、１１は電極２、３
および４、５間でのプラズマグロー放電の発光強度を反
応室１に設けた光透過窓１２、１３を通して検出する光
センサー、１６は光センサー１０、１１の出力を比較す
る比較器を有するとともに、その差または比に応答して
作動し、前記発光強度が等しくなるようにＲＦ電源８、
９の出力電力を制御する制御装置である。

【００２５】基板６、７上に非晶質半導体薄膜またはチ
ッ化ケイ素膜などを堆積するには、反応室１内を排気ポ
ンプにより一定の真空度に到達するまで排気したのち、
原料ガスを反応室内に流量を制御して導入する。こうし
て、原料ガスにより反応室１内を一定の真空度に保持し
た状態で、平行平板電極２、３間および４、５間にＲＦ
電源８、９により高周波電力を印加して両電極間でプラ
ズマグロー放電をさせ、原料ガスを分解する。両電極
２、３間および４、５間に供給される高周波電力の整合
条件は、両電極間の容量により変化するので、反応室内
の定期クリーニングなどで電極部材の交換を行う。この
交換時などに両電極２、３と４、５間の容量に変化が生
じると、それぞれの電極にかかる実効電力の大きさが異
なり、基板６、７に堆積される非晶質半導体膜やチッ化
ケイ素膜などの形成速度すなわち膜厚と膜質にずれが生
じる。

【００２６】しかし、本発明の装置では、プラズマグロ
ー放電の発光強度を検知する光センサー１０、１１およ
び制御装置１６が設けられているので、その働きによ
り、プラズマグロー放電の発光強度の差よりフィードバ
ックをかけて、ＲＦ電源８、９の出力電力をそれぞれ独
立に制御することができる。そのため、それぞれの電極
間において、常時等しい整合条件で原料ガスが分解し、
非晶質半導体薄膜やチッ化ケイ素膜などの形成速度すな
わち膜厚と膜質を各電極対間で均一にして形成すること
ができる。

【００２７】図２はＳｉラジカルの発光強度（波長４１
４ｎｍ）と非晶質シリコン膜の堆積レートの関係を示
す。図２に示されるように、プラズマの発光強度と膜の
形成速度とはほぼ比例関係にある。そのため、プラズマ
発光強度を検出することにより膜の形成速度を制御する
ことができる。プラズマ発光は透過窓から光ファイバー
を通して、透過フィルターで特定の波長領域の光を選択
し、光センサーで検出した。光センサーとして光電子増
倍管を使用することにより、検出感度が非常に高いた
め、制度の高い発光状態を検知することができる。その
結果、より一層均一な成膜をうることができる。この検
知された発光強度はＲＦ電源８、９を制御する制御装置
１６に送られ、発光強度の比較結果をＲＦ電源８、９側
にフィードバックして増幅制御することにより、電極に
印加される高周波電力を制御し膜厚および膜質を均一に
することができる。

【００２８】［実施例２］図３は本発明のプラズマＣＶ
Ｄ装置の他の実施例である非晶質半導体膜製造装置を示
す。１は反応室で、内部にはＲＦ電極となる両面電極２
およびそれに対向して設けられる接地電極３および５が
それぞれ一定の間隔で対向して設置され、平行平板電極
になっている。６、７は非晶質半導体膜またはチッ化ケ
イ素膜などを堆積する基板で、基板ホルダーの役割を兼
ねた接地電極３、５に保持されている。８は両電極２、
３間および２、５間に高周波電力を印加するＲＦ電源、
１０、１１は両電極２、３間および２、５間でのプラズ
マグロー放電の発光強度を反応室１に設けた光透過窓１
２、１３を通して検出する光センサー、１４、１５は電
極間容量を制御するために設置された可変コンデンサー
などの整合素子、１６は光センサー１０、１１の出力を
比較する比較器を有するとともに、その差または比に応
答して作動し、前記発光強度が等しくなるように整合素
子１４、１５である可変コンデンサーの容量を制御する
制御装置である。

【００２９】前記実施例１で示したのと同様に、基板
６、７上に非晶質半導体薄膜やチッ化ケイ素膜を堆積す
るばあい、平行平板電極である両電極２、３間および
２、５間にＲＦ電源８により高周波電力を印加して両電
極間にプラズマグロー放電をさせ、原料ガスを分解す
る。両電極２、３間および２、５間に供給される高周波
電力の整合条件は、両電極間の容量により変化するの
で、反応室内の定期クリーニングなどで電極部材の交換
を行い、両電極２、３間と２、５間の容量に変化が生じ
ると、それぞれの電極にかかる実効電力の大きさが異な
り、基板６、７に堆積される非晶質半導体薄膜やチッ化
ケイ素膜の形成速度すなわち膜厚と膜質にズレが生じ
る。

【００３０】しかし、本発明の装置では、プラズマグロ
ー放電の発光強度を検知する光センサー１０、１１およ
び制御装置１６の働きにより、プラズマグロー放電の発
光強度をフィードバックして、整合素子１４、１５であ
る可変コンデンサーの容量を制御するので、それぞれの
電極間において、常時等しい整合条件で原料ガスを分解
し、非晶質半導体薄膜やチッ化ケイ素膜などの形成速度
すなわち膜厚と膜質を各基板間で均一にすることができ
る。

【００３１】

【発明の効果】以上のように本発明のプラズマＣＶＤ方
法によれば、反応室内に複数組の平行平板電極対を備え
たプラズマＣＶＤ装置において、プラズマグロー放電の
発光強度を受光検知して比較対比し、この比較値により
ＲＦ電源の出力るあいは可変コンデンサーなどの整合素
子を制御しているので、複数の電極対の実効高周波出力
を均一化して、従来よりも同時成膜基板間の膜厚および
膜質の均一性を高めることができる。

【００３２】また、本発明のプラズマＣＶＤ装置によれ
ば、複数組の電極対のそれぞれにプラズマ発光強度を検
出するセンサが設けられ、それぞれのセンサの出力を比
較して電極対に印加される高周波電力および／または整
合素子を制御する制御装置が設けられているので、各電
極対間のプラズマ発光の強度をそろえることができ、均
一な膜厚や膜質の薄膜がえられる。その結果、これらの
薄膜が成膜される半導体装置などの特性も一定化し、製
品間でのバラツキが少ない信頼性の高い製品がえられ
る。

【００３３】さらに本発明の半導体装置の製法によれ
ば、前述のプラズマＣＶＤ方法によりえられる非晶質半
導体薄膜やチッ化ケイ素膜などを用いて薄膜トランジス
タなどの半導体装置を製造しているので、トランジスタ
などの半導体特性を均一化することができ、薄膜トラン
ジスタを用いた液晶表示装置などの特性を安定化させる
ことができる。

【図面の簡単な説明】

【図１】 本発明のプラズマＣＶＤ装置の一実施例の断
面説明図である。

【図２】 ラジカル発光強度と非晶質半導体膜の堆積レ
ートの関係を示す図である。

【図３】 本発明のプラズマＣＶＤ装置の他の実施例の
断面説明図である。

【符号の説明】

１ 反応室、２ ＲＦ電極、３ 接地電極、４ ＲＦ電
極、５ 接地電極、８ＲＦ電源、９ ＲＦ電源、１０
光センサー、１１ 光センサー、１４ 整合素子、１５
整合素子、１６ 制御装置。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 反応室内に複数組の電極対を備え、該複
   数組の電極対に印加される高周波電力の電力量または整
   合条件を独立に制御可能なプラズマＣＶＤ装置を用いた
   プラズマＣＶＤ方法であって、前記複数組の電極対のそ
   れぞれの電極間のプラズマ発光強度を検出し、該複数組
   の電極対のそれぞれのプラズマ発光量を比較し、該それ
   ぞれのプラズマ発光強度が等しくなるように前記高周波
   電力の電力量および／または整合条件を調整しながら成
   膜するプラズマＣＶＤ方法。
2. 【請求項２】 反応室内に複数組の電極対が設けられ、
   該複数組の電極対のそれぞれに独立して高周波電力を印
   加する高周波電源と、前記複数組の電極対のそれぞれに
   ついて電極間のプラズマ発光強度を検出する複数個のセ
   ンサと、該複数個のセンサの出力をそれぞれ比較し該セ
   ンサの出力が等しくなるように前記複数組の電極対に印
   加する高周波電力の電力量および／または整合条件を制
   御する制御装置とが設けられてなるプラズマＣＶＤ装
   置。
3. 【請求項３】 前記複数組の電極対のそれぞれに別個の
   高周波電源が設けられ、前記制御装置により前記別個の
   高周波電源が制御されて前記複数組の電極対のそれぞれ
   に独立して高周波電力が印加される請求項２記載のプラ
   ズマＣＶＤ装置。
4. 【請求項４】 前記複数組の電極対に共通の高周波電源
   が設けられ、該高周波電源からの高周波電力がそれぞれ
   独立の整合素子を介して前記複数組の電極対のそれぞれ
   に印加され、前記制御装置により前記整合素子が制御さ
   れて前記複数組の電極対のそれぞれに独立して高周波電
   力が印加される請求項２記載のプラズマＣＶＤ装置。
5. 【請求項５】 少なくともプラズマＣＶＤ法による成膜
   工程を有する半導体装置の製法であって、前記プラズマ
   ＣＶＤ法による成膜工程を請求項１記載の方法により成
   膜する半導体装置の製法。