JP4978586B2 - 半導体レーザ素子の製造方法 - Google Patents

Description

本発明は、半導体レーザ素子の製造工程中、半導体基板上に付着するダスト、パーティクル等によって発生する結晶欠陥を積極的に除去して、市場への不良流出を抑制できる半導体レーザ素子の製造方法に関するものである。

ＡｌＧａＩｎＰ系材料を用いた半導体レーザ素子は、光ピックアップや各種レーザ光源として広く利用されている。
半導体基板上に複数のＡｌＧａＩｎＰ層をエピタキシャル成長して半導体レーザ素子を得る際に、半導体基板の処理過程で、この半導体基板上にダストやパーティクルなどが付着することがあり、この付着したダストやパーティクル上にエピタキシャル成長を行うと、結晶欠陥を生じる。
特許文献１には、これを防止することについての対策が記載されている。

特許文献１に記載されている半導体レーザ素子の製造方法は、以下に説明する工程を有する。
まず、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition法）を用いて、ＧａＡｓ基板上にｎ型ＡｌＧａＩｎＰクラッド層と、活性層と、ｐ型ＡｌＧａＩｎＰクラッド層と、ｐ型ＧａＡｓコンタクト層とを順次積層する。
次に、この積層されたＧａＡｓ基板の酸又はアルカリ洗浄を行う。この際、ｐ型ＧａＡｓコンタクト層からＧａＡｓ基板に達するピット状凹部が生じた場合に、このピット状凹部内を絶縁膜で覆う一方、ｐ型ＧａＡｓコンタクト層上に絶縁膜マスクを形成する。この後、絶縁膜マスクで覆われた以外のｐ型ＧａＡｓコンタクト層上に電流ブロッキング層を形成する。
このピット状凹部内を絶縁膜で覆うのは、絶縁状態を維持して、短絡現象の発生を防止するものである。
特開２０００−３４０８８８号公報

しかしながら、酸又はアルカリ洗浄で結晶欠陥部分が除去されない場合には、ピット状凹部が形成されないので絶縁膜を形成することができず、短絡現象を防止することができない。
また、この結晶欠陥は、半導体レーザ素子の寿命を低下させるといった問題を生じさせる。

この対策として、ＧａＡｓ基板上に形成された複数の半導体レーザ素子を切り出し、これらの個々について寿命試験を行って、選別することが考えられるが、寿命試験は、１０００時間程度を必要としており、その全てについて行うことはできない。
このため、不良な半導体レーザ素子が市場に出回ってしまうという問題を生じる。

そこで、本発明は、上記のような問題点を解消するためになされたもので、半導体基板上に付着したダストやパーティクルによって発生する結晶欠陥部を積極的に除去して、市場への不良流出を抑制できる半導体レーザ素子の製造方法を提供することを目的とする。

本発明は、半導体基板（１）上に第１導電型ＡｌＧａＩｎＰクラッド層（３）と、活性層４と、第１の第２導電型ＡｌＧａＩｎＰクラッド層（５）と、第２の第２導電型ＡｌＧａＩｎＰクラッド層（７）と、第２導電型ＧａＩｎＰ中間層（８）と、第２導電型ＧａＡｓコンタクト層（９）とを順次積層する積層工程と、
前記半導体基板（１）上又は前記積層工程の途中に付着するパーティクルに対応して各層に亘って形成された結晶欠陥部（１０、１１）の先端部（１１Ａ）が、前記第２導電型ＧａＡｓコンタクト層（９）よりも上方に突き出た状態の前記第２導電型ＧａＡｓコンタクト層（９）上にフォトレジスト（１２）を塗布する塗布工程と、
前記フォトレジスト（１２）のアッシングを行って、前記フォトレジスト（１２）から前記結晶欠陥部（１０、１１）の先端部（１１Ａ）を露出させる先端部露出工程と、
前記フォトレジスト（１２）から露出した前記結晶欠陥部（１０、１１）を前記先端部（１１Ａ）から前記半導体基板（１）に達するまでエッチングを行って、凹部（１３）を形成する欠陥層除去工程と、
前記第２導電型ＧａＡｓコンタクト層（９）上にマスク（１４）を形成し、このマスク（１４）で覆われた部分以外の前記第２導電型ＧａＡｓコンタクト層（９）と前記第２導電型ＧａＩｎＰ中間層および前記第２の第２導電型ＡｌＧａＩｎＰクラッド層（５）をエッチングして、リッジ部（１５）を形成するリッジ部形成工程と、
前記マスク（１４）で覆われた部分以外に第１導電型ＧａＡｓ電流ブロック層（１６）を形成する電流ブロック層形成工程と
を有することを特徴とする半導体レーザ素子の製造方法を提供する。

本発明の構成によれば、半導体基板上に付着したダストやパーティクルによって発生する結晶欠陥部を積極的に除去して、市場への不良流出を抑制できる半導体レーザ素子を得ることができる。

以下に本発明の実施の形態に係る半導体レーザ素子の製造方法について図１及び図２を用いて説明する。
図１は、本発明の実施の形態の半導体レーザ素子の製造方法の（積層工程）〜（ＧａＡｓ電流ブロック層形成工程）を示す断面図である。
図２は、本発明の実施の形態の半導体レーザ素子の製造方法の（電極形成工程）を示す断面図である。

（積層工程）
予め、ＧａＡｓ基板１上には、パーティクルＰが付着しているとする。
図１（Ａ）に示すように、ＭＯＣＶＤ法により、ＧａＡｓ基板１上にｎ型ＧａＩｎＰバッファ層２と、ｎ型ＡｌＧａＩｎＰクラッド層３と、ＧａＩｎＰ歪多重量子井戸活性層４と、ｐ型ＡｌＧａＩｎＰ第１クラッド層５と、ｐ型ＡｌＧａＩｎＰエッチングストップ層６と、ｐ型ＡｌＧａＩｎＰ第２クラッド層７と、ｐ型ＧａＩｎＰ中間層８と、ｐ型ＧａＡｓコンタクト層９とを順次積層する。
次に、スピンコート法により、ｐ型ＧａＡｓコンタクト層９上にフォトレジスト１２を塗布する。
ｐ型ＧａＩｎＰ中間層８は、ｐ型ＡｌＧａＩｎＰ第２クラッド層７とｐ型ＧａＡｓコンタクト層９との間のバンドギャップの違いによるポテンシャル障壁を緩和するための層である。
この際、パーティクルＰが付着しているＧａＡｓ基板１上には、ｎ型ＧａＩｎＰバッファ層２〜ｐ型ＧａＩｎＰ中間層８に形成されたＡｌＧａＩｎＰとＧａＩｎＰとからなるＡｌＧａＩｎＰ系欠陥部１０と、ｐ型ＧａＡｓコンタクト層９に形成されたＧａＡｓ欠陥部１１とが積層され、パーティクルＰに対応するＧａＡｓ欠陥部１１の部分は、ｐ型ＧａＡｓコンタクト層９よりも上方に突き出て先端部１１Ａを有している。
ｐ型ＡｌＧａＩｎＰエッチングストップ層６は、後述するリッジ部１５を形成する際、エッチングを確実に停止させるべく設けられている。

（ＧａＡｓ欠陥部の先端部露出工程）
図１（Ｂ）に示すように、フォトレジスト１２のアッシングを行って、ＧａＡｓ欠陥部１１の先端部１１Ａのみを露出させる。

（ＧａＡｓ欠陥部除去工程）
図１（Ｃ）に示すように、ＡｌＧａＩｎＰとＧａＡｓとを選択的にエッチングする燐酸と過酸化水素水と水とからなる燐酸系エッチング系の選択エッシング液を用いて、露出したＧａＡｓ欠陥部１１を除去して、ＡｌＧａＩｎＰ系欠陥部１０を露出させる。
この後、フォトレジスト１２を除去する。

（ＡｌＧａＩｎＰ系欠陥部除去工程）
図１（Ｄ）に示すように、塩酸（２５℃での濃度３８％）の選択エッチング液を用いて、露出しているＡｌＧａＩｎＰ系欠陥部１０をｎ型ＧａＡｓ基板１に達するまでエッチングを行って除去して、凹部１３を形成する。
この際、ｎ型ＧａＡｓ基板１上に付着したパーティクルＰは除去される。

（リッジ部形成工程）
図１（Ｅ）に示すように、ｐ型ＧａＡｓコンタクト層９上に誘電体マスク１４を形成し、この誘電体マスク１４で覆われた以外のｐ型ＧａＡｓコンタクト層９からｐ型ＡｌＧａＩｎＰエッチングストップ層６に達するまでエッチングを行ってリッジ部１５を形成する。

（電流ブロック層形成工程）
図１（Ｆ）に示すように、ＭＯＣＶＤ法により、ｐ型ＡｌＧａＩｎＰエッチングストップ層６上、リッジ部１５の両側面及び凹部１３から露出したＧａＡｓ基板１上にｎ型ＧａＡｓ電流ブロック層１６を形成する。

（電極形成工程）
この後、図２に示すように、フッ酸（２０℃で濃度５０％）を用いて、誘電体マスク１４を選択的に除去した後、リッジ部１５及びｎ型ＧａＡｓ電流ブロック層１６上にｐ型電極１７を形成し、積層方向と反対側のｎ型ＧａＡｓ基板２にｎ型電極１８を形成して半導体レーザ素子を作製する。

以上のように、本発明の実施の形態によれば、フォトレジスト１２からＧａＡｓ欠陥部１１の先端部１１Ａを露出させ、この先端部１１Ａからｎ型ＧａＡｓ基板１に達するまでエッチングを行って、凹部１３を形成した後、半導体レーザ素子を作製するので、パーティクルに起因する結晶欠陥部を確実に除去できる。
凹部１３が形成された半導体レーザ素子は、通電時に凹部１３で短絡現象を生じ、一般的な半導体レーザ検査器で容易に検出できる。
このため、不良の恐れを孕んだ半導体レーザ素子の市場への流出を防ぐことができる。

なお、ｎ型ＧａＡｓ電流ブロック層１６のキャリア濃度は、短絡現象が生じやすいように３．０×１０¹⁸ｃｍ^-3にすると良い。
ダストについてもパーティクルと同様である。また、積層工程の途中にパーティクルやダストが付着した場合も同様である。
リッジ部１５を形成する際、ｐ型ＡｌＧａＩｎＰ第１クラッド層５を一定厚さ保つようにエッチングを制御できる場合には、ｐ型ＡｌＧａＩｎＰエッチングストップ層６は不要である。この場合、リッジ部１５は、ｐ型ＡｌＧａＩｎＰ第１クラッド層５上に形成される。
また、ｎ型ＧａＩｎＰバッファ層２は、ｎ型ＡｌＧａＩｎＰクラッド層３の結晶性を良好にすべく形成されるものであり、ｎ型ＡｌＧａＩｎＰクラッド層３の結晶性が良好に形成できる場合には不要である。

本発明の実施の形態の半導体レーザ素子の製造方法の（積層工程）〜（ｎ型ＧａＡｓ電流ブロック層形成工程）を示す断面図である。 本発明の実施の形態の半導体レーザ素子の製造方法の（電極形成工程）を示す断面図である。

符号の説明

１…ｎ型ＧａＡｓ基板、２…ｎ型ＧａＩｎＰバッファ層、３…ｎ型ＡｌＧａＩｎＰクラッド層、４…ＧａＩｎＰ多重量子井戸活性層、５…ｐ型ＡｌＧａＩｎＰ第１クラッド層、６…ｐ型ＡｌＧａＩｎＰエッチングストップ層、７…ｐ型ＡｌＧａＩｎＰ第２クラッド層、８…ｐ型ＧａＩｎＰ中間層、９…ｐ型ＧａＡｓコンタクト層、１０…ＡｌＧａＩｎＰ系欠陥部、１１…ＧａＡｓ欠陥部、１２…フォトレジスト、１３…凹部、１４…誘電体マスク、１５…リッジ部、１６…ｎ型ＧａＡｓ電流ブロック層、１７…ｐ型電極、１８…ｎ型電極

Claims (1)

1. 半導体基板上に、第１導電型ＡｌＧａＩｎＰクラッド層と、活性層と、第１の第２導電型ＡｌＧａＩｎＰクラッド層と、第２の第２導電型ＡｌＧａＩｎＰクラッド層と、第２導電型ＧａＩｎＰ中間層と、第２導電型ＧａＡｓコンタクト層とを順次積層する積層工程と、
   前記半導体基板上又は前記積層工程の途中に付着するパーティクルに対応して各層に亘って形成された結晶欠陥部の先端部が、前記第２導電型ＧａＡｓコンタクト層よりも上方に突き出た状態の前記第２導電型ＧａＡｓコンタクト層上にフォトレジストを塗布する塗布工程と、
   前記フォトレジストのアッシングを行って、前記フォトレジストから前記結晶欠陥部の先端部を露出させる先端部露出工程と、
   前記フォトレジストから露出した前記結晶欠陥部を前記先端部から前記半導体基板に達するまでエッチングを行って、凹部を形成する欠陥層除去工程と、
   前記第２導電型ＧａＡｓコンタクト層上にマスクを形成し、このマスクで覆われた部分以外の前記第２導電型ＧａＡｓコンタクト層と前記第２導電型ＧａＩｎＰ中間層および前記第２の第２導電型ＡｌＧａＩｎＰクラッド層をエッチングして、リッジ部を形成するリッジ部形成工程と、
   前記マスクで覆われた部分以外に第１導電型ＧａＡｓ電流ブロック層を形成する電流ブロック層形成工程と
   を有することを特徴とする半導体レーザ素子の製造方法。

Images