JP4971501B2 - 再構築可能な磁気論理回路配列体、および再構築可能な磁気論理回路配列体の製造方法および動作方法 - Google Patents

再構築可能な磁気論理回路配列体、および再構築可能な磁気論理回路配列体の製造方法および動作方法 Download PDF

Info

Publication number
JP4971501B2
JP4971501B2 JP2010517267A JP2010517267A JP4971501B2 JP 4971501 B2 JP4971501 B2 JP 4971501B2 JP 2010517267 A JP2010517267 A JP 2010517267A JP 2010517267 A JP2010517267 A JP 2010517267A JP 4971501 B2 JP4971501 B2 JP 4971501B2
Authority
JP
Japan
Prior art keywords
magnetic
logic circuit
circuit array
magnetic field
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010517267A
Other languages
English (en)
Other versions
JP2010534434A (ja
Inventor
ヘインク フォルカー
マイナース ディルク
ライス ギュンター
シュマルホルスト ヤン
エーレスマン アルノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitaet Kassel
Universitaet Bielefeld
Original Assignee
Universitaet Kassel
Universitaet Bielefeld
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universitaet Kassel, Universitaet Bielefeld filed Critical Universitaet Kassel
Publication of JP2010534434A publication Critical patent/JP2010534434A/ja
Application granted granted Critical
Publication of JP4971501B2 publication Critical patent/JP4971501B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H03K19/168—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using thin-film devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Logic Circuits (AREA)

Description

本発明は、請求項１の上位概念に記載の再構築可能な磁気論理回路配列体と、請求項４０および４６の上位概念に記載の再構築可能な磁気論理回路配列体の製造方法および動作方法とに関する。
トランジスタをベースとし現在最も使用されている論理ゲートでは、それぞれ特定の関数を実行するためだけに適した種々の論理関数を、多数の論理スイッチング素子によってシミュレートしなければならない。典型的には、このような論理スイッチング素子は現在、いわゆるＣＭＯＳ技術で形成され、論理スイッチング素子を流れる電流が、信号レベルによって相応の論理を形成する。ＣＭＯＳ技術のこのようなスイッチング素子の欠点は、電流が回路内に存在する間しかスイッチング論理の結果が得られず、電流が遮断された後はスイッチング論理の結果は自動的に失われ、スイッチング素子の固定的な論理関数においても同様であることだ。
このような欠点を解消するための有望なアプローチに、磁気抵抗素子（ＭＲ）をベースとする複数の磁気的スイッチング素子の小さな配列体を使用する再構築可能な論理回路がある。このような論理回路は、出力値がたとえばいわゆるＭＲＡＭ技術（Magnetic Random Access Memory）においてすでに技術的に使用されているような不揮発性の出力値であるという付加的な利点を有する［１］。
このような記憶デバイスの大部分は、いわゆる交換バイアス効果が重要な役割を果たす磁気抵抗素子をベースとする。
すでに早い段階で、いわゆる交換バイアス効果（ＥＢ）によって、強磁性材料（ＦＭ材料）の磁気特性を所期のように変化させるのを可能にする効果が発見されている。ＦＭ材料のヒステリシスループは通常は外部磁界の０点に対して対称的であるが、ＦＭ材料が反磁性材料（ＡＦＭ材料）に接触すると、該ＦＭ材料のヒステリシスループは０点からシフトする。このヒステリシスループのシフトが十分に大きい場合、ＡＦＭ材料との磁気的な相互作用が生じ、ＦＭ材料には、０磁界において安定的な磁化方向が１つだけ残る。ＦＭ材料の磁化方向においてこのような異方性はＡＦＭ材料との交換相互作用によって引き起こされるので、両構成間のこのようなエネルギー差を交換異方性と称する。強磁性とはここでは、材料の磁気モーメントが平行に配向され、この平行な配向によって臨界温度（キュリー温度）を下回る温度で自然磁化が生じている状態を指す。強磁性物質の特徴は、残留磁気が発生することと、再磁化のヒステリシス振舞いが発生することである。反強磁性の場合、臨界温度（いわゆるネール温度）を下回る温度では磁気モーメントは相互に逆平行に配向されて相殺される。
強磁性体および反強磁性体から成るシステムにおいて、該強磁性体のキュリー温度が反強磁性体のネール温度を上回り、該システムが磁界中で製造されるかまたは磁界中でブロッキング温度を下回って冷却されることにより、このような交換シフトが発生する。その際に強磁性体が示すヒステリシス曲線は、磁界軸でシフトされる。すなわち、強磁性体は内部シフト磁界にさらされているかのように振舞う。このようなシフト磁界の原因は、境界面で生じる反強磁性スピンと強磁性スピンとの交換結合である。それゆえ、交換シフトとも称される。基本的には、このような交換シフトの発生は以下のように説明することができる。システムがネール温度を上回ると、反強磁性スピンが自由に可動になり、ＦＭとＡＦＭとの境界面において、たとえば外部磁界によって配向された強磁性体のスピンに対して平行に配向される。ここでシステムをネール温度より低い温度まで冷却すると、反強磁性スピンは「フリーズ」し、逆に外部磁界が除去されると、反強磁性スピンは再び交換結合によって、強磁性体に対して内部シフト磁界のように作用するようになる。
強磁性体および反強磁性体から成るシステムの多くでは、ＡＦＭのネール温度はＦＭのキュリー温度より格段に低い。このようなシステムを外部磁界内で、または磁化されたＦＭによって反強磁性体のブロッキング温度より低い温度に冷却すると、交換バイアスが発生する。すなわちヒステリシス曲線のシフトが発生する。たいていはこのことは、ヒステリシスの拡幅とともに発生する。現在はそのために、とりわけ薄膜システムを使用する。薄膜システムでは、成長パラメータ（界面粗度、粒度、配向）をより良好に制御することができ、このような薄膜システムは用途に対して一義的により関連づけされる。
磁気抵抗素子を技術的に転用するための手段は種々存在する。２つの強磁性層を非磁性金属によって分離すると、巨大磁気抵抗システム（Giant-Magneto-Resistance-System (GMR)）が得られる。このようなシステムでは、層平面に対して垂直または平行な電気抵抗は、両強磁性体の磁化方向に大きく依存する。ＧＭＲ素子はたとえばハードディスク読取りヘッドに使用される。それに対してトンネリング磁気抵抗素子（ＴＭＲ素子）では、両強磁性層が非磁性絶縁体によって分離される。層平面に対して垂直なトンネル電流は、両磁化の相互間の配向に依存する。
技術的に重要なのは交換バイアスである。というのも交換バイアスは、スピンバルブシステムにおいて重要な役割を果たすからである。このスピンバルブシステムは２つの強磁性体を含み、１つは自由に再磁化可能であり、他方は基準として固定される。基準層のこのような「ピン留め」は、たとえば反強磁性体との結合によって行われる。
ＦＭ‐ＡＦＭの相互作用の効果のうちの単なる１つであるヒステリシスループの側方のシフトは、すでに１，２年前から技術的に応用されており、とりわけデータ記憶分野において使用されている。最新世代のハードディスク読取りヘッドでは、読取りヘッド特性を最適化するためにとりわけ２つの強磁性層と１つの反強磁性層とを含む層システムが使用される。反強磁性層によって、両強磁性層のうち１つの磁化が交換バイアス効果によって、精確に定義された方向に固定される（すなわち、応答としてきれいな「ピン留め」が実現される）。第２の強磁性層の磁化は自由に回転可能であり、ハードディスクに書き込まれるビットによって配向される。その際に測定される信号は、両強磁性層の相互間の相対的な配向に依存する。
再構築可能な磁気回路配列体の製造に関しても、ＥＢの記載はすでに存在する。
文献［２］に、磁気スイッチング素子を基礎とする構築可能な論理回路の一例が記載されている。この論理回路は、論理単位あたり６つの磁気トンネル接合部（ＭＴＪ）から成る。この構成は、ＸＯＲ以外のすべての基本論理関数に使用することができる。
ＤＥ１００５３２０６Ｃ１およびＤＥ１０１１３７８７Ｃ１から、少なくとも１つの磁気抵抗素子を有する論理回路配列体が公知である。この磁気抵抗素子には、少なくとも２つの信号端子を有する導体が配属されており、該導体によって、導通状態では該磁気抵抗素子に作用する磁界が生成され、この磁界によって磁気抵抗素子の軟磁性層の磁化が切り換えられる。この論理回路配列体では、軟磁性層の磁化に対して実質的に垂直な別の磁界を必要に応じて生成するための手段が設けられており、該手段によって論理回路の動作形式が変化し、ひいては該論理回路配列体の論理が変化する。この付加的な磁界によって、軟磁性層の磁化の回転ないしは切り換えに必要な保磁力が低減され、該軟磁性層を切り換えるためにはより小さい磁界で十分になる。論理回路配列体を駆動制御するための両信号に依存して、論理回路配列体の応答はこの付加的な磁界に依存して生成され、この応答をさらに処理することができる。ＤＥ１０１１３７８７Ｃ１では、この付加的な磁界は磁気作用によって直接、電流なしで形成することもできる。
ＤＥ１０２５５５８７Ｂ３から次のような磁気論理デバイスおよび磁気論理デバイスの動作方法が、すなわち、該磁気論理デバイスが演算前に所定のオペレータ制御信号によってオペレータ関数を実行するための開始状態に設定される磁気論理デバイスおよび磁気論理デバイスの動作方法が公知である。この磁気論理デバイスではオペレータ制御信号は、それぞれ所定の論理関数を特徴づける論理デバイスの異なる複数の不揮発性の開始状態を所期のように設定するための異なる種類の制御信号のグループから選択される。このような磁気論理デバイスは、相互に結合されていない個々の論理素子から構成され、該個々の論理素子はそれぞれ、論理ステップの実行前に必ず相応の動作状態に切り換えなければならず、この切り換えは実に面倒である。また、使用可能な論理関数の範囲は制限されている。
それゆえ本発明の課題は、実際に使用するのに必要な論理回路すべてを独立した論理回路モジュールによって簡単に形成して選択的に使用できる論理回路配列体と、論理回路配列体の製造方法と、論理回路配列体の動作方法とを提供することである。
本発明の課題は、論理回路配列体に関しては請求項１記載の構成によって解決され、動作方法に関しては請求項４０ないしは４６記載の方法によって解決される。従属請求項に本発明の別の有利な実施形態が記載されている。
本発明は回路配列体に関しては、少なくともそれぞれ２つの磁性層から成る少なくとも２つの磁気抵抗素子と、少なくとも２つの信号端子に対する少なくとも１つの導体とを備えた再構築可能な磁気論理回路配列体に関し、該磁性層はそれぞれ中間層によって相互に分離されており、該磁性層のうち１つは基準層として、外部磁界に影響されても磁化を実質的に変化せず、他方の磁性層は自由層として、外部磁界に影響されると磁化を検出可能に変化し、該導体が通電されている状態では該導体によって、該磁気抵抗素子に作用して該自由層の磁化を切り換える第１の磁界が生成され、当該磁気論理回路配列体はさらに、該磁気抵抗素子に影響する第２の可変の磁界を必要に応じて生成するための第２磁界生成装置も備えている。このような回路配列体は、本発明ではさらに、前記のような２つの磁気抵抗素子が相互に隣接して配置され、前記２つの基準層の磁化は、予め設定された一軸異方性によって相互に逆方向に配向され、前記第１の磁界および前記第２の磁界が前記磁気抵抗素子に作用して前記自由層の磁化の配向が変化し、ひいては該磁気抵抗素子の抵抗が変化することによって論理回路配列体においてすべての基本的な論理関数の切換動作が行われるように該磁気抵抗素子は相互に接続されており、とりわけＡＮＤ関数、ＯＲ関数、ＮＡＮＤ関数、ＮＯＲ関数、ＸＯＲ関数またはＸＮＯＲ関数の切換動作が行われるように該磁気抵抗素子は相互に接続されている構成によって発展される。このような構成により、２つの磁気抵抗素子を簡単に接続して、これら２つの磁気抵抗素子の基準層の磁化を相互に逆方向にすることにより、それによって得られる各磁気抵抗素子のシフトされるヒステリシス曲線を考慮して、各磁気抵抗素子の磁化特性が信号電流および第２の選択的に制御される磁界の電磁作用によって影響されて、論理回路配列体の応答特性が大きな手間なしで要求に応じて選択された応答特性に相応に調整されることにより、たとえばＡＮＤ関数、ＯＲ関数、ＮＡＮＤ関数、ＮＯＲ関数、ＸＯＲ関数またはＸＮＯＲ関数等のすべての技術的に重要な論理関数を同一の回路によって生成することができる。その際には、磁気抵抗素子の基準層の相互に逆方向の磁化が非常に重要である。というのもこのような逆方向の磁化によって、外部から印加される磁界の作用と組み合わされて、磁気抵抗素子の磁化特性が所期のように影響され、個々の磁気抵抗素子の自由ＦＭ層のヒステリシス曲線が相互にシフトされ、適切なフェーズで、外部で生成される第１の磁界および第２の磁界が作用して、そのつど必要とされる論理回路に適切に選択的に、回路配列体内の磁気抵抗素子の共働に影響できるからである。このようにして１つの回路だけで、必要とされる論理関数をすべて実現することができ、これらの論理関数はもちろん、適切な回路単位に多重に設けることができ、このことによって高パフォーマンスの再プログラミング可能な論理回路配列体を構成することができる。それと同時に、回路の結果が回路配列体によって不揮発性になり、この結果を給電なしで長時間保持することができる。
さらに、第２磁界生成装置が、位置が前記少なくとも２つの信号端子に対する導体に垂直方向である通電可能な導体を有すると有利である。このような構成では、論理回路配列体の領域内に磁気的に作用するエレメントを配置することができ、有利には、第２の可変の磁界の少なくとも２つの信号端子に対する導体が、このような磁気的に作用するエレメントを含むことができる。この磁気的に作用するエレメントの磁界は、磁気抵抗素子の基準層の磁化に対して平行または逆平行に配向されている。論理関数を選択するために第２の磁界を生成すること、また、信号に対応する第１の磁界を生成することは、たとえば外部のコイルを使用して行うことができる。その際には、この外部のコイルによって発生する第２の磁界は、有利には楕円形状の磁気抵抗素子の短軸に対して平行にすることができる。また、現在たとえばプロジェクタのミラーアレイ用に開発されているようなマイクロエレクトロメカニカルシステム（ＭＥＭＳ）を微細な永久磁界とともに使用することや、たとえばＭＦＭ（磁気力顕微鏡、magnetic force microscope）で使用されるような多数の磁気尖端を併用することも考えられる。基本的には、たとえば磁気ひずみ等の別の技術によって磁界を生成することも考えられる。
さらに、磁気抵抗素子の回路においてすべての基本的な論理関数の切換動作、とりわけＡＮＤ関数、ＯＲ関数、ＮＡＮＤ関数、ＮＯＲ関数、ＸＯＲ関数またはＸＮＯＲ関数の切換動作を選択的に設定できるように、該磁気抵抗素子の回路に関して第１の磁界と第２の磁界とが重なるようにすることも重要である。このような構成では、相互に重なる第１の磁界と第２の磁界との相互作用、ならびに該相互作用によって磁気抵抗素子の磁気特性に及ぼされる影響を利用して、たとえば相互に直列接続または並列接続された磁気抵抗素子の回路のヒステリシス特性によって、該磁気抵抗素子のスイッチング閾値を１つの信号または両信号が超えるかまたは超えないことにより、論理回路配列体のそのつど所望の動作状態を設定することができる。その際には第２の磁界によって、選択された論理関数に応じて、この第２の磁界の作用によってそのつど所望の論理回路にのみ調整されるように、スイッチング閾値を所期のように調整することができる。
さらに有利には、磁気抵抗素子の磁性層は強磁性材料から成り、たとえば基準層には硬磁性材料が使用され、自由層には軟磁性材料が使用される。このような構成では、強磁性材料として有利には、ＣｏＦｅ，ＮｉＦｅ，ＣｏＦｅＢまたはホイスラー化合物が使用される。ＭｇＯバリアを含む磁気トンネル素子（ＭＴＪ、magnetic tunnel junction）では、現在のところＣｏＦｅＢが非常に好まれている。その理由は、スパッタリング成層されたＣｏＦｅＢ層によって格段に大きな効果が得られているからである（たとえば、Appl. Phys. Lett. 89, 232510（２００６年）中の J. Hayakawaa を参照されたい）。また、Ｆｅ／ＭｇＯ／Ｆｅ系を使用することも非常に大きな成果を上げている（たとえば、nature materials, Vol. 3, 826（２００４年）中の S. S. P. Parkin を参照されたい）。期待されるスピン偏極が大きいことから、ホイスラー化合物も非常に期待されている。
とりわけ、中間層が絶縁体層である場合には、絶縁体層の材料として酸化マグネシウムＭｇＯまたは酸化アルミニウムＡｌ２Ｏ３を使用することができる。その際には、磁気抵抗素子はトンネル磁気抵抗素子（ＴＭＲ素子）となる。ＴＭＲ素子用に技術的に使用できる典型的な層スタックは、たとえばＣｕ ２５ｎｍ（下方の給電線）／Ｍｎ８３Ｉｒ１７ １２ｎｍ（交換バイアス用）／Ｃｏ７０Ｆｅ３０ ３ｎｍ（基準層）／バリアとしてＡｌ １．３ｎｍ＋プラズマ酸化／Ｎｉ８０Ｆｅ２０ ４ｎｍ（第２のＦＭ電極）と、上方の保護層としてＴａ ３ｎｍ／Ｃｕ ４７ｎｍ／Ａｕ ２６ｎｍとから成る。このような材料選定で有利なのは、第１の磁界に応じて磁化の配向がほぼ平行になるかまたは反平行になるようにすることである。さらに、このような磁性層構成体に関する種々の文献においてしばしば記載されているように、個々の材料を交換したり、成長を改善するために付加的なバッファ層を付加したり、個々の強磁性層と（層間交換結合によって反平行に結合された２つのＦＭ層から成る）人工のフェリ磁性体とを交換することによって正味の磁気モーメントを低減したり（このことはたとえば、W. J. Gallagher et al. によって IBM J. RES. & DEV. VOL. 50, 5（２００６年）に記載されている）、第２のバリアと別の強磁性層とを付加したり、多くの別の変更を行うことができる。しかし、ここで必ず重要なのは、強磁性体／絶縁体／強磁性体という順序である。
また、中間層を非磁性層とし、それによって得られる磁気抵抗素子を巨大磁気抵抗素子（ＧＭＲ素子）とすることも考えられる。このようなスピンバルブでは、基本的な構成は反強磁性体／強磁性体／非磁性体／強磁性体から成ることができる。このような構成では、反強磁性体／強磁性体の一部がピン留めに使用される。択一的に反強磁性体を省略し、中間層の厚さを適切に選択し、それによって得られる反強磁性の層間交換結合によって両強磁性体の配向を反平行にすることもできる。しかし、このことによって対称的なＭＲ曲線が得られるので、このような論理回路で使用できる条件は限られている。
また、磁気抵抗素子の基準層の実質的に一定の磁気的特性を、強い一軸異方性および／または高い保磁力を有する付加的な磁性層によって安定化することも考えられる。このような付加的な磁性層は、非磁性層を介して基準層に反強磁性結合することができる。このような構成では、基準層を予め相互に逆方向に磁化することもでき、たとえばイオン衝突によって反強磁性結合を強磁性結合に変換することによって、このような逆方向の磁化を行うことができる。以下で、このような逆方向の磁化を行う手法を簡単な基準層に関して説明する。その際に重要なのは、とりわけ、両磁気抵抗素子の基準層の一軸異方性の方向が相互に逆であることだ。基準層の磁化方向を交換バイアスによって固定することに関しては、動作中に期待される外部磁界において強磁性層の磁化方向を固定的にすべきであるという条件が適用される。その際には、この磁化方向は局所的に変化することができる。たとえば、外部磁界が発生しても磁化方向を変化させない大きな一軸結晶異方性と大きな保持磁界とを有する強磁性層を選定することができ、この強磁性層に磁気抵抗素子の本来の基準層を層間交換相互作用によって反平行に結合することができる。このことはたとえば、約１ｎｍの厚さのルテニウム中間層によって実現することができる。この系に多量のＨｅイオンを局所的に衝突させると、このような反平行結合は平行結合に変換する（このことは、種々の材料の組合せに関してすでに示されている）。このことにより、基準層の磁化方向が所望のように局所的に変化する。また、別の任意の形態の一軸異方性を利用することも考えられる。
相互に接続された磁気抵抗素子の場所の磁界強度が実質的に同じであることも重要である。というのも、このことによって両磁気抵抗素子の振舞いが均質になるからである。
第１の実施形態では、入力信号が磁気抵抗素子の回路に、少なくとも１つの導体によって、有利には２つの平行な導体によって印加され、該導体に、論理"０"または論理"１"の異なる信号レベルに対して異なる電流強度を個別に、または同時に、該磁気抵抗素子の回路に与える構成が考えられる。これら２つの信号レベルは相互に加算され、導体の周囲に磁界作用を発生させ、この磁界作用が所望のスイッチング振舞いを決定する。その際には別の構成では、導体によって生成された磁界の方向が基準層の磁化方向に対して平行になるようにする。このようにして、両信号の電流が負である場合には負の磁界が発生し、両信号のうち一方の電流が正であり他方の電流が負である場合には０磁界が発生し、両信号の電流がともに正である場合には正の磁界が発生するようになる。
信号状態に相応して生成された磁界を入力結合するために電流が流される簡単な導体の代わりに、入力信号を印加するための少なくとも１つの導体と、固定された硬磁性のレールとを次のように設けることができる。すなわち、該導体を流れる電流によって発生する磁界に対して等しい振幅かつ逆方向の漏れ磁界が得られるように設けることができる。このような構成では漏れ磁界は、固定された硬磁性のレールの厚さと固定方向とによって構成に関して決定することができる。この場合、信号を印加するために双極の電流を使用する必要はない。
さらに、正のスイッチング閾値および負のスイッチング閾値の代わりに、磁気抵抗素子の回路の個々のスイッチング応答を表現するために異なる正の磁界強度を使用することもできる。また、両磁気抵抗素子の導電度または抵抗の差が、両磁気抵抗素子の回路のスイッチング応答を示す構成も考えられる。その際には、両磁気抵抗素子の導電度または抵抗の差が存在しないことが論理"０"を意味し、高い抵抗差が論理"１"を意味するようにすることができる。
論理回路配列体のスイッチング状態の再現性に関して重要なのは、磁気抵抗素子の回路が各スイッチング過程の前に常に、定義された初期状態に切り替えられることである。こうするためには、磁気抵抗素子の自由層を正または負に飽和させることによって、定義された初期状態に設定し、これを出発点として、論理回路配列体の実際のスイッチング振舞いを選択し、第２の磁界の作用によって設定する。
本発明はさらに、請求項１記載の再構築可能な磁気論理回路配列体の製造方法にも関する。この製造方法では、磁気抵抗素子の作製前、作製中または作製後に、基準層の磁化方向を少なくとも局所的に、磁気抵抗素子が配置された領域において所期のように配向し、磁気抵抗素子を完全または部分的に作製する前、作製する間または作製した後に、固定化される磁気抵抗素子において、または磁気抵抗素子が配置される領域において、各基準層の磁化方向を変化させる。その際には、磁気抵抗素子を作製し、各基準層の磁化方向を所期のように決定するために実施可能な手法は種々存在する。とりわけ、ボード全体において固定を画一的に行い（磁界内で堆積するか、またはＭＴＪ層の作製後に磁界中で冷却する）、その後にＭＴＪ層を完全に形成することが考えられる。その際には、固定化を後で、イオン衝突またはレーザによって操作する。択一的に、ボード全体において固定状態を画一的に形成し（たとえば磁界内で堆積するか、または基準層の成層後に磁界内で冷却する）、その後にＭＴＪ層を部分的に（たとえば基準層まで）形成した後に、固定化をイオン衝突またはレーザによって操作し、ＭＴＪの残りを形成することもできる（このことはたとえば、バリアをいたわるために使用することができる）。さらに、ボード上で固定化を最初は初期化せず、まずはＭＴＪを完全または部分的に形成し、製造プロセス中（たとえば基準層の成層後）またはその後でＭＴＪ層が完全に形成された後、固定化を２段階でイオン衝突またはレーザによって操作することも考えられる。その際には、まず一方の固定化方向のすべてのＭＴＪを処理し、その後に他方の固定化方向のすべてのＭＴＪを処理する。このことの利点は、すべてのトンネル素子に同一のイオン量を打ち込み、すべてのトンネル素子が同じＴＭＲ変化ないしは抵抗変化を示すようになることである。また、磁界内で別個に成層を行うことにより、初めから両種類のＭＴＪの固定化方向を逆平行に方向付けすることも考えられる。上記のすべての方法において、磁気抵抗素子をたとえば薄膜回路で形成するために、たとえば通常のリソグラフィ法およびエッチング法の公知のステップを使用し、たとえば２番目ごとまたはｎ番目ごとの磁気抵抗素子に基準層の逆方向の磁化を施して、請求項１記載の論理回路配列体において使用できるようにすることができる。その際には、各基準層の磁化方向を磁界内でイオン衝突によって選択的に変化させたり、磁界内で有利にはレーザによって基準層を局所的に加熱することによって各基準層の磁化方向を選択的に変化させたり、相互に逆の外部磁界内で磁気抵抗素子の一部を別個にスパッタリングすることによって各基準層の磁化方向を選択的に変化させたり、適切な別の手法によって各基準層の磁化方向を選択的に変化させることが考えられる。たとえばイオン衝突等の面全体で処理する手法の場合、変化すべきでない磁気抵抗素子の変化すべきでない区分を有利には被覆マスク等によって被覆することにより、変化すべき磁気抵抗素子を所期のように選択することができる。
本発明はさらに、請求項１記載の再構築可能な磁気論理回路配列体の動作方法にも関する。この動作方法では、両磁気抵抗素子の回路の動作時に各スイッチング過程の前に常に最初に、該磁気抵抗素子の自由層を負または正に飽和させ、その後に論理関数を選択するための磁界を発生し、かつ／または論理信号を少なくとも１つの導体に印加することにより、磁気抵抗素子の自由層の磁化を変化させ、回路の論理応答を検出する。このシーケンスにより、各磁化サイクルごとに論理回路配列体のスイッチング状態が定義されたスイッチング状態になることが保証され、論理回路の結果は先行のサイクルに依存しなくなる。その際にはさらに、磁気抵抗素子の自由層の磁化の振舞いを最適化するために、磁気抵抗素子の回路の設定すべき論理関数に依存して磁気抵抗素子の自由層の飽和を選択することもできる。有利には、入力信号を供給するための前記少なくとも１つの導体を、磁気抵抗素子の自由層の飽和を供給するためにも使用することができる。
また、生成された切替結果の不揮発性を保証するために、論理信号の遮断前に論理関数を選択するための磁界を遮断することにも留意しなければならない。
さらに、論理関数を選択するための磁界の生成にも、論理信号のための磁界の生成にも、クロック制御される電流を使用することも有利である。
また、共通の論理回路上で同種類の論理回路配列体が、設定に応じて同時に異なる論理関数を実行し、また同時に同じ論理回路を実行することも考えられる。
図面に、本発明の論理回路配列体の特に有利な実施形態を示す。
ＥＢの方向が相互に逆である２つの楕円形のＭＴＪから成る再構築可能な磁気論理用の本発明の論理回路配列体の基本構成を示す概略図である。 図１に示した論理回路構成体の異なるスイッチング状態を示すスイッチングアステロイド曲線である。 図１に示した論理回路構成体の異なるスイッチング状態を示すスイッチングアステロイド曲線である。 もっぱら正の入力信号電流の場合のスイッチング状態を示すスイッチングアステロイド曲線である。 論理スイッチングサイクルの実施中のスイッチングアステロイド曲線における流れを示す概略図である。 論理スイッチングサイクルの実施中のスイッチングアステロイド曲線における流れを示す概略図である。 負の磁界による飽和後に関数選択フィールドの磁界強度を変化することによって行われる低抵抗の領域のシフトを示す。 本発明による論理回路配列体のＭＴＪの概略的な層構成および配線接続構成を示す。 イオン照射されたＭＴＪのマイナーループと、イオン未照射のＭＴＪのマイナーループと、これら２つのＭＴＪの直列接続体のマイナーループとを示す。 イオン照射されたＭＴＪとイオン未照射のＭＴＪとが直列接続された場合の、両ＭＴＪのマイナーループを示す。 イオン照射されたＭＴＪの測定されたスイッチングアステロイド曲線と、イオン未照射のＭＴＪの測定されたスイッチングアステロイド曲線である。 ＮＡＮＤ関数、ＯＲ関数およびＸＯＲ関数の種々のスイッチング順序と測定値とを示す。 ＮＡＮＤ関数、ＯＲ関数およびＸＯＲ関数の種々のスイッチング順序と測定値とを示す。 ＮＡＮＤ関数、ＯＲ関数およびＸＯＲ関数の種々のスイッチング順序と測定値とを示す。 ＮＡＮＤ関数、ＯＲ関数およびＸＯＲ関数の種々のスイッチング順序と測定値とを示す。
図１に、再構築可能な磁気論理回路用の本発明の論理回路配列体を概略的にのみ示す。この論理回路配列体の主要な部分は、交換バイアス相互作用（ＥＢ）によって引き起こされる一軸異方性の相互に逆の磁化方向を有する２つの相互に接続されたＭＴＪから成る。同図中、楕円形内の矢印は、一軸異方性で固定化された基準層の磁化方向を概略的に示す。これによって、使用される比較的小さい外部磁界のために２つの基準層が相互に逆方向に磁化され、これらの磁気抵抗素子のヒステリシス特性はマイナーループによって測定される。このようなアプローチを実現するためには、磁気抵抗素子の製造時にＥＢの方向をまず、試料全体に均質にし、たとえばスパッタリング中に磁界成長によって、またはスパッタリング後に磁界中でさらに冷却することによって、ＥＢの方向を均質にする。その際には、一方のＭＴＪのＥＢの方向を有利にはイオン衝突によって１８０°回転させることができる。このことによって、基準層の磁化の残留磁界方向が相互に逆方向の２つの楕円形のＭＴＪ（図１中では矢印でのみ示されている）が通常のリソグラフィ法およびエッチング法によって得られる。このことはたとえば、試料に配置された各ＭＴＪごとに、たとえばマスクを被覆することによって選択的に調整することができる。
ＭＴＪの領域において相互に直交する導体により、信号状態と所望の論理回路とに依存して、各楕円形のＭＴＪの主軸にも副軸にも平行な方向の磁界を生成することができる。この磁界の磁界強度は、両ＭＴＪにおいて同じでなければならない。その際には論理回路配列体の論理入力量は電流Ｉｉｎ１／Ｉｉｎ２として、図１中の上方の相互に平行な導体に与えることができる。ここでは、正の電流は入力信号"１"であり、負の電流は入力信号"０"である。導体の周囲に発生した磁界の方向は、ＭＴＪの長軸の方向になる。２つの磁界がこのように重なることにより、（０，０）の場合には負の磁界となり、（１，０）および（０，１）の場合には０磁界となり、（１，１）の場合には正の磁界となる（図２ａおよび２ｂを参照されたい）。
ＦＭストリップの厚さおよび固定化方向は、振幅が等しくかつ磁界の方向が逆方向である漏れ磁界が、導体を流れる電流Ｉｉｎによって発生されるように選択しなければならない。このことにより、両導体を流れる電流がゼロである場合には図２中の（０，０）の場合の相応の磁界が得られ、一方の導体のみを流れる電流が正である場合（（１，０）／（０，１））に発生する磁界はゼロ磁界となり、両導体を流れる電流が正である場合（１，１）には正の磁界が得られる。このことは、２極の電流を全く必要としないという利点を有する。このような磁気論理回路の第３の実施形態は、（０，０）に対してＨｉｎ＝０を定義し、（０，１）／（１，０）に対して小さい正のＨｉｎを定義し、（１，１）に対してより大きい正のＨｉｎを定義することである。図３にこのことが示されている。この場合、初期化ステップ以外では負の電流を必要とせず、付加的な磁性層を必要としない。以下の説明では第１のアプローチを使用するが、この説明は３つすべてのアプローチに適用できる。２つのＭＴＪの抵抗から磁気論理回路の出力を推定することができる。両ＭＴＪを接続する手段に、２つのＭＴＪを並列接続または直列接続する手段がある（高い導電度／低い抵抗は論理"１"を意味し、低い導電度／高い抵抗は論理"０"を意味する）。この構成を以下の説明で使用する。択一的に、論理出力を得るために、２つのＭＴＪの導電度の差の測定結果を使用することができる（抵抗差が存在しない場合には論理"０"を意味し、大きな抵抗差は論理"１"を意味する）。ここでは、関数選択用の電流Ｉｆｓと、ＭＴＪの長手軸に垂直な相応の磁界Ｈｆｓとが、論理関数の選択に使用される。
図２ａおよび２ｂに、両ＭＴＪの軟磁性層のスイッチング磁界を表すアステロイド曲線を示す。このアステロイド曲線は、マイナーループ測定によって検出されたものである。これらのアステロイド曲線は、相互に逆方向に、Ｈｉｎ＝０に対してシフトして位置している。ＭＴＪが数μｍのサイズと大きく、バリアと２つのＦＭ層との間の２つの表面の粗度が有意であり相関関係にある場合、このシフトは境界層において静磁気相互作用によって発生する（ネール結合）。比較的小さいＭＴＪの場合、２つのＦＭ層間に漏れ磁界結合のシフトが発生し、ＭＴＪの大きさが低減するとシフトは増大する［３］。漏れ磁界の結合の大きさは、基準層中の人工フェリ磁性体（ＡＦｉ）の正味モーメントの調整によって調整することができる。図２ａ中に水平方向の線"１"によって、関数選択のための磁界Ｈｆｓを示しており、試料が予め正に飽和された場合のこの磁界Ｈｆｓのためのスイッチング磁界を破線で示し、負に飽和された場合の磁界Ｈｆｓのためのスイッチング磁界を点線で示している。図２ａの上部分に、Ｈｉｎに依存する個々のＭＴＪの相応の抵抗を、高い抵抗の場合には"＋"によって示しており、低い抵抗の場合には"−"によって示している。両ＭＴＪが低い抵抗を示すと、配列体全体の論理出力は「ロー」になり、１つまたは２つのＭＴＪが高い抵抗を有する場合、出力は「ハイ」となる。論理信号に対する有効磁界Ｈ（ｉ，ｊ）（図２ａ中の垂直方向の実線）を全抵抗と比較すると、（１，１）および（０，０）では高い抵抗と低い電流とが得られ、出力０に相応し、（１，０）および（０，１）では低い抵抗／高い電流が得られることが判明している。このことは、ＸＯＲ関数に相応する。
出力を不揮発性にするためには、パルスの時間的シーケンスを、最初にＨｆｓがスイッチオンされて（図４ｂ中の"Ａ"）論理関数が選択されるようにしなければならない。このようにして、磁界アステロイド曲線に相応する切替を示す多数の可能なマイナーループを扱う必要がなくなる。何が起こるかを理解するためには、Ｈｆｓの選択された値に対応する両ＭＴＪのマイナーループを見るだけで十分である（図４ｂの"Ａ"で示された上部分を参照されたい）。電流Ｉｉｎ１およびＩｉｎ２が、ＭＴＪの長手軸に垂直な２つの導体によって論理入力に相応してスイッチオンされている（たとえば、図４ｂ中の"Ｂ"における（１，１））。このステップ中に、両ＭＴＪの自由磁性層の磁化は、論理出力を決定する構成に切り替えられる。このようにして、この状態を持続的に記憶されたままにすることができる。その後にＨｆｓがスイッチオフされ（図４ｂにおける"Ｃ"）、最後にＨｉｎもスイッチオフされる（図４ｂ中の"Ｄ"）。アステロイド曲線がＨｆｓ軸に交差する点（図４ｂ中の"Ｘ"）をＨｆｓの値が上回って高い場合、Ｈｆｓがスイッチオフされるかまたは格段に低減される前にＨｉｎをスイッチオフすることは意味を成さない。というのもそうすると、一方のＭＴＪの磁化が切り替え戻され、出力の維持は揮発性になってしまうからである。図４ｂで使用される値のようにＨｆｓの値が比較的小さい場合、磁界のスイッチング順序は重要でない。
図２ａに示されたようにＨｆｓが"１"である場合、論理関数は回路の初期の状態に依存しない。Ｈｆｓの値が他の値である場合、別の関数が回路の初期の状態に依存して得られる。図２ｂの上部分に、Ｈｆｓ＝"２"の場合の抵抗の一例を示す。ここでは、初期の負の飽和によってＡＮＤ関数が生成され、初期に正の飽和を行うとＮＯＲ関数が得られる。これらの値をＨｆｓに使用するためには、システムの定義された状態でサイクルを開始するのを保証するために、論理関数を使用する前に、両ＭＴＪの自由層を１つの方向に飽和する初めの初期化ステップが必要である。このことは、固定化された強磁性層を導体上で使用することなく、たとえば同時に入力量を（０，０）に設定してＨｆｓをたとえば図２中の"１"で示されているような値に設定することによって行うか、または択一的に、比較的大きな電流Ｉｉｎ１およびＩｉｎ２を使用することによって行うことができる。固定化された強磁性層を導体上で一方向に使用する場合には、初期化するためにはＨｆｓの１パルスのみで十分である。
Ｈｉｎに依存してＨｆｓが変化し、低い抵抗領域全体がシフトすると（図５中の斜線領域を参照されたい）、複数の異なる論理関数を設定することができる。表１に、可能性すべてのリストを示す。表１の左側に全体の抵抗を示し、図２に相応して、高い抵抗の場合には上側に位置する円によって示し、低い抵抗の場合には低い位置の円によって示している。出力信号を測定するために選択された手法に基づき、Ｒｔｏｔａｌ（Ｈｉｎ）のこの分布から種々の論理関数が得られる（表１の右側を参照されたい）。最終行に示されたＲｔｏｔａｌの分布は、ＸＯＲ／ＸＮＯＲ関数と同じＭＴＪでは形成されない。というのも、低抵抗の状態で（０，１）／（１，０）のみが発生するのを阻止するためには、低抵抗の領域を大きくする必要があるからだ。このことは、アステロイド曲線のシフトが大きくなることに相応し、層のスタックの構成が異なることに相応する。
最後の段落のすべての説明では、ここに記載したシステムのＭＴＪでは、基準層のＥＢ固定化がイオン衝突によって磁界中で影響される。以下ではさらに、この基本的原理の実用的な変換に基づいて、本発明の実施形態を示す。もちろん基本的には、このような磁気論理回路の別の変換も考えられる。たとえば、巨大磁気抵抗（ＧＭＲ）、または、２つの強磁性層の相対方向を変化させた場合にシステムの抵抗が変化する現在未知の作用等の別の磁気抵抗効果を使用することができる。最近室温で実現された最大４７２％の高い効率［４］と、技術的に類似するＭＴＪによるＭＲＡＭ技術が市販されているという事実［５］とを併せて鑑みると、現在はＴＭＲが、相応の磁気論理回路を実現する最良の候補である。
原則的には、磁化方向の相対方向を変化した場合に変化することができるＭＴＪの別の特性であって、抵抗の代わりに論理出力を決定するのに使用できるＭＴＪの別の特性を使用することもできる。
Figure 0004971501
表１：異なるＨｆｓ（上から下に向かうほどＨｆｓは低減される）ごとのＨｉｎに依存する（右側に向かうほど正のＨｉｎは増大する）抵抗と、相応にシフトされた低抵抗領域（図５を参照されたい）。高い（低い）位置にある円は、個々のＭＴＪの異なる（２倍低い）抵抗によって引き起こされる高い（低い）全抵抗を示す。垂直方向の線は、論理入力（０，０），（０，１）／（１，０）および（１，１）に相応する磁界Ｈｉｎを示す。右側：それによって得られる論理関数が、低い抵抗領域のシフトによって得られる。左側には、直列／並列配線の場合の低抵抗領域を示し、右側には、抵抗差を測定した場合の低抵抗領域を示す（最後の行の低抵抗領域の幅は異なることに留意されたい）。
また、磁界内でイオン照射を行う代わりにＥＢの方向を局所的に操作するための別の技術も使用することができ、たとえばレーザによる局所的な加熱、両ＭＴＪの基準電極のうち１つを磁界中で成長させた後に他方の基準電極を異なる方向の磁界で成長させる技術、強磁性材料の一軸異方性を局所的に変化させることができる別の任意の技術を使用することができる。しかし現在は、イオン照射が製造産業においてウェハ全体の局所的な操作を行うのに最適な手段であると考えられる。というのもたとえば、ウェハ全体でレジストマスクを使用してイオン照射を行うように大きな領域で、ＥＢをレーザによって操作するのは困難であるからだ。ＭＴＪを磁界中で別個に成長させることにより、スパッタリングおよびリソグラフィで必要とされるステップの数が増大するため、ＭＴＪを別個に磁界中で成長させることは、特に高コストパフォーマンスであるとは考えられない。
また、少なくとも相応の磁気論理回路デバイスを適用する適用領域内で基準層の逆方向の磁化方向の局所的な操作を行うための磁界が最大量に達するまで該基準層の磁化方向を維持するのに使用できる他のものに、ＥＢを置換することも考えることができる。その可能な一例に、非常に強い一軸異方性と、磁気論理回路配列体がさらされるどの磁界によっても磁化が変化されないことを保証できる非常に高い保磁力とを有する付加的な強磁性層を使用する手法がある。このような磁性層が基準層に結合された場合、たとえば反強磁性層間交換結合によってたとえばルテニウム等の非磁性中間層によってＭＴＪに結合された場合、付加的な硬磁性層の磁化方向を変化させるかまたは中間層による結合を克服するのに十分に大きくないすべての外部磁界に対して、基準層の磁化方向が固定化される。層間交換結合によって決定される２つの強磁性層の相対的な磁化方向は、局所的に反平行から平行に、イオン照射によって変化させることができる。このことは、基準層の方向を１８０°回転させることを意味する。このことによって、提案されたような磁気論理回路に必要なすべての要件が満たされる。ＥＢと比較して、このような技術は有利でない。というのも、反強磁性層間結合を強磁性結合に変化するのに必要とされるイオン量は多くなるからである。このようにイオン量が多くなることは、このような用途に有利でない構成を有するＭＴＪにおいて、完全なＭＴＪを設けた後に基準電極を操作しなければならない場合に問題となることがある。この場合、イオン量を増加すると高感度のバリアがより大きく阻害され、ＭＴＪの適正な動作が格段に劣化する可能性がある。それゆえこのような方法では、バリア層を設ける前にイオン照射を行うことが必要である。このことはＥＢを操作するための興味深い選択肢ではあるが、このようなアプローチが後続の層の成長に及ぼす作用は、これまで詳細に調べられていない。論理入力に使用され、論理関数の選択および定義された初期化状態の生成にも使用される磁界は、チップ上の導体を流れる電流によって生成するのが最も簡単である。というのもこの導体は、現在たとえばコンピュータチップの製造に使用される高信頼性の技術によって形成できるからである。しかしもちろん、たとえば磁気力顕微鏡の先端の漏れ磁界によって磁界を形成することも考えられる。その際には、たとえば原子間力顕微鏡のアレイによってデータを記憶するためのＩＢＭのミリペードプロジェクトで説明されているように、多数の先端を併用することが考えられる。択一的に、論理素子の位置で有効磁界を変化させるために、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）の分野の新たな技術を使用することもできる。
要約すると、ピン留めによって固定された層と外部磁界に自由に追従する層との２つの強磁性層が必要であると言える。これらの強磁性層の相対方向を適切な手法で、ここでは磁気抵抗作用によって測定しなければならない。
次の基本的原理の検証の目的は、新規の磁気論理回路の上記のコンセプトを実際にどのように実用化するかを示すことである。ここでは、既存の例での使用を示す。この例は、別の目的のために製造されたために、この種の論理回路を必要とする場合のために、またはそもそも磁気論理回路のためには一般的に最適化されていない。産業的に適用するためには、良好なＭＴＪを製造するために、たとえばＭＲＡＭの製造時に使用されるような技術を、たとえばＭＴＪの形態の選択や層の層構成および層の組み合わせの最適化等に関して使用する試行を行う。これらのことは、多くの種々の研究グループによって過去に得られており、最終的には市販にこぎつけられた製品の開発につながっている［５］。
原理を検証するために、［６］に記載されたパターンを使用した。層の構成は、Ｃｕ ２５ｎｍ／Ｍｎ８３Ｉｒ１７ １２ｎｍ／Ｃｏ７０Ｆｅ３０ ３ｎｍ／Ａｌ １．３ｎｍ＋プラズマ酸化／Ｎｉ８０Ｆｅ２０ ４ｎｍ／Ｔａ ３ｎｍ／Ｃｕ ４７ｎｍ／Ａｕ ２６ｎｍから成る。この積層体を、２７５℃で１時間にわたって、ＨＦＣ＝１０００ Ｏｅの磁界内で焼結した。ＨＦＣに対して直角な磁界ＨＩＢ内で試料の一部にヘリウムイオン（１０ｋｅＶ、３×１０１５イオン数／ｃｍ２）を衝突させ、その後に再び、この試料を１時間にわたって２７５℃で外部磁界なしで焼結した。基準層の磁化方向を逆平行の方向に設定するために、イオン未照射の試料の部分を除去して９０°回転した。双方の部分に新たなＭＴＪをパターニング形成し、下方にある接続導体を接続し、１００μｍ×１００μｍのサイズの方形のイオン未照射のＭＴＪとイオン照射されたＭＴＪとを金線によってコンタクトした（図６を参照されたい）。
図７に、磁場冷却されただけのＭＴＪ（ＴＭＲ＝４８．５％、Ｒａ ｍｉｎ＝３．６ＭΩμｍ２）で測定されたマイナーループと、磁場冷却されさらにイオン照射されたＭＴＪ（ＴＭＲ＝３５．６％、Ｒａ ｍｉｎ＝６．８ＭΩμｍ２）で測定されたマイナーループと、両ＭＴＪが直列にワイヤ接続されて構成された構成体（Ｒａ ｍｉｎ＝１０．５ＭΩμｍ２）で測定されたマイナーループとを示す（バイアス電圧１０ｍＶ）。イオン未照射のＭＴＪを（Ｈｉｎの正の値で）スイッチングすることにより、ＴＭＲ値が３６％高くなるにも関わらず、ＭＴＪ配列体の抵抗の切り替えが、イオン照射されたＭＴＪのスイッチングより２７％小さくなることが確認できる。このことは、抵抗が高くなり、イオン照射されたＭＴＪの抵抗の変化が絶対的に大きくなったことに起因する。Ｈｆｓの異なる値で、２つの接続されたＭＴＪのマイナーループを測定すると（図８を参照）、図９に示された両ＭＴＪのスイッチング磁界のアステロイド曲線が検出される。自由層の保磁力はアステロイド曲線のシフトより小さいことが明らかである。それゆえこれらを、２つのＭＴＪを直列接続してＮＯＲ関数およびＡＮＤ関数として使用することはできない。さらに、論理出力は揮発性である。というのも、これらのＭＴＪの抵抗状態は残留磁気のみによるからだ。さらに、ＨｉｎおよびＨｆｓをヘルムホルツコイルによってシミュレートし（（０，０）：−１３Ｏｅ、（０，１）／（１，０）：０Ｏｅ、（１，１）：１７Ｏｅ）、ＭＴＪの直列構成の抵抗を測定した。図１０に、Ｈｆｓ＝３Ｏｅおよび正のＨｉｎによって初期化した場合の測定値を示す。５秒経過した後に、Ｈｆｓを３Ｏｅにした。試料を６０Ｏｅで１５秒にわたって飽和させ、その後にＨｉｎを２５〜３０秒にわたって、論理入力に相応する値に設定した。次に論理出力が見られる。４５秒後にＨｆｓをスイッチオフし、その後、５５秒後にＨｉｎもスイッチオフした。このような測定を、論理入力（０，０），（０，１）／（１，０）および（１，１）に相応するＨｉｎの３つの値すべてに対して行った。図１０のすべての部分図の上部分に、入力（１，１）の場合の磁界の時間特性を示す。スイッチングステップ間の時間と、磁界が切り替えられる比較的長い変化する切替時間と、抵抗の相応の変化は、このような磁気論理回路の典型的な特性ではなく、ヘルムホルツコイルを流れる電流に対して手動のスイッチング装置を適用したことに拠る。この測定の結果は図１０ａにおいて、（１，１）では高い抵抗（出力"０"）を示し、（０，０／０，１）および（１，０）では低い抵抗（出力"１"）を示す。これはＮＡＮＤ関数となる。同様に、負の磁界によって初期化した後にＨｆｓ＝３Ｏｅで測定され（図１０ｂ）、正の磁界によって初期化した後にＨｆｓ＝１３Ｏｅで測定されたのは（図１０ｃ）、ＯＲ関数およびＸＯＲ関数である。マーキングより上の抵抗は"０"の論理出力を示し、マーキングより下の抵抗は論理出力"１"と同じである。図１０ｂ中の論理入力（１，１）で測定された抵抗が、図１０の他の測定結果と異なるのは、金先端とＭＴＪとの間のコンタクトが完全でないことが原因であり、この不完全なコンタクトによって、測定結果が周辺の機械的影響に対して敏感に応答したからである。図１０ｃ中、（この測定では３５〜４５秒以上にわたって）論理入力（０，０）および（１，１）で得られる出力抵抗が格段に異なることは、以下のことによって説明することができる。すなわち、使用された２つのＭＴＪのＴＭＲ値／抵抗が異なっていたことによる（図７および８を参照されたい）。このことは、直列にワイヤ接続される場合には両ＭＴＪの抵抗の変化を絶対的に等しくすることが重要であることを明らかに示す。さらに論理入力のＨｉｎの値は、これら２つのＭＴＪのＨｆｓの選択された値に完全には適合していない。それにもかかわらず、ＸＯＲ関数を一義的に同定することができる。
すべての論理関数と不揮発性の出力とを形成するためには、漏れ磁界結合された小さな楕円形のＭＴＪを使用しなければならない。これらのＭＴＪは、ＡＦｉの正味モーメントの選択によって適合される。このことにより、図２に示されたように、残留磁気で２つの抵抗状態を有する重なり合う２つのアステロイド曲線が得られる。直接ワイヤ接続では、ＴＭＲ振幅の差、またはイオン照射されたＭＴＪとイオン未照射のＭＴＪとの抵抗差は、そのつど切り替えるＭＴＪに依存せずに抵抗の変化が等しくなるように、素子サイズを調整することによって補償することができる（図１０ｃを参照されたい）。直列接続されたＭＴＪの抵抗測定の欠点は、両ＭＴＪの磁気抵抗の相対変化が各個々のＭＴＪと比較して小さいことである（図７を参照されたい）。
それに対して、抵抗差を測定する際に完全なＴＭＲ値を実現することができる。しかしこの場合には、イオン照射されたＭＴＪおよびイオン未照射のＭＴＪの異なる抵抗値を、素子サイズの変化によって補償することができない。それゆえ、イオン投与量を適切に選択してイオン照射中のエネルギーを適切に選択することにより、有利にはピン留めされた強磁性層を有する層構成体を分離層の上方において、イオン照射中の該分離層の欠陥を低減して可能性のある欠陥を除去するために後で焼結するのに使用することにより、すべてのＭＴＪの均等性を保証しなければならない。

Claims (52)

  1. 少なくとも２つの磁気抵抗素子を有する再構築可能な磁気論理回路配列体であって、
    前記磁気抵抗素子はそれぞれ、少なくとも２つの磁性層と、少なくとも２つの信号端子に対応する少なくとも１つの導体から構成され、
    前記磁性層は中間層によって相互に分離されており、
    前記磁性層のうち１つは基準層として、外部磁界に影響されても磁化を実質的に変化させず、他方の磁性層は自由層として、外部磁界に影響されると磁化を検出可能に変化させ、
    前記少なくとも１つの導体が通電状態にあると、該導体によって、前記磁気抵抗素子に作用し前記自由層の磁化を切り換える第１の磁界が生成され、
    当該磁気論理回路配列体は、前記磁気抵抗素子に影響する可変の第２の磁界を必要に応じて生成するための第２磁界生成装置を有する、磁気論理回路配列体において、
    ２つの前記磁気抵抗素子が相互に隣接して配置されており、
    両基準層の磁化は、予め設定された一軸異方性によって逆方向に配向されており、
    前記第１の磁界および第２の磁界が前記磁気抵抗素子に作用して前記自由層の磁化方向が相応に変化し、該磁気抵抗素子の抵抗が相応に変化することにより、当該磁気論理回路配列体においてすべての基本的な論理関数の切換動作を行えるように、前記磁気抵抗素子は相互に接続されており、とりわけＡＮＤ関数、ＯＲ関数、ＮＡＮＤ関数、ＮＯＲ関数、ＸＯＲ関数またはＸＮＯＲ関数に切り換えられるように前記磁気抵抗素子は相互に接続されていることを特徴とする、磁気論理回路配列体。
  2. 前記第２磁界生成装置が、位置が前記少なくとも２つの信号端子に対応する導体に垂直方向である通電可能な導体を有する、請求項１記載の磁気論理回路配列体。
  3. 当該磁気論理回路配列体の領域内に、磁気的に作用するエレメントが配置されており、有利には、前記第１の可変の磁界の少なくとも２つの信号端子に対応する導体が、該磁気的に作用するエレメントを含み、
    該磁気的に作用するエレメントの磁界は、前記磁気抵抗素子の基準層の磁化に対して平行または逆平行に配向されている、請求項１記載の磁気論理回路配列体。
  4. 前記磁気抵抗素子の接続体においてすべての基本的な論理関数の切換動作、とりわけＡＮＤ関数、ＯＲ関数、ＮＡＮＤ関数、ＮＯＲ関数、ＸＯＲ関数またはＸＮＯＲ関数の切換動作を選択的に設定できるように、該磁気抵抗素子の接続に関して前記第１の磁界と前記第２の磁界とが重なるようにされている、請求項１から３までのいずれか１項記載の磁気論理回路配列体。
  5. 相互に逆方向にピン留めされた前記２つの磁気抵抗素子のスイッチングアステロイド曲線は、前記基準層の交換バイアス結合（ＥＢ）によって相互にシフトされている、請求項１から４までのいずれか１項記載の磁気論理回路配列体。
  6. 前記磁気抵抗素子の磁性層は強磁性材料から成る、請求項１から５までのいずれか１項記載の磁気論理回路配列体。
  7. 前記磁気抵抗素子の基準層はそれぞれ硬磁性材料を含む、請求項６記載の磁気論理回路配列体。
  8. 前記磁気抵抗素子の自由層はそれぞれ軟磁性材料を含む、請求項６記載の磁気論理回路配列体。
  9. 前記強磁性材料は、ＣｏＦｅ，ＮｉＦｅ，ＣｏＦｅＢまたはホイスラー化合物を含む、請求項６から８までのいずれか１項記載の磁気論理回路配列体。
  10. 前記磁気抵抗素子の基準層の一軸異方性は、交換結合によって強磁性材料と反強磁性材料との間に存在する、請求項１から９までのいずれか１項記載の磁気論理回路配列体。
  11. 前記中間層は絶縁体層である、請求項１から１０までのいずれか１項記載の磁気論理回路配列体。
  12. 前記絶縁体層は酸化マグネシウムＭｇＯまたは酸化アルミニウムＡｌ２Ｏ３を絶縁体材料として含む、請求項１１記載の磁気論理回路配列体。
  13. 前記磁気抵抗素子はトンネル磁気抵抗素子（ＴＭＲ素子）である、請求項１１または１２記載の磁気論理回路配列体。
  14. 前記中間層は非磁性金属層である、請求項１から１０までのいずれか１項記載の磁気論理回路配列体。
  15. 前記磁気抵抗素子は巨大磁気抵抗素子（ＧＭＲ素子）である、請求項１４記載の磁気論理回路配列体。
  16. 前記磁気抵抗素子の基準層の実質的に一定の磁気的特性が、強い一軸異方性および／または高い保磁力を有する付加的な磁性層によって安定化され、
    前記付加的な磁性層は、非磁性層を介して層間交換結合によって前記基準層に結合される、請求項１から１５までのいずれか１項記載の磁気論理回路配列体。
  17. 前記２つの磁気抵抗素子の基準層の一軸異方性は、前記基準層の交換バイアス結合（ＥＢ）によって相互に逆方向に配向されている、請求項１から１６までのいずれか１項記載の磁気論理回路配列体。
  18. 前記磁気抵抗素子は方形の基本形を有する、請求項１から１７までのいずれか１項記載の磁気論理回路配列体。
  19. 前記磁気抵抗素子は、長い主軸と短い主軸とを有する楕円形の基本形を有する、請求項１から１７までのいずれか１項記載の磁気論理回路配列体。
  20. 相互に接続された前記磁気抵抗素子の場所の磁界強度は、実質的に同じである、請求項１から１９までのいずれか１項記載の磁気論理回路配列体。
  21. 前記入力信号は、少なくとも１つの導体によって前記磁気抵抗素子の接続体に印加され、
    前記少なくとも１つの導体で、論理０または論理１の異なる信号レベルに対応する異なる電流強度が個別または同時に、前記磁気抵抗素子の接続体に与えられるように構成されている、請求項１から２０までのいずれか１項記載の磁気論理回路配列体。
  22. 前記磁気抵抗素子の自由層の磁化が所期のように変化することにより、該磁気抵抗素子の接続体全体の特性が変化するように、前記入力信号によって前記導体上に発生する磁界は相互に重なる、請求項２１記載の磁気論理回路配列体。
  23. 生成される磁界の方向が前記磁気抵抗素子の磁化方向に対して平行になるように、前記入力信号を印加するための導体は前記磁気抵抗素子の基準層の磁化方向に対して配置されている、請求項１から２２までのいずれか１項記載の磁気論理回路配列体。
  24. 前記磁気抵抗素子の接続体の各入力信号ごとに１つの専用の導体が設けられている、請求項１から２３までのいずれか１項記載の磁気論理回路配列体。
  25. 前記少なくとも１つの導体によって発生する前記磁気抵抗素子の磁気作用は、
    両信号の電流が負である場合には負の磁界が発生し、
    両信号のうち１つの電流が正であり他方の電流が負である場合にはゼロ磁界が発生し、
    両信号の電流が同時に正である場合には正の磁界が発生する
    ように形成される、請求項１から２４までのいずれか１項記載の磁気論理回路配列体。
  26. 前記入力信号を印加するための少なくとも１つの導体を流れる電流によって生じる磁界に対して逆方向かつ等しい振幅の漏れ磁界が発生するように、該入力信号を印加するための少なくとも１つの導体に、ピン留めされた硬磁性のレールが設けられている、請求項１から２５までのいずれか１項記載の磁気論理回路配列体。
  27. 前記漏れ磁界は、前記ピン留めされた硬磁性のレールの厚さと該硬磁性のレールのピン留め方向とによって決定される、請求項２６記載の磁気論理回路配列体。
  28. 前記２つの端子を有する導体を流れる電流によって生じる第１の磁界と、該第１の磁界に対して平行または逆平行の付加的な磁界とが重なり合うことにより、
    両信号の電流がゼロである場合には負の磁界が発生し、
    両信号のうち一方のみに電流が流れる場合にはゼロ磁界が発生し、
    両信号に同時に電流が流れる場合には正の磁界が発生する
    ように構成されている、請求項２６または２７記載の磁気論理回路配列体。
  29. 前記信号を印加するために２極の電流を必要としない、請求項２６から２８までのいずれか１項記載の磁気論理回路配列体。
  30. 前記磁気抵抗素子の接続体の個々のスイッチング応答を表現するために異なる正の磁界強度が使用される、請求項１から２９までのいずれか１項記載の磁気論理回路配列体。
  31. 前記切換動作を設定するための別の磁界の方向は、楕円形の前記磁気抵抗素子の長い半軸と前記基準層の磁化方向とに対して垂直である、請求項１から３０までのいずれか１項記載の磁気論理回路配列体。
  32. 前記磁気抵抗素子の接続体は、各切換過程の前に常に、定義された初期状態に切り換えられる、請求項１から３１までのいずれか１項記載の磁気論理回路配列体。
  33. 前記定義された初期状態は、前記磁気抵抗素子の自由層の正の飽和または負の飽和を含む、請求項３２記載の磁気論理回路配列体。
  34. 前記磁気抵抗素子は相互に直列接続されている、請求項１から３３までのいずれか１項記載の磁気論理回路配列体。
  35. 前記磁気抵抗素子は相互に並列接続されている、請求項１から３３までのいずれか１項記載の磁気論理回路配列体。
  36. 前記磁気抵抗素子の導電度が高く、ひいては抵抗が低い場合、該磁気抵抗素子の振舞いは論理１となり、
    該磁気抵抗素子の導電度が低く、ひいては抵抗が高い場合、該磁気抵抗素子の振舞いは論理０を指す、請求項１から３５までのいずれか１項記載の磁気論理回路配列体。
  37. 前記２つの磁気抵抗素子の導電度または抵抗の差が、該２つの磁気抵抗素子の接続体のスイッチング応答を示す、請求項１から３６までのいずれか１項記載の磁気論理回路配列体。
  38. 前記２つの磁気抵抗素子の導電度または抵抗に差がない場合、該差がないことは論理０を意味し、
    前記抵抗に大きい差が存在する場合、該差は論理１を意味する、請求項３７記載の磁気論理回路配列体。
  39. 有利には同種類の多数の再構築可能な磁気論理回路配列体が、１つの共通の論理回路に配置されている、請求項１から３８までのいずれか１項記載の磁気論理回路配列体。
  40. 請求項１記載の再構築可能な磁気論理回路配列体の製造方法において、
    前記磁気抵抗素子の作製前または作製中または作製後に、前記基準層の所期の磁化方向を少なくとも局所的に、磁気抵抗素子が配置される領域内で形成し、
    前記磁気抵抗素子の完全または部分的な作製前または作製中または作製後に、固定化可能な磁気抵抗素子において、または磁気抵抗素子が配置される領域において、各基準層の磁化方向を変化することを特徴とする、製造方法。
  41. 各基準層の磁化方向を、磁界中でイオン衝突によって選択的に変化させる、請求項４０記載の製造方法。
  42. 各基準層の磁化方向を磁界中で、有利にはレーザによって該基準層の局所的な加熱を行うことにより、選択的に変化させる、請求項４０記載の製造方法。
  43. 前記磁気抵抗素子の一部分を、相互に逆方向の外部磁界内で別個にスパッタリングすることにより、各基準層の磁化方向を選択的に変化させる、請求項４０記載の製造方法。
  44. 変化すべきでない磁気抵抗素子を有する変化すべきでない区分を有利には被覆マスク等によって被覆することにより、各基準層の磁化方向を選択的に変化させる、請求項４０記載の製造方法。
  45. 両基準層の磁化方向を相互に逆方向に配向して、前記磁気抵抗素子を通常のリソグラフィ法またはエッチング法によって作製する、請求項１から４４までのいずれか１項記載の製造方法。
  46. 請求項１記載の再構築可能な磁気論理回路配列体の動作方法において、
    前記２つの磁気抵抗素子の接続体の動作時に、各切換過程前に常に、最初に該磁気抵抗素子の自由層を負または正に飽和させ、
    前記論理関数を選択するための磁界を発生させ、かつ／または前記論理信号を前記少なくとも１つの導体に与えることにより、前記磁気抵抗素子の自由層の磁化を変化させ、該磁気抵抗素子の接続体の論理応答を検出することを特徴とする、動作方法。
  47. 前記磁気抵抗素子の自由層の飽和を、該磁気抵抗素子の接続体の設定すべき論理関数に依存して選択する、請求項４６記載の動作方法。
  48. 前記入力信号を供給するための少なくとも１つの導体を、前記磁気抵抗素子の自由層の飽和を供給するためにも使用する、請求項４７記載の動作方法。
  49. 前記論理信号のスイッチオフ前に、前記論理関数を選択するための磁界をスイッチオフする、請求項４６から４８までのいずれか１項記載の動作方法。
  50. 前記論理関数を選択するための磁界の生成と、前記論理信号とのために、クロック制御される電流を使用する、請求項４６から４９までのいずれか１項記載の動作方法。
  51. 前記共通の論理回路上に配置された同種類の磁気論理回路配列体は、設定に応じて同時に異なる論理関数を実行する、請求項４６から５０までのいずれか１項記載の動作方法。
  52. 前記共通の論理回路上に配置された同種類の磁気論理回路配列体は、設定に応じて同時に同じ論理関数を実行する、請求項４６から５０までのいずれか１項記載の動作方法。
JP2010517267A 2007-07-21 2008-07-20 再構築可能な磁気論理回路配列体、および再構築可能な磁気論理回路配列体の製造方法および動作方法 Expired - Fee Related JP4971501B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007034256.1 2007-07-21
DE102007034256A DE102007034256A1 (de) 2007-07-21 2007-07-21 Rekonfigurierbare magnetische Logikschaltungsanordnung und Verfahren zur Herstellung und zum Betreiben derartiger Logikeinrichtungen
PCT/DE2008/001178 WO2009012755A1 (de) 2007-07-21 2008-07-20 Rekonfigurierbare magnetische logikschaltungsanordnung und verfahren zur herstellung und zum betreiben derartiger logikeinrichtungen

Publications (2)

Publication Number Publication Date
JP2010534434A JP2010534434A (ja) 2010-11-04
JP4971501B2 true JP4971501B2 (ja) 2012-07-11

Family

ID=39855211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517267A Expired - Fee Related JP4971501B2 (ja) 2007-07-21 2008-07-20 再構築可能な磁気論理回路配列体、および再構築可能な磁気論理回路配列体の製造方法および動作方法

Country Status (7)

Country Link
US (1) US7825686B2 (ja)
EP (1) EP2171852A1 (ja)
JP (1) JP4971501B2 (ja)
KR (1) KR20100051819A (ja)
CN (1) CN101803192B (ja)
DE (1) DE102007034256A1 (ja)
WO (1) WO2009012755A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7746687B2 (en) * 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8058906B2 (en) * 2009-06-16 2011-11-15 The University Of Notre Dame Du Lac Non-majority MQCA magnetic logic gates and arrays based on misaligned magnetic islands
US8358153B2 (en) * 2010-05-19 2013-01-22 International Business Machines Corporation Magnetic logic circuits formed with tapered magnetic wires
US8400066B1 (en) 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
US8476925B2 (en) 2010-08-01 2013-07-02 Jian-Gang (Jimmy) Zhu Magnetic switching cells and methods of making and operating same
US8358149B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8427199B2 (en) 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8358154B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8482967B2 (en) * 2010-11-03 2013-07-09 Seagate Technology Llc Magnetic memory element with multi-domain storage layer
JP5874647B2 (ja) * 2011-01-06 2016-03-02 日本電気株式会社 不揮発論理演算デバイス
US8552759B2 (en) * 2011-02-21 2013-10-08 Northwestern University Programmable logic based on a magnetic diode and applications of same
US8427197B2 (en) 2011-06-15 2013-04-23 Honeywell International Inc. Configurable reference circuit for logic gates
CN103076577B (zh) * 2012-08-03 2016-12-21 陈磊 一种检测磁场和加速度的磁阻传感器芯片
US10132843B2 (en) 2013-07-11 2018-11-20 Infineon Technologies Austria Ag Detector and a voltage converter
KR101712725B1 (ko) * 2015-04-09 2017-03-07 한양대학교 산학협력단 단일 MTJ를 이용한 2-input 프로그래머블 논리 소자
CN105206742B (zh) * 2015-08-18 2017-08-11 清华大学 一种室温可编程磁逻辑器件
CN105634470B (zh) * 2015-12-28 2018-06-22 清华大学 在单个磁阻器件实现所有16种二元布尔逻辑运算的方法
CN112051523B (zh) * 2019-06-05 2023-06-23 爱盛科技股份有限公司 磁场感测装置
WO2021075343A1 (ja) * 2019-10-17 2021-04-22 Ｙｏｄａ－Ｓ株式会社 磁気デバイス及び演算装置
CN113515913B (zh) * 2021-03-19 2023-10-24 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种stt-mram相关电路的磁性工艺设计方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
DE10053206C1 (de) 2000-10-26 2002-01-17 Siemens Ag Logikschaltungsanordnung
DE10113787C1 (de) 2001-03-21 2002-09-05 Siemens Ag Logikschaltungsanordnung
DE10144395C1 (de) * 2001-09-10 2002-10-10 Siemens Ag Baustein der programmierbaren magnetischen Logik
JP3785153B2 (ja) * 2002-03-29 2006-06-14 株式会社東芝 磁性体論理素子及び磁性体論理素子アレイ
TWI222763B (en) 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
DE10255857B3 (de) * 2002-11-29 2004-07-15 Forschungsverbund Berlin E.V. Magnetische Logikeinrichtung
JP4397184B2 (ja) * 2003-07-14 2010-01-13 株式会社ルネサステクノロジ 演算回路装置および磁性体記憶装置
DE102005001938B3 (de) * 2005-01-14 2006-04-13 Siemens Ag Nichtflüchtig rekonfigurierbare digitale Logikeinheit
KR101334180B1 (ko) * 2007-03-07 2013-11-28 삼성전자주식회사 반도체 메모리 장치 및 마그네토 논리 회로

Also Published As

Publication number Publication date
WO2009012755A8 (de) 2010-03-11
US7825686B2 (en) 2010-11-02
WO2009012755A1 (de) 2009-01-29
DE102007034256A1 (de) 2009-01-22
JP2010534434A (ja) 2010-11-04
CN101803192B (zh) 2013-06-19
EP2171852A1 (de) 2010-04-07
CN101803192A (zh) 2010-08-11
KR20100051819A (ko) 2010-05-18
US20100225350A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
JP4971501B2 (ja) 再構築可能な磁気論理回路配列体、および再構築可能な磁気論理回路配列体の製造方法および動作方法
Gallagher et al. Development of the magnetic tunnel junction MRAM at IBM: From first junctions to a 16-Mb MRAM demonstrator chip
US7601547B2 (en) Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US8422285B2 (en) Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8213220B2 (en) Device and method of programming a magnetic memory element
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US9997226B2 (en) Techniques to modulate spin orbit spin transfer torques for magnetization manipulation
US20120015099A1 (en) Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US7005691B2 (en) Magnetoresistance element and magnetoresistance storage element and magnetic memory
US20170271577A1 (en) Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element
WO2007047311A2 (en) Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
WO2007075889A2 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2009152594A (ja) 熱アシスト磁気書き込みメモリ
US8625327B2 (en) Magnetic random access memory and initializing method for the same
JP2005522044A (ja) 高密度ｍｒａｍ用途用の合成フェリ磁性体センス層
JP2014502423A (ja) 双極性スピン転移反転
JP4456805B2 (ja) 磁気トンネル接合の製造方法
JP4391236B2 (ja) デジタル磁気メモリセルユニットにおける交換結合している層システムを均一に磁化する方法
JP2002353417A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2007281334A (ja) スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置
JP2005510052A6 (ja) デジタル磁気メモリセルユニットにおける交換結合している層システムを均一に磁化する方法
JP6743641B2 (ja) 磁場変調機構、磁場変調素子、アナログメモリ素子、及び、高周波フィルタ
EP2378664A1 (en) Magnetic device
US11922986B2 (en) Magnetic heterojunction structure and method for controlling and achieving logic and multiple-state storage functions
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees