JP4971464B2 - 高速、高分解能デジタル−アナログ変換器 - Google Patents

Description

本発明はデジタル−アナログ変換器に関し、特に、固定小数点形式、浮動小数点形式、及び対数形式の形で表されるデジタルワードに適用可能な高速、高分解能のデジタル−アナログ変換器に関する。

デジタル−アナログ変換器は、デジタルワードをアナログ電圧値又はアナログ電流値のようなアナログ値に変換するものである。デジタルワードは、２進、３進などで表されるものであってもよく、さらに、固定小数点形式、浮動小数点形式あるいは対数形式のような任意の公知の形式で表現することができる。このデジタルワードがｎビット（ｄ）を有する固定小数点２進ワードである場合、２の累乗の重み付けを各ビットに印加することによって対応するアナログ値Ｓを生成することができる。

Ｒ−２Ｒラダー回路網は、各ビットに対して累乗の重み付けを印加する抵抗段の回路網を用いる１つの従来型のデジタル−アナログ変換器である。回路網の各段は同じ一対の抵抗を用いる。その場合、１つの抵抗の抵抗はその他の抵抗の２倍となる。ｎ段を一体に接続することによって、Ｒ−２Ｒラダー回路網は入力ビット値に対して逆比率１：１／２：１／４：…：２^-(n-1)を印加して、ｎビットのデジタルワードをアナログ値に変換する。

Ｒ−２Ｒラダー回路網を用いるデジタル領域からアナログ領域への正確な変換は非常に正確な逆比率を必要とする。したがって、Ｒ−２Ｒラダー回路網は大きなデジタルワード用の高精度の抵抗を特に必要とすることになる。多数の抵抗の両端にわたって必要な精度を維持することが困難であるという理由のために、Ｒ−２Ｒラダー回路網は、一般に大きなデジタルワードに対して十分な精度を有していない。他の従来型のデジタル−アナログ変換器の精度を改善することは可能ではあるが、これらのデジタル−アナログ変換器の場合一般に、非常に複雑な回路と計算速度の遅い回路の少なくともいずれかの回路を用いて精度の改善が行われている。したがって、高速、高分解能のデジタル−アナログ変換器が必要とされている。

本発明は、高速、高分解能のデジタル−アナログ変換器（ＤＡＣ）を有するものである。ＤＡＣはパルス発生器、減衰回路、コントローラ、及びサンプル回路を備える。パルス発生器は、最下位桁から最上位桁に並べられたデジタルワードの各桁を表すパルスをシリアルに出力する。パルス発生器から減衰回路への各パルスの入力によって、減衰回路の減衰応答に従って時間の経過と共に減衰する応答が生成される。コントローラは、各パルスの周期が所定の減衰量に関連するようにパルス発生器によって出力されるパルスのタイミングを制御する。パルス発生器が最上位桁を表すパルスを減衰回路に入力した後、コントローラからの制御信号に応答して、サンプル回路は、サンプル時刻に減衰回路の出力のサンプリングを行う。サンプルされた出力は入力デジタルワードに対応するアナログ出力値を表す。

１つの例示の実施形態では、入力デジタルワードは２進ワードを含み、減衰回路は指数関数的減衰応答を有するＲＣ回路を含む。パルス発生器は、２進ワードに対応するパルス（最下位ビットパルス）をまずストリームしてＲＣ回路に入力する。最上位ビットパルスが入力された後、サンプル回路はＲＣ回路の出力電圧のサンプリングを行う。ＲＣ時定数に基づいてコントローラがパルスのビット周期を制御することで、サンプルされた電圧は２進ワードの正確なアナログ表現となる。

別の例示の実施形態では、入力デジタルワードは絶対値部と指数部とを含む。例えば、入力デジタルワードは、絶対値部と整数の指数部とを含む浮動小数点ワードを含むものであってもよい。上記とは別に、入力デジタルワードは、絶対値部と小数の指数部とを含む対数ワードを含むものであってもよい。絶対値入力パルスに対する応答が、本発明の指数部に基づいてある一定時間の間さらなる減衰を可能にすることによって、デジタル−アナログ変換器は浮動小数点ワード又は対数ワードに対応するアナログ出力を生成する。１つの実施形態では、デジタル−アナログ変換器は、指数の関数として、入力パルスの開始時刻に相対的にサンプル時刻を変動させることによってこの追加の減衰を達成する。別の実施形態では、デジタル−アナログ変換器は、指数の関数として、サンプル時刻に相対的に入力パルスの開始時刻を変動させることによってこの追加の減衰を達成する。

実施形態におけるデジタル−アナログ変換器のブロック図。 図１のデジタル−アナログ変換器の減衰機能を例示する図。 本発明のデジタル−アナログ変換器の１つの実施例のブロック図。 図３のデジタル−アナログ変換器用の１つの例示の減衰回路を示す図。 、 、 図４の減衰回路の種々の実施形態に関連する特性図。 異なるサンプリングタイムにおける図３のデジタル−アナログ変換器の減衰関数を示す図。 図３のデジタル−アナログ変換器用の固定のサンプリング時刻に相対的に入力パルスを先行させるタイミング図。 浮動小数点と対数の少なくともいずれかのデジタルワード用デジタル−アナログ変換器の別の実施形態のブロック図。 ３進デジタルワード用のデジタル−アナログ変換器の別の実施形態のブロック図。 、 、 図１１のデジタル−アナログ変換器の異なる動作状態を示す図。 図３のデジタル−アナログ変換器用の他の例示の減衰回路を示す図。

図１はパルス発生器２０と減衰回路３０とを備えた例示のデジタル−アナログ変換器（ＤＡＣ）１０のブロック図である。本発明によれば、パルス発生器２０は、最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）に並べられた入力デジタルワードのビットに対応するパルスをシリアルに出力する。減衰回路３０への入力パルスによって、既知の減衰応答に従って減衰する応答が生成される。さらに詳細には、パルス発生器２０が各パルスを減衰回路３０に入力すると、前回の入力パルスによって生成された応答は、各時間の間所望の減衰係数だけ減衰する。例えば、２進ワードのビットに対応する各パルスが減衰回路３０へ入力されると、前回の入力パルスによって生成された応答は、各ビット周期につき公称上１／２に減衰する。ＭＳＢパルスが入力された後、減衰回路３０の出力は入力デジタルワードに対応するアナログ値を表す。以下の説明は、４ビットの２進ワードに関してＤＡＣ１０を一般的に説明するものであるが、本発明が、３進デジタルワード、４進デジタルワードなどのような任意の基数を有する任意の長さのデジタルワードに対しても適用できることは理解できよう。

図２は、４ビットの２進ワード「１１１１」に対応するパルスを受信した減衰回路３０に対する例示の指数関数的減衰応答を示す図である。本例の場合、各パルスに対する周期は０．１μsecである。連続したパルスが入力されると、各パルスによって生成された応答は、各ビット周期の間１／２に減衰する。したがって、時刻ｔ_sまでに、ＬＳＢビットを表すｄ₀により生成される応答は２^-3に減衰し、ｄ₁により生成される応答は２^-2に減衰し、そして、ｄ₂により生成される応答は２^-1に減衰する。時刻ｔ_sにおいて、ＤＡＣ１０の出力における累積アナログ値は下式により示される。

Ｓ＝ｄ₃２⁰＋ｄ₂２^-1＋ｄ₁２^-2＋ｄ₀２^-3 （１）

式（１）に示されているように、ＤＡＣ１０は４ビットの２進ワードの各ビットに対して２の累乗を印加する。したがって、時刻ｔ_sにおけるＤＡＣ１０の出力は入力デジタルワードのアナログ値を正確に表すことになる。

図３は本発明に係る１つの例示のＤＡＣ１０のさらに詳細なブロック図を示す。ＤＡＣ１０は、パルス発生器２０、減衰回路３０、コントローラ４０、及びサンプル回路５０を含む。パルス発生器２０は入力デジタルワードを一連のパルスに変換する。その場合、各パルスは周期Ｔを有し、次いで、パルスＬＳＢパルスを第１に出力する。一例として、４ビットの２進ワード「１０１１」を考える。パルス発生器２０はこのデジタルワードを図３に示す一連のパルスに変換する。

各入力パルスによって生成される応答は、既知の減衰回路３０の減衰応答に従って減衰する。コントローラ４０は、パルス発生器２０を制御して、各パルスの周期Ｔが所定の減衰係数と関連するように、減衰回路３０の減衰応答を基準としてパルスのタイミングを制御する。例えば減衰応答は、各入力パルスによって生成される応答を２進ワードの各ビット周期の間に１／２に減衰させることができる。コントローラ４０からの制御信号に応答して、サンプル回路５０は、パルス発生器２０がＭＳＢパルスを入力した後、サンプリング時刻ｔに減衰回路３０の出力のサンプリングを行う。サンプルされた出力は入力デジタルワードに対応するアナログ値を表す。

図４は、入力パルスを提供するソースに対して直列に接続された抵抗３２と並列に接続されたキャパシタ３３とを有するＲＣ回路３１を備えた１つの例示の減衰回路３０を示す。ＲＣ回路３１のインパルス応答は下式によって定義される指数関数的減衰応答を示す。

ｖ（ｔ）＝Ｖｅ^-t/τ （２）

ただし、Ｖは入力パルスの振幅を表し、τ＝ＲＣはＲＣ回路３１の時定数を表す。減衰回路３０がこれら例示のＲＣ回路のみに限定されるわけではないことは理解できよう。他の例示の実施形態では、減衰回路３０は任意の既知の減衰応答に対応する各入力パルスによって生成された応答を減衰することができる。例えば、減衰回路３０は任意の非線形減衰応答を有するものであってもよい。本実施形態の場合、任意の時点における減衰回路３０の出力は、入力パルスとＲＣ回路３１のインパルス応答との畳み込みである。

コントローラ４０は、各パルスによって生成される応答が所望の減衰量だけ減衰することを保証するために、下式に基づいて、減衰回路３０の減衰応答に相対的に入力パルスのタイミングを制御する。

Ｔ＝ＲＣln（ａ） （３）

ただし、Ｔは入力パルスの周期、Ｒは抵抗３２の抵抗（Ω）、Ｃはキャパシタ３３のキャパシタンス（Ｆ）、ａは入力デジタルワードの基数を表す。２進ワードの場合、ａ＝２であり、各周期に対して基準となる減衰量は１／２となるが、この値は基準となる減衰係数ＤＦ＝２に対応する値である。１つの実施形態では、コントローラ４０は、各パルスの周期が所望の減衰量と関連するように各パルスの周期Ｔを制御することによって、入力パルスのタイミングを制御する。別の実施形態では、コントローラ４０は時定数τを制御するためにＲＣ回路３１の抵抗とキャパシタンスの少なくともいずれかを制御することによって入力パルスのタイミングを制御し、それによって所望の減衰量が入力パルスの周期Ｔと関連するようにする。

周期ＴとＲＣ時定数τの少なくともいずれかを正確に制御することによって、コントローラ４０は出力アナログ値の精度を制御することが可能となる。一般に、デジタル−アナログ変換器は０．５ＬＳＢ程度の精度をもつ必要があり、この精度は、約１５PPM（parts per million）の精度に相当する。上述のＤＡＣ１０は、ＤＡＣ１０が単調性を有する限り、１６ビットのデジタルワードを含む大きなデジタルワード用として所望の精度を提供するものとなる。言い換えれば、値「１０００００００００００００００」に対して生成された信号値の方が、「０１１１１１１１１１１１１１１１」に対して生成された信号値よりもわずかに大きければ、ＤＡＣ１０は単調性を有するものとなる。下式が成り立つ場合、ＤＡＣ１０は単調性を有するものとなる。

ｗ＋ｗ²＋ｗ⁴＋ … ｗ¹⁵ ＜ １ （４）

ただし、ｗは周期当たりの所望の減衰量を表す。２進ワードの場合、式（４）は、結果としてｗ＜０．５（１＋２¹⁵）＝０．５０００１５２をもたらし、これは０．５０００１５２¹⁵すなわち百万当たり約３０PPM（parts per million）の精度を提供することになる。この精度は０．５ＬＳＢの精度要件を満たすのに十分すぎるほどの精度である。ＤＡＣ１０が単調性を有するものである限り、３２ビットのデジタルワードを含むデジタルワードよりもさらに長いデジタルワードに対して本明細書に記載のＤＡＣ１０を用いることができることは理解できよう。

ビット周波数（ｆ＝１／Ｔ）とＲＣ時定数τとの積が上記精度要件を満たせばＤＡＣ１０はこの精度を達成することになる。この目的のために、コントローラ４０は、パルス発生器２０によって出力されるパルスの周期Ｔを正確に設定するプログラマブル周波数シンセサイザ４２（図３）を含むようにしてもよい。１つの実施形態では、周波数シンセサイザ４２は、減衰回路３０の減衰応答に相対的にビット周期を較正することができる。この実施形態の場合、「１０００００００００００００００」と「０１１１１１１１１１１１１１１１」との間で交番するデジタルワードがＤＡＣ１０へ入力される。各入力デジタルワードに対応する減衰回路３０の出力を評価することによって、コントローラ４０は入力パルスの周期誤差を確定することができる。次いで、コントローラ４０はプログラマブル周波数シンセサイザ４２を用いて、上記誤差に基づいてパルスの周期を調整することができる。例えば、プログラマブル周波数シンセサイザ４２が公称上１６０ＭＨｚに設定されている場合、２４００Ｈｚステップは１５PPM（parts per million）ステップと同等のものと見なすことになる。したがって、１５PPM（parts per million）の精度を達成するために、周波数シンセサイザ４２は２４００Ｈｚのステップでパルス発生器２０の周波数を調整して、パルス発生器２０に対する所望の周期を設定することが可能となる。

コントローラ４０はまた、ＤＡＣ１０の動作中に周波数シンセサイザ４２を用いて、動的に発生する誤差を補正するために入力パルスの周期を動的に調整するようにしてもよい。例えば、ＲＣ回路３１における抵抗３２とキャパシタ３３の少なくともいずれかが温度と共に変動する場合、コントローラ４０は、温度の変動に起因して生じる誤差を追跡し、周波数シンセサイザ４２を用いて、この誤差に基づいてビット周期を動的に調整するとよい。例えば、減衰回路３０の指数関数的減衰からの正確なズレが所定のズレであれば、周波数シンセサイザ４２は事前にプログラムされたシーケンスを同調させて、各ビット間隔の調整を行い、このズレの補償と、必要に応じて温度の補償を図ることができる。１つの実施形態では、発振器は、ＲＣ回路３１において用いられているものと同じ抵抗とキャパシタとを用いて構成することができる。コントローラ４０は所望の精度に合わせて発振器の周波数を測定することができる。コントローラ４０は、測定された周波数に基づいて、周波数シンセサイザ４２のビット周期を調整することができる。図３のＤＡＣ１０がコントローラ４０と周波数シンセサイザ４２とを含むのに対して、すべてのＤＡＣ１０の時定数が一致するとき、１以上のＤＡＣ１０が同じコントローラ４０と、周波数シンセサイザ４２と、温度補償回路とのうちの少なくともいずれかを用いてもよいことは理解できよう。例えば、１つのコントローラ４０、１つの周波数シンセサイザ４２、１つの温度補償回路、及び２つのＤＡＣ１０（各チャネルに対して１つのＤＡＣ）を用いて、２チャネルを備えたステレオオーディオデジタル−アナログ変換器を構成することができる。

たとえコントローラ４０が周期ＴとＲＣ時定数τの少なくともいずれかを正確に制御することが可能であっても、ＲＣ回路３１によって出力されたアナログ値は、二次極（incidental pole）によって生じたスプリアス信号に起因する誤差をまだ含んでいる可能性がある。一般に、理想ＲＣ回路３１はＭτに比例する周波数で一次極を有している。しかし、実際にはＲＣ回路３１は、ＲＣ回路３１にスプリアス信号を生じさせて、減衰回路の出力に変える１以上の二次極を含むことができる。一般に、二次極は一次極（primary pole）よりも高い周波数になっている。周波数が高ければ高いほど、スプリアス信号は一次極に関連づけられた信号よりも高速のレートで指数関数的に減衰させられることになる。例えば、ＲＣ回路３１が一次極周波数の１０倍の二次極を有している場合、スプリアス信号は、一次極に関連づけられた信号よりも１０倍高速に減衰する。したがって、スプリアス信号を実質的に減衰させるためには、コントローラ４０はサンプル回路５０を制御して、ＭＳＢパルスが入力された後、所定の周期の間サンプル時刻を遅延させるとよい。あるいは、コントローラ４０は、パルス発生器２０を制御して、サンプル時刻に相対的に所定の周期の間パルスの入力を進めるようにしてもよい。いずれかのオプションによって、サンプル時刻よりも前に、スプリアス信号を容認できるほどの小さな値まで減衰させることが可能になる。ＤＡＣ１０が、追加の遅延の結果生じる紛失した振幅を補償するために出力アナログ値を増幅する増幅器（図示せず）をさらに含むことができることは理解できよう。

図５乃至図７は、二次極問題に関連する問題点及び可能な解決方法を例示するために対数スケールでプロットされたＲＣ回路３１のインパルス応答を示す図である。図５は一次極の１０倍の周波数の二次極を有するＲＣ回路３１のインパルス応答６０を示す。図５は、スプリアス信号に従うインパルス応答６０と理想直線応答６４との間の誤差６２をさらに示す。例示のように、インパルス応答６０及び誤差６２はインパルス応答のピーク時にほぼ同じ大きさを有する。したがって、本例ではスプリアス信号は、ピーク時にサンプリングにより取得されたアナログ値の精度をかなり悪くすることになる。

０．５ＬＳＢ未満の所望の精度を達成するためには、誤差６２はＭＳＢについては１／６５５３６未満、第２のＭＳＢについては１／３２７６８未満などでなければならない。図５の点線は、少なくとも０．５ＬＳＢの精度をそれぞれ有する１５ビットワード、１６ビットワード、及び１７ビットワードの場合の誤差の限度を示す。所望の精度を満たすために、誤差６２はサンプル時刻において語長に対応する誤差の限度未満でなければならない。図５に示すように、誤差６２は、インパルス応答が約９ｄＢだけ減衰してしまうまで１６ビットワードに対応する誤差の限度未満まで低下することはない。この時点まで減衰回路の出力サンプル時刻を遅延させることによって、コントローラ４０は、サンプルされた値からスプリアス信号を実質的に除去することになる。

減衰回路のサンプリング出力を十分に遅延させることによって、二次極に関連して生じる問題を解決できる場合が多いが、必要とされる遅延が長くなる場合がある。さらに、二次極の周波数が相対的に一次極周波数の近辺にあるとき、結果として生じる誤差６２があまりに大きすぎて、単にサンプル時刻を遅延させるだけでは問題の解決を得ることができなくなる場合がある。例えば、二次極周波数が、図６に示すように一次極周波数の２倍になった場合を考える。たとえサンプル時刻を大幅に遅延させたとしても、この場合の誤差６２は大きすぎて所望の精度を達成することはできない。この問題を解決するために、ＲＣ回路３１は、ＲＣ回路３１応答の周波数応答時に０を形成するキャパシタ３３に対して直列の第２の抵抗をさらに含むようにすることができる。一般に、他のすべての二次極の１次係数に零点の時定数をマッチさせることは実質的にスプリアス信号を低減させることになる。図７は、第２の抵抗を用いて一次極周波数の約１０倍の周波数で零点を形成するステップが、図６に示されている誤差６２を十分に低減させる方法を示す図である。したがって、適切な周波数で零点を形成することによって、かつ、サンプル時刻を遅延させることによって、ＤＡＣ１０は最も信号品質を低下させるスプリアス信号さえも補償することができる。

上述の例示のＤＡＣ１０は、固定小数点デジタルワードを想定するものである。しかし、ＤＡＣ１０はまた、浮動小数点形式と対数形式の少なくともいずれかのような別の形式でデジタルワードに適用されうるものである。浮動小数点形式又は対数形式の形で表されるデジタルワードには符号、絶対値、及び指数が含まれる。２進ワードの場合、浮動小数点ワードはｓ・ｒ２^-mを表すことができる。ここで、ｓは符号を表し、ｒは絶対値を表し、ｍは指数を表す。指数ｍは、浮動小数点ワードを表す整数部と、対数ワードを表す小数部とからなる。ｍ＝０のとき、固定小数点デジタルワードが浮動小数点デジタルワードに対応することは理解できよう。異なる指数を有するデジタルワードに対応するアナログ値が２つの或る係数だけ異なる値となることも理解できよう。例えば、絶対値が１２の場合、ｍ＝０のとき出力値は１２、ｍ＝１とき、出力値は６、ｍ＝２のとき、出力値は３、などとなる。その結果、絶対値ビットに対応する入力パルスによって生成された応答をｍに比例する時間の間さらに減衰させることが可能なＤＡＣ１０を変更することによって、ＤＡＣ１０は、浮動小数点形式と対数形式の少なくともいずれかの形で表されるデジタルワードの調整を行うことになる。

浮動小数点値と対数値とに対応してデジタル・アナログ変換を実現するために、コントローラ４０は、指数に基づいてサンプルに相対的にパルスの入力タイミングを制御する。１つの実施形態では、コントローラ４０は、減衰回路３０のサンプル時刻をｍ周期分だけ遅延させることによってタイミングの制御を行うことができる。図８は、ｍ＝０、ｍ＝１、ｍ＝２、ｍ＝３のとき、４ビットのデジタルワード「１０１１」を表すサンプル時刻ｔ_sを示す図である。別の実施形態では、コントローラ４０はパルス発生器２０を制御して、タイミングを制御するために、固定サンプル時刻ｔに相対的にパルスの入力をｍ周期分だけ先行させることができる。図９は、ｍ＝０、ｍ＝１、ｍ＝２、ｍ＝３のとき、「１０１１」を表すためにパルス発生器２０により出力されるパルスを示す。コントローラ４０は、例えば、遅延させた周期又は先行させた周期の数を追跡するカウンタを用いることができる。いずれの場合にせよ、サンプル回路５０によりサンプリングが行われる前に、絶対値に対応する応答はｍ周期の間減衰する。図８と図９が整数指数値に関して本発明を例示しているのに対して、当業者であれば、対数形式用として小数部分の指数値を用いることができることは理解できよう。

浮動小数点ワードと対数ワードとが入力時刻とサンプル時刻との間に追加の遅延時間を必要とするという理由のために、ＤＡＣ１０は内部ＤＡＣタイミングを外部世界のタイミングと同期させるための追加タイミング回路を必要とする場合がある。図１０はこの実施形態に関連するＤＡＣ１０の１つの例示のブロック図を示す。上述の構成要素に加えて、ＤＡＣ１０はラッチ７０、ホールド回路８０、及びスイッチ９０を含む。ラッチ７０は外部開始信号を受信する。コントローラ５０によって提供される内部開始信号によってクロック入力されると、ラッチ７０は、再計時された（retimed）開始信号をパルス発生器２０へ提供する。この再計時された開始信号に応答して、パルス発生器２０はデジタルワードを受信し、次いで、ＬＳＢからＭＳＢに並べられた対応するパルスを減衰回路３０へシリアルに入力する。減衰回路３０は、上述したように入力パルスによって生成された応答を減衰する。コントローラ４０からの内部サンプル信号に応答して、サンプル回路５０は、減衰回路３０の出力のサンプリングを行う。サンプル回路５０はアナログ出力信号をホールド回路８０へ転送する。スイッチ９０が外部サンプル信号によってトリガされるまでホールド回路８０は信号をホールドする。次に、ホールド回路８０はアナログ出力信号をＤＡＣ１０の出力部へ転送する。したがって、外部開始信号と外部サンプル信号との間の時間が内部開始信号と内部サンプル信号との間の時間よりも長くなっている限り、内部ＤＡＣ１０のタイミングは外部世界には不可視なものとなる。この構成によって、コントローラ４０は、サンプル時刻のタイミングに相対的に入力パルスを制御して、外部電気部品のタイミング処理を瞬断することなく、固定小数点形式、浮動小数点形式、又は対数形式の形で表されるデジタルワードの調整を行うことが可能になる。これによって、コントローラ４０が何らかの必要な遅延を追加してスプリアス信号の低減を行うことが可能になる。

本発明は、ａ＝３（３進）、ａ＝４（４進）などの他の基数のデジタルワードについても当てはまるものである。図１１は３進デジタルワード用の１つの例示の減衰回路３０を示す。３進法は＋１、０、−１を用いて、デジタルワードを生成することができる。本例の場合、コントローラ４０は減衰応答を基準として相対的に入力パルスのタイミングを制御し、各パルスの周期Ｔは基準となる係数３に対応するようにすることができる。減衰回路３０は、２つのインバータを介してＤＣ電源Ｖｃｃ及びグランドに接続されたＲＣ回路３１を備える。各インバータは、入力信号Ｐ１又はＰ２によって制御されるＰ−ＦＥＴ及びＮ−ＦＥＴを備える。コントローラ４０は３進デジタルワードの各桁に基づいて入力信号Ｐ１及びＰ２を制御する。ある桁の数が「＋１」の場合、コントローラはＰ１をHighに設定し、Ｐ２をLowに設定する。これにより、図１２Ａに示されるように、抵抗３２がＶｃｃに接続され、キャパシタ３３がグランドに接続されて、キャパシタが充電される。ある桁の数が「−１」の場合、コントローラはＰ１をLowに設定し、Ｐ２をHighに設定する。これにより、図１２Ｂに示されるように、抵抗３２がグランドに接続され、キャパシタがＶｃｃに接続されて、キャパシタ３３が放電される。ある桁の数が「０」の場合、コントローラ４０はＰ１とＰ２の双方をLowに設定する。これにより、図１２Ｃに示されるように、抵抗３２とキャパシタ３３の双方がグランドに接続されてキャパシタ３３の電荷が保持される。したがって、各３進周期で、３進数の値に基づいてＰ１とＰ２とを制御することにより、キャパシタ電圧の増減又は保持が可能となる。

本発明が、上述した減衰応答以外の他の減衰応答を用いて実施可能であることは理解できよう。例えば、ＲＣ回路３１を変更して、抵抗３２とキャパシタ３３とを並列に設けるようにすることができる。この構成は入力電流パルスによって生成された応答を指数関数的に減衰して、対応するアナログ出力値を生成するものである。上記とは別に、減衰回路３０は図１３に示すようなＲＬ回路３４を備えるようにしてもよい。本実施形態では、コントローラ４０は、下式に基づいてＲＬ回路３４の減衰応答を基準として相対的にパルスの入力タイミングを制御する。

Ｔ＝（Ｌ／Ｒ）ln（ａ） （５）

ただし、Ｒは抵抗３２の抵抗（Ω）、Ｌはインダクタ３５のインダクタンス（Ｈ）、τ＝Ｌ／ＲはＲＬ回路の時定数である。指数関数的減衰回路が用いられる上記に関係なく、減衰出力信号はサンプル回路５０によりサンプリングされて、アナログ出力値を生成する。一般に、サンプルされた値はアナログ出力電圧を含む。しかし、減衰出力信号が電流信号を減衰しているとき、ホール効果装置のような電流検出器又は相互コンダクタンス増幅器を用いてサンプルされたアナログ出力信号の電流が検出され、対応するアナログ電圧が生成される。

上述の例示のＤＡＣ１０は、入力デジタルワードがユニポーラであることを想定するものである。本発明はまた、正数と負数とを変換するバイポーラ・デジタル−アナログ変換器として利用されうる。１つの実施形態によれば、ハーフ・フルスケール（half full-scale）ビットパターンは０を表す。１６ビットワードの場合、ハーフ・フルスケールビットパターンは「０１１１１１１１１１１１１１１１」となり、次いで、この入力デジタルワード用としてＤＡＣ１０によって出力される電圧は０となるように定義される。この値以上のすべての電圧が正の値として定義されるのに対して、この値未満のすべての電圧は負の値として定義される。上記とは別に、真のゼロ値は存在しない。例えば、−０．５は「０１１１１１１１１１１１１１１」によって表すことができ、そして、＋０．５は「１０００００００００００００００」によって表すことができる。

別のバイポーラの実施形態では、一対のＤＡＣ１０を用いて、平衡変換器を構成することができる。この場合、変換の対象となる数は、２の補数の形か、符号付き絶対値の形で表すことができる。１６ビットのデジタルワードを表す符号付き絶対値の形で表される場合、符号は（＋に対しては）１又は（−に対しては）０であり、絶対値は１５ビットの数で表される。その場合、例えば、−０．５は「０１１１１１１１１１１１１１」によって表され、＋０．５は「１００００００００００００００」によって表される。一方のＤＡＣ１０に対して符号付き絶対値を提示し、かつ、他方のＤＡＣ１０に対して相補ビットパターンを提示することによって、対応するアナログ値のバランス表現又はプッシュプル表現が、上記対のＤＡＣ１０によって出力される２つの電圧間の差によって提供される。本発明が上記の例のみに限定されるわけではないことは理解できよう。ＤＡＣ１０を用いるバイポーラ・デジタル・アナログ変換のための他の実装構成も本発明に適用可能である。

本明細書に記載のＤＡＣ１０も、入力された一連のパルスがリターンツーゼロ波形を含むことを想定するものである。ビット間でゼロへ戻る波形を用いることによって、各ビットが同じ立ち上がりエッジと立ち下がりエッジ及びビット幅を有することになるため、各ビットはＤＡＣ１０への同量の入力信号に寄与することが保証される。この結果、減衰回路３０の減衰応答は、入力デジタルワード内のビット位置にかかわりなく各入力パルスを同様に修正することになる。ＲＺ（return-to-zero）波形がアナログ出力の精度の改善を図るものであるのに対して、本発明の場合他の入力波形を用いてもよいことは理解できよう。

本明細書に記載のＤＡＣ１０は、部品の数がデジタルワードの長さに依存しないところで実装するには単に２、３の電子部品しか必要としないことになる。さらに、本明細書に記載のＤＡＣ１０の精度は、プログラマブル周波数シンセサイザ４２を用いて較正と動的制御の少なくともいずれかを行うようにすることができる。このようなデジタル制御は、従来型のデジタル−アナログ変換器に求められる高精度電子部品の製造に比べるとさらに簡単、安価、精密なものとなる。さらに、語長、基数、形式のうちの少なくともいずれかに依存することなく、すべてのデジタルワードに対してＤＡＣ１０を用いることが可能となる。したがって、本明細書に記載のＤＡＣ１０は多目的に使用できる汎用性の高いデジタル・アナログ変換器となり、高速、シンプル、かつ非常に正確なデジタル・アナログ変換を提供するものとなる。

本発明は、その本質的な特徴から逸脱しない範囲において、本明細書に具体的に記載した方法以外の方法でも実施可能であることはいうまでもない。本実施形態は、いかなる点においても例示にすぎず、本発明を限定するものではなく、添付した請求項の意味する範囲及びそれと均等の範囲に属するすべての変更は本発明に含まれることが意図されている。

Claims (34)

1. 複数桁のデジタルワードをアナログ値に変換する方法であって、
   最下位桁から最上位桁に並べられた前記デジタルワードの各桁を表すパルスを、シリアルに、減衰応答を有する減衰回路に入力するステップと、
   プログラマブル周波数シンセサイザを用いて、各パルスの周期が所定の減衰量と関連するように、前記減衰応答を基準に前記パルスのタイミングを制御するステップと、
   前記デジタルワードに対応するアナログ値を生成するために、前記最上位桁を表すパルスを入力した後、サンプル時刻に前記減衰回路の出力をサンプリングするステップと、
   を有することを特徴とする方法。
2. 前記減衰応答は指数関数的減衰応答を含むことを特徴とする請求項１に記載の方法。
3. 前記減衰回路は、時定数に基づく指数関数的減衰応答を有する抵抗−キャパシタ（ＲＣ）回路を含むことを特徴とする請求項１に記載の方法。
4. 前記減衰回路は、時定数に基づく指数関数的減衰応答を有する抵抗−インダクタ（ＲＬ）回路を含むことを特徴とする請求項１に記載の方法。
5. 前記減衰回路の出力をサンプリングするステップは、前記アナログ値のスプリアス信号を減衰させるために、パルスを入力する開始時刻に相対的に前記サンプル時刻を変動させるステップを含むことを特徴とする請求項１に記載の方法。
6. 前記アナログ値のスプリアス信号を減衰させるために、前記サンプル時刻に相対的にパルスを入力する開始時刻を変動させるステップを更に有することを特徴とする請求項１に記載の方法。
7. 前記アナログ値のスプリアス信号を減衰させるために、前記周波数応答の１以上の二次極の１次係数に基づいて、前記減衰回路に関連づけられた周波数応答における零点を形成するステップを更に有することを特徴とする請求項１に記載の方法。
8. 前記デジタルワードは絶対値及び指数を含むことを特徴とする請求項１に記載の方法。
9. 前記デジタルワードは、浮動小数点形式及び対数形式のうちのいずれか一方で表されるデジタルワードを含むことを特徴とする請求項８に記載の方法。
10. 前記減衰回路の出力をサンプリングするステップは、前記指数の関数に従い、前記パルスを入力する開始時刻に相対的に前記サンプル時刻を変動させるステップを含むことを特徴とする請求項８に記載の方法。
11. 前記指数の関数に従い、前記サンプル時刻に相対的に前記パルスを入力する開始時刻を変動させるステップを更に有することを特徴とする請求項８に記載の方法。
12. 前記デジタルワードは２進ワードを含み、
    前記パルスのタイミングを制御するステップは、各パルスの周期が公称減衰量の１／２の量に対応するように前記タイミングを制御するステップを含む
    ことを特徴とする請求項１に記載の方法。
13. 前記デジタルワードは３進ワードを含み、
    前記パルスのタイミングを制御するステップは、各パルスの周期が公称減衰量の１／３の量に関連するように前記タイミングを制御するステップを含む
    ことを特徴とする請求項１に記載の方法。
14. 前記デジタルワードは固定小数点形式の複数の桁を含むことを特徴とする請求項１に記載の方法。
15. 前記減衰回路の温度を測定するステップと、
    前記測定された温度に基づいて前記パルスのタイミングを調整するステップと、
    を更に有することを特徴とする請求項１に記載の方法。
16. 前記パルスのタイミングを制御するステップは、各パルスの周期が前記所定の減衰量と関連するように各パルスの周期を較正するステップを含むことを特徴とする請求項１に記載の方法。
17. 前記デジタル・アナログ変換器の内部タイミングを少なくとも１以上の外部タイミング信号と同期させるステップを更に有することを特徴とする請求項１に記載の方法。
18. 複数桁のデジタルワードをアナログ値に変換するためのデジタル−アナログ変換器であって、
    最下位桁から最上位桁に並べられた前記デジタルワードの各桁を表すパルスをシリアルに出力するパルス発生器と、
    減衰応答を有し、前記パルス発生器によって出力された前記パルスを受信する減衰回路と、
    前記アナログ値を生成するために、前記減衰回路が前記最上位桁を表すパルスを受信した後、サンプル時刻に前記減衰回路の出力のサンプリングを行うサンプリング回路と、
    プログラマブル周波数シンセサイザを用いて、前記パルス発生器によって出力されたパルスのタイミングを制御するコントローラであって、各パルスの周期が所定の減衰量と関連するように、前記減衰応答に基づいて、各パルスの周期を制御するコントローラと、
    を有することを特徴とするデジタル−アナログ変換器。
19. 前記減衰応答は指数関数的減衰応答を含むことを特徴とする請求項１８に記載のデジタル−アナログ変換器。
20. 前記減衰回路は、時定数に基づく指数関数的減衰応答を有する抵抗−キャパシタ（ＲＣ）回路を含むことを特徴とする請求項１８に記載のデジタル−アナログ変換器。
21. 前記減衰回路は、時定数に基づく指数関数的減衰応答を有する抵抗−インダクタ（ＲＬ）回路を含むことを特徴とする請求項１８に記載のデジタル−アナログ変換器。
22. 前記サンプル回路は、前記アナログ値のスプリアス信号を減衰させるために、前記パルス発生器の開始時刻に相対的に前記サンプル時刻を変動させることを特徴とする請求項１８に記載のデジタル−アナログ変換器。
23. 前記コントローラは更に、前記アナログ値のスプリアス信号を減衰させるために、前記サンプル時刻に相対的に前記パルス発生器の開始時刻を変動させることを特徴とする請求項１８に記載のデジタル−アナログ変換器。
24. 前記デジタルワードは絶対値及び指数を含むことを特徴とする請求項１８に記載のデジタル−アナログ変換器。
25. 前記デジタルワードは、浮動小数点形式及び対数形式のうちのいずれか一方で表されるデジタルワードを含むことを特徴とする請求項２４に記載のデジタル−アナログ変換器。
26. 前記サンプル回路は、前記指数の関数に従い、前記パルス発生器の開始時刻に相対的に前記サンプル時刻を変動させることを特徴とする請求項２４に記載のデジタル−アナログ変換器。
27. 前記コントローラは更に、前記指数の関数に従い、前記サンプル時刻に相対的に前記パルス発生器の開始時刻を変動させることを特徴とする請求項２４に記載のデジタル−アナログ変換器。
28. 前記デジタルワードは２進ワードを含み、
    前記コントローラは、各パルスの周期が公称減衰量の１／２の量に対応するように前記パルスのタイミングを制御する
    ことを特徴とする請求項１８に記載のデジタル−アナログ変換器。
29. 前記デジタルワードは３進ワードを含み、
    前記コントローラは、各パルスの周期が公称減衰量の３分の１の量に関連するように前記パルスのタイミングを制御する
    ことを特徴とする請求項１８に記載のデジタル−アナログ変換器。
30. 前記デジタルワードは固定小数点形式の複数の桁を含むことを特徴とする請求項１８に記載のデジタル−アナログ変換器。
31. 前記コントローラは更に、
    前記減衰回路の温度を測定し、
    前記測定された温度に基づいて前記パルスのタイミングを調整する
    ことを特徴とする請求項１８に記載のデジタル−アナログ変換器。
32. 前記コントローラは更に、各パルスの周期が前記所定の減衰量と関連するように各パルスの周期を較正することを特徴とする請求項１８に記載のデジタル−アナログ変換器。
33. 外部開始信号を前記パルス発生器用の内部開始信号と同期させるためのラッチと、
    前記サンプル時刻を外部サンプル時刻と同期させるためのスイッチと、
    を更に有することを特徴とする請求項１８に記載のデジタル−アナログ変換器。
34. 前記デジタル−アナログ変換器は、ユニポーラ・デジタル−アナログ変換器とバイポーラ・デジタル−アナログ変換器とのうちの少なくともいずれか一方を含むことを特徴とする請求項１８に記載のデジタル−アナログ変換器。

Images