TWI458349B

TWI458349B - 固態成像裝置及攝影系統

Info

Publication number: TWI458349B
Application number: TW100123697A
Authority: TW
Inventors: Fumitsugu Suzuki; Yusuke Oike
Original assignee: Sony Corp
Priority date: 2010-07-26
Filing date: 2011-07-05
Publication date: 2014-10-21
Also published as: TW201212646A

Description

固態成像裝置及攝影系統

本發明係關於一種以CMOS影像感測器及攝影系統為典型之固態成像裝置。

可藉由使用與典型CMOS積體電路之製造程序相同的製造程序來製造CMOS影像感測器，且可藉由單一電源來驅動CMOS影像感測器。因此，藉由使用CMOS程序，有可能將類比電路與邏輯電路一起提供於同一晶片中。

因此，存在複數個強大優點，諸如周邊IC之數目的減少。

主流使用中之CCD的輸出電路為單通道(ch)輸出類型，其使用具有浮動擴散(FD)層之FD放大器。

相對照地，因為CMOS影像感測器具有用於每一像素之FD放大器，所以在主流使用中其輸出電路為行並行輸出類型，其中選擇像素陣列中之單一列且在行方向上同時讀取整列。

安置於每一像素中之FD放大器難以展現足夠的驅動能力，且因此需要降低資料速率。此係並行處理為有利的之原因。

存在行並行輸出類型CMOS影像感測器之提議之各種像素信號讀取(輸出)電路。

該等像素信號讀取(輸出)電路中之最高級的像素信號讀取(輸出)電路為具有用於每一行之類比-數位轉換器(在下文中縮寫為ADC)以便將像素信號擷取為數位信號的像素信號讀取電路。

舉例而言，在JP-A-2005-278135或非專利文獻「Integrated 800x600 CMOS Image System」(W. Yang等人之ISSCC Digest of Technical Papers(304頁至305頁)(1999年2月))中揭示此種配備有行並行ADC之CMOS影像感測器。

圖1為說明配備有行並行ADC之固態成像裝置(CMOS影像感測器)之例示性組態的方塊圖。

固態成像裝置1包括像素區2、垂直掃描電路3、水平轉移掃描電路4，及藉由如圖1所示之ADC群組形成之行處理電路群組5。

固態成像裝置1進一步包括數位-類比轉換器(在下文中縮寫為DAC)6及放大器電路(S/A)7。

像素區2經組態使得(例如)單位像素21配置成矩陣形狀(列及行之形狀)，該等單位像素中之每一者包括光電二極體(光電轉換裝置)及像素內放大器。

在行處理電路群組5中，配置行處理電路51之複數個行，該等行處理電路中之每一者形成每一行中的ADC。

每一行處理電路(ADC)51包括比較器51-1，該比較器將參考信號RAMP(Vslop)與類比信號Vsl比較，該參考信號具有當以步進式方式改變藉由DAC 6產生之參考信號時獲得之RAMP波形，該類比信號係自經由垂直信號線8之每一列線的像素獲得。

每一行處理電路(ADC)51進一步包括計數鎖存器(記憶體)51-2，該計數鎖存器計數比較器51-1之比較時間且保留計數結果。

行處理電路51具有n位元數位信號轉換功能，且經安置用於垂直信號線(行線)8-1至8-n中之每一者，藉此組成行並行ADC區塊。

各別計數鎖存器(記憶體)51-2之輸出連接至具有(例如)k位元寬度之水平轉移線9。

此外，安置有對應於水平轉移線9之k個放大器電路7。

圖2為說明圖1之電路之時序圖的圖。

在每一行處理電路(ADC)51中，經安置用於每一行之比較器51-1將讀取至垂直信號線8之類比信號(電位Vsl)與以步進式方式改變之參考信號RAMP(Vslop)比較。

此時，計數鎖存器51-2執行計數，直到類比電位Vsl之位準與參考信號RAMP(Vslop)之位準彼此交叉且比較器51-1之輸出反轉為止，且接著垂直信號線8之電位(類比信號)Vsl經轉換成數位信號(經AD轉換)。

經由一次讀取來執行AD轉換兩次。

在第一轉換中，單位像素21之重設位準(P相位)被讀取至垂直信號線8(8-1至8-n)，且執行AD轉換。

重設位準之P相位包括像素之間的變化。

在第二轉換中，藉由各別單位像素21光電轉換之信號被讀取至垂直信號線8(8-1至8-n)(D相位)，且執行AD轉換。

D相位亦包括像素之間的變化，且因此執行(D相位位準-P相位位準)之演算，藉此實現相關雙重取樣(CDS)。

轉換成數位信號之信號記錄於計數鎖存器51-2中，藉由水平(行)轉移掃描電路4經由水平轉移線9依序地讀取至放大器電路7，且最終被輸出。

以此方式，執行行並行輸出處理。

此外，在P相位下之計數鎖存器51-2的計數處理被稱作主要取樣，且在D相位下之計數鎖存器51-2的計數處理被稱作次要取樣。

甚至在暗電流之效應及光電二極體(PD)之特性被忽視時亦執行上述CDS，以便使讀取放大器電晶體之臨限值的變化消除讀取至垂直信號線8之信號電位Vsl的變化。

在CDS中，獲取重設位準與信號位準之間的差(重設位準+淨信號位準)，且因此理想地若淨信號為0，則差為0。

此處，在一些情況下，甚至在不存在入射光時，差亦可不為0。

對於此等情況，可考慮複數個原因。該等原因中之一者為，不僅根據雜訊之效應而且根據斜波之重設特性及比較器之重設特性之效應，將偏移值添加至主要取樣值及次要取樣值中的任一者。

甚至當在取樣之間添加偏移值時，亦可不存在AD轉換中之捨位方式的差異。在此情況下，不影響影像品質。

然而，在存在捨位方式之差異的情況下(亦即，在出現量化誤差之情況下)，CDS難以消除變化。

另外，因為針對每一行提供一個比較器，所以在每一行中存在高相關性，且在特定條件下，存在較可能出現量化誤差之行及較不可能出現量化誤差之行。

為此，在解析力較高之情況下，可獲得離散值的範圍增加。相對照地，在解析力較低之情況下，固定垂直條紋出現於影像中。

因此，需要提供能夠抑制由AD轉換時之量化誤差導致之量化垂直條紋之出現的一種固態成像裝置及一種攝影系統，藉此改良影像品質。

本發明之一實施例之一固態成像裝置包括：一像素區，其中執行光電轉換之複數個像素配置成一矩陣形狀；及一像素信號讀取區，該像素信號讀取區具有一AD轉換區，該AD轉換區自該像素區經由複數個像素單元讀取像素信號，且執行類比數位(AD)轉換。該像素信號讀取區包括：複數個比較器，該等比較器中之每一者將為一斜波之一參考信號與一對應行中之像素的讀取類比信號電位比較；複數個計數鎖存器，該等計數鎖存器中之每一者經安置成對應於該複數個比較器中之每一者，能夠計數該對應比較器之一比較時間，當該對應比較器之一輸出反轉時停止該計數，且保持一對應計數值；及一調整區，該調整區針對被執行AD轉換之每一列對該參考信號執行偏移調整。

根據本發明之另一實施例的一攝影系統包括：一固態成像裝置；及一光學系統，該光學系統在該固態成像裝置上形成一物體影像。該固態成像裝置包括：一像素區，其中執行光電轉換之複數個像素配置成一矩陣形狀；及一像素信號讀取電路，該像素信號讀取電路具有一AD轉換區，該AD轉換區自該像素區經由複數個像素單元讀取像素信號，且執行類比數位(AD)轉換。該像素信號讀取電路包括：複數個比較器，該等比較器中之每一者將為一斜波之一參考信號與一對應行中之像素的讀取類比信號電位比較；複數個計數鎖存器，該等計數鎖存器中之每一者經安置成對應於該複數個比較器中之每一者，能夠計數該對應比較器之一比較時間，當該對應比較器之一輸出反轉時停止該計數，且保持一對應計數值；及一調整區，該調整區針對被執行AD轉換之每一列對該參考信號執行偏移調整。

根據本發明之該等實施例，有可能抑制由AD轉換時之量化誤差導致之量化垂直條紋的出現，且藉此亦有可能改良影像品質。

在下文中，將參看隨附圖式來描述本發明之實施例。

此外，將以下列項目之次序來給予描述。

1.固態成像裝置之例示性總組態

2.行ADC之例示性組態

3.使用DAC之參考信號形成的實例

4.攝影系統之例示性組態

圖3為說明根據本發明之一實施例的配備有行並行ADC之固態成像裝置(CMOS影像感測器)之例示性組態的方塊圖。

圖4為更特定地說明圖3之配備有行並行ADC之固態成像裝置(CMOS影像感測器)中之ADC群組的方塊圖。

<1.固態成像裝置之例示性總組態>

固態成像裝置100包括作為成像區之像素區110、垂直掃描電路120、水平轉移掃描電路130，及時序控制電路140，如圖3及圖4所示。

固態成像裝置100進一步包括行處理電路群組150，該行處理電路群組為作為像素信號讀取區之ADC群組；及DAC偏壓電路160，該DAC偏壓電路包括DAC(數位-類比轉換器)161。

調整區經組態以具有時序控制電路140、行處理電路群組(ADC群組)150及DAC偏壓電路160之各別功能。

固態成像裝置100包括放大器電路(S/A)170、信號處理電路180，及線記憶體190。

在以上組件中，像素區110、垂直掃描電路120、水平轉移掃描電路130、行處理電路群組(ADC群組)150、DAC偏壓電路160及放大器電路(S/A)170係藉由類比電路組態。

時序控制電路140、信號處理電路180及線記憶體190係藉由數位電路組態。

根據實施例之固態成像裝置100進一步包括判定區200，該判定區基於放大器電路170之輸出來判定物體之亮度。

如稍後將描述，在關於是否執行箝位DAC之偏移調整之切換中使用判定區200的判定結果。

在像素區110中，複數個單位像素110A配置成具有m個列及n個行之二維形狀(矩陣形狀)，該等單位像素中之每一者具有光電二極體(光電轉換裝置)及像素內放大器。

[單位像素之例示性組態]

圖5為說明根據實施例的藉由四個電晶體組成之CMOS影像感測器之例示性像素的圖。

舉例而言，單位像素110A包括作為光電轉換裝置之光電二極體111。

單位像素110A進一步包括作為每一光電二極體111之主動裝置的以下四個電晶體：作為轉移裝置之轉移電晶體112、作為重設裝置之重設電晶體113、放大器電晶體114，及選擇電晶體115。

光電二極體111將入射光光電轉換成電荷(此處為電子)，電荷量對應於光量。

轉移電晶體112連接於光電二極體111與浮動擴散FD之間作為輸出節點。

當轉移電晶體112之閘極(轉移閘極)經由轉移控制線LTx接收驅動信號TG時，轉移電晶體112將由作為光電轉換裝置之光電二極體111光電轉換之電子轉移至浮動擴散FD。

重設電晶體113連接於電源線LVDD與浮動擴散FD之間。

當重設電晶體113之閘極經由重設控制線LRST接收重設信號RST時，重設電晶體113將浮動擴散FD之電位重設成電源線LVDD之電位。

浮動擴散FD連接至放大器電晶體114之閘極。放大器電晶體114係經由選擇電晶體115連接至垂直信號線116。放大器電晶體114及像素區外之恆定電流源組成源極隨耦器。

此外，經由選擇控制線LSEL，可將控制信號(位址信號或選擇信號)SEL給予至選擇電晶體115之閘極，且藉此接通選擇電晶體115。

當接通選擇電晶體115時，放大器電晶體114放大浮動擴散FD之電位，且將對應於該電位之電壓Vsl輸出至垂直信號線116。經由垂直信號線116，將自每一像素輸出之電壓輸出至作為像素信號讀取區之行處理電路群組150。

舉例而言，逐列地連接轉移電晶體112、重設電晶體113及選擇電晶體115之各別閘極。因此，對對應於單一列的每一像素並行地同時執行此操作。

重設控制線LRST、轉移控制線LTx及選擇控制線LSEL配置於像素區110中作為用於像素配置中之每一列之一個集合。

藉由作為像素驅動區之垂直掃描電路120來驅動重設控制線LRST、轉移控制線LTx及選擇控制線LSEL。

在固態成像裝置100中，配置有：時序控制電路140，該時序控制電路作為控制電路產生內部時脈，以用於自像素區110依序地讀取信號；垂直掃描電路120，該垂直掃描電路控制列位址及列掃描；及水平轉移掃描電路130，該水平轉移掃描電路130控制行位址及行掃描。

時序控制電路140產生在像素區110、垂直掃描電路120、水平轉移掃描電路130、行處理電路群組150、DAC偏壓電路160、信號處理電路180及線記憶體190中之信號處理所必需之時序信號。

時序控制電路140包括DAC控制區141，該DAC控制區控制DAC偏壓電路160中之DAC 161之參考信號RAMP(Vslop)的產生。

DAC控制區141執行控制，以便針對被執行行處理電路群組150之每一行處理電路(ADC)151之AD轉換的每一列來調整參考信號RAMP之偏移。

DAC控制區141能夠在行處理電路群組150中之CDS(相關雙重取樣)時執行控制，以便調整主要取樣(P相位時間)及次要取樣(D相位時間)之各別參考信號RAMP的偏移。

此時，DAC控制區141將對於每一列為隨機之偏移信號(小於±0.5 LSB)添加至在P相位時間、在D相位時間或在P相位時間及D相位時間兩者之參考信號RAMP。在此情況下，雜訊重疊，且因此改變其真值。

另外，DAC控制區141亦使用不在P相位及D相位時而僅在初始化處理(自動歸零(AZ))(其判定在開始列操作時每一行的操作點)時將偏移信號施加至每一比較器之輸入部分的方法作為真值藉以不變化之方法。

像素區110使用線快門經由光子累積及釋放來光電轉換每一像素列之視訊影像及螢幕影像，藉此將類比信號VSL輸出至行處理電路群組150之每一行處理電路151。

在ADC群組150中，每一ADC區塊(每一行區)均使用來自DAC 161之參考信號(斜坡信號)RAMP使像素區110之類比輸出經受APGA可調適整合ADC及數位CDS，且輸出若干位元之數位信號。

<2.行ADC之例示性組態>

在根據實施例之行處理電路群組150中，作為ADC區塊之行處理電路(ADC)151排列成複數個行。

特定言之，行處理電路群組150具有k位元數位信號轉換功能。行處理電路(ADC)151配置於各別垂直信號線(行線)116-1至116-n中，藉此組成行並行ADC區塊。

每一ADC 151具有比較器151-1，該比較器將參考信號RAMP(Vslop)與類比信號Vsl比較，該參考信號具有當以步進式方式改變藉由DAC 161產生之參考信號時獲得之斜坡波形，該類比信號係經由垂直信號線自每一列線的像素獲得。

每一ADC 151進一步包括計數鎖存器151-2，該計數鎖存器計數比較時間且保持計數結果。

各別計數鎖存器151-2之輸出連接至具有(例如)k位元寬度之水平轉移線LTRF。

此外，配置對應於水平轉移線LTRF之k個放大器電路170及信號處理電路180。

在ADC群組150中，針對每一行安置之每一比較器151-1將讀取至垂直信號線116之類比信號電位Vsl與參考信號Vslop(具有線性地改變且具特定斜率之斜率波形的斜坡信號RAMP)比較。

此時，類似於比較器151-1，針對每一行安置之計數鎖存器151-2正操作。

當具有斜坡波形之參考信號RAMP(電位Vslop)及計數值改變同時彼此一對一對應時，ADC 151將垂直信號線116之電位(類比信號)Vsl轉換成數位信號。

ADC 151將參考信號RAMP(電位Vslop)之電壓的改變轉換成時間改變，且藉由計數在特定週期(時脈)之時間來將該時間轉換成數位值。

當類比信號Vsl與參考信號RAMP(Vslop)彼此交叉時，反轉比較器151-1之輸出，且停止計數鎖存器151-2之輸入時脈，或將停止被輸入之時脈輸入至計數鎖存器151-2，藉此完成AD轉換。

在上述AD轉換週期結束之後，水平轉移掃描電路130將保持於計數鎖存器151-2中之資料轉移至水平轉移線LTRF，且經由放大器170將資料輸入至信號處理電路180，藉此經由預定信號處理產生二維影像。

水平轉移掃描電路130執行多通道同時並行轉移，以便保證轉移速率。

時序控制電路140產生在像素區110、行處理電路群組150及其類似者之區塊中進行信號處理所必需的時序。

在後續階段，信號處理電路180執行根據儲存於線記憶體190中之信號對垂直線缺陷或點偵測(point detects)的校正，針對該等信號執行箝位處理，且執行數位信號處理，諸如並聯-串聯轉換、壓縮、編碼、添加、平均化及間歇操作。

針對每一像素列傳輸之數位信號儲存於線記憶體190中。

在根據實施例之固態成像裝置100中，信號處理電路180之數位輸出被作為輸入傳輸至ISP或基頻LSI。

此處，將描述根據實施例的每一比較器151之組態及功能，該比較器執行ADC群組(像素信號讀取電路群組)150中之初始化處理(自動歸零處理)。

在下文中，藉由參考數字300來表示比較器。

圖6為說明根據實施例的比較器之例示性組態的電路圖。

如圖6所示，在比較器300中，串列地連接第一放大器與第二放大器。第一放大器310執行低速信號比較操作以窄化第一階段之操作帶寬，且第二放大器320增加第一放大器310之輸出的增益。

第一放大器310包括p通道MOS(PMOS)電晶體PT311至PT314，及n通道MOS(NMOS)電晶體NT311至NT313。

第一放大器310包括第一電容器C311及第二電容器C312作為AZ位準取樣電容。

PMOS電晶體PT311及PT312之源極連接至電源電位VDD。

PMOS電晶體PT311之汲極連接至NMOS電晶體NT311之汲極，且其間之連接點組成節點ND311。另外，連接PMOS電晶體PT311之汲極及閘極，且其間之連接點連接至PMOS電晶體PT312之閘極。

PMOS電晶體PT312之汲極連接至NMOS電晶體NT312之汲極，且其間之連接點組成第一放大器310之輸出節點ND312。

NMOS電晶體NT311及NT312之發射器彼此連接，且其間之連接點連接至NMOS電晶體NT313之汲極。NMOS電晶體NT313之源極連接至地面電位GND。

NMOS電晶體NT311之閘極連接至電容器C311之第一電極，且其間之連接點組成節點ND313。此外，電容器C311之第二電極連接至用於斜坡信號RAMP之輸入端子TRAMP。

NMOS電晶體NT312之閘極連接至電容器C312之第一電極，且其間之連接點組成節點ND314。此外，電容器C312之第二電極連接至用於類比信號VSL之輸入端子TVSL。

另外，NMOS電晶體NT313之閘極連接至用於偏壓信號BIAS之輸入端子TBIAS。

PMOS電晶體PT313之源極連接至節點ND311，且其汲極連接至節點ND313。PMOS電晶體PT314之源極連接至節點ND312，且其汲極連接至節點ND314。

此外，PMOS電晶體PT313及PT314之閘極共同地連接至第一控制脈衝CPL之輸入端子TCPL，該第一控制脈衝在低位準下係在作用中的。

在具有上述組態之第一放大器310中，PMOS電晶體PT311及PT312組成電流鏡電路。

此外，NMOS電晶體NT311及NT312使用NMOS電晶體NT313作為電流源來組成差異比較區。

此外，NMOS電晶體NT311之閘極組成第一信號輸入端子，且NMOS電晶體NT312之閘極組成第二信號輸入端子。

另外，PMOS電晶體PT313及PT314充當AZ開關，且電容器C311及C312充當AZ位準取樣電容。

此外，第一放大器310之輸出信號1stcomp被自輸出節點ND312輸出至第二放大器320。

第二放大器320具有PMOS電晶體PT321、NMOS電晶體NT321及NT322，以及AZ位準取樣電容C321。

PMOS電晶體PT321之源極連接至電源電位VDD，且其閘極連接至第一放大器310之輸出節點ND312。

PMOS電晶體PT321之汲極連接至NMOS電晶體NT321之汲極，且其間之連接點組成輸出節點ND321。

NMOS電晶體NT321之源極連接至地面電位GND，且其閘極連接至電容器C321之第一電極，且其間之連接點組成節點ND322。電容器C321之第二電極連接至地面電位GND。

NMOS電晶體NT322之汲極連接至節點ND321，且源極連接至節點ND322。

此外，NMOS電晶體NT322之閘極共同地連接至第二控制脈衝XCPL之輸入端子TXCPL，該第二控制脈衝在高位準下係在作用中的。

第二控制脈衝XCPL採取與供應至第一放大器310之第一控制脈衝信號CPL互補之位準。

在具有上述組態之第二放大器320中，PMOS電晶體PT321組成輸入電路及電流源電路。

另外，NMOS電晶體NT322充當AZ開關，且電容器C321充當AZ位準取樣電容。

此外，第二放大器320之輸出節點ND321連接至比較器300之輸出端子TOUT。

接著，將描述根據實施例之比較器300的操作。

在比較器300中，在校準週期(AZ週期)期間，為了判定在開始列操作時用於每一行之操作點，在低位準下供應第一控制脈衝信號CPL，且在高位準下供應第二控制脈衝XCPL。

藉此，接通作為第一放大器310之AZ開關的PMOS電晶體PT313及PT314。同樣，接通作為第二放大器320之AZ開關的NMOS電晶體NT322。

如上文所描述，在ADC群組150中，藉由使用比較器300，首先取樣每一行之DAC偏移位準、像素重設位準及AZ位準，且在為AZ位準取樣電容之電容器C311、C312及C321中累積電荷。

在控制脈衝CPL(其係(例如)供應於校準週期期間)中，給予該控制脈衝之振幅，使得在接通用於初始化(校準)之AZ切換電晶體時所必需的電壓Vgs始終設定至最小必需電壓。

以此方式，在實施例中，最小化產生之偏移量。因此，亦抑制偏移量之波動範圍。

接著，執行P相位操作。回應於接收像素之重設信號RST，改變類比信號VSL且將其與來自DAC 161之斜坡信號RAMP比較，藉此針對每一行執行AD轉換。

在類比信號VSL之耦合信號與待供應至第一放大器310之節點ND313及ND314之斜坡信號RAMP交叉時，比較器300的輸出改變，該第一放大器在比較器300之AZ操作之後已變為高阻抗(HiZ)。藉由基於比較器300之輸出控制後續階段之計數操作來執行AD轉換。

舉例而言，緊接在開始P相位週期之後，比較器300之輸出信號compout暫時地改變至低位準，且接著在RAMP波與類比信號VSL交叉時改變至高位準。

接著，執行D相位操作。在與P相位相同之路徑中執行AD轉換。然而，相較於P相位操作，在D相位操作中在像素中光電轉換之信號量較大，且因此通常擴大AD轉換的動態範圍。

因此，當在與P相位RAMP波相同的階度下執行AD轉換時，D相位週期變得長於P相位週期。

在此情況下，在使類比信號VSL之耦合信號與待供應至第一放大器310之節點ND313及ND314之斜坡信號RAMP交叉時，比較器300的輸出亦改變，該第一放大器在比較器300之AZ操作之後已變為高阻抗(HiZ)。類似於P相位之情況，藉由基於比較器300之輸出控制後續階段之計數操作來執行AD轉換。

在此情況下，緊接在完成P相位週期之後，將比較器300之輸出信號compout再次改變至低位準，且接著在D相位週期期間在使RAMP波與類比信號VSL交叉時改變至高位準。

如上文所描述，因為在每一列操作中於相同路徑中針對每一行重複地執行AZ操作、P相位操作及D相位操作，所以經由類比CDS移除各別行之固有變化或kTC雜訊。

另外，作為用於CMOS影像感測器之像素信號讀取之方法，存在藉以經由在光電轉換裝置前部的電容中安置於光電轉換裝置附近之MOS開關暫時地取樣待用作由光電轉換裝置(諸如光電二極體)產生之光學信號之信號電荷且讀取信號電荷的方法。

在取樣電路中，通常重疊具有與取樣電容器值反相關之雜訊值。在像素中，當信號電荷轉移至取樣電容時，藉由使用電位梯度來完全地轉移信號電荷。因此，雜訊將不出現於取樣過程中，但在取樣之先前階段之電容的電壓位準重設成特定參考值時雜訊值重疊。

為了移除雜訊，通常使用CDS。

如上文所描述，在CDS中，讀取且儲存緊接在信號電荷之取樣之前的狀態(重設位準)，接著讀取在取樣之後的信號位準，且自儲存之電荷之位準減去讀取之信號位準，藉此消除雜訊。

在DAC控制區141之控制下，DAC 161產生具有線性地改變且具特定斜率之斜率波形的參考信號(斜坡信號)，且將參考信號RAMP供應至行處理電路群組150。

在DAC控制區141之控制下，DAC 161產生參考信號RAMP，該參考信號經受針對被執行行處理電路群組150之每一行處理電路(ADC)151之AD轉換之每一列的偏移調整。

在DAC控制區141之控制下，DAC 161在行處理電路群組150中之CDS期間產生參考信號RAMP，該參考信號經受在主要取樣及次要取樣之每一者中之取樣處理期間的偏移調整。

在DAC控制區141之控制下，DAC 161將對於每一列為隨機之偏移信號(小於±0.5 LSB)在P相位時間(主要取樣)、在D相位時間(次要取樣)或在P相位時間及D相位時間兩者添加至參考信號RAMP。在此情況下，雜訊重疊，且因此改變其真值。

另外，在DAC控制區141之控制下，DAC 161施加未在P相位及D相位時施加而僅在自動歸零(AZ)時施加之偏移信號，以便不改變真值。

如圖4所示，DAC 161經組態以包括斜坡DAC(斜率DAC)162、箝位DAC 163及加法器區164。

<3.使用DAC之參考信號形成的實例>

圖7為說明根據實施例的電流控制DAC之基本例示性組態的圖。

電流控制DAC 161經組態為具有電源VDD作為參考之電源參考類型DAC。電流控制DAC 161亦可經組態為具有地面GND作為參考之地面參考類型DAC。

特定言之，參考電阻器R1之一末端連接至電源VDD，且參考電阻器R1之另一末端連接至斜坡DAC 162之輸出及箝位DAC 163之輸出。藉由輸出之連接點來形成斜坡輸出節點ND 161。

參考電阻器R1及輸出節點ND 161組成加法器區164。

斜坡DAC 162包括x個電流源I1-1至I1-x及開關SW1-1至SW1-x。

開關SW1-1至SW1-x之端子a分別連接至電流源I1-1至I1-x，該等電流源連接至地面GND。

開關SW1-1至SW1-x之端子b共同地連接至輸出節點ND161。

根據由DAC控制區141產生之控制信號CTL1來選擇性地接通及關斷開關SW1-1至SW1-x。

箝位DAC 163包括y個電流源I2-1至I2-y及開關SW2-1至SW2-y。

開關SW2-1至SW2-y之端子a分別連接至電流源I2-1至I2-y，該等電流源連接至地面GND。

開關SW2-1至SW2-y之端子b共同地連接至輸出節點ND161。

根據由DAC控制區141產生之控制信號CTL2來選擇性地接通及關斷開關SW2-1至SW2-y。

在箝位DAC 163中，執行不僅包括對應於控制信號CTL2之固定值而且包括偏移值之電流輸出。

在DAC 161中，如圖7所示，藉由合計斜坡DAC 162之輸出信號S162與用於DC位準控制的箝位DAC 163之輸出信號S163來產生整合ADC中的參考信號RAMP(斜波)。

在現有技術中之控制方法中，在針對每一列執行AD轉換時，在箝位DAC 163之輸出信號設定為固定值的情況下產生參考信號。

因此，當在行間之主要取樣及次要取樣中的AD轉換中存在捨位方式的差異時，關注由量化誤差導致之垂直條紋。

在實施例中，在針對每一列執行AD轉換時，箝位DAC 163之輸出信號S163不固定(亦即，控制信號不設定為固定值)，且使用基於偽隨機數之控制信號CTL2。

在實施例中，在第一方法中，在P相位時間(主要取樣)，在D相位時間(次要取樣)，或在P相位時間及D相位時間(兩種取樣)執行基於偽隨機數之控制。換言之，在第一方法中，藉由改變真值，改變了AD轉換中之捨位(量化)的方式。

在實施例中，在第二方法中，不在P相位(主要取樣)及D相位(次要取樣)時施加偏移信號，而僅在自動歸零(AZ)時施加該偏移信號，以便不改變真值。

下文將描述基於偽隨機數之DAC控制的特定實例。

圖8展示說明根據實施例的基於偽隨機數之DAC控制之特定實例的圖。

圖8中之部分(A)展示不施加偏移調整之情況。圖8中之部分(B)展示施加偏移調整之情況。

在圖8中，部分(X)指示在AD轉換之前的類比值，部分(Y)指示在AD轉換之後的數位值，且部分(Z)指示在CDS之後的值。

在此實例中，在P相位中，在不施加偏移調整之情況下，「a」列及「A」行中之數位轉換類比值為「0.9」，「b」列及「A」行中之數位轉換類比值為「0.7」，且「c」列及「A」行中之數位轉換類比值為「0.9」。

「a」列及「B」行中之數位轉換類比值為「0.4」，「b」列及「B」行中之數位轉換類比值為「0.5」，且「c」列及「B」行中之數位轉換類比值為「0.3」。

「a」列及「C」行中之數位轉換類比值為「1.6」，「b」列及「C」行中之數位轉換類比值為「1.5」，且「c」列及「C」行中之數位轉換類比值為「1.4」。

舉例而言，如圖8所示，偏移值經設定使得「a」列中之設定值經設定為等於+0.3 LSB(控制初始為類比控制，但為了更易於理解，該值經數位轉換)，下一「b」列中之設定值經設定為等於+0.2 LSB，且下一「c」列中之設定值經設定為等於0.1 LSB。

因此，在P相位中，「a」列及「A」行中之數位轉換類比值自「0.9」改變成「1.2」，「b」列及「A」行中之數位轉換類比值自「0.7」改變成「0.9」，且「c」列及「A」行中之數位轉換類比值自「0.9」改變成「1.0」。

「a」列及「B」行中之數位轉換類比值自「0.4」改變成「0.7」，「b」列及「B」行中之數位轉換類比值自「0.5」改變成「0.7」，且「c」列及「B」行中之數位轉換類比值自「0.3」改變成「0.4」。

「a」列及「C」行中之數位轉換類比值自「1.6」改變成「1.9」，「b」列及「C」行中之數位轉換類比值自「1.5」改變成「1.7」，且「c」列及「C」行中之數位轉換類比值自「1.4」改變成「1.5」。

在D相位中，在無偏移調整之情況下，「a」列及「A」行中之數位轉換類比值為「1.2」，「b」列及「A」行中之數位轉換類比值為「1.1」，且「c」列及「A」行中之數位轉換類比值為「1.3」。

「a」列及「B」行中之數位轉換類比值為「0.8」，「b」列及「B」行中之數位轉換類比值為「0.8」，且「c」列及「B」行中之數位轉換類比值為「0.6」。

「a」列及「C」行中之數位轉換類比值為「1.9」，「b」列及「C」行中之數位轉換類比值為「1.6」，且「c」列及「C」行中之數位轉換類比值為「1.7」。

舉例而言，如圖8所示，偏移值經設定使得「a」列中之設定值經設定為等於+0.1 LSB(控制初始為類比控制，但為了更易於理解，該值經數位轉換)，下一「b」列中之設定值經設定為等於+0.0 LSB，且下一「c」中之設定值經設定為等於0.0 LSB。

因此，在D相位中，「a」列及「A」行中之數位轉換類比值自「1.2」改變成「1.3」，「b」列及「A」行中之數位轉換類比值保持於「1.1」，且「c」列及「A」行中之數位轉換類比值保持於「1.3」。

「a」列及「B」行中之數位轉換類比值自「0.8」改變成「0.9」，「b」列及「B」行中之數位轉換類比值保持於「0.8」，且「c」列及「B」行中之數位轉換類比值保持於「0.6」。

「a」列及「C」行中之數位轉換類比值自「1.9」改變成「2.0」，「b」列及「C」行中之數位轉換類比值保持於「1.6」，且「c」列及「C」行中之數位轉換類比值保持於「1.7」。

在不施加偏移調整之情況下，在AD轉換之後的數位值係如下文所描述。

在P相位中，「a」列及「A」行中之數位轉換類比值「0.9」改變成數位值「0」，「b」列及「A」行中之數位轉換類比值「0.7」改變成數位值「0」，且「c」列及「A」行中之數位轉換類比值「0.9」改變成數位值「0」。

「a」列及「B」行中之數位轉換類比值「0.4」改變成數位值「0」，「b」列及「B」行中之數位轉換類比值「0.5」改變成數位值「0」，且「c」列及「B」行中之數位轉換類比值「0.3」改變成數位值「0」。

「a」列及「C」行中之數位轉換類比值「1.6」改變成數位值「1」，「b」列及「C」行中之數位轉換類比值「1.5」改變成數位值「1」，且「c」列及「C」行中之數位轉換類比值「1.4」改變成數位值「1」。

在D相位中，「a」列及「A」行中之數位轉換類比值「1.2」改變成數位值「1」，「b」列及「A」行中之數位轉換類比值「1.1」改變成數位值「1」，且「c」列及「A」行中之數位轉換類比值「1.3」改變成數位值「1」。

「a」列及「B」行中之數位轉換類比值「0.8」改變成數位值「0」，「b」列及「B」行中之數位轉換類比值「0.8」改變成數位值「0」，且「c」列及「B」行中之數位轉換類比值「0.6」改變成數位值「0」。

「a」列及「C」行中之數位轉換類比值「1.9」改變成數位值「1」，「b」列及「C」行中之數位轉換類比值「1.6」改變成「1」，且「c」列及「C」行中之數位轉換類比值「1.7」改變成數位值「1」。

此外，在CDS之後的數位值係如下文所描述。

「a」列及「A」行中之數位值改變成「1」，「b」列及「A」行中之數位值改變成「1」，且「c」列及「A」行中之數位值改變成「1」。

「a」列及「B」行中之數位值改變成「0」，「b」列及「B」行中之數位值改變成「0」，且「c」列及「B」行中之數位值改變成「0」。

「a」列及「C」行中之數位值改變成「0」，「b」列及「C」行中之數位值改變成「0」，且「c」列及「C」行中之數位值改變成「0」。

在此情況下，在「A」行中，因為列間之相關較高，所以有可能量化誤差顯現為固定垂直條紋。

在施加偏移調整之情況下，在AD轉換之後的數位值係如下文所描述。

在P相位中，「a」列及「A」行中之數位轉換類比值「1.2」改變成數位值「1」，「b」列及「A」行中之數位轉換類比值「0.9」改變成數位值「0」，且「c」列及「A」行中之數位轉換類比值「1.0」改變成數位值「1」。

「a」列及「B」行中之數位轉換類比值「0.7」改變成數位值「0」，「b」列及「B」行中之數位轉換類比值「0.7」改變成數位值「0」，且「c」列及「B」行中之數位轉換類比值「0.4」改變成數位值「0」。

「a」列及「C」行中之數位轉換類比值「1.9」改變成數位值「1」，「b」列及「C」行中之數位轉換類比值「1.7」改變成數位值「1」，且「c」列及「C」行中之數位轉換類比值「1.5」改變成數位值「1」。

在D相位中，「a」列及「A」行中之數位轉換類比值「1.3」改變成數位值「1」，「b」列及「A」行中之數位轉換類比值「1.1」改變成數位值「1」，且「c」列及「A」行中之數位轉換類比值「1.3」改變成數位值「1」。

「a」列及「B」行中之數位轉換類比值「0.9」改變成數位值「0」，「b」列及「B」行中之數位轉換類比值「0.8」改變成數位值「0」，且「c」列及「B」行中之數位轉換類比值「0.6」改變成數位值「0」。

「a」列及「C」行中之數位轉換類比值「2.0」改變成數位值「2」，「b」列及「C」行中之數位轉換類比值「1.6」改變成數位值「1」，且「c」列及「C」行中之數位轉換類比值「1.7」改變成數位值「1」。

此外，在CDS之後的數位值係如下文所描述。

「a」列及「A」行中之數位值改變成「0」，「b」列及「A」行中之數位值改變成「1」，且「c」列及「A」行中之數位值改變成「0」。

「a」列及「C」行中之數位值改變成「1」，「b」列及「C」行中之數位值改變成「0」，且「c」列及「C」行中之數位值改變成「0」。

在此情況下，在各別行中，列間之相關不高，且因此不關注固定垂直條紋之出現。

如實施例中所描述，當對箝位DAC 163之輸出執行偏移調整時，箝位DAC 163之輸出改變。

當箝位DAC 163之輸出改變時，整個參考信號RAMP之位準針對每一取樣而移位。因此，直到反轉比較器151-1之輸出為止的時間提前或延遲，且計數器之輸出值增加或減少。

在此情況下，安裝箝位DAC，藉此有可能抑制在CDS之後的量化垂直條紋之出現，該箝位DAC將計數鎖存器151-2之輸出值的增加寬度或減少寬度減小至小於1 LSB(足夠用於改變AD轉換期間之捨位方式的調整：±0.5 LSB)。

偏移調整之效應等於抖動處理之效應。然而，有可能在無後續處理的情況下藉由設計現有電路來實現類比處理中之偏移調整。

此處，整合ADC量測直到反轉比較器之輸出為止的時間作為信號值。

此外，每一計數鎖存器151-2之輸出值為在CDS之後的輸出值。

如上文所描述，根據實施例之固態成像裝置100包括判定區200，該判定區根據放大器電路170之輸出來判定物體的亮度。

如稍後所描述，判定區200之判定結果用於切換是否執行箝位DAC之偏移調整。

舉例而言，若亮度高於特定臨限且自DAC 161輸出之參考信號RAMP設定至高增益，則判定區200關斷開關SW3，且控制箝位DAC 163的輸出以設定至固定值。

相對照地，若亮度低於特定臨限且自DAC 161輸出之參考信號RAMP設定至低增益，則判定區200接通開關SW3，且控制箝位DAC 163的輸出以經受偏移調整而非設定至固定值。

當調整增益(放大輸出信號)時，改變作為斜波之參考信號RAMP的斜率，且調整直到反轉比較器之輸出為止的時間。然而，參考信號RAMP之斜率的改變意謂解析度之改變。

一般而言，隨著解析度變得較低，量化垂直條紋更多地顯現於影像中。因此，若在低增益下在使用中執行用於導致偏移調整功能起作用之控制，則此情形為有效的，此係因為在不出現量化誤差時不破壞影像品質。

另外，因為在黑暗時間中垂直條紋係顯著的，所以在光量較小時用於導致偏移調整功能起作用之控制亦有效。

圖9為說明在偏移調整功能被選擇性地施加至每一列之情況下之操作波形的圖。

在圖9所示之實例中，偏移調整功能不施加至第n列，且偏移調整功能施加至第(n+1)列。

下文描述基於上文所描述之組態的操作。

在以下實例之描述中，在P相位及D相位中執行箝位DAC輸出之偏移調整。

此僅為實例。因此，亦有可能在主要取樣、次要取樣或兩種取樣中執行基於偽隨機數的偏移調整控制。亦有可能針對每一列選擇性地執行偏移調整控制。

在P相位時間，DAC 161合計用於DC位準控制之箝位DAC 163的輸出信號S163與經受偏移調整之斜坡DAC 162的輸出信號S162，且產生參考信號RAMP(Vslop)。

在每一行處理電路(ADC)151中，經安置用於每一行之比較器151-1將讀取至垂直信號線116之類比信號電位Vsl與參考信號RAMP比較。

直到類比電位Vsl之位準與參考信號RAMP之位準彼此交叉且比較器151-1之輸出反轉為止，計數鎖存器151-2執行計數。

計數鎖存器151-2與(例如)時脈CLK同步地執行計數操作，當比較器151-1之輸出位準反轉時停止計數操作，且保持當時值。

重設位準之P相位包括像素之間的變化。

在第二轉換中，藉由各別單位像素110A光電轉換之信號被讀取至垂直信號線116(116-1至116-n)(D相位)，且執行AD轉換。

在D相位時間，DAC 161亦合計用於DC位準控制之箝位DAC 163的輸出信號S163與經受偏移調整之斜坡DAC 162的輸出信號S162，且產生參考信號RAMP(Vslop)。

除了P相位及D相位轉換之結果以外，亦執行(D相位位準-P相位位準)的演算，藉此實現相關雙重取樣(CDS)。

轉換成數位信號之信號由水平(行)轉移掃描電路130經由水平轉移線LTRF依序地讀取至放大器電路170，且最終被輸出。

以此方式，執行行並行輸出處理。

已給予執行P相位及D相位中之箝位DAC輸出之偏移調整之例示性情況的以上描述。

特定言之，在根據圖9所示之實施例的第一方法中，在P相位時間(主要取樣)，在D相位時間(次要取樣)，或在P相位時間及D相位時間(兩種取樣)執行基於偽隨機數之控制。換言之，在第一方法中，藉由改變真值來改變AD轉換中之捨位(量化)的方式。

在實施例中，在第二方法中，可如下執行控制：不在P相位(主要取樣)及D相位(次要取樣)時施加偏移信號，而僅在自動歸零(AZ)時施加該偏移信號，以便不改變真值。

圖10為說明在不在P相位時間及D相位時間之任一週期期間執行偏移調整且在自動歸零週期期間執行偏移調整之情況下之操作波形的圖。

如圖10所示，偏移調整週期僅限於自動歸零週期(AZ週期)。

在此情況下，類似於圖8之第一方法，由量化誤差導致之量化垂直條紋變得不顯著。

另外，經執行以不在P相位(主要取樣)及D相位(次要取樣)時施加偏移信號而僅在自動歸零(AZ)時施加信號的控制等效於使P相位時間之偏移值與D相位時間之偏移值彼此相等之方式。

圖11展示說明根據實施例的基於偽隨機數的DAC控制之特定實例的圖，該等實例使P相位時間之偏移值與D相位時間之偏移值彼此相等。

圖11中之部分(A)展示不施加偏移調整之情況。圖11中之部分(B)展示施加偏移調整之情況。

在圖11中，部分(X)指示在AD轉換之前的類比值，部分(Y)指示在AD轉換之後的數位值，且部分(Z)指示在CDS之後的值。

舉例而言，如圖11所示，偏移值經設定使得「a」列、「b」列及「c」列中之設定值設定為等於+0.2 LSB(控制初始為類比控制，但為了更易於理解，該值經數位轉換)。

因此，在P相位中，「a」列及「A」行中之數位轉換類比值自「0.9」改變成「1.1」，「b」列及「A」行中之數位轉換類比值自「0.7」改變成「0.9」，且「c」列及「A」行中之數位轉換類比值自「0.9」改變成「1.1」。

「a」列及「B」行中之數位轉換類比值自「0.4」改變成「0.6」，「b」列及「B」行中之數位轉換類比值自「0.5」改變成「0.7」，且「c」列及「B」行中之數位轉換類比值自「0.3」改變成「0.5」。

「a」列及「C」行中之數位轉換類比值自「1.6」改變成「1.8」，「b」列及「C」行中之數位轉換類比值自「1.5」改變成「1.7」，且「c」列及「C」行中之數位轉換類比值自「1.4」改變成「1.6」。

舉例而言，如圖11所示，類似於P相位時間，偏移值經設定使得「a」列、「b」列及「c」列中之設定值經設定為等於+0.2 LSB(控制初始為類比控制，但為了更易於理解，該值經數位轉換)。

因此，在D相位中，「a」列及「A」行中之數位轉換類比值自「1.2」改變成「1.4」，「b」列及「A」行中之數位轉換類比值自「1.1」改變成「1.3」，且「c」列及「A」行中之數位轉換類比值自「1.3」改變成「1.5」。

「a」列及「B」行中之數位轉換類比值自「0.8」改變成「1.0」，「b」列及「B」行中之數位轉換類比值自「0.8」改變成「1.0」，且「c」列及「B」行中之數位轉換類比值自「0.6」改變成「0.8」。

「a」列及「C」行中之數位轉換類比值自「1.9」改變成「2.1」，「b」列及「C」行中之數位轉換類比值自「1.6」改變成「1.8」，且「c」列及「C」行中之數位轉換類比值自「1.7」改變成「1.9」。

此外，在CDS之後的數位值係如下文所描述。

在P相位中，「a」列及「A」行中之數位轉換類比值「1.1」改變成數位值「1」，「b」列及「A」行中之數位轉換類比值「0.9」改變成數位值「0」，且「c」列及「A」行中之數位轉換類比值「1.1」改變成數位值「1」。

「a」列及「B」行中之數位轉換類比值「0.6」改變成數位值「0」，「b」列及「B」行中之數位轉換類比值「0.7」改變成數位值「0」，且「c」列及「B」行中之數位轉換類比值「0.5」改變成數位值「0」。

「a」列及「C」行中之數位轉換類比值「1.8」改變成數位值「1」，「b」列及「C」行中之數位轉換類比值「1.7」改變成數位值「1」，且「c」列及「C」行中之數位轉換類比值「1.6」改變成數位值「1」。

在D相位中，「a」列及「A」行中之數位轉換類比值「1.4」改變成數位值「1」，「b」列及「A」行中之數位轉換類比值「1.4」改變成數位值「1」，且「c」列及「A」行中之數位轉換類比值「1.5」改變成數位值「1」。

「a」列及「B」行中之數位轉換類比值「1.0」改變成數位值「1」，「b」列及「B」行中之數位轉換類比值「1.0」改變成數位值「1」，且「c」列及「B」行中之數位轉換類比值「0.8」改變成數位值「0」。

「a」列及「C」行中之數位轉換類比值「2.1」改變成數位值「2」，「b」列及「C」行中之數位轉換類比值「1.8」改變成數位值「1」，且「c」列及「C」行中之數位轉換類比值「1.9」改變成數位值「1」。

此外，在CDS之後的數位值係如下文所描述。

「a」列及「B」行中之數位值改變成「1」，且「b」列及「B」行中之數位值改變成「1」，且「c」列及「B」行中之數位值改變成「0」。

在此情況下，在各別行中，列間之相關不高，且因此儘管此方法比第一方法稍低效，但不關注固定垂直條紋之出現。

如上文所描述，根據實施例之固態成像裝置，有可能獲得以下效應。

根據實施例，僅經由對偏移值之調整，有可能以高準確度來控制取樣值。

針對每一列執行調整，藉此以類比格式實現抖動處理。可抑制量化垂直條紋之出現，藉此有可能防止物體影像品質劣化。

可藉由僅將新控制功能添加至現有電路來實現此等功能。電路之大小不增加。

具有此等效應之固態成像裝置可應用為數位相機或視訊相機之成像裝置。

<4.攝影系統之例示性組態>

圖12為說明使用根據本發明之實施例的固態成像裝置之攝影系統之例示性組態的圖。

如圖12所示，攝影系統400包括成像裝置410，根據實施例之固態成像裝置100可應用於該成像裝置。

攝影系統400進一步包括光學系統，該光學系統將入射光(其將物體影像形成於成像裝置410之像素區域上)導引至成像裝置410之像素區域(例如，將入射光(影像光)之影像形成於成像表面上之透鏡420)。

攝影系統400進一步包括：驅動電路(DRV)430，該驅動電路驅動成像裝置410；及信號處理電路(PRC)440，該信號處理電路處理成像裝置410之輸出信號。

驅動電路430包括時序產生器(未圖示)，該時序產生器產生各種時序信號，該等時序信號包括用於驅動成像裝置410中之電路的起動脈衝及時脈脈衝。驅動電路430藉由使用預定時序信號來驅動成像裝置410。

另外，信號處理電路440對成像裝置410之輸出信號執行預定信號處理。

由信號處理電路440處理之影像信號被記錄於記錄媒體(諸如記憶體)中。藉由使用印表機或其類似物，將記錄於記錄媒體上之影像資訊形成為複本(hard copy)。另外，藉由信號處理電路440處理之影像信號亦被顯示為由液晶顯示器或其類似物形成之監視器上的視訊影像。

如上文所描述，在諸如數位靜態相機之影像俘獲設備中，藉由併入有上述固態成像裝置100作為成像裝置410，有可能達成高精密度攝影系統。

本發明含有關於分別在2009年7月27日及2010年7月26日向日本專利局申請之日本優先權專利申請案JP 2009-174367及JP 2010-167543中揭示之內容的標的物，該等案之全文特此以引用的方式併入本文。

熟習此項技術者應理解，取決於設計要求及其他因素，可出現各種修改、組合、子組合及更改，只要該等修改、組合、子組合及更改屬於隨附申請專利範圍或其等效物之範疇內即可。

1．．．固態成像裝置

2．．．像素區

3．．．垂直掃描電路

4．．．水平轉移掃描電路

5．．．行處理電路群組

6．．．數位-類比轉換器

7．．．放大器電路

8-1．．．垂直信號線

8-2．．．垂直信號線

8-3．．．垂直信號線

8-n．．．垂直信號線

9．．．水平轉移線

21．．．單位像素

51．．．行處理電路

51-2．．．計數鎖存器

51-1．．．比較器

100．．．固態成像裝置

110．．．像素區

110A．．．單位像素

111．．．光電二極體

112．．．轉移電晶體

113．．．重設電晶體

114．．．放大器電晶體

115．．．選擇電晶體

116．．．垂直信號線

116-1．．．垂直信號線(行線)

116-2．．．垂直信號線(行線)

116-3．．．垂直信號線(行線)

116-n．．．垂直信號線(行線)

120．．．垂直掃描電路

130．．．水平轉移掃描電路

140．．．時序控制電路

141．．．DAC控制區

150．．．行處理電路群組

151．．．行處理電路(ADC)

151-1．．．比較器

151-2．．．計數鎖存器

160．．．DAC偏壓電路

161．．．DAC(數位-類比轉換器)

162．．．斜坡DAC

163．．．箝位DAC

164．．．加法器區

170．．．放大器電路

180．．．信號處理電路

190．．．線記憶體

200．．．判定區

300．．．比較器

310．．．第一放大器

320．．．第二放大器

400．．．攝影系統

410．．．成像裝置

420．．．透鏡

430．．．驅動電路(DRV)

440．．．信號處理電路(PRC)

a．．．端子

ADC．．．類比-數位轉換器

b．．．端子

C311．．．第一電容器

C312．．．第二電容器

C321．．．電容器

I1-1．．．電流源

I1-2．．．電流源

I1-x．．．電流源

I2-1．．．電流源

I2-2．．．電流源

I2-y．．．電流源

LRST．．．重設控制線

LSEL．．．選擇控制線

LTRF．．．水平轉移線

LTx．．．轉移控制線

LVDD．．．電源線

ND161．．．節點

ND311．．．節點

ND312．．．節點

ND313．．．節點

ND314．．．節點

ND321．．．節點

ND322．．．節點

NT311．．．NMOS電晶體

NT312．．．NMOS電晶體

NT313．．．NMOS電晶體

NT321．．．NMOS電晶體

NT322．．．NMOS電晶體

PT311．．．PMOS電晶體

PT312．．．PMOS電晶體

PT313．．．PMOS電晶體

PT314．．．PMOS電晶體

PT321．．．PMOS電晶體

R1．．．參考電阻器

SW1-1．．．開關

SW1-2．．．開關

SW1-x．．．開關

SW2-1．．．開關

SW2-2．．．開關

SW2-y．．．開關

TBIAS．．．輸入端子

TCPL．．．輸入端子

TOUT．．．輸入端子

TRAMP．．．輸入端子

TVSL．．．輸入端子

TXCPL．．．輸入端子

圖1為說明配備有行並行ADC之固態成像裝置(CMOS影像感測器)之例示性組態的方塊圖；

圖2為說明圖1之電路之時序圖的圖；

圖3為說明根據本發明之一實施例的配備有行並行ADC之固態成像裝置(CMOS影像感測器)之例示性組態的方塊圖；

圖4為更特定地說明圖3之配備有行並行ADC之固態成像裝置(CMOS影像感測器)中之ADC群組的方塊圖；

圖5為說明根據實施例的藉由四個電晶體組成之CMOS影像感測器之例示性像素的圖；

圖6為說明根據實施例的比較器之例示性組態的電路圖；

圖7為說明根據實施例的電流控制DAC之基本例示性組態的圖；

圖8展示說明根據實施例的基於偽隨機數之DAC控制之特定實例的圖；

圖9為說明在偏移調整功能被選擇性地施加至每一列之情況下之操作波形的圖；

圖10為說明在偏移調整未於P相位時間及D相位時間之任一週期期間被執行且偏移調整執行於自動歸零週期期間之情況下之操作波形的圖；

圖11展示說明根據實施例的基於偽隨機數的DAC控制之特定實例的圖，該等實例使P相位時間之偏移值與D相位時間之偏移值彼此相等；及

100．．．固態成像裝置

110A．．．單位像素

116-1．．．垂直信號線(行線)

116-2．．．垂直信號線(行線)

116-3．．．垂直信號線(行線)

116-n．．．垂直信號線(行線)

120．．．垂直掃描電路

130．．．水平轉移掃描電路

141．．．DAC控制區

150．．．行處理電路群組

151．．．行處理電路(ADC)

151-1．．．比較器

151-2．．．計數鎖存器

161．．．DAC(數位-類比轉換器)

162．．．斜坡DAC

163．．．箝位DAC

164．．．加法器區

170．．．放大器電路

200．．．判定區

ADC．．．類比-數位轉換器

LTRF．．．水平轉移線

Claims

一種固態成像裝置，其包含：一像素區，其中執行光電轉換之複數個像素配置成一矩陣形狀；及一像素信號讀取區，該像素信號讀取區具有一類比數位(AD)轉換區，該AD轉換區自該像素區經由複數個像素單元讀取像素信號且執行AD轉換，其中該像素信號讀取區包括複數個比較器，該等比較器中之每一者將一參考信號與一對應行中之像素的讀取類比信號電位作比較，該參考信號為一斜波，複數個計數鎖存器，該等計數鎖存器中之每一者經安置成對應於該複數個比較器中之每一者，該等計數鎖存器中之每一者經組態以計數該對應比較器之一比較時間，該等計數鎖存器中之每一者在該對應比較器之一輸出反轉時停止該計數，以及該等計數鎖存器中之每一者保持一對應計數值，及一調整區，該調整區針對被執行該AD轉換之每一列在該參考信號上執行偏移調整，其中該調整區基於回應於一控制信號而設定之一設定值來對該參考信號執行箝位處理，以及。其中該設定值經設定使得每一計數鎖存器之一輸出值的一改變量在±0.5 LSB內。
如請求項1之固態成像裝置，其中該像素信號讀取區經組態藉由執行與計數操作相關之主要取樣及次要取樣以執行相關雙重取樣(correlated double sampling)處理，該計數操作係由該等計數鎖存器所執行，以及其中該調整區經組態以在該參考信號上執行該偏移調整，該參考信號係關於該主要取樣及該次要取樣中至少一取樣。
如請求項2之固態成像裝置，其中該調整區對該等參考信號之該偏移調整施加不同偏移值並執行該偏移調整，該等參考信號係關於該主要取樣及該次要取樣。
如請求項2之固態成像裝置，其中該調整區對該等參考信號之該偏移調整施加相同偏移值並執行該偏移調整，該等參考信號係關於該主要取樣及該次要取樣。
如請求項2之固態成像裝置，其中該像素信號讀取區經組態在開始一列操作時在該等比較器之輸入部分上執行初始化處理，該初始化處理判定用於每一行的一操作點，及其中該調整區不在該主要取樣及該次要取樣時執行該偏移調整，且在一初始化處理週期期間執行該偏移調整。
如請求項1之固態成像裝置，其中可針對每一讀取列而設定該設定值。
一種攝影系統，其包含：如請求項1之固態成像裝置；及一光學系統，該光學系統在該固態成像裝置上形成一物體影像。
一種固態成像裝置，其包含：一像素區，其中執行光電轉換之複數個像素配置成一矩陣形狀，及一像素信號讀取區，該像素信號讀取區具有一AD轉換區，該AD轉換區自該像素區經由複數個像素單元讀取像素信號且執行類比數位(AD)轉換，其中該像素信號讀取電路包括：複數個比較器，該等比較器中之每一者將一參考信號與一對應行中之像素的讀取類比信號電位作比較，該參考信號為一斜波，複數個計數鎖存器，該等計數鎖存器中之每一者經安置成對應於該複數個比較器中之每一者，該等計數鎖存器中之每一者經組態計數該對應比較器之一比較時間，該等計數鎖存器中之每一者在該對應比較器之一輸出反轉時停止該計數，以及該等計數鎖存器中之每一者保持一對應計數值，及一調整區，該調整區針對被執行該AD轉換之每一列在該參考信號上執行偏移調整，以及其中在該信號之一亮度位準低於一預設位準的一黑暗時間內該調整區對該參考信號執行該偏移調整。
如請求項8之固態成像裝置，其進一步包含一判定區，該判定區接收該像素信號讀取區之一輸出信號並判定該相應信號之該亮度位準是否低於該預設位準，其中當該判定區判定該信號之該亮度位準低於該預設位準時，該調整區在該參考信號上執行該偏移調整。
如請求項8之固態成像裝置，其中該像素信號讀取區經組態藉由執行與計數操作相關之主要取樣及次要取樣以執行相關雙重取樣(correlated double sampling)處理，該計數操作係由該等計數鎖存器所執行，以及其中該調整區經組態以在該參考信號上執行該偏移調整，該參考信號係關於該主要取樣及該次要取樣中至少一取樣。
如請求項10之固態成像裝置，其中該調整區對該等參考信號之該偏移調整施加不同偏移值並執行該偏移調整，該等參考信號係關於該主要取樣及該次要取樣。
如請求項10之固態成像裝置，其中該調整區對該等參考信號之該偏移調整施加相同偏移值並執行該偏移調整，該等參考信號係關於該主要取樣及該次要取樣。
如請求項10之固態成像裝置，其中該像素信號讀取區經組態在開始一列操作時在該等比較器之輸入部分上執行初始化處理，該初始化處理判定用於每一行的一操作點，及其中該調整區不在該主要取樣及該次要取樣時執行該偏移調整，且在一初始化處理週期期間執行該偏移調整。
如請求項8之固態成像裝置，其中可針對每一讀取列而設定該設定值。
一種攝影系統，其包含：如請求項8之固態成像裝置；及一光學系統，該光學系統在該固態成像裝置上形成一物體影像。
一種固態成像裝置，其包含：一像素區，其中執行光電轉換之複數個像素配置成一矩陣形狀；及一像素信號讀取區，該像素信號讀取區具有一AD轉換區，該AD轉換區自該像素區經由複數個像素單元讀取像素信號且執行類比數位(AD)轉換，其中該像素信號讀取區包括複數個比較器，該等比較器中之每一者將一參考信號與一對應行中之像素的讀取類比信號電位作比較，該參考信號為一斜波，複數個計數鎖存器，該等計數鎖存器中之每一者經安置成對應於該複數個比較器中之每一者，該等計數鎖存器中之每一者經組態以計數該對應比較器之一比較時間，該等計數鎖存器中之每一者在該對應比較器之一輸出反轉時停止該計數，以及該等計數鎖存器中之每一者保持一對應計數值，及一調整區，該調整區針對被執行該AD轉換之每一列對該參考信號執行偏移調整，其中該像素信號讀取區經組態藉由執行與計數操作相關之主要取樣及次要取樣以執行相關雙重取樣(correlated double sampling)處理，該計數操作係由該等計數鎖存器所執行，其中，在該主要取樣中，該等像素單元之重設位準被讀取至信號線，且在該次要取樣中，該等像素單元產生之光電轉換信號被讀取至該等信號線，以及其中該調整區經組態以在該參考信號上執行該偏移調整，該參考信號係關於該主要取樣及該次要取樣中之至少一取樣。
如請求項16之固態成像裝置，其中該調整區基於回應於一控制信號而設定之一設定值來對該參考信號執行箝位處理，以及其中該設定值經設定使得每一計數鎖存器之一輸出值的一改變量在±0.5 LSB內。
如請求項16之固態成像裝置，其中該偏移調整係被執行以校正該像素信號讀取區之重設特性的作用。
如請求項16之固態成像裝置，其中該調整區對該等參考信號之該偏移調整施加不同偏移值並執行該偏移調整，該等參考信號係關於該主要取樣及該次要取樣。
如請求項16之固態成像裝置，其中該調整區對該等參考信號之該偏移調整施加相同偏移值並執行該偏移調整，該等參考信號係關於該主要取樣及該次要取樣。
如請求項16之固態成像裝置，其中該像素信號讀取區經組態在開始一列操作時在該等比較器之輸入部分上執行初始化處理，該初始化處理判定用於每一行的一操作點，及其中該調整區不在該主要取樣及該次要取樣時執行該偏移調整，且在一初始化處理週期期間執行該偏移調整。
如請求項16之固態成像裝置，其中可針對每一讀取列而設定該設定值。
一種攝影系統，其包含：如請求項16之固態成像裝置；及一光學系統，該光學系統在該固態成像裝置上形成一物體影像。