JP4969000B2 - 抵抗性ブリッジセンサにおける障害を検出するための方法および装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般的には抵抗性ブリッジセンサに関し、より詳細にはフルホイートストーンブリッジタイプのセンサ要素およびこれらと共に使用するＡＳＩＣ（特定用途向け集積回路）における障害を検出することに関する。
【０００２】
【従来の技術】
ブリッジ信号を条件化するためのＡＳＣＩに結合された圧力、加速度、トルクなどの所定の刺激を検出すためのフルホイートストーンブリッジのセンサ要素は公知である。センサの障害だけでなく、関連する電子回路およびコネクタにおける障害も検出できる能力は、高信頼性アプリケーションにおいて次第に重要性が増している。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、ブリッジの障害、ＡＳＩＣの障害および接続システム内のセンサの外部の障害を検出するための方法および装置を提供することにある。
【０００４】
【課題を解決するための手段】
好ましい実施例によれば、フルホイートストーンブリッジの出力ノードの１つに別々に制御される２つの診断スイッチが共通に接続されている。第１診断スイッチは、ブリッジの出力ノードとブリッジの電源電圧との間に第１抵抗器を選択的に接続し、第２診断スイッチは、ブリッジの出力ノードとブリッジのアースとの間に第２抵抗器を選択的に接続するようになっている。第１診断スイッチは、第１診断波形位相中に閉じ、他のすべての作動位相中に開くようになっている。第２診断スイッチは、第２および第３診断波形位相中に閉じ、他のすべての作動位相中に開くようになっている。
【０００５】
上記レンジにわたり、任意の入力刺激（例えば圧力）レベルで、各診断波形位相中の上記出力範囲の間の条件化された出力信号を例えば、低い電源電圧から高い電源電圧までドライブできないことは、次の障害状態のうちの１つ以上が存在し得ることを示す。
電源ラインの抵抗分が過剰である状態
条件化電子回路（conditioning electronics）が作動しない状態
フルホイートストーンブリッジ出力ノードの両端で抵抗分がシャントされている場合、
検出要素と条件化電子回路との間の電気接続部の抵抗分が過剰である状態
【０００６】
第１抵抗器の値は、フルホイートストーンブリッジの２つの出力端の間の差信号を最低で正のフルスケールの刺激信号レベルに等しくするように選択されている。第２抵抗器の値はフルホイートストーンブリッジの２つの出力端の間の差信号を最高で負のフルスケールの刺激信号レベルに等しくするように選択されている。診断位相中にフルホイートストーンブリッジの出力シャントを検出する感度を最大にするために、第１および第２抵抗器の値は、いずれも正および負であり、フルスケールよりも若干大きい振幅（例えばフルスケールの１０５％）を有する入力信号がフル作動温度レンジにわたって入力されるように選択されている。従って、最大の利点を得るために第１および第２抵抗器の値は温度に対するブリッジ抵抗および最低感度の許容度を考慮してトリミングされており、Ｒ_brg（Ｔ）に比例的に従う値を有していなければならない。Ｒ_BRGがブリッジ電源電圧ノードＶ_BRGとＧＮＤとの間の有効抵抗であって、（Ｒ₁＋Ｒ₂）×（Ｒ₃＋Ｒ₄）／（Ｒ₁＋Ｒ₂＋Ｒ₃＋Ｒ₄）に等しい場合、シャント抵抗Ｒ_SHUNTの小さい作用は無視する。しかしながら、この結果得られる検出限度が許容できる場合には、かかる試みは不要である。一例として、このような解決方法は、２５℃においてブリッジ抵抗および初期感度に対する２つのバラツキの要因を有する検出要素に対してＲ_shunt＜０.１０Ｒ_brgのモデル化された最悪ケースの検出限界を有する。
【０００７】
過剰電源ラインの抵抗分に対する感度を最大にするには、出力はできるだけ電圧電源のレールに近似するようにドライブしなければならない。このような限定的ケースでは、条件化電子回路の出力ドライブの限界を考慮しなければならない。フルホイートストーンブリッジ出力ノードのいずれにも抵抗性負荷をかけることができ、この抵抗性負荷は出力信号をプルアップまたはプルダウンできる。一方のフルホイートストーンブリッジの出力信号をプルアップしながら、等価的に他方のフルホイートストーンブリッジの出力信号をプルダウンすると、フルホイートストーンブリッジの出力信号の平均値を変化させないような、シミュレートされた入力信号が得られる。フルホイートストーンブリッジの共通ノードの電圧変化に影響される他の障害モードが存在する場合、この種の負荷をかけることは有利となり得る。
【０００８】
本発明によれば、初期化の際に意図するように実際に電子回路が作動すること、すなわち故障していないことを保証するために、ＡＳＩＣの主な信号条件化パスおよび障害レポートパスをテストするのに診断波形を使用する。本発明は、ブリッジの障害、ＡＳＩＣの障害および接続システム内のセンサの外部の障害を検出しようとするものである。第１および第２スイッチのシーケンス制御中および共通ノードの障害検出をイネーブルする際に、信号が予想される信号であることを確認することにより、上記潜在的な障害問題が生じないような保証が得られる。各位相の間に予想される波形は３つの所定の電位にある。各位相では、システムは波形が予想されたものであるかどうかをチェックし、予想されたものでない場合、障害があることを表示する。
【０００９】
スイッチのうちの１つを閉じることにより、ブリッジ抵抗器と並列な抵抗器をスイッチングすると、フルスケールの刺激（例えば圧力）よりも大きい刺激をシミュレートできる。別のブリッジ抵抗器と並列な別の抵抗器をスイッチングすると、最小の刺激（例えばゼロ圧力）よりも弱く、逆の刺激がシミュレートされる。第３位相において、第２スイッチを閉じた状態に維持する間、入力ノードでは障害状態が発生し、このことによって、本願の範囲外にある別の障害検出回路に関し、自己テスト機能が可能となる。従って、出力信号はそれぞれフルの高レンジ、フルの低レンジまたは障害を報告し、ブリッジおよびＡＳＩＣの主要信号パスをチェックするレンジへ変化する。
【００１０】
圧力センサに関して、検出できる障害として次のものがある。
【００１１】
最大刺激入力がシミュレートされる位相１（Phase 1）。この位相１は、特にセンサ、コネクタ、ワイヤハーネスまでの電力パス内に直列抵抗分が存在すること、接触抵抗の問題およびＡＳＩＣの故障、および特に出力ステージまでのＡＳＩＣの故障に対して敏感である。
【００１２】
最小刺激入力がシミュレートされる位相２。この位相２はＡＳＩＣの出力の故障およびリターンライン内の接触抵抗に敏感である。
【００１３】
出力信号が高電圧電源レールの近くの障害状態までドライブされる位相３。この位相３は、電力ラインの抵抗、図１に示されたプルダウン負荷抵抗器Ｒ_pdを伴う出力直列抵抗および出力信号を障害状態までドライブすることを阻止するＡＳＩＣの電気的な故障に対して敏感である。
【００１４】
電源電圧がＡＳＩＣターンオフ電圧スレッショルドよりも低くなった期間の後に、条件化電子回路をターンオンするのに十分な電源電圧をシステムが加えることに診断手順を開始できる。これとは異なり、条件化電子回路によって周期的に診断手順を開始することも可能である。
【００１５】
ブリッジ出力信号を制御しながら変化させるために、スイッチングすべき抵抗器の大きさを定めることができる。従って、電子部分全体だけでなく、ブリッジの出力端の両端の電気シャント回路も検査するように、ＡＳＩＣの他の部分に入力される信号の振幅を制御できる。
【００１６】
添付図面を参照し、本発明の好ましい実施例の次の説明から、本発明の新規な装置および方法の上記以外の目的、利点および詳細が明らかとなろう。
【００１７】
【発明の実施の形態】
図１を参照すると、本発明の好ましい実施例は、検出要素と、この検出要素のノードと条件化電子回路との間に接続された電気コネクタと、条件化電子回路と、システムインターフェースと、前記条件化電子回路と前記システムインターフェースとの間に接続された電気センサコネクタを含む。
【００１８】
検出要素はフルホイートストーンブリッジ配置に接続された４つの抵抗性要素から成る。障害検出のため、フルホイートストーンブリッジの出力端の間に寄生、すなわち望ましくない抵抗性要素Ｒ_shuntを有する検出要素が示されている。検出要素と条件化電子回路との間の電気接続は、電気接続部Ｊ₁、Ｊ₂、Ｊ₃、Ｊ₄、Ｊ₅およびＪ₆から成る。検出要素の各ノードは条件化電子回路に接続されている。
【００１９】
条件化電子回路はノードＶ_BRGとＧＮＤ’との間の検出要素に給電をしフルホイートストーンブリッジの出力信号を条件化する。この信号を条件化する条件化電子回路は、フルホイートストーンブリッジの出力端のオフセットおよび利得の補償と、本発明に従って製造された診断回路と、通常の最大および最小出力レンジを制限する出力レベルを定める低および高クランプレベルと、システムインターフェースの出力インピーダンスをドライブできる出力ステージとを含む。
【００２０】
本明細書に説明する条件化電子回路の診断機能はスイッチＳ₁およびＳ₂だけでなく、抵抗性要素Ｒ_AおよびＲ_Bによっても実行される。図示されるように、スイッチＳ１は抵抗器Ｒ_Aを検出要素Ｒ₃に並列に接続するための手段となっており、センサコネクタは電気接続部、Ｊ₇、Ｊ₈、およびＪ₉だけでなく、寄生抵抗性要素Ｒ_PWR、Ｒ_OUTおよびＲ_GNDも含む。
システムインターフェースは負荷抵抗器Ｒ_PUおよびＲ_PDを含む。システムインターフェース内には信号Ｖ_OUTを測定するのに使用される電子回路が収納されているが、図１には示されていない。
【００２１】
スイッチＳ₁が閉じると、電圧Ｖ_INMは上昇し、この結果、図示した回路では負の入力刺激が生じる。同様に、スイッチＳ₂は検出要素Ｒ₄に抵抗器Ｒ_Bを並列に接続する手段となっている。スイッチＳ₂が閉じると電圧Ｖ_INMは低下し、これによって図示した回路では正の入力刺激が生じる。抵抗要素Ｒ_Aの値はアプリケーションのすべての適用可能な許容度にわたって、出力信号ＯＵＴ’を低いクランプレベル限界に到達させるように選択されている。例えば適用可能な許容度として検出要素の抵抗分のサンプルごとのバラツキ、目標使用温度範囲にわたる検出要素の抵抗の熱に対する変化、およびＡＳＩＣの抵抗器Ｒ_Aに対する同じようなバラツキを挙げることができる。抵抗器Ｒ_Bの値はアプリケーションのすべての適用可能な許容度にわたって出力信号ＯＵＴ’を上方クランプレベル限界に到達させるように選択されている。
【００２２】
図２は上記方法によって検出できるセンサの障害をシステムが検出できるようにするため、電圧波形を実現するための時間シーケンス制御されたスイッチＳ１およびＳ２の作動中の出力信号Ｖ_OUTの時間に対するグラフを示す。このグラフは３つの位相、すなわち時間ｔ₁からｔ₃までの位相１と、時間ｔ₃からｔ₅までの位相２と、時間ｔ₅からｔ₇までの位相３を示し、ｔ₈以降は刺激応答出力が発生している。基準時間０と時間ｔ₁との間の時間は条件化電子回路を初期化できるようにする時間である。
【００２３】
位相１は時間ｔ₁における図１のスイッチＳ２と閉じることによって開始される。このようにスイッチが閉じることにより、正しく機能するセンサに対する上方クランプレベル限界Ｂに条件化電子回路の出力信号ＯＵＴ’（システムインターフェースのＶＯＵＴ）が到達する。要素Ｒ _PWRに過剰な寄生抵抗分があると、出力信号ＯＵＴ’は受け入れ可能な所定の許容度内の上方クランプレベルＢに到達できない。同様に、プルアップ抵抗器Ｒ_PUまたはプルダウン抵抗器Ｒ_PDが存在する場合の過剰な寄生抵抗分Ｒ_OUTが存在すると、出力信号ＯＵＴ’は受け入れ可能な所定の許容度内の上方クランプレベルＢに到達できない。特定のスレッショルド以下のシャント抵抗分Ｒ_SHUNTが存在しても、出力信号ＯＵＴ’は受け入れ可能な所定の許容度内の上方クランプレベルＢに到達できない。出力信号ＯＵＴ’が受け入れ可能な許容度内の上方クランプレベルＢに到達できるかどうかは、接続部Ｊ₁、Ｊ₃、Ｊ₄、Ｊ₆、Ｊ₇、Ｊ₈およびＪ₉（いずれも図１に示されている）を通る電気的な接続が良好であるかどうかによっても決まる。
【００２４】
スイッチＳ２が開けられ、スイッチＳ₁が閉じられる（いずれのスイッチも図１に示されている）と、位相１が終了し、位相２が開始する。スイッチＳ１が閉じられることにより、正しく機能しているセンサに対して出力信号ＯＵＴ’は下方のクランプレベル限界Ａまで低下する。抵抗要素Ｒ_GNDの寄生抵抗分が過剰であると、出力信号ＯＵＴ’が受け入れ可能な所定の許容度内の下方クランプレベルＡに到達できないことがある。同様に特定のスレッショルドよりも低い、シャント抵抗分Ｒ_SHUNTが存在している場合、またはプルアップ抵抗器Ｒ_PUまたはプルダウン抵抗器Ｒ_PDが存在している場合に、寄生抵抗分Ｒ_OUTが過剰であると、出力信号ＯＵＴ’が受け入れ可能な所定の許容度内の下方クランプレベルＡに到達できないことがある。出力信号ＯＵＴ’が受け入れ可能な許容度内の下方クランプレベルに到達できるかどうかは、接続部Ｊ₂、Ｊ₃、Ｊ₅、Ｊ₆、Ｊ₇、Ｊ₈およびＪ₉（いずれも図１に示されている）を通る電気的な接続が良好であるかどうかによっても決まる。
【００２５】
検出要素の出力信号に応答自在な条件化電子回路内の障害回路をイネーブルすることによって、位相２が終了し、位相３が開始する。ＡＳＩＣの障害が検出されると、上方クランプレベルが抑制され、出力信号ＯＵＴ’はシステムにより最低障害出力スレッショルドＣよりも上のすべての出力信号に対する障害として解釈される出力レンジ内へドライブされる。かかる診断回路は過剰な入力信号を検出できるか、または検出要素の平均出力信号の過剰な変化を検出できる。このような位相は条件化電子回路内に含まれる、かかる診断回路の自己テストを行う。
【００２６】
要約として、上記のように、本発明はフルホイートストーンブリッジの出力端の両端での電気的なシャント抵抗を検出するための方法および装置を提供し、更に、条件化電子回路を自己テストするよう、システムがセンサ出力信号を解読するための手段を提供する。更にこの方法および装置は、ＰＷＲ、ＧＮＤまたは出力における過剰な電源ラインの抵抗分を検出するよう、システムがセンサ出力信号を解読するための手段となる。以上でブリッジセンサの出力電圧に接続されたスイッチを参照して本発明について説明したが、本発明の範囲内では診断用スイッチを異なる検出要素の出力端に接続し、例えば、ある時期には多重化したり、２つの専用プルアップまたはプルダウン抵抗を検出要素の出力端の各々に接続したりすることも可能である。
【００２７】
本発明は、特許請求の範囲に入るこれまで説明した実施例のすべての変形例および均等物を含むものである。
【図面の簡単な説明】
【図１】検出要素と、条件化回路と、センサコネクタと、システムインターフェースとを含む、好ましい実施例の略図である。
【図２】正常に作動しているセンサに対する特定の診断位相シーケンス制御を実行している間の、出力信号Ｖ_OUTの時間に対するグラフである。
【符号の説明】
Ｓ₁、Ｓ₂ スイッチ
Ｒ_A、Ｒ_B 抵抗性要素
Ｒ３ 検出要素
Ｊ₁〜Ｊ₈ 電気的接続部
Ｒ_PU、Ｒ_PD 負荷抵抗
Ｒ_PWR、Ｒ_OUT、Ｒ_GND 寄生抵抗

Claims (10)

1. センサで使用されるブリッジセンサであって、
   ブリッジ電源電圧接続部と、アース接続部と、ブリッジセンサのブリッジ抵抗器からの少なくとも１つの出力電圧接続部と、前記出力電圧接続部に接続された入力およびセンサ接続部に接続された出力を有する条件化電子回路と、前記電子回路の入力に接続された第１および第２スイッチとを有し、前記条件化電子回路は、前記出力から出力信号を供給可能であり、前記出力信号は前記入力に対応しており、
   前記第１スイッチが前記出力電圧接続部とプルアップ負荷との間に接続され、前記第２スイッチが前記出力電圧接続部とプルダウン負荷との間に接続され、前記第１および第２スイッチはそれぞれ通常開いており、前記プルアップ負荷が前記ブリッジ電源電圧接続部に接続され、前記プルダウン負荷が前記アース接続部に接続され、
   前記第１スイッチが閉じられたとき、前記センサ接続部を介して前記出力信号から第１診断波形が取得され、前記第２スイッチが閉じられたとき、前記センサ接続部を介して前記出力信号から第２診断波形が取得され、前記第１および第２スイッチは、前記条件化電子回路の正常な動作であるかどうかを診断するために選択的に閉じられる、ブリッジセンサ。
2. 前記ブリッジセンサは、ブリッジ抵抗器を含み、前記プルアップ負荷および前記プルダウン負荷は、前記条件化電子回路の入力に対し少なくともフルスケールの変化を生じさせるように選択された抵抗器である、請求項１記載のブリッジセンサ。
3. 前記ブリッジセンサは、圧力刺激を検出できるブリッジ抵抗器を含み、前記プルアップ負荷および前記プルダウン負荷は、選択された入力圧力をシミュレートするように前記ブリッジ抵抗器と並列の付加的な抵抗性負荷を与えるように選択された抵抗器である、請求項１記載のブリッジセンサ。
4. 前記プルアップ抵抗器およびプルダウン抵抗器は、前記センサの全動作温度範囲に亘ってフルスケールの入力よりも大きくなるように前記条件化電子回路に対する入力信号を生じさせるように選択される、請求項２記載のブリッジセンサ。
5. 検出要素を構成する第１および第２ハーフブリッジを有し、第１および第２ハーフブリッジがブリッジ抵抗器を有し、前記検出要素のブリッジ抵抗器に接続された条件化電子回路は、ブリッジ抵抗器に対応する出力信号を供給することができる、抵抗性ブリッジセンサにおける障害を検出するための方法であって、
   第１または第２ハーフブリッジ内のブリッジ抵抗器に並列に第１の診断用抵抗器を接続し、前記検出要素の最大出力信号を表す第１の診断波形を前記条件化電子回路の出力に発生させる工程と、
   前記第１の診断波形を前記検出要素の最大出力信号に関して予想される波形と比較し、前記条件化電子回路の正常な動作であるか否かを決定する工程とを備えた、抵抗ブリッジセンサにおける障害を検出すための方法。
6. 前記方法は、
   前記第１の診断用抵抗器を第１ハーフブリッジのブリッジ抵抗器から切り離す工程と、
   第１または第２ハーフブリッジの他のブリッジ抵抗器と並列に第２の診断用抵抗器を接続し、前記検出要素の最小出力信号を表す第２の診断波形を発生させる工程と、
   前記第２の診断波形を前記検出要素の最小出力信号に関して予想される波形と比較し、前記条件化電子回路の正常な動作であるか否かを決定する工程と
   する工程とを備えた、請求項５に記載の抵抗性ブリッジセンサ内の障害を検出するための方法。
7. 検出要素を構成する第１および第２ハーフブリッジを有し、第１および第２ハーフブリッジがブリッジ抵抗器を有し、前記検出要素のブリッジ抵抗器に接続された条件化電子回路は、ブリッジ抵抗器に対応する出力信号を供給することができる、抵抗性ブリッジセンサにおける障害を検出するための方法であって、
   第１ハーフブリッジ内のブリッジ抵抗器に並列にプルダウン抵抗器を接続し、前記検出要素のフルスケールの出力信号を表す第１の診断波形を前記条件化電子回路の出力に発生させる工程と、
   前記第１の診断波形を前記検出要素のフルスケールの出力信号に関して予想される波形と比較し、前記条件化電子回路の正常な動作であるか否かを決定する工程とを含む、抵抗性ブリッジセンサ内の障害を検出するための方法。
8. ブリッジ抵抗器と、ブリッジ電源電圧接続部と、アース接続部と、少なくとも１つのセンサ出力接続部と、少なくとも１つの入力、前記センサ出力接続部に接続された少なくとも１つの出力、前記少なくとも１つの入力に接続された常開の第１および第２のスイッチを含む条件化電子回路とを有するセンサであって、
   第１スイッチが条件化電子回路の前記少なくとも１つの入力および第１負荷に接続されており、第２スイッチが条件化電子回路の前記少なくとも１つの入力および第２負荷に接続されており、第１負荷が第１スイッチと電源接続部との間に接続されており、第２負荷が第２スイッチとグランド接続部との間に接続されており、
   第１スイッチが閉じられるとき、前記センサ出力接続部から第１の診断波形が取得され、第２スイッチが閉じられるとき、前記センサ出力接続部から第２診断波形が取得され、第１および第２スイッチは、前記条件化電子回路が正常な動作であるかどうかを診断するために選択的に閉じられる、センサ。
9. 前記センサは、ブリッジ抵抗器を含むブリッジセンサであり、前記第１および第２負荷は、前記条件化電子回路の入力に少なくともフルスケールの変化を提供するように選択された抵抗器である、請求項８記載のセンサ。
10. 前記センサは、圧力刺激を検出するブリッジ抵抗器を含むブリッジセンサであり、前記第１および第２負荷は、選択された圧力刺激をシミュレートするように前記ブリッジ抵抗器と並列の付加的な抵抗性負荷を提供するように選択される、請求項８記載のセンサ。

Images