KR101472696B1 - 바이너리 신호를 감지하기 위한 방법, 디바이스, 디지털 입력 장치 및 제어 유닛 - Google Patents

바이너리 신호를 감지하기 위한 방법, 디바이스, 디지털 입력 장치 및 제어 유닛 Download PDF

Info

Publication number
KR101472696B1
KR101472696B1 KR1020137009593A KR20137009593A KR101472696B1 KR 101472696 B1 KR101472696 B1 KR 101472696B1 KR 1020137009593 A KR1020137009593 A KR 1020137009593A KR 20137009593 A KR20137009593 A KR 20137009593A KR 101472696 B1 KR101472696 B1 KR 101472696B1
Authority
KR
South Korea
Prior art keywords
signal
input impedance
threshold
sensing
binary
Prior art date
Application number
KR1020137009593A
Other languages
English (en)
Other versions
KR20130090902A (ko
Inventor
한스 뵈르크룬드
크리스테르 뉘베리
토뮈 세게르베크
Original Assignee
에이비비 테크놀로지 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이비비 테크놀로지 아게 filed Critical 에이비비 테크놀로지 아게
Publication of KR20130090902A publication Critical patent/KR20130090902A/ko
Application granted granted Critical
Publication of KR101472696B1 publication Critical patent/KR101472696B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

바이너리 신호 (450) 를 감지하기 위한 디바이스 (400) 가 제공된다. 디바이스는 신호의 신호 레벨을 측정하기 위한 수단 (410), 측정된 신호 레벨이 "로우" 인지 또는 "하이" 인지 여부를 결정하기 위한 수단 (420), 가변 입력 임피던스를 제공하기 위한 수단 (430), 및 측정된 신호 레벨에 응답하여 입력 임피던스를 제어하기 위한 수단 (440) 을 포함한다. 가변 입력 임피던스는 트랜지스터 (T) 및 저항기 (R) 의 방식에 의해, 그리고 펄스 폭 변조를 사용하는 트랜지스터의 듀티 비율을 제어함으로써 제공될 수도 있다. 바람직하게, 입력 임피던스는 로우 신호 레벨들에 대해 낮게 그리고 하이 신호 레벨들에 대해 높게 제어되고, 이는 바이너리 신호들의 더 신뢰할 만한 감지를 초래한다. 디바이스는 습하고/하거나 오염된 환경들에 의해 야기된 기생 저항들을 겪는 콘택 트랜스듀서들의 상태를 검출하기 위해 사용될 수도 있다. 또한, 바이너리 신호를 감지하는 방법이 제공된다.

Description

바이너리 신호를 감지하기 위한 방법, 디바이스, 디지털 입력 장치 및 제어 유닛{A METHOD AND DEVICE, DIGITAL INPUT APPARATUS AND CONTROL UNIT FOR SENSING A BINARY SIGNAL}
본 발명은 일반적으로 디지털 신호들의 프로세싱에 관한 것이고, 보다 구체적으로는 디지털 입력 신호들의 감지에 관한 것이다.
오염되고 습한 환경들에서, 즉 높은 대기 습도를 갖는 영역들에서, 예를 들어 전력 분배 시스템들에서 사용된 디지털 콘택 트랜스듀서는 개방 콘택들에 걸친 낮은 기생 저항들을 겪을 수 있다. 이러한 낮은 저항들은 콘택 트랜스듀서들에서 비롯되는 신호들의 오 검출 (false detection) 을 초래할 수도 있고 후속적으로 트랜스듀서의 상태의 오 결정 (false determination) 을 초래할 수도 있다. 이는, 또한 전력 송신 시스템의 적어도 일부들의 원하지 않는 셧다운 (shutdown) 을 야기할 수도 있다.
또한, 하이-임피던스 접지형 배터리에 의해 전력 공급된 디지털 입력 회로들은 또한, 배터리 급전 라인 (feeding line) 들 상의 접지 고장 (ground fault) 들로 인해 디지털 입력 신호들의 오 감지 (false sensing) 를 겪을 수도 있다.
디지털 입력 신호들의 감지를 더 신뢰할 수 있게 하기 위해서, 긴 필터 시간들을 갖는 저-임피던스 디지털 입력들이 사용될 수도 있다. 그러나, 이러한 입력들은 높은 전력 손실 및 느린 신호 검출을 겪는다. WO 2008/148793 A1 에 개시된 바와 같은 대안의 솔루션은 입력 신호 레벨의 변화율을 이용한다.
본 발명의 목적은 상기 기법들 및 종래 기술에 대한 더 효율적인 대안을 제공하는 것이다.
보다 구체적으로, 본 발명은 디지털 신호들의 더 신뢰할 만한 감지를 제공하기 위한 것이다.
본 발명의 이들 및 다른 목적들은 독립 청구항 제 1 항에 정의된 피처들을 갖는 디바이스에 의해, 그리고 독립 청구항 제 9 항에 정의된 방법에 의해 달성된다. 본 발명의 실시형태들은 종속 청구항들에 의해 특징지어진다.
본 발명을 설명하기 위해, 바이너리 신호는 언제라도 논리 상태들로 지칭된 2 개의 별개의 상태들 중 어느 하나를 나타내도록 가정된다. 2 개의 상태들은 "하이 (high)" 및 "로우 (low)", 또는 "0" (zero) 및 "1" (one) 로서 각각 통상적으로 표시된다. 그러나, 바이너리 신호가 2 개의 별개의 상태들 중 어느 하나를 나타내는데 사용될 수도 있으나, 바이너리 신호의 신호 레벨은 통상적으로 잡음, 접지 이슈들, 불안정한 전력 공급기들, 또는 나쁜 콘택들로 인해 변동이 있고, 2 개의 별개의 값들 외의 값들을 획득할 수도 있다. 따라서, 2 개의 논리 상태들 중 어느 것이 바이너리 신호에 의해 표현되는지를 결정하기 위해서, 신호 레벨은 2 개의 상태들과 연관된 2 개의 비-오버랩 신호 레벨과 비교된다. 예를 들어, 액티브-하이 로직의 경우에서, 신호는 신호 레벨이 제 1 의, 보다 낮은, 범위 내에 있는 경우 논리-로우 (logical-low) 상태를 나타내도록 고려되고, 신호 레벨이 제 2 의, 보다 높은, 범위 내에 있는 경우 논리-하이 (logical-high) 상태를 나타내도록 고려된다. 한편, 액티브-로우 로직의 경우에서, 논리 상태들과 신호 레벨 범위들 간의 대응은 반전된다. 바이너리 신호들을 감지하기 위한 입력 회로를 구현하는데 사용된 기술에 따라, 논리 상태들과 연관된 신호 레벨 범위들을 정의하기 위해 상이한 전압 레벨들이 사용된다.
본 발명의 제 1 양태에 따르면, 바이너리 신호를 감지하기 위한 디바이스가 제공된다. 디바이스는 신호의 신호 레벨을 측정하기 위한 수단, 측정된 신호 레벨이 논리-로우 상태를 나타내는지 또는 논리-하이 상태를 나타내는지 여부를 결정하기 위한 수단, 가변 입력 임피던스를 제공하기 위한 수단, 및 입력 임피던스를 제어하기 위한 수단을 포함한다. 입력 임피던스는 측정된 신호 레벨에 응답하여 제어된다.
본 발명의 제 2 양태에 따르면, 바이너리 신호를 감지하는 방법이 제공된다. 방법은, 신호의 신호 레벨을 측정하는 단계, 측정된 신호 레벨이 논리-로우 상태를 나타내는지 또는 논리-하이 상태를 나타내는지 여부를 결정하는 단계, 가변 입력 임피던스를 제공하는 단계, 및 입력 임피던스를 제어하는 단계를 포함한다. 입력 임피던스는 측정된 신호 레벨에 응답하여 제어된다.
본 발명은 바이너리 신호들의 감지, 즉 소정의 바이너리 신호가 논리-로우 상태를 나타내는지 또는 논리-하이 상태를 나타내는지 여부의 결정이 바이너리 신호를 감지하는데 있어서 가변 입력 임피던스를 이용함으로써 향상될 수도 있음의 이해를 사용한다.
가변 입력 임피던스를 사용하는 것은, 입력 임피던스가 실제 신호 레벨에 적응될 수도 있고, 이에 의해 로우, 고정된 임피던스를 갖는 알려진 디지털 입력들과 연관된 문제점들을 회피하거나 적어도 완화한다는 이점이 있다. 특히, 입력 신호의 실제 레벨에 입력 임피던스를 적응시키는 것은 감지 감도를 최적화하고 외란 (disturbance) 의 영향을 최소화하는 것을 허용한다.
본 발명의 일 실시형태에 따르면, 입력 임피던스는 로우 신호 레벨들에 대해 낮게 그리고 하이 신호 레벨들에 대해 높게 제어된다. 신호 레벨 및 입력 임피던스를 설명하는데 사용된 용어들 "로우" 및 "하이" 는 2 개의 제한된 경우들 간의 관계를 나타내는 것으로서 이해된다. 다시 말하면, 하이 입력 임피던스는 로우 입력 임피던스보다 상당히 더 높은 것으로 이해된다. 입력 임피던스는, 예를 들어 증가하는 신호 레벨에 따라 단조적으로 증가하도록 제어될 수도 있다.
로우 신호 레벨들에서 로우 입력 임피던스를 그리고 하이 신호 레벨들에서 하이 입력 임피던스를 사용하는 것은 디지털 입력들에 의한 바이너리 신호들의 감지를 더 신뢰할 수 있게 만든다. 보다 구체적으로, 로우 신호 레벨들에서만 로우 입력 임피던스를 사용하는 것은 하이 신호 레벨들에서 로우 임피던스 입력들과 연관된 단점들, 예컨대 하이 신호 전류들로 인한 고 전력 손실들을 완화시킨다. 이 방식에서, 디지털 입력들의 전력 소실은 외란 레벨을 낮추지 않고 낮게 유지될 수도 있다. 더욱이, 보통 논리-하이 신호들에 대한 외란들에의 감도는, 바이너리 신호를 감지하기 위해 본 발명에 따른 실시형태가 사용되는 경우, 고정-임피던스 입력들에 비해, 더욱 낮아질 수도 있다.
또한, 본 발명의 일 실시형태는, 하이-임피던스 접지형 배터리 시스템들과 연관된 문제점들이 완화, 즉 배터리 급전 라인 상의 결함의 결과와 같은 콘택 트랜스듀서의 상태의 오 검출이 방지될 수도 있다는 이점이 있다.
본 발명의 일 실시형태에 따르면, 입력 임피더스는 제 1 임계보다 작은 신호 레벨들에 대해 제 1 값을 그리고 제 2 임계보다 큰 신호 레벨들에 대해 제 2 값을 갖도록 제어된다. 제 1 값은 제 2 값보다 작고, 제 1 임계는 제 2 임계보다 작거나 동일하다. 다시 말하면, 입력 임피던스는, 그것이 소정 신호 레벨, 제 1 임계까지 낮아지고 제 2 임계 위의 신호 레벨들에 대해 증가하도록 제어된다. 이 결과는 보통 논리-로우 및 보통 논리-하이 신호들 양자에 대해 히스테리시스 (hysteresis) 를 초래한다.
본 발명의 다른 실시형태에 따르면, 제 1 임계 및 제 2 임계는 동일하다. 이 경우에서, 2 개의 임계들은 일치하고 트랜지션 레벨 아래에서 로우 값 및 트랜지션 레벨 위에서 하이 값을 획득하는 입력 임피던스에 대한 트랜지션 레벨을 구성한다. 다시 말하면, 입력 임피던스 간의 함수적 관계는 스텝 함수 (step function) 의 관계이다. 트랜지션 레벨은, 예를 들어 논리-로우와 논리-하이 간의 트랜지션의 신호 레벨과 동일할 수도 있다.
본 발명의 추가의 실시형태에 따르면, 입력 임피던스는 제 1 임계보다 크고 제 2 임계보다 작은 신호 레벨들에 대해 증가하는 신호 레벨에 따라 증가하도록 제어된다. 따라서, 2 개의 임계들이 일치하지 않으면, 입력 임피던스는 제 1 임계와 제 2 임계 사이의 신호 레벨들에 대해 증가하는 신호 레벨에 따라 단조적으로 증가할 수도 있다. 입력 임피던스는, 예를 들어 제 1 임계와 제 2 임계 사이의 영역에서 선형적으로 증가할 수도 있다. 대안으로서, 그것은 입력 임피던스와 신호 레벨 간의 함수적 관계가 다수의 스텝 함수들의 결합과 유사하도록 하나 또는 여러 개의 일정한 값들을 획득할 수도 있다.
본 발명의 일 실시형태에 따르면, 가변 입력 임피던스를 제공하기 위한 수단은 바이폴라 트래지스터 및 저항기를 포함하고, 입력 임피던스를 제어하기 위한 수단은 펄스 폭 변조 (pulse width modulation; PWM) 를 사용하여 입력 임피던스를 제어하기 위해 배열된다. 저항기는 트랜지스터의 콜렉터와 직렬로 접속된다. 저항기와 결합한 트랜지스터의 사용은 가변의, 그리고 제어 가능한 입력 임피던스를 제공하는 단순한 방식이다. 이는, 이하에서 추가로 자세히 설명되는 바와 같이, PWM 을 이용하여 트랜지스터의 듀티 비율 (duty ratio) 을 제어함으로써 입력 임피던스를 조정하는 것을 허용한다.
본 발명의 일 실시형태에 따르면, 디바이스는 디지털 입력 내에 포함될 수도 있다. 본 발명의 제 1 양태에 따른 디바이스를 갖고 디지털 입력을 구성하는 것은, 바이너리 입력 신호들의 감지가 더 신뢰할 수 있게 이루어진다는 이점이 있다.
본 발명의 일 실시형태에 따르면, 디바이스는 전력 분배 시스템 서브스테이션에 대한 제어 유닛 내에 포함될 수도 있다. 본 발명의 제 1 양태에 따른 디바이스를 갖는 이러한 제어 유닛을 구성하는 것은, 바이너리 입력 신호들의 감지가 더 신뢰할 수 있게 이루어지고, 이에 의해 콘택 트랜스듀서의 상태의 오 감지로 인한 원하지 않는 셧다운들을 방지, 또는 적어도 완화시킨다는 이점이 있다.
본 발명의 일 실시형태는 전자 컴포넌트들, 집적 회로 (IC) 들, 주문형 집적 회로 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA), 및/또는 복합 프로그래머블 논리 디바이스 (CPLD) 들, 또는 이들의 임의의 조합을 사용하여 구성될 수도 있음이 인식될 것이다. 또한, 임의의 회로는 적어도 부분적으로 프로세싱 수단, 예를 들어 적합한 소프트웨어를 실행하는 프로세서에 의해 대체될 수 있음이 인식될 것이다.
본 발명은 바이너리 신호들, 즉 2 개의 별개의 상태들 중 어느 하나를 나타내는 신호들의 감지와 관련하여 설명되었으나, 본 발명의 실시형태들은 일반적으로 디지털 신호들을 감지할 수 있다, 즉 2 개보다 많은 별개의 상태들을 나타내는 신호들이 쉽게 예상될 수도 있다.
본 발명의 추가의 목적들, 피처들 및 이점들은 다음의 상세한 설명, 도면 및 첨부된 청구항들을 학습할 때 명백해질 것이다. 당업자는, 본 발명의 상이한 피처들이 다음에 설명된 것들 외의 실시형태들을 생성하도록 결합될 수 있음을 인식한다.
상기, 뿐만 아니라 본 발명의 추가의 목적들, 피처들 및 이점들은 첨부된 도면들을 참조하여 본 발명의 실시형태들의 다음의 예시적이고 비제한적인 상세한 설명을 통해 더 잘 이해될 것이다.
도 1 은 전력 분배 시스템의 부분들을 예시한다.
도 2 는 본 발명의 일 실시형태에 따른 디지털 입력을 나타낸다.
도 3 은 본 발명의 실시형태들에 따른 입력 임피던스와 신호 레벨 간의 관계를 예시한다.
도 4 는 본 발명의 다른 실시형태에 따른 디지털 입력을 나타낸다.
모든 도면들은 반드시 스케일링하는 것이 아닌 개략적이고, 일반적으로 본 발명을 자세히 설명하기 위해서 필요한 파트들 만을 나타낸다.
본 발명을 설명하는 목적을 위해, 전력 분배 시스템의 부분들이 도 1 에 스케치된다. 본 발명을 자세히 설명하는 것과 관련되는 파트들 만이 도시되고 다른 파트들은 생략되었음을 주목한다.
전력 분배 시스템 (100) 은 전력 분배 시스템 (100) 을 모니터링 및/또는 제어하기 위한 유닛 (110) 을 포함한다. 예를 들어, 유닛 (110) 은 콘택 트랜스듀서 (120) 의 상태, 즉 트랜스듀서 (120) 가 개방 또는 폐쇄되는지 여부를 검출하기 위해 구성된다. 콘택 트랜스듀서, 예컨대 트랜스듀서 (120) 의 상태는, 예를 들어 회로 차단기 등의 상태를 나타내는데 사용될 수도 있다.
도 1 에서 기계적 스위치로서 예시되는 콘택 트랜스듀서 (120) 는 배터리 (130) 에 의해 전력 공급받고, 유닛 (110) 의 디지털 입력 (150) 에 접속된다. 디지털 입력 (150) 은, 당해 분야에 알려진 바와 같이 트랜스듀서 (120) 의 상태를 검출하기 위해 사용될 수도 있는 입력 임피던스 (Rin) 를 갖는다. 예를 들어, 디지털 입력 (150) 은 입력 임피던스 (Rin) 양단의 전압 강하를 검출하기 위해 배열될 수도 있고, 전압 강하의 크기는 트랜스듀서 (120) 의 상태를 나타낸다. 특히, 트랜스듀서 (120) 가 그 폐쇄 상태에 있으면, 트랜스듀서 (120) 를 지나는 전류는 입력 임피던스 (Rin) 양단에서 상당한 전압 강하를 초래한다.
전력 분배 시스템들에서 흔히 마주치게 되는 문제는, 콘택 트랜스듀서들, 예컨대 트랜스듀서 (120) 가 먼지 및/또는 습한 것에 노출될 수도 있다는 것이다. 트랜스듀서 (120) 는, 예를 들어 높은 대기 습도를 갖는 환경 (140) 에 위치될 수도 있다. 이러한 오염된 및/또는 습한 환경들은 개방 콘택트들 양단에 기생 저항들을 초래할 수도 있다. 이는 도 1 에서 예시되는데, 도 1 은 개방 트랜스듀서 (120) 양단의 기생 저항 (Rpar) 을 나타낸다. 기생 저항 (Rpar) 은 트랜스듀서 (120) 의 상태의 오 검출을 초래할 수도 있고, 후속하여 원하지 않는 셧다운 또는 유사한 원하지 않는 측정치들을 초래할 수도 있다.
도 2 를 참조하면, 본 발명에 따른 디지털 입력의 실시형태가 설명된다. 디지털 입력 (200) 은, 예를 들어 도 1 을 참조하여 설명된 유닛 (110) 에서의 입력 (150) 으로서 배열될 수도 있다.
디지털 입력 (200) 은, 신호 (250) 가 논리-로우 상태를 나타내는지 또는 논리-하이 상태를 나타내는지 여부를 감지하기 위해 바이너리 입력 신호 (250) 를 수신하기 위한 수단을 포함한다. 예를 들어, 콘택 트랜스듀서, 예컨대 도 1 을 참조하여 설명된 배터리 (130) 에 의해 전력공급된 트랜스듀서 (120) 는 트랜스듀서 (120) 의 상태를 감지하기 위해 디지털 입력 (200) 에 접속될 수도 있다.
입력 (200) 은 입력 신호 (250) 의 신호 레벨을 측정하기 위한 수단 (210), 측정된 신호 레벨이 논리-로우 상태를 나타내는지 또는 논리-하이 상태를 나타내는지 여부를 결정하기 위한 수단 (220), 도 2 에서 가변 저항기로서 예시된, 가변 입력 임피던스를 제공하기 위한 수단 (230), 및 측정된 신호 레벨에 응답하여 입력 임피던스를 제어하기 위한 수단 (240) 을 더 포함한다.
수단 (220) 에 의해 결정이 수행되는, 입력 신호 (250) 의 실제 논리 상태의 결정은, 예를 들어 입력 임피던스 (230) 양단의 전압 강하를 측정함으로써, 그리고 2 개의 논리 상태들에 대해 정의된 임계 값들과 측정된 전압 강하를 비교함으로써 달성될 수도 있다. 입력 신호 (250) 의 검출된 상태에 관한 정보는 출력 (260) 을 통해 다른 유닛들에 후속적으로 제공될 수도 있다.
입력 (200) 의 입력 임피던스 (230) 를 제어하기 위한 능력은 입력 신호 (250) 의 감지를 더 신뢰할 수 있게 만들기 위해 이용될 수도 있다. 이는, 예를 들어 입력 임피던스가 언제라도 신호 (250) 의 실제 신호 레벨에 대해, 즉 임의의 소정 신호 레벨에 대해 적합하도록 입력 임피던스 (230) 를 제어함으로서 달성될 수도 있다. 바람직하게, 입력 임피던스 (230) 는, 입력 (200) 의 감도가 최대화되면서 동시에 입력의 외란 레벨을 최소화하도록 조정된다. 수단 (230) 에 의해 제공된 원하는 입력 임피던스와 신호 (250) 의 측정된 신호 레벨 간의 함수적 관계는 다음에서 설명된다.
수단 (230) 이 입력 임피던스를 제공하는 것으로서 설명되었고, 도 2 에서 가변 저항기로서 예시되었으나, 이것은 디지털 입력 (200) 의 입력 임피던스에 대한 유일한 기여가 아닐 수도 있음을 주목한다. 차라리, 디지털 입력의 입력 임피던스, 예컨대 도 1 에 도시된 입력 임피던스 (Rin) 는 플레인 저항기 (plain resistor) 외에 추가의 기여들을 갖고, 이 기여들은 디지털 입력의 다른 전자 컴포넌트들로부터 비롯된다. 본 발명을 설명하기 위해, 가변 입력 임피던스를 제공하기 위한 수단, 예컨대 수단 (230) 은 디지털 입력의 총 입력 임피던스 (Rin) 의 주요 부분을 나타내는 것으로 이해된다. 따라서, 디지털 입력의 입력 임피던스 (Rin) 는 입력 임피던스를 제공하기 위한 수단을 제어하는 방식에 의해 제어될 수도 있다.
도 3 에서, 입력 임피던스 (Rin) 와 측정된 신호 레벨 (Vin) 간의 관계는 여러 예들에 의해 예시된다. 예를 들어, 입력 임피던스는 소정 트랜지션 레벨 (313) 아래의 신호 레벨들에 대해 로우 값 (311) 을, 그리고 트랜지션 레벨 (313) 위의 신호 레벨들에 대해 하이 값 (312) 을 획득하도록 제어될 수도 있다. 이 함수적 관계는 스텝 함수와 유사하고 다이아그램 (310) 에 예시된다. 트랜지션 레벨 (313) 은, 예를 들어 논리-로우 및 논리-하이 간의 트랜지션에 대해 정의된 트랜지션 레벨과 동일할 수도 있다. 예를 들어, 디지털 입력이 CMOS 기술에서 구현되고 입력 신호의 레벨이 0 과 Vcc 사이이면 (여기서, Vcc 는 공급 전압임), 로우-투-하이 (low-to-high) 트랜지션을 위한 트랜지션 레벨은 통상적으로 Vcc/2 와 동일하다. 따라서, 0 과 Vcc/2 사이의 신호 레벨은 논리-로우 상태를 나타내는 한편, Vcc/2 와 Vcc 사이의 신호 레벨은 논리-하이 상태를 나타낸다. 그러나, 본 발명은 트랜지션 레벨의 이 선택에 제한되지는 않는다.
다이아그램 (320) 에 예시된 다른 함수적 관계에 따르면, 입력 임피던스는 제 1 임계 (323) 아래의 신호 레벨들에 대해 로우 값 (321) 으로 설정될 수도 있고, 제 1 임계 (323) 위 및 제 2 임계 (324) 아래의 신호 레벨들에 대해 증가하도록 제어될 수도 있으며, 제 2 임계 (324) 위의 신호 레벨들에 대해 하이 값 (322) 으로 설정될 수도 있다. 제 1 임계 (323) 와 제 2 임계 (324) 사이의 구역에서, 입력 임피던스는 신호 레벨과 선형적으로 증가하도록 제어될 수도 있다.
입력 임피던스와 신호 레벨 간의 또 다른 관계가 다이아그램 (330) 에 예시된다. 스케치된 관계는 다이아그램 (320) 에 예시된 관계와 유사하지만, 매끄럽게 된다 (smoothened out). 입력 임피던스는 로우 신호 레벨들에서 로우 레벨 (331) 을 획득하고, 신호 레벨이 증가함에 따라 천천히 증가한다. 제 1 임계 (333) 주위에서, 입력 임피던스는 신호 레벨과 더 빠르게 증가하도록 제어된다. 그 후, 제 2 임계 (334) 주위에서, 입력 임피던스는 다시 천천히 증가하도록 제어되고 결국 그 최대 값 (332) 에 접근한다.
마지막으로, 입력 임피던스와 신호 레벨 간의 관계의 추가의 예가 다이아그램 (340) 에 예시된다. 후자의 관계는 다중 스텝 함수들의 조합과 유사하다. 로우 신호 레벨에서, 즉 제 1 임계 (344) 아래에서, 입력 임피던스는 로우 값 (341) 으로 설정된다. 제 1 임계 (344) 위 및 제 2 임계 (345) 아래에서, 입력 임피던스는 중간 값 (343) 으로 설정된다. 제 2 임계 (345) 위의 신호 레벨들에 대해, 입력 임피던스는 하이 값 (342) 으로 설정된다.
다음에서, 본 발명의 다른 실시형태는 도 4 를 참조하여 설명된다. 디지털 입력 (400) 은 도 2 를 참조하여 설명된 입력 (200) 과 유사한데, 여기서 디지털 입력은 입력 신호 (450) 의 신호 레벨을 측정하기 위한 수단 (410), 측정된 신호 레벨이 논리-로우 상태를 나타내는지 또는 논리-하이 상태를 나타내는지 여부를 결정하기 위한 수단 (420), 및 결정된 상태를 공표하기 위한 출력 (460) 을 포함한다.
디지털 입력 (400) 은 가변 입력 임피던스를 제공하기 위한 수단 (430) 을 더 포함하는데, 이것은 트랜지스터 (T) 및 저항기 (R) 을 포함하고, 저항기 (R) 는 트랜지스터 (T) 의 콜렉터과 직렬로 접속된다. 또한, 측정된 신호 레벨에 응답하여 입력 임피던스를 제어하기 위한 수단 (440) 이 PWM 을 사용하여 입력 임피던스를 제어하기 위해 배열된다. 후자의 기법은 트랜지스터의 듀티 비율 (duty ratio), 즉 트랜지스터의 베이스 (base) 에 주기적 펄스들을 공급함으로써, 일 시간에 비해 트랜지스터가 그 온-상태에 있는 시간을 제어하는 것을 수반한다. 듀티 비율은 주기적 펄스들의 폭을 조정함으로써 제어될 수도 있다. 이를 위해, 입력 임피던스는 트랜지스터 (T) 의 듀티 비율을 제어함으로써 최소와 최대 값 사이에서 조정될 수도 있다. 최소 값과 최대 값 사이의 차이는 저항기 (R) 의 값에 의해 좌우된다.
입력 임피던스를 제어하기 위한 수단 (440) 은 전자 컴포넌트들, 쉽게 이용 가능한 회로, 또는 적합한 소프트웨어를 실행하는 프로세서를 사용하여 구성될 수도 있다. 수단 (440) 은 도 3 을 참조하여 논의된 함수적 관계들 중 어느 하나에 따라, 또는 가까이에 있는 애플리케이션에 적합한 임의의 다른 함수적 관계에 따라, 측정된 신호 레벨에 응답하여 입력 임피던스를 제어하도록 배열될 수도 있다.
당업자는 본 발명이 결코 전술된 실시형태들에 제한되지 않는다는 것을 인식한다. 반대로, 첨부된 청구항들의 범위 내에서 많은 변경들 및 변형들이 가능하다. 예를 들어, 액티브-하이 로직 대신에 액티브-로우 로직을 이용하는 본 발명의 실시형태들을 용이하게 예상할 수도 있다. 또한, 가변 입력 임피던스가 전술된 PWM 제어형 트랜지스터-저항기 조합과 임의의 다른 방식으로 제공될 수도 있다. 예를 들어, 전압을 공급받을 때 컴포넌트를 지나는 가변 저항을 제공하는 전자 컴포넌트를 예상할 수도 있고, 이 저항은 공급된 전압의 단조 증가 함수이다.
마지막으로, 바이너리 신호를 감지하기 위한 디바이스가 제공된다. 디바이스는 신호의 신호 레벨을 측정하기 위한 수단, 측정된 신호 레벨이 "로우" 또는 "하이" 인지 여부를 결정하기 위한 수단, 가변 입력 임피던스를 제공하기 위한 수단, 및 측정된 신호 레벨에 응답하여 입력 임피던스를 제어하기 위한 수단을 포함한다. 가변 입력 임피던스는 트랜지스터 및 저항기의 방식에 의해, 그리고 PWM 을 사용하는 트랜지스터의 듀티 비율을 제어함으로써 제공될 수도 있다. 바람직하게, 입력 임피던스는 로우 신호 레벨들에 대해 낮게 그리고 하이 신호 레벨들에 대해 높게 제어되는데, 이는 바이너리 신호들의 더 신뢰할 만한 감지를 초래한다. 디바이스는 습하고/하거나 오염된 환경들에 의해 야기된 기생 저항들을 겪는 콘택 트랜스듀서들의 상태를 검출하기 위해 사용될 수도 있다. 또한, 바이너리 신호를 감지하는 방법이 제공된다.

Claims (14)

  1. 콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호를 감지하며 상기 바이너리 신호를 감지하는 디바이스에서 사용하기 위한 방법으로서,
    상기 바이너리 신호의 신호 레벨을 측정하는 단계,
    측정된 상기 신호 레벨에 응답하여 상기 디바이스의 입력 임피던스 (310, 320, 330, 340) 를 제어하는 단계로서, 상기 입력 임피던스 (310, 320, 330, 340) 는 제 1 임계 (313, 323, 333, 344) 보다 작은 신호 레벨들에 대해 제 1 값 (311, 321, 331, 341) 및, 제 2 임계 (313, 324, 334, 345) 보다 큰 신호 레벨들에 대해 제 2 값 (312, 322, 332, 342) 을 갖도록 제어되고, 상기 제 1 값은 상기 제 2 값보다 작고, 상기 제 1 임계는 상기 제 2 임계보다 작거나 동일한, 상기 디바이스의 입력 임피던스를 제어하는 단계, 및
    측정된 상기 신호 레벨이 논리-로우 상태 (logical-low) 또는 논리-하이 (logical-high) 상태를 나타내는 전압 레벨을 나타내는지 여부를 결정하는 단계를 포함하는, 콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호를 감지하며 상기 바이너리 신호를 감지하는 디바이스에서 사용하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 제 1 임계 (313) 및 상기 제 2 임계 (313) 는 동일한,
    콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호를 감지하며 상기 바이너리 신호를 감지하는 디바이스에서 사용하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 입력 임피던스 (320, 330, 340) 는 상기 제 1 임계 (323, 333, 344) 보다 크고 상기 제 2 임계 (324, 334, 345) 보다 작은 신호 레벨들에 대해 증가하는 신호 레벨에 따라 증가하도록 제어되는,
    콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호를 감지하며 상기 바이너리 신호를 감지하는 디바이스에서 사용하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 입력 임피던스는 펄스 폭 변조 (PWM) 를 사용하여 제어되는,
    콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호를 감지하며 상기 바이너리 신호를 감지하는 디바이스에서 사용하기 위한 방법.
  5. 콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호 (250, 450) 를 감지하기 위한 디바이스 (200, 400) 로서,
    입력 임피던스(230, 430)를 제공하기 위한 수단,
    상기 바이너리 신호의 신호 레벨을 측정하기 위한 수단 (210, 410),
    측정된 상기 신호 레벨에 응답하여 상기 입력 임피던스를 제어하기 위한 수단 (240, 440) 으로서, 제 1 임계 (313, 323, 333, 344) 보다 작은 신호 레벨들에 대해 제 1 값 (311, 321, 331, 341) 을 그리고 제 2 임계 (313, 324, 334, 345) 보다 큰 신호 레벨들에 대해 제 2 값 (312, 322, 332, 342) 을 갖도록 상기 입력 임피던스 (230, 430) 를 제어하도록 배열되고, 상기 제 1 값은 상기 제 2 값보다 작고, 상기 제 1 임계는 상기 제 2 임계보다 작거나 동일한, 상기 입력 임피던스를 제어하기 위한 수단, 및
    측정된 상기 신호 레벨이 논리-로우 (logical-low) 상태 또는 논리-하이 (logical-high) 상태를 나타내는 전압 레벨을 나타내는지 여부를 결정하기 위한 수단 (220, 420) 을 포함하는, 콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호 (250, 450) 를 감지하기 위한 디바이스.
  6. 제 5 항에 있어서,
    상기 제 1 임계 (313) 및 상기 제 2 임계 (313) 는 동일한,
    콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호 (250, 450) 를 감지하기 위한 디바이스.
  7. 제 5 항에 있어서,
    상기 입력 임피던스 (230, 430) 는 제 1 임계 (323, 333, 344) 보다 크고 상기 제 2 임계 (324, 334, 345) 보다 작은 신호 레벨들에 대해 증가하는 신호 레벨에 따라 증가하도록 제어되는,
    콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호 (250, 450) 를 감지하기 위한 디바이스.
  8. 제 5 항에 있어서,
    상기 입력 임피던스(430)를 제공하기 위한 수단 은 바이폴라 트랜지스터 (T) 및 저항기 (R) 를 포함하고, 상기 저항기는 상기 트랜지스터의 콜렉터와 직렬로 접속되며,
    상기 입력 임피던스를 제어하기 위한 수단 (440) 은 펄스 폭 변조 (PWM) 를 사용하여 상기 입력 임피던스를 제어하기 위해 배열되는,
    콘택 트랜스듀서의 논리 상태를 나타내는 바이너리 신호 (250, 450) 를 감지하기 위한 디바이스.
  9. 제 5 항 내지 제 8 항 중 어느 한 항에 기재된 디바이스를 포함하는 디지털 입력 장치 (150).
  10. 전력 분배 시스템 서브스테이션용 제어 유닛 (110) 으로서,
    제 5 항 내지 제 8 항 중 어느 한 항에 기재된 디바이스를 포함하는, 제어 유닛.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020137009593A 2010-09-16 2010-09-16 바이너리 신호를 감지하기 위한 방법, 디바이스, 디지털 입력 장치 및 제어 유닛 KR101472696B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2010/063621 WO2012034594A1 (en) 2010-09-16 2010-09-16 Digital input with variable impedance

Publications (2)

Publication Number Publication Date
KR20130090902A KR20130090902A (ko) 2013-08-14
KR101472696B1 true KR101472696B1 (ko) 2014-12-24

Family

ID=43983330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137009593A KR101472696B1 (ko) 2010-09-16 2010-09-16 바이너리 신호를 감지하기 위한 방법, 디바이스, 디지털 입력 장치 및 제어 유닛

Country Status (8)

Country Link
US (1) US8823413B2 (ko)
EP (1) EP2616826B1 (ko)
KR (1) KR101472696B1 (ko)
CN (1) CN103097903B (ko)
AU (1) AU2010360603B2 (ko)
CA (1) CA2812119C (ko)
HK (1) HK1184544A1 (ko)
WO (1) WO2012034594A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013101932A1 (de) * 2013-02-27 2014-08-28 Pilz Gmbh & Co. Kg Sicherheitsschaltvorrichtung zum Ein- und fehlersicheren Ausschalten einer technischen Anlage
CN111896865B (zh) * 2020-07-30 2021-06-25 电子科技大学 信号采集系统故障部位检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115685A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd フィールドバス用コンフィグレータ
US20070133236A1 (en) * 2005-12-14 2007-06-14 Sanken Electric Co., Ltd. DC-DC Converter for overvoltage protection

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719409A (en) * 1985-10-02 1988-01-12 Mechanical Technology Incorporated Digital signal output capacitance sensor displacement gauging system
US5949254A (en) * 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
ATE495580T1 (de) * 2006-09-28 2011-01-15 Abb Technology Ag Verfahren zum bestimmen einer einschaltschwelle und elektronische schaltungsanordnung zur durchführung des verfahrens
BRPI0812440B1 (pt) 2007-06-07 2019-05-07 Abb Schweiz Ag Método e dispositivo para processar sinais digitais com aumento de confiabilidade
JP2010199775A (ja) * 2009-02-24 2010-09-09 Renesas Electronics Corp Ａｄ変換装置及びａｄ変換方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115685A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd フィールドバス用コンフィグレータ
US20070133236A1 (en) * 2005-12-14 2007-06-14 Sanken Electric Co., Ltd. DC-DC Converter for overvoltage protection

Also Published As

Publication number Publication date
CN103097903B (zh) 2015-03-18
CN103097903A (zh) 2013-05-08
US8823413B2 (en) 2014-09-02
WO2012034594A1 (en) 2012-03-22
EP2616826B1 (en) 2014-11-12
US20130181745A1 (en) 2013-07-18
AU2010360603A1 (en) 2013-03-28
CA2812119A1 (en) 2012-03-22
EP2616826A1 (en) 2013-07-24
AU2010360603B2 (en) 2014-07-03
HK1184544A1 (en) 2014-01-24
CA2812119C (en) 2015-11-24
KR20130090902A (ko) 2013-08-14

Similar Documents

Publication Publication Date Title
JP4296811B2 (ja) 物理量センサ装置
CN101283282B (zh) 电流测量电路和诊断电流测量电路中的故障的方法
JP4316598B2 (ja) 乗員検出装置
JP2948323B2 (ja) 真ヒステリシスウィンドウ比較器
CN102037647B (zh) 高边驱动器
CN106556752A (zh) Gpio接口侦测电路
KR101671087B1 (ko) 시퀀서 아날로그 출력 유닛
CN104808541A (zh) 通用检测电路
JP2008521289A (ja) 再構成可能な増幅器の保護装置及び方法
KR101472696B1 (ko) 바이너리 신호를 감지하기 위한 방법, 디바이스, 디지털 입력 장치 및 제어 유닛
US20160371212A1 (en) Input Circuit that can be made Redundant, Input Circuit Unit having at least one Input Circuit, and method for Operating the Input Circuit Unit
US20100052705A1 (en) Device for detecting the state of a switch
US10535990B2 (en) Power supply device, detection circuit and power supply method thereof
CN101688888B (zh) 数字信号处理中的提高的可靠性
JP2018054361A (ja) 測定モジュール
CA2861185C (en) Short detection bus
CN106849002B (zh) 电压保护电路以及终端设备
CN201917871U (zh) 可消除鬼键的输入装置
CN109391273A (zh) 键盘装置
JP5457152B2 (ja) インバータ装置
JP2003329720A (ja) センサ出力信号の異常検出装置
JP2011215026A (ja) アナログセンサ回路の異常判定装置
CN111624518B (zh) 传感器及其断路检测电路
JP4710848B2 (ja) 検出システム
CN108352839B (zh) A/d转换装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 4