JP2948323B2 - 真ヒステリシスウィンドウ比較器 - Google Patents
真ヒステリシスウィンドウ比較器Info
- Publication number
- JP2948323B2 JP2948323B2 JP51881696A JP51881696A JP2948323B2 JP 2948323 B2 JP2948323 B2 JP 2948323B2 JP 51881696 A JP51881696 A JP 51881696A JP 51881696 A JP51881696 A JP 51881696A JP 2948323 B2 JP2948323 B2 JP 2948323B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- predetermined
- value
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/16—Indicators for switching condition, e.g. "on" or "off"
- H01H9/167—Circuits for remote indication
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
- G01R31/3277—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/0015—Means for testing or for inspecting contacts, e.g. wear indicator
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 発明の背景 この発明は、スイッチインタフェース及び、更に特別
には、二位置スイッチが開か閉か又は或る範囲について
不完全かを決定することができる電子回路に関する。
には、二位置スイッチが開か閉か又は或る範囲について
不完全かを決定することができる電子回路に関する。
無数の電子回路及び電気回路で二位置（即ち、「オン
／オフ」、「開／閉」）機械的スイッチが種々の用途に
用いられる。例えば、スイッチは手動で又は自動的に動
作又は制御され、それらの状態は、例えば航空機の飛行
制御のようなシステム中における或る所定の又は実際の
状態を表す。
／オフ」、「開／閉」）機械的スイッチが種々の用途に
用いられる。例えば、スイッチは手動で又は自動的に動
作又は制御され、それらの状態は、例えば航空機の飛行
制御のようなシステム中における或る所定の又は実際の
状態を表す。
二位置スイッチのための単純な電気的接続は、電気的
接地に接続されるスイッチの１つの端子、プルアップ抵
抗器の一端に接続される第２の端子を持つべきであり、
抵抗器の他端は例えば＋5VDCの電圧源に接続される。第
２端子の電圧はスイッチ位置を表す。即ち、スイッチが
閉の時は、電流がプルアップ抵抗器を通って流れ、抵抗
器の前後で電圧源の全体値が降下する。従って、零直流
電圧（即ち電気的接地）がスイッチの第２端子に現れ
る。他方、スイッチが開の時は、プルアップ抵抗器を通
って電流は流れず、従ってその前後で電圧は降下しな
い。従って、電圧源の全体値（例えば＋5VDC）がスイッ
チの第２端子に現れる。
接地に接続されるスイッチの１つの端子、プルアップ抵
抗器の一端に接続される第２の端子を持つべきであり、
抵抗器の他端は例えば＋5VDCの電圧源に接続される。第
２端子の電圧はスイッチ位置を表す。即ち、スイッチが
閉の時は、電流がプルアップ抵抗器を通って流れ、抵抗
器の前後で電圧源の全体値が降下する。従って、零直流
電圧（即ち電気的接地）がスイッチの第２端子に現れ
る。他方、スイッチが開の時は、プルアップ抵抗器を通
って電流は流れず、従ってその前後で電圧は降下しな
い。従って、電圧源の全体値（例えば＋5VDC）がスイッ
チの第２端子に現れる。
第２端子上の電圧値を検知することによってスイッチ
の状態（即ち開か又は閉か）の「読取り」又は検知を行
うための対応する単純な回路は、２個の入力を持つ比較
器又は演算増幅器を具えることができる。第１入力は固
定の又は可変の基準電圧値に接続され、一方、第２入力
はスイッチの第２端子に接続される。比較器の出力信号
は、第２端子のスイッチ電圧が基準電圧より高いか又は
低いかによって、２つの状態のうちのいずれかと推定さ
れる。
の状態（即ち開か又は閉か）の「読取り」又は検知を行
うための対応する単純な回路は、２個の入力を持つ比較
器又は演算増幅器を具えることができる。第１入力は固
定の又は可変の基準電圧値に接続され、一方、第２入力
はスイッチの第２端子に接続される。比較器の出力信号
は、第２端子のスイッチ電圧が基準電圧より高いか又は
低いかによって、２つの状態のうちのいずれかと推定さ
れる。
しかしながら、スイッチは長時間経過すると腐食又は
汚れが生じ、このため動作が不完全になることがある。
このような場合、スイッチ端子間のインピーダンスが、
スイッチが閉の時に正常の場合の（理論的な）零インピ
ーダンス値以外の値になることがあり、スイッチが開の
時に正常の場合の（理論的な）無限大のインピーダンス
値以外の値になることがある。実際の問題としては、ス
イッチ製造者は、スイッチ閉成時のインピーダンスを50
オーム又はそれ以下に設計し、スイッチ開放時のインピ
ーダンスを100kオーム又はそれ以上に設計する。即ち、
スイッチが不完全である場合、有限の量のインピーダン
ス（例えば50オームと100kオームとの間）がスイッチ端
子間で測定される場合がある。このスイッチインピーダ
ンスは、プルアップ抵抗器の抵抗又はインピーダンスに
直列に加わり、結局、スイッチが開か閉かにかかわら
ず、スイッチの第２端子に現れる電圧を変化させる。ス
イッチが汚れたか又は腐食した場合、スイッチの第２端
子の電圧0VDCと＋5VDC（又は正又は負の電圧源の値）と
の間の或る値になると推定される。更に、この電圧が比
較器の基準電圧と等しい場合は比較器の出力が振動し、
比較器出力電圧が読取られる時点によってスイッチが開
か閉かを表すことになる。
汚れが生じ、このため動作が不完全になることがある。
このような場合、スイッチ端子間のインピーダンスが、
スイッチが閉の時に正常の場合の（理論的な）零インピ
ーダンス値以外の値になることがあり、スイッチが開の
時に正常の場合の（理論的な）無限大のインピーダンス
値以外の値になることがある。実際の問題としては、ス
イッチ製造者は、スイッチ閉成時のインピーダンスを50
オーム又はそれ以下に設計し、スイッチ開放時のインピ
ーダンスを100kオーム又はそれ以上に設計する。即ち、
スイッチが不完全である場合、有限の量のインピーダン
ス（例えば50オームと100kオームとの間）がスイッチ端
子間で測定される場合がある。このスイッチインピーダ
ンスは、プルアップ抵抗器の抵抗又はインピーダンスに
直列に加わり、結局、スイッチが開か閉かにかかわら
ず、スイッチの第２端子に現れる電圧を変化させる。ス
イッチが汚れたか又は腐食した場合、スイッチの第２端
子の電圧0VDCと＋5VDC（又は正又は負の電圧源の値）と
の間の或る値になると推定される。更に、この電圧が比
較器の基準電圧と等しい場合は比較器の出力が振動し、
比較器出力電圧が読取られる時点によってスイッチが開
か閉かを表すことになる。
幾つかの電子的な用途においては、それぞれ個々の状
態を持ち、１つのインタフェース回路によって走査又は
検知されるべき複数の二位置スイッチが必要になる。こ
れは、回路の総量を減らす。典型的にはマルチプレクサ
が用いられ、複数のスイッチがマルチプレクサの入力に
接続される。マルチプレクサの入力の１つが選択されて
１つの出力線に現れ、このマルチプレクサ出力が、前述
と同様の方法によって比較器の１つの入力に接続され
る。本質的に、これは、並列−直列走査個別スイッチイ
ンタフェースである。
態を持ち、１つのインタフェース回路によって走査又は
検知されるべき複数の二位置スイッチが必要になる。こ
れは、回路の総量を減らす。典型的にはマルチプレクサ
が用いられ、複数のスイッチがマルチプレクサの入力に
接続される。マルチプレクサの入力の１つが選択されて
１つの出力線に現れ、このマルチプレクサ出力が、前述
と同様の方法によって比較器の１つの入力に接続され
る。本質的に、これは、並列−直列走査個別スイッチイ
ンタフェースである。
通常の従来の比較器インタフェースは、最後のスイッ
チの読取りの状態によって他の比較器入力の基準電圧
（即ち基準入力）を変える一般的なヒステリシス回路を
用いる。しかしながら、この方法の１つの問題は、スイ
ッチが腐食したり汚れたりして有限のインピーダンス値
を示す時に、比較器はスイッチが間違った状態にあると
解釈する場合があることである。これは、無関係の別個
のスイッチについて事前の読取りによって基準電圧が設
定されることによる。即ち、基準電圧が「メモリー」を
持っている。このヒステリシスを持つ比較器インタフェ
ースが基準電圧値について比較器出力電圧の振動をよく
防ぐとはいえ、腐食したり汚れたりしたスイッチを検出
することができるか否かについては、前述の非ヒステリ
シスの例と同様である。
チの読取りの状態によって他の比較器入力の基準電圧
（即ち基準入力）を変える一般的なヒステリシス回路を
用いる。しかしながら、この方法の１つの問題は、スイ
ッチが腐食したり汚れたりして有限のインピーダンス値
を示す時に、比較器はスイッチが間違った状態にあると
解釈する場合があることである。これは、無関係の別個
のスイッチについて事前の読取りによって基準電圧が設
定されることによる。即ち、基準電圧が「メモリー」を
持っている。このヒステリシスを持つ比較器インタフェ
ースが基準電圧値について比較器出力電圧の振動をよく
防ぐとはいえ、腐食したり汚れたりしたスイッチを検出
することができるか否かについては、前述の非ヒステリ
シスの例と同様である。
従って、本発明の第１の目的は、二位置スイッチが開
か閉か又は或る範囲で不完全であるかを検知する電子回
路を提供することである。
か閉か又は或る範囲で不完全であるかを検知する電子回
路を提供することである。
本発明の一般的な目的は、スイッチ端子間のインピー
ダンスが予め選択されたインピーダンス値の範囲に入る
有限の値である時を検知して、二位置スイッチがある範
囲で不完全である時にこれを検知することである。
ダンスが予め選択されたインピーダンス値の範囲に入る
有限の値である時を検知して、二位置スイッチがある範
囲で不完全である時にこれを検知することである。
本発明の他の目的は、スイッチの１つの端子の電圧出
力が予め定められた範囲の中の電圧値である時を検知す
ることによって、スイッチの不完全状態を決定するため
の電子回路を提供することである。
力が予め定められた範囲の中の電圧値である時を検知す
ることによって、スイッチの不完全状態を決定するため
の電子回路を提供することである。
本発明の更に他の目的は、比較器回路に多重接続され
ている複数のスイッチの状態を検知する比較器回路を提
供することである。
ている複数のスイッチの状態を検知する比較器回路を提
供することである。
上記及び他の目的及び本発明の利点は、添付の図面を
参照し以下の説明を読むことにより更に容易に明らかに
なろう。
参照し以下の説明を読むことにより更に容易に明らかに
なろう。
本発明の要約 従来技術の欠点を克服し、上述の目的を達成するた
め、本発明者は、１又は複数の個別の位置スイッチにつ
いて各スイッチの状態を読取り、総合して各スイッチが
開か閉か又は不完全な状態かを表示する一対の信号を供
給するためのインタフェースとなる電子回路を発明し
た。
め、本発明者は、１又は複数の個別の位置スイッチにつ
いて各スイッチの状態を読取り、総合して各スイッチが
開か閉か又は不完全な状態かを表示する一対の信号を供
給するためのインタフェースとなる電子回路を発明し
た。
複数の二位置スイッチのそれぞれの状態を検知するた
めの好ましい実施例においては、各スイッチが電気的接
地（即ち0VDC）に接続された第１端子及びプルアップ抵
抗器の一端に接続された第２端子を持つ。抵抗器の第２
の側は正電圧源（例えば＋5VDC）に接続される。スイッ
チの第２端子は更に、複数の入力と１つの出力を有する
マルチプレクサの１つの入力に接続される。いずれの時
点においてもマルチプレクサはその入力のいずれか１つ
の電圧を選択し、複数のマルチプレクサ選択線を用いて
１つのマルチプレクサ出力に送る。マルチプレクサ出力
は、比較器として機能する第１演算増幅器の反転入力及
び同様に比較器として機能する第２演算増幅器の非反転
入力の両者に接続される。電圧分配器が、予め定められ
た第１の値（例えば＋3.5VDC）の定電圧を、第１比較器
の非反転入力に供給する。それは更に、予め定められた
第２の値（例えば＋2.5VDC）の定電圧を、第２比較器の
反転入力に供給する。これらの２つの基準電圧値は１つ
の範囲についての境界値即ち比較器のための「ウィンド
ウ」を構成し、これにより、比較器が「真ヒステリシ
ス」機能を具えることが可能になる。これについては後
に詳しく説明する。各比較器は１つの出力線を具えてお
り、それは、比較器の１つの入力における電圧が他の入
力における電圧より高いか又は低いかを表す二値論理レ
ベル（即ち論理低及び論理高）を持つ。
めの好ましい実施例においては、各スイッチが電気的接
地（即ち0VDC）に接続された第１端子及びプルアップ抵
抗器の一端に接続された第２端子を持つ。抵抗器の第２
の側は正電圧源（例えば＋5VDC）に接続される。スイッ
チの第２端子は更に、複数の入力と１つの出力を有する
マルチプレクサの１つの入力に接続される。いずれの時
点においてもマルチプレクサはその入力のいずれか１つ
の電圧を選択し、複数のマルチプレクサ選択線を用いて
１つのマルチプレクサ出力に送る。マルチプレクサ出力
は、比較器として機能する第１演算増幅器の反転入力及
び同様に比較器として機能する第２演算増幅器の非反転
入力の両者に接続される。電圧分配器が、予め定められ
た第１の値（例えば＋3.5VDC）の定電圧を、第１比較器
の非反転入力に供給する。それは更に、予め定められた
第２の値（例えば＋2.5VDC）の定電圧を、第２比較器の
反転入力に供給する。これらの２つの基準電圧値は１つ
の範囲についての境界値即ち比較器のための「ウィンド
ウ」を構成し、これにより、比較器が「真ヒステリシ
ス」機能を具えることが可能になる。これについては後
に詳しく説明する。各比較器は１つの出力線を具えてお
り、それは、比較器の１つの入力における電圧が他の入
力における電圧より高いか又は低いかを表す二値論理レ
ベル（即ち論理低及び論理高）を持つ。
動作状態においては、いずれかのスイッチが開の時に
は、理論的にはスイッチ端子間に無限大のインピーダン
スが存在する。従って、プルアップ抵抗器を通って流れ
る電流は存在せず、電圧源の全電圧値（例えば＋5VDC）
がマルチプレクサに入力する。マルチプレクサが開のス
イッチを読取るために選択すると、＋5VDCのスイッチ電
圧が前記の比較器の入力に現れる。第１比較器において
は、反転入力上の＋5VDCスイッチ出力電圧が非反転入力
上の＋3.5VDC基準電圧値を超えるので、二値論理レベル
出力が論理低に移行する。同時に、第２比較器において
は、非反転入力上の＋5VDCスイッチ出力電圧が反転入力
上の＋2.5VDC基準電圧値より高いので、二値論理レベル
出力が論理高に移行する。
は、理論的にはスイッチ端子間に無限大のインピーダン
スが存在する。従って、プルアップ抵抗器を通って流れ
る電流は存在せず、電圧源の全電圧値（例えば＋5VDC）
がマルチプレクサに入力する。マルチプレクサが開のス
イッチを読取るために選択すると、＋5VDCのスイッチ電
圧が前記の比較器の入力に現れる。第１比較器において
は、反転入力上の＋5VDCスイッチ出力電圧が非反転入力
上の＋3.5VDC基準電圧値を超えるので、二値論理レベル
出力が論理低に移行する。同時に、第２比較器において
は、非反転入力上の＋5VDCスイッチ出力電圧が反転入力
上の＋2.5VDC基準電圧値より高いので、二値論理レベル
出力が論理高に移行する。
スイッチが閉の時には、理論的にはスイッチ端子間の
インピーダンスは零であり、プルアップ抵抗器を通って
電流が流れる。プルアップ抵抗器の両端で＋5VDC全体が
降下し、従ってマルチプレクサの入力には0VDCが存在す
る。マルチプレクサが閉のスイッチを読取るために選択
すると、0VDCのスイッチ電圧が前記の比較器の入力に現
れる。第１比較器においては、反転入力上の0VDCスイッ
チ出力電圧が非反転入力上の＋3.5VDC基準電圧値より低
いので、二値論理レベル出力が論理高に移行する。同時
に、第２比較器においては、非反転入力上の0VDCスイッ
チ出力電圧が反転入力上の＋2.5VDC基準電圧値より低い
ので、二値論理レベル出力が論理低に移行する。
インピーダンスは零であり、プルアップ抵抗器を通って
電流が流れる。プルアップ抵抗器の両端で＋5VDC全体が
降下し、従ってマルチプレクサの入力には0VDCが存在す
る。マルチプレクサが閉のスイッチを読取るために選択
すると、0VDCのスイッチ電圧が前記の比較器の入力に現
れる。第１比較器においては、反転入力上の0VDCスイッ
チ出力電圧が非反転入力上の＋3.5VDC基準電圧値より低
いので、二値論理レベル出力が論理高に移行する。同時
に、第２比較器においては、非反転入力上の0VDCスイッ
チ出力電圧が反転入力上の＋2.5VDC基準電圧値より低い
ので、二値論理レベル出力が論理低に移行する。
スイッチが汚染されたり、不完全であったり、腐食さ
れたり、汚れていたりした場合は、その端子間に有限の
インピーダンスが存在する。この抵抗は、スイッチが開
か閉かにかかわらず、プルアップ抵抗器の抵抗に直列に
加わる。この場合には、マルチプレクサへの電圧入力が
0VDC又は＋5VDCと異なる値になる。本発明の好ましい実
施例によれば、比較器の基準電圧は、電圧の範囲として
「デッドバンド」即ちウィンドウを生成するように選択
される。不完全なスイッチは、或る範囲の間の有限のイ
ンピーダンスを持つものと推定される。プルアップ抵抗
器を通る電流を望ましい量にすると、結局このインピー
ダンスがプルアップ抵抗器の値を決定する。スイッチが
或る範囲で不完全である場合は、マルチプレクサへの電
圧入力がこの「真ヒステリシス」ウィンドウ即ちデッド
バンド範囲の間に入る。この場合、両比較器の出力が論
理高になる筈である。これは、２つの比較器の可能な４
つの出力状態の組合せのうちの第３番目である。第４番
目の組合せである両出力が論理低の場合は比較器の故障
によってのみ起きるものであり、スイッチの状態によっ
て起きることはない。
れたり、汚れていたりした場合は、その端子間に有限の
インピーダンスが存在する。この抵抗は、スイッチが開
か閉かにかかわらず、プルアップ抵抗器の抵抗に直列に
加わる。この場合には、マルチプレクサへの電圧入力が
0VDC又は＋5VDCと異なる値になる。本発明の好ましい実
施例によれば、比較器の基準電圧は、電圧の範囲として
「デッドバンド」即ちウィンドウを生成するように選択
される。不完全なスイッチは、或る範囲の間の有限のイ
ンピーダンスを持つものと推定される。プルアップ抵抗
器を通る電流を望ましい量にすると、結局このインピー
ダンスがプルアップ抵抗器の値を決定する。スイッチが
或る範囲で不完全である場合は、マルチプレクサへの電
圧入力がこの「真ヒステリシス」ウィンドウ即ちデッド
バンド範囲の間に入る。この場合、両比較器の出力が論
理高になる筈である。これは、２つの比較器の可能な４
つの出力状態の組合せのうちの第３番目である。第４番
目の組合せである両出力が論理低の場合は比較器の故障
によってのみ起きるものであり、スイッチの状態によっ
て起きることはない。
図面の簡単な説明 図面は１つであり、本発明による、複数の二位置スイ
ッチとのインタフェースのための回路の図である。
ッチとのインタフェースのための回路の図である。
好ましい実施例の詳細な説明 図面を参照すると、複数の個別の二位置スイッチとの
インタフェースのための電子回路の好ましい実施例が示
され、全体として参照番号100で示されている。
インタフェースのための電子回路の好ましい実施例が示
され、全体として参照番号100で示されている。
各スイッチ104、108が２つの端子112、116、120、124を
有する。第１端子116、124は電気的接地128（即ち0VD
C）に接続され、第２端子112、120はプルアップ抵抗器1
32、136を通して正電圧源140（即ち＋5VDC）に接続され
る。スイッチ104、108は、２つのスイッチ端子112−124
をそれぞれ接続又は開放してスイッチ104、108を閉じ又
は開くアーム144、148を具える。プルアップ抵抗器13
2、136に接続されたスイッチ端子112、120はスイッチ10
4、108の出力状態即ちモードを表し、マルチプレクサ16
0の入力152、156に接続される。マルチプレクサ160は、
複数の入力の中から１つの入力を選択してその１つの出
力線164に送る。この出力線164は、比較器として機能す
る第１演算増幅器172の反転入力168に接続される。マル
チプレクサの出力線164は、更に比較器として機能する
第２演算増幅器180の非反転入力176に接続される。３つ
の抵抗器R1−R3 188−196からなる電圧分配器ネットワ
ーク184は、正電圧源140（即ち＋5VDC）と接地128（即
ち0VDC）との間に直列に接続されている。第１及び第２
抵抗器188、192間のノード200は、第１比較器172の非反
転入力204に接続される。第２及び第３抵抗器192、196
間のノード208は、第２比較器180の反転入力212に接続
される。各比較器172、180は、その比較器172、180の非
反転入力204、176上の電圧がその比較器172、180の反転
入力168、212の電圧より高いか又は低いかを表示する出
力線216、220を有する。総合すれば、２つの比較器出力
216、220は、スイッチ104、108が開か閉か又は不完全か
を表示する。
有する。第１端子116、124は電気的接地128（即ち0VD
C）に接続され、第２端子112、120はプルアップ抵抗器1
32、136を通して正電圧源140（即ち＋5VDC）に接続され
る。スイッチ104、108は、２つのスイッチ端子112−124
をそれぞれ接続又は開放してスイッチ104、108を閉じ又
は開くアーム144、148を具える。プルアップ抵抗器13
2、136に接続されたスイッチ端子112、120はスイッチ10
4、108の出力状態即ちモードを表し、マルチプレクサ16
0の入力152、156に接続される。マルチプレクサ160は、
複数の入力の中から１つの入力を選択してその１つの出
力線164に送る。この出力線164は、比較器として機能す
る第１演算増幅器172の反転入力168に接続される。マル
チプレクサの出力線164は、更に比較器として機能する
第２演算増幅器180の非反転入力176に接続される。３つ
の抵抗器R1−R3 188−196からなる電圧分配器ネットワ
ーク184は、正電圧源140（即ち＋5VDC）と接地128（即
ち0VDC）との間に直列に接続されている。第１及び第２
抵抗器188、192間のノード200は、第１比較器172の非反
転入力204に接続される。第２及び第３抵抗器192、196
間のノード208は、第２比較器180の反転入力212に接続
される。各比較器172、180は、その比較器172、180の非
反転入力204、176上の電圧がその比較器172、180の反転
入力168、212の電圧より高いか又は低いかを表示する出
力線216、220を有する。総合すれば、２つの比較器出力
216、220は、スイッチ104、108が開か閉か又は不完全か
を表示する。
図面を詳細に参照すると、一対のスイッチSW1 104及
びSW2 108が示されている。第１スイッチSW1 104は開位
置にあり、一端第２スイッチSW2 108は閉位置にある。
開の場合、スイッチ104は理論的に２つの端子112、116
間に無限大の抵抗又はインピーダンスを持つ。しかしな
がら、実際には、スイッチ製造者は一般的に開状態のイ
ンピーダンスを100kオーム又はそれ以上と規定してい
る。他方、閉状態のスイッチ108は、理論的にはその端
子120、124間に零の抵抗又はインピーダンス（即ち「短
絡」回路）を持つ。しかしながら、実際には、スイッチ
製造者は一般的に閉じたスイッチのインピーダンスを50
オーム又はそれ以下と規定している。２つのスイッチ10
4、108のそれぞれは、その端子112、120の１つと正電圧
源140（即ち＋5VDC）との間に接続された対応するプル
アップ抵抗器R4 132及びR5 136を有する。他のスイッチ
端子116、124は接地128（即ち0VDC）に接続される。
びSW2 108が示されている。第１スイッチSW1 104は開位
置にあり、一端第２スイッチSW2 108は閉位置にある。
開の場合、スイッチ104は理論的に２つの端子112、116
間に無限大の抵抗又はインピーダンスを持つ。しかしな
がら、実際には、スイッチ製造者は一般的に開状態のイ
ンピーダンスを100kオーム又はそれ以上と規定してい
る。他方、閉状態のスイッチ108は、理論的にはその端
子120、124間に零の抵抗又はインピーダンス（即ち「短
絡」回路）を持つ。しかしながら、実際には、スイッチ
製造者は一般的に閉じたスイッチのインピーダンスを50
オーム又はそれ以下と規定している。２つのスイッチ10
4、108のそれぞれは、その端子112、120の１つと正電圧
源140（即ち＋5VDC）との間に接続された対応するプル
アップ抵抗器R4 132及びR5 136を有する。他のスイッチ
端子116、124は接地128（即ち0VDC）に接続される。
スイッチ104が開の場合、プルアップ抵抗器R4 132を
通る電流は流れない。従ってプルアップ抵抗器132の両
端で電圧は降下しない。電圧源140の全体値（即ち＋5VD
C）がこの上部スイッチ端子112に現れ、更に信号線152
によりマルチプレクサ160に入力される。これに対し、
スイッチ108が閉の場合、プルアップ抵抗器R5 136を通
って電流が流れる。＋5VDC正電圧源140の全てがこのプ
ルアップ抵抗器136の両端で降下する。従って、この上
部スイッチ端子120に0VDCが現れ、更に信号線156によマ
ルチプレクサ160に印加される。
通る電流は流れない。従ってプルアップ抵抗器132の両
端で電圧は降下しない。電圧源140の全体値（即ち＋5VD
C）がこの上部スイッチ端子112に現れ、更に信号線152
によりマルチプレクサ160に入力される。これに対し、
スイッチ108が閉の場合、プルアップ抵抗器R5 136を通
って電流が流れる。＋5VDC正電圧源140の全てがこのプ
ルアップ抵抗器136の両端で降下する。従って、この上
部スイッチ端子120に0VDCが現れ、更に信号線156によマ
ルチプレクサ160に印加される。
スイッチ端子112−124が汚染されたり、汚れたり、腐
食されたりしたためにスイッチ104、108が不完全である
場合には、スイッチ104、108が開か閉かにかかわらず、
スイッチ端子112−124の両端に有限値の抵抗又はインピ
ーダンスが存在する筈である。本発明の回路100は、或
る範囲についてスイッチのこの不完全状態を検出するた
めに動作することができる。
食されたりしたためにスイッチ104、108が不完全である
場合には、スイッチ104、108が開か閉かにかかわらず、
スイッチ端子112−124の両端に有限値の抵抗又はインピ
ーダンスが存在する筈である。本発明の回路100は、或
る範囲についてスイッチのこの不完全状態を検出するた
めに動作することができる。
マルチプレクサ160はその入力の１つを選択し、その
入力信号を１つのマルチプレクサ出力線164に送る。マ
ルチプレクサは、マイクロプロセッサ（図示されていな
い）に接続されていると考えられるマルチプレクサ選択
線224に基づいてその入力の中から選択する。例えば、
マルチプレクサ160が８個の入力を持つ場合は、３つの
マルチプレクサ選択線224（即ち23＝８）が必要であ
る。
入力信号を１つのマルチプレクサ出力線164に送る。マ
ルチプレクサは、マイクロプロセッサ（図示されていな
い）に接続されていると考えられるマルチプレクサ選択
線224に基づいてその入力の中から選択する。例えば、
マルチプレクサ160が８個の入力を持つ場合は、３つの
マルチプレクサ選択線224（即ち23＝８）が必要であ
る。
１つのマルチプレクサ出力線164は、比較器として構
成された第１演算増幅器172の反転入力168に接続され
る。マルチプレクサ出力線164は、更に、比較器として
構成された第２演算増幅器180の非反転入力176に接続さ
れる。演算増幅器172、180はNational Semiconductor社
によって提供されるモデルLF147であってもよい。３つ
の抵抗器、R1 188、R2 192及びR3 196が直列に接続され
た電圧分配器ネットワーク184が更に具えられる。第１
抵抗器R1 188は正電圧源140（即ち＋5VDC）と第１比較
器172の非反転入力204との間に接続され、更に第２抵抗
器R2 192の一端に接続される。この第２抵抗器192の他
端は、第３抵抗器R3 196の一端に接続され、更に第２比
較器180の反転入力212に接続される。この第３抵抗器R3
196の他端は電気的接地128（即ち0VDC）に接続され
る。本発明の好ましい、但し例示的な実施例において
は、抵抗分配器ネットワーク184の３つの抵抗器、R1 18
8、R2 192及びR3 196のための値は、第１比較器172の非
反転入力204へのノード200に＋3.5VDCが印加され、一
方、第２比較器180の反転入力212へのノード208に＋2.5
VDCが印加されるように選択される。後に詳細に説明す
るように、この＋2.5VDCと＋3.5VDCとの間の電圧範囲が
本発明の回路100の真ヒステリシスウィンドウ即ち「デ
ッドバンド」範囲になる。更に、＋3.5VDC及び＋2.5VDC
の電圧は、２つの比較器172、180の基準電圧即ち「トリ
ップ」点といわれる。
成された第１演算増幅器172の反転入力168に接続され
る。マルチプレクサ出力線164は、更に、比較器として
構成された第２演算増幅器180の非反転入力176に接続さ
れる。演算増幅器172、180はNational Semiconductor社
によって提供されるモデルLF147であってもよい。３つ
の抵抗器、R1 188、R2 192及びR3 196が直列に接続され
た電圧分配器ネットワーク184が更に具えられる。第１
抵抗器R1 188は正電圧源140（即ち＋5VDC）と第１比較
器172の非反転入力204との間に接続され、更に第２抵抗
器R2 192の一端に接続される。この第２抵抗器192の他
端は、第３抵抗器R3 196の一端に接続され、更に第２比
較器180の反転入力212に接続される。この第３抵抗器R3
196の他端は電気的接地128（即ち0VDC）に接続され
る。本発明の好ましい、但し例示的な実施例において
は、抵抗分配器ネットワーク184の３つの抵抗器、R1 18
8、R2 192及びR3 196のための値は、第１比較器172の非
反転入力204へのノード200に＋3.5VDCが印加され、一
方、第２比較器180の反転入力212へのノード208に＋2.5
VDCが印加されるように選択される。後に詳細に説明す
るように、この＋2.5VDCと＋3.5VDCとの間の電圧範囲が
本発明の回路100の真ヒステリシスウィンドウ即ち「デ
ッドバンド」範囲になる。更に、＋3.5VDC及び＋2.5VDC
の電圧は、２つの比較器172、180の基準電圧即ち「トリ
ップ」点といわれる。
動作状態においては、マルチプレクサ160が開状態の
スイッチ（例えば、SW1 104）を選択し、スイッチ104の
上部端子112の電圧レベルをマルチプレクサ出力線164を
通して比較器入力168、176に送ることによってその状態
を「読取る」場合、開のスイッチ104は前述のように、
前記比較器入力168、176に＋5VDCを供給する。この電圧
値は第１比較器172の基準電圧値より高いので、線216上
の第１比較器172の出力は論理低になる。これに対し、
このスイッチ104の電圧値は第２比較器180の基準即ちト
リップ点より高いので、線220上の第２比較器180の出力
は論理高になる。総合すれば、線216、220上のこれらの
２つの比較器出力は、スイッチの開状態を表示する。図
示していないが、比較器出力216、220は、マイクロプロ
セッサのような次の信号処理回路に接続され、ここで各
スイッチ104、108の状態が解釈される。
スイッチ（例えば、SW1 104）を選択し、スイッチ104の
上部端子112の電圧レベルをマルチプレクサ出力線164を
通して比較器入力168、176に送ることによってその状態
を「読取る」場合、開のスイッチ104は前述のように、
前記比較器入力168、176に＋5VDCを供給する。この電圧
値は第１比較器172の基準電圧値より高いので、線216上
の第１比較器172の出力は論理低になる。これに対し、
このスイッチ104の電圧値は第２比較器180の基準即ちト
リップ点より高いので、線220上の第２比較器180の出力
は論理高になる。総合すれば、線216、220上のこれらの
２つの比較器出力は、スイッチの開状態を表示する。図
示していないが、比較器出力216、220は、マイクロプロ
セッサのような次の信号処理回路に接続され、ここで各
スイッチ104、108の状態が解釈される。
一方、マルチプレクサ160が閉状態のスイッチ（例え
ばSW2 108）を選択し、線156上にあるその上部端子120
の電圧レベルをマルチプレクサ出力線164に送ると、前
記の比較器入力168、176に0VDCが送られる。第１比較器
172の反転入力168上のこの入力電圧は非反転入力204上
の基準電圧即ちトリップ点より低いので、第１比較器17
2の出力は論理高である。これに対し、第２比較器180の
非反転入力176上の入力電圧は第２比較器180の反転入力
212上の基準電圧即ちトリップ点より低いので、線220上
の第２比較器180の出力は論理低である。前述の開スイ
ッチ104に対応する比較器の出力216、220と比較する
と、開スイッチ104に対応する比較器の出力216、220は
逆の状態即ち逆の論理レベルになっている。
ばSW2 108）を選択し、線156上にあるその上部端子120
の電圧レベルをマルチプレクサ出力線164に送ると、前
記の比較器入力168、176に0VDCが送られる。第１比較器
172の反転入力168上のこの入力電圧は非反転入力204上
の基準電圧即ちトリップ点より低いので、第１比較器17
2の出力は論理高である。これに対し、第２比較器180の
非反転入力176上の入力電圧は第２比較器180の反転入力
212上の基準電圧即ちトリップ点より低いので、線220上
の第２比較器180の出力は論理低である。前述の開スイ
ッチ104に対応する比較器の出力216、220と比較する
と、開スイッチ104に対応する比較器の出力216、220は
逆の状態即ち逆の論理レベルになっている。
何らかの理由により、いずれかのスイッチ104、108が
汚染され即ち不完全になった場合は、プルアップ抵抗器
132、136の抵抗に直列に、スイッチ端子112−124の両端
に或る有限の量の抵抗又はインピーダンスが現れる筈で
ある。この有限のスイッチインピーダンスは、スイッチ
104、108が開の場合又は閉の場合、又は両者の場合に起
きることがある。スイッチ端子112−124の両端の有限の
インピーダンスの実際の値によっては、このような不完
全な状態は一般的に予測できないものである。
汚染され即ち不完全になった場合は、プルアップ抵抗器
132、136の抵抗に直列に、スイッチ端子112−124の両端
に或る有限の量の抵抗又はインピーダンスが現れる筈で
ある。この有限のスイッチインピーダンスは、スイッチ
104、108が開の場合又は閉の場合、又は両者の場合に起
きることがある。スイッチ端子112−124の両端の有限の
インピーダンスの実際の値によっては、このような不完
全な状態は一般的に予測できないものである。
スイッチ104、108の上部端子112、120の電圧が、比較
器入力204、212に印加される２つの基準電圧のウィンド
ウの間に入る値である時に、本発明の回路100は不完全
なスイッチを表示する。ここで説明されている本発明の
例示的実施例においては、不完全スイッチ電圧は＋2.5V
DCと＋3.5VDCとの間である。この「デッドバンド」範囲
の中に入る電圧を表すために必要な不完全スイッチのス
イッチ抵抗は、直接プルアップ抵抗器132、136の抵抗値
に依存し、更にスイッチが閉の時にスイッチ端子112−1
24を通る筈の電流の量に依存する。例えば、スイッチを
通って流れる電流が比較的少ない量の電流（例えば１ミ
リアンペア未満）であると設計されている場合は、プル
アップ抵抗器132、136の抵抗値としては比較的高い値
（例えば約10kオーム）が必要である。他方、スイッチ
が大きい電流（例えば25ミリアンペア以上）を許容する
場合は、プルアップ抵抗器132、136の抵抗値としてもっ
と低い値が用いられる。プルアップ抵抗器の抵抗値を選
択する時には、製造者によって供給されるスイッチの仕
様を参照すべきである。
器入力204、212に印加される２つの基準電圧のウィンド
ウの間に入る値である時に、本発明の回路100は不完全
なスイッチを表示する。ここで説明されている本発明の
例示的実施例においては、不完全スイッチ電圧は＋2.5V
DCと＋3.5VDCとの間である。この「デッドバンド」範囲
の中に入る電圧を表すために必要な不完全スイッチのス
イッチ抵抗は、直接プルアップ抵抗器132、136の抵抗値
に依存し、更にスイッチが閉の時にスイッチ端子112−1
24を通る筈の電流の量に依存する。例えば、スイッチを
通って流れる電流が比較的少ない量の電流（例えば１ミ
リアンペア未満）であると設計されている場合は、プル
アップ抵抗器132、136の抵抗値としては比較的高い値
（例えば約10kオーム）が必要である。他方、スイッチ
が大きい電流（例えば25ミリアンペア以上）を許容する
場合は、プルアップ抵抗器132、136の抵抗値としてもっ
と低い値が用いられる。プルアップ抵抗器の抵抗値を選
択する時には、製造者によって供給されるスイッチの仕
様を参照すべきである。
「デッドバンド」範囲の中に入る電圧が存在するため
に必要であるスイッチ抵抗Rsは次式によって表すことが
できる。
に必要であるスイッチ抵抗Rsは次式によって表すことが
できる。
Rs＝（Vref＊Rp）／（Vp−Vref） （式１） 例えば前述のように基準電圧Vrefが＋2.5VDC及び＋3.
5VDC、プルアップ電圧Vpが5VDCであり、100オームのプ
ルアップ抵抗Rpが用いられる場合は、不完全スイッチの
「デッドバンド」抵抗範囲は、＋2.5VDCの低い基準電圧
については100オームであり、＋3.5VDCの高い基準電圧
については233オームである。
5VDC、プルアップ電圧Vpが5VDCであり、100オームのプ
ルアップ抵抗Rpが用いられる場合は、不完全スイッチの
「デッドバンド」抵抗範囲は、＋2.5VDCの低い基準電圧
については100オームであり、＋3.5VDCの高い基準電圧
については233オームである。
100オームと233オームとの間では、どのような有限の
スイッチ抵抗も不完全スイッチと解釈される。勿論、不
完全スイッチがこの100−233オームの範囲の外側の抵抗
値を示すこともあり得る。しかし、そのスイッチは、本
発明のこの例示的実施例においては不完全であると解釈
されない。
スイッチ抵抗も不完全スイッチと解釈される。勿論、不
完全スイッチがこの100−233オームの範囲の外側の抵抗
値を示すこともあり得る。しかし、そのスイッチは、本
発明のこの例示的実施例においては不完全であると解釈
されない。
他方、２つの基準電圧の間に入るべき電圧を示すこと
を必要とする「デッドバンド」スイッチ抵抗値をもっと
広い範囲にする場合は、プルアップ抵抗器132、136にも
っと高い抵抗値を用いればよい。代替として、比較器17
2、180に印加される基準即ちトリップ点電圧をもっと広
い範囲にしてもよい。これらの基準電圧は、抵抗器分配
器ネットワーク184中の抵抗器188−196の適当な選択に
よって選定することができる。
を必要とする「デッドバンド」スイッチ抵抗値をもっと
広い範囲にする場合は、プルアップ抵抗器132、136にも
っと高い抵抗値を用いればよい。代替として、比較器17
2、180に印加される基準即ちトリップ点電圧をもっと広
い範囲にしてもよい。これらの基準電圧は、抵抗器分配
器ネットワーク184中の抵抗器188−196の適当な選択に
よって選定することができる。
いずれにしても、スイッチ104、108が不完全で「デッ
ドバンド」抵抗範囲の中に入る有限の抵抗値を示す場合
は、スイッチ104、108の上部端子112、120上に現れる電
圧が、線216上の第１比較器172の出力が論理高になり、
線220上の第２比較器180の出力も同様に論理高になるよ
うな値になる筈である。このように、両比較器出力21
6、220が論理高である場合はスイッチ104、108が不完全
な状態であると判断されるべきである。この状態が存在
する場合は、比較器の出力状態をデコードする回路が、
スイッチの最後に知った良好な状態を保存してスイッチ
が不完全であることのフラグを立てる。
ドバンド」抵抗範囲の中に入る有限の抵抗値を示す場合
は、スイッチ104、108の上部端子112、120上に現れる電
圧が、線216上の第１比較器172の出力が論理高になり、
線220上の第２比較器180の出力も同様に論理高になるよ
うな値になる筈である。このように、両比較器出力21
6、220が論理高である場合はスイッチ104、108が不完全
な状態であると判断されるべきである。この状態が存在
する場合は、比較器の出力状態をデコードする回路が、
スイッチの最後に知った良好な状態を保存してスイッチ
が不完全であることのフラグを立てる。
最後に、両比較器出力216、220が論理低の場合におい
ては、同様にスイッチ104、108に欠陥があると考えるこ
ともできる。しかしながら、この状態は、本発明のイン
タフェース回路100の欠陥によってのみ起きるものであ
り、前述のスイッチ104、108の別の３つの状態のいずれ
かによるものではない。
ては、同様にスイッチ104、108に欠陥があると考えるこ
ともできる。しかしながら、この状態は、本発明のイン
タフェース回路100の欠陥によってのみ起きるものであ
り、前述のスイッチ104、108の別の３つの状態のいずれ
かによるものではない。
図面には更に、本発明の回路100のテストを行うこと
ができる「ビルトインテスト」方法として機能する線22
8上のテスト信号が示されている。テスト信号228は、開
スイッチ、閉スイッチ又は不完全スイッチをシミュレー
トするために３つの異なる電圧レベルを設定することが
できる。
ができる「ビルトインテスト」方法として機能する線22
8上のテスト信号が示されている。テスト信号228は、開
スイッチ、閉スイッチ又は不完全スイッチをシミュレー
トするために３つの異なる電圧レベルを設定することが
できる。
本発明は、不完全なスイッチは、スイッチ位置が開位
置及び閉位置にあるスイッチが示す２つの境界抵抗値の
間に入る、或る有限の抵抗値を示すであろうとの事実に
基づくものである。更に、一対の比較器172、180を用い
ることにより、本発明の回路100は前述の従来技術にお
けるような「メモリー」を含まない。従って、回路100
は、別のスイッチの以前の読取りに依存してバイアスさ
れることはない（即ち、比較器に印加される基準電圧を
持たない）。これは、本発明の二重比較器装置により、
多数のスイッチ104、108が並列走査で直列の個別のスイ
ッチインタフェースに読取られる時に有効である。
置及び閉位置にあるスイッチが示す２つの境界抵抗値の
間に入る、或る有限の抵抗値を示すであろうとの事実に
基づくものである。更に、一対の比較器172、180を用い
ることにより、本発明の回路100は前述の従来技術にお
けるような「メモリー」を含まない。従って、回路100
は、別のスイッチの以前の読取りに依存してバイアスさ
れることはない（即ち、比較器に印加される基準電圧を
持たない）。これは、本発明の二重比較器装置により、
多数のスイッチ104、108が並列走査で直列の個別のスイ
ッチインタフェースに読取られる時に有効である。
本発明は、比較器回路に対して同時に多重化される複
数のスイッチ104、108を読取ることができるものとして
説明した。即ち、回路100は走査型並列−直列インタフ
ェースを含む。しかしながら、本発明の最も広い範囲に
おいては、本発明の比較器回路に直接選択されるただ１
つのスイッチを意図するものと理解されるべきである。
換言すれば、本発明の最も広い範囲はマルチプレクサ16
0を必要としない。更に、本発明について、スイッチと
プルアップ抵抗器の直列結合の両端に＋5VDCと0VDCとの
電圧を用いるとして説明した。しかしながら、この電圧
は純粋に例示である。本発明においては、プルアップ抵
抗器132、136に両端に電圧降下を（従ってそれを通る電
流を）生じさせるような異なる電圧が供給されればよ
い。
数のスイッチ104、108を読取ることができるものとして
説明した。即ち、回路100は走査型並列−直列インタフ
ェースを含む。しかしながら、本発明の最も広い範囲に
おいては、本発明の比較器回路に直接選択されるただ１
つのスイッチを意図するものと理解されるべきである。
換言すれば、本発明の最も広い範囲はマルチプレクサ16
0を必要としない。更に、本発明について、スイッチと
プルアップ抵抗器の直列結合の両端に＋5VDCと0VDCとの
電圧を用いるとして説明した。しかしながら、この電圧
は純粋に例示である。本発明においては、プルアップ抵
抗器132、136に両端に電圧降下を（従ってそれを通る電
流を）生じさせるような異なる電圧が供給されればよ
い。
更に、本発明は、演算増幅器からなる比較器172、180
を用いるものとして説明した。しかしながら、これは全
く例示である。比較器172、180は、ここでの教示に鑑み
て通常の技術に含まれる、例えばトランジスタのような
他の電子部品の装置で構成することができる。更にま
た、それぞれの比較器入力204、212に印加される基準電
圧は、抵抗分配器ネットワーク184によって供給される
ものとして説明した。しかしながら、このネットワーク
184は純粋に例示である。本発明の最も広い範囲から逸
脱することなく、比較器基入力に基準電圧を供給する他
の方法を用いることができる。
を用いるものとして説明した。しかしながら、これは全
く例示である。比較器172、180は、ここでの教示に鑑み
て通常の技術に含まれる、例えばトランジスタのような
他の電子部品の装置で構成することができる。更にま
た、それぞれの比較器入力204、212に印加される基準電
圧は、抵抗分配器ネットワーク184によって供給される
ものとして説明した。しかしながら、このネットワーク
184は純粋に例示である。本発明の最も広い範囲から逸
脱することなく、比較器基入力に基準電圧を供給する他
の方法を用いることができる。
当業者にとっては本発明の精神から逸脱することなく
構成の自明な変更を行うことが可能であることが理解さ
れるべきである。従って、本発明の範囲を定めるために
は、前記の明細書ではなく、先ず請求の範囲が参照され
るべきである。
構成の自明な変更を行うことが可能であることが理解さ
れるべきである。従って、本発明の範囲を定めるために
は、前記の明細書ではなく、先ず請求の範囲が参照され
るべきである。
本発明の請求の範囲は以下の通りである。
フロントページの続き (72)発明者 リレストレン エリック シー アメリカ合衆国 コロラド州80909 コ ロラド スプリングス キングスリー ドライヴ 1210 (56)参考文献 特開 平５−232176（ＪＰ，Ａ) 特開 平７−134156（ＪＰ，Ａ) 特開 平６−302242（ＪＰ，Ａ) 特開 昭56−86417（ＪＰ，Ａ) 特開 昭50−46374（ＪＰ，Ａ) 実開 昭55−56（ＪＰ，Ｕ) 実開 昭52−163748（ＪＰ，Ｕ) 特表 昭57−501976（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01H 9/54 G01R 31/00 - 31/02
Claims (19)
- 【請求項１】スイッチの２端子間に物理的接触がなく、
それにより２端子間の開回路及びスイッチの無限大イン
ピーダンスを定義付ける開位置と、２端子間が相互に短
絡され、それにより２端子間の閉回路及び零インピーダ
ンスを定義付ける閉位置との間で動作する、少なくとも
１つの二位置スイッチに対してインタフェースを有し、
スイッチが開位置及び閉位置にある時はこれを表示する
ように動作する装置であり、 a.一端が予め定められた第１電圧値に接続され且つ他端
がスイッチの第１端子に接続された抵抗器を具え、スイ
ッチの第２端子が予め定められた第１電圧値と異なる予
め定められた第２電圧値に接続されるように動作し、及
び b.スイッチの第１端子と接続され、スイッチが予め定め
られた低いインピーダンス値より小さいインピーダンス
値を持つ時を決定することによってスイッチが閉じてい
る時を決定し、スイッチが予め定められた高いインピー
ダンス値より大きいインピーダンス値を持つ時を決定す
ることによってスイッチが開いている時を決定する手段 を具える装置であって、 更に、スイッチが予め定められた高いインピーダンス値
と予め定められた低いインピーダンス値との間のインピ
ーダンス値を持つ時を決定することによって、スイッチ
が予め定められたインピーダンス範囲の有限のインピー
ダンス値を持つ不完全な状態を表示するように動作する
装置。 - 【請求項２】請求項１に記載の装置において、決定する
手段が、スイッチの第１端子上の電圧を１又は複数の予
め定められた電圧と比較し、スイッチが開いている時、
閉じている時又は不完全な時を決定する装置。 - 【請求項３】請求項１に記載の装置において、決定する
手段が、スイッチの第１端子上の対応する電圧を予め定
められた第１電圧と比較することによって、スイッチが
予め定められた低いインピーダンス値より小さいインピ
ーダンス値を持つ時を決定することにより、スイッチが
閉じている時を決定する手段を含む装置。 - 【請求項４】請求項３に記載の装置において、決定する
手段が、スイッチの第１端子上の対応する電圧を予め定
められた第２電圧と比較することによって、スイッチが
予め定められた高いインピーダンス値より大きいインピ
ーダンス値を持つ時を決定することにより、スイッチが
開いている時を決定する手段を含む装置。 - 【請求項５】請求項４に記載の装置において、決定する
手段が、スイッチの第１端子上の対応する電圧が予め定
められた第１電圧と予め定められた第２電圧との間にあ
る時を決定することによって、スイッチが予め定められ
た高いインピーダンス値と予め定められた低いインピー
ダンス値との間のインピーダンス値を持つ時を決定する
ことにより、スイッチが不完全な時を決定する手段を含
む装置。 - 【請求項６】請求項１に記載の装置において、決定する
手段が、第１及び第２比較器手段を具え、第１比較器
が、スイッチのインピーダンス値を表すスイッチの第１
端子上の対応する電圧を予め定められた第１電圧値と比
較する手段を含み、第２比較器がスイッチの第２端子上
の対応する電圧を予め定められた第２電圧値と比較する
手段を含む装置。 - 【請求項７】請求項６に記載の装置において、第１及び
第２比較器手段の両者が、スイッチの第１端子上の電圧
が予め定められた第１及び第２電圧値双方より小さい時
にスイッチが閉じている時を表示し、スイッチの第１端
子上の電圧が予め定められた第１及び第２電圧値双方よ
り大きい時にスイッチが開いている時を表示し、及び、
スイッチの第１端子上の電圧が予め定められた第１電圧
値と第２電圧値との間にある時にスイッチが不完全であ
る時を表示する手段を具える装置。 - 【請求項８】請求項７に記載の装置において、予め定め
られた第１電圧値が予め定められた第２電圧値と異なる
装置。 - 【請求項９】請求項７に記載の装置において、予め定め
られた第１電圧値が予め定められた第２電圧値より大き
い装置。 - 【請求項１０】請求項１に記載の装置において、更に、
複数の入力及び少なくとも１つの出力を持つマルチプレ
クサを具え、複数の二位置スイッチが対応するマルチプ
レクサの複数の入力に接続するように動作し、マルチプ
レクサがマルチプレクサ出力に接続されるべき１つのマ
ルチプレクサ入力を選択するように動作する装置。 - 【請求項１１】請求項10に記載の装置において、更に、
マルチプレクサ入力の１つに接続することができるテス
ト信号を具え、このテスト信号が、１つのスイッチの閉
位置、１つのスイッチの開位置、又は、１つのスイッチ
の不完全状態を表示するように動作する装置。 - 【請求項１２】各スイッチが少なくとも２つの位置の間
を動作することができ、第１位置がスイッチの閉位置で
あり、第２位置がスイッチの開位置である、１又は複数
のスイッチと接続し、 a.予め定められた第１電圧がスイッチのインピーダンス
値の上限に対応しており、スイッチが開か又は閉かを決
定するために、スイッチのインピーダンスを予め定めら
れた第１電圧と比較する第１比較手段、及び b.予め定められた第２電圧がスイッチのインピーダンス
値の下限に対応しており、スイッチが開か又は閉かを決
定するために、スイッチのインピーダンスを予め定めら
れた第２電圧と比較する第２比較手段 を具える回路であって、 第１比較器手段及び第２比較器手段の両者が、スイッチ
のインピーダンスに対応する電圧が予め定められた第１
電圧と第２電圧との間である時に、スイッチが不完全で
ある時と決定する手段を含む回路。 - 【請求項１３】請求項12に記載の回路において、第１比
較器手段及び第２比較器手段の両者が、スイッチのイン
ピーダンスが予め定められた第１及び第２の電圧より小
さい時にスイッチが閉じていると決定する手段を具える
回路。 - 【請求項１４】請求項12に記載の回路において、第１比
較器手段及び第２比較器手段の両者が、スイッチのイン
ピーダンスが予め定められた第１及び第２の電圧より大
きい時にスイッチが開いていると決定する手段を具える
回路。 - 【請求項１５】請求項12に記載の回路において、更に、
スイッチのインピーダンス値を対応するスイッチ電圧値
に変換する手段を具える回路。 - 【請求項１６】請求項15に記載の回路において、変換す
る手段が、スイッチの１つの端子と或る電圧値との間を
接続する抵抗器を具える回路。 - 【請求項１７】請求項15に記載の回路において、第１比
較器手段が、スイッチ電圧値を予め定められた第１電圧
と比較することによってスイッチが開か閉か又は不完全
かを決定し、第２比較器手段がスイッチ電圧値を予め定
められた第２電圧と比較することによってスイッチが開
か閉か又は不完全かを決定する回路。 - 【請求項１８】請求項12に記載の回路において、更に、
複数の入力及び少なくとも１つの出力を持つマルチプレ
クサを具え、複数のスイッチが対応するマルチプレクサ
の複数の入力に接続するように動作し、マルチプレクサ
がマルチプレクサ出力に接続されるべき１つのマルチプ
レクサ入力を選択するように動作する回路。 - 【請求項１９】請求項18に記載の回路において、更に、
マルチプレクサ入力の１つに接続することができるテス
ト信号を具え、このテスト信号が、スイッチの閉位置、
スイッチの開位置、又は、スイッチの不完全状態をシミ
ュレートするように動作する回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/355,482 US5488323A (en) | 1994-12-14 | 1994-12-14 | True hysteresis window comparator for use in monitoring changes in switch resistance |
| US08/355,482 | 1994-12-14 | ||
| US355,482 | 1994-12-14 | ||
| PCT/US1995/014584 WO1996019005A1 (en) | 1994-12-14 | 1995-11-09 | True hysteresis window comparator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10506750A JPH10506750A (ja) | 1998-06-30 |
| JP2948323B2 true JP2948323B2 (ja) | 1999-09-13 |
Family
ID=23397578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51881696A Expired - Fee Related JP2948323B2 (ja) | 1994-12-14 | 1995-11-09 | 真ヒステリシスウィンドウ比較器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5488323A (ja) |
| EP (1) | EP0797833B1 (ja) |
| JP (1) | JP2948323B2 (ja) |
| DE (1) | DE69505274T2 (ja) |
| WO (1) | WO1996019005A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3207745B2 (ja) * | 1995-03-31 | 2001-09-10 | 東芝マイクロエレクトロニクス株式会社 | コンパレータ回路 |
| US6469547B1 (en) * | 1998-12-10 | 2002-10-22 | Level One Communications, Inc. | Offset window detector |
| US6744826B2 (en) * | 1999-03-03 | 2004-06-01 | Intel Corporation | AGC window detector |
| FR2792766B1 (fr) * | 1999-04-20 | 2001-06-29 | Crouzet Automatismes | Dispositif de detection pour commutation de charges electriques |
| DE69922961T2 (de) * | 1999-10-15 | 2005-12-22 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren und Schaltung zur Detektion einer anormalen Off-Set-Spannung |
| US6687142B2 (en) * | 2001-12-17 | 2004-02-03 | Coolit Systems Inc. | AC to DC inverter for use with AC synchronous motors |
| US7242223B1 (en) * | 2003-03-10 | 2007-07-10 | National Semiconductor Corporation | Clock frequency monitor |
| DE10314261B4 (de) * | 2003-03-29 | 2007-01-11 | Aufzugswerke M. Schmitt & Sohn Gmbh & Co. | Brückenschaltung zur Abfrage eines Schalters |
| DE10343346B4 (de) * | 2003-09-12 | 2011-01-27 | Qimonda Ag | Verfahren zum Prüfen einer elektrischen Schaltung und Einrichtung zur Durchführung des Verfahrens |
| US8203445B2 (en) | 2006-03-28 | 2012-06-19 | Wireless Environment, Llc | Wireless lighting |
| US8519566B2 (en) | 2006-03-28 | 2013-08-27 | Wireless Environment, Llc | Remote switch sensing in lighting devices |
| US8669716B2 (en) | 2007-08-30 | 2014-03-11 | Wireless Environment, Llc | Wireless light bulb |
| US8033686B2 (en) | 2006-03-28 | 2011-10-11 | Wireless Environment, Llc | Wireless lighting devices and applications |
| FR2899373B1 (fr) * | 2006-04-04 | 2013-03-15 | Airbus France | Dispositif de detection d'etat d'un interrupteur |
| FR2924227B1 (fr) * | 2007-11-26 | 2009-12-11 | Schneider Electric Ind Sas | Procede de verification d'un module de sorties numeriques d'un automate programmable et module mettant en oeuvre ce procede |
| US7977936B2 (en) * | 2008-10-16 | 2011-07-12 | Hamilton Sundstrand Corporation | Resolver interface and signal conditioner |
| US8278932B2 (en) * | 2009-11-18 | 2012-10-02 | Freescale Semiconductor, Inc. | Method and detector for determining a state of a switch |
| DE102010026919A1 (de) * | 2010-07-13 | 2012-01-19 | Leopold Kostal Gmbh & Co. Kg | Verfahren zur Erfassung einer Schaltstellung einer Schalteinrichtung |
| TWI460620B (zh) * | 2011-08-24 | 2014-11-11 | Pixart Imaging Inc | 人機介面裝置 |
| US10677846B2 (en) * | 2015-06-04 | 2020-06-09 | Hydra-Electric Company | Electronic switch |
| US10365304B2 (en) | 2017-10-06 | 2019-07-30 | Ge Aviation Systems Llc | Discrete input determining circuit and method |
| CN109346341A (zh) * | 2018-11-02 | 2019-02-15 | 南京优倍电气有限公司 | 一种避免开关触点氧化、生锈和附着油污导致误判的电路 |
| WO2020215046A1 (en) * | 2019-04-19 | 2020-10-22 | Arizona Board Of Regents On Behalf Of The University Of Arizona | On-chip signal processing method and pixel-array sensor |
| US11910104B2 (en) | 2019-04-19 | 2024-02-20 | ARIZONA BOARD OF REGENTS on behalf of THE UNIVERSITY OF ARIZONA, A BODY CORPORATE | All-in-focus imager and associated method |
| US11675011B2 (en) * | 2019-08-15 | 2023-06-13 | Analog Devices International Unlimited Company | Switch condition monitoring |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3743945A (en) * | 1970-12-23 | 1973-07-03 | Itt | Limiter for multi frequency voice receiver |
| US4300063A (en) * | 1979-11-26 | 1981-11-10 | General Motors Corporation | Multiple input window detector |
| US4348602A (en) * | 1980-09-15 | 1982-09-07 | National Semiconductor Corporation | Current comparator circuit with deadband |
| US4406955A (en) * | 1981-06-01 | 1983-09-27 | Motorola, Inc. | Comparator circuit having hysteresis |
| JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
| US4618770A (en) * | 1985-03-21 | 1986-10-21 | Rca Corporation | Electrical controller having a window discriminator |
| IT1228028B (it) * | 1988-12-15 | 1991-05-27 | Sgs Thomson Microelectronics | Generatore di segnali di pilotaggio per transistori connessi in configurazione a semiponte |
| DE3910405C2 (de) * | 1989-03-31 | 1993-10-07 | Telefunken Microelectron | Schaltungsanordnung, insbesondere zur Steuerung elektrischer Leistung |
| US5019722A (en) * | 1990-03-05 | 1991-05-28 | Motorola, Inc. | Threshold crossing detection with improved noise rejection |
| DE4015271A1 (de) * | 1990-05-12 | 1991-11-14 | Vdo Schindling | Schaltungsanordnung zur abfrage von schalterstellungen |
| US5155386A (en) * | 1991-06-03 | 1992-10-13 | Motorola, Inc. | Programmable hysteresis comparator |
| DE59306987D1 (de) * | 1992-01-22 | 1997-09-04 | Siemens Ag | Meldungserfassungsschaltung für ein Meldesignal |
-
1994
- 1994-12-14 US US08/355,482 patent/US5488323A/en not_active Expired - Lifetime
-
1995
- 1995-11-09 DE DE69505274T patent/DE69505274T2/de not_active Expired - Lifetime
- 1995-11-09 EP EP95941375A patent/EP0797833B1/en not_active Expired - Lifetime
- 1995-11-09 JP JP51881696A patent/JP2948323B2/ja not_active Expired - Fee Related
- 1995-11-09 WO PCT/US1995/014584 patent/WO1996019005A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US5488323A (en) | 1996-01-30 |
| EP0797833B1 (en) | 1998-10-07 |
| JPH10506750A (ja) | 1998-06-30 |
| WO1996019005A1 (en) | 1996-06-20 |
| DE69505274D1 (de) | 1998-11-12 |
| DE69505274T2 (de) | 1999-03-04 |
| EP0797833A1 (en) | 1997-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948323B2 (ja) | 真ヒステリシスウィンドウ比較器 | |
| JP3294159B2 (ja) | センサ診断装置およびセンサの故障診断方法 | |
| US6356853B1 (en) | Enhancing voltmeter functionality | |
| JPH03181867A (ja) | 信号処理回路及び変換器回路 | |
| JP3328572B2 (ja) | スイッチ状態検出装置 | |
| US4130794A (en) | Methods and means for identifying and testing circuit connections | |
| JPH10332759A (ja) | 電気回路装置及び検査方法 | |
| JPH11504140A (ja) | システムバスの終端接続状態の検出 | |
| JP2021167740A (ja) | 故障検出回路および検出システム | |
| US7019532B2 (en) | Device and method for error diagnosis at digital outputs of a control module | |
| US6768624B2 (en) | Fan protection | |
| CN214122434U (zh) | 具有电路控制装置的电路状态的检测电路及电路系统 | |
| JPS6345715A (ja) | 情報処理・制御システム、このシステムに使用する手動電気スイッチ、及びこのシステムにおいて該スイッチを試験する方法 | |
| KR101472696B1 (ko) | 바이너리 신호를 감지하기 위한 방법, 디바이스, 디지털 입력 장치 및 제어 유닛 | |
| JPH10103910A (ja) | ポテンショメータによる変位検出回路 | |
| JPH06123751A (ja) | ４線式抵抗測定の接続試験方法及びその方法が実施できる４線式抵抗測定器 | |
| US6505136B1 (en) | Method of testing an evaluation circuit | |
| CN110412403B (zh) | 核安全级系统通用输入输出端口动态诊断电路及方法 | |
| JP5457152B2 (ja) | インバータ装置 | |
| KR102436271B1 (ko) | 디지털 신호 입력 회로의 진단 기능을 구비한 계전 장치 | |
| JP3058508B2 (ja) | 入出力装置およびその接続方法 | |
| KR0131995B1 (ko) | 전전자 교환기의 자동 선로감시장치 | |
| JPH0954143A (ja) | 半導体試験装置における並列接続する電圧発生器及びコンタクト試験方法 | |
| US7075515B2 (en) | Method and apparatus for testing a joystick control circuit | |
| CN118275884A (zh) | 电源量测装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |