JP4967537B2 - Sensor unit and manufacturing method thereof - Google Patents

Sensor unit and manufacturing method thereof Download PDF

Info

Publication number
JP4967537B2
JP4967537B2 JP2006232055A JP2006232055A JP4967537B2 JP 4967537 B2 JP4967537 B2 JP 4967537B2 JP 2006232055 A JP2006232055 A JP 2006232055A JP 2006232055 A JP2006232055 A JP 2006232055A JP 4967537 B2 JP4967537 B2 JP 4967537B2
Authority
JP
Japan
Prior art keywords
sensor
wiring
active element
module
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006232055A
Other languages
Japanese (ja)
Other versions
JP2008060135A (en
Inventor
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006232055A priority Critical patent/JP4967537B2/en
Publication of JP2008060135A publication Critical patent/JP2008060135A/en
Application granted granted Critical
Publication of JP4967537B2 publication Critical patent/JP4967537B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Pressure Sensors (AREA)

Description

本発明は、センサーユニットに係り、特に抵抗素子を具備して圧力あるいは加速度を検出できるセンサーを搭載したセンサーユニットと、このセンサーユニットを簡便に製造する方法に関する。   The present invention relates to a sensor unit, and more particularly, to a sensor unit equipped with a resistance element and capable of detecting pressure or acceleration, and a method for easily manufacturing the sensor unit.

従来から、CCD、CMOS等のイメージセンサー、加速度センサー等のセンサーと、このセンサーを制御する能動素子とを備えたセンサーユニットが種々の用途に用いられている。このようなセンサーユニットとしては、例えば、ワイヤボンディング、金属バンプ等の接続手段を用いて配線基板上にセンサー内蔵モジュールと能動素子内蔵モジュールを実装し、これらを樹脂封止して保護したものが知られている(特許文献1)。
一方、物体に作用する圧力、あるいは加速度を検出するセンサーとして種々のセンサーが開発されている(特許文献2、3)。
特開2003−259169号公報 特開2002−221463号公報 特開2004−69405号公報
Conventionally, a sensor unit including an image sensor such as a CCD or CMOS, a sensor such as an acceleration sensor, and an active element that controls the sensor has been used for various applications. As such a sensor unit, for example, a sensor built-in module and an active element built-in module are mounted on a wiring board by using connection means such as wire bonding or metal bump, and these are protected by resin sealing. (Patent Document 1).
On the other hand, various sensors have been developed as sensors for detecting pressure or acceleration acting on an object (Patent Documents 2 and 3).
JP 2003-259169 A JP 2002-221463 A JP 2004-69405 A

しかしながら、上述のような従来のセンサーユニットは、配線基板上に実装されたセンサー内蔵モジュールが、能動素子内蔵モジュールの実装部位とは別の部位に位置するため、配線基板の面方向の広がりが必要であった。このため、センサーユニットの小型化には限界があった。
また、配線基板上にセンサー内蔵モジュールと能動素子内蔵モジュールを個々に実装するため、個々のモジュールを配線基板の所定の位置に実装するための位置合せを正確に行なう必要があり、工程管理が煩雑であるとともに、実装位置のズレを生じた場合、センサーユニットの信頼性が低下するという問題があった。
さらに、実装時にセンサーが高温に曝されることがあり、センサーの特性の低下や、センサーユニットの信頼性低下を引き起こすことがあった。
本発明は、上記のような実情に鑑みてなされたものであり、小型で信頼性の高いセンサーユニットと、このようなセンサーユニットを簡便に製造するための製造方法を提供することを目的とする。
However, in the conventional sensor unit as described above, since the sensor built-in module mounted on the wiring board is located in a part different from the mounting part of the active element built-in module, it is necessary to expand the surface direction of the wiring board. Met. For this reason, there was a limit to downsizing the sensor unit.
In addition, since the sensor built-in module and the active element built-in module are individually mounted on the wiring board, it is necessary to accurately align each module for mounting at a predetermined position on the wiring board, and the process management is complicated. In addition, when the mounting position is shifted, there is a problem that the reliability of the sensor unit is lowered.
In addition, the sensor may be exposed to high temperatures during mounting, which may cause deterioration in sensor characteristics and sensor unit reliability.
The present invention has been made in view of the above circumstances, and an object thereof is to provide a small and highly reliable sensor unit and a manufacturing method for easily manufacturing such a sensor unit. .

このような目的を達成するために、本発明のセンサーユニットは、ピエゾ抵抗素子を用いたセンサーと、該センサーに接合された能動素子内蔵モジュールとを備え、前記センサーは、シリコン層/酸化シリコン層/シリコン層の3層構造を有するSOI基板からなり、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有し、前記錘との間に所定の間隙を形成するように前記能動素子内蔵モジュールが前記枠部材に接合され、前記能動素子内蔵モジュールは、能動素子を内蔵し該能動素子よりも外側の領域に複数の貫通電極を有する基板と、該貫通電極と接続するように前記基板に配設された配線と、を有し、該配線は前記センサーの貫通電極と接合されているような構成とした。   In order to achieve such an object, a sensor unit of the present invention includes a sensor using a piezoresistive element and an active element built-in module joined to the sensor, and the sensor includes a silicon layer / silicon oxide layer. / Consisting of an SOI substrate having a three-layer structure of a silicon layer, a frame member, a plurality of through electrodes penetrating the frame member, a plurality of beams protruding inward from the frame member, and supported by the beams A weight, a piezoresistive element disposed on the beam, and a wiring connecting the piezoresistive element and the through electrode, and the active so as to form a predetermined gap between the weight An element built-in module is joined to the frame member, and the active element built-in module is connected to a substrate having a built-in active element and having a plurality of through electrodes in a region outside the active element, and the through electrode. Wherein a wiring and arranged on a substrate, and the wiring has a configuration such as is joined to the through electrodes of the sensor.

また、本発明のセンサーユニットは、ピエゾ抵抗素子を用いたセンサーと、該センサーに接合された能動素子内蔵モジュールとを備え、前記センサーは、シリコン層/酸化シリコン層/シリコン層の3層構造を有するSOI基板からなり、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有し、前記能動素子内蔵モジュールは、能動素子を内蔵する基板と、該基板に配設された配線と、を有し、該配線は前記センサーの配線と接合されているような構成とした。   The sensor unit of the present invention includes a sensor using a piezoresistive element and an active element built-in module joined to the sensor, and the sensor has a three-layer structure of silicon layer / silicon oxide layer / silicon layer. An SOI substrate having a frame member, a plurality of through electrodes penetrating the frame member, a plurality of beams protruding inward from the frame member, a weight supported by the beam, and disposed on the beam A piezoresistive element, and a wiring connecting the piezoresistive element and the through electrode, and the module with a built-in active element includes a substrate with a built-in active element, and a wiring disposed on the substrate. The wiring is joined to the sensor wiring.

本発明の他の態様として、前記センサーの貫通電極と前記能動素子内蔵モジュールの配線との接合は、接合バンプを介したものであるような構成とした。
本発明の他の態様として、前記センサーの配線と前記能動素子内蔵モジュールの配線との接合は、接合バンプを介したものであるような構成とした。
本発明の他の態様として、前記接合バンプは、Au、Sn−Au合金、Sn−Ag合金のいずれかであり、接合バンプを挟持するようにCu/Cr積層、Cu/Ti積層、Al/Cr積層、Al/Ti積層のいずれかの金属層が配設されているような構成とした。
As another aspect of the present invention, the connection between the through electrode of the sensor and the wiring of the module with a built-in active element is configured through a bonding bump.
As another aspect of the present invention, the sensor wiring and the active element built-in module wiring are joined via a joint bump.
As another aspect of the present invention, the bonding bump is any one of Au, Sn—Au alloy, and Sn—Ag alloy, and a Cu / Cr stacked layer, a Cu / Ti stacked layer, an Al / Cr stacked so as to sandwich the bonding bump. It was set as the structure by which any metal layer of lamination | stacking and Al / Ti lamination | stacking was arrange | positioned.

本発明のセンサーユニットの製造方法は、シリコン層/酸化シリコン層/シリコン層の3層構造を有するSOIウエハを多面付けに区画し、各面付け毎に所望の加工を施して、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有するセンサーを多面付けで作製する工程と、能動素子内蔵モジュール用ウエハを多面付けに区画し、各面付け毎に能動素子を内蔵させ、該能動素子の外側の領域に複数の微細貫通孔を形成し、該微細貫通孔に導電材料を配設して貫通電極とし、該貫通電極に接続した配線を形成して、能動素子内蔵モジュールを多面付けで作製する工程と、前記センサーの前記錘と前記能動素子内蔵モジュールとの間に所定の間隙が形成されるように、前記能動素子内蔵モジュールの配線と前記センサーの貫通電極とを接合バンプにより接合して、多面付けのセンサーユニットとする工程と、多面付けのセンサーユニットをダイシングする工程と、を有するような構成とした。   The sensor unit manufacturing method of the present invention divides an SOI wafer having a three-layer structure of silicon layer / silicon oxide layer / silicon layer into multiple impositions, performs desired processing for each imposition, and a frame member; A plurality of through electrodes penetrating the frame member; a plurality of beams protruding inward from the frame member; a weight supported by the beam; a piezoresistive element disposed on the beam; and the piezoresistor A step of fabricating a sensor having a wiring connecting an element and the through electrode by multi-sided attachment, and dividing the active element built-in module wafer into multi-sided attachment, and incorporating an active element for each imposition, A plurality of fine through-holes are formed in the outer region of the element, a conductive material is arranged in the fine through-hole to form a through-electrode, and a wiring connected to the through-electrode is formed, so that the active element built-in module is multifaceted And the process of making The wiring of the module with a built-in active element and the through electrode of the sensor are bonded by a bonding bump so that a predetermined gap is formed between the weight of the sensor and the module with a built-in active element. The sensor unit is configured to include a step of forming a sensor unit and a step of dicing the multi-sided sensor unit.

また、本発明のセンサーユニットの製造方法は、シリコン層/酸化シリコン層/シリコン層の3層構造を有するSOIウエハを多面付けに区画し、各面付け毎に所望の加工を施して、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有するセンサーを多面付けで作製する工程と、能動素子内蔵モジュール用ウエハを多面付けに区画し、各面付け毎に能動素子を内蔵させるとともに配線を形成して、能動素子内蔵モジュールを多面付けで作製する工程と、前記能動素子内蔵モジュールの配線と前記センサーの配線とを接合バンプにより接合して、多面付けのセンサーユニットとする工程と、多面付けのセンサーユニットをダイシングする工程と、を有するような構成とした。   In addition, the method for manufacturing a sensor unit according to the present invention divides an SOI wafer having a three-layer structure of a silicon layer / a silicon oxide layer / a silicon layer into multiple faces, performs desired processing for each face, A plurality of through electrodes penetrating the frame member, a plurality of beams projecting inward from the frame member, a weight supported by the beam, a piezoresistive element disposed on the beam, A step of fabricating a sensor having multi-sided attachment, a wiring having a wiring connecting the piezoresistive element and the through electrode, and a module element built-in module wafer are divided into multi-sided attachments, and an active element is built in each imposition. A multi-sided sensor is formed by forming a wiring and fabricating an active element built-in module by multi-sided attachment, and joining the active element built-in module wiring and the sensor wiring by joint bumps. And a step of a knit, a step of dicing the multi with the sensor unit, and that have configure.

このような本発明のセンサーユニットは、センサーと能動素子内蔵モジュールとを接合した構造であり、配線基板を備えておらず、さらに、センサー自体も保護基板を備えていないので、面積、高さともに大幅な小型化が可能となる。
また、本発明の製造方法は、ウエハレベルでセンサーと能動素子内蔵モジュールとの接合を行う一括アッセンブリーが可能であり、工程管理が容易で製造コストの低減が可能であり、また、接合が、接合バンプを用いたものであり、低温での接合が可能であるため、ピエゾ抵抗素子への熱の影響を阻止することができ、信頼性の高いセンサーユニットの製造が可能となる。
Such a sensor unit of the present invention has a structure in which a sensor and a module with a built-in active element are joined, does not include a wiring board, and further, the sensor itself does not include a protective substrate. Significant downsizing is possible.
In addition, the manufacturing method of the present invention enables collective assembly in which the sensor and the active element built-in module are bonded at the wafer level, the process management is easy, and the manufacturing cost can be reduced. Since bumps are used and bonding at a low temperature is possible, the influence of heat on the piezoresistive element can be prevented, and a highly reliable sensor unit can be manufactured.

以下、本発明の実施の形態について図面を参照して説明する。
[センサーユニット]
図1は、本発明のセンサーユニットの一実施形態を示す概略断面図である。図1において、本発明のセンサーユニット1は、センサー2と能動素子内蔵モジュール5とが接合バンプ6を介して接合されたものである。
センサーユニット1を構成するセンサー2は、ピエゾ抵抗素子を用いたセンサーであり、例えば、MEMS(Micro Electromechanical System)型の圧力センサー、加速度センサー等の従来公知のセンサーであってよく、特に制限はない。図示例では、センサー2は酸化シリコン層13をシリコン層12(活性層シリコン)とシリコン層14(基板シリコン)で挟持した3層構造を有するSOI(Silicon On Insulator)基板11からなる。
図2は、図1に示されるセンサーユニット1を構成するセンサー2のシリコン層14(基板シリコン)側からの平面図であり、図3は、シリコン層12(活性層シリコン)側からの平面図である。そして、図1に示されるセンサー2は、図2および図3におけるI−I線での縦断面形状を示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[Sensor unit]
FIG. 1 is a schematic cross-sectional view showing an embodiment of a sensor unit of the present invention. In FIG. 1, a sensor unit 1 of the present invention is obtained by bonding a sensor 2 and an active element built-in module 5 via bonding bumps 6.
The sensor 2 constituting the sensor unit 1 is a sensor using a piezoresistive element, and may be a conventionally known sensor such as a MEMS (Micro Electromechanical System) type pressure sensor or an acceleration sensor, and is not particularly limited. . In the illustrated example, the sensor 2 includes an SOI (Silicon On Insulator) substrate 11 having a three-layer structure in which a silicon oxide layer 13 is sandwiched between a silicon layer 12 (active layer silicon) and a silicon layer 14 (substrate silicon).
2 is a plan view from the silicon layer 14 (substrate silicon) side of the sensor 2 constituting the sensor unit 1 shown in FIG. 1, and FIG. 3 is a plan view from the silicon layer 12 (active layer silicon) side. It is. And the sensor 2 shown by FIG. 1 has shown the longitudinal cross-sectional shape in the II line | wire in FIG. 2 and FIG.

図1〜図3に示されるように、センサー2は、枠部材21と、シリコン層12(活性層シリコン)からなり枠部材21から内側方向に突出する4本の梁22と、これら4本の梁22で支持された錘23と、を備えている。したがって、枠部材21と各梁22、錘23とで区画された空間領域24(4箇所の領域24A,24B,24C,24D)が存在する。
枠部材21は、4本の梁22介して錘23を変位可能に支持するものであり、また、能動素子内蔵モジュール5を接合するための部材である。図示例では、枠部材21は回廊形状であるが、これに限定されるものではなく、例えば、円形状等であってもよい。この枠部材21は、複数(図示例では4個)の微細貫通孔26と、これらの微細貫通孔26内に配設された貫通電極27を備えている。また、貫通電極27の能動素子内蔵モジュール5側の端部には端子28が設けられている。
As shown in FIGS. 1 to 3, the sensor 2 includes a frame member 21, four beams 22 made of a silicon layer 12 (active layer silicon) and projecting inward from the frame member 21, and these four beams. A weight 23 supported by the beam 22. Therefore, there is a space region 24 (four regions 24A, 24B, 24C, 24D) partitioned by the frame member 21, each beam 22, and the weight 23.
The frame member 21 supports the weight 23 so as to be displaceable via the four beams 22, and is a member for joining the active element built-in module 5. In the illustrated example, the frame member 21 has a corridor shape, but is not limited thereto, and may be, for example, a circular shape. The frame member 21 includes a plurality (four in the illustrated example) of fine through holes 26 and through electrodes 27 disposed in the fine through holes 26. A terminal 28 is provided at the end of the through electrode 27 on the active element built-in module 5 side.

上記の微細貫通孔26は、開口径が1〜50μm、好ましくは5〜30μm程度である。この微細貫通孔26の形状は、図示例では厚み方向で内径がほぼ一定のストレート形状であるが、これに限定されず、一方の開口径が広いテーパー形状をなすもの、厚み方向のほぼ中央で内径が狭くなっているような形状等であってもよい。また、微細貫通孔26内に配設された貫通電極27は、微細貫通孔26内に充填されたものであってもよく、また、微細貫通孔26の内壁面に形成され、貫通孔が存在するようなものであってもよい。貫通電極27の材質は、Au、Ag、Cu、Sn等の導電材料とすることができる。   Said fine through-hole 26 is 1-50 micrometers in opening diameter, Preferably it is about 5-30 micrometers. The shape of the fine through-hole 26 is a straight shape having a substantially constant inner diameter in the thickness direction in the illustrated example, but is not limited to this, and has a taper shape with one wide opening diameter, substantially at the center in the thickness direction. A shape or the like having a narrow inner diameter may be used. Further, the through electrode 27 disposed in the fine through hole 26 may be filled in the fine through hole 26, and is formed on the inner wall surface of the fine through hole 26 so that there is a through hole. It may be something like that. The material of the through electrode 27 can be a conductive material such as Au, Ag, Cu, or Sn.

シリコン層12(活性層シリコン)からなる梁22は、それぞれピエゾ抵抗素子16を能動素子内蔵モジュール5に対向する面と反対側の面に備えている。また、絶縁層17を介して配設された配線18によって所望のピエゾ抵抗素子16と貫通電極27とが接続されている。さらに、配線18を被覆する保護層19を備えている。尚、図3では、絶縁層17、配線18および保護層19を省略している。ピエゾ抵抗素子16は、例えば、シリコン層12(活性層シリコン)にホウ素等の不純物をイオン注入あるいは熱拡散して形成したP型拡散層あるいはN型拡散層である。また、絶縁層17は、例えば、酸化珪素、窒化珪素等からなるものであってよく、保護層19としては、例えば、窒化珪素等からなるものを挙げることができる。
錘23は、シリコン層12(活性層シリコン)、酸化シリコン層13、シリコン層14(基板シリコン)の3層構造であるが、シリコン層14(基板シリコン)の厚みが枠部材21を構成するシリコン層14(基板シリコン)よりも薄いものとなっている。これにより、枠部材21に接合されている能動素子内蔵モジュール5と錘23との間に所定の間隙が存在する。この間隙の大きさは、例えば、3〜20μm程度の範囲で適宜設定することができる。
Each of the beams 22 made of the silicon layer 12 (active layer silicon) includes the piezoresistive element 16 on the surface opposite to the surface facing the active element built-in module 5. Further, a desired piezoresistive element 16 and the through electrode 27 are connected by a wiring 18 disposed via an insulating layer 17. Furthermore, a protective layer 19 that covers the wiring 18 is provided. In FIG. 3, the insulating layer 17, the wiring 18, and the protective layer 19 are omitted. The piezoresistive element 16 is, for example, a P-type diffusion layer or an N-type diffusion layer formed by ion implantation or thermal diffusion of impurities such as boron into the silicon layer 12 (active layer silicon). The insulating layer 17 may be made of, for example, silicon oxide, silicon nitride or the like, and the protective layer 19 may be made of, for example, silicon nitride or the like.
The weight 23 has a three-layer structure of a silicon layer 12 (active layer silicon), a silicon oxide layer 13, and a silicon layer 14 (substrate silicon), but the silicon layer 14 (substrate silicon) has a thickness that constitutes the frame member 21. It is thinner than the layer 14 (substrate silicon). Thus, a predetermined gap exists between the active element built-in module 5 joined to the frame member 21 and the weight 23. The size of the gap can be set as appropriate within a range of about 3 to 20 μm, for example.

上述のようなセンサー2は、4本の梁22で支持された錘23に、X軸、Y軸、あるいは、Z軸(図1参照)方向に外力が作用すると、錘23に変位が生じる。この変位により、梁22に撓みが生じ、錘23に作用した外力がピエゾ抵抗素子16により検出される。
センサーユニット1を構成する能動素子内蔵モジュール5は、基板31と、この基板31に内蔵された能動素子45と、この能動素子45の外側の領域の基板31に形成された複数の微細貫通孔32と、これらの微細貫通孔32内に配設された貫通電極33とを備えている。
基板31のセンサー2と対向する面には、配線34が配設され、この配線34を被覆するように絶縁層37が配設されている。配線34は、所定の貫通電極33に接続されており、また、能動素子45の図示していない端子に接続されている。上記の絶縁層37は、配線34の所望部位を露出するための開口部37aを有し、この開口部37aに露出している配線34には接合バンプ6が接合されている。
In the sensor 2 as described above, when an external force acts on the weight 23 supported by the four beams 22 in the X-axis, Y-axis, or Z-axis (see FIG. 1) direction, the weight 23 is displaced. Due to this displacement, the beam 22 is bent, and an external force acting on the weight 23 is detected by the piezoresistive element 16.
The active element built-in module 5 constituting the sensor unit 1 includes a substrate 31, an active element 45 built in the substrate 31, and a plurality of fine through holes 32 formed in the substrate 31 in a region outside the active element 45. And a through electrode 33 disposed in the fine through holes 32.
A wiring 34 is disposed on the surface of the substrate 31 facing the sensor 2, and an insulating layer 37 is disposed so as to cover the wiring 34. The wiring 34 is connected to a predetermined through electrode 33 and is connected to a terminal (not shown) of the active element 45. The insulating layer 37 has an opening 37a for exposing a desired portion of the wiring 34, and the bonding bump 6 is bonded to the wiring 34 exposed in the opening 37a.

また、基板31のセンサー2と対向する面の反対側の面には、所定の貫通電極33に接続している配線38が配設され、この配線38を被覆するように絶縁層41が配設されている。この絶縁層41には、ビア39を介して配線40が配設されており、配線40の所望箇所には、外部端子としてのはんだバンプ46が配設されている。
基板31の材質は、例えば、シリコン、ガラス等を挙げることができる。また、微細貫通孔32は、開口径が1〜50μm、好ましくは5〜30μm程度である。この微細貫通孔32の形状は、図示例では厚み方向で内径がほぼ一定のストレート形状であるが、これに限定されず、一方の開口径が広いテーパー形状をなすもの、厚み方向のほぼ中央で内径が狭くなっているような形状等であってもよい。
A wiring 38 connected to a predetermined through electrode 33 is disposed on the surface of the substrate 31 opposite to the surface facing the sensor 2, and an insulating layer 41 is disposed so as to cover the wiring 38. Has been. In the insulating layer 41, wirings 40 are disposed through vias 39, and solder bumps 46 as external terminals are disposed at desired locations of the wirings 40.
Examples of the material of the substrate 31 include silicon and glass. The fine through hole 32 has an opening diameter of 1 to 50 μm, preferably about 5 to 30 μm. In the illustrated example, the shape of the fine through-hole 32 is a straight shape having a substantially constant inner diameter in the thickness direction, but is not limited to this. A shape or the like having a narrow inner diameter may be used.

上記のような微細貫通孔32内に配設された貫通電極33は、微細貫通孔32内に充填されたものであってもよく、また、微細貫通孔32の内壁面に形成され、貫通孔が存在するようなものであってもよい。貫通電極33の材質は、Au、Ag、Cu、Sn等の導電材料とすることができる。
このような能動素子内蔵モジュール5の配線34は、接合バンプ6を介してセンサー2の枠部材21の貫通電極27(端子28)に接合されている。
The through electrode 33 disposed in the fine through hole 32 as described above may be filled in the fine through hole 32, and is formed on the inner wall surface of the fine through hole 32. May exist. The material of the through electrode 33 can be a conductive material such as Au, Ag, Cu, or Sn.
The wiring 34 of the active element built-in module 5 is bonded to the through electrode 27 (terminal 28) of the frame member 21 of the sensor 2 via the bonding bump 6.

図4は、接合バンプ6を介したセンサー2の貫通電極27(端子28)と能動素子内蔵モジュール5の配線34との接合の一例を説明するための部分拡大断面図である。図4に示される例では、金属層28a、金属層28bとの積層である端子28と、金属層34a、金属層34bとの積層である配線34は、接合バンプ6を介して接合されている。金属層28a、金属層28bとの積層である端子28としては、例えば、Al/Cr積層、Al/Ti積層等とすることができる。また、金属層34a、金属層34bとの積層である配線34としては、例えば、Cu/Cr積層、Cu/Ti積層等とすることができる。尚、端子28、配線34を所望の導電材料で形成し、接合バンプ6による接合部位に上記のような金属層を形成してもよい。例えば、端子28をAlで形成し、接合バンプ6による接合部位にCrやTi等の金属層を形成し、また、配線34をCuで形成し、接合バンプ6による接合部位にCrやTi等の金属層を形成してもよい   FIG. 4 is a partially enlarged cross-sectional view for explaining an example of bonding between the through electrode 27 (terminal 28) of the sensor 2 and the wiring 34 of the active element built-in module 5 via the bonding bump 6. In the example shown in FIG. 4, the terminal 28 that is a laminate of the metal layer 28 a and the metal layer 28 b and the wiring 34 that is a laminate of the metal layer 34 a and the metal layer 34 b are bonded via the bonding bumps 6. . As the terminal 28 that is a laminate of the metal layer 28a and the metal layer 28b, for example, an Al / Cr laminate, an Al / Ti laminate, or the like can be used. Moreover, as the wiring 34 which is lamination | stacking with the metal layer 34a and the metal layer 34b, it can be set as Cu / Cr lamination | stacking, Cu / Ti lamination | stacking, etc., for example. Note that the terminal 28 and the wiring 34 may be formed of a desired conductive material, and the metal layer as described above may be formed at a bonding portion by the bonding bump 6. For example, the terminal 28 is formed of Al, a metal layer such as Cr or Ti is formed at a bonding portion by the bonding bump 6, and the wiring 34 is formed by Cu, and the bonding portion by the bonding bump 6 is formed of Cr, Ti, or the like. A metal layer may be formed

接合バンプ6の材質は、例えば、Au、Sn−Au合金、Sn−Ag合金等とすることができる。接合バンプ6の形状は特に制限がなく、例えば、高さを5〜20μm、太さを10〜100μmの範囲で適宜設定することができる。このような接合バンプ6を介した貫通電極27(端子28)と配線34の接合は、400℃以下の温度で安定して行うことができる。
尚、本発明では、端子28を介在させず貫通電極27に接合バンプ6を接合してもよい。この場合、例えば、微細貫通孔26に形成した貫通電極27の先端部にAl/Cr積層、Al/Ti積層等の金属層を形成して、この金属層を貫通電極27の露出面(枠部材21に露出する面)とすることができる。また、貫通電極27をAlで形成し、先端部にCrやTi等の金属層を形成して、この金属層が貫通電極27の露出面(枠部材21に露出する面)となるようにしてもよい。
The material of the bonding bump 6 can be, for example, Au, Sn—Au alloy, Sn—Ag alloy, or the like. The shape of the bonding bump 6 is not particularly limited, and can be appropriately set within a range of, for example, a height of 5 to 20 μm and a thickness of 10 to 100 μm. Bonding between the through electrode 27 (terminal 28) and the wiring 34 via the bonding bump 6 can be stably performed at a temperature of 400 ° C. or lower.
In the present invention, the bonding bump 6 may be bonded to the through electrode 27 without the terminal 28 interposed. In this case, for example, a metal layer such as an Al / Cr laminated layer or an Al / Ti laminated layer is formed at the tip of the through electrode 27 formed in the fine through hole 26, and this metal layer is exposed to the exposed surface (frame member). 21). Further, the through electrode 27 is made of Al, and a metal layer such as Cr or Ti is formed at the tip, so that the metal layer becomes an exposed surface of the through electrode 27 (surface exposed to the frame member 21). Also good.

図5は、本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図1相当の概略断面図である。図5に示されるセンサーユニット1′は、センサー2と能動素子内蔵モジュール5′とが接合バンプ6を介して接合されたものである。
センサーユニット1′を構成するセンサー2は、配線18を被覆する保護層19に開口部19aが形成され、この開口部19aには配線18の所望部位が露出しており、この配線18の部位に接合バンプ6が接合されている点を除いて、上述の実施形態のセンサー2と同様であり、同じ部材には同じ部材番号を付している。したがって、センサーユニット1′では、センサー2に対する能動素子内蔵モジュール5′の接合方向が、上述のセンサーユニット1におけるセンサー2に対する能動素子内蔵モジュール5の接合方向と反対となっている。尚、図示例では、センサー2の枠部材21に配設された端子28には、外部端子としてのはんだバンプ29が配設されている。
FIG. 5 is a schematic cross-sectional view corresponding to FIG. 1 showing a sensor constituting another embodiment of the sensor unit of the present invention. A sensor unit 1 ′ shown in FIG. 5 is obtained by bonding a sensor 2 and an active element built-in module 5 ′ via bonding bumps 6.
In the sensor 2 constituting the sensor unit 1 ′, an opening 19 a is formed in the protective layer 19 that covers the wiring 18, and a desired portion of the wiring 18 is exposed in the opening 19 a. Except for the point that the bonding bump 6 is bonded, it is the same as the sensor 2 of the above-described embodiment, and the same member number is assigned to the same member. Therefore, in the sensor unit 1 ′, the bonding direction of the active element built-in module 5 ′ to the sensor 2 is opposite to the bonding direction of the active element built-in module 5 to the sensor 2 in the sensor unit 1 described above. In the illustrated example, solder bumps 29 as external terminals are disposed on the terminals 28 disposed on the frame member 21 of the sensor 2.

また、センサーユニット1′を構成する能動素子内蔵モジュール5′は、基板31と、この基板31に内蔵された能動素子45と、基板31のセンサー2と対向する面に配設された配線34を備えている。この配線34は能動素子45の図示していない端子に接続されており、また、配線34を被覆するように絶縁層37が配設されている。この絶縁層37は、配線34の所望部位を露出するための開口部37aを有し、この開口部37aに露出している配線34には接合バンプ6が接合されている。基板31の材質は、例えば、シリコン、ガラス等を挙げることができる。
このような能動素子内蔵モジュール5′の配線34は、接合バンプ6を介してセンサー2の配線18に接合されている。
The active element built-in module 5 ′ constituting the sensor unit 1 ′ includes a substrate 31, an active element 45 built in the substrate 31, and a wiring 34 disposed on the surface of the substrate 31 facing the sensor 2. I have. The wiring 34 is connected to a terminal (not shown) of the active element 45, and an insulating layer 37 is disposed so as to cover the wiring 34. The insulating layer 37 has an opening 37a for exposing a desired portion of the wiring 34, and the bonding bump 6 is bonded to the wiring 34 exposed in the opening 37a. Examples of the material of the substrate 31 include silicon and glass.
The wiring 34 of the active element built-in module 5 ′ is bonded to the wiring 18 of the sensor 2 through the bonding bump 6.

図6は、接合バンプ6を介したセンサー2の配線18と能動素子内蔵モジュール5′の配線34との接合の一例を説明するための部分拡大断面図である。図6に示される例では、金属層18a、金属層18bとの積層である配線18と、金属層34a、金属層34bとの積層である配線34は、接合バンプ6を介して接合されている。金属層18a、金属層18bとの積層である配線18としては、例えば、Al/Cr積層、Al/Ti積層等とすることができる。また、金属層34a、金属層34bとの積層である配線34としては、例えば、Cu/Cr積層、Cu/Ti積層等とすることができる。尚、配線18、配線34を所望の導電材料で形成し、接合バンプ6による接合部位に上記のような金属層を形成してもよい。例えば、配線18をAlで形成し、接合バンプ6による接合部位にCrやTi等の金属層を形成し、また、配線34をCuで形成し、接合バンプ6による接合部位にCrやTi等の金属層を形成してもよい
接合バンプ6の材質は、例えば、Au、Sn−Au合金、Sn−Ag合金等とすることができる。接合バンプ6の形状は特に制限がなく、例えば、高さを5〜20μm、太さを10〜100μmの範囲で適宜設定することができる。このような接合バンプ6を介したセンサー2の配線18と能動素子内蔵モジュール5′の配線34との接合は、400℃以下の温度で安定して行うことができる。
FIG. 6 is a partially enlarged cross-sectional view for explaining an example of bonding between the wiring 18 of the sensor 2 and the wiring 34 of the active element built-in module 5 ′ via the bonding bump 6. In the example shown in FIG. 6, the wiring 18 that is a laminate of the metal layer 18 a and the metal layer 18 b and the wiring 34 that is a laminate of the metal layer 34 a and the metal layer 34 b are bonded via the bonding bumps 6. . As the wiring 18 that is a laminate of the metal layer 18a and the metal layer 18b, for example, an Al / Cr laminate, an Al / Ti laminate, or the like can be used. Moreover, as the wiring 34 which is lamination | stacking with the metal layer 34a and the metal layer 34b, it can be set as Cu / Cr lamination | stacking, Cu / Ti lamination | stacking, etc., for example. Note that the wiring 18 and the wiring 34 may be formed of a desired conductive material, and the metal layer as described above may be formed at a bonding portion by the bonding bump 6. For example, the wiring 18 is formed of Al, and a metal layer such as Cr or Ti is formed at the bonding portion by the bonding bump 6, and the wiring 34 is formed by Cu and the bonding portion by the bonding bump 6 is formed of Cr, Ti, or the like. The metal layer may be formed. The bonding bump 6 may be made of, for example, Au, Sn—Au alloy, Sn—Ag alloy, or the like. The shape of the bonding bump 6 is not particularly limited, and can be appropriately set within a range of, for example, a height of 5 to 20 μm and a thickness of 10 to 100 μm. The bonding between the wiring 18 of the sensor 2 and the wiring 34 of the active element built-in module 5 ′ via the bonding bump 6 can be stably performed at a temperature of 400 ° C. or lower.

図7は、本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図1相当の概略断面図であり、図8および図9は、図7に示されるセンサーの平面図であり、それぞれ図2、図3に相当する。尚、図7に示されるセンサーは、図8および図9におけるII−II線での縦断面形状を示している。
図7〜図9に示されるセンサー2′は、枠部材21と各梁22、錘23とで区画された空間領域24(4箇所の領域24A,24B,24C,24D)内に、シリコン層12(活性層シリコン)からなる規制部材25(4個の規制部材25A,25B,25C,25D)が存在する点、および、錘23が、4本の梁22で支持された中央部23Aと、4個の突出部23Bからなる点を除いて、上述の実施形態のセンサー2と同様であり、同じ部材には同じ部材番号を付している。
7 is a schematic cross-sectional view corresponding to FIG. 1 showing a sensor constituting another embodiment of the sensor unit of the present invention, and FIGS. 8 and 9 are plan views of the sensor shown in FIG. This corresponds to FIG. 2 and FIG. In addition, the sensor shown in FIG. 7 has shown the longitudinal cross-sectional shape in the II-II line | wire in FIG. 8 and FIG.
The sensor 2 ′ shown in FIGS. 7 to 9 includes a silicon layer 12 in a space area 24 (four areas 24 A, 24 B, 24 C, and 24 D) defined by the frame member 21, the beams 22, and the weight 23. There are a restriction member 25 (four restriction members 25A, 25B, 25C, and 25D) made of (active layer silicon), and a central portion 23A in which the weight 23 is supported by four beams 22, and 4 Except for the point which consists of one protrusion part 23B, it is the same as that of the sensor 2 of the above-mentioned embodiment, and attaches | subjects the same member number to the same member.

このセンサー2′において、錘23を構成する中央部23Aは、シリコン層12(活性層シリコン)、酸化シリコン層13、シリコン層14(基板シリコン)の3層構造であるが、4個の突出部23Bは、シリコン層14(基板シリコン)からなっている。また、4個の突出部23Bは、上記の空間領域24(4箇所の領域24A,24B,24C,24D)内に突出し、かつ、これらの空間領域を超えて、4個の規制部材25A,25B,25C,25Dが存在する領域にまで達している。そして、各突出部23Bと、4個の規制部材25A,25B,25C,25Dとの間には間隙が形成されている。これにより、4本の梁22で支持された錘23に、X軸、Y軸、あるいは、Z軸(図7参照)方向に外力が作用すると、錘23に変位が生じる。しかし、錘23に作用する外力が所定の許容範囲を超えた場合、錘23の4個の突出部23Bのいずれかが、4個の規制部材25A,25B,25C,25Dのいずれかに接触して変位が規制される。このため、梁22が過度の外力により破損することを防止することができる。   In this sensor 2 ′, the central portion 23 </ b> A constituting the weight 23 has a three-layer structure of a silicon layer 12 (active layer silicon), a silicon oxide layer 13, and a silicon layer 14 (substrate silicon). 23B is made of a silicon layer 14 (substrate silicon). In addition, the four protruding portions 23B protrude into the space area 24 (four areas 24A, 24B, 24C, and 24D), and exceed the space area, and the four regulating members 25A and 25B. , 25C, and 25D. A gap is formed between each protrusion 23B and the four regulating members 25A, 25B, 25C, and 25D. Thus, when an external force acts on the weight 23 supported by the four beams 22 in the X-axis, Y-axis, or Z-axis (see FIG. 7) direction, the weight 23 is displaced. However, when the external force acting on the weight 23 exceeds a predetermined allowable range, any of the four protrusions 23B of the weight 23 contacts any of the four restriction members 25A, 25B, 25C, 25D. Displacement is restricted. For this reason, it is possible to prevent the beam 22 from being damaged by an excessive external force.

また、図10は、本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図3相当の平面図である。
図10に示されるセンサー2″は、4本の梁22に配設されているピエゾ抵抗素子16が12個である点を除いて、上述の実施形態のセンサー2と同様であり、同じ部材には同じ部材番号を付している。このセンサー2″では、X軸方向の外力を検出する4個のピエゾ抵抗素子16xと、Y軸方向の外力を検出する4個のピエゾ抵抗素子16yと、Z軸方向の外力を検出する4個のピエゾ抵抗素子16zとを備えている。
上述のセンサーユニットの実施形態は例示であり、本発明のセンサーユニットはこれらに限定されるものではない。例えば、能動素子内蔵モジュール5に内蔵される能動素子45の位置が、基板31のセンサー2と対向する面の反対側の面であってもよい。
FIG. 10 is a plan view corresponding to FIG. 3 and showing a sensor constituting another embodiment of the sensor unit of the present invention.
The sensor 2 ″ shown in FIG. 10 is the same as the sensor 2 of the above-described embodiment except that the number of the piezoresistive elements 16 arranged on the four beams 22 is twelve. The sensor 2 ″ has four piezoresistive elements 16x that detect external force in the X-axis direction, four piezoresistive elements 16y that detect external force in the Y-axis direction, And four piezoresistive elements 16z for detecting an external force in the Z-axis direction.
The embodiments of the sensor unit described above are examples, and the sensor unit of the present invention is not limited to these. For example, the position of the active element 45 built in the active element built-in module 5 may be a surface opposite to the surface of the substrate 31 facing the sensor 2.

[センサーユニットの製造方法]
次に、本発明のセンサーユニットの製造方法について説明する。
図11および図12は、図1に示されるセンサーユニット1を例とした本発明のセンサーユニットの製造方法の一実施形態を示す工程図である。
本発明では、まず、多面付けでセンサー2を作製する。すなわち、シリコン層12(活性層シリコン)、酸化シリコン層13、シリコン層14(基板シリコン)の3層構造を有するSOI(Silicon On Insulator)ウエハ11Aを多面付け(各面付け部を1Aで示す)に区画する(図11(A))。そして、各面付け1A毎に所望の加工を施して、センサー2を多面付けで作製する(図11(B))。センサー2は、枠部材21と、枠部材21を貫通する複数の貫通電極27と、この貫通電極27に接続された端子28と、枠部材21から内側方向に突出する複数の梁22と、梁22により支持される錘23と、梁22に配設されたピエゾ抵抗素子16と、このピエゾ抵抗素子16と貫通電極27とを接続する配線18と、この配線18を被覆する保護層19とを有している。この多面付けのセンサー2の作製工程については、後述する。
[Method for manufacturing sensor unit]
Next, the manufacturing method of the sensor unit of this invention is demonstrated.
11 and 12 are process diagrams showing an embodiment of a method for manufacturing a sensor unit of the present invention, taking the sensor unit 1 shown in FIG. 1 as an example.
In the present invention, first, the sensor 2 is manufactured by multiple imposition. That is, an SOI (Silicon On Insulator) wafer 11A having a three-layer structure of a silicon layer 12 (active layer silicon), a silicon oxide layer 13, and a silicon layer 14 (substrate silicon) is multi-faced (each facet is indicated by 1A). (FIG. 11A). Then, desired processing is performed for each imposition 1A, and the sensor 2 is produced by multi-imposition (FIG. 11B). The sensor 2 includes a frame member 21, a plurality of through electrodes 27 penetrating the frame member 21, terminals 28 connected to the through electrodes 27, a plurality of beams 22 projecting inward from the frame member 21, The weight 23 supported by 22, the piezoresistive element 16 disposed on the beam 22, the wiring 18 connecting the piezoresistive element 16 and the through electrode 27, and the protective layer 19 covering the wiring 18. Have. The manufacturing process of the multi-sided sensor 2 will be described later.

また、本発明のセンサーユニットの製造方法では、センサー2と同様に、多面付けで能動素子内蔵モジュール5を作製する(図11(C))。すなわち、能動素子内蔵モジュール用ウエハ5Aを多面付け(各面付け部を1Aで示す)に区画し、各面付け1A毎に、後工程にて能動素子45を埋設する部位の外側の領域に複数の微細貫通孔32を形成し、これらの微細貫通孔32に導電材料を配設して貫通電極33とする。
微細貫通孔32の形成は、例えば、マスクパターンを介してICP−RIE法により行うことができる。また、サンドブラスト法、ウエットエッチング法、フェムト秒レーザ法により微細貫通孔32を形成することもできる。さらに、能動素子内蔵モジュール用ウエハ5Aに、上述のいずれかの方法により、一方の面から所定の深さで微細孔を形成し、その後、能動素子内蔵モジュール用ウエハ5Aの反対面を研磨して微細孔を露出させることにより、微細貫通孔32を形成してもよい。この微細貫通孔32の開口径は、1〜50μm、好ましくは5〜30μmの範囲で設定することができる。
Further, in the sensor unit manufacturing method of the present invention, the active element built-in module 5 is manufactured by multi-faceting as in the case of the sensor 2 (FIG. 11C). That is, the active element built-in module wafer 5A is divided into multiple impositions (each imposition portion is indicated by 1A). These fine through holes 32 are formed, and a conductive material is disposed in these fine through holes 32 to form through electrodes 33.
The fine through holes 32 can be formed by, for example, an ICP-RIE method through a mask pattern. Further, the fine through holes 32 can be formed by a sandblast method, a wet etching method, or a femtosecond laser method. Further, a fine hole is formed at a predetermined depth from one surface of the active element built-in module wafer 5A by one of the methods described above, and then the opposite surface of the active element built-in module wafer 5A is polished. The fine through hole 32 may be formed by exposing the fine hole. The opening diameter of the fine through hole 32 can be set in the range of 1 to 50 μm, preferably 5 to 30 μm.

また、微細貫通孔32内への貫通電極33の形成は、例えば、プラズマCVD法等により下地導電薄膜を微細貫通孔32内に形成し、その後、電解フィルドめっきにより、導電金属を析出させることにより行うことができる。これにより、ボイドのない貫通電極33を得ることができる。また、導電性ペーストを微細貫通孔32内に充填することにより貫通電極33を形成することもできる。
次いで、各面付け1A毎に、能動素子45を埋設するための凹部を形成し、この凹部内に能動素子45を埋設する。上記の凹部は、例えば、能動素子内蔵モジュール用ウエハ5A上にマスクパターンを形成し、露出している能動素子内蔵モジュール用ウエハ5Aに対して、ICP−RIE法により形成することができる。また、サンドブラスト法、ウエットエッチング法等によっても形成することができる。凹部の形状、寸法は、埋設する能動素子の形状、寸法に応じて適宜設定することができる。また、能動素子45の埋設は、例えば、接着剤を用いて固着する方法、凹部に能動素子を嵌合する方法等、特に制限はない。
The through electrode 33 is formed in the fine through hole 32 by, for example, forming a base conductive thin film in the fine through hole 32 by a plasma CVD method or the like, and then depositing a conductive metal by electrolytic field plating. It can be carried out. Thereby, the penetration electrode 33 without a void can be obtained. The through electrode 33 can also be formed by filling the fine through hole 32 with a conductive paste.
Next, a recess for embedding the active element 45 is formed for each imposition 1A, and the active element 45 is embedded in the recess. The concave portion can be formed, for example, by an ICP-RIE method on the exposed active element built-in module wafer 5A by forming a mask pattern on the active element built-in module wafer 5A. It can also be formed by sandblasting, wet etching, or the like. The shape and size of the recess can be appropriately set according to the shape and size of the active element to be embedded. The embedding of the active element 45 is not particularly limited, for example, a method of fixing using an adhesive or a method of fitting the active element in the recess.

次いで、能動素子45を埋設した面に配線34を、反対面に配線38を形成し、さらに、両面に酸化珪素、窒化珪素等の絶縁層37,41を形成する。その後、絶縁層37に開口部37aを形成し、この開口部37aに露出している配線34に接続バンプ6を形成する。また、絶縁層41にビア39を形成し、このビア39に接続するように配線40を形成し、配線40の所望の箇所には外部端子としてのはんだバンプ46を形成する。これにより、能動素子内蔵モジュール5が多面付けで作製される。
次いで、接合バンプ6を上記のセンサー2の端子28に接合することにより、多面付けの能動素子内蔵モジュール5と多面付けのセンサー2とを接合する。これにより、多面付けのセンサーユニット1が得られる(図12)。この接合バンプ6を介したセンサー2と能動素子内蔵モジュール5との接合は、上述の図4による説明のように行うことができる。
次いで、多面付けのセンサーユニット1をダイシングすることにより、図1に示されるようなセンサーユニット1が得られる。
Next, the wiring 34 is formed on the surface where the active element 45 is embedded, the wiring 38 is formed on the opposite surface, and insulating layers 37 and 41 such as silicon oxide and silicon nitride are formed on both surfaces. Thereafter, an opening 37a is formed in the insulating layer 37, and the connection bump 6 is formed on the wiring 34 exposed in the opening 37a. In addition, a via 39 is formed in the insulating layer 41, a wiring 40 is formed so as to be connected to the via 39, and a solder bump 46 as an external terminal is formed at a desired location of the wiring 40. As a result, the active element built-in module 5 is manufactured in multiple faces.
Next, the bonding bump 6 is bonded to the terminal 28 of the sensor 2 to bond the multi-sided active element built-in module 5 and the multi-sided sensor 2. Thereby, the sensor unit 1 with multiple impositions is obtained (FIG. 12). Bonding of the sensor 2 and the active element built-in module 5 via the bonding bump 6 can be performed as described above with reference to FIG.
Next, the sensor unit 1 as shown in FIG. 1 is obtained by dicing the multi-sided sensor unit 1.

図13は、図5に示されるセンサーユニット1′を例とした本発明のセンサーユニットの製造方法の一実施形態を示す工程図である。
本発明では、まず、多面付けでセンサー2を作製する。すなわち、シリコン層12(活性層シリコン)、酸化シリコン層13、シリコン層14(基板シリコン)の3層構造を有するSOI(Silicon On Insulator)ウエハ11Aを多面付け(各面付け部を1Aで示す)に区画し、各面付け1A毎に所望の加工を施して、センサー2を多面付けで作製する(図13(A))。このセンサー2は、枠部材21と、枠部材21を貫通する複数の貫通電極27と、この貫通電極27に接続された端子28と、枠部材21から内側方向に突出する複数の梁22と、梁22により支持される錘23と、梁22に配設されたピエゾ抵抗素子16と、このピエゾ抵抗素子16と貫通電極27とを接続する配線18と、この配線18を被覆する保護層19とを有している。この保護層19には、配線18の所望部位が露出するように開口部19aを形成する。また、端子28には、外部端子としてのはんだバンプ29を形成する。この多面付けのセンサー2の作製工程については、後述する。
FIG. 13 is a process diagram showing an embodiment of a method for manufacturing a sensor unit according to the present invention, taking the sensor unit 1 ′ shown in FIG. 5 as an example.
In the present invention, first, the sensor 2 is manufactured by multiple imposition. That is, an SOI (Silicon On Insulator) wafer 11A having a three-layer structure of a silicon layer 12 (active layer silicon), a silicon oxide layer 13, and a silicon layer 14 (substrate silicon) is multi-faced (each facet is indicated by 1A). The sensor 2 is manufactured by multiple imposition by performing desired processing for each imposition 1A (FIG. 13A). The sensor 2 includes a frame member 21, a plurality of through electrodes 27 penetrating the frame member 21, a terminal 28 connected to the through electrode 27, a plurality of beams 22 protruding inward from the frame member 21, A weight 23 supported by the beam 22, a piezoresistive element 16 disposed on the beam 22, a wiring 18 connecting the piezoresistive element 16 and the through electrode 27, and a protective layer 19 covering the wiring 18 have. An opening 19a is formed in the protective layer 19 so that a desired portion of the wiring 18 is exposed. Further, solder bumps 29 as external terminals are formed on the terminals 28. The manufacturing process of the multi-sided sensor 2 will be described later.

また、本発明のセンサーユニットの製造方法では、センサー2と同様に、多面付けで能動素子内蔵モジュール5′を作製する(図13(B))。すなわち、能動素子内蔵モジュール用ウエハ5Aを多面付け(各面付け部を1Aで示す)に区画し、各面付け1A毎に、後工程にて能動素子45を埋設する。その後、この能動素子45を埋設した面に配線34を形成し、さらに、酸化珪素、窒化珪素等の絶縁層37を形成する。この絶縁層37には、配線34の所望部位が露出するように開口部37aを形成し、この開口部37aに露出している配線34に接続バンプ6を形成する。これにより、能動素子内蔵モジュール5′が多面付けで作製される。尚、基板31への能動素子45の埋設は、上述の実施形態と同様とすることができる。   Further, in the method of manufacturing the sensor unit of the present invention, the active element built-in module 5 ′ is manufactured by multi-faceting as in the case of the sensor 2 (FIG. 13B). That is, the active element built-in module wafer 5A is divided into multiple impositions (each imposition portion is indicated by 1A), and an active element 45 is embedded in each subsequent imposition 1A. Thereafter, a wiring 34 is formed on the surface where the active element 45 is embedded, and an insulating layer 37 such as silicon oxide or silicon nitride is further formed. An opening 37a is formed in the insulating layer 37 so that a desired portion of the wiring 34 is exposed, and the connection bump 6 is formed on the wiring 34 exposed in the opening 37a. As a result, the active element built-in module 5 ′ is manufactured with multiple faces. The embedding of the active element 45 in the substrate 31 can be the same as in the above-described embodiment.

次いで、接合バンプ6を上記のセンサー2の配線18に接合することにより、多面付けの能動素子内蔵モジュール5′と多面付けのセンサー2とを接合する。これにより、多面付けのセンサーユニット1′が得られる(図13(C))。この接合バンプ6を介したセンサー2の配線18と能動素子内蔵モジュール5′の配線34との接合は、上述の図5による説明のように行うことができる。
次いで、多面付けのセンサーユニット1′をダイシングすることにより、図1に示されるようなセンサーユニット1′が得られる。
Next, the bonding bump 6 is bonded to the wiring 18 of the sensor 2, thereby bonding the multi-sided active element built-in module 5 ′ and the multi-sided sensor 2. As a result, a multi-sided sensor unit 1 ′ is obtained (FIG. 13C). The connection between the wiring 18 of the sensor 2 and the wiring 34 of the active element built-in module 5 'via the bonding bump 6 can be performed as described above with reference to FIG.
Next, the multi-sided sensor unit 1 'is diced to obtain a sensor unit 1' as shown in FIG.

ここで、多面付けのセンサー2の作製工程の一例を、図14〜図16を参照して説明する。
まず、シリコン層12(活性層シリコン)、酸化シリコン層13、シリコン層14(基板シリコン)の3層構造を有するSOIウエハ11Aに酸化処理を施して、SOIウエハ11Aの両面に酸化珪素層12a,14aを形成し、その後、プラズマCVD法等により窒化珪素層12b、14bを積層する(図14(A))。
次に、シリコン層12(活性層シリコン)上の酸化珪素層12aと窒化珪素層12bの所望部位に抵抗素子形成用の開口部15を形成する(図14(B))。この開口部15の形成は、例えば、窒化珪素層12b上にマスクパターンを形成し、サンドブラスト法、ウエットエッチング法等により行うことができる。
Here, an example of a manufacturing process of the multi-sided sensor 2 will be described with reference to FIGS.
First, an oxidation process is performed on an SOI wafer 11A having a three-layer structure of a silicon layer 12 (active layer silicon), a silicon oxide layer 13, and a silicon layer 14 (substrate silicon), and silicon oxide layers 12a, 12a are formed on both sides of the SOI wafer 11A. 14a is formed, and then silicon nitride layers 12b and 14b are stacked by a plasma CVD method or the like (FIG. 14A).
Next, an opening 15 for forming a resistance element is formed in desired portions of the silicon oxide layer 12a and the silicon nitride layer 12b on the silicon layer 12 (active layer silicon) (FIG. 14B). The opening 15 can be formed, for example, by forming a mask pattern on the silicon nitride layer 12b and performing a sandblast method, a wet etching method, or the like.

次に、両面の窒化珪素層12b,14bを除去し、その後、開口部15に露出するシリコン層12(活性層シリコン)にホウ素等の不純物をイオン注入あるいは熱拡散してP型あるいはN型の拡散層を形成してピエゾ抵抗素子16とする(図14(C))。
次いで、ピエゾ抵抗素子16を被覆するように酸化珪素層12a上に更に酸化珪素層を形成して絶縁層17とし、その後、各ピエゾ抵抗素子16が露出するようにコンタクト孔部17aを絶縁層17に穿設する(図14(D))。このコンタクト孔部17aの形成は、例えば、絶縁層17上にマスクパターンを形成し、サンドブラスト法、ウエットエッチング法等により行うことができる。
Next, the silicon nitride layers 12b and 14b on both sides are removed, and then an impurity such as boron is ion-implanted or thermally diffused into the silicon layer 12 (active layer silicon) exposed in the opening 15 to form P-type or N-type. A diffusion layer is formed to form the piezoresistive element 16 (FIG. 14C).
Next, a silicon oxide layer is further formed on the silicon oxide layer 12a so as to cover the piezoresistive element 16 to form an insulating layer 17, and then the contact holes 17a are formed in the insulating layer 17 so that each piezoresistive element 16 is exposed. (FIG. 14D). The contact hole 17a can be formed, for example, by forming a mask pattern on the insulating layer 17 and using a sandblast method, a wet etching method, or the like.

次に、コンタクト孔部17aに導電材料を充填してビアを形成し、このビアに接続するように、絶縁層17上に配線18を形成する(図15(A))。次いで、配線18を被覆するように保護層19を形成し、また、枠部材21が後工程で形成される部位の所定の複数箇所に微細貫通孔26を形成し、これらの微細貫通孔26に導電材料を配設して貫通電極27とする(図15(B))。保護層19は、例えば、プラズマCVD法で形成された窒化珪素層等であってよい。また、ピエゾ抵抗素子16と上記のビアとの接触抵抗を低減する目的で、熱処理を施してもよい。尚、センサーユニット1′に使用するセンサー2を作製する場合には、配線18の所定部位が露出するように、保護層19に開口部19aを形成する。この開口部19aの形成は、例えば、保護層19上にマスクパターンを形成し、サンドブラスト法、ウエットエッチング法等により行うことができる。   Next, the contact hole 17a is filled with a conductive material to form a via, and a wiring 18 is formed on the insulating layer 17 so as to be connected to the via (FIG. 15A). Next, a protective layer 19 is formed so as to cover the wiring 18, and fine through holes 26 are formed in a predetermined plurality of places where the frame member 21 is formed in a later process. A conductive material is provided to form the through electrode 27 (FIG. 15B). The protective layer 19 may be, for example, a silicon nitride layer formed by a plasma CVD method. Further, heat treatment may be performed for the purpose of reducing the contact resistance between the piezoresistive element 16 and the via. When the sensor 2 used for the sensor unit 1 ′ is manufactured, an opening 19a is formed in the protective layer 19 so that a predetermined portion of the wiring 18 is exposed. The opening 19a can be formed, for example, by forming a mask pattern on the protective layer 19 and using a sand blast method, a wet etching method, or the like.

微細貫通孔26の形成は、例えば、シリコン層14(基板シリコン)側からマスクパターンを介してICP−RIE法により配線18に到達するように行うことができる。また、サンドブラスト法、ウエットエッチング法、フェムト秒レーザ法により微細貫通孔26を形成することもできる。この微細貫通孔26の開口径は、1〜50μm、好ましくは5〜30μmの範囲で設定することができる。
また、微細貫通孔26内への貫通電極27の形成は、例えば、プラズマCVD法等により下地導電薄膜を微細貫通孔26内に形成し、その後、電解フィルドめっきにより、導電金属を析出させることにより行うことができる。これにより、ボイドのない貫通電極27を得ることができる。また、導電性ペーストを微細貫通孔26内に充填することにより貫通電極26を形成することもできる。
The fine through hole 26 can be formed so as to reach the wiring 18 by the ICP-RIE method from the silicon layer 14 (substrate silicon) side through a mask pattern, for example. Further, the fine through hole 26 can be formed by a sandblast method, a wet etching method, or a femtosecond laser method. The opening diameter of the fine through hole 26 can be set in the range of 1 to 50 μm, preferably 5 to 30 μm.
The through electrode 27 is formed in the fine through hole 26 by, for example, forming a base conductive thin film in the fine through hole 26 by plasma CVD or the like, and then depositing a conductive metal by electrolytic field plating. It can be carried out. Thereby, the penetration electrode 27 without a void can be obtained. The through electrode 26 can also be formed by filling the fine through hole 26 with a conductive paste.

尚、微細貫通孔26と貫通電極27の形成は、説明している一連の工程の他の段階で行ってもよい。例えば、シリコン層12(活性層シリコン)、酸化シリコン層13、シリコン層14(基板シリコン)の3層構造を有するSOIウエハ11Aにピエゾ抵抗素子16を形成する前に行なってもよく、あるいは、後述するように枠部材21が形成された後に行ってもよい。   The formation of the fine through hole 26 and the through electrode 27 may be performed at another stage in the series of processes described. For example, it may be performed before the piezoresistive element 16 is formed on the SOI wafer 11A having a three-layer structure of the silicon layer 12 (active layer silicon), the silicon oxide layer 13, and the silicon layer 14 (substrate silicon), or described later. It may be performed after the frame member 21 is formed.

次に、上記の保護層19上に、枠部材21、梁22、錘23を形成するためのレジストパターンを形成し、このレジストパターンを介して保護層19、絶縁層17の所望の部位を除去して、シリコン層12(活性層シリコン)を露出させる。保護層19、絶縁層17の除去は、例えば、プラズマを利用したドライエッチング法であるICP−RIE(Inductively Coupled Plasma − Reactive Ion Etching:誘導結合プラズマ−反応性イオンエッチング)法により行うことができる。次いで、露出しているシリコン層12(活性層シリコン)を、例えば、ディープRIE法等により除去して、図3に示されるように、枠部材21、梁22、錘23を形成する(図15(C))。この状態では、図3の空間領域24(4箇所の領域24A,24B,24C,24D)は未だ形成されておらず、この空間領域24には、酸化シリコン層13が露出している。   Next, a resist pattern for forming the frame member 21, the beam 22 and the weight 23 is formed on the protective layer 19, and desired portions of the protective layer 19 and the insulating layer 17 are removed through the resist pattern. Then, the silicon layer 12 (active layer silicon) is exposed. The protective layer 19 and the insulating layer 17 can be removed by, for example, an ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching) method, which is a dry etching method using plasma. Next, the exposed silicon layer 12 (active layer silicon) is removed by, for example, a deep RIE method or the like to form a frame member 21, a beam 22, and a weight 23 as shown in FIG. 3 (FIG. 15). (C)). In this state, the space region 24 (four regions 24A, 24B, 24C, and 24D) in FIG. 3 is not yet formed, and the silicon oxide layer 13 is exposed in the space region 24.

次に、SOIウエハ11Aのシリコン層14(基板シリコン)に、上述の錘23と保護用蓋部材4との間隙を形成するための凹部14′を形成する(図15(D))。その後、枠部材21と錘23を形成するためのレジストパターンを介して、この凹部14′側からシリコン層14(基板シリコン)を、例えば、ディープRIE法等により除去する(図16(A))。この場合、酸化シリコン層13がエッチングストッパーとして機能する。次いで、露出している酸化シリコン層13を除去し、また、枠部材21に露出している貫通電極27に端子28を形成する(図16(B))。酸化シリコン層13の除去は、例えば、反応性ガスによるドライエッチングにより行うことができる。これにより、シリコン層12(活性層シリコン)からなる梁22が形成され、図2、図3に示されるようなセンサー2が多面付けで得られる。   Next, a recess 14 'for forming a gap between the weight 23 and the protective lid member 4 is formed in the silicon layer 14 (substrate silicon) of the SOI wafer 11A (FIG. 15D). Thereafter, through the resist pattern for forming the frame member 21 and the weight 23, the silicon layer 14 (substrate silicon) is removed from the recess 14 'side by, for example, the deep RIE method (FIG. 16A). . In this case, the silicon oxide layer 13 functions as an etching stopper. Next, the exposed silicon oxide layer 13 is removed, and a terminal 28 is formed on the through electrode 27 exposed on the frame member 21 (FIG. 16B). The removal of the silicon oxide layer 13 can be performed, for example, by dry etching using a reactive gas. Thereby, the beam 22 made of the silicon layer 12 (active layer silicon) is formed, and the sensor 2 as shown in FIG. 2 and FIG.

上述のような本発明のセンサーユニットの製造方法は、ウエハレベルでセンサーと能動素子内蔵モジュールとの接合を行う一括アッセンブリーが可能であり、工程管理が容易で製造コストの低減が可能である。また、接合が、接合バンプを用いたものであり、低温での接合が可能であるため、ピエゾ抵抗素子への熱の影響を阻止することができ、信頼性の高いセンサーユニットの製造が可能となる。
尚、上述のセンサーユニットの製造方法は例示であり、本発明はこれらの実施形態に限定されるものではない。
The manufacturing method of the sensor unit of the present invention as described above can perform batch assembly for bonding the sensor and the active element built-in module at the wafer level, can easily manage the process, and can reduce the manufacturing cost. In addition, since bonding is performed using bonding bumps and bonding at low temperatures is possible, it is possible to prevent the influence of heat on the piezoresistive element and to manufacture a highly reliable sensor unit. Become.
In addition, the manufacturing method of the above-mentioned sensor unit is an illustration, and this invention is not limited to these embodiment.

小型で高信頼性のセンサーユニットが要求される種々の分野において適用できる。   The present invention can be applied in various fields where a small and highly reliable sensor unit is required.

本発明のセンサーユニットの一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of the sensor unit of this invention. 図1に示されるセンサーのシリコン層(基板シリコン)側からの平面図である。It is a top view from the silicon layer (substrate silicon) side of the sensor shown in FIG. 図1に示されるセンサーのシリコン層(活性層シリコン)側からの平面図である。FIG. 2 is a plan view from the silicon layer (active layer silicon) side of the sensor shown in FIG. 1. 接合バンプを介したセンサーの貫通電極と能動素子内蔵モジュールの配線との接合の一例を説明するための部分拡大断面図である。It is a partial expanded sectional view for demonstrating an example of joining of the penetration electrode of a sensor and wiring of an active element built-in module via a joint bump. 本発明のセンサーユニットの他の実施形態を示す概略断面図である。It is a schematic sectional drawing which shows other embodiment of the sensor unit of this invention. 図5に示されるセンサーユニットにおける接合バンプを介したセンサーの配線と能動素子内蔵モジュールの配線との接合の他の例を説明するための部分拡大断面図である。FIG. 6 is a partial enlarged cross-sectional view for explaining another example of joining of sensor wiring and active element built-in module wiring via joint bumps in the sensor unit shown in FIG. 5. 本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図1相当の概略断面図である。It is a schematic sectional drawing equivalent to FIG. 1 which shows the sensor which comprises other embodiment of the sensor unit of this invention. 図7に示されるセンサーのシリコン層(基板シリコン)側からの平面図であり図2に相当する。FIG. 8 is a plan view from the silicon layer (substrate silicon) side of the sensor shown in FIG. 7 and corresponds to FIG. 2. 図7に示されるセンサーのシリコン層(活性層シリコン)側からの平面図であり図3に相当する。FIG. 8 is a plan view from the silicon layer (active layer silicon) side of the sensor shown in FIG. 7 and corresponds to FIG. 3. 本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図3相当の平面図である。It is a top view equivalent to FIG. 3 which shows the sensor which comprises other embodiment of the sensor unit of this invention. 本発明のセンサーユニットの製造方法の一実施形態を示す工程図である。It is process drawing which shows one Embodiment of the manufacturing method of the sensor unit of this invention. 本発明のセンサーユニットの製造方法の一実施形態を示す工程図である。It is process drawing which shows one Embodiment of the manufacturing method of the sensor unit of this invention. 本発明のセンサーユニットの製造方法の他の実施形態を示す工程図である。It is process drawing which shows other embodiment of the manufacturing method of the sensor unit of this invention. 本発明のセンサーユニットの製造方法におけるセンサーの作製例を示す工程図である。It is process drawing which shows the preparation examples of the sensor in the manufacturing method of the sensor unit of this invention. 本発明のセンサーユニットの製造方法におけるセンサーの作製例を示す工程図である。It is process drawing which shows the preparation examples of the sensor in the manufacturing method of the sensor unit of this invention. 本発明のセンサーユニットの製造方法におけるセンサーの作製例を示す工程図である。It is process drawing which shows the preparation examples of the sensor in the manufacturing method of the sensor unit of this invention.

符号の説明Explanation of symbols

1,1′…センサーユニット
2,2′,2″…センサー
5,5′…能動素子内蔵モジュール
6…接合バンプ
11…SOI基板
16…ピエゾ抵抗素子
18…配線
21…枠部材
22…梁
23…錘
27…貫通電極
28…端子
34…配線
45…能動素子
5A…能動素子内蔵モジュール用ウエハ
11A…SOIウエハ
DESCRIPTION OF SYMBOLS 1,1 '... Sensor unit 2, 2', 2 "... Sensor 5, 5 '... Active element built-in module 6 ... Joint bump 11 ... SOI substrate 16 ... Piezoresistive element 18 ... Wiring 21 ... Frame member 22 ... Beam 23 ... Weight 27 ... Penetration electrode 28 ... Terminal 34 ... Wiring 45 ... Active element 5A ... Active element built-in module wafer 11A ... SOI wafer

Claims (7)

ピエゾ抵抗素子を用いたセンサーと、該センサーに接合された能動素子内蔵モジュールとを備え、
前記センサーは、シリコン層/酸化シリコン層/シリコン層の3層構造を有するSOI基板からなり、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有し、前記錘との間に所定の間隙を形成するように前記能動素子内蔵モジュールが前記枠部材に接合され、
前記能動素子内蔵モジュールは、能動素子を内蔵し該能動素子よりも外側の領域に複数の貫通電極を有する基板と、該貫通電極と接続するように前記基板に配設された配線と、を有し、該配線は前記センサーの貫通電極と接合されていることを特徴とするセンサーユニット。
A sensor using a piezoresistive element, and an active element built-in module joined to the sensor,
The sensor is formed of an SOI substrate having a three-layer structure of silicon layer / silicon oxide layer / silicon layer, and includes a frame member, a plurality of through electrodes penetrating the frame member, and a plurality of protrusions projecting inward from the frame member. A beam, a weight supported by the beam, a piezoresistive element disposed on the beam, and a wiring connecting the piezoresistive element and the through electrode, and between the weights The active element built-in module is joined to the frame member so as to form a predetermined gap,
The module with a built-in active element includes a substrate having a built-in active element and having a plurality of through electrodes in a region outside the active element, and wiring disposed on the substrate so as to be connected to the through electrodes. The wiring is joined to the through electrode of the sensor.
ピエゾ抵抗素子を用いたセンサーと、該センサーに接合された能動素子内蔵モジュールとを備え、
前記センサーは、シリコン層/酸化シリコン層/シリコン層の3層構造を有するSOI基板からなり、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有し、
前記能動素子内蔵モジュールは、能動素子を内蔵する基板と、該基板に配設された配線と、を有し、該配線は前記センサーの配線と接合されていることを特徴とするセンサーユニット。
A sensor using a piezoresistive element, and an active element built-in module joined to the sensor,
The sensor is formed of an SOI substrate having a three-layer structure of silicon layer / silicon oxide layer / silicon layer, and includes a frame member, a plurality of through electrodes penetrating the frame member, and a plurality of protrusions projecting inward from the frame member. A beam, a weight supported by the beam, a piezoresistive element disposed on the beam, and a wiring connecting the piezoresistive element and the through electrode,
The active element built-in module includes a substrate in which an active element is embedded, and a wiring disposed on the substrate, and the wiring is joined to a wiring of the sensor.
前記センサーの貫通電極と前記能動素子内蔵モジュールの配線との接合は、接合バンプを介したものであることを特徴とする請求項1に記載のセンサーユニット。   The sensor unit according to claim 1, wherein the through electrode of the sensor and the wiring of the module with a built-in active element are connected via a bonding bump. 前記センサーの配線と前記能動素子内蔵モジュールの配線との接合は、接合バンプを介したものであることを特徴とする請求項2に記載のセンサーユニット。   The sensor unit according to claim 2, wherein the connection between the wiring of the sensor and the wiring of the module with a built-in active element is via a bonding bump. 前記接合バンプは、Au、Sn−Au合金、Sn−Ag合金のいずれかであり、接合バンプを挟持するようにCu/Cr積層、Cu/Ti積層、Al/Cr積層、Al/Ti積層のいずれかの金属層が配設されていることを特徴とする請求項3または請求項4に記載のセンサーユニット。   The bonding bump is any one of Au, Sn—Au alloy, and Sn—Ag alloy, and any one of Cu / Cr laminated, Cu / Ti laminated, Al / Cr laminated, and Al / Ti laminated so as to sandwich the bonded bump. The sensor unit according to claim 3 or 4, wherein the metal layer is disposed. シリコン層/酸化シリコン層/シリコン層の3層構造を有するSOIウエハを多面付けに区画し、各面付け毎に所望の加工を施して、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有するセンサーを多面付けで作製する工程と、
能動素子内蔵モジュール用ウエハを多面付けに区画し、各面付け毎に能動素子を内蔵させ、該能動素子の外側の領域に複数の微細貫通孔を形成し、該微細貫通孔に導電材料を配設して貫通電極とし、該貫通電極に接続した配線を形成して、能動素子内蔵モジュールを多面付けで作製する工程と、
前記センサーの前記錘と前記能動素子内蔵モジュールとの間に所定の間隙が形成されるように、前記能動素子内蔵モジュールの配線と前記センサーの貫通電極とを接合バンプにより接合して、多面付けのセンサーユニットとする工程と、
多面付けのセンサーユニットをダイシングする工程と、を有することを特徴とするセンサーユニットの製造方法。
An SOI wafer having a three-layer structure of silicon layer / silicon oxide layer / silicon layer is partitioned into multiple faces, and a desired processing is performed for each face, and a frame member and a plurality of through electrodes penetrating the frame member A plurality of beams projecting inward from the frame member, a weight supported by the beams, a piezoresistive element disposed on the beam, and a wiring connecting the piezoresistive element and the through electrode And a step of producing a sensor having multiple faces,
The active element built-in module wafer is divided into multiple faces, each face is built with an active element, a plurality of fine through holes are formed in the area outside the active element, and a conductive material is disposed in the fine through holes. Forming a through electrode, forming a wiring connected to the through electrode, and producing an active element built-in module with multiple faces;
The wiring of the module with a built-in active element and the through electrode of the sensor are bonded by a bonding bump so that a predetermined gap is formed between the weight of the sensor and the module with a built-in active element. A process of making a sensor unit;
And a step of dicing the multi-sided sensor unit.
シリコン層/酸化シリコン層/シリコン層の3層構造を有するSOIウエハを多面付けに区画し、各面付け毎に所望の加工を施して、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有するセンサーを多面付けで作製する工程と、
能動素子内蔵モジュール用ウエハを多面付けに区画し、各面付け毎に能動素子を内蔵させるとともに配線を形成して、能動素子内蔵モジュールを多面付けで作製する工程と、
前記能動素子内蔵モジュールの配線と前記センサーの配線とを接合バンプにより接合して、多面付けのセンサーユニットとする工程と、
多面付けのセンサーユニットをダイシングする工程と、を有することを特徴とするセンサーユニットの製造方法。
An SOI wafer having a three-layer structure of silicon layer / silicon oxide layer / silicon layer is partitioned into multiple faces, and a desired processing is performed for each face, and a frame member and a plurality of through electrodes penetrating the frame member A plurality of beams projecting inward from the frame member, a weight supported by the beams, a piezoresistive element disposed on the beam, and a wiring connecting the piezoresistive element and the through electrode And a step of producing a sensor having multiple faces,
Dividing a wafer for an active element built-in module into multiple impositions, incorporating an active element for each imposition and forming a wiring, and producing an active element built-in module by multiple imposition;
Bonding the wiring of the active element built-in module and the wiring of the sensor by a bonding bump to form a multi-sided sensor unit;
And a step of dicing the multi-sided sensor unit.
JP2006232055A 2006-08-29 2006-08-29 Sensor unit and manufacturing method thereof Active JP4967537B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006232055A JP4967537B2 (en) 2006-08-29 2006-08-29 Sensor unit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006232055A JP4967537B2 (en) 2006-08-29 2006-08-29 Sensor unit and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008060135A JP2008060135A (en) 2008-03-13
JP4967537B2 true JP4967537B2 (en) 2012-07-04

Family

ID=39242568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232055A Active JP4967537B2 (en) 2006-08-29 2006-08-29 Sensor unit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4967537B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5108617B2 (en) * 2008-05-13 2012-12-26 大日本印刷株式会社 Acceleration sensor
JP4766143B2 (en) 2008-09-15 2011-09-07 株式会社デンソー Semiconductor device and manufacturing method thereof
WO2011027762A1 (en) * 2009-09-01 2011-03-10 国立大学法人東北大学 Wiring connection method and functional device
JP5742170B2 (en) * 2010-10-22 2015-07-01 大日本印刷株式会社 MEMS device, manufacturing method thereof, and semiconductor device having the same
JP5697535B2 (en) * 2011-05-18 2015-04-08 三菱電機株式会社 Manufacturing method of pressure detecting element
KR101367016B1 (en) * 2011-06-08 2014-02-25 삼성전기주식회사 Inertial Sensor
KR101288372B1 (en) * 2011-09-09 2013-07-22 주식회사 지멤스 Stacked semiconductor package and methods for fabricating the same
JP6002008B2 (en) * 2012-11-19 2016-10-05 富士電機株式会社 Manufacturing method of semiconductor device
US9153510B2 (en) 2013-05-28 2015-10-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP7010314B2 (en) * 2020-02-03 2022-01-26 大日本印刷株式会社 Through Silicon Via Substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345649B2 (en) * 1994-12-07 2002-11-18 日本航空電子工業株式会社 Silicon accelerometer
JP4312631B2 (en) * 2004-03-03 2009-08-12 三菱電機株式会社 Wafer level package structure and manufacturing method thereof, and device divided from wafer level package structure
JP4537793B2 (en) * 2004-07-30 2010-09-08 大日本印刷株式会社 Sensor unit and manufacturing method thereof
JP4542885B2 (en) * 2004-12-22 2010-09-15 Okiセミコンダクタ株式会社 Acceleration sensor and manufacturing method thereof
FI119728B (en) * 2005-11-23 2009-02-27 Vti Technologies Oy Process for manufacturing microelectromechanical component and microelectromechanical component

Also Published As

Publication number Publication date
JP2008060135A (en) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4967537B2 (en) Sensor unit and manufacturing method thereof
KR100907514B1 (en) Sensor device, sensor system and method of manufacturing the same
US8525345B2 (en) Chip package and method for forming the same
JP5493767B2 (en) Sensor unit and manufacturing method thereof
JP4539155B2 (en) Manufacturing method of sensor system
JP4957123B2 (en) Sensor unit and manufacturing method thereof
JPH0367177A (en) Semiconductor acceleration sensor
JP4847686B2 (en) Semiconductor acceleration sensor
JP2007043017A (en) Semiconductor sensor equipment
JP4925275B2 (en) Semiconductor device
US11267697B2 (en) Use of an uncoupling structure for assembling a component having a casing
JP5395412B2 (en) Interposer
JP2010071799A (en) Acceleration sensor and method of manufacturing acceleration sensor
JP2006186357A (en) Sensor device and its manufacturing method
JP4715503B2 (en) Manufacturing method of sensor module
JP2008051686A (en) Sensor unit and manufacturing method therefor
JP5151085B2 (en) Sensor unit and manufacturing method thereof
JP2010027925A (en) Physical quantity sensor, method of manufacturing the same, and physical quantity sensor mounting structure
JP2008241482A (en) Sensor device
US11142453B2 (en) MEMS device stress-reducing structure
JP2010025822A (en) Physical quantity sensor and manufacturing method thereof
JP5672690B2 (en) Sensor unit and manufacturing method thereof
JP2011500343A (en) Multilayer bump structure and manufacturing method thereof
JP5163363B2 (en) Semiconductor sensor device
US8387459B2 (en) MEMS sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4967537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150