JP4961848B2 - Wiring board having a metal post, a method of manufacturing a semiconductor device and a semiconductor device module - Google Patents

Wiring board having a metal post, a method of manufacturing a semiconductor device and a semiconductor device module Download PDF

Info

Publication number
JP4961848B2
JP4961848B2 JP2006162601A JP2006162601A JP4961848B2 JP 4961848 B2 JP4961848 B2 JP 4961848B2 JP 2006162601 A JP2006162601 A JP 2006162601A JP 2006162601 A JP2006162601 A JP 2006162601A JP 4961848 B2 JP4961848 B2 JP 4961848B2
Authority
JP
Japan
Prior art keywords
metal
embodiment
surface
according
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006162601A
Other languages
Japanese (ja)
Other versions
JP2007335464A (en
Inventor
新太郎 山道
健太郎 森
克 菊池
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2006162601A priority Critical patent/JP4961848B2/en
Publication of JP2007335464A publication Critical patent/JP2007335464A/en
Application granted granted Critical
Publication of JP4961848B2 publication Critical patent/JP4961848B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161Physical or chemical etching
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13015Shape in top view comprising protrusions or indentations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13563Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566Both on and outside the bonding interface of the bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board which is high in adhesiveness to resin mold and is provided with a metal post superior in long-term reliability, to provide a semiconductor device using the wiring board provided with the metal post, to provide a semiconductor device module, and to provide a manufacturing method therefor. <P>SOLUTION: The wiring board 101 is provided with a base 10 which is comprised of at least one wiring layer and at least one insulation layer, and a plurality of metal posts 11 provided on one surface of the base 10. In this case, at least one metal post 11 is provided with at least one convex in longitudinally sectional shape, and it is an irregular post, which has at least one concave or one convex in laterally sectional shape at least in a part in the direction of its height. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、金属ポストを有する配線基板、金属ポストを有する配線基板に半導体素子を実装した半導体装置、 及び半導体装置に他の半導体装置を接続した半導体装置モジュールの製造方法に関する。 The present invention is a wiring board having a metal post, the semiconductor device having a semiconductor element mounted on a wiring board having a metal post, and a method of manufacturing a semiconductor device module that is connected to another semiconductor device in a semiconductor device.

近時、電子機器、特に携帯機器分野においては、小型化、軽量化、高機能化及び高性能化がますます強く要求されている。 Recently, electronic devices, particularly in portable equipment field, smaller, lighter, high functionality and high performance has been required more and more strongly. この要求を解決する半導体パッケージの技術として、1個の配線基板上に中央演算処理装置(CPU)、周辺ロジック及びメモリ等、複数個の半導体素子を高密度実装したシステム・イン・パッケージ(SiP)への期待がますます強くなってきている。 As a technique of a semiconductor package to resolve this request, the central processing unit to one of the wiring board (CPU), peripheral logic and memory, high-density mounting the system in package a plurality of semiconductor elements (SiP) I expected to have become more and more strongly.

SiP構造には、小型化及び大容量化の要求に対応するため、実装密度を大幅に向上できる3次元実装技術が求められている。 The SiP structure, corresponding to the size and capacity requirements, a three-dimensional mounting technology packaging density can be greatly improved has been demanded. 例えば、半導体装置内で複数個の半導体素子を積層する構造(以下チップスタック構造という。)は、実装面積の小型化及び組み立てコストの低下等の利点があるが、半導体素子が1個でも機能しない場合、半導体装置全体が不良となる。 For example, structure (. Hereinafter referred chip stack structure) for stacking a plurality of semiconductor elements in a semiconductor device has an advantage such as reduction in size and assembly costs of the mounting area, the semiconductor device does not work even one case, the entire semiconductor device is defective. このため、チップスタック構造では、歩留まり低下の問題を回避することは難しいという問題点がある。 Therefore, the chip stack structure, avoiding the problem of yield loss is a problem that it is difficult. また、半導体素子の積層では、ワイヤーボンディング技術、フリップチップ技術に関わらず、半導体素子の大きさに制限を受けるという問題点もある。 Moreover, in the stack of semiconductor devices, wire bonding techniques, regardless of the flip chip technology, there is a problem that restricted the size of the semiconductor device.

これに対し、半導体素子を搭載した半導体装置を積層する構造(以下パッケージスタック構造という。)は、上記のチップスタック構造の問題点を回避するだけでなく、半導体装置の複数段の積層が可能であること、半導体素子の組み合わせ自由度が高いこと及びメモリ容量変更等に対するプロセスの柔軟度が高いこと等の利点が多い。 In contrast, the structure of laminating a semiconductor device mounted with a semiconductor device (hereinafter referred to as package stack structure.) Not only avoids the problems of the chip stack structure, it can be stacked in a plurality of stages of the semiconductor device lying, advantages such as the high flexibility of the process for the high combined degree of freedom in the semiconductor element and the memory capacity changes and the like is large.

今後、ますます進展するメモリ大容量化の傾向から、SiP構造は、チップスタック構造よりもパッケージスタック構造の方が有利であると考えられている。 In the future, from the tendency of the memory capacity to progress more and more, SiP structure, towards the package stack structure it is believed to be advantageous than the chip stack structure. そこで、配線基板及び配線基板を用いた半導体装置において、パッケージ構造としてパッケージスタック構造のSiPとしての外部端子を設ける要求がなされており、その1つとして金属ポストの形態がある。 Therefore, in the semiconductor device using the wiring board and the wiring board, and providing an external terminal serving as SiP package stack structure request is made as the package structure has the form of a metal post as one.

従来、ウェットエッチングにより支持基板に金属ポストを形成する方法として、支持基板の金属層にエッチングマスクを付与し、エッチングマスクに覆われていない部分をエッチャントにより除去する方法が広く使用されているが、ウェットエッチングの特性であるサイドエッチングにより、形成される金属ポストの支持基板に接する面の口径(以下ボトム径という。)は、その反対面の口径(以下トップ径という。)に比べて大径となる。 As a method of forming a metal post supporting substrate by wet etching, an etching mask is applied to the metal layer of the supporting substrate, a method of removing is widely used by etchant portion which is not covered with the etching mask, the side etching is a characteristic of the wet etching, (. hereinafter referred to bottom diameter) bore surface in contact with the supporting substrate of the metal posts are formed, and the larger diameter than the diameter of the opposite surface (hereinafter referred to as top diameter.) Become. このため、所望の金属ポストを形成するためには、サイドエッチングを考慮した設計をする必要があり、この結果、金属ポストの狭ピッチ化が困難であるという問題点がある。 Therefore, in order to form the desired metal posts, it is necessary to design in consideration of side etching, as a result, there is a problem that metal posts narrower pitch is difficult.

この問題点を解決すべく、サイドエッチングを低減し、高アスペクト比且つ狭ピッチである金属ポストを形成する技術が考案されている。 To solve this problem, to reduce the side etching technique to form a metal post is a high aspect ratio and a narrow pitch has been devised. 例えば、特許文献1に開示された技術は、図40(a)乃至(h)に示すように、絶縁基材40上に形成された被エッチング層42にエッチングレジスト層44をパターン形成し(ステップ1)、エッチングレジスト層44で覆われていない部位の被エッチング層42をエッチング液で一部溶解除去して形成パターンとして残される部分を段丘状に形成し(ステップ2)、被エッチング層42の表面に絶縁性保護膜48を形成し(ステップ3)、上方からこの絶縁性保護膜48の溶解液をスプレーする(ステップ4)。 For example, the technique disclosed in Patent Document 1, as shown in FIG. 40 (a) to (h), the etching resist layer 44 is patterned on the etching layer 42 formed on the insulating substrate 40 (step 1), the portion left of the etched layer 42 of the portion not covered with the etching resist layer 44 as formed pattern by partially dissolving and removing by an etchant to form the terrace shape (step 2), the etched layer 42 the surface to form an insulating protection film 48 (step 3), spraying the solution of the insulating protective film 48 from above (step 4).

これにより、エッチングレジスト層44により保護されることで絶縁性保護膜48の溶解液が塗布されなかった部分、即ち段丘状に形成された被エッチング層42の側面の一部において絶縁性保護膜48が残存し(ステップ5)、これを水洗し、乾燥させることで絶縁性保護膜48の強度を増加させ(ステップ6)、段丘状に形成された被エッチング層42の側面の一部を絶縁性保護膜48で保護した状態で、電界エッチング溶液50に浸漬させ、被エッチング層42に陽極を接続し、陰極板52との間で電界を形成し、電界エッチングを行う(ステップ7)。 Thus, portions solution has not been applied for insulating protective film 48 by being protected by the etching resist layer 44, i.e. insulating protection film in a part of the side surface of the etched layer 42 formed on the terrace shape 48 There remains (step 5), which was washed with water, and dried to increase the strength of the insulating protection film 48 in (step 6), partially insulating sides of the terrace shape is formed in the etched layer 42 in protected state by the protective film 48, is immersed in an electric field etching solution 50, to connect the anode layer to be etched 42 to form an electric field between the cathode plate 52, performs the electric field etching (step 7). これにより、被エッチング層の不要部分を除去して被エッチング層の所定のパターンを形成する(ステップ8)というものである。 Thus, is that by removing the unnecessary portion of the layer to be etched to form a predetermined pattern of the layer to be etched (step 8).

また、特許文献2には、サイドエッチングによる金属板の端面の角の欠けを防ぎ、高密度を要するパターンを形成する方法が開示されている。 Further, Patent Document 2, to prevent chipping of the corners of the end surface of the metal plate due to side etching, a method of forming a pattern requiring a high density is disclosed. 図41(a)乃至(f)は、特許文献2に開示された高密度パターン形成方法を工程順に示す模式的断面図である。 Figure 41 (a) to (f) are schematic cross-sectional view showing a high-density pattern forming method disclosed in Patent Document 2 in order of steps. この技術では、先ず、図41に示すように、金属板61の表裏面を金属薄膜62によって被覆し、この表裏面にフォトレジスト層63を形成し(ステップ1)、フォトレジスト層63を露光現像することによりフォトレジストパターン64を形成し(ステップ2)、金属薄膜62をパターニングし、金属薄膜パターン65を形成する(ステップ3)。 In this technique, first, as shown in FIG. 41, the front and back surfaces of the metal plate 61 covered with a metal thin film 62, the front and back to form a photoresist layer 63 (step 1), exposure and development of the photoresist layer 63 by forming a photoresist pattern 64 (step 2), patterning the metal thin film 62, a metal thin film pattern 65 (step 3).

次に、第1エッチングによって第1の開口部を形成する。 Next, a first opening through the first etching. このとき、金属板61の平坦部分にはフォトレジストパターン64及び金属薄膜パターン65が形成されている(ステップ4)。 At this time, the flat portion of the metal plate 61 has a photoresist pattern 64 and the metal thin film pattern 65 is formed (Step 4). そして、金属板61の表面を電着フォトレジストで被覆し、露光現像することにより、電着フォトレジストパターン66を形成する。 The surface of the metal plate 61 is coated with an electrodeposition photoresist by exposure and development to form a electrodeposition photoresist pattern 66. これによって、第1の開口部の壁面の一部を保護する(ステップ5)。 This protects the part of the wall of the first opening (Step 5). そして、第2エッチングによって金属板61の第1の開口部において、電着フォトレジストパターン66によって保護されていない部分、即ち第1の開口部の底部をエッチングし、レジスト剥離液等によってはフォトレジストパターン64を剥離し、更にエッチング溶液によって金属薄膜パターン65を除去することにより所望の高密度を要するパターンを形成する(ステップ6)というものである。 Then, the first opening of the metal plate 61 by the second etching, portions not protected by the electrodeposited photoresist pattern 66, i.e. the bottom of the first opening is etched, the photoresist by the resist stripping solution or the like peeling off the pattern 64, is that further to form a pattern requiring the desired density by removing the metal thin film pattern 65 by the etching solution (step 6).

また、特許文献3には、金属板の表裏面に開口パターンを有するフォトレジストを付与し、片面毎交互に又は表裏両面を同時にエッチングし、開口部の底部を連通させる技術、及び、金属板の表裏両面に開口パターンを有するフォトレジストを付与し、第1エッチングにより片面又は表裏両面から互いに貫通しない開口部を形成し、片面のみに目詰め材を塗布し、これを硬化させ、他方の面において第2エッチングにより、第1エッチングにより予め形成された開口部と底部で連通させる技術が開示されている。 Further, Patent Document 3, to impart a photoresist having an opening pattern on the front and back surfaces of the metal plate, simultaneously etched on one side each alternating or both surfaces of a technique for communicating the bottom of the opening, and, the metal plate grant photoresist having an opening pattern on both sides, by a first etching to form an opening that does not penetrate each other from one side or both sides, the clogged material is applied only on one side, to cure this, the other surface the second etching, techniques for communicating is disclosed in preformed opening and bottom by the first etching.

図42(a)乃至(i)は、特許文献4に開示された柱状金属体の形成方法を段階的に示す模式的断面図である。 Figure 42 (a) to (i) are schematic sectional views showing a method of forming the columnar metal body disclosed in Patent Document 4 stepwise. 特許文献4に開示された柱状金属体の形成方法は、先ず、両面上に配線層71がパターン形成された基材70の全面に下地導電層72を形成し、更にこの全面を保護金属層73で被覆し、この保護金属層73の全面に柱状金属体80を構成する金属からなる金属層74を形成し(ステップ1)、この金属層74の柱状金属体80を形成する位置に第1マスク層75を形成し、金属層74を部分エッチングして柱状金属体80の上部となる凸部74aを形成する(ステップ2)。 The method of forming the columnar metal body disclosed in Patent Document 4, first, the wiring layers 71 on both surfaces is formed on the entire surface underlying conductive layer 72 of the substrate 70 which is patterned, further the whole surface protective metal layer 73 in coated, the metal layer 74 made of a metal constituting the columnar metal body 80 on the entire surface of the protective metal layer 73 is formed (step 1), the first mask position for forming the pillar-shaped metal body 80 of the metal layer 74 forming a layer 75, to form a projection 74a serving as an upper portion of the pillar-shaped metal body 80 a metal layer 74 is partially etched (step 2). そして、第1マスク層75を除去し(ステップ3)、凸部74a及び凸部74aの周囲の残部金属層74cを一定幅で被覆する第2マスク層76を形成し(ステップ4)、残部金属層74cをエッチングして柱状金属体80の下部74bを形成し(ステップ5)、第2マスク層76を除去し(ステップ6)、被パターン部の保護金属層73をエッチングする(ステップ7)。 The first removing the mask layer 75 (Step 3), forming a second mask layer 76 covering the periphery of the remainder metal layer 74c of the projection 74a and the projection 74a in predetermined width (step 4), the balance metal the layers 74c is etched to form a lower 74b of the columnar metal body 80 (step 5), the second mask layer 76 is removed (step 6), etching the protective metal layer 73 of the pattern part (step 7). そして、柱状金属体80及び露出した配線層71が過度に浸食されないように下地導電層72を除去し(ステップ8)、これにより基材70両面に柱状金属体80を形成するという方法である。 As columnar metal body 80 and the exposed wiring layer 71 is not excessively eroded to remove the underlying conductive layer 72 (Step 8), thereby a method of forming a columnar metal body 80 on both sides substrate 70.

特開平1−188700号公報 JP-1-188700 discloses 特開2005−264282号公報 JP 2005-264282 JP 特開2003−157767号公報 JP 2003-157767 JP 特開2005−285986号公報 JP 2005-285986 JP

しかしながら、上述の従来技術には以下に示すような問題点がある。 However, the above prior art has the following problems. 特許文献1に開示された技術は、被エッチング層をエッチング液で一部溶解除去して形成パターンとして残される部分を段丘状に形成し、被エッチング層の開口部の全面に絶縁性保護膜を形成し、スプレーエッチングにより開口部底部の絶縁性保護膜のみを除去するものであるが、スプレーエッチングでは、エッチャントの液流を微小領域まで制御することが困難であるため、絶縁保護膜の除去が均一にならず、この後の電界エッチングによって均一な形状を有する金属ポストを形成することは難しいという問題点がある。 Disclosed in Patent Document 1 technique, a portion is left as formed pattern by partially dissolving and removing the etched layer in the etching solution is formed on the terrace shape, an insulating protective film on the entire surface of the opening portion of the layer to be etched formed, but is intended to remove only the insulating protective film of an opening bottom by spray etching, the spray etching, it is difficult to control the etchant liquid flow to small areas, the removal of the insulating protective film not uniform, there is a problem that it is difficult to form a metal post having a uniform shape by the electric field etching subsequent. また、サイドエッチング量の制御性が悪いという問題点もある。 The control of the amount of side etching is a problem of poor.

また、特許文献2に開示された技術は、特許文献1の問題点である第1の開口部の壁面における保護膜のばらつきは回避できるが、第1エッチングから第2エッチングまでの工程数が多くなる。 The technique disclosed in Patent Document 2, although the variation in the protective film on the wall surface of the first opening is a problem of Patent Document 1 can be avoided, the number of steps from the first etching to the second etching Become. 高アスペクト比且つ狭ピッチである金属ポストを形成するには、複数回のエッチングが必要になるが、特許文献2に開示された技術によって金属ポストを形成する場合、工程数が多く、現実的なコストでの形成が困難であるという問題点がある。 To form the metal post is a high aspect ratio and a narrow pitch, but require more than one etching, when forming the metal posts by a technique disclosed in Patent Document 2, the number of steps, realistic formation in the cost there is a problem that it is difficult. また、微小領域及び深度の高いエッチングでは、第1の開口部の底部への電着フォトレジスト形成の位置精度及び現像精度を高くできず、開口部壁面に均一な耐エッチング金属膜を形成することは困難であり、サイドエッチングの制御性が悪く、均一な形状を有する金属ポストを形成することは難しいという問題点もある。 Further, in the high micro-region and depth etching, it can not increase the positional accuracy and developing precision electrodeposition photoresist formation on the bottom of the first opening, to form a uniform etching resistant metal film in the opening wall is difficult, control of the side etching is poor, is also a problem that it is difficult to form a metal post having a uniform shape.

また、特許文献3に開示された技術は、金属板の両面からエッチングし、高密度を要する金属パターンを形成するものである。 The technique disclosed in Patent Document 3, by etching from both sides of the metal plate is to form a metal pattern requiring a high density. 特許文献3に開示された技術によって金属ポストを形成する場合、金属板の両面からエッチングする必要があるため、金属板を支持基板として、金属板の片面に絶縁層及び配線層を有する配線基板を形成し、その反対側の面に金属ポストを形成することができず、金属ポストを形成し、これを配線基板に接続する必要があり、接続信頼性が得られず、工程数も増加するという問題点がある。 When forming the metal posts by a technique disclosed in Patent Document 3, since it is necessary to etch from both surfaces of the metal plate, as a support substrate a metal plate, a wiring board having an insulating layer and a wiring layer on one side of the metal plate formed, it is impossible to form the metal posts on the opposite surface, that forms a metal posts, it is necessary to connect it to the circuit board, the connection reliability can not be obtained, also increases the number of steps there is a problem.

更に、特許文献1乃至3に開示された技術によって金属ポストを形成した場合、これらの形状を有する金属ポストを樹脂モールドで埋め込み、この金属ポストを外部端子として機能させる場合、金属ポストと樹脂モールドとの密着強度が悪く、金属ポストと樹脂モールドとの間に隙間が生じた場合、その隙間に水蒸気又は不純物等が侵入し、金属ポスト間が短絡を起こす虞があるという問題点もある。 Furthermore, the case of forming the metal posts by disclosed in Patent Documents 1 to 3 technique, a metal post having these shapes embedded in a resin mold, a case to function metal posts as an external terminal, and a metal post and a resin mold poor adhesion strength is, if the gap is formed between the metal posts and the resin mold, water vapor or impurities from entering into the gap, there is also a problem that there is a risk that between the metal posts causes a short circuit. また、特許文献4に開示された技術は、工程数が多く、現実的なコストでの形成が困難であるという問題点がある。 The technique disclosed in Patent Document 4, the number of steps, the formation of a realistic cost is disadvantageously difficult.

本発明はかかる問題点に鑑みてなされたものであって、樹脂モールドとの密着性が高く、長期信頼性の高い金属ポストを有する配線基板、金属ポストを有する配線基板を用いた半導体装置、 及び半導体装置モジュールの製造方法を提供することを目的とする。 The present invention was made in view of the above problems, high adhesion to the resin molding, the wiring board having a high metal post long-term reliability, the semiconductor device using the wiring board having the metal posts, and and to provide a method of manufacturing a semiconductor device module.

本発明に係る配線基板の製造方法は、金属板の上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体と接する面と反対側の面にエッチング耐性を有する第1のマスクパターンを形成する工程と、前記第1のマスクパターンの開口部から露出した前記金属板をエッチングする第1エッチング工程と、前記第1エッチング工程による前記金属板のサイドエッチングにより生じる前記第1のマスクパターンのマスク傘部の少なくとも一部を前記金属板側に隙間を設けて折り曲げて第2のマスクパターンを形成する工程と、前記第1のマスクパターン及び前記第2のマスクパターンに被覆されていない部分の前記金属板をエッチングして前記基体を露出させて金属ポストを形成す A method for manufacturing a wiring board according to the present invention, a surface in contact with the step of providing a substrate composed of an insulating layer and at least one layer of the wiring layer at least one layer, and the substrate in the metal plate on the metal plate forming a first mask pattern having an etching resistance on the opposite side, a first etching step of etching the metal plate exposed from the opening of the first mask pattern, by the first etching step forming a second mask pattern by bending at least a portion of the mask umbrella portion of the first mask pattern caused by side etching of the metal plate provided with a gap on the metal plate side, the first mask to form a pattern and the second of said metal plate by etching to expose the substrate and the metal posts of the portion not covered with the mask pattern 第2エッチング工程と、前記第1のマスクパターン及び前記第2のマスクパターンを剥離する工程と、を有し、前記金属ポストのうち、前記第2のマスクパターンに被覆された金属ポストはその縦断面形状が少なくとも1個の凸部を有し、前記金属ポストの高さ方向の少なくとも一部でその横断面形状が少なくとも1個の凹部又は凸部を有する異形ポストであることを特徴とする。 A second etching step, the first has a mask pattern and the step of separating the second mask pattern, a, of the metal post, the second metal posts that are coated on the mask pattern that longitudinal surface shape has at least one protrusion, the cross-sectional shape at least part of the height direction of the metal posts, characterized in that a profiled post having at least one concave or convex portion.

従来技術において、サイドエッチングを低減した金属ポストの形成方法は、マスクパターンを形成し、第1エッチングを行った後に、開口部の壁面に再度マスクを形成する必要があったため、最低でも2回のパターニングが必要とであり、材料コストが高く、処理時間が長いという問題点がある。 In the prior art method of forming a metal post with a reduced side-etching, a mask pattern, after the first etching, because it is necessary to form a re-mask on the wall of the opening, at least twice patterning be is required, high material cost, processing time is disadvantageously long. それに対し、本発明に係る配線基板の製造方法は、第1エッチングを行った後、第1エッチングマスクをそのまま使用するか又は第1エッチングによる金属板のサイドエッチングにより生じるマスク傘部を折り曲げて第2エッチングのマスクとして使用するため、マスクのパターニングを1回しか必要とせず、また、新たな材料を使用する必要がないため、低コストで短い処理時間で形成することができる。 In contrast, the manufacturing method of a wiring board according to the present invention, after the first etching, the bent mask umbrella caused by side etching of the metal plate by, or the first etching accept the first etching mask for use as a mask for 2 etching, without patterning of the mask once or required, also a new material since it is not necessary to use, can be formed in a short processing time at low cost.

本発明に係る他の配線基板の製造方法は、金属板の上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体と接する面と反対側の面にエッチング耐性を有する第1のマスクパターンを形成する工程と、前記第1のマスクパターンの開口部から露出した前記金属板をエッチングする第1エッチング工程と、前記第1エッチング工程による前記金属板のサイドエッチングにより生じる前記第1のマスクパターンのマスク傘部の少なくとも一部を前記金属板側に隙間を設けて折り曲げて第2のマスクパターンを形成する工程と、前記第1のマスクパターン及び前記第2のマスクパターンに被覆されていない部分の前記金属板をエッチングする第2エッチング工程と、前記第2のマ Another method for manufacturing a wiring board according to the present invention, contact a step of providing a substrate composed of at least one layer of the wiring layer and at least one layer of the insulating layer on the metal plate, and the base in the metal plate forming a first mask pattern having an etching resistance to a surface opposite to the surface, and a first etching step of etching the metal plate exposed from the opening of the first mask pattern, wherein the first etch forming a second mask pattern at least a portion of the mask umbrella portion of the first mask pattern caused by side etching of the metal plate by step by bending a gap is provided the metal plate side, the first a second etching step of etching the mask pattern and the metal plate of the second mask pattern portions not covered by the said second Ma クパターンを形成する工程及び前記第2エッチング工程を少なくとも2回行い前記第1のマスクパターン及び前記第2のマスクパターンに被覆されていない部分の前記金属板をエッチングして前記基体を露出させて金属ポストを形成する工程と、前記第1のマスクパターン及び前記第2のマスクパターンを剥離する工程と、を有し、前記金属ポストのうち、前記第2のマスクパターンに被覆された金属ポストはその縦断面形状が少なくとも2個の凸部を有し、前記金属ポストの高さ方向の少なくとも一部でその横断面形状が少なくとも1個の凹部又は凸部を有する異形ポストであることを特徴とする。 And the metal plate of step and the second etching step at least twice performed the first mask pattern and the second portion which is not covered by the mask pattern to form a click pattern is etched to expose the substrate forming a metal post, the first has a mask pattern and the step of separating the second mask pattern, a, of the metal post, the second metal posts that are coated on the mask pattern its longitudinal section has at least two protrusions, its cross-sectional shape at least part of the height direction of the metal post and characterized in that the profiled posts having at least one concave or convex portion to.

マスク傘部を金属板側に隙間を設けて折り曲げ第2のマスクパターン形成することで、この隙間に第2エッチングの際にエッチング液が侵入し、この隙間において壁面がエッチングされる。 The mask umbrella portion by forming a second mask pattern bent a gap in the metal plate side, the etching solution penetrates into during the second etching to the gap, the wall is etched in the gap. これにより壁面と第2のマスクパターンとの間に設けられた隙間の数の凹部が形成される。 Thus the wall and the number of the recesses of the gap provided between the second mask pattern is formed.

前記マスク傘部を圧力により前記金属板側に折り曲げることができる。 The mask umbrella can be folded to the metal plate side by the pressure.

また、前記マスク傘部を熱処理により前記金属板側に折り曲げることもできる。 It is also possible to bend the metal plate side by annealing the mask umbrella.

前記第2のマスクパターンは剥離されなくてもよい。 The second mask pattern may not be peeled off.

本発明に係る半導体装置の製造方法は、上述の配線基板の製造方法により製造された配線基板に半導体素子を実装する工程を有することを特徴とする。 The method of manufacturing a semiconductor device according to the present invention is characterized by having a step of mounting a semiconductor element on a wiring substrate manufactured by the manufacturing method of the wiring substrate described above.

また、本発明に係る半導体装置の製造方法は、半導体素子を配線基板の金属ポストを有する面に接続する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂で埋め込む工程と、を有していてもよい。 A method of manufacturing a semiconductor device according to the present invention includes the steps of connecting to the surface having the metal posts of the wiring board to the semiconductor element, and a step of embedding the said metal post the semiconductor element individually or simultaneously resin it may have.

また、金属板の上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記半導体素子を搭載する箇所に開口部を設けて前記基体を露出させる工程と、前記開口部から露出した前記基体に前記半導体素子を搭載する工程と、前記金属板に金属ポストを形成する工程と、前記金属ポストと前記半導体素子を個別に又は同時に樹脂で埋め込む工程と、を有していてもよい。 Further, at least one layer of the wiring layer and a step of providing a substrate composed of at least one layer of the insulating layer, the substrate provided with the opening at a position for mounting the semiconductor element on the metal plate on the metal plate exposing a, a step of mounting the semiconductor element to the substrate which is exposed from the opening portion, forming a metal post on the metal plate, the said metal post the semiconductor element individually or simultaneously resin burying, it may have.

半導体素子を配線基板の金属ポストを有する面と反対側の面に接続する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂で埋め込む工程と、を有していてもよい。 A step of connecting the semiconductor element on the surface opposite to the surface having the metal posts of the wiring substrate, burying the said metal post the semiconductor element individually or simultaneously resin may have.

金属板の上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体側に半導体素子を搭載する工程と、前記金属板をエッチングすることにより金属ポストを形成する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂モールドで埋め込む工程と、を有していてもよい。 Etching a step of providing a substrate composed of at least one layer of the wiring layer and at least one layer of the insulating layer on the metal plate, mounting a semiconductor element on the substrate side of the metal plate, the metal plate the metal post forming, burying the said metal post the semiconductor element individually or simultaneously resin molding, it may have by.

前記半導体素子を、前記基体の両面に実装することもできる。 The semiconductor device can be mounted on both sides of the substrate.

本発明に係る半導体装置モジュールの製造方法は、上述の半導体装置の製造方法により作製された複数個の半導体装置を、少なくとも1個の異形ポストを含む金属ポストを他の半導体装置との接続部として使用し、積層することを特徴とする。 The manufacturing method of a semiconductor device module according to the present invention, a plurality of semiconductor devices manufactured by the manufacturing method of the semiconductor device described above, the metal posts including at least one profiled post as a connecting portion with the other semiconductor device use, characterized by laminating.

本発明によれば、少なくとも1個の金属ポストが、その縦断面形状が少なくとも1個の凸部を有し、高さ方向の少なくとも一部でその横断面形状が少なくとも1個の凹部又は凸部を有する異形ポストであることにより、樹脂モールドとの接触面積を増大させることができる。 According to the present invention, at least one metal posts, the longitudinal section has at least one protrusion, the cross-sectional shape at least part of the height direction at least one concave or convex portion by a profiled posts having, it can increase the contact area with the resin mold. これによって、金属ポストと樹脂モールドとの密着強度が向上し、金属ポストと樹脂モールドとの間に隙間が生じる可能性が低くなり、これにより配線基板の長期接続信頼性が向上する。 This improves the adhesion strength between the metal posts and the resin mold, the lower the possibility of a gap between the metal posts and the resin mold, thereby prolonged connection reliability of the wiring board is improved. 更に、異形ポストが、その縦断面形状が少なくとも1個の凸部を有していることで、この凸部の上下に存在する凹部が応力分配として機能し、他の配線基板等と接する異形ポスト先端部、即ち異形ポスト上面及び基体と接する異形ポスト下面における接続点に応力が集中することを防ぎ、樹脂モールドとの応力を緩和し、高い信頼性を得ることができる。 Furthermore, profiled post, that longitudinal section thereof has at least one convex portion, profiled post recesses present above and below the convex portion functions as a stress distribution, which is in contact with another wiring board or the like tip, i.e. prevents the stress to the connection point of the profiled post bottom surface touching the profiled post top and base are concentrated, to relieve stress between the resin mold, it is possible to obtain high reliability.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. 先ず、本発明の第1実施形態について説明する。 First, a description will be given of a first embodiment of the present invention. 図1(a)は、本実施形態に係る配線基板101を示す模式的断面図、図1(b)は図1(a)におけるA−A線断面図、図2(a)乃至(c)は、金属ポスト11の側面の凸部の口径(以下凸部径a という。)と金属ポスト11が基体10に接する面(以下金属ポスト11下面という。)における金属ポスト11の口径(以下金属ポスト11下面径a という。)との関係を示す模式的断面図、図3(a)乃至(c)は、金属ポスト11の先端面(以下金属ポスト11上面という。)から金属ポスト11の側面の凸部までの距離cと金属ポスト11の側面の凸部から金属ポスト11下面までの距離dとの関係を示す模式的断面図、図4(a)乃至(g)は、本実施形態に係る配線基板101の製造方法の一例を工程順に示す模式的断面 1 (a) is a schematic sectional view showing a wiring substrate 101 according to this embodiment, FIG. 1 (b) a sectional view along line A-A in FIG. 1 (a), FIGS. 2 (a) to (c) the diameter of the convex portion of the side surfaces of the metal posts 11 (hereinafter referred to as protrusion diameter a 2.) and the metal post 11 is the diameter of the metal posts 11 in the surface in contact with the substrate 10 (hereinafter metal posts 11 lower surface called.) (hereinafter metal that post 11 lower surface diameter a 4.) and the schematic cross-sectional view showing the relationship between, FIGS. 3 (a) to (c), the tip surface of the metal post 11 (hereinafter referred to as metal posts 11 top.) from the metal post 11 schematic cross-sectional view showing the relationship between the distance d to the metal posts 11 from a lower surface projecting portion of the side surface of the distance c and the metal posts 11 to the convex portion of the side surface, FIGS. 4 (a) to (g), the present embodiment schematic cross-section showing an example of a manufacturing method of the wiring substrate 101 according to the order of steps 、図5(a)乃至(c)は、耐エッチングマスクの形成方法の一例を工程順に示す模式的断面図、図6(a)乃至(d)は、耐エッチングマスクの形成方法の他の例を工程順に示す模式的断面図、図7(a)は、第1エッチング後の配線基板101の模式的断面図及びその上面図、図7(b)及び(c)は、金属ポスト中間体27の壁面29と耐エッチングマスク傘部25との間に隙間を設けた状態で追従させる例を示す模式的断面図及び上面図、図8(a)は、金属ポスト11の模式的平断面図、図8(b)は、金属ポスト11の一例を示す上面図である。 , FIGS. 5 (a) to (c) are other examples of schematic cross-sectional view, FIGS. 6 (a) to (d) are the method of forming the anti-etching mask showing one example of a method of forming anti-etching mask in the order of steps schematic cross-sectional views sequentially showing the steps of FIG. 7 (a), a schematic cross-sectional view and a top view of the wiring substrate 101 after the first etching, and FIG. 7 (b) and (c), the metal posts intermediate 27 schematic cross-sectional view and a top view showing an example to follow in a state in which a gap is provided between the wall 29 and the anti-etching mask umbrella portion 25 of FIG. 8 (a), a schematic cross-sectional plan view of the metal posts 11, 8 (b) is a top view showing an example of the metal posts 11. ここで、平断面とは、金属ポスト11の任意の高さにおいて、金属ポスト11の上下面に平行な面における金属ポスト11の断面の外形輪郭のことである。 Here, the plane cross section at any height of the metal posts 11, is that the outer contour of the cross section of the metal posts 11 in a plane parallel to the upper and lower surfaces of the metal posts 11.

図1に示すように、本実施形態に係る配線基板101は、少なくとも1層の絶縁層(図示せず)と少なくとも1層の配線層(図示せず)とから構成される基体10の片面に複数個の円柱状の金属ポスト11が形成されることで構成されている。 As shown in FIG. 1, a wiring substrate 101 according to this embodiment, on one surface of the formed body 10 from at least one insulating layer (not shown) interconnect at least one layer (not shown) is constituted by a plurality of cylindrical metal posts 11 are formed. 金属ポスト11は、外部の素子と接続する機能を有しており、少なくとも1個の金属ポスト11は、その縦断面形状が1個の凸部を有し、高さ方向の一部でその横断面形状が2個の凹部を有する異形ポストである。 Metal post 11 has a function of connecting to an external device, at least one of the metal posts 11 has its longitudinal section is one of the protrusions, the transverse part of the height direction surface shapes are irregular post with two recesses.

金属ポスト11は、例えば、その材質に、銅、アルミニウム、ニッケル、ステンレス鋼、鉄、マグネシウム及び亜鉛からなる群から選択された少なくとも1種類の金属、又はこれらを主成分とする合金を使用することができる。 Metal posts 11 may, for example, on the material, copper, aluminum, the use of nickel, stainless steel, iron, at least one metal selected from the group consisting of magnesium and zinc, or these as a main component an alloy can. 特に、電気抵抗値及びコストの観点から、その材質は銅であることが望ましい。 In particular, from the viewpoint of electrical resistance and cost, it is desirable that the material is copper. 金属ポスト11の高さは、例えば、10乃至1000μmにすることができ、金属ポスト11の配置ピッチは、例えば50乃至1000μmにすることができる。 The height of the metal posts 11 may, for example, can be 10 to 1000 .mu.m, the arrangement pitch of the metal posts 11 may be, for example, 50 to 1000 .mu.m. 図1(b)に示すように、図1(a)に示す配線基板101の底面の外縁部には、金属ポスト11が1列に配置されている。 As shown in FIG. 1 (b), the outer edge of the bottom surface of the wiring substrate 101 shown in FIG. 1 (a), the metal posts 11 are arranged in a row.

図2に示すように、金属ポスト11が、その縦断面形状で有する凸部径a 及び下面径a は自由に設定することができる。 As shown in FIG. 2, the metal posts 11, protrusion diameter a 2 and the lower surface diameter a 4 having in its longitudinal section can be freely set. 図2(a)には、金属ポスト11の凸部径a と下面径a とが等しい例(a =a )、図2(b)には、金属ポスト11の凸部径a が下面径a より大きい例(a >a )、図2(c)には、金属ポスト11の凸部径a が下面径a より小さい例(a <a )を示す。 In FIG. 2 (a), examples and protrusion diameter a 2 and the lower surface diameter a 4 equal metal posts 11 (a 2 = a 4), in FIG. 2 (b), protrusion diameter a of the metal posts 11 2 is a lower surface diameter a 4 greater than example (a 2> a 4), in FIG. 2 (c), protrusion diameter a 2 of the metal posts 11 to the lower surface diameter a 4 smaller examples (a 2 <a 4) show. また、金属ポスト11の上面径、凸部径a 及び下面径a の関係も自由に設定することができる。 Further, it is possible to the upper surface diameter of the metal posts 11, the relationship of the convex portion diameter a 2 and the lower surface diameter a 4 freely set.

また、図3に示すように、金属ポスト11上面から凸部までの距離c及び凸部から金属ポスト11下面までの距離dも自由に設定することができる。 Further, as shown in FIG. 3, even if the distance d from the distance c and the convex portion of the metal posts 11 top surface to the convex portion to the metal post 11 lower surface can be freely set. 図3(a)には、金属ポスト11上面から凸部までの距離cと凸部から金属ポスト11下面までの距離dが等しい例(c=d)、図3(b)には、金属ポスト11上面から凸部までの距離cが凸部から金属ポスト11下面までの距離dよりも小さい例(c<d)、図3(c)には、金属ポスト11上面から凸部までの距離cが凸部から金属ポスト11下面までの距離dよりも大きい例(c>d)を示す。 The FIG. 3 (a), the distance d is equal to an example from the distance c and the convex portion of the metal post 11 upper surface to the convex portion to the metal post 11 lower surface (c = d), in FIG. 3 (b), the metal posts 11 cases distance c from the upper surface to the convex portion is smaller than the distance d from the convex portion to the metal post 11 lower surface (c <d), in FIG. 3 (c), the distance c from the metal post 11 upper surface to a convex portion There exhibit large example (c> d) than the distance d from the convex portion to the metal post 11 lower surface.

次に、上述の如く構成された本実施形態に係る配線基板101の動作について説明する。 Next, the operation of the wiring substrate 101 according to this embodiment configured as described above. 例えば、図2(b)に示すように、凸部径a を金属ポスト11下面径a より大きく、即ち金属ポスト11下面径a を凸部径a よりも小さく形成することで、金属ポスト11の狭ピッチ化に対応することができる。 For example, as shown in FIG. 2 (b), the convex portion diameter a 2 greater than the metal posts 11 lower surface diameter a 4, i.e. the metal post 11 by a lower surface diameter a 4 to form smaller than the protrusion diameter a 2, it is possible to cope with a narrow pitch of the metal post 11. また、図2(c)に示すように、凸部径a を金属ポスト11下面径a より小さく、即ち金属ポスト11下面径a を凸部径a よりも大きく形成することで、金属ポスト11と基体10との密着力を向上させることができる。 Further, as shown in FIG. 2 (c), the convex portion diameter a 2 smaller than the metal posts 11 lower surface diameter a 4, i.e. the metal post 11 by a lower surface diameter a 4 to form larger than the protrusion diameter a 2, it is possible to improve the adhesion between the metal posts 11 and the substrate 10.

また、図3(b)に示すように、金属ポスト11の凸部を金属ポスト11の上面に近い方に設けることで、金属ポスト11と金属ポスト11の上面に接続される他の配線基板又は半導体装置との応力よりも、金属ポスト11と基体10との応力をより緩和することができる。 Further, as shown in FIG. 3 (b), by providing the convex portion of the metal post 11 closer to the upper surface of the metal posts 11, another wiring substrate or which is connected to the upper surface of the metal posts 11 and metal post 11 than the stress of the semiconductor device can be further relaxed stress between the metal posts 11 and the substrate 10. また、図3(c)に示すように、金属ポスト11の凸部を金属ポスト11の下面に近い方に設けることで、金属ポスト11と基体10との応力よりも、金属ポスト11と金属ポスト11の上面に接続される他の配線基板又は半導体装置との応力をより緩和することができる。 Further, as shown in FIG. 3 (c), by providing the convex portion of the metal post 11 closer to the lower surface of the metal posts 11, than the stress of the metal posts 11 and the substrate 10, the metal post 11 and the metal posts another wiring board or stress between the semiconductor device connected to the top surface 11 can be further relaxed.

また、金属ポスト11と、この後の工程において金属ポスト11の外周に埋め込まれる樹脂モールドとの密着性は金属ポスト11の表面積に依存するため、金属ポスト11が、その縦断面形状で有する凸部の大きさ及び高さ方向の一部でその横断面形状が有する凹部の大きさ、個数等を調整することで、この密着性を更に向上させることができる。 Further, the metal post 11, because adhesion to the resin mold to be embedded in the outer periphery of the metal posts 11 in a step after this depends on the surface area of ​​the metal posts 11, metal post 11, a convex portion having at its longitudinal section the size and height direction of the part by the size of the recess having its cross-sectional shape of, by adjusting the number or the like, the adhesiveness can be further improved.

次に、本実施形態に係る配線基板101の製造方法について説明する。 Next, a method for manufacturing the wiring substrate 101 according to this embodiment. 図4に示すように、先ず、金属板として支持基板24を用意し、必要に応じてウェット洗浄、ドライ洗浄、平坦化及び粗化等の処理を施す(ステップ1)。 As shown in FIG. 4, first, providing a supporting substrate 24 as a metal plate, wet cleaning if necessary, dry-cleaning, the processing such as planarization and roughened subjecting (Step 1). 支持基板24は、エッチングを施し、最終的に金属ポスト11として機能させるため、例えば、銅、アルミニウム、ニッケル、ステンレス鋼、鉄、マグネシウム及び亜鉛からなる群から選択された少なくとも1種の金属、又はこれらを主成分とする合金を使用することが望ましい。 Supporting substrate 24 is subjected to etching, in order to ultimately function as a metal post 11, for example, copper, aluminum, nickel, stainless steel, iron, at least one metal selected from the group consisting of magnesium and zinc, or it is desirable to use them as a main component alloy. 特に、電気抵抗値及びコストの観点から、銅を選択することが望ましい。 In particular, from the viewpoint of electrical resistance and cost, it is desirable to select the copper. 本実施形態においては、例えば、大きさ100mm角、厚さ250μm及び500μmの銅合金板(神戸製鋼:KFCシリーズ)を使用することができる。 In the present embodiment, for example, the size of 100mm square and a thickness of 250μm and 500μm copper alloy (Kobe Steel: KFC Series) may be used.

次に、支持基板24上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体10を以下の方法によって形成する。 Then formed by the following method consists substrate 10 from the wiring layer at least one layer on the support substrate 24 and at least one layer of the insulating layer. 先ず、支持基板24上に、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により配線層を形成する。 First, on the support substrate 24, for example, a subtractive method to form a wiring layer by the semi-additive method or a full additive method or the like. サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望の配線パターンを得る方法である。 Subtractive method, a resist is formed in a desired pattern on a copper foil provided on a substrate, an unnecessary copper foil after etching is a method of obtaining a desired wiring pattern by removing the resist. セミアディティブ法は、無電解めっき法、スパッタ法又はCVD(Chemical Vapor Deposition)法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法により金属を析出させ、レジストを除去した後に給電層をエッチングして除去し、所望の配線パターンを得る方法である。 Semi-additive method, an electroless plating method to form a power supply layer by sputtering or CVD (Chemical Vapor Deposition) method or the like, to form an opening resist in a desired pattern, a metal by electrolytic plating in the resist opening to precipitate, a feeding layer after removal of the resist is removed by etching, a method of obtaining a desired wiring pattern. また、フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化させ、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。 Further, full-additive method, after adsorbing the electroless plating catalyst on the substrate, the resist in a pattern is formed, the resist was activate the catalyst while leaving the insulating film by electroless plating of the insulating film a method of obtaining a desired wiring pattern by depositing a metal in the openings. 配線層は、例えば、銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも1種の金属、又はこれらを主成分とする合金を使用することができ、特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。 Wiring layers, for example, copper, silver, gold, may be used nickel, at least one metal selected from the group consisting of aluminum and palladium, or those of the main component alloy, in particular, electrical resistance and it is preferably formed of copper from the viewpoint of cost.

次に、配線層上に絶縁層を積層させる。 Next, the laminated insulating layer on the wiring layer. 絶縁層は、例えば感光性又は非感光性の有機材料で形成することができ、有機材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)又はポリノルボルネン樹脂等、若しくはガラスクロス又はアラミド繊維等で形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB、PBO又はポリノルボルネン樹脂等を含浸させた材料を使用することができる。 Insulating layer may be formed, for example, a photosensitive or non-photosensitive organic material, the organic material, for example, epoxy resins, epoxy acrylate resins, urethane acrylate resins, polyester resins, phenolic resins, polyimide resins, BCB ( benzocyclobutene), PBO (polybenzoxazole), or polynorbornene resin, or a glass cloth or aramid formed by fibers woven or nonwoven epoxy resins, epoxy acrylate resins, urethane acrylate resins, polyester resins, phenol resin, polyimide resin, BCB it can be a material impregnated with PBO or polynorbornene resin.

次に絶縁層内にビアを設けるため、絶縁層に開口部を形成する。 Since then provided via in the insulating layer to form openings in the insulating layer. 絶縁層をパターン解像度が高い感光性の有機材料で形成した場合、ビアを設ける絶縁層の開口部は、フォトリソグラフィー法により形成することができ、この開口部内に銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも1種の金属、又はこれらを主成分とする合金を、電解めっき、無電解めっき、印刷法又は溶融金属吸引法等の方法によって充填させることでビアを設けることができる。 When forming the insulating layer pattern resolution with high photosensitive organic material, the openings of the insulating layer providing the vias can be formed by photolithography, copper in the opening portion, silver, gold, nickel, aluminum and at least one metal selected from the group consisting of palladium, or these as a main component alloy, electrolytic plating, electroless plating, providing vias be filled by a method such as printing or molten metal suction method be able to. また、絶縁層を非感光性の有機材料又はパターン解像度が低い感光性の有機材料で形成した場合、ビアを設ける絶縁層の開口部は、レーザー加工法、ドライエッチング法又はプラズマ法により形成することができ、この開口部内に銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも1種の金属、又はこれらを主成分とする合金を、電解めっき、無電解めっき又は溶融金属吸引法等の方法によって充填させることでビアを設けることができる。 Also, when forming the insulating layer in the non-photosensitive organic material or pattern resolution is low photosensitive organic material, the openings of the insulating layer providing the vias, laser processing, be formed by a dry etching method or a plasma method It can be copper in the opening portion, silver, gold, nickel, at least one metal selected from the group consisting of aluminum and palladium, or those of the main component alloy, electrolytic plating, electroless plating or molten metal it can be provided via in be filled by the method of the suction method. また、ビアを形成する位置に予め通電用のポストを形成した後に絶縁層を形成し、研磨により絶縁層の表面を削って通電用ポストを露出させてビアを形成することもできる。 Further, an insulating layer is formed after forming the advance posts for energizing the position for forming a via to expose a current-carrying posts by scraping the surface of the insulating layer by polishing can also be formed via. この方法によれば、絶縁層に開口部を設けずにビアを形成することができる。 According to this method, it is possible to form the vias without providing an opening in the insulating layer.

さらにビアと支持基板24上に形成された配線とを、ビアを介して電気的に接続するため、ビアが設けられた絶縁層上に、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により配線層を形成する。 Further a wiring formed on a via the supporting substrate 24 on, for electrical connection through the via, the via is provided an insulating layer, for example, subtractive method, semi-additive method or a full additive method or the like forming a wiring layer by.

以上の工程を少なくとも1回行うことで、支持基板24上に、少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体10が形成される(ステップ2)。 The above steps by performing at least once, on the support substrate 24, and base 10 and at least one layer of the wiring layer and at least one layer of the insulating layer is formed (Step 2).

次に、支持基板24の基体10と接する面の反対側の面に、皮膜として、少なくとも1種類の有機材料又は少なくとも1種類の支持基板24の金属材料とは異なる金属材料を、金属ポスト11を設ける所望の位置に0.01乃至100μmの厚さで円形のパターンを形成することによって第1のマスクパターンとして耐エッチングマスク18を設ける(ステップ3)。 Next, the surface opposite to the surface in contact with the base 10 of the support substrate 24, as a film, a metal material different from the at least one organic material or at least one metal material of the support substrate 24, the metal post 11 providing anti-etching mask 18 as a first mask pattern by forming a circular pattern with a thickness of 0.01 to 100μm at a desired position provided (step 3).

図5(a)乃至(c)に示すように、耐エッチングマスク18を有機材料によって形成する場合、支持基板24の基体10と接する面の反対側の面に、有機材料が液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、また、有機材料がドライフィルムであれば、ラミネート法等により積層し(ステップ3a )、有機材料を積層後、乾燥等の処理により、有機材料を硬化させ、有機材料が感光性であればフォトプロセス等により、有機材料が非感光性であればレーザー加工法等により、金属ポスト11を設ける所望の位置に円形の耐エッチングマスク18aを形成する(ステップ3)。 As shown in FIG. 5 (a) to (c), when forming the anti-etching mask 18 by an organic material, on the opposite side of the surface in contact with the base 10 of the support substrate 24, as long as it is an organic material liquid, spin coating, die coating, and laminated by a curtain coating method or a printing method, etc., and, if the organic material is a dry film was laminated by lamination method (step 3a 1), after stacking the organic material, such as drying the process, the organic material is cured by photo process or the like as long as it is an organic material is photosensitive, by laser processing method or the like as long as it is an organic material is a non-photosensitive, circular etch resistant in the desired position where the metal posts 11 forming a mask 18a (step 3).

図6(a)乃至(d)に示すように、耐エッチングマスク18を金属材料によって形成する場合、支持基板24の基体10と接する面の反対側の面に、めっきレジスト28を積層する(ステップ3b )。 As shown in FIG. 6 (a) to (d), when forming the anti-etching mask 18 of a metal material, the surface opposite the surface in contact with the base 10 of the support substrate 24, laminating a plating resist 28 (step 3b 1). このとき、めっきレジスト28が液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、めっきレジスト28がドライフィルムであればラミネート法等により積層することができる。 At this time, if the plating resist 28 is liquid, spin coating, die coating, and laminated by a curtain coating method or a printing method, a plating resist 28 can be laminated by a lamination method or the like as long as the dry film. めっきレジスト28を積層後、乾燥等の処理により、めっきレジスト28を硬化させ、めっきレジスト28が感光性であればフォトプロセス等により、めっきレジスト28が非感光性であればレーザー加工法等により、金属ポスト11を設ける所望の位置にめっきレジスト28の開口部を円形に設ける(ステップ3b )。 After lamination the plating resist 28, the processing such as drying, a plating resist 28 is cured by photo process or the like as long as the plating resist 28 is photosensitive, the plating resist 28 by laser processing method or the like as long as non-photosensitive, the opening of the plating resist 28 at a desired position where the metal posts 11 provided on the circle (step 3b 2). その後、めっきレジスト28の開口部に電解めっき法又は無電解めっき法により、支持基板24とは異なる金属材料を析出させ、めっきレジスト28を除去することにより、耐エッチングマスク18bが金属ポスト11を設ける所望の位置に形成される(ステップ3)。 Then, by electrolytic plating or electroless plating in the openings of the plating resist 28, is deposited a metal material different from the supporting substrate 24, by removing the plating resist 28, etching-resistant mask 18b is providing the metal posts 11 is formed at a desired position (step 3). また、支持基板24上に金属材料を設け、この金属材料上の、金属ポスト11を設ける位置以外に保護膜を形成し、不要な金属材料をエッチングした後に、保護膜を剥離して金属ポスト11を設ける所望の位置に耐エッチングマスク18bを設けることもできる。 Also, a metal material formed on a supporting substrate 24, this on the metal material to form a protective film in addition to a position providing the metal posts 11, the unnecessary metal material after etching, the metal posts 11 by separating the protective film may also be provided anti-etching mask 18b at a desired position where the.

具体的には、例えば、めっきレジスト28に感光性の液状めっきレジスト(東京応化工業:PMER P−LA900)を使用し、スピンコート法によりめっきレジスト28を支持基板24に塗布し、フォトリソグラフィー法によりめっきレジスト28に円形の開口部を設け、電解めっき法によりめっきレジスト28の開口部にニッケルを、厚さ10μmでめっきすることにより、金属材料による耐エッチングマスク18bを形成することができる。 Specifically, for example, a photosensitive liquid plating resist in the plating resist 28 (Tokyo Ohka Kogyo: PMER P-LA900) using, coated with a plating resist 28 on the supporting substrate 24 by spin coating, by photolithography provided a circular opening in the plating resist 28, the nickel in the openings of the plating resist 28 by electrolytic plating, by plating with a thickness of 10 [mu] m, it is possible to form the anti-etching mask 18b by the metal material.

次に、耐エッチングマスク18を保護膜として、エッチング液によって支持基板24を第1エッチングする。 Then, as the protective film etching resistant mask 18 is first etched the support substrate 24 by an etching solution. エッチング方法は、ディップ法又はスプレー法によって行うことができる。 The etching method can be carried out by dipping or spraying. 具体的には、例えば、アンモニアを主成分とするアルカリ銅エッチング液(メルテックス:エープロセス)を使用し、スプレーエッチング法により第1エッチングを行うことができる。 Specifically, for example, an alkali copper etching solution mainly composed of ammonia (Meltex: er process) using, it is possible to perform the first etching by spray etching. 支持基板24の第1エッチングの際、基体10が露出するまでエッチングを行うのではなく、基体10が露出する前にエッチングを止めることにより金属ポスト中間体27を形成する。 During the first etching of the supporting substrate 24, instead of performing etching until the substrate 10 is exposed, to form the metal posts Intermediate 27 by stopping the etching before the substrate 10 is exposed. このとき、第1エッチングによる支持基板24のサイドエッチングにより、耐エッチングマスク18の端部においては支持基板24が除去され、これにより耐エッチングマスク傘部25が形成される(ステップ4)。 At this time, the side etching of the supporting substrate 24 by the first etching, at the end of the anti-etching mask 18 supporting substrate 24 is removed, thereby etching resistant mask the umbrella portion 25 is formed (Step 4). このとき、耐エッチングマスク傘部25の形状は円形であり、第1エッチングによって得られる金属ポスト中間体27の耐エッチングマスク傘部25と接する面の形状、即ち金属ポスト中間体27の上面の形状は、耐エッチングマスク傘部25の相似形であるため、図7(a)に示すように円形である。 At this time, the shape of the etching-resistant mask umbrella 25 is circular, the shape of the surface in contact with the anti-etching mask umbrella portion 25 of the metal posts intermediate 27 obtained by the first etching, i.e. the shape of the upper surface of the metal posts Intermediate 27 are the similar shape of the etching-resistant mask umbrella 25 is circular as shown in Figure 7 (a).

次に、耐エッチングマスク傘部25の少なくとも1個を、金属ポスト中間体27の壁面29に追従させることにより、第2のマスクパターンとして耐エッチングマスク25aを形成する。 Then, at least one etch resistant mask umbrella 25, by following the wall 29 of the metal posts Intermediate 27, to form the anti-etching mask 25a as a second mask pattern. ここで、追従させるとは、折り曲げ可能である耐エッチングマスク傘部25を金属ポスト中間体27の壁面29側に折り曲げ、壁面29に接触させることである。 Here, to follow, the anti-etching mask umbrella portion 25 is bendable bending the wall surface 29 side of the metal post intermediate 27 is to contact the wall surface 29. この耐エッチングマスク傘部25を金属ポスト中間体27の壁面29に追従させる際に、金属ポスト中間体27の壁面29の任意の部位において、壁面29と耐エッチングマスク傘部25との間に隙間を設けた状態で追従させ、第2のマスクパターンとして耐エッチングマスク25aを形成する。 Clearance The anti-etching mask umbrella 25 when to follow the wall 29 of the metal posts Intermediate 27, at any site of the wall 29 of the metal posts Intermediate 27, between the wall 29 and the anti-etching mask umbrella 25 It caused to follow a state in which a to form the anti-etching mask 25a as a second mask pattern. (ステップ5)。 (Step 5). 耐エッチングマスク傘部25の折り曲げ方法は、真空プレス法、真空ラミネート法又は温間等方圧プレス法等の圧力機による加圧、若しくは熱処理等により行うことができる。 How bent etch resistant mask umbrella 25 can be carried out the vacuum press method, a vacuum lamination method or warm isostatic pressing method pressurization by pressure machine, or by heat treatment or the like.

次に、耐エッチングマスク18及び耐エッチングマスク25aを保護膜として、第1エッチングで使用したものと同一のエッチング液により、金属ポスト中間体27を第2エッチングする。 Then, as the protective film etching resistant mask 18 and etching-resistant mask 25a, the same etching solution as used in the first etching, the second etching the metal posts Intermediate 27. 第2エッチングのエッチング方法としては、ディップ法又はスプレー法により行うことができる。 As an etching method of the second etching can be performed by dipping or spraying. 具体的には、例えば、アンモニアを主成分とするアルカリ銅エッチング液(メルテックス:エープロセス)を使用し、スプレーエッチング法により行うことができる。 Specifically, for example, an alkali copper etching solution mainly composed of ammonia (Meltex: er process) using, it can be carried out by spray etching. そして、金属ポスト中間体27のエッチングを、基体10が露出するまで行う。 Then, the etching of the metal posts Intermediate 27, to the substrate 10 is exposed. このとき、耐エッチングマスク25aにより被覆された金属ポスト中間体27は、耐エッチングマスク25aに覆われた部分の金属ポスト中間体27の壁面29がエッチングされず、また、金属ポスト中間体27の壁面29と耐エッチングマスク傘部25との間に隙間が設けられているため、この隙間にエッチング液が浸入することにより、この隙間において金属ポスト中間体27の壁面29がエッチングされ、これにより、金属ポスト中間体27の壁面29と耐エッチングマスク傘部25との間に設けられた隙間の数の凹部が形成される。 The metal posts Intermediate 27 coated with an anti-etching mask 25a is the wall surface 29 is etched in the portion covered with the anti-etching mask 25a metallic posts Intermediate 27 also, the wall of the metal post Intermediate 27 a gap is provided between the 29 and the anti-etching mask umbrella 25, by the etching liquid from entering this gap, the wall surface 29 of the metal posts intermediate 27 is etched in the gap, thereby, a metal the number of the recesses of the gap provided between the wall 29 and the anti-etching mask umbrella portion 25 of the post intermediates 27 are formed. また、耐エッチングマスク18により被覆された金属ポスト中間体27は、円柱状にエッチングされる(ステップ6)。 The metal posts Intermediate 27 coated with an anti-etching mask 18 is etched into a cylindrical shape (Step 6).

次に、耐エッチングマスク18及び耐エッチングマスク25aを、金属ポスト11の形状に影響を与えないように除去する(ステップ7)。 Then, the etching resistant mask 18 and etching-resistant mask 25a, is removed so as not to affect the shape of the metal posts 11 (step 7). これにより、基体10の裏面に金属ポスト11を形成する。 This forms the metal posts 11 on the rear surface of the substrate 10. このとき、少なくとも1個の金属ポスト11は、縦断面形状が1個の凸部を有し、高さ方向の一部でその横断面形状が少なくとも1個の凹部を有する異形ポストである。 In this case, at least one of the metal posts 11 are vertical cross section has a single convex portion, its cross-sectional shape at a part of the height direction is profiled posts having at least one recess. これにより配線基板101が得られる。 Thus the wiring board 101 is obtained.

図8(a)に示すように、本実施形態に係る配線基板101の少なくとも1個の金属ポスト11は、高さ方向の一部でその横断面形状が少なくとも1個の凹部及び/又は凸部を有する異形ポストである。 As shown in FIG. 8 (a), at least one of the metal posts 11 of the wiring board 101 according to this embodiment, its cross-sectional shape at a part of the height direction at least one recess and / or protrusion it is a variant post with. 図8(a)に示す例では、異形ポストは、その高さ方向の一部でその横断面形状が凹部又は凸部を有する例を示しているが、これに限定されず、異形ポストは、その高さ方向の一部でその横断面形状が凹部及び凸部の両方を有していてもよい。 In the example shown in FIG. 8 (a), variant posts, its cross-sectional shape at a part of its height direction indicates an example having a concave or convex portion is not limited to this, profiled posts, As its cross sectional shape at a portion in the height direction may have both a concave and convex portion. この凹部及び凸部の数並びに大きさは自由に設定することができる。 The number and size of the concave and convex portions can be set freely. また、凹部及び凸部とは、図8(a)に示すような、円弧状の窪み又は突起だけを示すものではなく、窪み又は突起の形状の一部が鋭角、直角又は鈍角であってもよい。 Also, the recesses and protrusions, as shown in FIG. 8 (a), does not indicate only the arc-shaped depressions or projections, some of the shape of the recesses or projections are sharp, even a right angle or an obtuse angle good. 図8(b)は、異形ポストの一例を示す上面図である。 8 (b) is a top view showing an example of a profiled post. この異形ポストの高さ方向の一部における横断面形状も、上面(先端部)と同様の形状を有している。 Cross-sectional shape in a portion of the height direction of the profiled posts also has the same shape as the upper surface (tip).

例えば、図7(b)に示すように、耐エッチングマスク傘部25を金属ポスト中間体27の上面に対し、3角形に追従させ、3箇所において金属ポスト中間体27の壁面29と耐エッチングマスク傘部25との間に隙間を設けた状態で耐エッチングマスク25bを形成し、第2エッチングを行うと、金属ポスト中間体27の壁面29と耐エッチングマスク25bとの間に設けられた3箇所の隙間にエッチング液が浸入することにより、この3箇所の隙間において金属ポスト中間体27の壁面29がエッチングされる。 For example, as shown in FIG. 7 (b), the anti-etching mask umbrella portion 25 with respect to the upper surface of the metal posts Intermediate 27, triangular in to follow, anti-etching mask and the wall 29 of the metal posts Intermediate 27 in three places umbrella 25 etching resistant mask 25b in a state in which a gap is formed between the, when the second etching, three provided between the wall 29 and the anti-etching mask 25b of the metal posts intermediate 27 by etching solution of clearance from entering, wall 29 of the metal posts intermediates 27 are etched in the gap of the three. これにより、金属ポスト中間体27の壁面29と耐エッチングマスク25bとの間に設けられた隙間の数、即ち3個の凹部が形成される。 Thus, the number of gaps provided between the wall 29 and the anti-etching mask 25b of the metal posts Intermediate 27, i.e., three recesses are formed. これにより、高さ方向の一部における横断面、即ち第2エッチングの際に耐エッチングマスク25bで保護されていた部位において、3箇所の凹部を有する金属ポスト11が得られる。 Thus, the cross section of a portion in the height direction, i.e. in the region that was protected by the etching-resistant mask 25b during the second etching, the metal posts 11 having a recess of three is obtained.

また、例えば、図7(c)に示すように、耐エッチングマスク傘部25を金属ポスト中間体27の上面に対し、4角形に追従させ、4箇所において金属ポスト中間体27の壁面29と耐エッチングマスク傘部25との間に隙間を設けた状態で耐エッチングマスク25cを形成すれば、同様に第2エッチングを行うことによって、高さ方向の一部における横断面、即ち第2エッチングの際に耐エッチングマスク25cで保護されていた部位において、4箇所の凹部を有する金属ポスト11が得られる。 Further, for example, as shown in FIG. 7 (c), the anti-etching mask umbrella portion 25 with respect to the upper surface of the metal posts Intermediate 27, to follow the quadrilateral, and the wall 29 of the metal posts Intermediate 27 in four locations resistant by forming the etching resistant mask 25c in a state in which a gap is provided between the etching mask umbrella 25, similarly by performing the second etching, the cross section of a portion in the height direction, i.e. during the second etching at sites that were protected by the etching-resistant mask 25c, the metal post 11 having a recess at four positions obtained.

上述の様に、第2エッチングの前に、耐エッチングマスク傘部25を金属ポスト中間体27の壁面29に追従させる際に、第2エッチングの際に金属ポスト中間体27を保護するために設けられる耐エッチングマスクの形状を調整することによって、金属ポスト中間体27の第2エッチングの際に、耐エッチングマスク25aで保護されていた部位に、任意の数の凹部を有する金属ポスト11を得ることができる。 As described above, before the second etching, in order to follow the anti-etching mask umbrella 25 on the wall 29 of the metal posts Intermediate 27, provided for during the second etching protecting metal posts Intermediate 27 by adjusting the shape of the anti-etching mask that is, during the second etching of the metal posts intermediate 27, the site is protected by the etching-resistant mask 25a, to obtain a metal post 11 having a recess of any number can. また、この凹部の形状は、第2エッチング時間によって調整することもできる。 The shape of the recess can be adjusted by the second etching time. また、これらの条件を調整することによって、高さ方向の一部における横断面、即ち第2エッチングの際に耐エッチングマスク25aで保護されていた部位において、凹部ではなく凸部を有する金属ポスト11を得ることもできる。 The metal posts 11 having by adjusting these conditions, the cross section of a portion in the height direction, in other words sites are protected by the etching-resistant mask 25a during the second etching, the convex portion rather than the recess It can also be obtained.

また、耐エッチングマスク18の口径、第1エッチング条件及び第2エッチング条件を変化させることで、図2(a)乃至(c)及び図3(a)乃至(c)に示すように、金属ポスト11の上面径、凸部径及び下面径の関係並びに金属ポスト11上面から凸部までの距離及び凸部から金属ポスト11下面までの距離の関係を自由に設定することができる。 Further, the diameter of the anti-etching mask 18, by changing the first etching condition and the second etching condition, as shown in FIG. 2 (a) to (c) and FIGS. 3 (a) to (c), the metal posts 11 top diameter, the relationship between the distance from the relationship and the metal post 11 upper surface of the convex portion diameter and the lower surface diameter to the metal post 11 lower surface from the distance and the convex portion to the convex portion can be freely set.

本実施形態に係る配線基板101は、金属ポスト11の縦断面形状が1個の凸部を有していることにより、この凸部の上下に存在する凹部が応力分配として機能し、金属ポスト11の上面及び下面における接続点に応力が集中することを防ぎ、この後の工程において金属ポスト11の外周に埋め込まれる樹脂モールドとの応力を緩和するため、信頼性が高い。 Wiring board 101 according to this embodiment, by longitudinal sectional shape of the metal posts 11 has a single convex portion, a recess which is present above and below the convex portion functions as a stress distribution, metal posts 11 the prevents stress concentration to the connection point of the upper surface and a lower surface, in order to alleviate the stress of the resin mold to be embedded in the outer periphery of the metal posts 11 in the subsequent step, reliable. また、金属ポスト11が、その縦断面形状が少なくとも1個の凸部を有し、高さ方向の一部でその横断面形状が少なくとも1個の凹部を有する異形ポストであることにより、従来技術で形成される金属ポストに比べ、樹脂モールドとの接触面積が増大するため、金属ポスト11と樹脂モールドとの密着強度が向上し、金属ポスト11と樹脂モールドとの間に隙間が生じる可能性が低くなり、これにより配線基板101の長期接続信頼性が向上する。 Further, by the metal posts 11 have a longitudinal section thereof at least one convex portion, its cross-sectional shape at a part of the height direction is profiled posts having at least one recess, the prior art in comparison with the metal posts are formed, the contact area between the resin mold increases, to improve the adhesion strength between the metal posts 11 and resin mold, a possibility that a gap is formed between the metal posts 11 and resin mold lowered, thereby prolonged connection reliability of the wiring substrate 101 is improved.

また、本製造方法によれば、第1エッチングを行った後に、サイドエッチングにより生じる耐エッチングマスク傘部25を壁面29に追従させ、これを耐エッチングマスク25aとして第2エッチングのマスクとして使用するため、マスクのパターニングを1回しか必要とせず、また、新たな材料を使用する必要がない。 Further, according to this manufacturing method, after the first etching, the etching-resistant mask umbrella portion 25 caused by side etching to follow the wall 29, which for use as a mask for the second etching as the etching resistant mask 25a to , without patterning of the mask once or required, and there is no need to use the new materials. このため、高アスペクト比且つ狭ピッチである金属ポスト11を有する配線基板101が低コストで効率的に作製することができる。 Therefore, it is possible to interconnect substrate 101 having a metal post 11 is a high aspect ratio and a narrow pitch is efficiently produced at low cost.

次に、本発明の第2実施形態について説明する。 Next, a description of a second embodiment of the present invention. 図9は、本実施形態に係る配線基板102を示す模式的断面図である。 Figure 9 is a schematic sectional view showing a wiring board 102 according to this embodiment. 図9において、図1乃至8と同一構成物には同一符号を付して、その詳細な説明は省略する。 9, the same arrangement as in FIG. 1 to 8 are denoted by the same reference numerals, and detailed description thereof will be omitted.

本実施形態に係る配線基板102は、基体10の片面に、複数個の金属ポスト11形成されており、この金属ポスト11の少なくとも一部は、その縦断面形状が1個の凸部を有し、高さ方向の一部でその横断面形状が1個の凹部を有する異形ポストである。 Wiring board 102 according to this embodiment, on one surface of the substrate 10 are a plurality of metal posts 11 formed, at least a portion of the metal post 11 is a vertical sectional shape that has a single convex portion a profiled post with its cross-sectional shape is one of the recesses in a portion of the height direction. 金属ポスト11は、その数によって、1列、2列又は3列以上、若しくは図9に示すように全面に自由に配置される。 Metal posts 11 by its number, one row, two rows or three or more rows, or be freely disposed on the entire surface as shown in FIG. 本実施形態に係る配線基板102は、基体10とこの後の工程において金属ポストの外周に埋め込まれる樹脂モールドとの密着強度を高めるため、基体10に電気的に接続されていない異形ポストが形成されている。 Wiring board 102 according to this embodiment, in order to increase the adhesion strength between the resin mold to be embedded in the outer periphery of the metal posts in the subsequent step with the substrate 10, profiled posts which are not electrically connected to the base body 10 is formed ing. これにより、金属ポスト11と樹脂モールドとの接触面積を増大させることができ、金属ポスト11と樹脂モールドとの間に隙間が生じる可能性が更に低くなり、これにより配線基板の長期接続信頼性が更に向上する。 Thus, it is possible to increase the contact area between the metal posts 11 and resin mold, a possibility that a gap is produced is even lower between the metal posts 11 and resin mold, thereby prolonged connection reliability of the wiring board further improved.

次に、本発明の第3実施形態について説明する。 Next, a description of a third embodiment of the present invention. 図10は、本実施形態に係る配線基板103を示す模式的断面図、図11(a)乃至(i)は、本実施形態に係る配線基板103の製造方法の一例を工程順に示す模式的断面図である。 Figure 10 is a schematic sectional view showing a wiring board 103 according to this embodiment, FIG. 11 (a) to (i) are schematic cross-section showing an example of a manufacturing method of the wiring substrate 103 according to the present embodiment in the order of steps it is a diagram. 図10及び11において、図1乃至9と同一構成物には同一符号を付して、その詳細な説明は省略する。 10 and 11, the same arrangement as in FIG. 1 to 9 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第1実施形態では、異形ポストは、その縦断面形状が1個の凸部を有しているのに対し、本実施形態に係る配線基板103の異形ポストは、その縦断面形状が複数個の凸部を有している点が異なり、それ以外は第1実施形態と同様の構造を有している。 In the first embodiment described above, profiled posts, whereas longitudinal sectional shape thereof has a single convex portion, profiled post of the wiring board 103 of this embodiment is a vertical sectional shape thereof more except that it has a number of protrusions, and the other has a structure similar to that of the first embodiment.

図10(a)乃至(i)に示すように、本実施形態に係る配線基板103の異形ポストは、その縦断面形状が2個の凸部を有している。 As shown in FIG. 10 (a) to (i), profiled posts wiring board 103 according to this embodiment is a vertical sectional shape thereof has two convex portions. この異形ポストは、その上面径、下面径及び2個の凸部径を自由に設定することができる。 The profiled posts may be set an upper surface diameter, a bottom surface diameter and two protrusions diameter freely.

次に、上述の如く構成された本実施形態に係る配線基板103の動作について説明する。 Next, the operation of the wiring board 103 according to this embodiment configured as described above. 本実施形態においても、上述の第1実施形態と同様に、上面径a 、凸部径a 及びa 並びに金属ポスト11a下面径a を任意に設定することにより、金属ポスト11aの狭ピッチ化に対応するか又は金属ポスト11aと基体10との密着力を向上させることができる。 In this embodiment, like the first embodiment described above, the upper surface diameter a 1, by arbitrarily setting the convex portion diameter a 2 and a 3 and metal posts 11a lower surface diameter a 4, the metal posts 11a narrow it is possible to improve the adhesion between or metal posts 11a and the substrate 10 corresponding to the pitch. また、金属ポスト11aと基体10との応力をより緩和するか又は金属ポスト11aと金属ポスト11aの上面に接続される他の配線基板又は半導体装置との応力をより緩和するかによって金属ポスト11aの凸部を形成する位置を設定することができる。 Also, the metal posts 11a by either stress further relaxed between the metal posts 11a and the substrate 10 and another wiring board or a semiconductor device stresses connected to further the upper surface of mitigating or metal posts 11a and metal posts 11a of it is possible to set the position for forming the protrusions.

次に、本実施形態に係る配線基板103の製造方法について説明する。 Next, a method for manufacturing the wiring board 103 according to this embodiment. 図4に示す上述の第1実施形態に係る配線基板101の製造方法のステップ6までを行い(ステップ1乃至6)、この状態で、図11に示すように、更に、一部の耐エッチングマスク25aを、上述の第1実施形態に係る配線基板101の製造方法のステップ5で述べた方法と同様の方法によって金属ポスト11の壁面に追従させることにより耐エッチングマスク25bを形成する(ステップ7)。 Performed up to step 6 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above shown in FIG. 4 (Step 1-6), in this state, as shown in FIG. 11, further, a part of the etching-resistant mask 25a, thereby forming the etching resistant mask 25b by following the wall of the metal post 11 by a method similar to the method described in step 5 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above (step 7) . このとき、金属ポスト11の壁面に隙間なく完全に追従させてもよく、任意の個数の隙間を設けて追従させ、金属ポストの高さ方向の2箇所でその横断面形状が凹部を有するように形成することもできる。 At this time, may be completely follow the allowed without a gap in the wall of the metal posts 11, to follow with a gap of any number, so that the cross-sectional shape at two positions in the height direction of the metal post having a recess form can also be.

次に、耐エッチングマスク18及び耐エッチングマスク25bを保護膜として、第1エッチングで使用したものと同一のエッチング液により、金属ポスト11を第2エッチングする。 Then, as the protective film etching resistant mask 18 and etching-resistant mask 25b, the same etching solution as used in the first etching, the second etching the metal posts 11. そして、所望の金属ポストの形状が得られるまで第2エッチングを行い(ステップ8)、更に金属ポストの側面に凸部を形成するときは、この状態でステップ7及び8を繰り返し、耐エッチングマスク18及び耐エッチングマスク25bを、金属ポスト11aの形状に影響を与えないように除去する(ステップ9)。 Then, a second etching to form the desired metal posts can be obtained (step 8), when further forming the convex portions on the side surfaces of the metal posts, repeat steps 7 and 8 in this state, etching resistant mask 18 and etching resistant mask 25b, it is removed so as not to affect the shape of the metal posts 11a (step 9). これにより、基体10の裏面に、その縦断面形状が複数個の凸部を有する金属ポスト11aを形成し、これにより本実施形態に係る配線基板103が得られる。 Thus, the back surface of the substrate 10, vertical cross-section thereof forms a metal posts 11a having a plurality of convex portions, thereby the wiring board 103 according to this embodiment is obtained.

本実施形態に係る配線基板103は、少なくとも1個の金属ポスト11aが、高さ方向の少なくとも一部でその横断面形状が少なくとも1個の凹部又は凸部を有し、その縦断面形状が少なくとも複数個の凸部を有する異形ポストである。 Wiring board 103 according to this embodiment, at least one of the metal posts 11a are its cross-sectional shape at least part of the height direction has at least one concave or convex portion, longitudinal sectional shape that is at least a profiled posts having a plurality of convex portions. そして、金属ポスト11aの上面径、下面径及び複数個の凸部径を自由に設定することが可能である。 Then, it is possible to set an upper surface diameter of the metal posts 11a, a lower surface diameter and a plurality of protrusions diameter freely. 縦断面形状が複数個の凸部を有する金属ポスト11aは、縦断面形状が円形状であるか又は縦断面形状が1個の凸部を有する金属ポストに比べ、この後の工程において金属ポストの外周に埋め込まれる樹脂モールドとの接触面積が増大する。 Metal posts 11a which vertical sectional shape having a plurality of convex portions is a longitudinal sectional shape than metal post is, or longitudinal section is circular having one convex portion, of the metal post in a step after this the contact area with the resin mold to be embedded in the outer periphery is increased. 即ち、縦断面形状が凸部を多く有するほど、金属ポストの外周に埋め込まれる樹脂モールドとの接触面積が増大する。 That is, as the vertical section shape having many protrusions, to increase the contact area with the resin mold to be embedded in the outer periphery of the metal posts. このため、縦断面形状が複数個の凸部を有する金属ポスト11aは、縦断面形状が円形状であるか又は縦断面形状が1個の凸部を有する金属ポスト11に比べ、金属ポスト11aと樹脂モールドの密着強度が向上し、金属ポスト11aと樹脂モールドとの間に隙間が生じる可能性が低くなり、配線基板103の長期接続信頼性が向上する。 Therefore, the metal posts 11a which vertical sectional shape having a plurality of convex portions is a longitudinal sectional shape as compared to the metal post 11 which is or longitudinal sectional shape is circular having one protrusion, and the metal posts 11a It improves adhesion strength of the resin mold, the lower the possibility of a gap between the metal posts 11a and the resin mold, long connection reliability of the wiring substrate 103 is improved.

本実施形態に係る配線基板103は、配線基板101と樹脂モールドとの密着強度を高めるため、基体10に電気的に接続されていない金属ポスト11aを形成し、金属ポストと樹脂モールドとの接触面積を増大させることもできる。 Wiring board 103 according to this embodiment, the contact area to increase the adhesion strength between the wiring substrate 101 and the resin mold, to form a metal posts 11a which is not electrically connected to the substrate 10, the metal posts and the resin mold it is also possible to increase.

次に、本発明の第4実施形態について説明する。 Next, a description of a fourth embodiment of the present invention. 図12は、本実施形態に係る配線基板104を示す模式的断面図である。 Figure 12 is a schematic sectional view showing a wiring board 104 according to this embodiment. 図12において、図1乃至11と同一構成物には同一符号を付して、その詳細な説明は省略する。 12, in FIGS. 1 to 11 the same arrangement are denoted by the same reference numerals, and detailed description thereof will be omitted.

本実施形態に係る配線基板104は、図12に示すように、絶縁層12の裏面と同一面よりも内側に1面を外部に露出して形成された下層配線13と絶縁層12の表面上に形成された上層配線14とが、ビア15によって接続されている。 Wiring board 104 according to the present embodiment, As shown in FIG. 12, the insulating layer 12 on the back surface and the lower layer wiring 13 formed by exposing one surface to the outside to the inside than the same plane as the insulating layer 12 on the surface and the upper wiring 14 formed in are connected by a via 15. ここで、下層配線13、上層配線14及びビア15を配線層26とする。 Here, the lower layer wiring 13, upper wiring 14 and the via 15 and the wiring layer 26. 上層配線14の上には、ソルダーレジスト16が設けられ、ソルダーレジスト16の開口部において上層配線14が外部に露出し、下層配線13には、その縦断面形状が1個の凸部を有し、高さ方向の一部でその横断面形状が1個の凹部を有する金属ポスト11が接続されている。 On the upper wiring 14, a solder resist 16 is provided, upper wiring 14 is exposed to the outside at the opening of the solder resist 16, the lower layer wiring 13, cross-sectional shape that has a single convex portion , metal posts 11 are connected with the cross-sectional shape is one of the recesses in a portion of the height direction. これにより、本実施形態に係る配線基板104が構成されている。 Thus, the wiring board 104 according to this embodiment is constructed.

絶縁層12としては、例えば感光性又は非感光性の有機材料で形成することができ、有機材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB、PBO又はポリノルボルネン樹脂等、若しくはガラスクロス又はアラミド繊維等で形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB、PBO又はポリノルボルネン樹脂等を含浸させた材料を使用することができる。 As the insulating layer 12, for example, a photosensitive or non-photosensitive can be formed of an organic material, the organic material, for example, epoxy resins, epoxy acrylate resins, urethane acrylate resins, polyester resins, phenolic resins, polyimide resins, BCB, PBO or polynorbornene resin, or glass cloth or formed with aramid fibers woven or nonwoven epoxy resins, epoxy acrylate resins, urethane acrylate resins, polyester resins, phenolic resins, polyimide resins, BCB, PBO or poly it can be a material impregnated with a norbornene resin or the like.

配線層26は、例えば、銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも1種の金属、又はこれらを主成分とする合金によって形成することができ、特に、電気抵抗値及びコストの観点から、銅により形成することが望ましい。 Wiring layer 26 is, for example, copper, silver, gold, can be formed of nickel, of aluminum and at least one metal selected from the group consisting of palladium, or these as a main component an alloy, in particular, the electrical resistance in terms of value and cost, it is preferable to form the copper.

下層配線13及び上層配線14は、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成することができる。 Lower interconnect 13 and the upper wiring 14, for example, can be formed by a subtractive method, semi-additive method or a full additive method or the like.

下層配線13と上層配線14とは、絶縁層12内に設けられたビア15によって電気的に接続されている。 The lower wiring 13 and the upper wiring 14 are electrically connected by a via 15 provided in the insulating layer 12. 絶縁層12をパターン解像度が高い感光性の有機材料で形成した場合、ビア15を設ける絶縁層12の開口部は、フォトリソグラフィー法により形成することができ、この開口部内に銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも1種の金属、又はこれらを主成分とする合金を、電解めっき、無電解めっき、印刷法又は溶融金属吸引法等の方法によって充填させることでビア15を設けることができる。 When forming the insulating layer 12 is pattern resolution with high photosensitive organic material, the openings of the insulating layer 12 to provide a via 15 may be formed by photolithography, copper in the opening portion, silver, gold, nickel, at least one metal selected from the group consisting of aluminum and palladium, or those of the main component alloy, electrolytic plating, electroless plating, by filling by a method such as printing or molten metal suction method it can be provided via 15. また、絶縁層12を非感光性の有機材料又はパターン解像度が低い感光性の有機材料で形成した場合、ビア15を設ける絶縁層12の開口部は、レーザー加工法、ドライエッチング法又はプラズマ法により形成することができ、この開口部内に銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも1種の金属、又はこれらを主成分とする合金を、電解めっき、無電解めっき又は溶融金属吸引法等の方法によって充填させることでビア15を設けることができる。 Also, when forming the insulating layer 12 in a non-photosensitive organic material or pattern resolution is low photosensitive organic material, the openings of the insulating layer 12 provided with via 15, laser processing, dry etching method or a plasma method can be formed, copper in the opening portion, silver, gold, nickel, at least one metal selected from the group consisting of aluminum and palladium, or those of the main component alloy, electrolytic plating, electroless plating or it can be provided via 15 be filled by a method such as a molten metal suction method. また、ビア15を形成する位置に予め通電用のポストを形成した後に絶縁層12を形成し、研磨により絶縁層12の表面を削って通電用ポストを露出させてビア15を形成する方法によれば、絶縁層12に開口部を設けずにビア15を形成することができる。 Further, according to the method of the insulating layer 12 is formed after forming the advance posts for energizing the position for forming the via 15 to expose the current-carrying posts by scraping the surface of the insulating layer 12 by polishing to form a via 15 if, it is possible to form the via 15 without an opening formed in the insulating layer 12.

絶縁層12の表面上に形成された上層配線14の上には、ソルダーレジスト16が設けられ、ソルダーレジスト16の開口部において上層配線14が外部に露出している。 On the upper wiring 14 formed on the surface of the insulating layer 12, a solder resist 16 is provided, upper wiring 14 is exposed to the outside at the opening of the solder resist 16. ソルダーレジスト16の膜厚は、例えば、5乃至40μmとすることができる。 The film thickness of the solder resist 16, for example, it may be 5 to 40 [mu] m. 上層配線14の露出部は、パッド電極とすることができる。 Exposed portions of the upper wiring 14 may be a pad electrode.

金属ポスト11の形状は、上述の第1実施形態で示したものと同様である。 The shape of the metal posts 11 are similar to those shown in the first embodiment described above.

上述の如く構成された本実施形態に係る配線基板104の動作及び効果は、上述の第1実施形態と同様である。 Operation and effect of the wiring board 104 according to this embodiment configured as described above is similar to the first embodiment described above.

本実施形態においては、絶縁層12が1層、配線層26が1層で構成されている例を示しているが、これに限定されず、絶縁層12及び配線層26は、任意の層数で構成されることができる。 In the present embodiment, the insulating layer 12 is one layer, the wiring layer 26 is an example that consists of one layer, without being limited thereto, the insulating layer 12 and wiring layer 26, any number of layers in can be configured.

また、本実施形態においては金属ポスト11が接続される下層配線13が絶縁層12の裏面と同一面よりも内側に1面を外部に露出して形成されている例を示しているが、これに限定されず、下層配線13の露出している面と絶縁層12の表面とが同一面上に形成されていてもよく、また、下層配線13の表面が絶縁層12の表面よりも突出して形成されていてもよい。 Further, an example is shown in which the lower layer wiring 13 metal posts 11 are connected are formed to expose the first surface to the outside to the inside than the same surface and the back surface of the insulating layer 12 in the present embodiment, this is not limited to, may be the exposed portion of the surface with the insulating layer 12 the surface of the lower layer wiring 13 is not formed on the same surface, the surface of the lower layer wiring 13 protrudes from the surface of the insulating layer 12 it may be formed. また、本実施形態においては、金属ポスト11と基体10が接する面において、金属ポスト11下面径が下層配線13の線幅よりも大きく、金属ポスト11下面の一部が絶縁層12上に位置していてもよい。 In the present embodiment, in a plane metal post 11 and the substrate 10 are in contact with the metal posts 11 lower surface diameter is greater than the line width of the lower layer wiring 13, part of the metal posts 11 lower surface is positioned on the insulating layer 12 it may be. また、金属ポスト11下面径が下層配線13の線幅よりも小さいか又は同じ大きさである場合、金属ポスト11下面は、下層配線13の内部で下層配線13と接していてもよく、また、一部が絶縁層12上に位置していてもよい。 Also, if the lower surface diameter metal post 11 is smaller or the same size than the line width of the lower layer wiring 13, metal post 11 lower surface may be in contact with the inside of the lower layer wiring 13 and lower wiring 13, also, some may be located on the insulating layer 12.

更に、本実施形態においては、金属ポスト11の形状を第1実施形態に係る配線基板101で説明した金属ポストの形状としたが、これに限定されず、第3実施形態に係る配線基板103で説明した金属ポスト11aの形状を有していてもよい。 Further, in the present embodiment, a shape of the metal posts described wiring substrate 101 according to shape of the metal posts 11 in the first embodiment is not limited thereto, the wiring board 103 according to the third embodiment the described shape of the metal posts 11a may have.

次に、本発明の第5実施形態について説明する。 Next, a description of a fifth embodiment of the present invention. 図13は、本実施形態に係る配線基板105を示す模式的断面図、図14(a)乃至(h)は、本実施形態に係る配線基板105の製造方法の一例を工程順に示す模式的断面図である。 Figure 13 is a schematic sectional view showing a wiring board 105 according to this embodiment, FIG. 14 (a) to (h) are schematic cross-section showing an example of a manufacturing method of the wiring substrate 105 according to the present embodiment in the order of steps it is a diagram. 図13において、図1乃至12と同一構成物には同一符号を付して、その詳細な説明は省略する。 13, in FIGS. 1 to 12 and the same components thereof are denoted by the same reference numerals, and detailed description thereof will be omitted.

本実施形態においては、図13に示すように、上述の第1実施形態に係る配線基板101の金属ポスト11を有する面に、金属ポスト11上面のみが露出するように樹脂モールド17が形成されている点が第1実施形態と異なり、それ以外は第1実施形態と同様の構造を有している。 In the present embodiment, as shown in FIG. 13, the surface having the metal posts 11 of the wiring board 101 according to the first embodiment described above, the resin mold 17 is formed so that only the metal posts 11 top is exposed that there are different from the first embodiment, except it has a structure similar to that of the first embodiment.

樹脂モールド17は、エポキシ系の材料にシリカフィラーを混ぜた材料からなり、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法により形成することができる。 Resin mold 17 is made of a material mixed with silica filler in an epoxy-based material, transfer molding method using a mold, it can be formed by compression forming mold method or a printing method.

次に、上述の如く構成された本実施形態に係る配線基板105の動作について説明する。 Next, the operation of the wiring board 105 according to this embodiment configured as described above. 本実施形態に係る配線基板105は、金属ポスト11が樹脂モールド17で覆われているため、金属ポスト11を保護することができる。 Wiring board 105 according to this embodiment, since the metal post 11 is covered with the resin mold 17, it is possible to protect the metal posts 11. また、樹脂モールド17を設けることで配線基板105全体の剛性を高めることができ、配線基板105の信頼性が向上する。 Further, it is possible to increase the rigidity of the entire wiring substrate 105 by providing a resin mold 17, reliability of the wiring substrate 105 is improved.

次に、本実施形態に係る配線基板105の製造方法について説明する。 Next, a method for manufacturing the wiring board 105 according to this embodiment. 本実施形態に係る配線基板105の製造方法において、図14(a)乃至(g)に示すステップ1乃至7は、上述の第1実施形態に係る配線基板101の製造方法と同様であるため、説明は省略する。 Since the method of manufacturing a wiring board 105 according to this embodiment, steps 1 through 7 shown in FIG. 14 (a) to (g) is the same as the manufacturing method of the wiring substrate 101 according to the first embodiment described above, description thereof is omitted.

上述の第1実施形態に係る配線基板101の製造方法のステップ1乃至7によって得られた配線基板101の金属ポスト11を有する面に対し、図14(h)に示すように、エポキシ系の材料にシリカフィラーを混ぜた材料等を、トランスファーモールディング法、圧縮形成モールド法又は印刷法等によって金属ポスト11上面が完全に埋没するように供給する。 To the surface having the metal posts 11 of the wiring board 101 obtained by the steps 1 to 7 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above, as shown in FIG. 14 (h), the epoxy-based materials supplying to the mixing material, such as silica filler, transfer molding method, the metal post 11 top by compression forming mold method or the printing method is completely buried in. そして、樹脂モールド17の表面から金属ポスト11上面が露出するまで研磨等を行う(ステップ8)。 Then, the polishing or the like from the surface of the resin mold 17 to expose the metal posts 11 top (Step 8). これにより、金属ポスト11上面と樹脂モールド17の表面とが同一面上にあり、平坦化された本実施形態に係る配線基板105を得ることができる。 Thereby, the surface of the metal posts 11 top and the resin mold 17 located on the same surface, it is possible to obtain a wiring substrate 105 according to the present embodiment is flattened.

本実施形態に係る配線基板105は、上述の第1実施形態に係る配線基板101と同様の動作及び効果に加え、金属ポスト11が樹脂モールド17で覆われているため、金属ポスト11を保護することができる。 Wiring board 105 according to this embodiment, in addition to the same operations and effects as wiring board 101 according to the first embodiment described above, since the metal post 11 is covered with the resin mold 17, to protect the metal posts 11 be able to. また、樹脂モールド17を設けることで配線基板105全体の剛性を高めることができ、配線基板105の信頼性が向上する。 Further, it is possible to increase the rigidity of the entire wiring substrate 105 by providing a resin mold 17, reliability of the wiring substrate 105 is improved. また、金属ポスト11上面と樹脂モールド17の表面とが同一面上にあり、平坦化されているため、金属ポスト11上面を他の配線基板又は半導体装置等に接続する場合、接続が容易になる。 Further, the surface of the metal posts 11 top and the resin mold 17 is located on the same plane, because it is flattened, when connecting the metal posts 11 top to another wiring board or a semiconductor device, the connection is facilitated .

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面に対し、樹脂モールド17を形成する例について説明したが、これに限定されず、上述の第3実施形態に係る配線基板103の金属ポスト11を有する面に対し、樹脂モールド17を形成してもよい。 In the present embodiment, the plane having a metal posts 11 of the wiring board 101 according to the first embodiment has described the example of forming the resin mold 17 is not limited to this, in the third embodiment described above the surface having the metal posts 11 of the wiring substrate 103 according to, may form a resin mold 17.

次に、本発明の第6実施形態について説明する。 Next, a description will be given of a sixth embodiment of the present invention. 図15は、本実施形態に係る配線基板106を示す模式的断面図である。 Figure 15 is a schematic sectional view showing a wiring board 106 according to this embodiment. 図15において、図1乃至14と同一構成物には同一符号を付して、その詳細な説明は省略する。 15, the same arrangement as in FIG. 1 to 14 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第5実施形態に係る配線基板105は、金属ポスト11上面と樹脂モールド17の表面とが同一面上に位置しているのに対し、本実施形態においては、図15に示すように、金属ポスト11上面が樹脂モールド17の表面と同一面よりも内側に位置している点が第5実施形態と異なり、それ以外は第5実施形態と同様の構造を有している。 Wiring board 105 according to the fifth embodiment described above, while the the surface of the metal posts 11 top and the resin mold 17 are positioned on the same plane, in this embodiment, as shown in FIG. 15, point metal post 11 upper surface is located inside the flush with the surface of the resin mold 17 different from the fifth embodiment, otherwise it has the same structure as the fifth embodiment.

次に、本実施形態に係る配線基板106の製造方法について説明する。 Next, a method for manufacturing the wiring board 106 according to this embodiment. 本実施形態に係る配線基板106は、上述の第5実施形態に係る配線基板105に対し、金属ポスト11上面を、所望の深さだけ樹脂モールド17の表面よりも内側に位置するようにウェットエッチング又はドライエッチングによってエッチングを行うことによって得られる。 Wiring board 106 according to this embodiment, with respect to the wiring board 105 according to the fifth embodiment described above, wet etching to the metal posts 11 top, positioned inside the surface of the desired a depth resin mold 17 or obtained by etching by dry etching.

本実施形態に係る配線基板106は、上述の第1実施形態に係る配線基板101と同様の動作及び効果に加え、金属ポスト11が樹脂モールド17で覆われているため、金属ポスト11を保護することができる。 Wiring board 106 according to this embodiment, in addition to the same operations and effects as wiring board 101 according to the first embodiment described above, since the metal post 11 is covered with the resin mold 17, to protect the metal posts 11 be able to. また、樹脂モールド17を設けることで配線基板105全体の剛性を高めることができ、配線基板105の信頼性が向上する。 Further, it is possible to increase the rigidity of the entire wiring substrate 105 by providing a resin mold 17, reliability of the wiring substrate 105 is improved. また、金属ポスト11下面が樹脂モールド17の表面と同一面よりも内側に窪んで位置していることにより、金属ポスト11上面に半田ボール等を形成する際に、樹脂モールド17がレジストとして機能し、この窪んでいる部分のみに半田ボール等を形成することができるため、別途半田ボール形成のためのレジストパターンを設ける必要がない。 Further, by the metal posts 11 lower surface is located recessed inwardly from the surface and the same surface of the resin mold 17, when forming the metal posts 11 top solder balls or the like, and a resin mold 17 functions as a resist , it is possible to form the solder balls or the like only in a portion where at this recessed, it is not necessary to provide a resist pattern for separately solder ball formation. このため、工程数を削減することができ、低コストで製造することができる。 Therefore, it is possible to reduce the number of steps, it can be manufactured at low cost.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面に対し、樹脂モールド17を形成する例について説明したが、これに限定されず、上述の第3実施形態に係る配線基板103の金属ポスト11を有する面に対し、樹脂モールド17を形成してもよい。 In the present embodiment, the plane having a metal posts 11 of the wiring board 101 according to the first embodiment has described the example of forming the resin mold 17 is not limited to this, in the third embodiment described above the surface having the metal posts 11 of the wiring substrate 103 according to, may form a resin mold 17.

次に、本発明の第7実施形態について説明する。 Next, a description will be given of a seventh embodiment of the present invention. 図16は、本実施形態に係る配線基板107を示す模式的断面図である。 Figure 16 is a schematic sectional view showing a wiring board 107 according to this embodiment. 図16において、図1乃至15と同一構成物には同一符号を付して、その詳細な説明は省略する。 16, the same arrangement as in FIG. 1 to 15 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第5実施形態に係る配線基板105は、金属ポスト11上面と樹脂モールド17の表面とが同一面上に位置しているのに対し、本実施形態においては、図16に示すように、金属ポスト11上面が樹脂モールド17の表面と同一面よりも外側に突出している点が第5実施形態と異なり、それ以外は第5実施形態と同様の構造を有している。 Wiring board 105 according to the fifth embodiment described above, while the the surface of the metal posts 11 top and the resin mold 17 are positioned on the same plane, in this embodiment, as shown in FIG. 16, that metal posts 11 top protrudes outward from the surface and the same surface of the resin mold 17 different from the fifth embodiment, otherwise has the same structure as the fifth embodiment.

次に、本実施形態に係る配線基板107の製造方法について説明する。 Next, a method for manufacturing the wiring board 107 according to this embodiment. 本実施形態に係る配線基板107は、上述の第1実施形態に係る配線基板101の金属ポスト11を有する面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等を、トランスファーモールディング法、圧縮形成モールド法又は印刷法等によって供給する際に、金属ポスト11上面を埋没させないよう供給することによって得られる。 Wiring board 107 according to this embodiment, the plane having a metal posts 11 of the wiring board 101 according to the first embodiment described above, the mixed material such as silica filler an epoxy-based material, a transfer molding method, compression etc. when supplying the forming mold method or a printing method, obtained by supplying so as not to obscure the metal posts 11 top surface.

本実施形態に係る配線基板107は、上述の第1実施形態に係る配線基板101と同様の動作及び効果に加え、金属ポスト11が樹脂モールド17で覆われているため、金属ポスト11を保護することができる。 Wiring board 107 according to this embodiment, in addition to the same operations and effects as wiring board 101 according to the first embodiment described above, since the metal post 11 is covered with the resin mold 17, to protect the metal posts 11 be able to. また、樹脂モールド17を設けることで配線基板105全体の剛性を高めることができ、配線基板105の信頼性が向上する。 Further, it is possible to increase the rigidity of the entire wiring substrate 105 by providing a resin mold 17, reliability of the wiring substrate 105 is improved. また、金属ポスト11上面が樹脂モールド17の表面と同一面よりも突出していることにより、金属ポスト11上面に半導体装置等を搭載する際の狭ピッチ化に対応することができる。 Further, it is possible to metal posts 11 upper surface by protrudes from the same surface of the resin mold 17, corresponding to the narrow pitch in mounting the semiconductor device or the like to the metal posts 11 top surface.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面に対し、樹脂モールド17を形成する例について説明したが、これに限定されず、上述の第3実施形態に係る配線基板103の金属ポスト11を有する面に対し、樹脂モールド17を形成してもよい。 In the present embodiment, the plane having a metal posts 11 of the wiring board 101 according to the first embodiment has described the example of forming the resin mold 17 is not limited to this, in the third embodiment described above the surface having the metal posts 11 of the wiring substrate 103 according to, may form a resin mold 17.

次に、本発明の第8実施形態について説明する。 It will now be described an eighth embodiment of the present invention. 図17は、本実施形態に係る配線基板108を示す模式的断面図、図18(a)乃至(f)は、本実施形態に係る配線基板108の製造方法の一例を工程順に示す模式的断面図である。 Figure 17 is a schematic sectional view showing a wiring board 108 according to this embodiment, FIG. 18 (a) to (f) are schematic cross-section showing an example of a manufacturing method of the wiring substrate 108 according to the present embodiment in the order of steps it is a diagram. 図17及び18において、図1乃至16と同一構成物には同一符号を付して、その詳細な説明は省略する。 17 and 18, the same arrangement as in FIG. 1 to 16 are denoted by the same reference numerals, and detailed description thereof will be omitted.

第1実施形態に係る配線基板101の金属ポスト11には皮膜が設けられていなかったのに対し、本実施形態においては、金属ポスト11の先端面からその側面の少なくとも一部にかけて有機材料からなる皮膜18aが設けられている点が異なり、それ以外は第1実施形態と同様の構造を有している。 While the film is not provided on the metal posts 11 of the wiring board 101 according to the first embodiment, in the present embodiment, an organic material subjected to at least a portion of the side surface from the distal end surface of the metal posts 11 except that film 18a is provided, otherwise it has the same structure as the first embodiment.

図17に示すように、本実施形態にかかる配線基板108は、図1(a)に示す第1実施形態の配線基板101の金属ポスト11の先端面、即ち金属ポスト11上面からその側面の少なくとも一部にかけて皮膜18aが設けられた構造を有している。 As shown in FIG. 17, the wiring board 108 according to the present embodiment, at least of its sides from the distal end surface, i.e. the metal post 11 upper surface of the metal posts 11 of the wiring board 101 of the first embodiment shown in FIG. 1 (a) film 18a has a structure provided over the part. 皮膜18aは0.01乃至100μmの厚さを有しており、少なくとも1種類の有機材料から構成されている。 Film 18a has a thickness of 0.01 to 100 [mu] m, and a least one organic material.

次に、本実施形態に係る配線基板108の製造方法について説明する。 Next, a method for manufacturing the wiring board 108 according to this embodiment. 図5に示す上述の第1実施形態に係る配線基板101の製造方法のステップ2までを行い(図18、ステップ1乃至2)、図6及び上述の第1実施形態に係る配線基板101の製造方法のステップ3a 及びステップ3で説明した製造方法によって、有機材料からなる耐エッチングマスク18aを形成し、これを皮膜18aとする(図18、ステップ3)。 Figure 5 shows performed up to step 2 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above (Fig. 18, Step 1 to 2), the production of the wiring board 101 according to the first embodiment of FIG. 6 and described above by the manufacturing method described in step 3a 1 and step 3 of the method, to form a anti-etching mask 18a composed of an organic material, which is referred to as film 18a (Fig. 18, step 3). そして、上述の第1実施形態に係る配線基板101の製造方法のステップ6までを行う(図18、ステップ4乃至6)。 Then, the up step 6 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above (Fig. 18, Step 4 to 6). これにより、本実施形態に係る配線基板108が得られる。 Thus, the wiring board 108 according to this embodiment is obtained.

本実施形態にかかる配線基板108は、上述の第1実施形態に係る配線基板101と同様の動作及び効果に加え、金属ポスト11上面からその側面の少なくとも一部にかけて有機材料からなる皮膜18aが設けられていることにより、金属ポスト11の酸化を防止することができる。 Wiring board 108 according to this embodiment, in addition to the same operations and effects as wiring board 101 according to the first embodiment described above, the film 18a is provided made of an organic material over the at least a portion of the side surface from the metal post 11 top by being, it is possible to prevent oxidation of the metal posts 11. また、例えば絶縁性の有機材料によって皮膜18aを設けた場合、この皮膜18aが設けられた金属ポスト11は、金属ポスト11を外部端子として配線基板を外部の素子と接続する際に、この外部の素子に対し、電気的に絶縁することができる。 Also, for example, the case of providing a film 18a with an insulating organic material, metal posts 11 this coating 18a is provided, when connecting the wiring board to an external device the metal post 11 as the external terminals, the external to elements, it can be electrically insulated.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11上面からその側面の少なくとも一部にかけて有機材料からなる皮膜18aが設けられた構造例について説明したが、これに限定されず、上述の第3実施形態に係る配線基板103の金属ポスト11a上面からその側面の少なくとも一部にかけて有機材料からなる皮膜18aが設けられた構造であってもよい。 In the present embodiment has described the film 18a made of an organic material over the at least partially structured examples provided for the side surface from the metal post 11 upper surface of the wiring board 101 according to the first embodiment is not limited thereto , it may be at least partially toward an organic material film 18a of the side surface from the metal post 11a upper surface of the wiring board 103 according to the third embodiment described above is provided structure.

次に、本発明の第9実施形態について説明する。 Next is a description of a ninth embodiment of the present invention. 図19は、本実施形態に係る配線基板109を示す模式的断面図、図20(a)乃至(f)は、本実施形態に係る配線基板109の製造方法の一例を工程順に示す模式的断面図である。 Figure 19 is a schematic sectional view showing a wiring board 109 according to this embodiment, FIG. 20 (a) to (f) are schematic cross-section showing an example of a manufacturing method of the wiring substrate 109 according to the present embodiment in the order of steps it is a diagram. 図19及び20において、図1乃至18と同一構成物には同一符号を付して、その詳細な説明は省略する。 19 and 20, the same arrangement as in FIG. 1 to 18 are denoted by the same reference numerals, and detailed description thereof will be omitted.

第1実施形態に係る配線基板101の金属ポスト11には皮膜が設けられていなかったのに対し、本実施形態においては、金属ポスト11の先端面、即ち金属ポスト11上面からその側面の少なくとも一部にかけて金属ポスト11の金属材料とは異なる金属材料からなる皮膜18bが設けられている点が異なり、それ以外は第1実施形態と同様の構造を有している。 While the film is not provided on the metal posts 11 of the wiring board 101 according to the first embodiment, in this embodiment, the distal end surface, i.e., at least one side surface thereof from the metal post 11 upper surface of the metal posts 11 except that it is provided film 18b made of a metal material different from the metal material of the metal posts 11 toward parts, otherwise has the same structure as the first embodiment.

図19に示すように、本実施形態にかかる配線基板109は、図1(a)に示す第1実施形態の配線基板101の金属ポスト11上面からその側面の少なくとも一部にかけて皮膜18bが設けられた構造を有している。 As shown in FIG. 19, the wiring board 109 according to this embodiment, the film 18b is provided over the at least a portion of the side surface from the metal post 11 upper surface of the wiring board 101 of the first embodiment shown in FIG. 1 (a) and it has a structure. 皮膜18bは0.01乃至100μmの厚さを有しており、金属ポスト11の金属材料とは異なる少なくとも1種類の金属材料から構成されている。 Film 18b has a thickness of 0.01 to 100 [mu] m, and a different at least one metal material is a metal material of the metal posts 11.

次に、本実施形態に係る配線基板109の製造方法について説明する。 Next, a method for manufacturing the wiring board 109 according to this embodiment. 図5に示す上述の第1実施形態に係る配線基板101の製造方法のステップ2までを行い(図20、ステップ1乃至2)、図7及び上述の第1実施形態に係る配線基板101の製造方法のステップ3b 、ステップ3b 及びステップ3で説明した製造方法によって、耐エッチングマスク18bを形成し、これを皮膜18bとする(図20、ステップ3)。 Figure 5 shows performed up to step 2 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above (FIG. 20, Step 1 to 2), the production of the wiring board 101 according to the first embodiment of FIG. 7 and described above step 3b 1 of the method, by the manufacturing method described in step 3b 2 and step 3, to form the anti-etching mask 18b, which is referred to as film 18b (Fig. 20, step 3). そして、上述の第1実施形態に係る配線基板101の製造方法のステップ6までを行う(図20、ステップ4乃至6)。 Then, the up step 6 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above (FIG. 20, Step 4 to 6). これにより、本実施形態に係る配線基板109が得られる。 Thus, the wiring board 109 according to this embodiment is obtained.

本実施形態にかかる配線基板109は、上述の第1実施形態に係る配線基板101と同様の動作及び効果に加え、金属ポスト11上面からその側面の少なくとも一部にかけて金属材料からなる皮膜18bが設けられていることにより、金属ポスト11の酸化を防止することができる。 Wiring board 109 according to this embodiment, in addition to the same operations and effects as wiring board 101 according to the first embodiment described above, the film 18b is provided made of a metal material over the at least a portion of the side surface from the metal post 11 top by being, it is possible to prevent oxidation of the metal posts 11. また、金属ポスト11が他の配線基板又は半導体装置等と電気的に接続される場合に、金属材料からなる皮膜18bが接合間の応力を緩和し、また、金属ポスト11の電気抵抗を低下させることができる。 Further, when the metal posts 11 are connected other and electrically wiring board or a semiconductor device such as film 18b made of a metal material is relaxed stress junction, also reduces the electrical resistance of the metal posts 11 be able to. さらに、皮膜18bを半田等によって形成することで、新たな接続金属を形成することなく、皮膜18bを接続金属として機能させることもできる。 Further, by forming the film 18b by solder or the like, without forming a new connection metal, it can function the film 18b as a connection metal.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11上面からその側面の少なくとも一部にかけて皮膜18bが設けられた構造例について説明したが、これに限定されず、上述の第3実施形態に係る配線基板103の金属ポスト11a上面からその側面の少なくとも一部にかけて皮膜18bが設けられた構造であってもよい。 In the present embodiment has described the example of the structure at least partially over the film 18b is provided in its side surface from the metal post 11 upper surface of the wiring board 101 according to the first embodiment is not limited to this, the above first 3 at least part toward film 18b of the side surface from the metal post 11a upper surface of the wiring board 103 according to the embodiment may have a structure that is provided.

次に、本発明の第10実施形態について説明する。 The following describes a tenth embodiment of the present invention. 図21は、本実施形態に係る配線基板110を示す模式的断面図、図22(a)乃至(h)は、本実施形態に係る配線基板110の製造方法の一例を工程順に示す模式的断面図である。 Figure 21 is a schematic sectional view showing a wiring board 110 according to this embodiment, FIG. 22 (a) to (h) are schematic cross-section showing an example of a manufacturing method of the wiring substrate 110 according to the present embodiment in the order of steps it is a diagram. 図21及び22において、図1乃至20と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 21 and 22, in FIGS. 1 to 20 the same arrangement are denoted by the same reference numerals, and detailed description thereof will be omitted.

本実施形態にかかる配線基板110は、上述の第1実施形態に係る配線基板101の金属ポスト11上面からその側面の少なくとも一部にかけて、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボールが接続半田32として設けられている。 Wiring board 110 according to this embodiment, toward at least a portion of the side surface from the metal post 11 upper surface of the wiring board 101 according to the first embodiment described above, the solder made of a solder material such as eutectic solder or lead-free tin ball is provided as a connection solder 32. 接続半田32は、金属ポスト11上面からその側面の少なくとも一部にかけてめっき法、ボール転写法又は印刷法等により設けられる。 Soldered 32, plating toward at least a portion of the side surface from the metal post 11 top, it is provided by a ball transfer method or a printing method or the like.

次に、本実施形態に係る配線基板110の製造方法について説明する。 Next, a method for manufacturing the wiring board 110 according to this embodiment. 本実施形態に係る配線基板110は、図22(a)乃至(h)に示すように、上述の第1実施形態に係る配線基板101の製造方法と同様の製造方法によって配線基板101を形成し(ステップ1乃至7)、ステップ6において耐エッチングマスク18が設けられていた部位、即ち金属ポスト11上面からその側面の少なくとも一部にかけて、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボールをめっき法、ボール転写法又は印刷法によって形成し、これにより接続半田32を形成する(ステップ8)。 Wiring board 110 according to this embodiment, as shown in FIG. 22 (a) to (h), the wiring board 101 was formed by the same manufacturing process as the manufacturing method of the wiring substrate 101 according to the first embodiment described above (step 1-7), site anti-etching mask 18 is provided in step 6, i.e. from the metal post 11 top toward at least a portion of its sides, the solder made of a solder material or the like eutectic solder or lead-free tin plating the ball is formed by a ball transfer method or a printing method, thereby forming a connection solder 32 (step 8). これにより、本実施形態に係る配線基板110が得られる。 Thus, the wiring board 110 according to this embodiment is obtained.

本実施形態に係る配線基板110は、上述の第1実施形態に係る配線基板101と同様の動作及び効果に加え、金属ポスト11上面からその側面の少なくとも一部にかけて半田ボール19が設けられていることにより、金属ポスト11上面側にも配線基板を接合することが可能である。 Wiring board 110 according to this embodiment, in addition to the same operations and effects as wiring board 101 according to the first embodiment described above, the solder ball 19 is provided toward at least a portion of the side surface from the metal post 11 top by, it is also possible to bond the wiring board to the metal post 11 upper surface.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11上面からその側面の少なくとも一部にかけて接続半田32が設けられた構造例について説明したが、これに限定されず、上述の第3実施形態に係る配線基板103の金属ポスト11a上面からその側面の少なくとも一部にかけて接続半田32が設けられていてもよい。 In the present embodiment, the connection solder 32 toward at least a portion of the side surface from the metal post 11 upper surface of the wiring board 101 according to the first embodiment has been described structure example provided, not limited to this, the above-mentioned connecting the solder 32 toward at least a portion may be provided in a side surface of a metal posts 11a upper surface of the wiring board 103 according to the third embodiment.

次に、本発明の第11実施形態について説明する。 It will now be described an eleventh embodiment of the present invention. 図23は、本実施形態に係る半導体装置1011を示す模式的断面図、図24(a)乃至(c)は、本実施形態に係る半導体装置の製造方法の一例を工程順に示す模式的断面図、図25(a)乃至(c)は、本実施形態に係る半導体装置の製造方法の他の例を工程順に示す模式的断面図である。 Figure 23 is a schematic sectional view showing a semiconductor device 1011 according to this embodiment, FIG. 24 (a) to (c) are schematic cross-sectional view showing an example of a method of manufacturing a semiconductor device according to the present embodiment in the order of steps FIG 25 (a) to (c) are schematic cross-sectional view showing another example of a method for manufacturing a semiconductor device according to the present embodiment in the order of steps. 図23及び25において、図1乃至22と同一構成物には同一符号を付して、その詳細な説明は省略する。 23 and 25, the same arrangement as in FIG. 1 to 22 are denoted by the same reference numerals, and detailed description thereof will be omitted.

図23に示すように、本実施形態に係る半導体装置1011は、図1(a)に示す上述の第1実施形態の配線基板101の金属ポスト11を有する面と反対側の面に、半導体素子20が半田ボール19を介してフリップチップ接続され、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている。 As shown in FIG. 23, a semiconductor device 1011 according to this embodiment, on the surface opposite to the surface having the metal posts 11 of the wiring board 101 of the first embodiment described above shown in FIG. 1 (a), the semiconductor element 20 is flip-chip connected through the solder balls 19, the substrate 10, the underfill resin 21 in the gap between the semiconductor element 20 and the solder balls 19 are implanted. これにより、本実施形態に係る半導体装置1011が構成されている。 Thus, a semiconductor device 1011 according to this embodiment is constructed.

半田ボール19は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。 The solder balls 19, a minute ball comprising solder material, plating, is formed by a ball transfer or printing method, etc., and as the solder material used which consists of solder material such as eutectic solder or lead-free tin be able to. また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, which solder balls 19 is prevented from breaking, silica filler or the like is added to the epoxy materials it can be used made of material.

次に、本実施形態に係る半導体装置1011の製造方法について説明する。 Next, a method for manufacturing a semiconductor device 1011 according to this embodiment. 本実施形態に係る配線基板1011は、図24(a)乃至(c)に示すように、上述の第1実施形態に係る配線基板101の製造方法と同様の製造方法によって配線基板101を形成し(ステップ1乃至2)、配線基板101の金属ポスト11を有する面と反対側の面に、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボール19を介して半導体素子20と基体10とをフリップチップ接続する。 Wiring board 1011 according to this embodiment, as shown in FIG. 24 (a) to (c), the wiring board 101 was formed by the same manufacturing process as the manufacturing method of the wiring substrate 101 according to the first embodiment described above (step 1-2), the surface of the surface opposite to that having the metal posts 11 of the wiring substrate 101, the semiconductor element 20 and the substrate 10 through the solder balls 19 of solder material such as eutectic solder or lead-free tin the door to flip-chip connection. その後、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21を注入し、充填する(ステップ3)。 Thereafter, the substrate 10, by injecting an underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 is charged (step 3). これにより、本実施形態に係る半導体装置1011が得られる。 Thus, a semiconductor device 1011 according to this embodiment is obtained.

次に、本実施形態に係る半導体装置1011の他の製造方法について説明する。 Next, another manufacturing method of a semiconductor device 1011 according to this embodiment. 図25(a)乃至(c)に示すように、先ず、上述の第1実施形態に係る配線基板101の製造方法のステップ1乃至2と同様に、支持基板24上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体10を形成する(ステップ1)。 As shown in FIG. 25 (a) to (c), first, as in step 1-2 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above, the wiring layer at least one layer on the supporting substrate 24 to form a composed base 10 and an insulating layer of at least one layer (step 1).

次に、基体10の支持基板24と接触している面の反対側の面に、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボール19を介して半導体素子20と基体10とをフリップチップ接続する。 Next, the surface opposite to the surface in contact with the supporting substrate 24 of the substrate 10, the semiconductor element 20 and the substrate 10 through the solder balls 19 of solder material such as eutectic solder or lead-free tin flip-chip connection. その後、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21を注入し、充填する(ステップ2)。 Thereafter, the substrate 10, by injecting an underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 is charged (step 2).

次に、上述の第1実施形態に係る配線基板101の製造方法のステップ3乃至7と同様に、支持基板24をエッチングし、金属ポスト11を形成する(ステップ3)。 Then, as in steps 3-7 of a method for manufacturing a wiring substrate 101 according to the first embodiment described above, the supporting substrate 24 is etched to form the metal posts 11 (Step 3). これにより、本実施形態に係る半導体装置1011が得られる。 Thus, a semiconductor device 1011 according to this embodiment is obtained.

本実施形態に係る半導体装置1011は、上述の第1実施形態に係る配線基板101の金属ポスト11を有する面と反対側の面に、半導体素子20が実装されているため、上述の第1実施形態に係る配線基板101と同様の動作及び効果を有している。 The semiconductor device 1011 according to this embodiment, on the surface opposite to the surface having the metal posts 11 of the wiring board 101 according to the first embodiment described above, since the semiconductor element 20 is mounted, the first embodiment described above It has the same operation and effects as wiring board 101 according to the.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面と反対側の面に、半導体素子20が実装された構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108、第9実施形態に係る配線基板109又は第10実施形態に係る配線基板110の金属ポストを有する面と反対側の面に、半導体素子20が実装されていてもよい。 In the present embodiment, on the surface opposite to the surface having the metal posts 11 of the wiring board 101 according to the first embodiment has described the example structure in which the semiconductor element 20 is mounted is not limited to this, above wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the wiring board 108 according to the eighth embodiment, the wiring board 109 according to the ninth embodiment or on the surface opposite to the surface having the metal posts of the wiring board 110 according to the tenth embodiment, the semiconductor device 20 may be implemented. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面と反対側の面に、複数個の半導体素子20が実装されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted, is not limited to this, on the surface opposite to the surface having the metal posts 11 of the wiring board, a plurality of semiconductor element 20 may be implemented.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

次に、本発明の第12実施形態について説明する。 Next is a description of a twelfth embodiment of the present invention. 図26は、本実施形態に係る半導体装置1012を示す模式的断面図である。 Figure 26 is a schematic sectional view showing a semiconductor device 1012 according to this embodiment. 図26において、図1乃至25と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 26, in FIG. 1 to 25 the same arrangement are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第11実施形態では、基体10の半導体素子20が実装されている面が露出しているのに対し、本実施形態においては、図26に示すように、基体10の半導体素子20が実装されている面が樹脂モールド17によって覆われている点が異なり、それ以外は第10実施形態と同様の構造を有している。 In the eleventh embodiment described above, while the semiconductor device 20 of the substrate 10 is exposed is a surface that is implemented, in the present embodiment, as shown in FIG. 26, the semiconductor device 20 of the body 10 is mounted It has been that the surface is different from that covered by the resin mold 17, except it has a structure similar to the tenth embodiment.

図26に示すように、本実施形態に係る半導体装置1012は、図23に示す上述の第11実施形態の半導体装置1011の基体10の半導体素子20が実装されている面全面を覆うように樹脂モールド17が形成されて構成されている。 As shown in FIG. 26, a semiconductor device 1012 according to this embodiment, the resin to cover the whole surface of the semiconductor device 20 of the substrate 10 of the semiconductor device 1011 of the eleventh embodiment described above shown in FIG. 23 is mounted mold 17 is constituted are formed.

半田ボール19は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。 The solder balls 19, a minute ball comprising solder material, plating, is formed by a ball transfer or printing method, etc., and as the solder material used which consists of solder material such as eutectic solder or lead-free tin be able to. また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, which solder balls 19 is prevented from breaking, silica filler or the like is added to the epoxy materials it can be used made of material.

次に、本実施形態に係る半導体装置1012の製造方法について説明する。 Next, a method for manufacturing a semiconductor device 1012 according to this embodiment. 上述の第11実施形態の半導体装置1011の基体10の半導体素子20が実装されている面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等からなる樹脂を、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法等によって、基体10の全面を覆うように供給し、これを硬化させることによって樹脂モールド17を形成する。 Transfer molding to the surface on which the semiconductor device 20 of the substrate 10 of the semiconductor device 1011 of the eleventh embodiment described above is mounted, a resin made of a material mixed with silica filler material such as epoxy based, using a mold Law, by compression forming mold method or the printing method, and supplies to cover the entire surface of the substrate 10, to form the resin mold 17 by curing it. これにより、本実施形態に係る半導体装置1012が得られる。 Thus, a semiconductor device 1012 according to this embodiment is obtained.

本実施形態に係る半導体装置1012は、上述の第11実施形態に係る半導体装置1011と同様の動作及び効果に加え、半導体素子20が樹脂モールド17で覆われていることより、半導体素子20を外部からの衝撃等から保護することができる。 The semiconductor device 1012 according to this embodiment, the external addition to the same operation and effect as the semiconductor device 1011 according to the eleventh embodiment described above, from the semiconductor element 20 is covered with the resin mold 17, the semiconductor device 20 it can be protected from an impact or the like from. また、樹脂モールド17を設けることによって、半導体装置全体の剛性を高くすることができ、半導体装置1012の信頼性が向上する。 Further, by providing the resin mold 17, it is possible to increase the stiffness of the whole semiconductor device, the reliability of the semiconductor device 1012 is improved.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面と反対側の面に、半導体素子20が実装され、この面が樹脂モールド17で覆われた構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108、第9実施形態に係る配線基板109又は第10実施形態に係る配線基板110の金属ポストを有する面と反対側の面に、半導体素子20が実装され、この面が樹脂モールド17で覆われていてもよい。 In the present embodiment, description on the surface opposite to the surface having the metal posts 11 of the wiring board 101 according to the first embodiment, the semiconductor device 20 is mounted, this surface structural example covered with a resin mold 17 but was not limited to this, the wiring board 102 according to the second embodiment described above, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the wiring board 108 according to the eighth embodiment , on the surface opposite to the surface having the metal posts of the wiring board 110 according to the wiring board 109 or the tenth embodiment according to the ninth embodiment, the semiconductor device 20 is mounted, have the surface is covered with a resin mold 17 it may be. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面と反対側の面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, one semiconductor element 20 although an example was described which is mounted, without being limited thereto, a plurality of semiconductor elements on a surface opposite to the surface having the metal posts 11 of the wiring substrate 20 may be mounted.

また、本実施形態においては、基体10において半導体素子20が実装されている面の全面を樹脂モールド17で覆う例を示しているが、これに限定されず、半導体素子20及び接続部分のみを樹脂モールド17で覆う構造であってもよい。 In the present embodiment, an example is shown which covers the entire surface of the semiconductor element 20 is mounted in the base 10 by a resin mold 17 is not limited to this, only the semiconductor element 20 and the connecting portion resin it may have a structure covered with a mold 17.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

更に、基体10、半導体素子20及び半田ボール19の隙間に注入するアンダーフィル樹脂21と樹脂モールド17は同一の材料からなるものを使用することもできる。 Furthermore, the substrate 10, the underfill resin 21 and the resin mold 17 to be injected into the gap of the semiconductor element 20 and the solder balls 19 may also be used those made of the same material. このとき、アンダーフィル樹脂21を基体10、半導体素子20及び半田ボール19の隙間に注入する工程と、樹脂モールド17を形成する工程を同時に行うこともできる。 At this time, the underfill resin 21 base 10, a step of injecting into the gap of the semiconductor element 20 and the solder balls 19 may be a step of forming a resin mold 17 at the same time.

次に、本発明の第13実施形態について説明する。 Next is a description of a thirteenth embodiment of the present invention. 図27は、本実施形態に係る半導体装置1013を示す模式的断面図である。 Figure 27 is a schematic sectional view showing a semiconductor device 1013 according to this embodiment. 図27において、図1乃至26と同一構成物には同一符号を付して、その詳細な説明は省略する。 27, the same arrangement as in FIG. 1 to 26 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第12実施形態では、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものであるのに対し、本実施形態においては、図27に示すように、半導体素子20と基体10との接続形態が、ワイヤーボンディングによるものである点が異なり、それ以外は第12実施形態と同様の構造を有している。 In the twelfth embodiment described above, the connection form of the semiconductor element 20 and the substrate 10, whereas is by flip-chip connection via the solder balls 19, in the present embodiment, as shown in FIG. 27, connection form between the semiconductor element 20 and the substrate 10, except those due to wire bonding, otherwise has the same structure as the twelfth embodiment.

図25に示すように、本実施形態に係る半導体装置1013は、基体10の金属ポスト11が設けられている面と反対側の面に、接着剤22により半導体素子20が接着され、半導体素子20の基体10との接着面と反対側の面と基体10とがボンディングワイヤー23により接続され、基体10の半導体素子20が実装されている面全面を覆うように樹脂モールド17が形成されて構成されている。 As shown in FIG. 25, a semiconductor device 1013 according to this embodiment, the surface of the surface opposite to the metal posts 11 of the base 10 is provided, the semiconductor device 20 is bonded by an adhesive 22, the semiconductor device 20 adhesive surface of the substrate 10 between the surface and the substrate 10 on the opposite side are connected by bonding wires 23, resin mold 17 so as to cover the whole surface of the semiconductor device 20 of the body 10 is mounted is configured to be formed ing.

接着剤22は、有機材料又は銀ペースト等を使用することができる。 The adhesive 22 may be an organic material or a silver paste or the like. また、ボンディングワイヤー23は、導体素子20と配線基板10とを電気的に接続するものであり、主に金からなる材料からなるものを使用することができる。 The bonding wire 23 is to electrically connect the conductive element 20 and the wiring board 10, it is possible to use one made of mainly made of gold material.

上述の如く構成された本実施形態に係る半導体装置1013の動作及び効果は、上述の第12実施形態と同様である。 Operation and effect of the semiconductor device 1013 according to the present embodiment configured as described above is similar to the twelfth embodiment described above.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面と反対側の面に、半導体素子20が実装された構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108、第9実施形態に係る配線基板109又は第10実施形態に係る配線基板110の金属ポストを有する面と反対側の面に、半導体素子20が実装されていてもよい。 In the present embodiment, on the surface opposite to the surface having the metal posts 11 of the wiring board 101 according to the first embodiment has described the example structure in which the semiconductor element 20 is mounted is not limited to this, above wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the wiring board 108 according to the eighth embodiment, the wiring board 109 according to the ninth embodiment or on the surface opposite to the surface having the metal posts of the wiring board 110 according to the tenth embodiment, the semiconductor device 20 may be implemented. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面と反対側の面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, one semiconductor element 20 although an example was described which is mounted, without being limited thereto, a plurality of semiconductor elements on a surface opposite to the surface having the metal posts 11 of the wiring substrate 20 may be mounted.

次に、本発明の第14実施形態について説明する。 Next is a description of a fourteenth embodiment of the present invention. 図28は、本実施形態に係る半導体装置1014を示す模式的断面図、図29(a)乃至(c)は、本実施形態に係る半導体装置1014の製造方法の一例を工程順に示す模式的断面図、図30(a)乃至(d)は、本実施形態に係る半導体装置1014の製造方法の他の例を工程順に示す模式的断面図である。 Figure 28 is a schematic sectional view showing a semiconductor device 1014 according to this embodiment, FIG. 29 (a) to (c) are schematic cross-section showing an example of a manufacturing method of a semiconductor device 1014 according to the present embodiment in the order of steps Figure, Figure 30 (a) to (d) are schematic cross-sectional view showing another example of a manufacturing method of a semiconductor device 1014 according to the present embodiment in the order of steps. 図28乃至30において、図1乃至27と同一構成物には同一符号を付して、その詳細な説明は省略する。 In 28 to 30, the same arrangement as in FIG. 1 to 27 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第11実施形態では、第1実施形態に係る配線基板101の金属ポスト11を有する面と反対側の面に、半導体素子20が実装されているのに対し、本実施形態においては、図28に示すように、第1実施形態に係る配線基板101の金属ポスト11を有する面に、半導体素子20が実装されている点が異なり、それ以外は第11実施形態と同様の構造を有している。 In the eleventh embodiment described above, the surface opposite to the surface having the metal posts 11 of the wiring board 101 according to the first embodiment, while the semiconductor element 20 is mounted, in the present embodiment, FIG. as shown in 28, the surface having the metal posts 11 of the wiring board 101 according to the first embodiment, except that the semiconductor element 20 is mounted, the other has the structure similar to the eleventh embodiment ing.

図28に示すように、本実施形態に係る半導体装置1014は、図1(a)に示す上述の第1実施形態の配線基板101の金属ポスト11を有する面に、半導体素子20が半田ボール19を介してフリップチップ接続され、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている。 As shown in FIG. 28, a semiconductor device 1014 according to this embodiment, the surface having the metal posts 11 of the wiring board 101 of the first embodiment described above shown in FIG. 1 (a), the semiconductor device 20 is solder ball 19 is flip-chip connected via a base 10, the underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted. これにより、本実施形態に係る半導体装置1014が構成されている。 Thus, a semiconductor device 1014 according to this embodiment is constructed.

半田ボール19は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。 The solder balls 19, a minute ball comprising solder material, plating, is formed by a ball transfer or printing method, etc., and as the solder material used which consists of solder material such as eutectic solder or lead-free tin be able to. また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, which solder balls 19 is prevented from breaking, silica filler or the like is added to the epoxy materials it can be used made of material.

次に、本実施形態に係る半導体装置1014の製造方法について説明する。 Next, a method for manufacturing a semiconductor device 1014 according to this embodiment. 本実施形態に係る配線基板1014は、図29(a)乃至(c)に示すように、上述の第1実施形態に係る配線基板101の製造方法と同様の製造方法によって配線基板101を形成し(ステップ1乃至2)、配線基板101の金属ポスト11を有する面に、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボール19を介して半導体素子20と基体10とをフリップチップ接続する。 Wiring board 1014 according to this embodiment, as shown in FIG. 29 (a) to (c), the wiring board 101 was formed by the same manufacturing process as the manufacturing method of the wiring substrate 101 according to the first embodiment described above (step 1-2), the surface having the metal posts 11 of the wiring substrate 101, a flip-chip connecting the semiconductor element 20 and the substrate 10 through the solder balls 19 of solder material such as eutectic solder or lead-free tin to. その後、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21を注入し、充填する(ステップ3)。 Thereafter, the substrate 10, by injecting an underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 is charged (step 3). これにより、本実施形態に係る半導体装置1014が得られる。 Thus, a semiconductor device 1014 according to this embodiment is obtained.

次に、本実施形態に係る半導体装置1014の他の製造方法について説明する。 Next, another manufacturing method of a semiconductor device 1014 according to this embodiment. 先ず、図30(a)乃至(c)に示すように、上述の第1実施形態に係る配線基板101の製造方法のステップ1乃至2と同様に、支持基板24上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体10を形成する(ステップ1)。 First, as shown in FIG. 30 (a) to (c), similarly to step 1-2 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above, the wiring layer at least one layer on the supporting substrate 24 to form a composed base 10 and an insulating layer of at least one layer (step 1).

次に、支持基板24の半導体素子20を搭載する箇所に、開口部30を形成する。 Then, the position of mounting the semiconductor device 20 of the support substrate 24 to form an opening 30. この開口部30の形成方法は、以下の通りである。 The method of forming the opening 30 are as follows. 先ず、少なくとも1の有機材料又は少なくとも1の支持基板24とは異なる金属材料による耐エッチングマスクを、支持基板24の開口部30を形成したい箇所以外に対して形成する。 First, the anti-etching mask by a metal material different from the at least one organic material or at least one of the support substrate 24 is formed with respect to locations other than to be an opening 30 of the supporting substrate 24.

上述の耐エッチングマスクを有機材料によって形成する場合、有機材料が液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、また、有機材料がドライフィルムであればラミネート法等により積層し、有機材料を積層後、乾燥等の処理により、有機材料を硬化させ、有機材料が感光性であればフォトプロセス等により、有機材料が非感光性であればレーザー加工法等により、支持基板24の開口部30を形成したい箇所以外に対して有機材料による耐エッチングマスクを形成する。 When forming the anti-etching mask above the organic material, if the organic material is a liquid, spin coating, die coating, and laminated by a curtain coating method or a printing method, etc., and organic materials as long as the dry film laminate laminated by law or the like, after stacking the organic material by treatment such as drying, the organic material is cured by photo process or the like as long as it is an organic material is photosensitive, a laser processing method or the like as long as it is an organic material light-insensitive This forms an anti-etching mask with organic materials for non where you want to form an opening 30 of the supporting substrate 24.

上述の耐エッチングマスクを金属材料によって形成する場合、めっきレジストが液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、めっきレジストがドライフィルムであればラミネート法等により積層する。 When forming the anti-etching mask above a metal material, if the plating resist liquid, spin coating, die coating, and laminated by a curtain coating method or a printing method, laminating method if the plating resist is a dry film by laminating. めっきレジスト28を積層後、乾燥等の処理により、めっきレジストを硬化させ、めっきレジストが感光性であればフォトプロセス等により、めっきレジストが非感光性であればレーザー加工法等により、支持基板24の開口部30を形成したい箇所にめっきレジストを形成する。 After lamination the plating resist 28, the processing such as drying, a plating resist is cured by photo process or the like if the plating resist is photosensitive, the plating resist by laser processing method or the like as long as it is a non-photosensitive, the supporting substrate 24 forming a plating resist in portions intended to form the opening 30 of the. その後、めっきレジストの開口部に電解めっき法又は無電解めっき法により、支持基板24とは異なる金属材料を析出させ、めっきレジストを除去することにより、支持基板24の開口部30を形成したい箇所以外に対して金属材料による耐エッチングマスクを形成する。 Then, by electrolytic plating or electroless plating in the openings of the plating resist, to precipitate a metal material different from the supporting substrate 24, by removing the plating resist, except where you want to form an opening 30 of the supporting substrate 24 forming an anti-etching mask of a metal material against. また、支持基板24上に金属材料を設け、この金属材料上の、支持基板24の開口部30を形成したい箇所に保護膜を形成し、不要な金属材料をエッチングした後に、保護膜を剥離して支持基板24の開口部30を形成したい箇所以外に耐エッチングマスクを設けることもできる。 Also, a metal material formed on a supporting substrate 24, on the metal material, the protective film at a location desired to form an opening 30 of the supporting substrate 24 is formed, the unnecessary metal material after etching, peeling off the protective film except where you want to form an opening 30 of the supporting substrate 24 Te may also be provided anti-etching mask.

次に、上述の耐エッチングマスクを保護膜として、エッチング液によって支持基板24を基体10が露出するまでエッチングし、開口部30を設ける(ステップ2)。 Then, as the protective film etching resistant mask described above, the supporting substrate 24 by an etchant to etch to the substrate 10 is exposed, an opening 30 (Step 2).

次に、この開口部30から露出した基体10の面に、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボール19を介して半導体素子20と基体10とをフリップチップ接続する。 Next, the surface of the substrate 10 exposed through the opening 30, flip-chip connecting the semiconductor element 20 and the substrate 10 through the solder balls 19 of solder material such as eutectic solder or lead-free tin. その後、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21を注入し、充填する(ステップ3)。 Thereafter, the substrate 10, by injecting an underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 is charged (step 3).

次に、上述の第1実施形態に係る配線基板101の製造方法のステップ3乃至7と同様に、支持基板24をエッチングし、金属ポスト11を形成する(ステップ4)。 Then, as in steps 3-7 of a method for manufacturing a wiring substrate 101 according to the first embodiment described above, the supporting substrate 24 is etched to form the metal posts 11 (Step 4). これにより、本実施形態に係る配線基板1014が得られる。 Thus, the wiring board 1014 according to this embodiment is obtained.

本実施形態に係る半導体装置1014は、上述の第1実施形態に係る配線基板101の金属ポスト11を有する面に、半導体素子20が実装されているため、上述の第1実施形態に係る配線基板101と同様の動作及び効果を有している。 The semiconductor device 1014 according to this embodiment, the surface having the metal posts 11 of the wiring board 101 according to the first embodiment described above, since the semiconductor element 20 is mounted, a wiring board according to the first embodiment described above It has the same operation and effect as 101.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面に、半導体素子20が実装された構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108、第9実施形態に係る配線基板109又は第10実施形態に係る配線基板110の金属ポストを有する面に、半導体素子20が実装されていてもよい。 In the present embodiment, the surface having the metal posts 11 of the wiring board 101 according to the first embodiment has described the example structure in which the semiconductor element 20 is mounted is not limited to this, the second embodiment described above wiring board 102 according to the wiring board 103 according to the third embodiment, the fourth embodiment wiring board 104 according to the embodiment, the wiring board 108 according to the eighth embodiment, the ninth embodiment wiring board 109 or the tenth embodiment according to the the surface having the metal posts of the wiring board 110 according to the semiconductor device 20 may be implemented. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted is not limited thereto, have a plurality of semiconductor elements 20 are mounted on the surface having the metal posts 11 of the wiring substrate it may be.

また、本実施形態においては、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子20と基体10との接続形態がワイヤーボンディングによる接続であってもよい。 In the present embodiment, the connection form between the semiconductor element 20 and the substrate 10, has been described by flip chip connection via the solder balls 19 is not limited to this, the semiconductor element 20 and the base 10 connection mode may be connected by wire bonding.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

また、必要に応じて、半導体素子20が実装された部位を樹脂モールド17で覆うこともできる。 If necessary, the site where the semiconductor device 20 is mounted may be covered with a resin mold 17. この場合は、樹脂モールド17によって覆わない部分の支持基板24には樹脂モールド17がかからない様にマスクを施すか又は樹脂モールド17を形成した後に研磨等を行い、支持基板24の表面を露出させる。 In this case, the supporting substrate 24 of the portion not covered by the resin mold 17 was ground like after forming or resin molding 17 masked so as not to apply the resin mold 17, to expose the surface of the supporting substrate 24.

また、本実施形態に係る半導体装置は、半導体素子を搭載する工程及び金属ポストを形成する工程のいずれの工程を先に行ってもよいため、プロセスの自由度が高い。 The semiconductor device according to this embodiment, since it is performed first one of the steps of forming a step and metal posts for mounting a semiconductor element, a high degree of freedom in the process.

次に、本発明の第15実施形態について説明する。 Next is a description of a fifteenth embodiment of the present invention. 図31は、本実施形態に係る半導体装置1015を示す模式的断面図である。 Figure 31 is a schematic sectional view showing a semiconductor device 1015 according to this embodiment. 図31において、図1乃至30と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 31, in FIG. 1 to 30 the same arrangement are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第14実施形態では、基体10の半導体素子20が実装されている面が露出しているのに対し、本実施形態においては、図31に示すように、基体10の半導体素子20が実装されている面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われている点が異なり、それ以外は第14実施形態と同様の構造を有している。 In the fourteenth embodiment described above, while the semiconductor device 20 of the substrate 10 is exposed is a surface that is implemented, in the present embodiment, as shown in FIG. 31, the semiconductor device 20 of the body 10 is mounted has been that face, except that only the upper surface of the metal posts 11 are covered with the resin mold 17 so as to expose, the other has a structure similar to the fourteenth embodiment.

樹脂モールド17は、エポキシ系の材料にシリカフィラーを混ぜた材料からなり、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法により形成することができる。 Resin mold 17 is made of a material mixed with silica filler in an epoxy-based material, transfer molding method using a mold, it can be formed by compression forming mold method or a printing method.

次に、本実施形態に係る半導体装置1015の製造方法について説明する。 Next, a method for manufacturing a semiconductor device 1015 according to this embodiment. 本実施形態に係る半導体装置1015は、図28に示す第14実施形態に係る半導体装置1014において、金属ポスト11を有し、半導体素子20が実装された面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等を、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法等によって金属ポスト11上面が完全に埋没するように供給する。 The semiconductor device 1015 according to this embodiment, in the semiconductor device 1014 according to the fourteenth embodiment shown in FIG. 28, has a metal post 11, with respect to a plane of the semiconductor element 20 is mounted, a silica filler an epoxy-based material the the mixing materials such as, transfer molding method using a mold, supplying as metal posts 11 top is completely buried by the compression forming mold method or the printing method. そして、樹脂モールド17の表面から金属ポスト11上面が露出するまで研磨等を行う。 Then, the polishing or the like from the surface of the resin mold 17 to expose the metal posts 11 top surface. これにより、金属ポスト11上面と樹脂モールド17の表面とが同一面上にあり、平坦化された本実施形態に係る半導体装置1015を得ることができる。 Thus, the surface of the metal posts 11 top and the resin mold 17 is located on the same surface, it is possible to obtain a semiconductor device 1015 according to the present embodiment is flattened.

本実施形態に係る半導体装置1015は、上述の第14実施形態に係る半導体装置1014と同様の動作及び効果に加え、金属ポスト11及び半導体素子20が樹脂モールド17で覆われているため、金属ポスト11及び半導体素子20を保護することができる。 The semiconductor device 1015 according to this embodiment, in addition to the same operation and effect as the semiconductor device 1014 according to a fourteenth embodiment described above, since the metal post 11 and the semiconductor element 20 is covered with the resin mold 17, the metal post it is possible to protect the 11 and the semiconductor device 20. また、樹脂モールド17を設けることで半導体装置全体の剛性を高めることができ、半導体装置1015の信頼性が向上する。 Further, it is possible to increase the rigidity of the entire semiconductor device by providing a resin mold 17, the reliability of the semiconductor device 1015 is improved. また、金属ポスト11上面と樹脂モールド17の表面とが同一面上にあり、平坦化されているため、金属ポスト11上面を他の配線基板又は半導体装置等に接続する場合、接続が容易になる。 Further, the surface of the metal posts 11 top and the resin mold 17 is located on the same plane, because it is flattened, when connecting the metal posts 11 top to another wiring board or a semiconductor device, the connection is facilitated .

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面に、半導体素子20が実装され、この面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われた構造例について説明したが、これに限定されず、第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108又は第9実施形態に係る配線基板109の金属ポストを有する面に、半導体素子20が実装され、この面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われていてもよい。 In the present embodiment, the surface having the metal posts 11 of the wiring board 101 according to the first embodiment, the semiconductor device 20 is mounted, this surface, the resin mold 17 so that only the upper surface of the metal posts 11 are exposed It has been described covered structure example but not limited to this, the wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the eighth embodiment the surface having the metal posts of the wiring board 109 according to the wiring board 108 or the ninth embodiment according to, the semiconductor element 20 is mounted, this surface, covered by a resin mold 17 such that only the upper surface of the metal posts 11 are exposed it may be cracking. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted is not limited thereto, have a plurality of semiconductor elements 20 are mounted on the surface having the metal posts 11 of the wiring substrate it may be.

また、本実施形態においては、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子20と基体10との接続形態がワイヤーボンディングによる接続であってもよい。 In the present embodiment, the connection form between the semiconductor element 20 and the substrate 10, has been described by flip chip connection via the solder balls 19 is not limited to this, the semiconductor element 20 and the base 10 connection mode may be connected by wire bonding.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

基体10、半導体素子20及び半田ボール19の隙間に注入するアンダーフィル樹脂21と樹脂モールド17は同一の材料からなるものを使用することもできる。 Substrate 10, the underfill resin 21 and the resin mold 17 to be injected into the gap of the semiconductor element 20 and the solder balls 19 may also be used those made of the same material. このとき、アンダーフィル樹脂21を基体10、半導体素子20及び半田ボール19の隙間に注入する工程と、樹脂モールド17を形成する工程を同時に行うこともできる。 At this time, the underfill resin 21 base 10, a step of injecting into the gap of the semiconductor element 20 and the solder balls 19 may be a step of forming a resin mold 17 at the same time.

次に、本発明の第16実施形態について説明する。 Next is a description of a sixteenth embodiment of the present invention. 図32は、本実施形態に係る半導体装置1016を示す模式的断面図である。 Figure 32 is a schematic sectional view showing a semiconductor device 1016 according to this embodiment. 図32において、図1乃至31と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 32, the same arrangement as in FIG. 1 to 31 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第15実施形態に係る半導体装置1015は、金属ポスト11上面と樹脂モールド17の表面とが同一面上に位置しているのに対し、本実施形態においては、図30に示すように、金属ポスト11上面が樹脂モールド17の表面と同一面よりも内側に位置している点が第15実施形態と異なり、それ以外は第15実施形態と同様の構造を有している。 The semiconductor device 1015 according to a fifteenth embodiment described above, while the the surface of the metal posts 11 top and the resin mold 17 are positioned on the same plane, in this embodiment, as shown in FIG. 30, Unlike point metal post 11 upper surface is located inside the flush with the surface of the resin mold 17 and the 15th embodiment, otherwise has the same structure as the fifteenth embodiment.

次に、本実施形態に係る半導体装置1016の製造方法について説明する。 Next, a method for manufacturing a semiconductor device 1016 according to this embodiment. 本実施形態に係る半導体装置1016は、上述の第15実施形態に係る半導体装置1015に対し、金属ポスト11上面を、所望の深さだけ樹脂モールド17の表面よりも内側に位置するようにウェットエッチング又はドライエッチングによってエッチングを行うことによって得られる。 The semiconductor device 1016 according to this embodiment, to the semiconductor device 1015 according to a fifteenth embodiment described above, wet etching to the metal posts 11 top, positioned inside the surface of the desired a depth resin mold 17 or obtained by etching by dry etching.

本実施形態に係る半導体装置1016は、上述の第14実施形態に係る半導体装置1014と同様の動作及び効果に加え、金属ポスト11及び半導体素子20が樹脂モールド17で覆われているため、金属ポスト11及び半導体素子20を保護することができる。 The semiconductor device 1016 according to this embodiment, in addition to the same operation and effect as the semiconductor device 1014 according to a fourteenth embodiment described above, since the metal post 11 and the semiconductor element 20 is covered with the resin mold 17, the metal post it is possible to protect the 11 and the semiconductor device 20. また、樹脂モールド17を設けることで半導体装置全体の剛性を高めることができ、半導体装置1016の信頼性が向上する。 Further, it is possible to increase the rigidity of the entire semiconductor device by providing a resin mold 17, the reliability of the semiconductor device 1016 is improved. また、金属ポスト11下面が樹脂モールド17の表面と同一面よりも内側に窪んで位置していることにより、金属ポスト11上面に半田ボール等を形成する際に、樹脂モールド17がレジストとして機能し、この窪んでいる部分のみに半田ボール等を形成することができるため、別途半田ボール形成のためのレジストパターンを設ける必要がない。 Further, by the metal posts 11 lower surface is located recessed inwardly from the surface and the same surface of the resin mold 17, when forming the metal posts 11 top solder balls or the like, and a resin mold 17 functions as a resist , it is possible to form the solder balls or the like only in a portion where at this recessed, it is not necessary to provide a resist pattern for separately solder ball formation. このため、工程数を削減することができ、低コストで製造することができる。 Therefore, it is possible to reduce the number of steps, it can be manufactured at low cost.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面に、半導体素子20が実装され、この面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われた構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108又は第9実施形態に係る配線基板109の金属ポストを有する面に、半導体素子20が実装され、この面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われていてもよい。 In the present embodiment, the surface having the metal posts 11 of the wiring board 101 according to the first embodiment, the semiconductor device 20 is mounted, this surface, the resin mold 17 so that only the upper surface of the metal posts 11 are exposed has been described covered structure example is not limited to this, the wiring board 102 according to the second embodiment described above, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the eighth the surface having the metal posts of the wiring board 109 according to the wiring board 108 or the ninth embodiment according to the embodiment, the semiconductor device 20 is mounted, this surface, a resin mold 17 such that only the upper surface of the metal posts 11 are exposed it may be covered by. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted is not limited thereto, have a plurality of semiconductor elements 20 are mounted on the surface having the metal posts 11 of the wiring substrate it may be.

また、本実施形態においては、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子20と基体10との接続形態がワイヤーボンディングによる接続であってもよい。 In the present embodiment, the connection form between the semiconductor element 20 and the substrate 10, has been described by flip chip connection via the solder balls 19 is not limited to this, the semiconductor element 20 and the base 10 connection mode may be connected by wire bonding.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

基体10、半導体素子20及び半田ボール19の隙間に注入するアンダーフィル樹脂21と樹脂モールド17は同一の材料からなるものを使用することもできる。 Substrate 10, the underfill resin 21 and the resin mold 17 to be injected into the gap of the semiconductor element 20 and the solder balls 19 may also be used those made of the same material. このとき、アンダーフィル樹脂21を基体10、半導体素子20及び半田ボール19の隙間に注入する工程と、樹脂モールド17を形成する工程を同時に行うこともできる。 At this time, the underfill resin 21 base 10, a step of injecting into the gap of the semiconductor element 20 and the solder balls 19 may be a step of forming a resin mold 17 at the same time.

次に、本発明の第17実施形態について説明する。 It will now be described seventeenth embodiment of the present invention. 図33は、本実施形態に係る半導体装置1017を示す模式的断面図である。 Figure 33 is a schematic sectional view showing a semiconductor device 1017 according to this embodiment. 図33において、図1乃至32と同一構成物には同一符号を付して、その詳細な説明は省略する。 33, in FIG. 1 to 32 the same arrangement are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第15実施形態に係る半導体装置1015は、金属ポスト11上面と樹脂モールド17の表面とが同一面上に位置しているのに対し、本実施形態においては、図33に示すように、金属ポスト11上面が樹脂モールド17の表面と同一面よりも外側に突出している点が第15実施形態と異なり、それ以外は第15実施形態と同様の構造を有している。 The semiconductor device 1015 according to a fifteenth embodiment described above, while the the surface of the metal posts 11 top and the resin mold 17 are positioned on the same plane, in this embodiment, as shown in FIG. 33, Unlike that metal posts 11 top protrudes outward from the surface and the same surface of the resin mold 17 and the 15th embodiment, otherwise has the same structure as the fifteenth embodiment.

次に、本実施形態に係る半導体装置1017の製造方法について説明する。 Next, a method for manufacturing a semiconductor device 1017 according to this embodiment. 本実施形態に係る半導体装置1017は、上述の第14実施形態に係る半導体装置1014の金属ポスト11が設けられている面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等を、トランスファーモールディング法、圧縮形成モールド法又は印刷法等によって供給する際に、金属ポスト11上面を埋没させないよう供給することによって得られる。 The semiconductor device 1017 according to this embodiment, the plane of the metal posts 11 of the semiconductor device 1014 according to a fourteenth embodiment described above is provided, the material was mixed with silica filler in an epoxy-based material or the like, transfer molding law, when supplying the compressed form molding method or a printing method, or the like, obtained by supplying so as not to obscure the metal posts 11 top surface.

本実施形態に係る半導体装置1017は、上述の第14実施形態に係る半導体装置1014と同様の動作及び効果に加え、金属ポスト11及び半導体素子20が樹脂モールド17で覆われているため、金属ポスト11及び半導体素子20を保護することができる。 The semiconductor device 1017 according to this embodiment, in addition to the same operation and effect as the semiconductor device 1014 according to a fourteenth embodiment described above, since the metal post 11 and the semiconductor element 20 is covered with the resin mold 17, the metal post it is possible to protect the 11 and the semiconductor device 20. また、樹脂モールド17を設けることで半導体装置全体の剛性を高めることができ、半導体装置1017の信頼性が向上する。 Further, it is possible to increase the rigidity of the entire semiconductor device by providing a resin mold 17, the reliability of the semiconductor device 1017 is improved. また、金属ポスト11上面が樹脂モールド17の表面と同一面よりも突出していることにより、金属ポスト11上面に半導体装置等を搭載する際の狭ピッチ化に対応することができる。 Further, it is possible to metal posts 11 upper surface by protrudes from the same surface of the resin mold 17, corresponding to the narrow pitch in mounting the semiconductor device or the like to the metal posts 11 top surface.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面に、半導体素子20が実装され、この面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われた構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108又は第9実施形態に係る配線基板109の金属ポストを有する面に、半導体素子20が実装され、この面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われていてもよい。 In the present embodiment, the surface having the metal posts 11 of the wiring board 101 according to the first embodiment, the semiconductor device 20 is mounted, this surface, the resin mold 17 so that only the upper surface of the metal posts 11 are exposed has been described covered structure example is not limited to this, the wiring board 102 according to the second embodiment described above, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the eighth the surface having the metal posts of the wiring board 109 according to the wiring board 108 or the ninth embodiment according to the embodiment, the semiconductor device 20 is mounted, this surface, a resin mold 17 such that only the upper surface of the metal posts 11 are exposed it may be covered by. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted is not limited thereto, have a plurality of semiconductor elements 20 are mounted on the surface having the metal posts 11 of the wiring substrate it may be.

また、本実施形態においては、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子20と基体10との接続形態がワイヤーボンディングによる接続であってもよい。 In the present embodiment, the connection form between the semiconductor element 20 and the substrate 10, has been described by flip chip connection via the solder balls 19 is not limited to this, the semiconductor element 20 and the base 10 connection mode may be connected by wire bonding.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

基体10、半導体素子20及び半田ボール19の隙間に注入するアンダーフィル樹脂21と樹脂モールド17は同一の材料からなるものを使用することもできる。 Substrate 10, the underfill resin 21 and the resin mold 17 to be injected into the gap of the semiconductor element 20 and the solder balls 19 may also be used those made of the same material. このとき、アンダーフィル樹脂21を基体10、半導体素子20及び半田ボール19の隙間に注入する工程と、樹脂モールド17を形成する工程を同時に行うこともできる。 At this time, the underfill resin 21 base 10, a step of injecting into the gap of the semiconductor element 20 and the solder balls 19 may be a step of forming a resin mold 17 at the same time.

次に、本発明の第18実施形態について説明する。 It will now be described eighteenth embodiment of the present invention. 図34は、本実施形態に係る半導体装置1018を示す模式的断面図である。 Figure 34 is a schematic sectional view showing a semiconductor device 1018 according to this embodiment. 図34において、図1乃至33と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 34, the same arrangement as in FIG. 1 to 33 are denoted by the same reference numerals, and detailed description thereof will be omitted.

図34に示すように、本実施形態に係る半導体装置1018は、図1(a)に示す上述の第1実施形態の配線基板101の金属ポスト11を有する面及びこの反対側の面の両面に、半導体素子20が半田ボール19を介してフリップチップ接続され、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている。 As shown in FIG. 34, a semiconductor device 1018 according to this embodiment, on both sides of the surface and the surface of the opposite side has a metal post 11 of the wiring board 101 of the first embodiment described above shown in FIG. 1 (a) , is flip-chip connected semiconductor device 20 via the solder balls 19, the substrate 10, the underfill resin 21 is injected into the gap of the semiconductor element 20 and the solder balls 19. これにより、本実施形態に係る半導体装置1018が構成されている。 Thus, a semiconductor device 1018 according to this embodiment is constructed.

半田ボール19は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。 The solder balls 19, a minute ball comprising solder material, plating, is formed by a ball transfer or printing method, etc., and as the solder material used which consists of solder material such as eutectic solder or lead-free tin be able to. また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, which solder balls 19 is prevented from breaking, silica filler or the like is added to the epoxy materials it can be used made of material.

本実施形態に係る半導体装置1018は、上述の第1実施形態に係る配線基板101の金属ポスト11を有する面及びこの反対側の面の両面に、半導体素子20が実装されているため、上述の第1実施形態に係る配線基板101と同様の動作及び効果を有している。 The semiconductor device 1018 according to this embodiment, on both sides of the surface and the surface of the opposite side has a metal post 11 of the wiring board 101 according to the first embodiment described above, since the semiconductor element 20 is mounted, the above-mentioned It has the same operation and effects as wiring board 101 according to the first embodiment.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面及びこの反対側の面の両面に、半導体素子20が実装された構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108、第9実施形態に係る配線基板109又は第10実施形態に係る配線基板110の金属ポストを有する面及びこの反対側の面の両面に、半導体素子20が実装されていてもよい。 In the present embodiment, on both sides of the surface and the surface of the opposite side has a metal post 11 of the wiring board 101 according to the first embodiment has described the example structure in which the semiconductor element 20 is mounted, it is limited to not, according to the second wiring board 102 according to the embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the wiring board 108 according to the eighth embodiment, the ninth embodiment described above on both sides of the surface and the surface of the opposite side has a metal posts of the wiring board 110 according to the wiring board 109 or the tenth embodiment, the semiconductor device 20 may be implemented. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面及びこの反対側の面の両面に、複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted, is not limited to this, on both sides of the surface and the surface of the opposite side has a metal post 11 of the wiring substrate, a plurality number of the semiconductor device 20 may be mounted.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

次に、本発明の第19実施形態について説明する。 It will now be described nineteenth embodiment of the present invention. 図35は、本実施形態に係る半導体装置1019を示す模式的断面図である。 Figure 35 is a schematic sectional view showing a semiconductor device 1019 according to this embodiment. 図35において、図1乃至34と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 35, the same arrangement as in FIG. 1 to 34 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第18実施形態では、基体10の半導体素子20が実装されている面が両面とも露出しているのに対し、本実施形態においては、図35に示すように、基体10の金属ポスト11が設けられている面と反対側の面が樹脂モールド17によって覆われている点が異なり、それ以外は第18実施形態と同様の構造を有している。 In a 18 embodiment described above, while the surface on which the semiconductor device 20 of the body 10 is mounted is exposed on both sides, in the present embodiment, as shown in FIG. 35, the metal post 11 of the base 10 the surface of the surface provided opposite except that covered by the resin mold 17, except it has a structure similar to the eighteenth embodiment.

半田ボール19は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。 The solder balls 19, a minute ball comprising solder material, plating, is formed by a ball transfer or printing method, etc., and as the solder material used which consists of solder material such as eutectic solder or lead-free tin be able to. また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, which solder balls 19 is prevented from breaking, silica filler or the like is added to the epoxy materials it can be used made of material.

本実施形態に係る半導体装置1019は、上述の第18実施形態に係る半導体装置1018と同様の動作及び効果に加え、基体10の金属ポスト11が設けられている面と反対側の面が樹脂モールド17によって覆われているため、この面に実装されている半導体素子20を外部からの衝撃等から保護することができる。 The semiconductor device 1019 according to this embodiment, in addition to the same operation and effect as the semiconductor device 1018 according to an eighteenth embodiment described above, the opposite surface of the resin mold and the surface of the metal posts 11 of the base 10 is provided because it is covered by 17, it is possible to protect the semiconductor element 20 mounted on the surface from external impact or the like. また、樹脂モールド17を設けることによって、半導体装置全体の剛性を高くすることができ、半導体装置1019の信頼性が向上する。 Further, by providing the resin mold 17, it is possible to increase the stiffness of the whole semiconductor device, the reliability of the semiconductor device 1019 is improved.

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面及びこの反対側の面の両面に、半導体素子20が実装され、金属ポスト11を有する面と反対側の面が樹脂モールド17で覆われた構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108、第9実施形態に係る配線基板109又は第10実施形態に係る配線基板110の金属ポストを有する面及びこの反対側の面の両面に、半導体素子20が実装され、金属ポスト11を有する面と反対側の面が樹脂モールド17で覆われていてもよい。 In the present embodiment, on both sides of the surface and the surface of the opposite side has a metal post 11 of the wiring board 101 according to the first embodiment, the semiconductor device 20 is mounted, faces the surface opposite to that having the metal posts 11 Although There has been described construction example covered with a resin mold 17 is not limited to this, the wiring board 102 according to the second embodiment described above, the wiring board 103 according to the third embodiment, the wiring according to the fourth embodiment substrate 104, a wiring substrate 108 according to the eighth embodiment, on both sides of the surface and the surface of the opposite side has a metal posts of the wiring board 110 according to the wiring board 109 or the tenth embodiment according to the ninth embodiment, a semiconductor device 20 is mounted, the surface opposite to the surface having the metal posts 11 may be covered with a resin mold 17. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面及びこの反対側の面の両面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted, is not limited to this, a plurality on both surfaces and the surface of the opposite side has a metal post 11 of the wiring substrate semiconductor device 20 may be mounted in.

また、本実施形態においては、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子20と基体10との接続形態がワイヤーボンディングによる接続であってもよい。 In the present embodiment, the connection form between the semiconductor element 20 and the substrate 10, has been described by flip chip connection via the solder balls 19 is not limited to this, the semiconductor element 20 and the base 10 connection mode may be connected by wire bonding.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

基体10、半導体素子20及び半田ボール19の隙間に注入するアンダーフィル樹脂21と樹脂モールド17は同一の材料からなるものを使用することもできる。 Substrate 10, the underfill resin 21 and the resin mold 17 to be injected into the gap of the semiconductor element 20 and the solder balls 19 may also be used those made of the same material. このとき、アンダーフィル樹脂21を基体10、半導体素子20及び半田ボール19の隙間に注入する工程と、樹脂モールド17を形成する工程を同時に行うこともできる。 At this time, the underfill resin 21 base 10, a step of injecting into the gap of the semiconductor element 20 and the solder balls 19 may be a step of forming a resin mold 17 at the same time.

次に、本発明の第20実施形態について説明する。 Next is a description of a twentieth embodiment of the present invention. 図36は、本実施形態に係る半導体装置1020を示す模式的断面図である。 Figure 36 is a schematic sectional view showing a semiconductor device 1020 according to this embodiment. 図36において、図1乃至35と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 36, in FIG. 1 to 35 the same arrangement are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第18実施形態では、基体10の半導体素子20が実装されている面が両面とも露出しているのに対し、本実施形態においては、図36に示すように、基体10の金属ポスト11が設けられている面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われている点が異なり、それ以外は第18実施形態と同様の構造を有している。 In a 18 embodiment described above, while the surface on which the semiconductor device 20 of the body 10 is mounted is exposed on both sides, in the present embodiment, as shown in FIG. 36, the metal post 11 of the base 10 is the surface which is provided, except that only the upper surface of the metal posts 11 are covered with the resin mold 17 so as to expose, the other has a structure similar to the eighteenth embodiment.

半田ボール19は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。 The solder balls 19, a minute ball comprising solder material, plating, is formed by a ball transfer or printing method, etc., and as the solder material used which consists of solder material such as eutectic solder or lead-free tin be able to. また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, which solder balls 19 is prevented from breaking, silica filler or the like is added to the epoxy materials it can be used made of material.

本実施形態に係る半導体装置1020は、上述の第18実施形態に係る半導体装置1018と同様の動作及び効果に加え、基体10の金属ポスト11が設けられている面が樹脂モールド17によって覆われているため、この面に実装されている半導体素子20を外部からの衝撃等から保護することができる。 The semiconductor device 1020 according to this embodiment, in addition to the same operation and effect as the semiconductor device 1018 according to an eighteenth embodiment described above, the surface metal posts 11 of the base 10 is provided is covered by the resin mold 17 because there can protect the semiconductor element 20 mounted on the surface from external impact or the like. また、樹脂モールド17を設けることによって、半導体装置全体の剛性を高くすることができ、半導体装置1020の信頼性が向上する。 Further, by providing the resin mold 17, it is possible to increase the stiffness of the whole semiconductor device, the reliability of the semiconductor device 1020 is improved. また、金属ポスト11上面と樹脂モールド17の表面とが同一面上にあり、平坦化されているため、金属ポスト11上面を他の配線基板又は半導体装置等に接続する場合、接続が容易になる。 Further, the surface of the metal posts 11 top and the resin mold 17 is located on the same plane, because it is flattened, when connecting the metal posts 11 top to another wiring board or a semiconductor device, the connection is facilitated .

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面及びこの反対側の面の両面に、半導体素子20が実装され、金属ポスト11を有する面が樹脂モールド17で覆われた構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108又は第9実施形態に係る配線基板109の金属ポストを有する面及びこの反対側の面の両面に、半導体素子20が実装され、金属ポスト11を有する面が樹脂モールド17で覆われていてもよい。 In the present embodiment, on both sides of the surface and the surface of the opposite side has a metal post 11 of the wiring board 101 according to the first embodiment, the semiconductor element 20 is mounted, the surface having the metal posts 11 in the resin mold 17 has been described covered structure example is not limited to this, the wiring board 102 according to the second embodiment described above, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the eighth on both sides of the surface and the surface of the opposite side has a metal posts of the wiring board 109 according to the wiring board 108 or the ninth embodiment according to the embodiment, the semiconductor element 20 is mounted, it faces the resin mold 17 having a metal post 11 it may be covered with. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面及びこの反対側の面の両面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted, is not limited to this, a plurality on both surfaces and the surface of the opposite side has a metal post 11 of the wiring substrate semiconductor device 20 may be mounted in.

また、本実施形態においては、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子20と基体10との接続形態がワイヤーボンディングによる接続であってもよい。 In the present embodiment, the connection form between the semiconductor element 20 and the substrate 10, has been described by flip chip connection via the solder balls 19 is not limited to this, the semiconductor element 20 and the base 10 connection mode may be connected by wire bonding.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

基体10、半導体素子20及び半田ボール19の隙間に注入するアンダーフィル樹脂21と樹脂モールド17は同一の材料からなるものを使用することもできる。 Substrate 10, the underfill resin 21 and the resin mold 17 to be injected into the gap of the semiconductor element 20 and the solder balls 19 may also be used those made of the same material. このとき、アンダーフィル樹脂21を基体10、半導体素子20及び半田ボール19の隙間に注入する工程と、樹脂モールド17を形成する工程を同時に行うこともできる。 At this time, the underfill resin 21 base 10, a step of injecting into the gap of the semiconductor element 20 and the solder balls 19 may be a step of forming a resin mold 17 at the same time.

更に、本実施形態においては、金属ポスト11上面と樹脂モールド17の表面とが同一面上に位置している例について説明したが、これに限定されず、金属ポスト11上面が樹脂モールド17の表面と同一面よりも内側に窪んで位置していてもよい。 Further, in the present embodiment, an example is described in which the surface of the metal posts 11 top and the resin mold 17 are positioned on the same plane, without being limited thereto, the surface of the metal post 11 upper surface resin mold 17 it may be located recessed inwardly from flush with. この場合、金属ポスト11上面を他の配線基板又は半導体装置等に接続する場合に接続が容易になる効果の代わりに、金属ポスト11上面に半田ボール等を形成する際に、樹脂モールド17がレジストとして機能し、この窪んでいる部分のみに半田ボール等を形成することができるため、別途半田ボール形成のためのレジストパターンを設ける必要がないため、工程数を削減することができ、低コストで製造することができるという効果を有する。 In this case, instead of the effect is facilitated connection when connecting the metal posts 11 top to another wiring board or a semiconductor device, when forming the solder balls or the like to metal posts 11 top, the resin mold 17 is resist functions as, it is possible to form the solder balls or the like only in a portion where at this recessed, it is not necessary to separately provide a resist pattern for the solder ball formation, it is possible to reduce the number of steps, at low cost an effect that can be produced. また、金属ポスト11上面が樹脂モールド17の表面と同一面よりも外側に突出していてもよく、この場合、金属ポスト11上面を他の配線基板又は半導体装置等に接続する場合に接続が容易になる効果の代わりに、金属ポスト11上面に半導体装置等を搭載する際の狭ピッチ化に対応することができるという効果を有する。 Also, it may be a metal post 11 upper surface protrude outward from the surface and the same surface of the resin mold 17, in this case, the metal post 11 upper surface facilitate the connection to connect to another wiring board or a semiconductor device such as a instead of consisting effects, an effect that can cope with narrow pitch in mounting the semiconductor device or the like to the metal posts 11 top surface.

次に、本発明の第21実施形態について説明する。 Next, a description will be given twenty-first embodiment of the present invention. 図37は、本実施形態に係る半導体装置1021を示す模式的断面図である。 Figure 37 is a schematic sectional view showing a semiconductor device 1021 according to this embodiment. 図37において、図1乃至36と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 37, the same arrangement as in FIG. 1 to 36 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上述の第18実施形態では、基体10の半導体素子20が実装されている面が両面とも露出しているのに対し、本実施形態においては、図37に示すように、基体10の金属ポスト11が設けられている面が、金属ポスト11の上面のみが露出するように樹脂モールド17によって覆われ、基体10の金属ポスト11が設けられている面の反対側の面においても樹脂モールド17によって覆われている点が異なり、それ以外は第18実施形態と同様の構造を有している。 In a 18 embodiment described above, while the surface on which the semiconductor device 20 of the body 10 is mounted is exposed on both sides, in the present embodiment, as shown in FIG. 37, the metal post 11 of the base 10 is a surface that is provided, only the upper surface of the metal posts 11 are covered by the resin mold 17 so as to expose, covered by a resin mold 17 even in a surface opposite to the surface in which the metal posts 11 of the base 10 is provided except that we, otherwise it has the same structure as the eighteenth embodiment.

半田ボール19は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。 The solder balls 19, a minute ball comprising solder material, plating, is formed by a ball transfer or printing method, etc., and as the solder material used which consists of solder material such as eutectic solder or lead-free tin be able to. また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, which solder balls 19 is prevented from breaking, silica filler or the like is added to the epoxy materials it can be used made of material.

本実施形態に係る半導体装置1021は、上述の第18実施形態に係る半導体装置1018と同様の動作及び効果に加え、基体10の金属ポスト11が設けられている面及びこの反対側の面の両面が樹脂モールド17によって覆われているため、基体10の両面に実装されている半導体素子20を外部からの衝撃等から保護することができる。 The semiconductor device 1021 according to this embodiment, in addition to the same operation and effect as the semiconductor device 1018 according to an eighteenth embodiment described above, the surface metal posts 11 of the base 10 is provided and both sides of the surface of the opposite side There because it is covered by the resin mold 17, it is possible to protect the semiconductor element 20 mounted on both sides of the substrate 10 from external impact or the like. また、樹脂モールド17を設けることによって、半導体装置全体の剛性を高くすることができ、半導体装置1021の信頼性が向上する。 Further, by providing the resin mold 17, it is possible to increase the stiffness of the whole semiconductor device, the reliability of the semiconductor device 1021 is improved. また、金属ポスト11上面と樹脂モールド17の表面とが同一面上にあり、平坦化されているため、金属ポスト11上面を他の配線基板又は半導体装置等に接続する場合、接続が容易になる。 Further, the surface of the metal posts 11 top and the resin mold 17 is located on the same plane, because it is flattened, when connecting the metal posts 11 top to another wiring board or a semiconductor device, the connection is facilitated .

本実施形態においては、第1実施形態に係る配線基板101の金属ポスト11を有する面及びこの反対側の面の両面に、半導体素子20が実装され、金属ポスト11を有する面及びこの反対側の面の両面が樹脂モールド17で覆われた構造例について説明したが、これに限定されず、上述の第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第4実施形態に係る配線基板104、第8実施形態に係る配線基板108又は第9実施形態に係る配線基板109の金属ポストを有する面及びこの反対側の面の両面に、半導体素子20が実装され、金属ポスト11を有する面及びこの反対側の面の両面が樹脂モールド17で覆われていてもよい。 In the present embodiment, on both sides of the surface and the surface of the opposite side has a metal post 11 of the wiring board 101 according to the first embodiment, the semiconductor element 20 is mounted, faces and the opposite side has a metal post 11 While both sides of the surface has been described structure example covered with a resin mold 17 is not limited to this, the wiring board 102 according to the second embodiment described above, the wiring board 103 according to the third embodiment, the fourth embodiment wiring board 104 according to, on both sides of the surface and the surface of the opposite side has a metal posts of the wiring board 109 according to the wiring board 108 or the ninth embodiment according to the eighth embodiment, the semiconductor element 20 is mounted, the metal posts 11 surface and both sides of the surface of the opposite side may be covered with a resin mold 17 having a. また、本実施形態においては、1個の半導体素子20が実装された例を説明したが、これに限定されず、配線基板の金属ポスト11を有する面及びこの反対側の面の両面に複数個の半導体素子20が搭載されていてもよい。 In the present embodiment, an example has been described in which one semiconductor element 20 is mounted, is not limited to this, a plurality on both surfaces and the surface of the opposite side has a metal post 11 of the wiring substrate semiconductor device 20 may be mounted in.

また、本実施形態においては、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子20と基体10との接続形態がワイヤーボンディングによる接続であってもよい。 In the present embodiment, the connection form between the semiconductor element 20 and the substrate 10, has been described by flip chip connection via the solder balls 19 is not limited to this, the semiconductor element 20 and the base 10 connection mode may be connected by wire bonding.

また、アンダーフィル樹脂21は、半導体素子20と半田ボール19との熱膨張率差を小さくし、半田ボール19が破壊することを防止するものであるため、半田ボール19が高い信頼性を確保できる強度を有していれば、必ずしも基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている必要はない。 Further, the underfill resin 21 to reduce the difference in thermal expansion coefficient between the semiconductor element 20 and the solder balls 19, because the solder balls 19 are intended to prevent the destruction, the solder balls 19 can ensure high reliability if a strength, not necessarily the substrate 10 need not underfill resin 21 in the gap of the semiconductor element 20 and the solder balls 19 are implanted.

基体10、半導体素子20及び半田ボール19の隙間に注入するアンダーフィル樹脂21と樹脂モールド17は同一の材料からなるものを使用することもできる。 Substrate 10, the underfill resin 21 and the resin mold 17 to be injected into the gap of the semiconductor element 20 and the solder balls 19 may also be used those made of the same material. このとき、アンダーフィル樹脂21を基体10、半導体素子20及び半田ボール19の隙間に注入する工程と、樹脂モールド17を形成する工程を同時に行うこともできる。 At this time, the underfill resin 21 base 10, a step of injecting into the gap of the semiconductor element 20 and the solder balls 19 may be a step of forming a resin mold 17 at the same time.

更に、本実施形態においては、金属ポスト11上面と樹脂モールド17の表面とが同一面上に位置している例について説明したが、これに限定されず、金属ポスト11上面が樹脂モールド17の表面と同一面よりも内側に窪んで位置していてもよい。 Further, in the present embodiment, an example is described in which the surface of the metal posts 11 top and the resin mold 17 are positioned on the same plane, without being limited thereto, the surface of the metal post 11 upper surface resin mold 17 it may be located recessed inwardly from flush with. この場合、金属ポスト11上面を他の配線基板又は半導体装置等に接続する場合に接続が容易になる効果の代わりに、金属ポスト11上面に半田ボール等を形成する際に、樹脂モールド17がレジストとして機能し、この窪んでいる部分のみに半田ボール等を形成することができるため、別途半田ボール形成のためのレジストパターンを設ける必要がないため、工程数を削減することができ、低コストで製造することができるという効果を有する。 In this case, instead of the effect is facilitated connection when connecting the metal posts 11 top to another wiring board or a semiconductor device, when forming the solder balls or the like to metal posts 11 top, the resin mold 17 is resist functions as, it is possible to form the solder balls or the like only in a portion where at this recessed, it is not necessary to separately provide a resist pattern for the solder ball formation, it is possible to reduce the number of steps, at low cost an effect that can be produced. また、金属ポスト11上面が樹脂モールド17の表面と同一面よりも外側に突出していてもよく、この場合、金属ポスト11上面を他の配線基板又は半導体装置等に接続する場合に接続が容易になる効果の代わりに、金属ポスト11上面に半導体装置等を搭載する際の狭ピッチ化に対応することができるという効果を有する。 Also, it may be a metal post 11 upper surface protrude outward from the surface and the same surface of the resin mold 17, in this case, the metal post 11 upper surface facilitate the connection to connect to another wiring board or a semiconductor device such as a instead of consisting effects, an effect that can cope with narrow pitch in mounting the semiconductor device or the like to the metal posts 11 top surface.

次に、本発明の第22実施形態について説明する。 Next is a description of a 22 embodiment of the present invention. 図38は、本実施形態に係る半導体装置モジュール1022を示す模式的断面図、図39(a)及び(b)は、本実施形態に係る半導体装置モジュール1022の製造方法の一例を工程順に示す模式的断面図である。 Figure 38 is a schematic sectional view showing a semiconductor device module 1022 according to this embodiment, FIG. 39 (a) and (b) is a schematic illustrating an example of a manufacturing method of a semiconductor device module 1022 of the present embodiment in the order of steps it is a cross-sectional view. 図38及び39において、図1乃至37と同一構成物には同一符号を付して、その詳細な説明は省略する。 In Figure 38 and 39, in FIGS. 1 to 37 the same arrangement are denoted by the same reference numerals, and detailed description thereof will be omitted.

本実施形態に係る半導体装置モジュール1022は、図38に示すように、絶縁層12の裏面上に形成された下層配線13と絶縁層12の表面に、表面を露出して形成された上層配線14とが形成され、下層配線13上にはソルダーレジスト16が設けられ、ソルダーレジスト16の開口部において下層配線13に接合材料31が設けられている。 The semiconductor device module 1022 according to this embodiment, as shown in FIG. 38, the surface of the lower layer wiring 13 formed on the back surface of the insulating layer 12 insulating layer 12, upper layer wiring is formed by exposing the surface 14 : it is formed, solder resist 16 is provided on the lower wiring 13, the bonding material 31 in the lower layer wiring 13 is provided at the opening of the solder resist 16. そして、この接合材料31が設けられた下層配線13と、この下層配線13に対応する位置に形成された上層配線14とがビア15によって接続され、この上層配線14上には、側面に1個の凸部が形成された金属ポスト11が接続されている。 Then, the lower layer wiring 13 in which the bonding material 31 is provided, and the upper wiring 14 formed in a position corresponding to the lower layer wiring 13 are connected by a via 15, on the upper wiring 14, one on the side surface metal posts 11 having a convex portion formed in the are connected. また、表面を露出して形成された上層配線14には、半導体素子20が半田ボール19を介してフリップチップ接続され、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている。 Further, the upper wiring 14 formed by exposing the surface, is flip-chip connected through the semiconductor device 20 is solder ball 19, the substrate 10, the underfill resin 21 in the gap between the semiconductor element 20 and the solder balls 19 are injected It is. そして、上層配線14及び半導体素子20の上から絶縁層12の全面に樹脂モールド17が形成され、金属ポスト11上面と樹脂モールド17の表面とが同一面上に位置している。 Then, the resin mold 17 is formed over the upper wiring 14 and the semiconductor device 20 on the entire surface of the insulating layer 12, and the surface of the metal posts 11 top and the resin mold 17 are positioned on the same plane. ここで、下層配線13、上層配線14及びビア15を配線層26とする。 Here, the lower layer wiring 13, upper wiring 14 and the via 15 and the wiring layer 26.

また、一方、絶縁層12の裏面上に形成された下層配線13と絶縁層12の表面に、表面を露出して形成された上層配線14とが形成され、下層配線13上にはソルダーレジスト16が設けられ、ソルダーレジスト16の開口部において下層配線13に接合材料31が設けられている。 Also, whereas, on the surface of the lower layer wiring 13 and the insulating layer 12 formed on the back surface of the insulating layer 12, is an upper layer wiring 14 formed by exposing the surface formation, solder resist 16 is formed on the lower layer wiring 13 is provided, the bonding material 31 in the lower layer wiring 13 is provided at the opening of the solder resist 16. そして、この接合材料31が設けられた下層配線13と、この下層配線13に対応する位置に形成された上層配線14とがビア15によって接続されている。 Then, the lower layer wiring 13 in which the bonding material 31 is provided, and the upper wiring 14 formed in a position corresponding to the lower layer wiring 13 are connected by a via 15. また、表面を露出して形成された上層配線14には、半導体素子20が半田ボール19を介してフリップチップ接続され、基体10、半導体素子20及び半田ボール19の隙間にアンダーフィル樹脂21が注入されている。 Further, the upper wiring 14 formed by exposing the surface, is flip-chip connected through the semiconductor device 20 is solder ball 19, the substrate 10, the underfill resin 21 in the gap between the semiconductor element 20 and the solder balls 19 are injected It is. そして、この接合材料31が、上述の金属ポスト11に接続されている。 Then, the bonding material 31 is connected to the metal posts 11 described above. これにより、本実施形態に係る半導体装置モジュール1022が構成されている。 Thus, the semiconductor device module 1022 of the present embodiment is constituted. 本実施形態に係る半導体装置1022において、金属ポスト11は外部端子部として機能し、2個の半導体装置が積層、即ちパッケージスタックされている。 In the semiconductor device 1022 of this embodiment, the metal posts 11 functions as an external terminal section, two semiconductor devices are stacked, i.e. package stack. ここで、金属ポスト11は、少なくとも電気的に外部の素子と接続させる機能があればよい。 Here, the metal posts 11 may be any function of at least electrically connected to an external device.

次に、本実施形態に係る半導体装置モジュール1022の製造方法について説明する。 Next, a method for manufacturing the semiconductor device module 1022 according to this embodiment. 本実施形態に係る半導体装置モジュール1022は、上述の第14実施形態に係る半導体装置1014において、金属ポスト11はその側面に凸部が形成され、またその上面に凹部が形成され、基体10が1層の配線層と2層の絶縁層とから構成されているものに対し、基体10の、金属ポスト11が設けられ半導体素子20が実装された面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等を、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法等によって金属ポスト11上面が完全に埋没するように供給する。 The semiconductor device module 1022 according to this embodiment, in the semiconductor device 1014 according to a fourteenth embodiment described above, the metal posts 11 are convex portion is formed on its side surface, also concave portion is formed on the upper surface thereof, the substrate 10 is 1 to those composed of a wiring layer and the second layer insulating layer of the layer, the substrate 10, the plane of the semiconductor element 20 metal posts 11 are provided is mounted, mixed with silica filler in an epoxy-based material and the materials, transfer molding method using a mold, supplying as metal posts 11 top is completely buried by the compression forming mold method or the printing method. そして、樹脂モールド17の表面から金属ポスト11上面が露出するまで研磨等を行う。 Then, the polishing or the like from the surface of the resin mold 17 to expose the metal posts 11 top surface. これにより、金属ポスト11上面と樹脂モールド17の表面とが同一面上に位置する。 Accordingly, and the surface of the metal posts 11 top and the resin mold 17 located on the same plane.

次に、基体10の金属ポスト11が設けられ、半導体素子20が実装された面の反対側の面において、絶縁層16から露出した下層配線13に、接合材料31を形成する。 Then, the metal posts 11 are provided in the base body 10, on the opposite side of the surface on which the semiconductor element 20 is mounted, the lower wiring 13 exposed from the insulating layer 16 to form a bonding material 31. 接合金属31は、例えば半田材料を使用することができる。 Bonding metal 31 may be used, for example, a solder material.

次に、金属ポスト11の表面に、搭載機等を使用して、金属ポストを有していない配線基板に半導体素子20が実装され、樹脂モールド17で埋め込まれて構成された半導体装置の接続材料31を位置合わせして載置する(ステップ1)。 Next, the surface of the metal posts 11 using a mounting machine or the like, the semiconductor element 20 is mounted on a wiring board having no metal posts, connecting material of the semiconductor device constructed embedded in the resin mold 17 31 is placed in alignment with (step 1).

次に、この状態で、リフロー炉に投入し、接合材料31の融点以上の温度を与えることで、接合材料31と金属ポスト11とが接続される(ステップ2)。 Next, in this state, it was placed in a reflow furnace, by giving a temperature above the melting point of the bonding material 31, a bonding material 31 and metal post 11 is connected (Step 2). このとき、リフローによる接続方法ではなく、搭載機により接合材料31を溶融させ、接合材料31と金属ポスト11とを接続する方法等を使用してもよい。 In this case, rather than a connection method using a reflow, to melt the bonding material 31 by the mounting machine may be used a method for connecting the bonding material 31 and metal post 11. 金属ポスト11は外部端子部として機能する。 Metal post 11 serves as an external terminal unit. 外部端子の機能としては、少なくとも電気的に外部の素子と接続させる機能があればよい。 The functions of the external terminals may be any function of at least electrically connected to an external device.

本実施形態においては、第4実施形態において説明した配線基板を例として使用していているが、これに限定されず、第1、上述の第1実施形態に係る配線基板101、第2実施形態に係る配線基板102、第3実施形態に係る配線基板103、第5実施形態に係る配線基板105、第7実施形態に係る配線基板107、第8実施形態に係る配線基板108又は第9実施形態に係る配線基板109を使用してもよい。 In the present embodiment, although not using the wiring substrate described in the fourth embodiment as an example, not limited to this, first, a wiring substrate 101 according to the first embodiment described above, the second embodiment wiring board 102 according to the wiring board 103 according to the third embodiment, the wiring board 105 according to the fifth embodiment, the wiring board 107 according to the seventh embodiment, or the wiring board 108 according to the eighth embodiment to the ninth embodiment it may be used wiring board 109 according to. また、本実施形態においては、夫々の半導体装置において実装されている半導体素子20を1個としたが、これに限定されず、複数個の半導体素子20が実装されていてもよい。 Further, in this embodiment, the semiconductor device 20 mounted in the semiconductor device each have one and is not limited to this, a plurality of semiconductor elements 20 may be mounted. また、半導体素子20と基体10との接続形態が、半田ボール19を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子20と基体10との接続形態がワイヤーボンディングによる接続であってもよい。 The connection form of the semiconductor element 20 and the substrate 10 was described by flip chip connection via the solder balls 19 is not limited to this, the connection form of the semiconductor element 20 and the substrate 10 by wire bonding it may be a connection. 更に、本実施形態においては、2個の半導体装置を積層する例について説明しているが、これに限定されず、3個以上積層することもできる。 Further, in the present embodiment has described the example of stacking two semiconductor devices, not limited to this and can also be stacked three or more.

本実施形態に係る半導体装置モジュール1022は、パッケージスタック構造により、半導体装置を複数段積層することが可能であり、半導体素子の組み合わせの自由度が高く、メモリ容量変更等に対するプロセスの柔軟度が高い等の利点を有している。 The semiconductor device module 1022 according to this embodiment, the package stack structure, it is possible to a plurality of stages stacked semiconductor device, high degree of freedom in the combination of the semiconductor device, a high flexibility of the process to the memory capacity changes and the like It has the advantage of equal.

なお、上述の各実施形態において、配線基板の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。 In each embodiment described above, the desired position of the wiring board may be provided plays a role capacitors of the noise filter circuit. コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Al 、SiO 、ZrO 、HfO 又はNb 等の金属酸化物、BST(Ba Sr 1−x TiO )、PZT(PbZr Ti 1−x )又はPLZT(Pb 1−y La Zr Ti 1−x )等のペロブスカイト系材料若しくはSrBi Ta 等のBi系層状化合物を使用することができる。 The dielectric material constituting the capacitor, titanium oxide, tantalum oxide, Al 2 O 3, SiO 2 , ZrO 2, HfO 2 or Nb 2 O metal oxide such as 5, BST (Ba x Sr 1 -x TiO 3 ), PZT (PbZr x Ti 1 -x O 3) or PLZT (Pb 1-y La y Zr x Ti 1-x O 3) perovskite material or SrBi 2 Ta Bi-based layered compounds such as 2 O 9, such as the it can be used. 但し、0≦x≦1、0<y<1である。 However, it is 0 ≦ x ≦ 1,0 <y <1. また、コンデンサを構成する誘電体材料として、無機材料及び磁性材料を混合した有機材料等を使用してもよい。 Further, as the dielectric material constituting the capacitor, it may be used organic materials obtained by mixing an inorganic material and a magnetic material.

本発明によれば、少なくとも1個の金属ポストが、その縦断面形状が少なくとも1個の凸部を有していることにより、金属ポストの外周に埋め込まれる樹脂モールドとの接触面積が大きいため、金属ポストと樹脂モールドとの密着強度が向上する。 According to the present invention, at least one metal post, by longitudinal sectional shape that has at least one convex portion, since a large contact area with the resin mold to be embedded in the outer periphery of the metal posts, adhesion strength between the metal posts and the resin mold is improved. これにより、金属ポストと樹脂モールドとの間に隙間が生じる可能性が低くなり、この隙間に水蒸気又は不純物等が侵入し、金属ポスト間が短絡を起こす虞が減少し、配線基板の長期接続信頼性が向上する。 Thus, less likely to gap is generated between the metal posts and the resin mold, water vapor or impurities may enter into the gap, it reduces the possibility that the inter-metal posts causes a short circuit, long-term connection reliability of the wiring board sex can be improved. また、少なくとも1個の金属ポストが、その縦断面形状が少なくとも1個の凸部を有していることで、この凸部の上下に存在する凹部が応力分配として機能し、金属ポスト上面及び金属ポスト下面における接続点に応力が集中することを防ぎ、樹脂モールドとの応力を緩和し、高い信頼性を得ることができる。 Further, at least one metal post, that longitudinal section thereof has at least one convex portion, a recess which exists above and below the convex portion functions as a stress distribution, metal posts top and metal prevents the stress concentration to the connection point in the post underside, relieve stress between the resin mold, it is possible to obtain high reliability. また、高さ方向の少なくとも一部でその横断面形状が少なくとも1個の凹部又は凸部を有する金属ポストは、金属ポストの外周に埋め込まれる樹脂モールとの接触面積が大きいため、金属ポストと樹脂モールドとの密着強度が向上し、これにより、上述の如く配線基板の長期接続信頼性が向上する。 The metal posts its cross-sectional shape at least part of the height direction has at least one concave or convex portion, since a large contact area with the resin molding which is embedded in the outer periphery of the metal posts, the metal posts and the resin improved adhesion strength to the mold, thereby improving the long-term connection reliability of the wiring board as described above. このように、配線基板が有する金属ポストの形状を工夫することにより、他の部品等を作成することなく上述の効果を得ることができる。 Thus, by devising the shape of the metal posts with the wiring board, it is possible to obtain the above effect without creating other parts. また、基体に設ける金属ポストは様々な形状で形成することが可能であるため、設計の自由度が高い。 Further, since the metal posts can be formed in a variety of shapes provided on the substrate, a high degree of freedom in design.

また、本発明によれば、パッケージスタック等の外部端子として機能する金属ポストを低コスト且つ簡便に、高アスペクト比且つ狭ピッチに形成できる。 Further, according to the present invention, the metal posts serving as external terminals such package stack cost and simply, can be formed with high aspect ratio and a narrow pitch.

また、本発明に係る配線基板の製造方法は、第1エッチング工程による金属板のサイドエッチングにより生じる耐エッチングマスクの傘部の少なくとも一部を折り曲げて第2エッチングのマスクとして使用するため、マスクのパターニングを1回しか必要とせず、また、新たな材料を使用する必要がないため、低コストで短い処理時間で形成することができる。 A method of manufacturing a wiring board according to the present invention, for use as a second etch mask by bending at least a portion of the umbrella portion of the anti-etching mask caused by side etching of the metal plate by the first etching step, the mask without patterning only once necessary, also, it is not necessary to use a new material, can be formed in a short processing time at low cost.

また、本発明に係る半導体装置は、配線基板の金属ポストを有する面及び/又は配線基板の金属ポストを有する面の反対側の面に半導体素子を接続することができ、設計の自由度が高い。 The semiconductor device according to the present invention, it is possible to connect a semiconductor element on a surface opposite to the surface having a surface and / or wiring metal posts substrate having metal posts of the wiring board, a high degree of freedom in design . 更に、金属ポストの上面が樹脂モールド層に露出するように埋め込まれ、この金属ポストの表面と樹脂モールド層の表面との位置関係を自由に設定することができるため、接合部での自由度も高い。 Furthermore, embedded in so that the upper surface of the metal posts are exposed to the resin mold layer, since the positional relationship between the surface of the surface and the resin mold layer of the metal posts can be set freely, the freedom at the junction high.

また、半導体装置の製造方法において、半導体素子を搭載する工程及び金属ポストを形成する工程は、いずれの工程を先に行ってもよく、また、半導体素子に対する樹脂モールドの形成及び金属ポストに対する樹脂モールドの形成は、いずれを先に行ってもよく、また、同時に行ってもよいことから、プロセスの自由度が高い。 In the method for manufacturing a semiconductor device, forming a step and metal posts for mounting the semiconductor element may be conducted any step above, The formation of the resin mold to the semiconductor element and the resin molding to the metal posts formation may be performed in any of the preceding, also, since the may be carried out simultaneously, a high degree of freedom in the process.

(a)は、本発明の第1実施形態に係る配線基板101を示す模式的断面図、(b)は同じく模式的底面図である。 (A) is a schematic sectional view showing a wiring substrate 101 according to a first embodiment of the present invention, (b) is likewise schematic bottom view. (a)乃至(c)は、金属ポスト11の側面の凸部径a と金属ポスト11下面径a との関係を示す模式的断面図である。 (A) to (c) are schematic cross-sectional view showing the relationship between the convex portion diameter a 2 and a metal post 11 lower surface diameter a 4 sides of the metal posts 11. (a)乃至(c)は、金属ポスト11上面から金属ポスト11の凸部までの距離cと金属ポスト11の凸部から金属ポスト11下面までの距離dとの関係を示す模式的断面図である。 (A) to (c) is a schematic sectional view showing the relationship between the distance d from the metal post 11 top surface to the metal posts 11 from a lower surface projections of the distance c and the metal posts 11 to the convex portion of the metal posts 11 is there. (a)乃至(g)は、本発明の第1実施形態に係る配線基板101の製造方法の一例を工程順に示す模式的断面図である。 (A) to (g) are schematic sectional views sequentially showing the steps of an example of a manufacturing method of the wiring substrate 101 according to a first embodiment of the present invention. (a)乃至(c)は、耐エッチングマスク18aの形成方法の一例を工程順に示す模式的断面図である。 (A) to (c) are schematic sectional views sequentially showing the steps of an example of a method of forming the anti-etching mask 18a. (a)乃至(d)は、耐エッチングマスク18bの形成方法の一例を工程順に示す模式的断面図である。 (A) to (d) are schematic sectional views sequentially showing the steps of an example of a method of forming the anti-etching mask 18b. (a)は、第1エッチング後の配線基板101の模式的断面図及びその上面図、(b)及び(c)は、金属ポスト中間体27の壁面29と耐エッチングマスク傘部25との間に隙間を設けた状態で追従させる例を示す模式的断面図及び上面図である。 (A) is a schematic cross-sectional view and a top view of the wiring substrate 101 after the first etching, (b) and (c) are between walls 29 and the etching-resistant mask umbrella portion 25 of the metal posts Intermediate 27 it is a schematic cross-sectional view and a top view showing an example to follow in a state in which a gap is provided. (a)は、金属ポスト11の模式的平断面図、(b)は、金属ポスト11の一例を示す上面図である。 (A) is a schematic cross-sectional plan view of the metal posts 11, (b) is a top view showing an example of the metal posts 11. 本発明の第2実施形態に係る配線基板102を示す模式的断面図である。 The wiring board 102 according to a second embodiment of the present invention is a schematic sectional view showing. 本発明の第3実施形態に係る配線基板103を示す模式的断面図である。 The wiring board 103 according to a third embodiment of the present invention is a schematic sectional view showing. (a)乃至(i)は、本発明の第3実施形態に係る配線基板103の製造方法の一例を工程順に示す模式的断面図である。 (A) to (i) are schematic sectional views sequentially showing the steps of an example of a manufacturing method of the wiring substrate 103 according to a third embodiment of the present invention. 本発明の第4実施形態に係る配線基板104を示す模式的断面図である。 The wiring board 104 according to the fourth embodiment of the present invention is a schematic sectional view showing. 本発明の第5実施形態に係る配線基板105を示す模式的断面図である。 The wiring board 105 according to the fifth embodiment of the present invention is a schematic sectional view showing. (a)乃至(h)は、本発明の第5実施形態に係る配線基板105の製造方法の一例を工程順に示す模式的断面図である。 (A) to (h) are schematic sectional views sequentially showing the steps of an example of a manufacturing method of the wiring substrate 105 according to the fifth embodiment of the present invention. 本発明の第6実施形態に係る配線基板106を示す模式的断面図である。 The wiring board 106 according to a sixth embodiment of the present invention is a schematic sectional view showing. 本発明の第7実施形態に係る配線基板107を示す模式的断面図である。 The wiring board 107 according to the seventh embodiment of the present invention is a schematic sectional view showing. 本発明の第8実施形態に係る配線基板108を示す模式的断面図である。 The wiring board 108 according to an eighth embodiment of the present invention is a schematic sectional view showing. (a)乃至(f)は、本発明の第8実施形態に係る配線基板108の製造方法の一例を工程順に示す模式的断面図である。 (A) to (f) are schematic sectional views sequentially showing the steps of an example of a manufacturing method of the wiring substrate 108 according to an eighth embodiment of the present invention. 本発明の第9実施形態に係る配線基板109を示す模式的断面図である。 The wiring board 109 according to a ninth embodiment of the present invention is a schematic sectional view showing. (a)乃至(f)は、本発明の第9実施形態に係る配線基板109の製造方法の一例を工程順に示す模式的断面図である。 (A) to (f) are schematic sectional views sequentially showing the steps of an example of a manufacturing method of the wiring substrate 109 according to a ninth embodiment of the present invention. 本発明の第10実施形態に係る配線基板110を示す模式的断面図である。 The wiring board 110 according to a tenth embodiment of the present invention is a schematic sectional view showing. (a)乃至(h)は、本発明の第10実施形態に係る配線基板110の製造方法の一例を工程順に示す模式的断面図である。 (A) to (h) are schematic sectional views sequentially showing the steps of an example of a manufacturing method of the wiring substrate 110 according to a tenth embodiment of the present invention. 本発明の第11実施形態に係る半導体装置1011を示す模式的断面図である。 It is a schematic sectional view showing a semiconductor device 1011 according to an eleventh embodiment of the present invention. (a)乃至(c)は、本発明の第11実施形態に係る半導体装置の製造方法の一例を工程順に示す模式的断面図である。 (A) to (c) are schematic sectional views sequentially showing the steps of an example of a manufacturing method of a semiconductor device according to an eleventh embodiment of the present invention. (a)乃至(c)は、本発明の第11実施形態に係る半導体装置の製造方法の他の例を工程順に示す模式的断面図である。 (A) to (c) are schematic cross-sectional view showing another example of the manufacturing method in the order of steps of a semiconductor device according to an eleventh embodiment of the present invention. 本発明の第12実施形態に係る半導体装置1012を示す模式的断面図である。 The semiconductor device 1012 according to a twelfth embodiment of the present invention is a schematic sectional view showing. 本発明の第13実施形態に係る半導体装置1013を示す模式的断面図である。 It is a schematic sectional view showing a semiconductor device 1013 according to a thirteenth embodiment of the present invention. 本発明の第14実施形態に係る半導体装置1014を示す模式的断面図である。 It is a schematic sectional view showing a semiconductor device 1014 according to a fourteenth embodiment of the present invention. (a)乃至(c)は、本発明の第14実施形態に係る半導体装置1014の製造方法の一例を工程順に示す模式的断面図である。 (A) to (c) are schematic sectional views sequentially showing the steps of an example of a 14 method for manufacturing a semiconductor device 1014 according to an embodiment of the present invention. (a)乃至(d)は、本発明の第14実施形態に係る半導体装置1014の製造方法の他の例を工程順に示す模式的断面図である。 (A) to (d) are schematic cross-sectional view showing another example of a manufacturing method of a semiconductor device 1014 in the order of steps according to a fourteenth embodiment of the present invention. 本発明の第15実施形態に係る半導体装置1015を示す模式的断面図である。 The semiconductor device 1015 according to a fifteenth embodiment of the present invention is a schematic sectional view showing. 本発明の第16実施形態に係る半導体装置1016を示す模式的断面図である。 The semiconductor device 1016 according to a sixteenth embodiment of the present invention is a schematic sectional view showing. 本発明の第17実施形態に係る半導体装置1017を示す模式的断面図である。 The semiconductor device 1017 according to a seventeenth embodiment of the present invention is a schematic sectional view showing. 本発明の第18実施形態に係る半導体装置1018を示す模式的断面図である。 It is a schematic sectional view showing a semiconductor device 1018 according to an eighteenth embodiment of the present invention. 本発明の第19実施形態に係る半導体装置1019を示す模式的断面図である。 It is a schematic sectional view showing a semiconductor device 1019 according to a nineteenth embodiment of the present invention. 本発明の第20実施形態に係る半導体装置1020を示す模式的断面図である。 The semiconductor device 1020 according to the twentieth embodiment of the present invention is a schematic sectional view showing. 本発明の第21実施形態に係る半導体装置1021を示す模式的断面図である。 It is a schematic sectional view showing a semiconductor device 1021 according to a twenty-first embodiment of the present invention. 本発明の第22実施形態に係る半導体装置モジュール1022を示す模式的断面図である。 The semiconductor device module 1022 according to the 22nd embodiment of the present invention is a schematic sectional view showing. (a)及び(b)は、本発明の第22実施形態に係る半導体装置モジュール1022の製造方法の一例を工程順に示す模式的断面図である。 (A) and (b) are schematic sectional views sequentially showing the steps of an example of a manufacturing method of a semiconductor device module 1022 according to the 22nd embodiment of the present invention. (a)乃至(h)は、従来技術の金属エッチング製品の製造方法を工程順に示す模式的断面図である。 (A) to (h) are schematic sectional views sequentially showing the steps of producing the prior art metal etch products. (a)乃至(f)は、従来技術の高密度パターン形成方法を工程順に示す模式的断面図である。 (A) to (f) are schematic sectional views sequentially showing the steps of high-density pattern forming method of the prior art. (a)乃至(i)は、従来技術の柱状金属体の形成方法を段階的に示す模式的断面図である。 (A) to (i) are schematic sectional views showing stepwise a method of forming a columnar metal body of the prior art.

符号の説明 DESCRIPTION OF SYMBOLS

101、102、103、104、105、106、107、108、109、110;配線基板1011、1012、1013、1014、1015、1016、1017、1018、1019、1020、1021;半導体装置1022;半導体装置モジュール10;基体11、11a;金属ポスト12;絶縁層13;下層配線14;上層配線15;ビア16;ソルダーレジスト17;樹脂モールド18;耐エッチングマスク(皮膜) 101,102,103,104,105,106,107,108,109,110; wiring board 1011,1012,1013,1014,1015,1016,1017,1018,1019,1020,1021; semiconductor device 1022; semiconductor device module 10; the substrate 11, 11a; metal post 12; insulating layer 13; lower wiring 14; upper wiring 15; via 16; solder resist 17; the resin mold 18; etching resistant mask (film)
18a;耐エッチングマスク(皮膜) 18a; anti-etching mask (film)
18b;耐エッチングマスク(皮膜) 18b; anti-etching mask (film)
19;半田ボール20;半導体素子21;アンダーフィル樹脂22;接着材23;ボンディングワイヤー24;支持基板25;耐エッチングマスク傘部25a;耐エッチングマスク26;配線層27;金属ポスト中間体28;めっきレジスト29;壁面30;開口部31;接合材料32;接続半田40;絶縁基材42;被エッチング層44;エッチングレジスト層48;絶縁性保護膜50;電界エッチング溶液52;陰極板61;金属板62;金属薄膜63;フォトレジスト層64;フォトレジストパターン65;金属薄膜パターン66;電着フォトレジストパターン70;基材71;配線層72;下地導電層73;保護金属層74;金属層74a;凸部74b;下部74c;残部金属層75;第1マスク層76;第2マスク層80;柱状金 19; solder balls 20; semiconductor element 21; underfill resin 22; adhesive 23; bonding wire 24; supporting substrate 25; anti-etching mask umbrella 25a; anti-etching mask 26; a wiring layer 27; metal post Intermediate 28; Plating resist 29; wall 30; opening 31; bonding material 32; soldered 40; insulating substrate 42; etched layer 44; etching the resist layer 48; insulating protective film 50, the electric field etching solution 52; the cathode plate 61; the metal plate 62; the metal thin film 63; photoresist layer 64; photoresist pattern 65; the metal thin film pattern 66; electrodeposited photoresist pattern 70; base material 71; a wiring layer 72; the underlying conductive layer 73; protective metal layer 74; the metal layer 74a; protrusion 74b; lower 74c; balance metal layer 75; the first mask layer 76; the second mask layer 80; columnar gold Body

Claims (12)

  1. 金属板の上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体と接する面と反対側の面にエッチング耐性を有する第1のマスクパターンを形成する工程と、前記第1のマスクパターンの開口部から露出した前記金属板をエッチングする第1エッチング工程と、前記第1エッチング工程による前記金属板のサイドエッチングにより生じる前記第1のマスクパターンのマスク傘部の少なくとも一部を前記金属板側に隙間を設けて折り曲げて第2のマスクパターンを形成する工程と、前記第1のマスクパターン及び前記第2のマスクパターンに被覆されていない部分の前記金属板をエッチングして前記基体を露出させて金属ポストを形成する第2エッチング工程と、前記第1の The at least one layer of the wiring layer and a step of providing a substrate composed of an insulating layer of at least one layer, etch resistance on a surface thereof opposite to the substrate surface in contact in the metal plate on the metal plate 1 forming a mask pattern, a first etching step of etching the metal plate exposed from the opening of the first mask pattern, the first caused by the side etching of the metal plate by the first etching step a step of at least a portion of the mask umbrella portion of the mask pattern forming a second mask pattern by bending a gap is provided the metal plate side, it is coated on the first mask pattern and the second mask pattern a second etching step of forming the metal posts the metal plate portions not to be etched to expose the substrate, the first スクパターン及び前記第2のマスクパターンを剥離する工程と、を有し、前記金属ポストのうち、前記第2のマスクパターンに被覆された金属ポストはその縦断面形状が少なくとも1個の凸部を有し、前記金属ポストの高さ方向の少なくとも一部でその横断面形状が少なくとも1個の凹部又は凸部を有する異形ポストであることを特徴とする配線基板の製造方法。 It has a disk pattern and the step of removing the second mask pattern, a, of the metal post, the second metal posts that are coated on the mask pattern is its longitudinal sectional shape at least one protrusion a method of manufacturing a wiring substrate characterized in that its cross-sectional shape at least part of the height direction of the metal posts are profiled posts having at least one concave or convex portion.
  2. 金属板の上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体と接する面と反対側の面にエッチング耐性を有する第1のマスクパターンを形成する工程と、前記第1のマスクパターンの開口部から露出した前記金属板をエッチングする第1エッチング工程と、前記第1エッチング工程による前記金属板のサイドエッチングにより生じる前記第1のマスクパターンのマスク傘部の少なくとも一部を前記金属板側に隙間を設けて折り曲げて第2のマスクパターンを形成する工程と、前記第1のマスクパターン及び前記第2のマスクパターンに被覆されていない部分の前記金属板をエッチングする第2エッチング工程と、前記第2のマスクパターンを形成する工程及び前記第2 The at least one layer of the wiring layer and a step of providing a substrate composed of an insulating layer of at least one layer, etch resistance on a surface thereof opposite to the substrate surface in contact in the metal plate on the metal plate 1 forming a mask pattern, a first etching step of etching the metal plate exposed from the opening of the first mask pattern, the first caused by the side etching of the metal plate by the first etching step a step of at least a portion of the mask umbrella portion of the mask pattern forming a second mask pattern by bending a gap is provided the metal plate side, it is coated on the first mask pattern and the second mask pattern a second etching step of etching the metal plate portions not, the step of forming the second mask pattern and the second ッチング工程を少なくとも2回行い前記第1のマスクパターン及び前記第2のマスクパターンに被覆されていない部分の前記金属板をエッチングして前記基体を露出させて金属ポストを形成する工程と、前記第1のマスクパターン及び前記第2のマスクパターンを剥離する工程と、を有し、前記金属ポストのうち、前記第2のマスクパターンに被覆された金属ポストはその縦断面形状が少なくとも2個の凸部を有し、前記金属ポストの高さ方向の少なくとも一部でその横断面形状が少なくとも1個の凹部又は凸部を有する異形ポストであることを特徴とする配線基板の製造方法。 Forming a metal post the metal plate at least twice performed the first mask pattern and the second portion which is not covered by the mask pattern etching step is then etched to expose the substrate, the first It includes a step of peeling the first mask pattern and the second mask pattern, wherein the metal of the post, the second metal posts that are coated on the mask pattern is its longitudinal sectional shape at least two convex has a section, a method for manufacturing a wiring substrate in its cross-sectional shape at least part of the height direction of the metal posts, characterized in that a profiled post having at least one concave or convex portion.
  3. 前記マスク傘部を圧力により前記金属板側に折り曲げることを特徴とする請求項又はに記載の配線基板の製造方法。 A method for manufacturing a wiring board according to claim 1 or 2, characterized in that folding the mask umbrella portion to the metal plate side by the pressure.
  4. 前記マスク傘部を熱処理により前記金属板側に折り曲げることを特徴とする請求項又はに記載の配線基板の製造方法。 A method for manufacturing a wiring board according to claim 1 or 2, characterized in that bending the metal plate side by annealing the mask umbrella.
  5. 前記第2のマスクパターンを剥離しないことを特徴とする請求項乃至のいずれか1項に記載の配線基板の製造方法。 A method for manufacturing a wiring board according to any one of claims 1 to 4, characterized in that no peeling the second mask pattern.
  6. 請求項乃至のいずれか1項に記載の配線基板の製造方法により製造された配線基板に半導体素子を実装する工程を有することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device characterized by having a step of mounting a semiconductor element on a wiring substrate manufactured by a manufacturing method of a wiring board according to any one of claims 1 to 5.
  7. 半導体素子を配線基板の金属ポストを有する面に接続する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂で埋め込む工程と、を有することを特徴とする請求項に記載の半導体装置の製造方法。 A step of connecting a semiconductor element on a surface having a metal posts of the wiring board, a semiconductor according to claim 6, characterized in that and a step of embedding the said metal post the semiconductor element individually or simultaneously resin manufacturing method of the device.
  8. 金属板の上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記半導体素子を搭載する箇所に開口部を設けて前記基体を露出させる工程と、前記開口部から露出した前記基体に前記半導体素子を搭載する工程と、前記金属板に金属ポストを形成する工程と、前記金属ポストと前記半導体素子を個別に又は同時に樹脂で埋め込む工程と、を有することを特徴とする請求項に記載の半導体装置の製造方法。 Exposing at least one layer of the wiring layer and a step of providing a substrate composed of at least one layer of the insulating layer, said substrate and an opening at a position for mounting the semiconductor element on the metal plate on the metal plate a step of the steps for mounting the semiconductor element to the substrate which is exposed from the opening portion, forming a metal post to the metal plate, the step of embedding said metal post the semiconductor element individually or simultaneously resin When manufacturing method of a semiconductor device according to claim 7, characterized in that it comprises a.
  9. 半導体素子を配線基板の金属ポストを有する面の反対側の面に接続する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂で埋め込む工程と、を有することを特徴とする請求項に記載の半導体装置の製造方法。 Claims, characterized the step of connecting the surface opposite to the surface having the metal posts of the wiring board to the semiconductor element, that and a step of embedding the said metal post the semiconductor element individually or simultaneously resin the method of manufacturing a semiconductor device according to 6.
  10. 金属板の上に少なくとも1層の配線層と少なくとも1層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体側に半導体素子を搭載する工程と、前記金属板をエッチングすることにより金属ポストを形成する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂モールドで埋め込む工程と、を有することを特徴とする請求項に記載の半導体装置の製造方法。 Etching a step of providing a substrate composed of at least one layer of the wiring layer and at least one layer of the insulating layer on the metal plate, mounting a semiconductor element on the substrate side of the metal plate, the metal plate process and method of manufacturing a semiconductor device according to claim 6, characterized in that and a step of embedding the said metal post the semiconductor element individually or simultaneously molded resin forming the metal posts by.
  11. 前記半導体素子を、前記基体の両面に実装することを特徴とする請求項に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6, characterized in that said semiconductor element is mounted on both sides of the substrate.
  12. 請求項乃至11のいずれか1項に記載の半導体装置の製造方法により作製された複数個の半導体装置を、金属ポストを他の半導体装置との接続部として使用し、積層することを特徴とする半導体装置モジュールの製造方法。 A plurality of semiconductor devices manufactured by the manufacturing method of a semiconductor device according to any one of claims 6 to 11, and characterized in that the metal post is used as a connection portion with the other semiconductor device, stacked the method of manufacturing a semiconductor device module.
JP2006162601A 2006-06-12 2006-06-12 Wiring board having a metal post, a method of manufacturing a semiconductor device and a semiconductor device module Expired - Fee Related JP4961848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006162601A JP4961848B2 (en) 2006-06-12 2006-06-12 Wiring board having a metal post, a method of manufacturing a semiconductor device and a semiconductor device module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006162601A JP4961848B2 (en) 2006-06-12 2006-06-12 Wiring board having a metal post, a method of manufacturing a semiconductor device and a semiconductor device module

Publications (2)

Publication Number Publication Date
JP2007335464A JP2007335464A (en) 2007-12-27
JP4961848B2 true JP4961848B2 (en) 2012-06-27

Family

ID=38934683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006162601A Expired - Fee Related JP4961848B2 (en) 2006-06-12 2006-06-12 Wiring board having a metal post, a method of manufacturing a semiconductor device and a semiconductor device module

Country Status (1)

Country Link
JP (1) JP4961848B2 (en)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5592055B2 (en) 2004-11-03 2014-09-17 テッセラ,インコーポレイテッド Improvement of the laminated packaging
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP5179787B2 (en) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 Semiconductor device and manufacturing method thereof
JP5114130B2 (en) 2007-08-24 2013-01-09 新光電気工業株式会社 Wiring board and a manufacturing method thereof, and a semiconductor device
JP5043743B2 (en) * 2008-04-18 2012-10-10 ラピスセミコンダクタ宮崎株式会社 A method of manufacturing a semiconductor device
JP5207811B2 (en) * 2008-04-24 2013-06-12 京セラ株式会社 Mounting structure and wiring board
JP5303256B2 (en) * 2008-12-19 2013-10-02 凸版印刷株式会社 Needle body and a method of manufacturing comprising a protrusion having a constriction barrel
JP5195647B2 (en) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 Method of manufacturing a method of manufacturing a semiconductor device and the lead frame
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (en) 2011-05-03 2012-04-23 테세라, 인코포레이티드 Package-on-package assembly with wire bonds to encapsulation surface
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR101469799B1 (en) * 2012-03-30 2014-12-05 주식회사 네패스 Method for manufacturing semiconductor package
JP2012134572A (en) * 2012-04-12 2012-07-12 Lapis Semiconductor Co Ltd Semiconductor device
JP5128712B1 (en) * 2012-04-13 2013-01-23 ラピスセミコンダクタ株式会社 Semiconductor device
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP6282410B2 (en) * 2013-06-10 2018-02-21 太陽誘電株式会社 module
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
JP2018107394A (en) 2016-12-28 2018-07-05 新光電気工業株式会社 Wiring board, electronic component device and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832183A (en) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The Semiconductor chip package
JP3568249B2 (en) * 1994-09-02 2004-09-22 凸版印刷株式会社 Method for producing a chip carrier which is a semiconductor device and use it
JP3973340B2 (en) * 1999-10-05 2007-09-12 Necエレクトロニクス株式会社 Semiconductor device, the wiring board, and a method for their preparation
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
JP3548082B2 (en) * 2000-03-30 2004-07-28 三洋電機株式会社 Semiconductor device and manufacturing method thereof
JP2002270629A (en) * 2001-03-07 2002-09-20 Matsushita Electric Ind Co Ltd Electronic component and manufacturing method therefor
JP4266717B2 (en) * 2003-06-13 2009-05-20 三洋電機株式会社 A method of manufacturing a semiconductor device
JP4487901B2 (en) * 2005-10-31 2010-06-23 日立化成工業株式会社 A method for manufacturing a wiring board

Also Published As

Publication number Publication date
JP2007335464A (en) 2007-12-27

Similar Documents

Publication Publication Date Title
KR100595891B1 (en) Semiconductor device
US7223652B2 (en) Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device
US10134680B2 (en) Electronic part embedded substrate and method of producing an electronic part embedded substrate
US6841862B2 (en) Semiconductor package board using a metal base
KR100919797B1 (en) Semiconductor device package and method of production and semiconductor device of same
KR100414383B1 (en) Wiring board, semiconductor device having the wiring board method of forming the same and packaging method
US7947906B2 (en) Printed circuit board and manufacturing method thereof
JP3914239B2 (en) A method for manufacturing a wiring board and the wiring board
KR101097816B1 (en) Method for manufacturing electronic component embedded substrate
US20050258447A1 (en) Electronic parts and method of manufacturing electronic parts packaging structure
US8035217B2 (en) Semiconductor device and method for manufacturing same
CN102098876B (en) Manufacturing process for circuit substrate
US20010027875A1 (en) Multi-layer printed circuit board and fabrication method thereof and a BGA semiconductor package using the multi-layer printed circuit board
KR101159016B1 (en) Embedded die package using a pre-molded carrier
US20010038145A1 (en) Multilayer wiring board, semiconductor device and methods for manufacturing such multilayer wiring board and semiconductor device
CN100468719C (en) Overlappable semiconductor device and method of manufacturing the same
US7763809B2 (en) Multilayered substrate for semiconductor device and method of manufacturing same
KR100691725B1 (en) Multilayer printed circuit board and method for manufacturing same
US8569892B2 (en) Semiconductor device and manufacturing method thereof
US9024207B2 (en) Method of manufacturing a wiring board having pads highly resistant to peeling
JP4790297B2 (en) Semiconductor device and manufacturing method thereof
KR100595889B1 (en) Semiconductor device having conducting portion of upper and lower conductive layers, and method of fabricating the same
JP3591524B2 (en) The semiconductor device mounting substrate and its manufacturing method and a substrate inspection method, and a semiconductor package
KR100648122B1 (en) Semiconductor device and manufacturing method thereof
JP4695192B2 (en) Interposer

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees