JP4961848B2 - WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MODULE MANUFACTURING METHOD - Google Patents

WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MODULE MANUFACTURING METHOD Download PDF

Info

Publication number
JP4961848B2
JP4961848B2 JP2006162601A JP2006162601A JP4961848B2 JP 4961848 B2 JP4961848 B2 JP 4961848B2 JP 2006162601 A JP2006162601 A JP 2006162601A JP 2006162601 A JP2006162601 A JP 2006162601A JP 4961848 B2 JP4961848 B2 JP 4961848B2
Authority
JP
Japan
Prior art keywords
metal post
metal
wiring board
etching
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006162601A
Other languages
Japanese (ja)
Other versions
JP2007335464A (en
Inventor
健太郎 森
克 菊池
新太郎 山道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006162601A priority Critical patent/JP4961848B2/en
Publication of JP2007335464A publication Critical patent/JP2007335464A/en
Application granted granted Critical
Publication of JP4961848B2 publication Critical patent/JP4961848B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board which is high in adhesiveness to resin mold and is provided with a metal post superior in long-term reliability, to provide a semiconductor device using the wiring board provided with the metal post, to provide a semiconductor device module, and to provide a manufacturing method therefor. <P>SOLUTION: The wiring board 101 is provided with a base 10 which is comprised of at least one wiring layer and at least one insulation layer, and a plurality of metal posts 11 provided on one surface of the base 10. In this case, at least one metal post 11 is provided with at least one convex in longitudinally sectional shape, and it is an irregular post, which has at least one concave or one convex in laterally sectional shape at least in a part in the direction of its height. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、金属ポストを有する配線基板、金属ポストを有する配線基板に半導体素子を実装した半導体装置、及び半導体装置に他の半導体装置を接続した半導体装置モジュールの製造方法に関する。 The present invention is a wiring board having a metal post, the semiconductor device having a semiconductor element mounted on a wiring board having a metal post, and a method of manufacturing a semiconductor device module that is connected to another semiconductor device in a semiconductor device.

近時、電子機器、特に携帯機器分野においては、小型化、軽量化、高機能化及び高性能化がますます強く要求されている。この要求を解決する半導体パッケージの技術として、１個の配線基板上に中央演算処理装置（ＣＰＵ）、周辺ロジック及びメモリ等、複数個の半導体素子を高密度実装したシステム・イン・パッケージ（ＳｉＰ）への期待がますます強くなってきている。   In recent years, in the field of electronic devices, particularly portable devices, there is an increasing demand for miniaturization, weight reduction, high functionality, and high performance. As a semiconductor package technology to solve this requirement, a system-in-package (SiP) in which a plurality of semiconductor elements such as a central processing unit (CPU), peripheral logic and memory are mounted on a single wiring board at a high density. Expectations are growing stronger.

ＳｉＰ構造には、小型化及び大容量化の要求に対応するため、実装密度を大幅に向上できる３次元実装技術が求められている。例えば、半導体装置内で複数個の半導体素子を積層する構造（以下チップスタック構造という。）は、実装面積の小型化及び組み立てコストの低下等の利点があるが、半導体素子が１個でも機能しない場合、半導体装置全体が不良となる。このため、チップスタック構造では、歩留まり低下の問題を回避することは難しいという問題点がある。また、半導体素子の積層では、ワイヤーボンディング技術、フリップチップ技術に関わらず、半導体素子の大きさに制限を受けるという問題点もある。   The SiP structure is required to have a three-dimensional mounting technique capable of greatly improving the mounting density in order to meet the demands for miniaturization and large capacity. For example, a structure in which a plurality of semiconductor elements are stacked in a semiconductor device (hereinafter referred to as a chip stack structure) has advantages such as a reduction in mounting area and a reduction in assembly cost, but even one semiconductor element does not function. In this case, the entire semiconductor device becomes defective. For this reason, the chip stack structure has a problem that it is difficult to avoid the problem of yield reduction. In addition, in the lamination of semiconductor elements, there is a problem that the size of the semiconductor elements is limited regardless of the wire bonding technique or the flip chip technique.

これに対し、半導体素子を搭載した半導体装置を積層する構造（以下パッケージスタック構造という。）は、上記のチップスタック構造の問題点を回避するだけでなく、半導体装置の複数段の積層が可能であること、半導体素子の組み合わせ自由度が高いこと及びメモリ容量変更等に対するプロセスの柔軟度が高いこと等の利点が多い。   On the other hand, a structure in which semiconductor devices having semiconductor elements are stacked (hereinafter referred to as a package stack structure) not only avoids the problems of the chip stack structure described above, but also allows multiple layers of semiconductor devices to be stacked. There are many advantages such as high degree of freedom of combination of semiconductor elements and high flexibility of the process for changing the memory capacity.

今後、ますます進展するメモリ大容量化の傾向から、ＳｉＰ構造は、チップスタック構造よりもパッケージスタック構造の方が有利であると考えられている。そこで、配線基板及び配線基板を用いた半導体装置において、パッケージ構造としてパッケージスタック構造のＳｉＰとしての外部端子を設ける要求がなされており、その１つとして金属ポストの形態がある。   In the future, with the trend of increasing memory capacity, the package stack structure is considered to be more advantageous for the SiP structure than for the chip stack structure. Therefore, in a wiring board and a semiconductor device using the wiring board, there is a demand for providing an external terminal as a SiP having a package stack structure as a package structure, and one of them is a form of a metal post.

従来、ウェットエッチングにより支持基板に金属ポストを形成する方法として、支持基板の金属層にエッチングマスクを付与し、エッチングマスクに覆われていない部分をエッチャントにより除去する方法が広く使用されているが、ウェットエッチングの特性であるサイドエッチングにより、形成される金属ポストの支持基板に接する面の口径（以下ボトム径という。）は、その反対面の口径（以下トップ径という。）に比べて大径となる。このため、所望の金属ポストを形成するためには、サイドエッチングを考慮した設計をする必要があり、この結果、金属ポストの狭ピッチ化が困難であるという問題点がある。   Conventionally, as a method of forming a metal post on a support substrate by wet etching, a method of applying an etching mask to a metal layer of the support substrate and removing a portion not covered by the etching mask with an etchant is widely used. Due to the side etching, which is a characteristic of wet etching, the diameter of the surface of the metal post formed in contact with the support substrate (hereinafter referred to as the bottom diameter) is larger than the diameter of the opposite surface (hereinafter referred to as the top diameter). Become. For this reason, in order to form a desired metal post, it is necessary to design in consideration of side etching, and as a result, there is a problem that it is difficult to narrow the pitch of the metal post.

この問題点を解決すべく、サイドエッチングを低減し、高アスペクト比且つ狭ピッチである金属ポストを形成する技術が考案されている。例えば、特許文献１に開示された技術は、図４０（ａ）乃至（ｈ）に示すように、絶縁基材４０上に形成された被エッチング層４２にエッチングレジスト層４４をパターン形成し（ステップ１）、エッチングレジスト層４４で覆われていない部位の被エッチング層４２をエッチング液で一部溶解除去して形成パターンとして残される部分を段丘状に形成し（ステップ２）、被エッチング層４２の表面に絶縁性保護膜４８を形成し（ステップ３）、上方からこの絶縁性保護膜４８の溶解液をスプレーする（ステップ４）。   In order to solve this problem, a technique has been devised in which side etching is reduced and a metal post having a high aspect ratio and a narrow pitch is formed. For example, in the technique disclosed in Patent Document 1, as shown in FIGS. 40A to 40H, an etching resist layer 44 is patterned on the etching target layer 42 formed on the insulating base material 40 (steps). 1) Part of the etching target layer 42 that is not covered with the etching resist layer 44 is partially dissolved and removed with an etching solution to form a portion left as a formation pattern in a stepped shape (step 2). An insulating protective film 48 is formed on the surface (step 3), and a solution of the insulating protective film 48 is sprayed from above (step 4).

これにより、エッチングレジスト層４４により保護されることで絶縁性保護膜４８の溶解液が塗布されなかった部分、即ち段丘状に形成された被エッチング層４２の側面の一部において絶縁性保護膜４８が残存し（ステップ５）、これを水洗し、乾燥させることで絶縁性保護膜４８の強度を増加させ（ステップ６）、段丘状に形成された被エッチング層４２の側面の一部を絶縁性保護膜４８で保護した状態で、電界エッチング溶液５０に浸漬させ、被エッチング層４２に陽極を接続し、陰極板５２との間で電界を形成し、電界エッチングを行う（ステップ７）。これにより、被エッチング層の不要部分を除去して被エッチング層の所定のパターンを形成する（ステップ８）というものである。   Thereby, the insulating protective film 48 is protected by the etching resist layer 44 in a portion where the solution of the insulating protective film 48 is not applied, that is, a part of the side surface of the etched layer 42 formed in a terrace shape. Remains (step 5), and is washed with water and dried to increase the strength of the insulating protective film 48 (step 6), and a part of the side surface of the etched layer 42 formed in a terrace shape is insulative. In the state protected by the protective film 48, it is immersed in the electric field etching solution 50, an anode is connected to the etching target layer 42, an electric field is formed between the cathode plate 52, and electric field etching is performed (step 7). Thereby, unnecessary portions of the etched layer are removed to form a predetermined pattern of the etched layer (step 8).

また、特許文献２には、サイドエッチングによる金属板の端面の角の欠けを防ぎ、高密度を要するパターンを形成する方法が開示されている。図４１（ａ）乃至（ｆ）は、特許文献２に開示された高密度パターン形成方法を工程順に示す模式的断面図である。この技術では、先ず、図４１に示すように、金属板６１の表裏面を金属薄膜６２によって被覆し、この表裏面にフォトレジスト層６３を形成し（ステップ１）、フォトレジスト層６３を露光現像することによりフォトレジストパターン６４を形成し（ステップ２）、金属薄膜６２をパターニングし、金属薄膜パターン６５を形成する（ステップ３）。   Patent Document 2 discloses a method of forming a pattern that requires high density by preventing the corners of the end face of the metal plate from being chipped by side etching. 41A to 41F are schematic sectional views showing the high-density pattern forming method disclosed in Patent Document 2 in the order of steps. In this technique, first, as shown in FIG. 41, the front and back surfaces of a metal plate 61 are covered with a metal thin film 62, a photoresist layer 63 is formed on the front and back surfaces (step 1), and the photoresist layer 63 is exposed and developed. Thus, a photoresist pattern 64 is formed (step 2), the metal thin film 62 is patterned, and a metal thin film pattern 65 is formed (step 3).

次に、第１エッチングによって第１の開口部を形成する。このとき、金属板６１の平坦部分にはフォトレジストパターン６４及び金属薄膜パターン６５が形成されている（ステップ４）。そして、金属板６１の表面を電着フォトレジストで被覆し、露光現像することにより、電着フォトレジストパターン６６を形成する。これによって、第１の開口部の壁面の一部を保護する（ステップ５）。そして、第２エッチングによって金属板６１の第１の開口部において、電着フォトレジストパターン６６によって保護されていない部分、即ち第１の開口部の底部をエッチングし、レジスト剥離液等によってはフォトレジストパターン６４を剥離し、更にエッチング溶液によって金属薄膜パターン６５を除去することにより所望の高密度を要するパターンを形成する（ステップ６）というものである。   Next, a first opening is formed by first etching. At this time, a photoresist pattern 64 and a metal thin film pattern 65 are formed on the flat portion of the metal plate 61 (step 4). Then, the surface of the metal plate 61 is covered with an electrodeposited photoresist, and exposed and developed to form an electrodeposited photoresist pattern 66. This protects a part of the wall surface of the first opening (step 5). Then, the second etching etches the portion of the first opening of the metal plate 61 that is not protected by the electrodeposition photoresist pattern 66, that is, the bottom of the first opening. The pattern 64 is peeled off, and the metal thin film pattern 65 is removed with an etching solution to form a pattern that requires a desired high density (step 6).

また、特許文献３には、金属板の表裏面に開口パターンを有するフォトレジストを付与し、片面毎交互に又は表裏両面を同時にエッチングし、開口部の底部を連通させる技術、及び、金属板の表裏両面に開口パターンを有するフォトレジストを付与し、第１エッチングにより片面又は表裏両面から互いに貫通しない開口部を形成し、片面のみに目詰め材を塗布し、これを硬化させ、他方の面において第２エッチングにより、第１エッチングにより予め形成された開口部と底部で連通させる技術が開示されている。   Patent Document 3 discloses a technique of applying a photoresist having an opening pattern on the front and back surfaces of a metal plate, etching each side alternately or both front and back surfaces simultaneously, and communicating the bottom of the opening, and A photoresist having an opening pattern is applied to both front and back surfaces, and openings that do not penetrate each other are formed from one side or both front and back surfaces by first etching, and a plugging material is applied to only one side, which is cured, and on the other side A technique is disclosed in which the second etching allows the opening and the bottom formed in advance by the first etching to communicate with each other.

図４２（ａ）乃至（ｉ）は、特許文献４に開示された柱状金属体の形成方法を段階的に示す模式的断面図である。特許文献４に開示された柱状金属体の形成方法は、先ず、両面上に配線層７１がパターン形成された基材７０の全面に下地導電層７２を形成し、更にこの全面を保護金属層７３で被覆し、この保護金属層７３の全面に柱状金属体８０を構成する金属からなる金属層７４を形成し（ステップ１）、この金属層７４の柱状金属体８０を形成する位置に第１マスク層７５を形成し、金属層７４を部分エッチングして柱状金属体８０の上部となる凸部７４ａを形成する（ステップ２）。そして、第１マスク層７５を除去し（ステップ３）、凸部７４ａ及び凸部７４ａの周囲の残部金属層７４ｃを一定幅で被覆する第２マスク層７６を形成し（ステップ４）、残部金属層７４ｃをエッチングして柱状金属体８０の下部７４ｂを形成し（ステップ５）、第２マスク層７６を除去し（ステップ６）、被パターン部の保護金属層７３をエッチングする（ステップ７）。そして、柱状金属体８０及び露出した配線層７１が過度に浸食されないように下地導電層７２を除去し（ステップ８）、これにより基材７０両面に柱状金属体８０を形成するという方法である。   42A to 42I are schematic cross-sectional views showing stepwise the columnar metal body forming method disclosed in Patent Document 4. FIG. In the method for forming a columnar metal body disclosed in Patent Document 4, first, a base conductive layer 72 is formed on the entire surface of a base material 70 having a wiring layer 71 patterned on both surfaces, and further, this entire surface is covered with a protective metal layer 73. A metal layer 74 made of a metal constituting the columnar metal body 80 is formed on the entire surface of the protective metal layer 73 (step 1), and a first mask is formed at a position where the columnar metal body 80 of the metal layer 74 is formed. The layer 75 is formed, and the metal layer 74 is partially etched to form a convex portion 74a that becomes the upper portion of the columnar metal body 80 (step 2). Then, the first mask layer 75 is removed (step 3), and the second mask layer 76 covering the convex portion 74a and the remaining metal layer 74c around the convex portion 74a with a constant width is formed (step 4). The layer 74c is etched to form the lower portion 74b of the columnar metal body 80 (step 5), the second mask layer 76 is removed (step 6), and the protective metal layer 73 of the pattern portion is etched (step 7). Then, the base conductive layer 72 is removed so that the columnar metal body 80 and the exposed wiring layer 71 are not excessively eroded (step 8), thereby forming the columnar metal bodies 80 on both surfaces of the base material 70.

特開平１−１８８７００号公報JP-A-1-188700 特開２００５−２６４２８２号公報JP 2005-264282 A 特開２００３−１５７７６７号公報JP 2003-157767 A 特開２００５−２８５９８６号公報JP 2005-285986 A

しかしながら、上述の従来技術には以下に示すような問題点がある。特許文献１に開示された技術は、被エッチング層をエッチング液で一部溶解除去して形成パターンとして残される部分を段丘状に形成し、被エッチング層の開口部の全面に絶縁性保護膜を形成し、スプレーエッチングにより開口部底部の絶縁性保護膜のみを除去するものであるが、スプレーエッチングでは、エッチャントの液流を微小領域まで制御することが困難であるため、絶縁保護膜の除去が均一にならず、この後の電界エッチングによって均一な形状を有する金属ポストを形成することは難しいという問題点がある。また、サイドエッチング量の制御性が悪いという問題点もある。   However, the above-described prior art has the following problems. In the technique disclosed in Patent Document 1, a part of an etching target layer is dissolved and removed with an etching solution to form a portion left as a formation pattern in a terrace shape, and an insulating protective film is formed on the entire surface of the opening of the etching target layer. It is formed and only the insulating protective film at the bottom of the opening is removed by spray etching, but it is difficult to control the etchant liquid flow to a very small area by spray etching. There is a problem that it is difficult to form a metal post having a uniform shape by subsequent electric field etching. There is also a problem that the controllability of the side etching amount is poor.

また、特許文献２に開示された技術は、特許文献１の問題点である第１の開口部の壁面における保護膜のばらつきは回避できるが、第１エッチングから第２エッチングまでの工程数が多くなる。高アスペクト比且つ狭ピッチである金属ポストを形成するには、複数回のエッチングが必要になるが、特許文献２に開示された技術によって金属ポストを形成する場合、工程数が多く、現実的なコストでの形成が困難であるという問題点がある。また、微小領域及び深度の高いエッチングでは、第１の開口部の底部への電着フォトレジスト形成の位置精度及び現像精度を高くできず、開口部壁面に均一な耐エッチング金属膜を形成することは困難であり、サイドエッチングの制御性が悪く、均一な形状を有する金属ポストを形成することは難しいという問題点もある。   The technique disclosed in Patent Document 2 can avoid variations in the protective film on the wall surface of the first opening, which is a problem of Patent Document 1, but has a large number of steps from the first etching to the second etching. Become. In order to form a metal post having a high aspect ratio and a narrow pitch, it is necessary to perform etching a plurality of times. However, when a metal post is formed by the technique disclosed in Patent Document 2, the number of processes is large and realistic. There is a problem that formation at a cost is difficult. Further, in etching with a small area and high depth, the position accuracy and development accuracy of electrodeposition photoresist formation on the bottom of the first opening cannot be increased, and a uniform etching-resistant metal film is formed on the wall surface of the opening. However, the controllability of side etching is poor, and it is difficult to form a metal post having a uniform shape.

また、特許文献３に開示された技術は、金属板の両面からエッチングし、高密度を要する金属パターンを形成するものである。特許文献３に開示された技術によって金属ポストを形成する場合、金属板の両面からエッチングする必要があるため、金属板を支持基板として、金属板の片面に絶縁層及び配線層を有する配線基板を形成し、その反対側の面に金属ポストを形成することができず、金属ポストを形成し、これを配線基板に接続する必要があり、接続信頼性が得られず、工程数も増加するという問題点がある。   In addition, the technique disclosed in Patent Document 3 etches from both sides of a metal plate to form a metal pattern that requires high density. When forming a metal post by the technique disclosed in Patent Document 3, since it is necessary to etch from both sides of the metal plate, a wiring board having an insulating layer and a wiring layer on one side of the metal plate is used. The metal post cannot be formed on the opposite surface, and it is necessary to form the metal post and connect it to the wiring board, connection reliability cannot be obtained, and the number of processes increases. There is a problem.

更に、特許文献１乃至３に開示された技術によって金属ポストを形成した場合、これらの形状を有する金属ポストを樹脂モールドで埋め込み、この金属ポストを外部端子として機能させる場合、金属ポストと樹脂モールドとの密着強度が悪く、金属ポストと樹脂モールドとの間に隙間が生じた場合、その隙間に水蒸気又は不純物等が侵入し、金属ポスト間が短絡を起こす虞があるという問題点もある。また、特許文献４に開示された技術は、工程数が多く、現実的なコストでの形成が困難であるという問題点がある。   Further, when the metal post is formed by the techniques disclosed in Patent Documents 1 to 3, when the metal post having these shapes is embedded with a resin mold and the metal post functions as an external terminal, the metal post and the resin mold When the adhesion strength of the metal post is poor and a gap is formed between the metal post and the resin mold, there is a problem that water vapor or impurities may enter the gap and cause a short circuit between the metal posts. In addition, the technique disclosed in Patent Document 4 has a problem that the number of processes is large and formation at a realistic cost is difficult.

本発明はかかる問題点に鑑みてなされたものであって、樹脂モールドとの密着性が高く、長期信頼性の高い金属ポストを有する配線基板、金属ポストを有する配線基板を用いた半導体装置、及び半導体装置モジュールの製造方法を提供することを目的とする。 The present invention has been made in view of such a problem, and has high adhesion to a resin mold, a wiring board having a metal post having high long-term reliability, a semiconductor device using the wiring board having a metal post, and and to provide a method of manufacturing a semiconductor device module.

本発明に係る配線基板の製造方法は、金属板の上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体と接する面と反対側の面にエッチング耐性を有する第１のマスクパターンを形成する工程と、前記第１のマスクパターンの開口部から露出した前記金属板をエッチングする第１エッチング工程と、前記第１エッチング工程による前記金属板のサイドエッチングにより生じる前記第１のマスクパターンのマスク傘部の少なくとも一部を前記金属板側に隙間を設けて折り曲げて第２のマスクパターンを形成する工程と、前記第１のマスクパターン及び前記第２のマスクパターンに被覆されていない部分の前記金属板をエッチングして前記基体を露出させて金属ポストを形成する第２エッチング工程と、前記第１のマスクパターン及び前記第２のマスクパターンを剥離する工程と、を有し、前記金属ポストのうち、前記第２のマスクパターンに被覆された金属ポストはその縦断面形状が少なくとも１個の凸部を有し、前記金属ポストの高さ方向の少なくとも一部でその横断面形状が少なくとも１個の凹部又は凸部を有する異形ポストであることを特徴とする。   The method for manufacturing a wiring board according to the present invention includes a step of providing a base composed of at least one wiring layer and at least one insulating layer on a metal plate, and a surface of the metal plate in contact with the base. A step of forming a first mask pattern having etching resistance on the opposite surface, a first etching step of etching the metal plate exposed from the opening of the first mask pattern, and the first etching step. Forming a second mask pattern by bending at least a part of a mask umbrella portion of the first mask pattern generated by side etching of the metal plate with a gap provided on the metal plate side; and the first mask A portion of the metal plate not covered with the pattern and the second mask pattern is etched to expose the base to form a metal post. A second etching step, and a step of peeling off the first mask pattern and the second mask pattern, and among the metal posts, the metal post covered with the second mask pattern is vertically cut. The surface shape has at least one convex portion, and the metal post has a deformed post having a cross-sectional shape having at least one concave portion or convex portion in at least a part in the height direction.

従来技術において、サイドエッチングを低減した金属ポストの形成方法は、マスクパターンを形成し、第１エッチングを行った後に、開口部の壁面に再度マスクを形成する必要があったため、最低でも２回のパターニングが必要とであり、材料コストが高く、処理時間が長いという問題点がある。それに対し、本発明に係る配線基板の製造方法は、第１エッチングを行った後、第１エッチングマスクをそのまま使用するか又は第１エッチングによる金属板のサイドエッチングにより生じるマスク傘部を折り曲げて第２エッチングのマスクとして使用するため、マスクのパターニングを１回しか必要とせず、また、新たな材料を使用する必要がないため、低コストで短い処理時間で形成することができる。   In the prior art, the method for forming a metal post with reduced side etching requires a mask pattern to be formed on the wall surface of the opening after forming the mask pattern and performing the first etching. There is a problem that patterning is necessary, the material cost is high, and the processing time is long. On the other hand, in the method for manufacturing a wiring board according to the present invention, after performing the first etching, the first etching mask is used as it is, or the mask umbrella portion generated by side etching of the metal plate by the first etching is bent and the first etching mask is bent. Since it is used as a two-etching mask, patterning of the mask is required only once, and a new material is not required, so that it can be formed at a low cost and in a short processing time.

本発明に係る他の配線基板の製造方法は、金属板の上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体と接する面と反対側の面にエッチング耐性を有する第１のマスクパターンを形成する工程と、前記第１のマスクパターンの開口部から露出した前記金属板をエッチングする第１エッチング工程と、前記第１エッチング工程による前記金属板のサイドエッチングにより生じる前記第１のマスクパターンのマスク傘部の少なくとも一部を前記金属板側に隙間を設けて折り曲げて第２のマスクパターンを形成する工程と、前記第１のマスクパターン及び前記第２のマスクパターンに被覆されていない部分の前記金属板をエッチングする第２エッチング工程と、前記第２のマスクパターンを形成する工程及び前記第２エッチング工程を少なくとも２回行い前記第１のマスクパターン及び前記第２のマスクパターンに被覆されていない部分の前記金属板をエッチングして前記基体を露出させて金属ポストを形成する工程と、前記第１のマスクパターン及び前記第２のマスクパターンを剥離する工程と、を有し、前記金属ポストのうち、前記第２のマスクパターンに被覆された金属ポストはその縦断面形状が少なくとも２個の凸部を有し、前記金属ポストの高さ方向の少なくとも一部でその横断面形状が少なくとも１個の凹部又は凸部を有する異形ポストであることを特徴とする。   Another method of manufacturing a wiring board according to the present invention includes a step of providing a base composed of at least one wiring layer and at least one insulating layer on a metal plate, and contacting the base in the metal plate. Forming a first mask pattern having etching resistance on a surface opposite to the surface, a first etching step of etching the metal plate exposed from the opening of the first mask pattern, and the first etching Forming a second mask pattern by bending at least a part of the mask umbrella portion of the first mask pattern generated by side etching of the metal plate in a step with a gap provided on the metal plate side; and A second etching step of etching the portion of the metal plate not covered with the mask pattern and the second mask pattern, and the second mask Forming the mask pattern and the second etching step at least twice to etch the portion of the metal plate not covered with the first mask pattern and the second mask pattern to expose the substrate. Forming a metal post; and peeling the first mask pattern and the second mask pattern, and of the metal posts, the metal post covered with the second mask pattern is The vertical cross-sectional shape has at least two convex portions, and the metal post has a deformed post having a cross-sectional shape having at least one concave portion or convex portion in at least a part in the height direction. To do.

マスク傘部を金属板側に隙間を設けて折り曲げ第２のマスクパターン形成することで、この隙間に第２エッチングの際にエッチング液が侵入し、この隙間において壁面がエッチングされる。これにより壁面と第２のマスクパターンとの間に設けられた隙間の数の凹部が形成される。   By forming a second mask pattern by bending the mask umbrella portion on the metal plate side to form a second mask pattern, the etchant enters the gap during the second etching, and the wall surface is etched in the gap. Thereby, the number of gaps provided between the wall surface and the second mask pattern is formed.

前記マスク傘部を圧力により前記金属板側に折り曲げることができる。   The mask umbrella portion can be bent toward the metal plate by pressure.

また、前記マスク傘部を熱処理により前記金属板側に折り曲げることもできる。   Further, the mask umbrella portion can be bent toward the metal plate by heat treatment.

前記第２のマスクパターンは剥離されなくてもよい。   The second mask pattern may not be peeled off.

本発明に係る半導体装置の製造方法は、上述の配線基板の製造方法により製造された配線基板に半導体素子を実装する工程を有することを特徴とする。   A method of manufacturing a semiconductor device according to the present invention includes a step of mounting a semiconductor element on a wiring board manufactured by the above-described manufacturing method of a wiring board.

また、本発明に係る半導体装置の製造方法は、半導体素子を配線基板の金属ポストを有する面に接続する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂で埋め込む工程と、を有していてもよい。   The method for manufacturing a semiconductor device according to the present invention includes a step of connecting a semiconductor element to a surface having a metal post of a wiring board, and a step of embedding the metal post and the semiconductor element individually or simultaneously with a resin. You may have.

また、金属板の上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記半導体素子を搭載する箇所に開口部を設けて前記基体を露出させる工程と、前記開口部から露出した前記基体に前記半導体素子を搭載する工程と、前記金属板に金属ポストを形成する工程と、前記金属ポストと前記半導体素子を個別に又は同時に樹脂で埋め込む工程と、を有していてもよい。   And a step of providing a base composed of at least one wiring layer and at least one insulating layer on the metal plate, and providing an opening at a location where the semiconductor element is mounted on the metal plate. Exposing the substrate, mounting the semiconductor element on the base exposed from the opening, forming a metal post on the metal plate, and individually or simultaneously using the resin with the metal post and the semiconductor element. And an embedding step.

半導体素子を配線基板の金属ポストを有する面と反対側の面に接続する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂で埋め込む工程と、を有していてもよい。   You may have the process of connecting a semiconductor element to the surface on the opposite side to the surface which has a metal post of a wiring board, and the process of embedding the said metal post and the said semiconductor element individually or simultaneously with resin.

金属板の上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体側に半導体素子を搭載する工程と、前記金属板をエッチングすることにより金属ポストを形成する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂モールドで埋め込む工程と、を有していてもよい。   A step of providing a base composed of at least one wiring layer and at least one insulating layer on the metal plate; a step of mounting a semiconductor element on the base side of the metal plate; and etching the metal plate Thus, the method may include a step of forming a metal post and a step of embedding the metal post and the semiconductor element individually or simultaneously with a resin mold.

前記半導体素子を、前記基体の両面に実装することもできる。   The semiconductor element can also be mounted on both sides of the substrate.

本発明に係る半導体装置モジュールの製造方法は、上述の半導体装置の製造方法により作製された複数個の半導体装置を、少なくとも１個の異形ポストを含む金属ポストを他の半導体装置との接続部として使用し、積層することを特徴とする。   The semiconductor device module manufacturing method according to the present invention includes a plurality of semiconductor devices manufactured by the above-described semiconductor device manufacturing method, and a metal post including at least one deformed post as a connection portion with another semiconductor device. Used and laminated.

本発明によれば、少なくとも１個の金属ポストが、その縦断面形状が少なくとも１個の凸部を有し、高さ方向の少なくとも一部でその横断面形状が少なくとも１個の凹部又は凸部を有する異形ポストであることにより、樹脂モールドとの接触面積を増大させることができる。これによって、金属ポストと樹脂モールドとの密着強度が向上し、金属ポストと樹脂モールドとの間に隙間が生じる可能性が低くなり、これにより配線基板の長期接続信頼性が向上する。更に、異形ポストが、その縦断面形状が少なくとも１個の凸部を有していることで、この凸部の上下に存在する凹部が応力分配として機能し、他の配線基板等と接する異形ポスト先端部、即ち異形ポスト上面及び基体と接する異形ポスト下面における接続点に応力が集中することを防ぎ、樹脂モールドとの応力を緩和し、高い信頼性を得ることができる。   According to the present invention, at least one metal post has at least one convex portion in the longitudinal cross-sectional shape, and at least one concave portion or convex portion in the cross-sectional shape in at least a part in the height direction. When the post has a deformed shape, the contact area with the resin mold can be increased. As a result, the adhesion strength between the metal post and the resin mold is improved, and the possibility that a gap is generated between the metal post and the resin mold is reduced, thereby improving the long-term connection reliability of the wiring board. Further, since the deformed post has at least one convex portion in the longitudinal cross-sectional shape, the concave portions existing above and below the convex portion function as stress distribution and contact with other wiring boards and the like. It is possible to prevent stress from concentrating on the tip portion, that is, the upper surface of the deformed post and the connection point on the lower surface of the deformed post in contact with the base, relieve the stress with the resin mold, and obtain high reliability.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第１実施形態について説明する。図１（ａ）は、本実施形態に係る配線基板１０１を示す模式的断面図、図１（ｂ）は図１（ａ）におけるＡ−Ａ線断面図、図２（ａ）乃至（ｃ）は、金属ポスト１１の側面の凸部の口径（以下凸部径ａ２という。）と金属ポスト１１が基体１０に接する面（以下金属ポスト１１下面という。）における金属ポスト１１の口径（以下金属ポスト１１下面径ａ４という。）との関係を示す模式的断面図、図３（ａ）乃至（ｃ）は、金属ポスト１１の先端面（以下金属ポスト１１上面という。）から金属ポスト１１の側面の凸部までの距離ｃと金属ポスト１１の側面の凸部から金属ポスト１１下面までの距離ｄとの関係を示す模式的断面図、図４（ａ）乃至（ｇ）は、本実施形態に係る配線基板１０１の製造方法の一例を工程順に示す模式的断面図、図５（ａ）乃至（ｃ）は、耐エッチングマスクの形成方法の一例を工程順に示す模式的断面図、図６（ａ）乃至（ｄ）は、耐エッチングマスクの形成方法の他の例を工程順に示す模式的断面図、図７（ａ）は、第１エッチング後の配線基板１０１の模式的断面図及びその上面図、図７（ｂ）及び（ｃ）は、金属ポスト中間体２７の壁面２９と耐エッチングマスク傘部２５との間に隙間を設けた状態で追従させる例を示す模式的断面図及び上面図、図８（ａ）は、金属ポスト１１の模式的平断面図、図８（ｂ）は、金属ポスト１１の一例を示す上面図である。ここで、平断面とは、金属ポスト１１の任意の高さにおいて、金属ポスト１１の上下面に平行な面における金属ポスト１１の断面の外形輪郭のことである。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. First, a first embodiment of the present invention will be described. 1A is a schematic cross-sectional view showing a wiring board 101 according to the present embodiment, FIG. 1B is a cross-sectional view taken along line AA in FIG. 1A, and FIGS. 2A to 2C. the diameter of the convex portion of the side surfaces of the metal posts 11 (hereinafter referred to as protrusion diameter a 2.) and the metal post 11 is the diameter of the metal posts 11 in the surface in contact with the substrate 10 (hereinafter metal posts 11 lower surface called.) (hereinafter metal that post 11 lower surface diameter a 4.) and the schematic cross-sectional view showing the relationship between, FIGS. 3 (a) to (c), the tip surface of the metal post 11 (hereinafter referred to as metal posts 11 top.) from the metal post 11 4A to 4G are schematic cross-sectional views showing the relationship between the distance c from the convex portion on the side surface and the distance d from the convex portion on the side surface of the metal post 11 to the lower surface of the metal post 11, and FIGS. Typical cross section which shows an example of the manufacturing method of the wiring board 101 which concerns on a process order FIGS. 5A to 5C are schematic cross-sectional views showing an example of an etching resistant mask forming method in the order of steps, and FIGS. 6A to 6D are other examples of an etching resistant mask forming method. 7A is a schematic cross-sectional view and a top view of the wiring substrate 101 after the first etching, and FIGS. 7B and 7C are metal post intermediates 27. FIG. 8A is a schematic cross-sectional view of the metal post 11, showing an example of following in a state where a gap is provided between the wall surface 29 and the etching-resistant mask umbrella 25. FIG. 8B is a top view showing an example of the metal post 11. Here, the flat cross section refers to the outer contour of the cross section of the metal post 11 in a plane parallel to the upper and lower surfaces of the metal post 11 at an arbitrary height of the metal post 11.

図１に示すように、本実施形態に係る配線基板１０１は、少なくとも１層の絶縁層（図示せず）と少なくとも１層の配線層（図示せず）とから構成される基体１０の片面に複数個の円柱状の金属ポスト１１が形成されることで構成されている。金属ポスト１１は、外部の素子と接続する機能を有しており、少なくとも１個の金属ポスト１１は、その縦断面形状が１個の凸部を有し、高さ方向の一部でその横断面形状が２個の凹部を有する異形ポストである。   As shown in FIG. 1, a wiring board 101 according to the present embodiment is provided on one side of a base 10 composed of at least one insulating layer (not shown) and at least one wiring layer (not shown). A plurality of columnar metal posts 11 are formed. The metal post 11 has a function of connecting to an external element, and at least one metal post 11 has one convex portion in the longitudinal cross-sectional shape, and is partially crossed in the height direction. The surface shape is a deformed post having two recesses.

金属ポスト１１は、例えば、その材質に、銅、アルミニウム、ニッケル、ステンレス鋼、鉄、マグネシウム及び亜鉛からなる群から選択された少なくとも１種類の金属、又はこれらを主成分とする合金を使用することができる。特に、電気抵抗値及びコストの観点から、その材質は銅であることが望ましい。金属ポスト１１の高さは、例えば、１０乃至１０００μｍにすることができ、金属ポスト１１の配置ピッチは、例えば５０乃至１０００μｍにすることができる。図１（ｂ）に示すように、図１（ａ）に示す配線基板１０１の底面の外縁部には、金属ポスト１１が１列に配置されている。   The metal post 11 uses, for example, at least one kind of metal selected from the group consisting of copper, aluminum, nickel, stainless steel, iron, magnesium and zinc, or an alloy containing these as a main component. Can do. In particular, from the viewpoint of electrical resistance value and cost, the material is desirably copper. The height of the metal posts 11 can be set to 10 to 1000 μm, for example, and the arrangement pitch of the metal posts 11 can be set to 50 to 1000 μm, for example. As shown in FIG. 1B, metal posts 11 are arranged in a row on the outer edge of the bottom surface of the wiring board 101 shown in FIG.

図２に示すように、金属ポスト１１が、その縦断面形状で有する凸部径ａ２及び下面径ａ４は自由に設定することができる。図２（ａ）には、金属ポスト１１の凸部径ａ２と下面径ａ４とが等しい例（ａ２＝ａ４）、図２（ｂ）には、金属ポスト１１の凸部径ａ２が下面径ａ４より大きい例（ａ２＞ａ４）、図２（ｃ）には、金属ポスト１１の凸部径ａ２が下面径ａ４より小さい例（ａ２＜ａ４）を示す。また、金属ポスト１１の上面径、凸部径ａ２及び下面径ａ４の関係も自由に設定することができる。 As shown in FIG. 2, the metal posts 11, protrusion diameter a 2 and the lower surface diameter a 4 having in its longitudinal section can be freely set. 2A shows an example (a 2 = a 4 ) in which the convex portion diameter a 2 and the lower surface diameter a 4 of the metal post 11 are equal, and FIG. 2B shows the convex portion diameter a of the metal post 11. 2 is larger than the lower surface diameter a 4 (a 2 > a 4 ), and FIG. 2C shows an example where the convex portion diameter a 2 of the metal post 11 is smaller than the lower surface diameter a 4 (a 2 <a 4 ). Show. Further, the relationship between the upper surface diameter, the convex portion diameter a 2 and the lower surface diameter a 4 of the metal post 11 can be freely set.

また、図３に示すように、金属ポスト１１上面から凸部までの距離ｃ及び凸部から金属ポスト１１下面までの距離ｄも自由に設定することができる。図３（ａ）には、金属ポスト１１上面から凸部までの距離ｃと凸部から金属ポスト１１下面までの距離ｄが等しい例（ｃ＝ｄ）、図３（ｂ）には、金属ポスト１１上面から凸部までの距離ｃが凸部から金属ポスト１１下面までの距離ｄよりも小さい例（ｃ＜ｄ）、図３（ｃ）には、金属ポスト１１上面から凸部までの距離ｃが凸部から金属ポスト１１下面までの距離ｄよりも大きい例（ｃ＞ｄ）を示す。   Moreover, as shown in FIG. 3, the distance c from the upper surface of the metal post 11 to the convex portion and the distance d from the convex portion to the lower surface of the metal post 11 can be freely set. 3A shows an example in which the distance c from the upper surface of the metal post 11 to the convex portion is equal to the distance d from the convex portion to the lower surface of the metal post 11 (c = d), and FIG. 11 is an example where the distance c from the upper surface to the convex portion is smaller than the distance d from the convex portion to the lower surface of the metal post 11 (c <d). FIG. 3C shows the distance c from the upper surface of the metal post 11 to the convex portion. Shows an example (c> d) where is larger than the distance d from the convex portion to the lower surface of the metal post 11.

次に、上述の如く構成された本実施形態に係る配線基板１０１の動作について説明する。例えば、図２（ｂ）に示すように、凸部径ａ２を金属ポスト１１下面径ａ４より大きく、即ち金属ポスト１１下面径ａ４を凸部径ａ２よりも小さく形成することで、金属ポスト１１の狭ピッチ化に対応することができる。また、図２（ｃ）に示すように、凸部径ａ２を金属ポスト１１下面径ａ４より小さく、即ち金属ポスト１１下面径ａ４を凸部径ａ２よりも大きく形成することで、金属ポスト１１と基体１０との密着力を向上させることができる。 Next, the operation of the wiring board 101 according to this embodiment configured as described above will be described. For example, as shown in FIG. 2 (b), the convex portion diameter a 2 greater than the metal posts 11 lower surface diameter a 4, i.e. the metal post 11 by a lower surface diameter a 4 to form smaller than the protrusion diameter a 2, It is possible to cope with a narrow pitch of the metal posts 11. Further, as shown in FIG. 2 (c), the convex portion diameter a 2 smaller than the metal posts 11 lower surface diameter a 4, i.e. the metal post 11 by a lower surface diameter a 4 to form larger than the protrusion diameter a 2, The adhesion between the metal post 11 and the substrate 10 can be improved.

また、図３（ｂ）に示すように、金属ポスト１１の凸部を金属ポスト１１の上面に近い方に設けることで、金属ポスト１１と金属ポスト１１の上面に接続される他の配線基板又は半導体装置との応力よりも、金属ポスト１１と基体１０との応力をより緩和することができる。また、図３（ｃ）に示すように、金属ポスト１１の凸部を金属ポスト１１の下面に近い方に設けることで、金属ポスト１１と基体１０との応力よりも、金属ポスト１１と金属ポスト１１の上面に接続される他の配線基板又は半導体装置との応力をより緩和することができる。   Further, as shown in FIG. 3B, by providing the convex portion of the metal post 11 closer to the upper surface of the metal post 11, another wiring substrate connected to the upper surface of the metal post 11 and the metal post 11 or The stress between the metal post 11 and the base body 10 can be more relaxed than the stress with the semiconductor device. Further, as shown in FIG. 3C, by providing the convex portion of the metal post 11 closer to the lower surface of the metal post 11, the metal post 11 and the metal post than the stress between the metal post 11 and the base body 10. The stress with other wiring boards or semiconductor devices connected to the upper surface of 11 can be further relaxed.

また、金属ポスト１１と、この後の工程において金属ポスト１１の外周に埋め込まれる樹脂モールドとの密着性は金属ポスト１１の表面積に依存するため、金属ポスト１１が、その縦断面形状で有する凸部の大きさ及び高さ方向の一部でその横断面形状が有する凹部の大きさ、個数等を調整することで、この密着性を更に向上させることができる。   Moreover, since the adhesiveness between the metal post 11 and the resin mold embedded in the outer periphery of the metal post 11 in the subsequent process depends on the surface area of the metal post 11, the metal post 11 has a convex section in its vertical cross-sectional shape. This adhesion can be further improved by adjusting the size, number, etc., of the concave portions of the cross-sectional shape in a part of the size and the height direction.

次に、本実施形態に係る配線基板１０１の製造方法について説明する。図４に示すように、先ず、金属板として支持基板２４を用意し、必要に応じてウェット洗浄、ドライ洗浄、平坦化及び粗化等の処理を施す（ステップ１）。支持基板２４は、エッチングを施し、最終的に金属ポスト１１として機能させるため、例えば、銅、アルミニウム、ニッケル、ステンレス鋼、鉄、マグネシウム及び亜鉛からなる群から選択された少なくとも１種の金属、又はこれらを主成分とする合金を使用することが望ましい。特に、電気抵抗値及びコストの観点から、銅を選択することが望ましい。本実施形態においては、例えば、大きさ１００ｍｍ角、厚さ２５０μｍ及び５００μｍの銅合金板（神戸製鋼：ＫＦＣシリーズ）を使用することができる。   Next, a method for manufacturing the wiring board 101 according to the present embodiment will be described. As shown in FIG. 4, first, a support substrate 24 is prepared as a metal plate, and treatments such as wet cleaning, dry cleaning, flattening, and roughening are performed as necessary (step 1). The support substrate 24 is etched and finally functions as the metal post 11, for example, at least one metal selected from the group consisting of copper, aluminum, nickel, stainless steel, iron, magnesium, and zinc, or It is desirable to use an alloy containing these as main components. In particular, it is desirable to select copper from the viewpoint of electrical resistance value and cost. In the present embodiment, for example, a copper alloy plate (Kobe Steel: KFC series) having a size of 100 mm square and a thickness of 250 μm and 500 μm can be used.

次に、支持基板２４上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体１０を以下の方法によって形成する。先ず、支持基板２４上に、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により配線層を形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望の配線パターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法又はＣＶＤ（Chemical Vapor Deposition）法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法により金属を析出させ、レジストを除去した後に給電層をエッチングして除去し、所望の配線パターンを得る方法である。また、フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化させ、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。配線層は、例えば、銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも１種の金属、又はこれらを主成分とする合金を使用することができ、特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。   Next, the substrate 10 composed of at least one wiring layer and at least one insulating layer is formed on the support substrate 24 by the following method. First, a wiring layer is formed on the support substrate 24 by, for example, a subtractive method, a semi-additive method, a full additive method, or the like. The subtractive method is a method of forming a resist having a desired pattern on a copper foil provided on a substrate, etching an unnecessary copper foil, and then removing the resist to obtain a desired wiring pattern. In the semi-additive method, a power supply layer is formed by an electroless plating method, a sputtering method, or a CVD (Chemical Vapor Deposition) method, and then a resist having an opening in a desired pattern is formed, and a metal is formed in the resist opening by electrolytic plating. Is deposited, and after removing the resist, the power feeding layer is removed by etching to obtain a desired wiring pattern. In the full additive method, after an electroless plating catalyst is adsorbed on the substrate, a pattern is formed with a resist, and the catalyst is activated while leaving the resist as an insulating film. In this method, a desired wiring pattern is obtained by depositing metal in the opening. For the wiring layer, for example, at least one metal selected from the group consisting of copper, silver, gold, nickel, aluminum, and palladium, or an alloy containing these as a main component can be used. From the viewpoint of cost, it is desirable to form with copper.

次に、配線層上に絶縁層を積層させる。絶縁層は、例えば感光性又は非感光性の有機材料で形成することができ、有機材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（benzocyclobutene）、ＰＢＯ（polybenzoxazole）又はポリノルボルネン樹脂等、若しくはガラスクロス又はアラミド繊維等で形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ又はポリノルボルネン樹脂等を含浸させた材料を使用することができる。   Next, an insulating layer is stacked on the wiring layer. The insulating layer can be formed of, for example, a photosensitive or non-photosensitive organic material. Examples of the organic material include an epoxy resin, an epoxy acrylate resin, a urethane acrylate resin, a polyester resin, a phenol resin, a polyimide resin, and a BCB ( benzocyclobutene), PBO (polybenzoxazole) or polynorbornene resin, or woven or non-woven fabric made of glass cloth or aramid fiber, etc., epoxy resin, epoxy acrylate resin, urethane acrylate resin, polyester resin, phenol resin, polyimide resin, BCB A material impregnated with PBO, polynorbornene resin or the like can be used.

次に絶縁層内にビアを設けるため、絶縁層に開口部を形成する。絶縁層をパターン解像度が高い感光性の有機材料で形成した場合、ビアを設ける絶縁層の開口部は、フォトリソグラフィー法により形成することができ、この開口部内に銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも１種の金属、又はこれらを主成分とする合金を、電解めっき、無電解めっき、印刷法又は溶融金属吸引法等の方法によって充填させることでビアを設けることができる。また、絶縁層を非感光性の有機材料又はパターン解像度が低い感光性の有機材料で形成した場合、ビアを設ける絶縁層の開口部は、レーザー加工法、ドライエッチング法又はプラズマ法により形成することができ、この開口部内に銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも１種の金属、又はこれらを主成分とする合金を、電解めっき、無電解めっき又は溶融金属吸引法等の方法によって充填させることでビアを設けることができる。また、ビアを形成する位置に予め通電用のポストを形成した後に絶縁層を形成し、研磨により絶縁層の表面を削って通電用ポストを露出させてビアを形成することもできる。この方法によれば、絶縁層に開口部を設けずにビアを形成することができる。   Next, an opening is formed in the insulating layer in order to provide a via in the insulating layer. When the insulating layer is formed of a photosensitive organic material having a high pattern resolution, the opening of the insulating layer in which the via is provided can be formed by photolithography, and copper, silver, gold, nickel, aluminum can be formed in the opening. And at least one metal selected from the group consisting of palladium or an alloy containing these metals as a main component by filling with an electroplating, electroless plating, printing method or molten metal suction method, etc. be able to. In addition, when the insulating layer is formed of a non-photosensitive organic material or a photosensitive organic material having a low pattern resolution, the opening of the insulating layer provided with the via is formed by a laser processing method, a dry etching method, or a plasma method. In the opening, at least one metal selected from the group consisting of copper, silver, gold, nickel, aluminum, and palladium, or an alloy containing these as a main component, electrolytic plating, electroless plating, or molten metal Vias can be provided by filling with a suction method or the like. It is also possible to form an insulating layer after previously forming a current-carrying post at a position where a via is to be formed, and then scraping the surface of the insulating layer by polishing to expose the current-carrying post to form a via. According to this method, a via can be formed without providing an opening in the insulating layer.

さらにビアと支持基板２４上に形成された配線とを、ビアを介して電気的に接続するため、ビアが設けられた絶縁層上に、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により配線層を形成する。   Further, in order to electrically connect the via and the wiring formed on the support substrate 24 via the via, for example, a subtractive method, a semi-additive method, a full additive method, or the like is provided on the insulating layer provided with the via. Then, a wiring layer is formed.

以上の工程を少なくとも１回行うことで、支持基板２４上に、少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体１０が形成される（ステップ２）。   By performing the above steps at least once, the substrate 10 composed of at least one wiring layer and at least one insulating layer is formed on the support substrate 24 (step 2).

次に、支持基板２４の基体１０と接する面の反対側の面に、皮膜として、少なくとも１種類の有機材料又は少なくとも１種類の支持基板２４の金属材料とは異なる金属材料を、金属ポスト１１を設ける所望の位置に０．０１乃至１００μｍの厚さで円形のパターンを形成することによって第１のマスクパターンとして耐エッチングマスク１８を設ける（ステップ３）。   Next, on the surface opposite to the surface in contact with the base 10 of the support substrate 24, a metal material different from at least one organic material or at least one metal material of the support substrate 24 is applied as a film to the metal post 11. An etching resistant mask 18 is provided as a first mask pattern by forming a circular pattern with a thickness of 0.01 to 100 μm at a desired position to be provided (step 3).

図５（ａ）乃至（ｃ）に示すように、耐エッチングマスク１８を有機材料によって形成する場合、支持基板２４の基体１０と接する面の反対側の面に、有機材料が液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、また、有機材料がドライフィルムであれば、ラミネート法等により積層し（ステップ３ａ１）、有機材料を積層後、乾燥等の処理により、有機材料を硬化させ、有機材料が感光性であればフォトプロセス等により、有機材料が非感光性であればレーザー加工法等により、金属ポスト１１を設ける所望の位置に円形の耐エッチングマスク１８ａを形成する（ステップ３）。 As shown in FIGS. 5A to 5C, when the etching resistant mask 18 is formed of an organic material, if the organic material is liquid on the surface opposite to the surface in contact with the base 10 of the support substrate 24, Lamination is performed by a spin coating method, a die coating method, a curtain coating method, a printing method, or the like. If the organic material is a dry film, the lamination is performed by a laminating method or the like (step 3a 1 ). By processing, the organic material is cured, and if the organic material is photosensitive, a photo process or the like is used. If the organic material is non-photosensitive, a laser processing method or the like is used to form a circular etching resistant layer at a desired position. A mask 18a is formed (step 3).

図６（ａ）乃至（ｄ）に示すように、耐エッチングマスク１８を金属材料によって形成する場合、支持基板２４の基体１０と接する面の反対側の面に、めっきレジスト２８を積層する（ステップ３ｂ１）。このとき、めっきレジスト２８が液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、めっきレジスト２８がドライフィルムであればラミネート法等により積層することができる。めっきレジスト２８を積層後、乾燥等の処理により、めっきレジスト２８を硬化させ、めっきレジスト２８が感光性であればフォトプロセス等により、めっきレジスト２８が非感光性であればレーザー加工法等により、金属ポスト１１を設ける所望の位置にめっきレジスト２８の開口部を円形に設ける（ステップ３ｂ２）。その後、めっきレジスト２８の開口部に電解めっき法又は無電解めっき法により、支持基板２４とは異なる金属材料を析出させ、めっきレジスト２８を除去することにより、耐エッチングマスク１８ｂが金属ポスト１１を設ける所望の位置に形成される（ステップ３）。また、支持基板２４上に金属材料を設け、この金属材料上の、金属ポスト１１を設ける位置以外に保護膜を形成し、不要な金属材料をエッチングした後に、保護膜を剥離して金属ポスト１１を設ける所望の位置に耐エッチングマスク１８ｂを設けることもできる。 As shown in FIGS. 6A to 6D, when the etching resistant mask 18 is formed of a metal material, a plating resist 28 is laminated on the surface of the support substrate 24 opposite to the surface in contact with the base 10 (step 3b 1 ). At this time, if the plating resist 28 is liquid, it can be laminated by a spin coating method, a die coating method, a curtain coating method, a printing method or the like, and if the plating resist 28 is a dry film, it can be laminated by a lamination method or the like. After the plating resist 28 is laminated, the plating resist 28 is cured by a process such as drying. If the plating resist 28 is photosensitive, the photo-process or the like. If the plating resist 28 is non-photosensitive, the laser processing method or the like is used. An opening of the plating resist 28 is provided in a circular shape at a desired position where the metal post 11 is provided (step 3b 2 ). Thereafter, a metal material different from that of the support substrate 24 is deposited on the opening of the plating resist 28 by an electrolytic plating method or an electroless plating method, and the plating resist 28 is removed, whereby the etching resistant mask 18b provides the metal post 11. A desired position is formed (step 3). Further, a metal material is provided on the support substrate 24, a protective film is formed on the metal material other than the position where the metal post 11 is provided, and after unnecessary metal material is etched, the protective film is peeled off and the metal post 11 is removed. It is also possible to provide an etching resistant mask 18b at a desired position for providing.

具体的には、例えば、めっきレジスト２８に感光性の液状めっきレジスト（東京応化工業：ＰＭＥＲ Ｐ−ＬＡ９００）を使用し、スピンコート法によりめっきレジスト２８を支持基板２４に塗布し、フォトリソグラフィー法によりめっきレジスト２８に円形の開口部を設け、電解めっき法によりめっきレジスト２８の開口部にニッケルを、厚さ１０μｍでめっきすることにより、金属材料による耐エッチングマスク１８ｂを形成することができる。   Specifically, for example, a photosensitive liquid plating resist (Tokyo Ohka Kogyo Co., Ltd .: PMER P-LA900) is used as the plating resist 28, the plating resist 28 is applied to the support substrate 24 by a spin coating method, and the photolithography method is used. An etching resistant mask 18b made of a metal material can be formed by providing a circular opening in the plating resist 28 and plating the opening of the plating resist 28 with a thickness of 10 μm by an electrolytic plating method.

次に、耐エッチングマスク１８を保護膜として、エッチング液によって支持基板２４を第１エッチングする。エッチング方法は、ディップ法又はスプレー法によって行うことができる。具体的には、例えば、アンモニアを主成分とするアルカリ銅エッチング液（メルテックス：エープロセス）を使用し、スプレーエッチング法により第１エッチングを行うことができる。支持基板２４の第１エッチングの際、基体１０が露出するまでエッチングを行うのではなく、基体１０が露出する前にエッチングを止めることにより金属ポスト中間体２７を形成する。このとき、第１エッチングによる支持基板２４のサイドエッチングにより、耐エッチングマスク１８の端部においては支持基板２４が除去され、これにより耐エッチングマスク傘部２５が形成される（ステップ４）。このとき、耐エッチングマスク傘部２５の形状は円形であり、第１エッチングによって得られる金属ポスト中間体２７の耐エッチングマスク傘部２５と接する面の形状、即ち金属ポスト中間体２７の上面の形状は、耐エッチングマスク傘部２５の相似形であるため、図７（ａ）に示すように円形である。   Next, the support substrate 24 is first etched by an etchant using the etching resistant mask 18 as a protective film. The etching method can be performed by a dip method or a spray method. Specifically, for example, the first etching can be performed by a spray etching method using an alkaline copper etching solution (Meltex: A process) mainly composed of ammonia. In the first etching of the support substrate 24, the metal post intermediate 27 is formed by stopping the etching before the base 10 is exposed, instead of performing the etching until the base 10 is exposed. At this time, the support substrate 24 is removed at the end portion of the etching resistant mask 18 by side etching of the supporting substrate 24 by the first etching, thereby forming the etching resistant mask umbrella portion 25 (step 4). At this time, the shape of the etching resistant mask umbrella portion 25 is circular, and the shape of the surface of the metal post intermediate body 27 obtained by the first etching in contact with the etching resistant mask umbrella portion 25, that is, the shape of the upper surface of the metal post intermediate body 27. Is a similar shape of the etching-resistant mask umbrella 25, and is circular as shown in FIG.

次に、耐エッチングマスク傘部２５の少なくとも１個を、金属ポスト中間体２７の壁面２９に追従させることにより、第２のマスクパターンとして耐エッチングマスク２５ａを形成する。ここで、追従させるとは、折り曲げ可能である耐エッチングマスク傘部２５を金属ポスト中間体２７の壁面２９側に折り曲げ、壁面２９に接触させることである。この耐エッチングマスク傘部２５を金属ポスト中間体２７の壁面２９に追従させる際に、金属ポスト中間体２７の壁面２９の任意の部位において、壁面２９と耐エッチングマスク傘部２５との間に隙間を設けた状態で追従させ、第２のマスクパターンとして耐エッチングマスク２５ａを形成する。（ステップ５）。耐エッチングマスク傘部２５の折り曲げ方法は、真空プレス法、真空ラミネート法又は温間等方圧プレス法等の圧力機による加圧、若しくは熱処理等により行うことができる。   Next, at least one of the etching resistant mask umbrella portions 25 is made to follow the wall surface 29 of the metal post intermediate 27, thereby forming the etching resistant mask 25a as a second mask pattern. Here, following is to bend the etching-resistant mask umbrella 25 that can be bent toward the wall surface 29 side of the metal post intermediate 27 and bring it into contact with the wall surface 29. When the etching-resistant mask umbrella 25 is made to follow the wall 29 of the metal post intermediate 27, a gap is formed between the wall 29 and the etching-resistant mask umbrella 25 at any part of the wall 29 of the metal post intermediate 27. Then, the etching resistant mask 25a is formed as the second mask pattern. (Step 5). The method of bending the etching-resistant mask umbrella portion 25 can be performed by pressurization with a pressure machine such as a vacuum press method, a vacuum laminating method, or a warm isostatic press method, or a heat treatment.

次に、耐エッチングマスク１８及び耐エッチングマスク２５ａを保護膜として、第１エッチングで使用したものと同一のエッチング液により、金属ポスト中間体２７を第２エッチングする。第２エッチングのエッチング方法としては、ディップ法又はスプレー法により行うことができる。具体的には、例えば、アンモニアを主成分とするアルカリ銅エッチング液（メルテックス：エープロセス）を使用し、スプレーエッチング法により行うことができる。そして、金属ポスト中間体２７のエッチングを、基体１０が露出するまで行う。このとき、耐エッチングマスク２５ａにより被覆された金属ポスト中間体２７は、耐エッチングマスク２５ａに覆われた部分の金属ポスト中間体２７の壁面２９がエッチングされず、また、金属ポスト中間体２７の壁面２９と耐エッチングマスク傘部２５との間に隙間が設けられているため、この隙間にエッチング液が浸入することにより、この隙間において金属ポスト中間体２７の壁面２９がエッチングされ、これにより、金属ポスト中間体２７の壁面２９と耐エッチングマスク傘部２５との間に設けられた隙間の数の凹部が形成される。また、耐エッチングマスク１８により被覆された金属ポスト中間体２７は、円柱状にエッチングされる（ステップ６）。   Next, the metal post intermediate 27 is second etched with the same etchant used in the first etching, using the etching resistant mask 18 and the etching resistant mask 25a as protective films. As an etching method of the second etching, a dipping method or a spray method can be used. Specifically, for example, an alkali copper etching solution (Meltex: A process) containing ammonia as a main component can be used, and can be performed by a spray etching method. Then, the metal post intermediate 27 is etched until the base 10 is exposed. At this time, the metal post intermediate 27 covered with the etching resistant mask 25a is not etched at the wall surface 29 of the metal post intermediate 27 in the portion covered by the etching resistant mask 25a, and the wall surface of the metal post intermediate 27 is not etched. 29 and the etching-resistant mask umbrella portion 25, a gap is provided. Therefore, when the etchant enters the gap, the wall surface 29 of the metal post intermediate body 27 is etched in the gap, thereby the metal The number of recesses provided between the wall surface 29 of the post intermediate body 27 and the etching resistant mask umbrella 25 is formed. Further, the metal post intermediate body 27 covered with the anti-etching mask 18 is etched into a cylindrical shape (step 6).

次に、耐エッチングマスク１８及び耐エッチングマスク２５ａを、金属ポスト１１の形状に影響を与えないように除去する（ステップ７）。これにより、基体１０の裏面に金属ポスト１１を形成する。このとき、少なくとも１個の金属ポスト１１は、縦断面形状が１個の凸部を有し、高さ方向の一部でその横断面形状が少なくとも１個の凹部を有する異形ポストである。これにより配線基板１０１が得られる。   Next, the etching resistant mask 18 and the etching resistant mask 25a are removed so as not to affect the shape of the metal post 11 (step 7). Thereby, the metal post 11 is formed on the back surface of the substrate 10. At this time, the at least one metal post 11 is a deformed post having one convex portion in the longitudinal cross-sectional shape and at least one concave portion in the cross-sectional shape in a part in the height direction. Thereby, the wiring substrate 101 is obtained.

図８（ａ）に示すように、本実施形態に係る配線基板１０１の少なくとも１個の金属ポスト１１は、高さ方向の一部でその横断面形状が少なくとも１個の凹部及び／又は凸部を有する異形ポストである。図８（ａ）に示す例では、異形ポストは、その高さ方向の一部でその横断面形状が凹部又は凸部を有する例を示しているが、これに限定されず、異形ポストは、その高さ方向の一部でその横断面形状が凹部及び凸部の両方を有していてもよい。この凹部及び凸部の数並びに大きさは自由に設定することができる。また、凹部及び凸部とは、図８（ａ）に示すような、円弧状の窪み又は突起だけを示すものではなく、窪み又は突起の形状の一部が鋭角、直角又は鈍角であってもよい。図８（ｂ）は、異形ポストの一例を示す上面図である。この異形ポストの高さ方向の一部における横断面形状も、上面（先端部）と同様の形状を有している。   As shown in FIG. 8A, at least one metal post 11 of the wiring board 101 according to the present embodiment is a part in the height direction and has at least one recess and / or protrusion with a cross-sectional shape. It is a deformed post having In the example shown in FIG. 8A, the deformed post shows an example in which the cross-sectional shape has a concave portion or a convex portion in a part of its height direction, but the present invention is not limited to this. The cross-sectional shape may have both a recessed part and a convex part in a part of the height direction. The number and size of the concave portions and convex portions can be freely set. Further, the concave and convex portions do not only indicate arc-shaped depressions or protrusions as shown in FIG. 8A, and even if a part of the shape of the depressions or protrusions is an acute angle, a right angle or an obtuse angle. Good. FIG. 8B is a top view showing an example of the deformed post. The cross-sectional shape in a part in the height direction of the deformed post also has the same shape as the upper surface (tip portion).

例えば、図７（ｂ）に示すように、耐エッチングマスク傘部２５を金属ポスト中間体２７の上面に対し、３角形に追従させ、３箇所において金属ポスト中間体２７の壁面２９と耐エッチングマスク傘部２５との間に隙間を設けた状態で耐エッチングマスク２５ｂを形成し、第２エッチングを行うと、金属ポスト中間体２７の壁面２９と耐エッチングマスク２５ｂとの間に設けられた３箇所の隙間にエッチング液が浸入することにより、この３箇所の隙間において金属ポスト中間体２７の壁面２９がエッチングされる。これにより、金属ポスト中間体２７の壁面２９と耐エッチングマスク２５ｂとの間に設けられた隙間の数、即ち３個の凹部が形成される。これにより、高さ方向の一部における横断面、即ち第２エッチングの際に耐エッチングマスク２５ｂで保護されていた部位において、３箇所の凹部を有する金属ポスト１１が得られる。   For example, as shown in FIG. 7B, the etching resistant mask umbrella 25 is made to follow a triangle with respect to the upper surface of the metal post intermediate 27, and the wall 29 and the etching resistant mask of the metal post intermediate 27 at three locations. When the etching resistant mask 25b is formed with a gap between the umbrella portion 25 and the second etching is performed, three locations provided between the wall surface 29 of the metal post intermediate 27 and the etching resistant mask 25b are provided. When the etching solution enters the gap, the wall surface 29 of the metal post intermediate body 27 is etched in the three gaps. Thereby, the number of gaps provided between the wall surface 29 of the metal post intermediate body 27 and the etching resistant mask 25b, that is, three concave portions are formed. As a result, the metal post 11 having three concave portions is obtained in a cross section in a part in the height direction, that is, in a portion protected by the etching resistant mask 25b in the second etching.

また、例えば、図７（ｃ）に示すように、耐エッチングマスク傘部２５を金属ポスト中間体２７の上面に対し、４角形に追従させ、４箇所において金属ポスト中間体２７の壁面２９と耐エッチングマスク傘部２５との間に隙間を設けた状態で耐エッチングマスク２５ｃを形成すれば、同様に第２エッチングを行うことによって、高さ方向の一部における横断面、即ち第２エッチングの際に耐エッチングマスク２５ｃで保護されていた部位において、４箇所の凹部を有する金属ポスト１１が得られる。   Further, for example, as shown in FIG. 7C, the etching-resistant mask umbrella portion 25 is made to follow a quadrangular shape with respect to the upper surface of the metal post intermediate 27, and the wall 29 of the metal post intermediate 27 and the resistance against the wall 29 at four locations. If the etching-resistant mask 25c is formed in a state where a gap is provided between the etching mask umbrella 25 and the second etching is performed in the same manner, a cross section in a part in the height direction, that is, at the time of the second etching. In the portion protected by the etching resistant mask 25c, the metal post 11 having four concave portions is obtained.

上述の様に、第２エッチングの前に、耐エッチングマスク傘部２５を金属ポスト中間体２７の壁面２９に追従させる際に、第２エッチングの際に金属ポスト中間体２７を保護するために設けられる耐エッチングマスクの形状を調整することによって、金属ポスト中間体２７の第２エッチングの際に、耐エッチングマスク２５ａで保護されていた部位に、任意の数の凹部を有する金属ポスト１１を得ることができる。また、この凹部の形状は、第２エッチング時間によって調整することもできる。また、これらの条件を調整することによって、高さ方向の一部における横断面、即ち第２エッチングの際に耐エッチングマスク２５ａで保護されていた部位において、凹部ではなく凸部を有する金属ポスト１１を得ることもできる。   As described above, it is provided to protect the metal post intermediate body 27 during the second etching when the etching-resistant mask umbrella portion 25 is made to follow the wall surface 29 of the metal post intermediate body 27 before the second etching. By adjusting the shape of the etching resistant mask to be obtained, the metal post 11 having an arbitrary number of recesses in the portion protected by the etching resistant mask 25a during the second etching of the metal post intermediate 27 is obtained. Can do. Moreover, the shape of this recessed part can also be adjusted with 2nd etching time. Further, by adjusting these conditions, the metal post 11 having a convex portion instead of a concave portion in a cross section in a part in the height direction, that is, a portion protected by the etching resistant mask 25a in the second etching. You can also get

また、耐エッチングマスク１８の口径、第１エッチング条件及び第２エッチング条件を変化させることで、図２（ａ）乃至（ｃ）及び図３（ａ）乃至（ｃ）に示すように、金属ポスト１１の上面径、凸部径及び下面径の関係並びに金属ポスト１１上面から凸部までの距離及び凸部から金属ポスト１１下面までの距離の関係を自由に設定することができる。   Further, by changing the diameter of the etching resistant mask 18, the first etching condition, and the second etching condition, as shown in FIGS. 2A to 2C and FIGS. 3A to 3C, the metal post 11, the relationship between the upper surface diameter, the convex portion diameter and the lower surface diameter, the distance from the upper surface of the metal post 11 to the convex portion, and the relationship from the convex portion to the lower surface of the metal post 11 can be freely set.

本実施形態に係る配線基板１０１は、金属ポスト１１の縦断面形状が１個の凸部を有していることにより、この凸部の上下に存在する凹部が応力分配として機能し、金属ポスト１１の上面及び下面における接続点に応力が集中することを防ぎ、この後の工程において金属ポスト１１の外周に埋め込まれる樹脂モールドとの応力を緩和するため、信頼性が高い。また、金属ポスト１１が、その縦断面形状が少なくとも１個の凸部を有し、高さ方向の一部でその横断面形状が少なくとも１個の凹部を有する異形ポストであることにより、従来技術で形成される金属ポストに比べ、樹脂モールドとの接触面積が増大するため、金属ポスト１１と樹脂モールドとの密着強度が向上し、金属ポスト１１と樹脂モールドとの間に隙間が生じる可能性が低くなり、これにより配線基板１０１の長期接続信頼性が向上する。   In the wiring board 101 according to the present embodiment, since the metal post 11 has a single convex portion, the concave portions existing above and below the convex portion function as stress distribution. Since the stress is prevented from concentrating on the connection points on the upper surface and the lower surface of the metal and the stress with the resin mold embedded in the outer periphery of the metal post 11 is relaxed in the subsequent process, the reliability is high. In addition, the metal post 11 is a deformed post having at least one convex portion in the vertical cross-sectional shape and having at least one concave portion in the cross-sectional shape in a part in the height direction. Since the contact area with the resin mold is increased as compared with the metal post formed by the above method, the adhesion strength between the metal post 11 and the resin mold is improved, and a gap may be generated between the metal post 11 and the resin mold. As a result, the long-term connection reliability of the wiring board 101 is improved.

また、本製造方法によれば、第１エッチングを行った後に、サイドエッチングにより生じる耐エッチングマスク傘部２５を壁面２９に追従させ、これを耐エッチングマスク２５ａとして第２エッチングのマスクとして使用するため、マスクのパターニングを１回しか必要とせず、また、新たな材料を使用する必要がない。このため、高アスペクト比且つ狭ピッチである金属ポスト１１を有する配線基板１０１が低コストで効率的に作製することができる。   Further, according to the present manufacturing method, after the first etching is performed, the etching-resistant mask umbrella 25 generated by the side etching is made to follow the wall surface 29, and this is used as the etching-resistant mask 25a as the mask for the second etching. , Mask patterning is only required once and no new material needs to be used. For this reason, the wiring board 101 having the metal posts 11 having a high aspect ratio and a narrow pitch can be efficiently manufactured at a low cost.

次に、本発明の第２実施形態について説明する。図９は、本実施形態に係る配線基板１０２を示す模式的断面図である。図９において、図１乃至８と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a second embodiment of the present invention will be described. FIG. 9 is a schematic cross-sectional view showing the wiring board 102 according to the present embodiment. 9, the same components as those in FIGS. 1 to 8 are denoted by the same reference numerals, and detailed description thereof is omitted.

本実施形態に係る配線基板１０２は、基体１０の片面に、複数個の金属ポスト１１形成されており、この金属ポスト１１の少なくとも一部は、その縦断面形状が１個の凸部を有し、高さ方向の一部でその横断面形状が１個の凹部を有する異形ポストである。金属ポスト１１は、その数によって、１列、２列又は３列以上、若しくは図９に示すように全面に自由に配置される。本実施形態に係る配線基板１０２は、基体１０とこの後の工程において金属ポストの外周に埋め込まれる樹脂モールドとの密着強度を高めるため、基体１０に電気的に接続されていない異形ポストが形成されている。これにより、金属ポスト１１と樹脂モールドとの接触面積を増大させることができ、金属ポスト１１と樹脂モールドとの間に隙間が生じる可能性が更に低くなり、これにより配線基板の長期接続信頼性が更に向上する。   In the wiring board 102 according to the present embodiment, a plurality of metal posts 11 are formed on one surface of the base body 10, and at least a part of the metal posts 11 has a convex portion with a vertical cross-sectional shape. A deformed post having a recess in a part in the height direction and having a cross-sectional shape. The metal posts 11 are freely arranged on the entire surface as shown in FIG. 9, depending on the number thereof. In the wiring board 102 according to the present embodiment, a deformed post that is not electrically connected to the base 10 is formed in order to increase the adhesion strength between the base 10 and the resin mold embedded in the outer periphery of the metal post in the subsequent process. ing. As a result, the contact area between the metal post 11 and the resin mold can be increased, and the possibility that a gap is generated between the metal post 11 and the resin mold is further reduced, thereby improving the long-term connection reliability of the wiring board. Further improvement.

次に、本発明の第３実施形態について説明する。図１０は、本実施形態に係る配線基板１０３を示す模式的断面図、図１１（ａ）乃至（ｉ）は、本実施形態に係る配線基板１０３の製造方法の一例を工程順に示す模式的断面図である。図１０及び１１において、図１乃至９と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a third embodiment of the present invention will be described. FIG. 10 is a schematic cross-sectional view showing the wiring board 103 according to the present embodiment. FIGS. 11A to 11I are schematic cross-sectional views showing an example of a method of manufacturing the wiring board 103 according to the present embodiment in the order of steps. FIG. 10 and 11, the same components as those in FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１実施形態では、異形ポストは、その縦断面形状が１個の凸部を有しているのに対し、本実施形態に係る配線基板１０３の異形ポストは、その縦断面形状が複数個の凸部を有している点が異なり、それ以外は第１実施形態と同様の構造を有している。   In the first embodiment described above, the odd-shaped post has a single convex portion in the vertical cross-sectional shape, whereas the odd-shaped post of the wiring board 103 according to the present embodiment has a plurality of vertical cross-sectional shapes. The point which has a convex part differs, and it has the structure similar to 1st Embodiment other than that.

図１０（ａ）乃至（ｉ）に示すように、本実施形態に係る配線基板１０３の異形ポストは、その縦断面形状が２個の凸部を有している。この異形ポストは、その上面径、下面径及び２個の凸部径を自由に設定することができる。   As shown in FIGS. 10A to 10I, the odd-shaped post of the wiring board 103 according to the present embodiment has two convex portions in the longitudinal sectional shape. This deformed post can freely set its upper surface diameter, lower surface diameter, and two convex part diameters.

次に、上述の如く構成された本実施形態に係る配線基板１０３の動作について説明する。本実施形態においても、上述の第１実施形態と同様に、上面径ａ１、凸部径ａ２及びａ３並びに金属ポスト１１ａ下面径ａ４を任意に設定することにより、金属ポスト１１ａの狭ピッチ化に対応するか又は金属ポスト１１ａと基体１０との密着力を向上させることができる。また、金属ポスト１１ａと基体１０との応力をより緩和するか又は金属ポスト１１ａと金属ポスト１１ａの上面に接続される他の配線基板又は半導体装置との応力をより緩和するかによって金属ポスト１１ａの凸部を形成する位置を設定することができる。 Next, the operation of the wiring board 103 according to this embodiment configured as described above will be described. Also in this embodiment, similarly to the first embodiment described above, the upper surface diameter a 1 , the convex portion diameters a 2 and a 3 and the metal post 11a lower surface diameter a 4 can be arbitrarily set to narrow the metal post 11a. Corresponding to pitching or the adhesion between the metal post 11a and the substrate 10 can be improved. Further, the stress of the metal post 11a depends on whether the stress between the metal post 11a and the base body 10 is further relaxed or the stress between the metal post 11a and another wiring board or semiconductor device connected to the upper surface of the metal post 11a is further relaxed. The position where the convex part is formed can be set.

次に、本実施形態に係る配線基板１０３の製造方法について説明する。図４に示す上述の第１実施形態に係る配線基板１０１の製造方法のステップ６までを行い（ステップ１乃至６）、この状態で、図１１に示すように、更に、一部の耐エッチングマスク２５ａを、上述の第１実施形態に係る配線基板１０１の製造方法のステップ５で述べた方法と同様の方法によって金属ポスト１１の壁面に追従させることにより耐エッチングマスク２５ｂを形成する（ステップ７）。このとき、金属ポスト１１の壁面に隙間なく完全に追従させてもよく、任意の個数の隙間を設けて追従させ、金属ポストの高さ方向の２箇所でその横断面形状が凹部を有するように形成することもできる。   Next, a method for manufacturing the wiring board 103 according to the present embodiment will be described. Step 6 of the method for manufacturing the wiring substrate 101 according to the first embodiment shown in FIG. 4 is performed (steps 1 to 6). In this state, as shown in FIG. The etching resistant mask 25b is formed by causing 25a to follow the wall surface of the metal post 11 by a method similar to the method described in Step 5 of the method of manufacturing the wiring substrate 101 according to the first embodiment (Step 7). . At this time, the wall surface of the metal post 11 may be made to follow completely without any gap, and an arbitrary number of gaps may be made to follow, so that the cross-sectional shape of the metal post has concave portions at two locations in the height direction. It can also be formed.

次に、耐エッチングマスク１８及び耐エッチングマスク２５ｂを保護膜として、第１エッチングで使用したものと同一のエッチング液により、金属ポスト１１を第２エッチングする。そして、所望の金属ポストの形状が得られるまで第２エッチングを行い（ステップ８）、更に金属ポストの側面に凸部を形成するときは、この状態でステップ７及び８を繰り返し、耐エッチングマスク１８及び耐エッチングマスク２５ｂを、金属ポスト１１ａの形状に影響を与えないように除去する（ステップ９）。これにより、基体１０の裏面に、その縦断面形状が複数個の凸部を有する金属ポスト１１ａを形成し、これにより本実施形態に係る配線基板１０３が得られる。   Next, the metal post 11 is second etched with the same etchant as used in the first etching, using the etching resistant mask 18 and the etching resistant mask 25b as protective films. Then, the second etching is performed until a desired metal post shape is obtained (step 8). When a convex portion is further formed on the side surface of the metal post, steps 7 and 8 are repeated in this state, and the etching resistant mask 18 is repeated. Then, the etching resistant mask 25b is removed so as not to affect the shape of the metal post 11a (step 9). Thereby, the metal post 11a whose longitudinal cross-sectional shape has a plurality of convex portions is formed on the back surface of the base body 10, whereby the wiring substrate 103 according to the present embodiment is obtained.

本実施形態に係る配線基板１０３は、少なくとも１個の金属ポスト１１ａが、高さ方向の少なくとも一部でその横断面形状が少なくとも１個の凹部又は凸部を有し、その縦断面形状が少なくとも複数個の凸部を有する異形ポストである。そして、金属ポスト１１ａの上面径、下面径及び複数個の凸部径を自由に設定することが可能である。縦断面形状が複数個の凸部を有する金属ポスト１１ａは、縦断面形状が円形状であるか又は縦断面形状が１個の凸部を有する金属ポストに比べ、この後の工程において金属ポストの外周に埋め込まれる樹脂モールドとの接触面積が増大する。即ち、縦断面形状が凸部を多く有するほど、金属ポストの外周に埋め込まれる樹脂モールドとの接触面積が増大する。このため、縦断面形状が複数個の凸部を有する金属ポスト１１ａは、縦断面形状が円形状であるか又は縦断面形状が１個の凸部を有する金属ポスト１１に比べ、金属ポスト１１ａと樹脂モールドの密着強度が向上し、金属ポスト１１ａと樹脂モールドとの間に隙間が生じる可能性が低くなり、配線基板１０３の長期接続信頼性が向上する。   In the wiring board 103 according to the present embodiment, at least one metal post 11a has at least a concave portion or a convex portion in at least one part in the height direction, and has at least one concave or convex portion, and has at least a vertical sectional shape. This is a deformed post having a plurality of convex portions. And it is possible to freely set the upper surface diameter, the lower surface diameter, and the plurality of convex portion diameters of the metal post 11a. The metal post 11a having a plurality of convex portions in the longitudinal section has a circular shape in the longitudinal section or a metal post having a single convex portion in the subsequent process. The contact area with the resin mold embedded in the outer periphery increases. That is, as the longitudinal section has more protrusions, the contact area with the resin mold embedded in the outer periphery of the metal post increases. For this reason, the metal post 11a having a plurality of convex portions in the longitudinal section has a circular shape in the longitudinal section or the metal post 11a in comparison with the metal post 11 having one convex portion in the longitudinal section. The adhesion strength of the resin mold is improved, the possibility that a gap is generated between the metal post 11a and the resin mold is reduced, and the long-term connection reliability of the wiring board 103 is improved.

本実施形態に係る配線基板１０３は、配線基板１０１と樹脂モールドとの密着強度を高めるため、基体１０に電気的に接続されていない金属ポスト１１ａを形成し、金属ポストと樹脂モールドとの接触面積を増大させることもできる。   In the wiring board 103 according to the present embodiment, in order to increase the adhesion strength between the wiring board 101 and the resin mold, the metal post 11a not electrically connected to the base 10 is formed, and the contact area between the metal post and the resin mold is formed. Can also be increased.

次に、本発明の第４実施形態について説明する。図１２は、本実施形態に係る配線基板１０４を示す模式的断面図である。図１２において、図１乃至１１と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a fourth embodiment of the present invention will be described. FIG. 12 is a schematic cross-sectional view showing the wiring board 104 according to the present embodiment. 12, the same components as those in FIGS. 1 to 11 are denoted by the same reference numerals, and detailed description thereof is omitted.

本実施形態に係る配線基板１０４は、図１２に示すように、絶縁層１２の裏面と同一面よりも内側に１面を外部に露出して形成された下層配線１３と絶縁層１２の表面上に形成された上層配線１４とが、ビア１５によって接続されている。ここで、下層配線１３、上層配線１４及びビア１５を配線層２６とする。上層配線１４の上には、ソルダーレジスト１６が設けられ、ソルダーレジスト１６の開口部において上層配線１４が外部に露出し、下層配線１３には、その縦断面形状が１個の凸部を有し、高さ方向の一部でその横断面形状が１個の凹部を有する金属ポスト１１が接続されている。これにより、本実施形態に係る配線基板１０４が構成されている。   As shown in FIG. 12, the wiring substrate 104 according to the present embodiment has a lower wiring 13 formed on the surface of the insulating layer 12 and one surface exposed to the outside inside the same surface as the back surface of the insulating layer 12. Are connected by vias 15 to the upper layer wiring 14 formed in the above. Here, the lower layer wiring 13, the upper layer wiring 14 and the via 15 are referred to as a wiring layer 26. A solder resist 16 is provided on the upper layer wiring 14, and the upper layer wiring 14 is exposed to the outside through the opening of the solder resist 16, and the lower layer wiring 13 has a single convex portion in the longitudinal sectional shape. A metal post 11 having a concave portion whose cross-sectional shape is a part in the height direction is connected. Thereby, the wiring board 104 according to the present embodiment is configured.

絶縁層１２としては、例えば感光性又は非感光性の有機材料で形成することができ、有機材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ又はポリノルボルネン樹脂等、若しくはガラスクロス又はアラミド繊維等で形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ又はポリノルボルネン樹脂等を含浸させた材料を使用することができる。   The insulating layer 12 can be formed of, for example, a photosensitive or non-photosensitive organic material. Examples of the organic material include an epoxy resin, an epoxy acrylate resin, a urethane acrylate resin, a polyester resin, a phenol resin, a polyimide resin, Epoxy resin, epoxy acrylate resin, urethane acrylate resin, polyester resin, phenol resin, polyimide resin, BCB, PBO or poly on woven or non-woven fabric formed of BCB, PBO, polynorbornene resin, etc., glass cloth or aramid fiber, etc. A material impregnated with a norbornene resin or the like can be used.

配線層２６は、例えば、銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも１種の金属、又はこれらを主成分とする合金によって形成することができ、特に、電気抵抗値及びコストの観点から、銅により形成することが望ましい。   The wiring layer 26 can be formed of, for example, at least one metal selected from the group consisting of copper, silver, gold, nickel, aluminum, and palladium, or an alloy containing these as a main component. From the viewpoint of value and cost, it is desirable to form with copper.

下層配線１３及び上層配線１４は、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成することができる。   The lower layer wiring 13 and the upper layer wiring 14 can be formed by, for example, a subtractive method, a semi-additive method, a full additive method, or the like.

下層配線１３と上層配線１４とは、絶縁層１２内に設けられたビア１５によって電気的に接続されている。絶縁層１２をパターン解像度が高い感光性の有機材料で形成した場合、ビア１５を設ける絶縁層１２の開口部は、フォトリソグラフィー法により形成することができ、この開口部内に銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも１種の金属、又はこれらを主成分とする合金を、電解めっき、無電解めっき、印刷法又は溶融金属吸引法等の方法によって充填させることでビア１５を設けることができる。また、絶縁層１２を非感光性の有機材料又はパターン解像度が低い感光性の有機材料で形成した場合、ビア１５を設ける絶縁層１２の開口部は、レーザー加工法、ドライエッチング法又はプラズマ法により形成することができ、この開口部内に銅、銀、金、ニッケル、アルミニウム及びパラジウムからなる群から選択された少なくとも１種の金属、又はこれらを主成分とする合金を、電解めっき、無電解めっき又は溶融金属吸引法等の方法によって充填させることでビア１５を設けることができる。また、ビア１５を形成する位置に予め通電用のポストを形成した後に絶縁層１２を形成し、研磨により絶縁層１２の表面を削って通電用ポストを露出させてビア１５を形成する方法によれば、絶縁層１２に開口部を設けずにビア１５を形成することができる。   The lower layer wiring 13 and the upper layer wiring 14 are electrically connected by a via 15 provided in the insulating layer 12. When the insulating layer 12 is formed of a photosensitive organic material having a high pattern resolution, the opening of the insulating layer 12 provided with the via 15 can be formed by a photolithography method, and copper, silver, gold, By filling at least one metal selected from the group consisting of nickel, aluminum and palladium, or an alloy containing these metals as a main component by a method such as electrolytic plating, electroless plating, printing method or molten metal suction method. Vias 15 can be provided. Further, when the insulating layer 12 is formed of a non-photosensitive organic material or a photosensitive organic material having a low pattern resolution, the opening of the insulating layer 12 in which the via 15 is provided is formed by a laser processing method, a dry etching method, or a plasma method. In this opening, at least one metal selected from the group consisting of copper, silver, gold, nickel, aluminum, and palladium, or an alloy containing these as a main component is electroplated or electrolessly plated. Alternatively, the via 15 can be provided by filling with a method such as a molten metal suction method. Also, according to the method of forming the via 15 by forming the insulating layer 12 in advance after forming the post for energization at the position where the via 15 is to be formed, and then scraping the surface of the insulating layer 12 by polishing to expose the post for energization. For example, the via 15 can be formed without providing an opening in the insulating layer 12.

絶縁層１２の表面上に形成された上層配線１４の上には、ソルダーレジスト１６が設けられ、ソルダーレジスト１６の開口部において上層配線１４が外部に露出している。ソルダーレジスト１６の膜厚は、例えば、５乃至４０μｍとすることができる。上層配線１４の露出部は、パッド電極とすることができる。   A solder resist 16 is provided on the upper layer wiring 14 formed on the surface of the insulating layer 12, and the upper layer wiring 14 is exposed to the outside through the opening of the solder resist 16. The film thickness of the solder resist 16 can be set to, for example, 5 to 40 μm. The exposed portion of the upper layer wiring 14 can be a pad electrode.

金属ポスト１１の形状は、上述の第１実施形態で示したものと同様である。   The shape of the metal post 11 is the same as that shown in the first embodiment.

上述の如く構成された本実施形態に係る配線基板１０４の動作及び効果は、上述の第１実施形態と同様である。   The operation and effect of the wiring board 104 according to the present embodiment configured as described above is the same as that of the first embodiment.

本実施形態においては、絶縁層１２が１層、配線層２６が１層で構成されている例を示しているが、これに限定されず、絶縁層１２及び配線層２６は、任意の層数で構成されることができる。   In the present embodiment, an example in which the insulating layer 12 is constituted by one layer and the wiring layer 26 is constituted by one layer is not limited to this, but the insulating layer 12 and the wiring layer 26 may have any number of layers. Can be configured with.

また、本実施形態においては金属ポスト１１が接続される下層配線１３が絶縁層１２の裏面と同一面よりも内側に１面を外部に露出して形成されている例を示しているが、これに限定されず、下層配線１３の露出している面と絶縁層１２の表面とが同一面上に形成されていてもよく、また、下層配線１３の表面が絶縁層１２の表面よりも突出して形成されていてもよい。また、本実施形態においては、金属ポスト１１と基体１０が接する面において、金属ポスト１１下面径が下層配線１３の線幅よりも大きく、金属ポスト１１下面の一部が絶縁層１２上に位置していてもよい。また、金属ポスト１１下面径が下層配線１３の線幅よりも小さいか又は同じ大きさである場合、金属ポスト１１下面は、下層配線１３の内部で下層配線１３と接していてもよく、また、一部が絶縁層１２上に位置していてもよい。   Further, in the present embodiment, an example is shown in which the lower layer wiring 13 to which the metal post 11 is connected is formed so that one surface is exposed to the outside from the same surface as the back surface of the insulating layer 12. However, the exposed surface of the lower layer wiring 13 and the surface of the insulating layer 12 may be formed on the same surface, and the surface of the lower layer wiring 13 protrudes from the surface of the insulating layer 12. It may be formed. In the present embodiment, the diameter of the bottom surface of the metal post 11 is larger than the line width of the lower layer wiring 13 on the surface where the metal post 11 and the base 10 are in contact, and a part of the bottom surface of the metal post 11 is located on the insulating layer 12. It may be. When the lower surface diameter of the metal post 11 is smaller than or equal to the line width of the lower layer wiring 13, the lower surface of the metal post 11 may be in contact with the lower layer wiring 13 inside the lower layer wiring 13. A part may be located on the insulating layer 12.

更に、本実施形態においては、金属ポスト１１の形状を第１実施形態に係る配線基板１０１で説明した金属ポストの形状としたが、これに限定されず、第３実施形態に係る配線基板１０３で説明した金属ポスト１１ａの形状を有していてもよい。   Furthermore, in this embodiment, the shape of the metal post 11 is the same as the shape of the metal post described in the wiring substrate 101 according to the first embodiment. However, the shape is not limited to this, and the wiring substrate 103 according to the third embodiment is used. You may have the shape of the metal post 11a demonstrated.

次に、本発明の第５実施形態について説明する。図１３は、本実施形態に係る配線基板１０５を示す模式的断面図、図１４（ａ）乃至（ｈ）は、本実施形態に係る配線基板１０５の製造方法の一例を工程順に示す模式的断面図である。図１３において、図１乃至１２と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a fifth embodiment of the present invention will be described. FIG. 13 is a schematic cross-sectional view showing the wiring board 105 according to the present embodiment, and FIGS. 14A to 14H are schematic cross-sectional views showing an example of a method for manufacturing the wiring board 105 according to the present embodiment in the order of steps. FIG. In FIG. 13, the same components as those in FIGS. 1 to 12 are denoted by the same reference numerals, and detailed description thereof is omitted.

本実施形態においては、図１３に示すように、上述の第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に、金属ポスト１１上面のみが露出するように樹脂モールド１７が形成されている点が第１実施形態と異なり、それ以外は第１実施形態と同様の構造を有している。   In the present embodiment, as shown in FIG. 13, a resin mold 17 is formed on the surface of the wiring board 101 according to the first embodiment having the metal post 11 so that only the upper surface of the metal post 11 is exposed. The second embodiment is different from the first embodiment except that the structure is the same as that of the first embodiment.

樹脂モールド１７は、エポキシ系の材料にシリカフィラーを混ぜた材料からなり、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法により形成することができる。   The resin mold 17 is made of a material in which a silica filler is mixed with an epoxy material, and can be formed by a transfer molding method using a mold, a compression molding method, or a printing method.

次に、上述の如く構成された本実施形態に係る配線基板１０５の動作について説明する。本実施形態に係る配線基板１０５は、金属ポスト１１が樹脂モールド１７で覆われているため、金属ポスト１１を保護することができる。また、樹脂モールド１７を設けることで配線基板１０５全体の剛性を高めることができ、配線基板１０５の信頼性が向上する。   Next, the operation of the wiring board 105 according to the present embodiment configured as described above will be described. The wiring board 105 according to the present embodiment can protect the metal post 11 because the metal post 11 is covered with the resin mold 17. Further, by providing the resin mold 17, the rigidity of the entire wiring board 105 can be increased, and the reliability of the wiring board 105 is improved.

次に、本実施形態に係る配線基板１０５の製造方法について説明する。本実施形態に係る配線基板１０５の製造方法において、図１４（ａ）乃至（ｇ）に示すステップ１乃至７は、上述の第１実施形態に係る配線基板１０１の製造方法と同様であるため、説明は省略する。   Next, a method for manufacturing the wiring board 105 according to the present embodiment will be described. In the method for manufacturing the wiring substrate 105 according to the present embodiment, Steps 1 to 7 shown in FIGS. 14A to 14G are the same as the method for manufacturing the wiring substrate 101 according to the first embodiment described above. Description is omitted.

上述の第１実施形態に係る配線基板１０１の製造方法のステップ１乃至７によって得られた配線基板１０１の金属ポスト１１を有する面に対し、図１４（ｈ）に示すように、エポキシ系の材料にシリカフィラーを混ぜた材料等を、トランスファーモールディング法、圧縮形成モールド法又は印刷法等によって金属ポスト１１上面が完全に埋没するように供給する。そして、樹脂モールド１７の表面から金属ポスト１１上面が露出するまで研磨等を行う（ステップ８）。これにより、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上にあり、平坦化された本実施形態に係る配線基板１０５を得ることができる。   As shown in FIG. 14 (h), an epoxy-based material is provided on the surface of the wiring board 101 obtained by steps 1 to 7 of the manufacturing method of the wiring board 101 according to the first embodiment described above having the metal posts 11. A material in which a silica filler is mixed is supplied by a transfer molding method, a compression molding method, a printing method, or the like so that the upper surface of the metal post 11 is completely buried. Then, polishing or the like is performed until the upper surface of the metal post 11 is exposed from the surface of the resin mold 17 (step 8). Thereby, the upper surface of the metal post 11 and the surface of the resin mold 17 are on the same plane, and the wiring substrate 105 according to the present embodiment that is flattened can be obtained.

本実施形態に係る配線基板１０５は、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果に加え、金属ポスト１１が樹脂モールド１７で覆われているため、金属ポスト１１を保護することができる。また、樹脂モールド１７を設けることで配線基板１０５全体の剛性を高めることができ、配線基板１０５の信頼性が向上する。また、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上にあり、平坦化されているため、金属ポスト１１上面を他の配線基板又は半導体装置等に接続する場合、接続が容易になる。   The wiring board 105 according to the present embodiment protects the metal post 11 because the metal post 11 is covered with the resin mold 17 in addition to the same operation and effect as the wiring board 101 according to the first embodiment. be able to. Further, by providing the resin mold 17, the rigidity of the entire wiring board 105 can be increased, and the reliability of the wiring board 105 is improved. Further, since the upper surface of the metal post 11 and the surface of the resin mold 17 are on the same plane and are flattened, the connection is facilitated when the upper surface of the metal post 11 is connected to another wiring board or a semiconductor device. .

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に対し、樹脂モールド１７を形成する例について説明したが、これに限定されず、上述の第３実施形態に係る配線基板１０３の金属ポスト１１を有する面に対し、樹脂モールド１７を形成してもよい。   In this embodiment, the example which forms the resin mold 17 with respect to the surface which has the metal post 11 of the wiring board 101 which concerns on 1st Embodiment was demonstrated, but it is not limited to this, The above-mentioned 3rd Embodiment is used. A resin mold 17 may be formed on the surface of the wiring board 103 having the metal posts 11.

次に、本発明の第６実施形態について説明する。図１５は、本実施形態に係る配線基板１０６を示す模式的断面図である。図１５において、図１乃至１４と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a sixth embodiment of the present invention will be described. FIG. 15 is a schematic cross-sectional view showing the wiring board 106 according to the present embodiment. 15, the same components as those in FIGS. 1 to 14 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第５実施形態に係る配線基板１０５は、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上に位置しているのに対し、本実施形態においては、図１５に示すように、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも内側に位置している点が第５実施形態と異なり、それ以外は第５実施形態と同様の構造を有している。   In the wiring board 105 according to the fifth embodiment described above, the upper surface of the metal post 11 and the surface of the resin mold 17 are located on the same plane, whereas in this embodiment, as shown in FIG. The fifth embodiment is different from the fifth embodiment in that the upper surface of the metal post 11 is located on the inner side of the same surface as the surface of the resin mold 17. Otherwise, the structure is the same as that of the fifth embodiment.

次に、本実施形態に係る配線基板１０６の製造方法について説明する。本実施形態に係る配線基板１０６は、上述の第５実施形態に係る配線基板１０５に対し、金属ポスト１１上面を、所望の深さだけ樹脂モールド１７の表面よりも内側に位置するようにウェットエッチング又はドライエッチングによってエッチングを行うことによって得られる。   Next, a method for manufacturing the wiring board 106 according to the present embodiment will be described. The wiring board 106 according to the present embodiment is wet-etched so that the upper surface of the metal post 11 is positioned inside the surface of the resin mold 17 by a desired depth with respect to the wiring board 105 according to the fifth embodiment. Alternatively, it is obtained by performing etching by dry etching.

本実施形態に係る配線基板１０６は、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果に加え、金属ポスト１１が樹脂モールド１７で覆われているため、金属ポスト１１を保護することができる。また、樹脂モールド１７を設けることで配線基板１０５全体の剛性を高めることができ、配線基板１０５の信頼性が向上する。また、金属ポスト１１下面が樹脂モールド１７の表面と同一面よりも内側に窪んで位置していることにより、金属ポスト１１上面に半田ボール等を形成する際に、樹脂モールド１７がレジストとして機能し、この窪んでいる部分のみに半田ボール等を形成することができるため、別途半田ボール形成のためのレジストパターンを設ける必要がない。このため、工程数を削減することができ、低コストで製造することができる。   The wiring board 106 according to the present embodiment protects the metal post 11 because the metal post 11 is covered with the resin mold 17 in addition to the same operation and effect as the wiring board 101 according to the first embodiment. be able to. Further, by providing the resin mold 17, the rigidity of the entire wiring board 105 can be increased, and the reliability of the wiring board 105 is improved. In addition, since the lower surface of the metal post 11 is recessed inward from the same surface as the surface of the resin mold 17, the resin mold 17 functions as a resist when forming solder balls or the like on the upper surface of the metal post 11. Since a solder ball or the like can be formed only in the recessed portion, it is not necessary to provide a resist pattern for forming the solder ball separately. For this reason, the number of processes can be reduced, and it can manufacture at low cost.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に対し、樹脂モールド１７を形成する例について説明したが、これに限定されず、上述の第３実施形態に係る配線基板１０３の金属ポスト１１を有する面に対し、樹脂モールド１７を形成してもよい。   In this embodiment, the example which forms the resin mold 17 with respect to the surface which has the metal post 11 of the wiring board 101 which concerns on 1st Embodiment was demonstrated, but it is not limited to this, The above-mentioned 3rd Embodiment is used. A resin mold 17 may be formed on the surface of the wiring board 103 having the metal posts 11.

次に、本発明の第７実施形態について説明する。図１６は、本実施形態に係る配線基板１０７を示す模式的断面図である。図１６において、図１乃至１５と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a seventh embodiment of the present invention will be described. FIG. 16 is a schematic cross-sectional view showing the wiring board 107 according to the present embodiment. 16, the same components as those in FIGS. 1 to 15 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第５実施形態に係る配線基板１０５は、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上に位置しているのに対し、本実施形態においては、図１６に示すように、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも外側に突出している点が第５実施形態と異なり、それ以外は第５実施形態と同様の構造を有している。   In the wiring board 105 according to the above-described fifth embodiment, the upper surface of the metal post 11 and the surface of the resin mold 17 are located on the same plane, whereas in this embodiment, as shown in FIG. The fifth embodiment is different from the fifth embodiment in that the upper surface of the metal post 11 protrudes outward from the same surface as the surface of the resin mold 17, and the other structure is the same as that of the fifth embodiment.

次に、本実施形態に係る配線基板１０７の製造方法について説明する。本実施形態に係る配線基板１０７は、上述の第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等を、トランスファーモールディング法、圧縮形成モールド法又は印刷法等によって供給する際に、金属ポスト１１上面を埋没させないよう供給することによって得られる。   Next, a method for manufacturing the wiring board 107 according to the present embodiment will be described. The wiring board 107 according to the present embodiment uses a material obtained by mixing a silica filler with an epoxy-based material on the surface having the metal post 11 of the wiring board 101 according to the first embodiment, a transfer molding method, a compression It can be obtained by supplying the metal post 11 so as not to be buried when it is supplied by a forming mold method or a printing method.

本実施形態に係る配線基板１０７は、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果に加え、金属ポスト１１が樹脂モールド１７で覆われているため、金属ポスト１１を保護することができる。また、樹脂モールド１７を設けることで配線基板１０５全体の剛性を高めることができ、配線基板１０５の信頼性が向上する。また、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも突出していることにより、金属ポスト１１上面に半導体装置等を搭載する際の狭ピッチ化に対応することができる。   The wiring board 107 according to the present embodiment protects the metal post 11 because the metal post 11 is covered with the resin mold 17 in addition to the same operation and effect as the wiring board 101 according to the first embodiment. be able to. Further, by providing the resin mold 17, the rigidity of the entire wiring board 105 can be increased, and the reliability of the wiring board 105 is improved. Further, since the upper surface of the metal post 11 protrudes from the same surface as the surface of the resin mold 17, it is possible to cope with a narrow pitch when a semiconductor device or the like is mounted on the upper surface of the metal post 11.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に対し、樹脂モールド１７を形成する例について説明したが、これに限定されず、上述の第３実施形態に係る配線基板１０３の金属ポスト１１を有する面に対し、樹脂モールド１７を形成してもよい。   In this embodiment, the example which forms the resin mold 17 with respect to the surface which has the metal post 11 of the wiring board 101 which concerns on 1st Embodiment was demonstrated, but it is not limited to this, The above-mentioned 3rd Embodiment is used. A resin mold 17 may be formed on the surface of the wiring board 103 having the metal posts 11.

次に、本発明の第８実施形態について説明する。図１７は、本実施形態に係る配線基板１０８を示す模式的断面図、図１８（ａ）乃至（ｆ）は、本実施形態に係る配線基板１０８の製造方法の一例を工程順に示す模式的断面図である。図１７及び１８において、図１乃至１６と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, an eighth embodiment of the present invention will be described. FIG. 17 is a schematic cross-sectional view showing the wiring board 108 according to the present embodiment, and FIGS. 18A to 18F are schematic cross-sectional views showing an example of a method of manufacturing the wiring board 108 according to the present embodiment in the order of steps. FIG. 17 and 18, the same components as those in FIGS. 1 to 16 are denoted by the same reference numerals, and detailed description thereof is omitted.

第１実施形態に係る配線基板１０１の金属ポスト１１には皮膜が設けられていなかったのに対し、本実施形態においては、金属ポスト１１の先端面からその側面の少なくとも一部にかけて有機材料からなる皮膜１８ａが設けられている点が異なり、それ以外は第１実施形態と同様の構造を有している。   The metal post 11 of the wiring board 101 according to the first embodiment is not provided with a film, whereas in the present embodiment, the metal post 11 is made of an organic material from the front end surface to at least a part of the side surface. The difference is that the film 18a is provided, and the other structure is the same as that of the first embodiment.

図１７に示すように、本実施形態にかかる配線基板１０８は、図１（ａ）に示す第１実施形態の配線基板１０１の金属ポスト１１の先端面、即ち金属ポスト１１上面からその側面の少なくとも一部にかけて皮膜１８ａが設けられた構造を有している。皮膜１８ａは０．０１乃至１００μｍの厚さを有しており、少なくとも１種類の有機材料から構成されている。   As shown in FIG. 17, the wiring board 108 according to the present embodiment includes at least the side surface from the top surface of the metal post 11 of the wiring board 101 of the first embodiment shown in FIG. It has a structure in which a coating 18a is provided over a part. The film 18a has a thickness of 0.01 to 100 μm and is made of at least one organic material.

次に、本実施形態に係る配線基板１０８の製造方法について説明する。図５に示す上述の第１実施形態に係る配線基板１０１の製造方法のステップ２までを行い（図１８、ステップ１乃至２）、図６及び上述の第１実施形態に係る配線基板１０１の製造方法のステップ３ａ１及びステップ３で説明した製造方法によって、有機材料からなる耐エッチングマスク１８ａを形成し、これを皮膜１８ａとする（図１８、ステップ３）。そして、上述の第１実施形態に係る配線基板１０１の製造方法のステップ６までを行う（図１８、ステップ４乃至６）。これにより、本実施形態に係る配線基板１０８が得られる。 Next, a method for manufacturing the wiring board 108 according to the present embodiment will be described. Steps 2 to 2 of the method for manufacturing the wiring board 101 according to the first embodiment shown in FIG. 5 are performed (FIGS. 18 and 1 to 2), and the wiring board 101 according to the first embodiment shown in FIG. By the manufacturing method described in Step 3a 1 and Step 3 of the method, an etching resistant mask 18a made of an organic material is formed and used as a film 18a (FIG. 18, Step 3). Then, up to Step 6 of the method for manufacturing the wiring substrate 101 according to the first embodiment is performed (FIG. 18, Steps 4 to 6). Thereby, the wiring board 108 according to the present embodiment is obtained.

本実施形態にかかる配線基板１０８は、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果に加え、金属ポスト１１上面からその側面の少なくとも一部にかけて有機材料からなる皮膜１８ａが設けられていることにより、金属ポスト１１の酸化を防止することができる。また、例えば絶縁性の有機材料によって皮膜１８ａを設けた場合、この皮膜１８ａが設けられた金属ポスト１１は、金属ポスト１１を外部端子として配線基板を外部の素子と接続する際に、この外部の素子に対し、電気的に絶縁することができる。   In addition to the same operation and effect as the wiring board 101 according to the first embodiment, the wiring board 108 according to the present embodiment is provided with a film 18a made of an organic material from the upper surface of the metal post 11 to at least a part of its side surface. Thus, oxidation of the metal post 11 can be prevented. Further, when the coating 18a is provided by an insulating organic material, for example, the metal post 11 provided with the coating 18a is connected to an external element when the wiring board is connected to an external element using the metal post 11 as an external terminal. It can be electrically insulated from the element.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１上面からその側面の少なくとも一部にかけて有機材料からなる皮膜１８ａが設けられた構造例について説明したが、これに限定されず、上述の第３実施形態に係る配線基板１０３の金属ポスト１１ａ上面からその側面の少なくとも一部にかけて有機材料からなる皮膜１８ａが設けられた構造であってもよい。   In the present embodiment, the structure example in which the film 18a made of an organic material is provided from the upper surface of the metal post 11 of the wiring substrate 101 according to the first embodiment to at least a part of the side surface thereof is described, but the present invention is not limited thereto. A structure in which a film 18a made of an organic material is provided from the upper surface of the metal post 11a of the wiring substrate 103 according to the above-described third embodiment to at least a part of the side surface thereof may be employed.

次に、本発明の第９実施形態について説明する。図１９は、本実施形態に係る配線基板１０９を示す模式的断面図、図２０（ａ）乃至（ｆ）は、本実施形態に係る配線基板１０９の製造方法の一例を工程順に示す模式的断面図である。図１９及び２０において、図１乃至１８と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a ninth embodiment of the present invention will be described. FIG. 19 is a schematic cross-sectional view showing the wiring board 109 according to the present embodiment, and FIGS. 20A to 20F are schematic cross-sectional views showing an example of a method for manufacturing the wiring board 109 according to the present embodiment in the order of steps. FIG. 19 and 20, the same components as those in FIGS. 1 to 18 are denoted by the same reference numerals, and detailed description thereof is omitted.

第１実施形態に係る配線基板１０１の金属ポスト１１には皮膜が設けられていなかったのに対し、本実施形態においては、金属ポスト１１の先端面、即ち金属ポスト１１上面からその側面の少なくとも一部にかけて金属ポスト１１の金属材料とは異なる金属材料からなる皮膜１８ｂが設けられている点が異なり、それ以外は第１実施形態と同様の構造を有している。   Whereas the metal post 11 of the wiring board 101 according to the first embodiment is not provided with a coating, in the present embodiment, at least one of the side surfaces from the tip surface of the metal post 11, that is, the upper surface of the metal post 11, is provided. The film 18b made of a metal material different from the metal material of the metal post 11 is provided over the portion, and the other structure is the same as that of the first embodiment.

図１９に示すように、本実施形態にかかる配線基板１０９は、図１（ａ）に示す第１実施形態の配線基板１０１の金属ポスト１１上面からその側面の少なくとも一部にかけて皮膜１８ｂが設けられた構造を有している。皮膜１８ｂは０．０１乃至１００μｍの厚さを有しており、金属ポスト１１の金属材料とは異なる少なくとも１種類の金属材料から構成されている。   As shown in FIG. 19, the wiring board 109 according to this embodiment is provided with a coating 18b from the upper surface of the metal post 11 of the wiring board 101 of the first embodiment shown in FIG. Have a structure. The coating 18 b has a thickness of 0.01 to 100 μm and is made of at least one metal material different from the metal material of the metal post 11.

次に、本実施形態に係る配線基板１０９の製造方法について説明する。図５に示す上述の第１実施形態に係る配線基板１０１の製造方法のステップ２までを行い（図２０、ステップ１乃至２）、図７及び上述の第１実施形態に係る配線基板１０１の製造方法のステップ３ｂ１、ステップ３ｂ２及びステップ３で説明した製造方法によって、耐エッチングマスク１８ｂを形成し、これを皮膜１８ｂとする（図２０、ステップ３）。そして、上述の第１実施形態に係る配線基板１０１の製造方法のステップ６までを行う（図２０、ステップ４乃至６）。これにより、本実施形態に係る配線基板１０９が得られる。 Next, a method for manufacturing the wiring substrate 109 according to this embodiment will be described. Steps 2 to 2 of the method for manufacturing the wiring substrate 101 according to the first embodiment shown in FIG. 5 are performed (FIGS. 20 and 1 to 2), and the manufacturing of the wiring substrate 101 according to the first embodiment shown in FIG. The etching-resistant mask 18b is formed by the manufacturing method described in Step 3b 1 , Step 3b 2 and Step 3 of the method, and this is used as the film 18b (FIG. 20, Step 3). Then, up to step 6 of the method for manufacturing the wiring substrate 101 according to the first embodiment described above is performed (FIG. 20, steps 4 to 6). Thereby, the wiring board 109 according to the present embodiment is obtained.

本実施形態にかかる配線基板１０９は、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果に加え、金属ポスト１１上面からその側面の少なくとも一部にかけて金属材料からなる皮膜１８ｂが設けられていることにより、金属ポスト１１の酸化を防止することができる。また、金属ポスト１１が他の配線基板又は半導体装置等と電気的に接続される場合に、金属材料からなる皮膜１８ｂが接合間の応力を緩和し、また、金属ポスト１１の電気抵抗を低下させることができる。さらに、皮膜１８ｂを半田等によって形成することで、新たな接続金属を形成することなく、皮膜１８ｂを接続金属として機能させることもできる。   The wiring board 109 according to the present embodiment is provided with a coating 18b made of a metal material from the upper surface of the metal post 11 to at least a part of the side surface in addition to the same operation and effect as the wiring board 101 according to the first embodiment. Thus, oxidation of the metal post 11 can be prevented. Further, when the metal post 11 is electrically connected to another wiring board, a semiconductor device, or the like, the coating 18b made of a metal material relieves stress between the junctions, and lowers the electrical resistance of the metal post 11. be able to. Furthermore, by forming the film 18b with solder or the like, the film 18b can function as a connection metal without forming a new connection metal.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１上面からその側面の少なくとも一部にかけて皮膜１８ｂが設けられた構造例について説明したが、これに限定されず、上述の第３実施形態に係る配線基板１０３の金属ポスト１１ａ上面からその側面の少なくとも一部にかけて皮膜１８ｂが設けられた構造であってもよい。   In the present embodiment, the structural example in which the coating 18b is provided from the upper surface of the metal post 11 of the wiring substrate 101 according to the first embodiment to at least a part of the side surface thereof has been described. A structure in which the coating 18b is provided from the upper surface of the metal post 11a of the wiring board 103 according to the third embodiment to at least a part of the side surface thereof may be employed.

次に、本発明の第１０実施形態について説明する。図２１は、本実施形態に係る配線基板１１０を示す模式的断面図、図２２（ａ）乃至（ｈ）は、本実施形態に係る配線基板１１０の製造方法の一例を工程順に示す模式的断面図である。図２１及び２２において、図１乃至２０と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a tenth embodiment of the present invention will be described. FIG. 21 is a schematic cross-sectional view showing the wiring board 110 according to the present embodiment, and FIGS. 22A to 22H are schematic cross-sectional views showing an example of a method for manufacturing the wiring board 110 according to the present embodiment in the order of steps. FIG. 21 and 22, the same components as those in FIGS. 1 to 20 are denoted by the same reference numerals, and detailed description thereof is omitted.

本実施形態にかかる配線基板１１０は、上述の第１実施形態に係る配線基板１０１の金属ポスト１１上面からその側面の少なくとも一部にかけて、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボールが接続半田３２として設けられている。接続半田３２は、金属ポスト１１上面からその側面の少なくとも一部にかけてめっき法、ボール転写法又は印刷法等により設けられる。   The wiring board 110 according to the present embodiment is a solder made of eutectic solder of tin or lead-free solder material from the upper surface of the metal post 11 of the wiring board 101 according to the first embodiment to at least a part of the side surface. A ball is provided as the connecting solder 32. The connection solder 32 is provided from the upper surface of the metal post 11 to at least a part of its side surface by a plating method, a ball transfer method, a printing method, or the like.

次に、本実施形態に係る配線基板１１０の製造方法について説明する。本実施形態に係る配線基板１１０は、図２２（ａ）乃至（ｈ）に示すように、上述の第１実施形態に係る配線基板１０１の製造方法と同様の製造方法によって配線基板１０１を形成し（ステップ１乃至７）、ステップ６において耐エッチングマスク１８が設けられていた部位、即ち金属ポスト１１上面からその側面の少なくとも一部にかけて、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボールをめっき法、ボール転写法又は印刷法によって形成し、これにより接続半田３２を形成する（ステップ８）。これにより、本実施形態に係る配線基板１１０が得られる。   Next, a method for manufacturing the wiring board 110 according to the present embodiment will be described. As shown in FIGS. 22A to 22H, the wiring board 110 according to this embodiment forms the wiring board 101 by a manufacturing method similar to the manufacturing method of the wiring board 101 according to the first embodiment described above. (Steps 1 to 7), the portion where the etching-resistant mask 18 is provided in Step 6, that is, the solder made of eutectic solder of tin or lead-free solder material from the upper surface of the metal post 11 to at least a part of its side surface. A ball is formed by a plating method, a ball transfer method or a printing method, thereby forming a connection solder 32 (step 8). Thereby, the wiring board 110 according to the present embodiment is obtained.

本実施形態に係る配線基板１１０は、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果に加え、金属ポスト１１上面からその側面の少なくとも一部にかけて半田ボール１９が設けられていることにより、金属ポスト１１上面側にも配線基板を接合することが可能である。   The wiring board 110 according to the present embodiment is provided with solder balls 19 from the upper surface of the metal post 11 to at least a part of the side surface in addition to the same operation and effect as the wiring board 101 according to the first embodiment. Thus, it is possible to bond the wiring board also to the upper surface side of the metal post 11.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１上面からその側面の少なくとも一部にかけて接続半田３２が設けられた構造例について説明したが、これに限定されず、上述の第３実施形態に係る配線基板１０３の金属ポスト１１ａ上面からその側面の少なくとも一部にかけて接続半田３２が設けられていてもよい。   In the present embodiment, the structural example in which the connection solder 32 is provided from the upper surface of the metal post 11 of the wiring substrate 101 according to the first embodiment to at least a part of the side surface thereof has been described. The connection solder 32 may be provided from the upper surface of the metal post 11a of the wiring board 103 according to the third embodiment to at least a part of the side surface thereof.

次に、本発明の第１１実施形態について説明する。図２３は、本実施形態に係る半導体装置１０１１を示す模式的断面図、図２４（ａ）乃至（ｃ）は、本実施形態に係る半導体装置の製造方法の一例を工程順に示す模式的断面図、図２５（ａ）乃至（ｃ）は、本実施形態に係る半導体装置の製造方法の他の例を工程順に示す模式的断面図である。図２３及び２５において、図１乃至２２と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, an eleventh embodiment of the present invention will be described. FIG. 23 is a schematic cross-sectional view showing the semiconductor device 1011 according to this embodiment, and FIGS. 24A to 24C are schematic cross-sectional views showing an example of the method for manufacturing the semiconductor device according to this embodiment in the order of steps. 25A to 25C are schematic cross-sectional views showing another example of the method of manufacturing the semiconductor device according to this embodiment in the order of steps. 23 and 25, the same components as those in FIGS. 1 to 22 are denoted by the same reference numerals, and detailed description thereof is omitted.

図２３に示すように、本実施形態に係る半導体装置１０１１は、図１（ａ）に示す上述の第１実施形態の配線基板１０１の金属ポスト１１を有する面と反対側の面に、半導体素子２０が半田ボール１９を介してフリップチップ接続され、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている。これにより、本実施形態に係る半導体装置１０１１が構成されている。   As shown in FIG. 23, the semiconductor device 1011 according to the present embodiment has a semiconductor element on the surface opposite to the surface having the metal posts 11 of the wiring substrate 101 of the first embodiment shown in FIG. 20 is flip-chip connected via a solder ball 19, and an underfill resin 21 is injected into a gap between the base 10, the semiconductor element 20 and the solder ball 19. Thereby, the semiconductor device 1011 according to the present embodiment is configured.

半田ボール１９は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。   The solder ball 19 is a minute ball made of a solder material, which is formed by a plating method, a ball transfer method, a printing method, or the like, and a solder material made of a eutectic solder of tin or a lead-free solder material is used. be able to. The underfill resin 21 reduces the difference in coefficient of thermal expansion between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. A silica filler or the like is added to the epoxy material or the like. Any material can be used.

次に、本実施形態に係る半導体装置１０１１の製造方法について説明する。本実施形態に係る配線基板１０１１は、図２４（ａ）乃至（ｃ）に示すように、上述の第１実施形態に係る配線基板１０１の製造方法と同様の製造方法によって配線基板１０１を形成し（ステップ１乃至２）、配線基板１０１の金属ポスト１１を有する面と反対側の面に、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボール１９を介して半導体素子２０と基体１０とをフリップチップ接続する。その後、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１を注入し、充填する（ステップ３）。これにより、本実施形態に係る半導体装置１０１１が得られる。   Next, a method for manufacturing the semiconductor device 1011 according to this embodiment will be described. As shown in FIGS. 24A to 24C, the wiring board 1011 according to the present embodiment forms the wiring board 101 by a manufacturing method similar to the manufacturing method of the wiring board 101 according to the first embodiment described above. (Steps 1 and 2) The semiconductor element 20 and the substrate 10 are disposed on the surface of the wiring substrate 101 opposite to the surface having the metal posts 11 via the solder balls 19 made of eutectic solder of tin or lead-free solder material. And flip chip connection. Thereafter, the underfill resin 21 is injected and filled in the gaps between the substrate 10, the semiconductor element 20, and the solder balls 19 (step 3). Thereby, the semiconductor device 1011 according to the present embodiment is obtained.

次に、本実施形態に係る半導体装置１０１１の他の製造方法について説明する。図２５（ａ）乃至（ｃ）に示すように、先ず、上述の第１実施形態に係る配線基板１０１の製造方法のステップ１乃至２と同様に、支持基板２４上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体１０を形成する（ステップ１）。   Next, another method for manufacturing the semiconductor device 1011 according to this embodiment will be described. As shown in FIGS. 25A to 25C, first, at least one wiring layer is formed on the support substrate 24 as in Steps 1 and 2 of the method of manufacturing the wiring substrate 101 according to the first embodiment described above. And a substrate 10 composed of at least one insulating layer (step 1).

次に、基体１０の支持基板２４と接触している面の反対側の面に、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボール１９を介して半導体素子２０と基体１０とをフリップチップ接続する。その後、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１を注入し、充填する（ステップ２）。   Next, the semiconductor element 20 and the substrate 10 are attached to the surface of the substrate 10 opposite to the surface in contact with the support substrate 24 via solder balls 19 made of eutectic solder of tin or lead-free solder material. Flip chip connection. Thereafter, the underfill resin 21 is injected and filled in the gaps between the base body 10, the semiconductor element 20, and the solder balls 19 (step 2).

次に、上述の第１実施形態に係る配線基板１０１の製造方法のステップ３乃至７と同様に、支持基板２４をエッチングし、金属ポスト１１を形成する（ステップ３）。これにより、本実施形態に係る半導体装置１０１１が得られる。   Next, the support substrate 24 is etched to form the metal posts 11 (step 3), similarly to steps 3 to 7 of the method for manufacturing the wiring substrate 101 according to the first embodiment described above. Thereby, the semiconductor device 1011 according to the present embodiment is obtained.

本実施形態に係る半導体装置１０１１は、上述の第１実施形態に係る配線基板１０１の金属ポスト１１を有する面と反対側の面に、半導体素子２０が実装されているため、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果を有している。   In the semiconductor device 1011 according to the present embodiment, the semiconductor element 20 is mounted on the surface opposite to the surface having the metal post 11 of the wiring substrate 101 according to the above-described first embodiment. It has the same operation and effect as the wiring board 101 according to the embodiment.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面と反対側の面に、半導体素子２０が実装された構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８、第９実施形態に係る配線基板１０９又は第１０実施形態に係る配線基板１１０の金属ポストを有する面と反対側の面に、半導体素子２０が実装されていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面と反対側の面に、複数個の半導体素子２０が実装されていてもよい。   In the present embodiment, the structure example in which the semiconductor element 20 is mounted on the surface opposite to the surface having the metal post 11 of the wiring substrate 101 according to the first embodiment has been described. The wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the wiring board 108 according to the eighth embodiment, and the wiring board 109 according to the ninth embodiment. Alternatively, the semiconductor element 20 may be mounted on the surface opposite to the surface having the metal posts of the wiring board 110 according to the tenth embodiment. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this, and a plurality of semiconductors are provided on the surface of the wiring board opposite to the surface having the metal posts 11. The element 20 may be mounted.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

次に、本発明の第１２実施形態について説明する。図２６は、本実施形態に係る半導体装置１０１２を示す模式的断面図である。図２６において、図１乃至２５と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a twelfth embodiment of the present invention will be described. FIG. 26 is a schematic cross-sectional view showing the semiconductor device 1012 according to the present embodiment. 26, the same components as those in FIGS. 1 to 25 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１１実施形態では、基体１０の半導体素子２０が実装されている面が露出しているのに対し、本実施形態においては、図２６に示すように、基体１０の半導体素子２０が実装されている面が樹脂モールド１７によって覆われている点が異なり、それ以外は第１０実施形態と同様の構造を有している。   In the eleventh embodiment described above, the surface on which the semiconductor element 20 of the base 10 is mounted is exposed, whereas in this embodiment, the semiconductor element 20 of the base 10 is mounted as shown in FIG. The surface which is covered is covered with the resin mold 17, and the other structure is the same as that of the tenth embodiment.

図２６に示すように、本実施形態に係る半導体装置１０１２は、図２３に示す上述の第１１実施形態の半導体装置１０１１の基体１０の半導体素子２０が実装されている面全面を覆うように樹脂モールド１７が形成されて構成されている。   As shown in FIG. 26, the semiconductor device 1012 according to the present embodiment is made of resin so as to cover the entire surface on which the semiconductor element 20 of the substrate 10 of the semiconductor device 1011 of the above-described eleventh embodiment shown in FIG. A mold 17 is formed and configured.

半田ボール１９は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。   The solder ball 19 is a minute ball made of a solder material, which is formed by a plating method, a ball transfer method, a printing method, or the like, and a solder material made of a eutectic solder of tin or a lead-free solder material is used. be able to. The underfill resin 21 reduces the difference in coefficient of thermal expansion between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. A silica filler or the like is added to the epoxy material or the like. Any material can be used.

次に、本実施形態に係る半導体装置１０１２の製造方法について説明する。上述の第１１実施形態の半導体装置１０１１の基体１０の半導体素子２０が実装されている面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等からなる樹脂を、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法等によって、基体１０の全面を覆うように供給し、これを硬化させることによって樹脂モールド１７を形成する。これにより、本実施形態に係る半導体装置１０１２が得られる。   Next, a method for manufacturing the semiconductor device 1012 according to this embodiment will be described. Transfer molding using a mold made of resin made of a material in which silica filler is mixed with epoxy-based material on the surface of the semiconductor device 1011 of the above-described eleventh embodiment on which the semiconductor element 20 is mounted. The resin mold 17 is formed by supplying the resin 10 so as to cover the entire surface of the substrate 10 by a method, a compression molding method, a printing method, or the like, and curing it. Thereby, the semiconductor device 1012 according to the present embodiment is obtained.

本実施形態に係る半導体装置１０１２は、上述の第１１実施形態に係る半導体装置１０１１と同様の動作及び効果に加え、半導体素子２０が樹脂モールド１７で覆われていることより、半導体素子２０を外部からの衝撃等から保護することができる。また、樹脂モールド１７を設けることによって、半導体装置全体の剛性を高くすることができ、半導体装置１０１２の信頼性が向上する。   In addition to the same operation and effect as the semiconductor device 1011 according to the eleventh embodiment, the semiconductor device 1012 according to this embodiment has the semiconductor element 20 covered with the resin mold 17. It is possible to protect against impacts from. Further, by providing the resin mold 17, the rigidity of the entire semiconductor device can be increased, and the reliability of the semiconductor device 1012 is improved.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面と反対側の面に、半導体素子２０が実装され、この面が樹脂モールド１７で覆われた構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８、第９実施形態に係る配線基板１０９又は第１０実施形態に係る配線基板１１０の金属ポストを有する面と反対側の面に、半導体素子２０が実装され、この面が樹脂モールド１７で覆われていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面と反対側の面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, a structure example in which the semiconductor element 20 is mounted on the surface opposite to the surface having the metal post 11 of the wiring substrate 101 according to the first embodiment and this surface is covered with the resin mold 17 will be described. However, the present invention is not limited to this, and the wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, and the wiring board 108 according to the eighth embodiment. The semiconductor element 20 is mounted on the surface of the wiring substrate 109 according to the ninth embodiment or the surface of the wiring substrate 110 according to the tenth embodiment opposite to the surface having the metal posts, and this surface is covered with the resin mold 17. May be. In this embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this, and a plurality of semiconductor elements are provided on the surface of the wiring board opposite to the surface having the metal posts 11. 20 may be mounted.

また、本実施形態においては、基体１０において半導体素子２０が実装されている面の全面を樹脂モールド１７で覆う例を示しているが、これに限定されず、半導体素子２０及び接続部分のみを樹脂モールド１７で覆う構造であってもよい。   In the present embodiment, an example in which the entire surface of the substrate 10 on which the semiconductor element 20 is mounted is covered with the resin mold 17 is not limited to this, and only the semiconductor element 20 and the connection portion are resin. The structure covered with the mold 17 may be sufficient.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

更に、基体１０、半導体素子２０及び半田ボール１９の隙間に注入するアンダーフィル樹脂２１と樹脂モールド１７は同一の材料からなるものを使用することもできる。このとき、アンダーフィル樹脂２１を基体１０、半導体素子２０及び半田ボール１９の隙間に注入する工程と、樹脂モールド１７を形成する工程を同時に行うこともできる。   Further, the underfill resin 21 and the resin mold 17 injected into the gaps between the base 10, the semiconductor element 20 and the solder ball 19 can be made of the same material. At this time, the step of injecting the underfill resin 21 into the gap between the base 10, the semiconductor element 20 and the solder ball 19 and the step of forming the resin mold 17 can be performed simultaneously.

次に、本発明の第１３実施形態について説明する。図２７は、本実施形態に係る半導体装置１０１３を示す模式的断面図である。図２７において、図１乃至２６と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a thirteenth embodiment of the present invention is described. FIG. 27 is a schematic cross-sectional view showing a semiconductor device 1013 according to this embodiment. 27, the same components as those in FIGS. 1 to 26 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１２実施形態では、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものであるのに対し、本実施形態においては、図２７に示すように、半導体素子２０と基体１０との接続形態が、ワイヤーボンディングによるものである点が異なり、それ以外は第１２実施形態と同様の構造を有している。   In the twelfth embodiment described above, the connection form between the semiconductor element 20 and the base 10 is based on flip chip connection via the solder balls 19, whereas in the present embodiment, as shown in FIG. The connection form of the semiconductor element 20 and the substrate 10 is different from that of wire bonding, and the other structure is the same as that of the twelfth embodiment.

図２５に示すように、本実施形態に係る半導体装置１０１３は、基体１０の金属ポスト１１が設けられている面と反対側の面に、接着剤２２により半導体素子２０が接着され、半導体素子２０の基体１０との接着面と反対側の面と基体１０とがボンディングワイヤー２３により接続され、基体１０の半導体素子２０が実装されている面全面を覆うように樹脂モールド１７が形成されて構成されている。   As shown in FIG. 25, in the semiconductor device 1013 according to the present embodiment, the semiconductor element 20 is bonded to the surface of the base 10 opposite to the surface on which the metal post 11 is provided by the adhesive 22. The surface opposite to the bonding surface of the substrate 10 and the substrate 10 are connected by the bonding wire 23, and the resin mold 17 is formed so as to cover the entire surface of the substrate 10 on which the semiconductor element 20 is mounted. ing.

接着剤２２は、有機材料又は銀ペースト等を使用することができる。また、ボンディングワイヤー２３は、導体素子２０と配線基板１０とを電気的に接続するものであり、主に金からなる材料からなるものを使用することができる。   As the adhesive 22, an organic material, a silver paste, or the like can be used. Moreover, the bonding wire 23 is for electrically connecting the conductor element 20 and the wiring substrate 10 and can be made of a material mainly made of gold.

上述の如く構成された本実施形態に係る半導体装置１０１３の動作及び効果は、上述の第１２実施形態と同様である。   The operation and effects of the semiconductor device 1013 according to the present embodiment configured as described above are the same as those in the twelfth embodiment.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面と反対側の面に、半導体素子２０が実装された構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８、第９実施形態に係る配線基板１０９又は第１０実施形態に係る配線基板１１０の金属ポストを有する面と反対側の面に、半導体素子２０が実装されていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面と反対側の面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the structure example in which the semiconductor element 20 is mounted on the surface opposite to the surface having the metal post 11 of the wiring substrate 101 according to the first embodiment has been described. The wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the wiring board 108 according to the eighth embodiment, and the wiring board 109 according to the ninth embodiment. Alternatively, the semiconductor element 20 may be mounted on the surface opposite to the surface having the metal posts of the wiring board 110 according to the tenth embodiment. In this embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this, and a plurality of semiconductor elements are provided on the surface of the wiring board opposite to the surface having the metal posts 11. 20 may be mounted.

次に、本発明の第１４実施形態について説明する。図２８は、本実施形態に係る半導体装置１０１４を示す模式的断面図、図２９（ａ）乃至（ｃ）は、本実施形態に係る半導体装置１０１４の製造方法の一例を工程順に示す模式的断面図、図３０（ａ）乃至（ｄ）は、本実施形態に係る半導体装置１０１４の製造方法の他の例を工程順に示す模式的断面図である。図２８乃至３０において、図１乃至２７と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a fourteenth embodiment of the present invention is described. FIG. 28 is a schematic cross-sectional view showing the semiconductor device 1014 according to the present embodiment, and FIGS. 29A to 29C are schematic cross-sectional views showing an example of a method for manufacturing the semiconductor device 1014 according to the present embodiment in the order of steps. 30A to 30D are schematic cross-sectional views showing another example of the method for manufacturing the semiconductor device 1014 according to this embodiment in the order of steps. 28 to 30, the same components as those in FIGS. 1 to 27 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１１実施形態では、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面と反対側の面に、半導体素子２０が実装されているのに対し、本実施形態においては、図２８に示すように、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に、半導体素子２０が実装されている点が異なり、それ以外は第１１実施形態と同様の構造を有している。   In the eleventh embodiment described above, the semiconductor element 20 is mounted on the surface opposite to the surface having the metal post 11 of the wiring board 101 according to the first embodiment. As shown in FIG. 28, the semiconductor element 20 is mounted on the surface having the metal post 11 of the wiring board 101 according to the first embodiment, and the other structure is the same as that of the eleventh embodiment. ing.

図２８に示すように、本実施形態に係る半導体装置１０１４は、図１（ａ）に示す上述の第１実施形態の配線基板１０１の金属ポスト１１を有する面に、半導体素子２０が半田ボール１９を介してフリップチップ接続され、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている。これにより、本実施形態に係る半導体装置１０１４が構成されている。   As shown in FIG. 28, in the semiconductor device 1014 according to the present embodiment, the semiconductor element 20 is placed on the surface having the metal post 11 of the wiring board 101 of the first embodiment shown in FIG. The underfill resin 21 is injected into the gap between the base 10, the semiconductor element 20 and the solder ball 19. Thereby, the semiconductor device 1014 according to the present embodiment is configured.

半田ボール１９は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。   The solder ball 19 is a minute ball made of a solder material, which is formed by a plating method, a ball transfer method, a printing method, or the like, and a solder material made of a eutectic solder of tin or a lead-free solder material is used. be able to. The underfill resin 21 reduces the difference in coefficient of thermal expansion between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. A silica filler or the like is added to the epoxy material or the like. Any material can be used.

次に、本実施形態に係る半導体装置１０１４の製造方法について説明する。本実施形態に係る配線基板１０１４は、図２９（ａ）乃至（ｃ）に示すように、上述の第１実施形態に係る配線基板１０１の製造方法と同様の製造方法によって配線基板１０１を形成し（ステップ１乃至２）、配線基板１０１の金属ポスト１１を有する面に、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボール１９を介して半導体素子２０と基体１０とをフリップチップ接続する。その後、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１を注入し、充填する（ステップ３）。これにより、本実施形態に係る半導体装置１０１４が得られる。   Next, a method for manufacturing the semiconductor device 1014 according to this embodiment will be described. As shown in FIGS. 29A to 29C, the wiring board 1014 according to the present embodiment forms the wiring board 101 by a manufacturing method similar to the manufacturing method of the wiring board 101 according to the first embodiment described above. (Steps 1 and 2) Flip-chip connection between the semiconductor element 20 and the substrate 10 is performed on the surface of the wiring board 101 having the metal posts 11 via solder balls 19 made of eutectic solder of tin or lead-free solder material. To do. Thereafter, the underfill resin 21 is injected and filled in the gaps between the substrate 10, the semiconductor element 20, and the solder balls 19 (step 3). Thereby, the semiconductor device 1014 according to the present embodiment is obtained.

次に、本実施形態に係る半導体装置１０１４の他の製造方法について説明する。先ず、図３０（ａ）乃至（ｃ）に示すように、上述の第１実施形態に係る配線基板１０１の製造方法のステップ１乃至２と同様に、支持基板２４上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体１０を形成する（ステップ１）。   Next, another method for manufacturing the semiconductor device 1014 according to this embodiment will be described. First, as shown in FIGS. 30A to 30C, at least one wiring layer is formed on the support substrate 24 as in Steps 1 to 2 of the method for manufacturing the wiring substrate 101 according to the first embodiment described above. And a substrate 10 composed of at least one insulating layer (step 1).

次に、支持基板２４の半導体素子２０を搭載する箇所に、開口部３０を形成する。この開口部３０の形成方法は、以下の通りである。先ず、少なくとも１の有機材料又は少なくとも１の支持基板２４とは異なる金属材料による耐エッチングマスクを、支持基板２４の開口部３０を形成したい箇所以外に対して形成する。   Next, the opening 30 is formed in the place where the semiconductor element 20 of the support substrate 24 is mounted. The method for forming the opening 30 is as follows. First, an etching resistant mask made of at least one organic material or a metal material different from at least one support substrate 24 is formed on a portion other than a portion where the opening 30 of the support substrate 24 is to be formed.

上述の耐エッチングマスクを有機材料によって形成する場合、有機材料が液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、また、有機材料がドライフィルムであればラミネート法等により積層し、有機材料を積層後、乾燥等の処理により、有機材料を硬化させ、有機材料が感光性であればフォトプロセス等により、有機材料が非感光性であればレーザー加工法等により、支持基板２４の開口部３０を形成したい箇所以外に対して有機材料による耐エッチングマスクを形成する。   When the above-mentioned etching resistant mask is formed of an organic material, if the organic material is liquid, it is laminated by a spin coating method, a die coating method, a curtain coating method, a printing method, or the like, and if the organic material is a dry film, the lamination is performed. After the organic material is laminated, the organic material is cured by a process such as drying. If the organic material is photosensitive, the photo process is used. If the organic material is non-photosensitive, the laser processing method is used. Thus, an etching resistant mask made of an organic material is formed on the support substrate 24 other than the portion where the opening 30 is to be formed.

上述の耐エッチングマスクを金属材料によって形成する場合、めっきレジストが液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、めっきレジストがドライフィルムであればラミネート法等により積層する。めっきレジスト２８を積層後、乾燥等の処理により、めっきレジストを硬化させ、めっきレジストが感光性であればフォトプロセス等により、めっきレジストが非感光性であればレーザー加工法等により、支持基板２４の開口部３０を形成したい箇所にめっきレジストを形成する。その後、めっきレジストの開口部に電解めっき法又は無電解めっき法により、支持基板２４とは異なる金属材料を析出させ、めっきレジストを除去することにより、支持基板２４の開口部３０を形成したい箇所以外に対して金属材料による耐エッチングマスクを形成する。また、支持基板２４上に金属材料を設け、この金属材料上の、支持基板２４の開口部３０を形成したい箇所に保護膜を形成し、不要な金属材料をエッチングした後に、保護膜を剥離して支持基板２４の開口部３０を形成したい箇所以外に耐エッチングマスクを設けることもできる。   When the above-mentioned etching resistant mask is formed of a metal material, if the plating resist is liquid, it is laminated by a spin coat method, a die coat method, a curtain coat method or a printing method, and if the plating resist is a dry film, a lamination method or the like Is laminated. After laminating the plating resist 28, the plating resist is cured by a process such as drying. If the plating resist is photosensitive, a photo process or the like is used. If the plating resist is non-photosensitive, a laser processing method or the like is used. A plating resist is formed at a location where the opening 30 is to be formed. Thereafter, a metal material different from that of the support substrate 24 is deposited on the opening of the plating resist by an electrolytic plating method or an electroless plating method, and the plating resist is removed to remove the portion other than the portion where the opening 30 of the support substrate 24 is to be formed. In contrast, an etching resistant mask made of a metal material is formed. Further, a metal material is provided on the support substrate 24, a protective film is formed on the metal material at a position where the opening 30 of the support substrate 24 is to be formed, and after the unnecessary metal material is etched, the protective film is peeled off. In addition, an etching resistant mask can be provided in addition to the portion where the opening 30 of the support substrate 24 is to be formed.

次に、上述の耐エッチングマスクを保護膜として、エッチング液によって支持基板２４を基体１０が露出するまでエッチングし、開口部３０を設ける（ステップ２）。   Next, the support substrate 24 is etched with an etchant until the base 10 is exposed using the etching-resistant mask described above as a protective film, thereby providing an opening 30 (step 2).

次に、この開口部３０から露出した基体１０の面に、錫の共晶半田又は鉛フリーの半田材料等からなる半田ボール１９を介して半導体素子２０と基体１０とをフリップチップ接続する。その後、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１を注入し、充填する（ステップ３）。   Next, the semiconductor element 20 and the base body 10 are flip-chip connected to the surface of the base body 10 exposed from the opening 30 via solder balls 19 made of eutectic solder of tin or lead-free solder material. Thereafter, the underfill resin 21 is injected and filled in the gaps between the substrate 10, the semiconductor element 20, and the solder balls 19 (step 3).

次に、上述の第１実施形態に係る配線基板１０１の製造方法のステップ３乃至７と同様に、支持基板２４をエッチングし、金属ポスト１１を形成する（ステップ４）。これにより、本実施形態に係る配線基板１０１４が得られる。   Next, the support substrate 24 is etched to form the metal posts 11 (step 4), as in steps 3 to 7 of the method for manufacturing the wiring substrate 101 according to the first embodiment described above. Thereby, the wiring board 1014 according to the present embodiment is obtained.

本実施形態に係る半導体装置１０１４は、上述の第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に、半導体素子２０が実装されているため、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果を有している。   In the semiconductor device 1014 according to the present embodiment, the semiconductor element 20 is mounted on the surface having the metal post 11 of the wiring board 101 according to the first embodiment. Therefore, the wiring board according to the first embodiment described above. It has the same operation and effect as 101.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に、半導体素子２０が実装された構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８、第９実施形態に係る配線基板１０９又は第１０実施形態に係る配線基板１１０の金属ポストを有する面に、半導体素子２０が実装されていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the structure example in which the semiconductor element 20 is mounted on the surface having the metal post 11 of the wiring board 101 according to the first embodiment has been described. However, the present invention is not limited to this, and the second embodiment described above. Wiring board 102 according to the third embodiment, wiring board 103 according to the third embodiment, wiring board 104 according to the fourth embodiment, wiring board 108 according to the eighth embodiment, wiring board 109 according to the ninth embodiment or the tenth embodiment. The semiconductor element 20 may be mounted on the surface having the metal post of the wiring board 110 according to the above. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this, and a plurality of semiconductor elements 20 are mounted on the surface of the wiring board having the metal posts 11. May be.

また、本実施形態においては、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子２０と基体１０との接続形態がワイヤーボンディングによる接続であってもよい。   Further, in the present embodiment, the connection form between the semiconductor element 20 and the base body 10 is described by flip chip connection via the solder balls 19, but the present invention is not limited to this, and the connection between the semiconductor element 20 and the base body 10 is described. The connection form may be a connection by wire bonding.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

また、必要に応じて、半導体素子２０が実装された部位を樹脂モールド１７で覆うこともできる。この場合は、樹脂モールド１７によって覆わない部分の支持基板２４には樹脂モールド１７がかからない様にマスクを施すか又は樹脂モールド１７を形成した後に研磨等を行い、支持基板２４の表面を露出させる。   Moreover, the site | part in which the semiconductor element 20 was mounted can also be covered with the resin mold 17 as needed. In this case, a portion of the support substrate 24 that is not covered by the resin mold 17 is masked so that the resin mold 17 is not applied, or after the resin mold 17 is formed, polishing or the like is performed to expose the surface of the support substrate 24.

また、本実施形態に係る半導体装置は、半導体素子を搭載する工程及び金属ポストを形成する工程のいずれの工程を先に行ってもよいため、プロセスの自由度が高い。   In addition, the semiconductor device according to the present embodiment has a high degree of freedom in the process because any step of mounting the semiconductor element and forming the metal post may be performed first.

次に、本発明の第１５実施形態について説明する。図３１は、本実施形態に係る半導体装置１０１５を示す模式的断面図である。図３１において、図１乃至３０と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a fifteenth embodiment of the present invention is described. FIG. 31 is a schematic cross-sectional view showing a semiconductor device 1015 according to this embodiment. In FIG. 31, the same components as those in FIGS. 1 to 30 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１４実施形態では、基体１０の半導体素子２０が実装されている面が露出しているのに対し、本実施形態においては、図３１に示すように、基体１０の半導体素子２０が実装されている面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われている点が異なり、それ以外は第１４実施形態と同様の構造を有している。   In the above-described fourteenth embodiment, the surface on which the semiconductor element 20 of the base 10 is mounted is exposed, whereas in this embodiment, the semiconductor element 20 of the base 10 is mounted as shown in FIG. The surface is covered with the resin mold 17 so that only the upper surface of the metal post 11 is exposed. Otherwise, the structure is the same as that of the fourteenth embodiment.

樹脂モールド１７は、エポキシ系の材料にシリカフィラーを混ぜた材料からなり、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法により形成することができる。   The resin mold 17 is made of a material in which a silica filler is mixed with an epoxy material, and can be formed by a transfer molding method using a mold, a compression molding method, or a printing method.

次に、本実施形態に係る半導体装置１０１５の製造方法について説明する。本実施形態に係る半導体装置１０１５は、図２８に示す第１４実施形態に係る半導体装置１０１４において、金属ポスト１１を有し、半導体素子２０が実装された面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等を、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法等によって金属ポスト１１上面が完全に埋没するように供給する。そして、樹脂モールド１７の表面から金属ポスト１１上面が露出するまで研磨等を行う。これにより、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上にあり、平坦化された本実施形態に係る半導体装置１０１５を得ることができる。   Next, a method for manufacturing the semiconductor device 1015 according to this embodiment will be described. A semiconductor device 1015 according to the present embodiment is the same as the semiconductor device 1014 according to the fourteenth embodiment shown in FIG. 28, and has a metal post 11 and a silica filler as an epoxy-based material on the surface on which the semiconductor element 20 is mounted. A material such as a mixture is supplied by a transfer molding method using a mold, a compression molding method, a printing method, or the like so that the upper surface of the metal post 11 is completely buried. Then, polishing or the like is performed until the upper surface of the metal post 11 is exposed from the surface of the resin mold 17. Thereby, the upper surface of the metal post 11 and the surface of the resin mold 17 are on the same plane, and the planarized semiconductor device 1015 according to this embodiment can be obtained.

本実施形態に係る半導体装置１０１５は、上述の第１４実施形態に係る半導体装置１０１４と同様の動作及び効果に加え、金属ポスト１１及び半導体素子２０が樹脂モールド１７で覆われているため、金属ポスト１１及び半導体素子２０を保護することができる。また、樹脂モールド１７を設けることで半導体装置全体の剛性を高めることができ、半導体装置１０１５の信頼性が向上する。また、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上にあり、平坦化されているため、金属ポスト１１上面を他の配線基板又は半導体装置等に接続する場合、接続が容易になる。   The semiconductor device 1015 according to the present embodiment has the same operations and effects as those of the semiconductor device 1014 according to the fourteenth embodiment described above, and the metal post 11 and the semiconductor element 20 are covered with the resin mold 17. 11 and the semiconductor element 20 can be protected. Further, by providing the resin mold 17, the rigidity of the entire semiconductor device can be increased, and the reliability of the semiconductor device 1015 is improved. Further, since the upper surface of the metal post 11 and the surface of the resin mold 17 are on the same plane and are flattened, the connection is facilitated when the upper surface of the metal post 11 is connected to another wiring board or a semiconductor device. .

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に、半導体素子２０が実装され、この面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われた構造例について説明したが、これに限定されず、第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８又は第９実施形態に係る配線基板１０９の金属ポストを有する面に、半導体素子２０が実装され、この面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the semiconductor element 20 is mounted on the surface having the metal post 11 of the wiring substrate 101 according to the first embodiment, and this surface is formed by the resin mold 17 so that only the upper surface of the metal post 11 is exposed. Although the covered structure example has been described, the present invention is not limited to this. The wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, and the eighth embodiment. The semiconductor element 20 is mounted on the surface having the metal post of the wiring substrate 108 according to the ninth embodiment or the wiring substrate 109 according to the ninth embodiment, and this surface is covered with the resin mold 17 so that only the upper surface of the metal post 11 is exposed. It may be broken. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this, and a plurality of semiconductor elements 20 are mounted on the surface of the wiring board having the metal posts 11. May be.

また、本実施形態においては、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子２０と基体１０との接続形態がワイヤーボンディングによる接続であってもよい。   Further, in the present embodiment, the connection form between the semiconductor element 20 and the base body 10 is described by flip chip connection via the solder balls 19, but the present invention is not limited to this, and the connection between the semiconductor element 20 and the base body 10 is described. The connection form may be a connection by wire bonding.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

基体１０、半導体素子２０及び半田ボール１９の隙間に注入するアンダーフィル樹脂２１と樹脂モールド１７は同一の材料からなるものを使用することもできる。このとき、アンダーフィル樹脂２１を基体１０、半導体素子２０及び半田ボール１９の隙間に注入する工程と、樹脂モールド１７を形成する工程を同時に行うこともできる。   The underfill resin 21 and the resin mold 17 injected into the gaps between the base 10, the semiconductor element 20, and the solder ball 19 can be made of the same material. At this time, the step of injecting the underfill resin 21 into the gap between the base 10, the semiconductor element 20 and the solder ball 19 and the step of forming the resin mold 17 can be performed simultaneously.

次に、本発明の第１６実施形態について説明する。図３２は、本実施形態に係る半導体装置１０１６を示す模式的断面図である。図３２において、図１乃至３１と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a sixteenth embodiment of the present invention will be described. FIG. 32 is a schematic cross-sectional view showing a semiconductor device 1016 according to this embodiment. 32, the same components as those in FIGS. 1 to 31 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１５実施形態に係る半導体装置１０１５は、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上に位置しているのに対し、本実施形態においては、図３０に示すように、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも内側に位置している点が第１５実施形態と異なり、それ以外は第１５実施形態と同様の構造を有している。   In the semiconductor device 1015 according to the fifteenth embodiment described above, the upper surface of the metal post 11 and the surface of the resin mold 17 are located on the same plane. In the present embodiment, as shown in FIG. It differs from the fifteenth embodiment in that the upper surface of the metal post 11 is located on the inner side of the same surface as the surface of the resin mold 17, and other than that, it has the same structure as the fifteenth embodiment.

次に、本実施形態に係る半導体装置１０１６の製造方法について説明する。本実施形態に係る半導体装置１０１６は、上述の第１５実施形態に係る半導体装置１０１５に対し、金属ポスト１１上面を、所望の深さだけ樹脂モールド１７の表面よりも内側に位置するようにウェットエッチング又はドライエッチングによってエッチングを行うことによって得られる。   Next, a method for manufacturing the semiconductor device 1016 according to the present embodiment will be described. The semiconductor device 1016 according to this embodiment is wet-etched with respect to the semiconductor device 1015 according to the fifteenth embodiment so that the upper surface of the metal post 11 is positioned inside the surface of the resin mold 17 by a desired depth. Alternatively, it is obtained by performing etching by dry etching.

本実施形態に係る半導体装置１０１６は、上述の第１４実施形態に係る半導体装置１０１４と同様の動作及び効果に加え、金属ポスト１１及び半導体素子２０が樹脂モールド１７で覆われているため、金属ポスト１１及び半導体素子２０を保護することができる。また、樹脂モールド１７を設けることで半導体装置全体の剛性を高めることができ、半導体装置１０１６の信頼性が向上する。また、金属ポスト１１下面が樹脂モールド１７の表面と同一面よりも内側に窪んで位置していることにより、金属ポスト１１上面に半田ボール等を形成する際に、樹脂モールド１７がレジストとして機能し、この窪んでいる部分のみに半田ボール等を形成することができるため、別途半田ボール形成のためのレジストパターンを設ける必要がない。このため、工程数を削減することができ、低コストで製造することができる。   The semiconductor device 1016 according to the present embodiment has the same operations and effects as those of the semiconductor device 1014 according to the fourteenth embodiment described above, and the metal post 11 and the semiconductor element 20 are covered with the resin mold 17. 11 and the semiconductor element 20 can be protected. Further, by providing the resin mold 17, the rigidity of the entire semiconductor device can be increased, and the reliability of the semiconductor device 1016 is improved. In addition, since the lower surface of the metal post 11 is recessed inward from the same surface as the surface of the resin mold 17, the resin mold 17 functions as a resist when forming solder balls or the like on the upper surface of the metal post 11. Since a solder ball or the like can be formed only in the recessed portion, it is not necessary to provide a resist pattern for forming the solder ball separately. For this reason, the number of processes can be reduced, and it can manufacture at low cost.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に、半導体素子２０が実装され、この面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われた構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８又は第９実施形態に係る配線基板１０９の金属ポストを有する面に、半導体素子２０が実装され、この面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the semiconductor element 20 is mounted on the surface having the metal post 11 of the wiring substrate 101 according to the first embodiment, and this surface is formed by the resin mold 17 so that only the upper surface of the metal post 11 is exposed. Although the covered structure example has been described, the present invention is not limited to this. The wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, and the eighth. The semiconductor element 20 is mounted on the surface of the wiring substrate 108 according to the embodiment or the wiring substrate 109 according to the ninth embodiment having the metal post, and the resin mold 17 is such that only the upper surface of the metal post 11 is exposed on this surface. It may be covered with. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this, and a plurality of semiconductor elements 20 are mounted on the surface of the wiring board having the metal posts 11. May be.

また、本実施形態においては、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子２０と基体１０との接続形態がワイヤーボンディングによる接続であってもよい。   Further, in the present embodiment, the connection form between the semiconductor element 20 and the base body 10 is described by flip chip connection via the solder balls 19, but the present invention is not limited to this, and the connection between the semiconductor element 20 and the base body 10 is described. The connection form may be a connection by wire bonding.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

基体１０、半導体素子２０及び半田ボール１９の隙間に注入するアンダーフィル樹脂２１と樹脂モールド１７は同一の材料からなるものを使用することもできる。このとき、アンダーフィル樹脂２１を基体１０、半導体素子２０及び半田ボール１９の隙間に注入する工程と、樹脂モールド１７を形成する工程を同時に行うこともできる。   The underfill resin 21 and the resin mold 17 injected into the gaps between the base 10, the semiconductor element 20, and the solder ball 19 can be made of the same material. At this time, the step of injecting the underfill resin 21 into the gap between the base 10, the semiconductor element 20 and the solder ball 19 and the step of forming the resin mold 17 can be performed simultaneously.

次に、本発明の第１７実施形態について説明する。図３３は、本実施形態に係る半導体装置１０１７を示す模式的断面図である。図３３において、図１乃至３２と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a seventeenth embodiment of the present invention is described. FIG. 33 is a schematic cross-sectional view showing a semiconductor device 1017 according to this embodiment. 33, the same components as those in FIGS. 1 to 32 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１５実施形態に係る半導体装置１０１５は、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上に位置しているのに対し、本実施形態においては、図３３に示すように、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも外側に突出している点が第１５実施形態と異なり、それ以外は第１５実施形態と同様の構造を有している。   In the semiconductor device 1015 according to the fifteenth embodiment described above, the upper surface of the metal post 11 and the surface of the resin mold 17 are located on the same plane. In the present embodiment, as shown in FIG. It differs from the fifteenth embodiment in that the upper surface of the metal post 11 protrudes outside the same surface as the surface of the resin mold 17, and the other structure is the same as that of the fifteenth embodiment.

次に、本実施形態に係る半導体装置１０１７の製造方法について説明する。本実施形態に係る半導体装置１０１７は、上述の第１４実施形態に係る半導体装置１０１４の金属ポスト１１が設けられている面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等を、トランスファーモールディング法、圧縮形成モールド法又は印刷法等によって供給する際に、金属ポスト１１上面を埋没させないよう供給することによって得られる。   Next, a method for manufacturing the semiconductor device 1017 according to this embodiment will be described. In the semiconductor device 1017 according to the present embodiment, a material obtained by mixing a silica filler with an epoxy-based material or the like on the surface on which the metal post 11 of the semiconductor device 1014 according to the fourteenth embodiment is provided. It is obtained by supplying the metal post 11 so that the upper surface of the metal post 11 is not buried when it is supplied by a method, a compression molding method or a printing method.

本実施形態に係る半導体装置１０１７は、上述の第１４実施形態に係る半導体装置１０１４と同様の動作及び効果に加え、金属ポスト１１及び半導体素子２０が樹脂モールド１７で覆われているため、金属ポスト１１及び半導体素子２０を保護することができる。また、樹脂モールド１７を設けることで半導体装置全体の剛性を高めることができ、半導体装置１０１７の信頼性が向上する。また、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも突出していることにより、金属ポスト１１上面に半導体装置等を搭載する際の狭ピッチ化に対応することができる。   The semiconductor device 1017 according to the present embodiment has the same operations and effects as the semiconductor device 1014 according to the fourteenth embodiment described above, and the metal post 11 and the semiconductor element 20 are covered with the resin mold 17. 11 and the semiconductor element 20 can be protected. Further, by providing the resin mold 17, the rigidity of the entire semiconductor device can be increased, and the reliability of the semiconductor device 1017 is improved. Further, since the upper surface of the metal post 11 protrudes from the same surface as the surface of the resin mold 17, it is possible to cope with a narrow pitch when a semiconductor device or the like is mounted on the upper surface of the metal post 11.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面に、半導体素子２０が実装され、この面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われた構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８又は第９実施形態に係る配線基板１０９の金属ポストを有する面に、半導体素子２０が実装され、この面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the semiconductor element 20 is mounted on the surface having the metal post 11 of the wiring substrate 101 according to the first embodiment, and this surface is formed by the resin mold 17 so that only the upper surface of the metal post 11 is exposed. Although the covered structure example has been described, the present invention is not limited to this. The wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, and the eighth. The semiconductor element 20 is mounted on the surface of the wiring substrate 108 according to the embodiment or the wiring substrate 109 according to the ninth embodiment having the metal post, and the resin mold 17 is such that only the upper surface of the metal post 11 is exposed on this surface. It may be covered with. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this, and a plurality of semiconductor elements 20 are mounted on the surface of the wiring board having the metal posts 11. May be.

また、本実施形態においては、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子２０と基体１０との接続形態がワイヤーボンディングによる接続であってもよい。   Further, in the present embodiment, the connection form between the semiconductor element 20 and the base body 10 is described by flip chip connection via the solder balls 19, but the present invention is not limited to this, and the connection between the semiconductor element 20 and the base body 10 is described. The connection form may be a connection by wire bonding.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

基体１０、半導体素子２０及び半田ボール１９の隙間に注入するアンダーフィル樹脂２１と樹脂モールド１７は同一の材料からなるものを使用することもできる。このとき、アンダーフィル樹脂２１を基体１０、半導体素子２０及び半田ボール１９の隙間に注入する工程と、樹脂モールド１７を形成する工程を同時に行うこともできる。   The underfill resin 21 and the resin mold 17 injected into the gaps between the base 10, the semiconductor element 20, and the solder ball 19 can be made of the same material. At this time, the step of injecting the underfill resin 21 into the gap between the base 10, the semiconductor element 20 and the solder ball 19 and the step of forming the resin mold 17 can be performed simultaneously.

次に、本発明の第１８実施形態について説明する。図３４は、本実施形態に係る半導体装置１０１８を示す模式的断面図である。図３４において、図１乃至３３と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, an eighteenth embodiment of the present invention will be described. FIG. 34 is a schematic cross-sectional view showing a semiconductor device 1018 according to this embodiment. 34, the same components as those in FIGS. 1 to 33 are denoted by the same reference numerals, and detailed description thereof is omitted.

図３４に示すように、本実施形態に係る半導体装置１０１８は、図１（ａ）に示す上述の第１実施形態の配線基板１０１の金属ポスト１１を有する面及びこの反対側の面の両面に、半導体素子２０が半田ボール１９を介してフリップチップ接続され、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている。これにより、本実施形態に係る半導体装置１０１８が構成されている。   As shown in FIG. 34, the semiconductor device 1018 according to the present embodiment is formed on both the surface having the metal post 11 and the opposite surface of the wiring substrate 101 of the first embodiment shown in FIG. The semiconductor element 20 is flip-chip connected via the solder ball 19, and an underfill resin 21 is injected into the gap between the base 10, the semiconductor element 20 and the solder ball 19. Thereby, the semiconductor device 1018 according to the present embodiment is configured.

半田ボール１９は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。   The solder ball 19 is a minute ball made of a solder material, which is formed by a plating method, a ball transfer method, a printing method, or the like, and a solder material made of a eutectic solder of tin or a lead-free solder material is used. be able to. The underfill resin 21 reduces the difference in coefficient of thermal expansion between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. A silica filler or the like is added to the epoxy material or the like. Any material can be used.

本実施形態に係る半導体装置１０１８は、上述の第１実施形態に係る配線基板１０１の金属ポスト１１を有する面及びこの反対側の面の両面に、半導体素子２０が実装されているため、上述の第１実施形態に係る配線基板１０１と同様の動作及び効果を有している。   Since the semiconductor device 1018 according to the present embodiment has the semiconductor elements 20 mounted on both the surface having the metal post 11 and the opposite surface of the wiring substrate 101 according to the first embodiment, The operation and effect are the same as those of the wiring substrate 101 according to the first embodiment.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面及びこの反対側の面の両面に、半導体素子２０が実装された構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８、第９実施形態に係る配線基板１０９又は第１０実施形態に係る配線基板１１０の金属ポストを有する面及びこの反対側の面の両面に、半導体素子２０が実装されていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面及びこの反対側の面の両面に、複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the structure example in which the semiconductor element 20 is mounted on both the surface having the metal post 11 and the opposite surface of the wiring substrate 101 according to the first embodiment has been described. However, the present invention is not limited to this. The wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, the wiring board 108 according to the eighth embodiment, and the ninth embodiment. The semiconductor element 20 may be mounted on both the surface of the wiring substrate 109 or the wiring substrate 110 according to the tenth embodiment having the metal post and the opposite surface. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this, and a plurality of semiconductor elements 20 are provided on both the surface having the metal post 11 and the opposite surface of the wiring board. One semiconductor element 20 may be mounted.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

次に、本発明の第１９実施形態について説明する。図３５は、本実施形態に係る半導体装置１０１９を示す模式的断面図である。図３５において、図１乃至３４と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a nineteenth embodiment of the present invention is described. FIG. 35 is a schematic cross-sectional view showing a semiconductor device 1019 according to this embodiment. 35, the same components as those in FIGS. 1 to 34 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１８実施形態では、基体１０の半導体素子２０が実装されている面が両面とも露出しているのに対し、本実施形態においては、図３５に示すように、基体１０の金属ポスト１１が設けられている面と反対側の面が樹脂モールド１７によって覆われている点が異なり、それ以外は第１８実施形態と同様の構造を有している。   In the above-described eighteenth embodiment, both surfaces of the base 10 on which the semiconductor elements 20 are mounted are exposed, whereas in the present embodiment, as shown in FIG. The surface opposite to the surface on which is provided is different in that the surface is covered with the resin mold 17, and the other structure is the same as that of the eighteenth embodiment.

半田ボール１９は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。   The solder ball 19 is a minute ball made of a solder material, which is formed by a plating method, a ball transfer method, a printing method, or the like, and a solder material made of a eutectic solder of tin or a lead-free solder material is used. be able to. The underfill resin 21 reduces the difference in coefficient of thermal expansion between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. A silica filler or the like is added to the epoxy material or the like. Any material can be used.

本実施形態に係る半導体装置１０１９は、上述の第１８実施形態に係る半導体装置１０１８と同様の動作及び効果に加え、基体１０の金属ポスト１１が設けられている面と反対側の面が樹脂モールド１７によって覆われているため、この面に実装されている半導体素子２０を外部からの衝撃等から保護することができる。また、樹脂モールド１７を設けることによって、半導体装置全体の剛性を高くすることができ、半導体装置１０１９の信頼性が向上する。   In the semiconductor device 1019 according to this embodiment, in addition to the operation and effect similar to those of the semiconductor device 1018 according to the eighteenth embodiment described above, the surface of the base 10 opposite to the surface on which the metal post 11 is provided is a resin mold. Therefore, the semiconductor element 20 mounted on this surface can be protected from external impact or the like. Further, by providing the resin mold 17, the rigidity of the entire semiconductor device can be increased, and the reliability of the semiconductor device 1019 is improved.

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面及びこの反対側の面の両面に、半導体素子２０が実装され、金属ポスト１１を有する面と反対側の面が樹脂モールド１７で覆われた構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８、第９実施形態に係る配線基板１０９又は第１０実施形態に係る配線基板１１０の金属ポストを有する面及びこの反対側の面の両面に、半導体素子２０が実装され、金属ポスト１１を有する面と反対側の面が樹脂モールド１７で覆われていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面及びこの反対側の面の両面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the semiconductor element 20 is mounted on both the surface having the metal post 11 and the opposite surface of the wiring board 101 according to the first embodiment, and the surface opposite to the surface having the metal post 11. However, the present invention is not limited to this, and the wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, and the wiring according to the fourth embodiment are described. Semiconductor elements on both the substrate 104, the wiring substrate 108 according to the eighth embodiment, the wiring substrate 109 according to the ninth embodiment, or the surface having the metal posts of the wiring substrate 110 according to the tenth embodiment and the opposite surface. 20 is mounted, and the surface opposite to the surface having the metal post 11 may be covered with the resin mold 17. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this. A plurality of semiconductor elements 20 are provided on both the surface having the metal post 11 and the opposite surface of the wiring board. The semiconductor element 20 may be mounted.

また、本実施形態においては、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子２０と基体１０との接続形態がワイヤーボンディングによる接続であってもよい。   Further, in the present embodiment, the connection form between the semiconductor element 20 and the base body 10 is described by flip chip connection via the solder balls 19, but the present invention is not limited to this, and the connection between the semiconductor element 20 and the base body 10 is described. The connection form may be a connection by wire bonding.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

基体１０、半導体素子２０及び半田ボール１９の隙間に注入するアンダーフィル樹脂２１と樹脂モールド１７は同一の材料からなるものを使用することもできる。このとき、アンダーフィル樹脂２１を基体１０、半導体素子２０及び半田ボール１９の隙間に注入する工程と、樹脂モールド１７を形成する工程を同時に行うこともできる。   The underfill resin 21 and the resin mold 17 injected into the gaps between the base 10, the semiconductor element 20, and the solder ball 19 can be made of the same material. At this time, the step of injecting the underfill resin 21 into the gap between the base 10, the semiconductor element 20 and the solder ball 19 and the step of forming the resin mold 17 can be performed simultaneously.

次に、本発明の第２０実施形態について説明する。図３６は、本実施形態に係る半導体装置１０２０を示す模式的断面図である。図３６において、図１乃至３５と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a twentieth embodiment of the present invention will be described. FIG. 36 is a schematic cross-sectional view showing a semiconductor device 1020 according to this embodiment. 36, the same components as those in FIGS. 1 to 35 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１８実施形態では、基体１０の半導体素子２０が実装されている面が両面とも露出しているのに対し、本実施形態においては、図３６に示すように、基体１０の金属ポスト１１が設けられている面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われている点が異なり、それ以外は第１８実施形態と同様の構造を有している。   In the above-described eighteenth embodiment, both surfaces of the base 10 on which the semiconductor elements 20 are mounted are exposed. In the present embodiment, as shown in FIG. The surface provided with is different from that of the metal post 11 in that it is covered with the resin mold 17 so that only the upper surface of the metal post 11 is exposed.

半田ボール１９は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。   The solder ball 19 is a minute ball made of a solder material, which is formed by a plating method, a ball transfer method, a printing method, or the like, and a solder material made of a eutectic solder of tin or a lead-free solder material is used. be able to. The underfill resin 21 reduces the difference in coefficient of thermal expansion between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. A silica filler or the like is added to the epoxy material or the like. Any material can be used.

本実施形態に係る半導体装置１０２０は、上述の第１８実施形態に係る半導体装置１０１８と同様の動作及び効果に加え、基体１０の金属ポスト１１が設けられている面が樹脂モールド１７によって覆われているため、この面に実装されている半導体素子２０を外部からの衝撃等から保護することができる。また、樹脂モールド１７を設けることによって、半導体装置全体の剛性を高くすることができ、半導体装置１０２０の信頼性が向上する。また、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上にあり、平坦化されているため、金属ポスト１１上面を他の配線基板又は半導体装置等に接続する場合、接続が容易になる。   In the semiconductor device 1020 according to the present embodiment, in addition to the same operation and effect as the semiconductor device 1018 according to the eighteenth embodiment described above, the surface of the base 10 on which the metal post 11 is provided is covered with the resin mold 17. Therefore, the semiconductor element 20 mounted on this surface can be protected from external impacts and the like. Further, by providing the resin mold 17, the rigidity of the entire semiconductor device can be increased, and the reliability of the semiconductor device 1020 is improved. Further, since the upper surface of the metal post 11 and the surface of the resin mold 17 are on the same plane and are flattened, the connection is facilitated when the upper surface of the metal post 11 is connected to another wiring board or a semiconductor device. .

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面及びこの反対側の面の両面に、半導体素子２０が実装され、金属ポスト１１を有する面が樹脂モールド１７で覆われた構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８又は第９実施形態に係る配線基板１０９の金属ポストを有する面及びこの反対側の面の両面に、半導体素子２０が実装され、金属ポスト１１を有する面が樹脂モールド１７で覆われていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面及びこの反対側の面の両面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the semiconductor element 20 is mounted on both the surface having the metal post 11 and the opposite surface of the wiring board 101 according to the first embodiment, and the surface having the metal post 11 is the resin mold 17. Although the covered structure example has been described, the present invention is not limited to this. The wiring board 102 according to the second embodiment, the wiring board 103 according to the third embodiment, the wiring board 104 according to the fourth embodiment, and the eighth. The semiconductor element 20 is mounted on both surfaces of the wiring board 108 according to the embodiment or the wiring board 109 according to the ninth embodiment and the opposite surface, and the surface having the metal post 11 is the resin mold 17. It may be covered with. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this. A plurality of semiconductor elements 20 are provided on both the surface having the metal post 11 and the opposite surface of the wiring board. The semiconductor element 20 may be mounted.

また、本実施形態においては、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子２０と基体１０との接続形態がワイヤーボンディングによる接続であってもよい。   Further, in the present embodiment, the connection form between the semiconductor element 20 and the base body 10 is described by flip chip connection via the solder balls 19, but the present invention is not limited to this, and the connection between the semiconductor element 20 and the base body 10 is described. The connection form may be a connection by wire bonding.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

基体１０、半導体素子２０及び半田ボール１９の隙間に注入するアンダーフィル樹脂２１と樹脂モールド１７は同一の材料からなるものを使用することもできる。このとき、アンダーフィル樹脂２１を基体１０、半導体素子２０及び半田ボール１９の隙間に注入する工程と、樹脂モールド１７を形成する工程を同時に行うこともできる。   The underfill resin 21 and the resin mold 17 injected into the gaps between the base 10, the semiconductor element 20, and the solder ball 19 can be made of the same material. At this time, the step of injecting the underfill resin 21 into the gap between the base 10, the semiconductor element 20 and the solder ball 19 and the step of forming the resin mold 17 can be performed simultaneously.

更に、本実施形態においては、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上に位置している例について説明したが、これに限定されず、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも内側に窪んで位置していてもよい。この場合、金属ポスト１１上面を他の配線基板又は半導体装置等に接続する場合に接続が容易になる効果の代わりに、金属ポスト１１上面に半田ボール等を形成する際に、樹脂モールド１７がレジストとして機能し、この窪んでいる部分のみに半田ボール等を形成することができるため、別途半田ボール形成のためのレジストパターンを設ける必要がないため、工程数を削減することができ、低コストで製造することができるという効果を有する。また、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも外側に突出していてもよく、この場合、金属ポスト１１上面を他の配線基板又は半導体装置等に接続する場合に接続が容易になる効果の代わりに、金属ポスト１１上面に半導体装置等を搭載する際の狭ピッチ化に対応することができるという効果を有する。   Furthermore, in the present embodiment, the example in which the upper surface of the metal post 11 and the surface of the resin mold 17 are located on the same plane has been described. However, the present invention is not limited to this, and the upper surface of the metal post 11 is the surface of the resin mold 17. And may be located inwardly of the same plane. In this case, instead of the effect of facilitating the connection when the upper surface of the metal post 11 is connected to another wiring board or a semiconductor device, the resin mold 17 is resisted when forming solder balls or the like on the upper surface of the metal post 11. Since it is possible to form a solder ball or the like only in the recessed portion, it is not necessary to provide a resist pattern for forming the solder ball separately, so the number of steps can be reduced and the cost can be reduced. It has the effect that it can be manufactured. Further, the upper surface of the metal post 11 may protrude outward from the same surface as the surface of the resin mold 17, and in this case, the connection is facilitated when the upper surface of the metal post 11 is connected to another wiring board or a semiconductor device. Instead of this effect, it is possible to cope with a narrow pitch when a semiconductor device or the like is mounted on the upper surface of the metal post 11.

次に、本発明の第２１実施形態について説明する。図３７は、本実施形態に係る半導体装置１０２１を示す模式的断面図である。図３７において、図１乃至３６と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a twenty-first embodiment of the present invention will be described. FIG. 37 is a schematic cross-sectional view showing a semiconductor device 1021 according to this embodiment. 37, the same components as those in FIGS. 1 to 36 are denoted by the same reference numerals, and detailed description thereof is omitted.

上述の第１８実施形態では、基体１０の半導体素子２０が実装されている面が両面とも露出しているのに対し、本実施形態においては、図３７に示すように、基体１０の金属ポスト１１が設けられている面が、金属ポスト１１の上面のみが露出するように樹脂モールド１７によって覆われ、基体１０の金属ポスト１１が設けられている面の反対側の面においても樹脂モールド１７によって覆われている点が異なり、それ以外は第１８実施形態と同様の構造を有している。   In the eighteenth embodiment described above, both surfaces of the base 10 on which the semiconductor elements 20 are mounted are exposed, whereas in the present embodiment, as shown in FIG. The surface on which the metal post 11 is provided is covered with the resin mold 17 so that only the upper surface of the metal post 11 is exposed, and the surface opposite to the surface on which the metal post 11 is provided on the base 10 is also covered with the resin mold 17. Otherwise, it has the same structure as the eighteenth embodiment.

半田ボール１９は、半田材料からなる微小ボールで、めっき法、ボール転写又は印刷法等により形成され、また、半田材料としては錫の共晶半田又は鉛フリーの半田材料等からなるものを使用することができる。また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであり、エポキシ材料等にシリカフィラー等が添加された材料からなるものを使用することができる。   The solder ball 19 is a minute ball made of a solder material, which is formed by a plating method, a ball transfer method, a printing method, or the like, and a solder material made of a eutectic solder of tin or a lead-free solder material is used. be able to. The underfill resin 21 reduces the difference in coefficient of thermal expansion between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. A silica filler or the like is added to the epoxy material or the like. Any material can be used.

本実施形態に係る半導体装置１０２１は、上述の第１８実施形態に係る半導体装置１０１８と同様の動作及び効果に加え、基体１０の金属ポスト１１が設けられている面及びこの反対側の面の両面が樹脂モールド１７によって覆われているため、基体１０の両面に実装されている半導体素子２０を外部からの衝撃等から保護することができる。また、樹脂モールド１７を設けることによって、半導体装置全体の剛性を高くすることができ、半導体装置１０２１の信頼性が向上する。また、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上にあり、平坦化されているため、金属ポスト１１上面を他の配線基板又は半導体装置等に接続する場合、接続が容易になる。   The semiconductor device 1021 according to this embodiment has the same operation and effect as the semiconductor device 1018 according to the eighteenth embodiment described above, and both the surface of the base 10 on which the metal post 11 is provided and the opposite surface. Is covered with the resin mold 17, it is possible to protect the semiconductor elements 20 mounted on both surfaces of the substrate 10 from external impacts and the like. Further, by providing the resin mold 17, the rigidity of the entire semiconductor device can be increased, and the reliability of the semiconductor device 1021 is improved. Further, since the upper surface of the metal post 11 and the surface of the resin mold 17 are on the same plane and are flattened, the connection is facilitated when the upper surface of the metal post 11 is connected to another wiring board or a semiconductor device. .

本実施形態においては、第１実施形態に係る配線基板１０１の金属ポスト１１を有する面及びこの反対側の面の両面に、半導体素子２０が実装され、金属ポスト１１を有する面及びこの反対側の面の両面が樹脂モールド１７で覆われた構造例について説明したが、これに限定されず、上述の第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４、第８実施形態に係る配線基板１０８又は第９実施形態に係る配線基板１０９の金属ポストを有する面及びこの反対側の面の両面に、半導体素子２０が実装され、金属ポスト１１を有する面及びこの反対側の面の両面が樹脂モールド１７で覆われていてもよい。また、本実施形態においては、１個の半導体素子２０が実装された例を説明したが、これに限定されず、配線基板の金属ポスト１１を有する面及びこの反対側の面の両面に複数個の半導体素子２０が搭載されていてもよい。   In the present embodiment, the semiconductor element 20 is mounted on both the surface having the metal post 11 and the opposite surface of the wiring board 101 according to the first embodiment, and the surface having the metal post 11 and the opposite surface thereof. Although the structure example in which both surfaces of the surface are covered with the resin mold 17 has been described, the present invention is not limited to this, and the wiring substrate 102 according to the second embodiment, the wiring substrate 103 according to the third embodiment, and the fourth embodiment are described. The semiconductor element 20 is mounted on both surfaces of the wiring board 104 according to the eighth embodiment, the wiring board 108 according to the eighth embodiment, or the wiring board 109 according to the ninth embodiment having the metal post and the opposite surface. 11 and the opposite surface may be covered with a resin mold 17. In the present embodiment, an example in which one semiconductor element 20 is mounted has been described. However, the present invention is not limited to this. A plurality of semiconductor elements 20 are provided on both the surface having the metal post 11 and the opposite surface of the wiring board. The semiconductor element 20 may be mounted.

また、本実施形態においては、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子２０と基体１０との接続形態がワイヤーボンディングによる接続であってもよい。   Further, in the present embodiment, the connection form between the semiconductor element 20 and the base body 10 is described by flip chip connection via the solder balls 19, but the present invention is not limited to this, and the connection between the semiconductor element 20 and the base body 10 is described. The connection form may be a connection by wire bonding.

また、アンダーフィル樹脂２１は、半導体素子２０と半田ボール１９との熱膨張率差を小さくし、半田ボール１９が破壊することを防止するものであるため、半田ボール１９が高い信頼性を確保できる強度を有していれば、必ずしも基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている必要はない。   The underfill resin 21 reduces the difference in thermal expansion coefficient between the semiconductor element 20 and the solder ball 19 and prevents the solder ball 19 from being destroyed. Therefore, the solder ball 19 can ensure high reliability. As long as it has strength, the underfill resin 21 does not necessarily have to be injected into the gap between the substrate 10, the semiconductor element 20, and the solder ball 19.

基体１０、半導体素子２０及び半田ボール１９の隙間に注入するアンダーフィル樹脂２１と樹脂モールド１７は同一の材料からなるものを使用することもできる。このとき、アンダーフィル樹脂２１を基体１０、半導体素子２０及び半田ボール１９の隙間に注入する工程と、樹脂モールド１７を形成する工程を同時に行うこともできる。   The underfill resin 21 and the resin mold 17 injected into the gaps between the base 10, the semiconductor element 20, and the solder ball 19 can be made of the same material. At this time, the step of injecting the underfill resin 21 into the gap between the base 10, the semiconductor element 20 and the solder ball 19 and the step of forming the resin mold 17 can be performed simultaneously.

更に、本実施形態においては、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上に位置している例について説明したが、これに限定されず、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも内側に窪んで位置していてもよい。この場合、金属ポスト１１上面を他の配線基板又は半導体装置等に接続する場合に接続が容易になる効果の代わりに、金属ポスト１１上面に半田ボール等を形成する際に、樹脂モールド１７がレジストとして機能し、この窪んでいる部分のみに半田ボール等を形成することができるため、別途半田ボール形成のためのレジストパターンを設ける必要がないため、工程数を削減することができ、低コストで製造することができるという効果を有する。また、金属ポスト１１上面が樹脂モールド１７の表面と同一面よりも外側に突出していてもよく、この場合、金属ポスト１１上面を他の配線基板又は半導体装置等に接続する場合に接続が容易になる効果の代わりに、金属ポスト１１上面に半導体装置等を搭載する際の狭ピッチ化に対応することができるという効果を有する。   Furthermore, in the present embodiment, the example in which the upper surface of the metal post 11 and the surface of the resin mold 17 are located on the same plane has been described. However, the present invention is not limited to this, and the upper surface of the metal post 11 is the surface of the resin mold 17. And may be located inwardly of the same plane. In this case, instead of the effect of facilitating the connection when the upper surface of the metal post 11 is connected to another wiring board or a semiconductor device, the resin mold 17 is resisted when forming solder balls or the like on the upper surface of the metal post 11. Since it is possible to form a solder ball or the like only in the recessed portion, it is not necessary to provide a resist pattern for forming the solder ball separately, so the number of steps can be reduced and the cost can be reduced. It has the effect that it can be manufactured. Further, the upper surface of the metal post 11 may protrude outward from the same surface as the surface of the resin mold 17, and in this case, the connection is facilitated when the upper surface of the metal post 11 is connected to another wiring board or a semiconductor device. Instead of this effect, it is possible to cope with a narrow pitch when a semiconductor device or the like is mounted on the upper surface of the metal post 11.

次に、本発明の第２２実施形態について説明する。図３８は、本実施形態に係る半導体装置モジュール１０２２を示す模式的断面図、図３９（ａ）及び（ｂ）は、本実施形態に係る半導体装置モジュール１０２２の製造方法の一例を工程順に示す模式的断面図である。図３８及び３９において、図１乃至３７と同一構成物には同一符号を付して、その詳細な説明は省略する。   Next, a twenty-second embodiment of the present invention is described. FIG. 38 is a schematic cross-sectional view showing the semiconductor device module 1022 according to this embodiment, and FIGS. 39A and 39B are schematic views showing an example of a manufacturing method of the semiconductor device module 1022 according to this embodiment in the order of steps. FIG. 38 and 39, the same components as those in FIGS. 1 to 37 are denoted by the same reference numerals, and detailed description thereof is omitted.

本実施形態に係る半導体装置モジュール１０２２は、図３８に示すように、絶縁層１２の裏面上に形成された下層配線１３と絶縁層１２の表面に、表面を露出して形成された上層配線１４とが形成され、下層配線１３上にはソルダーレジスト１６が設けられ、ソルダーレジスト１６の開口部において下層配線１３に接合材料３１が設けられている。そして、この接合材料３１が設けられた下層配線１３と、この下層配線１３に対応する位置に形成された上層配線１４とがビア１５によって接続され、この上層配線１４上には、側面に１個の凸部が形成された金属ポスト１１が接続されている。また、表面を露出して形成された上層配線１４には、半導体素子２０が半田ボール１９を介してフリップチップ接続され、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている。そして、上層配線１４及び半導体素子２０の上から絶縁層１２の全面に樹脂モールド１７が形成され、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上に位置している。ここで、下層配線１３、上層配線１４及びビア１５を配線層２６とする。   As shown in FIG. 38, the semiconductor device module 1022 according to the present embodiment has a lower layer wiring 13 formed on the back surface of the insulating layer 12 and an upper layer wiring 14 formed by exposing the surface of the insulating layer 12. The solder resist 16 is provided on the lower layer wiring 13, and the bonding material 31 is provided on the lower layer wiring 13 in the opening of the solder resist 16. Then, the lower layer wiring 13 provided with the bonding material 31 and the upper layer wiring 14 formed at a position corresponding to the lower layer wiring 13 are connected by a via 15, and one piece is provided on the side surface on the upper layer wiring 14. The metal post 11 formed with the convex portion is connected. Further, the semiconductor element 20 is flip-chip connected to the upper layer wiring 14 formed by exposing the surface via the solder ball 19, and the underfill resin 21 is injected into the gap between the base 10, the semiconductor element 20 and the solder ball 19. Has been. A resin mold 17 is formed on the entire surface of the insulating layer 12 from above the upper wiring 14 and the semiconductor element 20, and the upper surface of the metal post 11 and the surface of the resin mold 17 are located on the same plane. Here, the lower layer wiring 13, the upper layer wiring 14 and the via 15 are referred to as a wiring layer 26.

また、一方、絶縁層１２の裏面上に形成された下層配線１３と絶縁層１２の表面に、表面を露出して形成された上層配線１４とが形成され、下層配線１３上にはソルダーレジスト１６が設けられ、ソルダーレジスト１６の開口部において下層配線１３に接合材料３１が設けられている。そして、この接合材料３１が設けられた下層配線１３と、この下層配線１３に対応する位置に形成された上層配線１４とがビア１５によって接続されている。また、表面を露出して形成された上層配線１４には、半導体素子２０が半田ボール１９を介してフリップチップ接続され、基体１０、半導体素子２０及び半田ボール１９の隙間にアンダーフィル樹脂２１が注入されている。そして、この接合材料３１が、上述の金属ポスト１１に接続されている。これにより、本実施形態に係る半導体装置モジュール１０２２が構成されている。本実施形態に係る半導体装置１０２２において、金属ポスト１１は外部端子部として機能し、２個の半導体装置が積層、即ちパッケージスタックされている。ここで、金属ポスト１１は、少なくとも電気的に外部の素子と接続させる機能があればよい。   On the other hand, a lower layer wiring 13 formed on the back surface of the insulating layer 12 and an upper layer wiring 14 formed by exposing the surface are formed on the surface of the insulating layer 12, and the solder resist 16 is formed on the lower layer wiring 13. The bonding material 31 is provided on the lower layer wiring 13 in the opening of the solder resist 16. The lower layer wiring 13 provided with the bonding material 31 and the upper layer wiring 14 formed at a position corresponding to the lower layer wiring 13 are connected by a via 15. Further, the semiconductor element 20 is flip-chip connected to the upper layer wiring 14 formed by exposing the surface via the solder ball 19, and the underfill resin 21 is injected into the gap between the base 10, the semiconductor element 20 and the solder ball 19. Has been. The bonding material 31 is connected to the metal post 11 described above. Thereby, the semiconductor device module 1022 according to the present embodiment is configured. In the semiconductor device 1022 according to this embodiment, the metal post 11 functions as an external terminal portion, and two semiconductor devices are stacked, that is, package stacked. Here, the metal post 11 only needs to have a function of being electrically connected to an external element.

次に、本実施形態に係る半導体装置モジュール１０２２の製造方法について説明する。本実施形態に係る半導体装置モジュール１０２２は、上述の第１４実施形態に係る半導体装置１０１４において、金属ポスト１１はその側面に凸部が形成され、またその上面に凹部が形成され、基体１０が１層の配線層と２層の絶縁層とから構成されているものに対し、基体１０の、金属ポスト１１が設けられ半導体素子２０が実装された面に対し、エポキシ系の材料にシリカフィラーを混ぜた材料等を、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法等によって金属ポスト１１上面が完全に埋没するように供給する。そして、樹脂モールド１７の表面から金属ポスト１１上面が露出するまで研磨等を行う。これにより、金属ポスト１１上面と樹脂モールド１７の表面とが同一面上に位置する。   Next, a method for manufacturing the semiconductor device module 1022 according to this embodiment will be described. In the semiconductor device module 1022 according to the present embodiment, in the semiconductor device 1014 according to the fourteenth embodiment described above, the metal post 11 has a convex portion formed on the side surface, a concave portion formed on the top surface thereof, and the base 10 has 1 In contrast to what is composed of two wiring layers and two insulating layers, a silica filler is mixed with an epoxy-based material on the surface of the base 10 on which the metal post 11 is provided and the semiconductor element 20 is mounted. The metal post 11 is supplied so that the upper surface of the metal post 11 is completely buried by a transfer molding method using a mold, a compression molding method, a printing method, or the like. Then, polishing or the like is performed until the upper surface of the metal post 11 is exposed from the surface of the resin mold 17. Thereby, the upper surface of the metal post 11 and the surface of the resin mold 17 are located on the same plane.

次に、基体１０の金属ポスト１１が設けられ、半導体素子２０が実装された面の反対側の面において、絶縁層１６から露出した下層配線１３に、接合材料３１を形成する。接合金属３１は、例えば半田材料を使用することができる。   Next, the bonding material 31 is formed on the lower layer wiring 13 exposed from the insulating layer 16 on the surface opposite to the surface on which the metal post 11 of the substrate 10 is provided and the semiconductor element 20 is mounted. For example, a solder material can be used for the bonding metal 31.

次に、金属ポスト１１の表面に、搭載機等を使用して、金属ポストを有していない配線基板に半導体素子２０が実装され、樹脂モールド１７で埋め込まれて構成された半導体装置の接続材料３１を位置合わせして載置する（ステップ１）。   Next, using a mounting machine or the like on the surface of the metal post 11, the semiconductor element 20 is mounted on a wiring board that does not have the metal post and embedded in the resin mold 17. 31 is positioned and placed (step 1).

次に、この状態で、リフロー炉に投入し、接合材料３１の融点以上の温度を与えることで、接合材料３１と金属ポスト１１とが接続される（ステップ２）。このとき、リフローによる接続方法ではなく、搭載機により接合材料３１を溶融させ、接合材料３１と金属ポスト１１とを接続する方法等を使用してもよい。金属ポスト１１は外部端子部として機能する。外部端子の機能としては、少なくとも電気的に外部の素子と接続させる機能があればよい。   Next, in this state, the bonding material 31 and the metal post 11 are connected by putting them into a reflow furnace and applying a temperature equal to or higher than the melting point of the bonding material 31 (step 2). At this time, instead of a reflow connection method, a method of melting the bonding material 31 with a mounting machine and connecting the bonding material 31 and the metal post 11 may be used. The metal post 11 functions as an external terminal portion. As a function of the external terminal, at least a function of electrically connecting to an external element is sufficient.

本実施形態においては、第４実施形態において説明した配線基板を例として使用していているが、これに限定されず、第１、上述の第１実施形態に係る配線基板１０１、第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第５実施形態に係る配線基板１０５、第７実施形態に係る配線基板１０７、第８実施形態に係る配線基板１０８又は第９実施形態に係る配線基板１０９を使用してもよい。また、本実施形態においては、夫々の半導体装置において実装されている半導体素子２０を１個としたが、これに限定されず、複数個の半導体素子２０が実装されていてもよい。また、半導体素子２０と基体１０との接続形態が、半田ボール１９を介したフリップチップ接続によるものについて記載したが、これに限定されず、半導体素子２０と基体１０との接続形態がワイヤーボンディングによる接続であってもよい。更に、本実施形態においては、２個の半導体装置を積層する例について説明しているが、これに限定されず、３個以上積層することもできる。   In the present embodiment, the wiring board described in the fourth embodiment is used as an example. However, the present invention is not limited to this, and the wiring board 101 according to the first embodiment and the second embodiment described above are not limited thereto. Wiring board 102 according to the third embodiment, wiring board 103 according to the third embodiment, wiring board 105 according to the fifth embodiment, wiring board 107 according to the seventh embodiment, wiring board 108 according to the eighth embodiment, or ninth embodiment. The wiring board 109 according to the above may be used. In the present embodiment, one semiconductor element 20 is mounted in each semiconductor device. However, the present invention is not limited to this, and a plurality of semiconductor elements 20 may be mounted. Moreover, although the connection form of the semiconductor element 20 and the base 10 is described as a flip chip connection via the solder ball 19, the connection form between the semiconductor element 20 and the base 10 is based on wire bonding. It may be a connection. Further, in this embodiment, an example in which two semiconductor devices are stacked is described, but the present invention is not limited to this, and three or more semiconductor devices can be stacked.

本実施形態に係る半導体装置モジュール１０２２は、パッケージスタック構造により、半導体装置を複数段積層することが可能であり、半導体素子の組み合わせの自由度が高く、メモリ容量変更等に対するプロセスの柔軟度が高い等の利点を有している。   The semiconductor device module 1022 according to the present embodiment can stack a plurality of semiconductor devices by a package stack structure, has a high degree of freedom in combination of semiconductor elements, and a high degree of process flexibility with respect to memory capacity change and the like. And so on.

なお、上述の各実施形態において、配線基板の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物を使用することができる。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料及び磁性材料を混合した有機材料等を使用してもよい。 In each of the above-described embodiments, a capacitor that serves as a noise filter for the circuit may be provided at a desired position on the wiring board. Examples of the dielectric material constituting the capacitor include metal oxides such as titanium oxide, tantalum oxide, Al 2 O 3 , SiO 2 , ZrO 2 , HfO 2, and Nb 2 O 5 , BST (Ba x Sr 1-x TiO 3). ), PZT (PbZr x Ti 1 -x O 3) or PLZT (Pb 1-y La y Zr x Ti 1-x O 3) perovskite material or SrBi 2 Ta Bi-based layered compounds such as 2 O 9, such as the Can be used. However, 0 ≦ x ≦ 1 and 0 <y <1. Further, as a dielectric material constituting the capacitor, an organic material or the like in which an inorganic material and a magnetic material are mixed may be used.

本発明によれば、少なくとも１個の金属ポストが、その縦断面形状が少なくとも１個の凸部を有していることにより、金属ポストの外周に埋め込まれる樹脂モールドとの接触面積が大きいため、金属ポストと樹脂モールドとの密着強度が向上する。これにより、金属ポストと樹脂モールドとの間に隙間が生じる可能性が低くなり、この隙間に水蒸気又は不純物等が侵入し、金属ポスト間が短絡を起こす虞が減少し、配線基板の長期接続信頼性が向上する。また、少なくとも１個の金属ポストが、その縦断面形状が少なくとも１個の凸部を有していることで、この凸部の上下に存在する凹部が応力分配として機能し、金属ポスト上面及び金属ポスト下面における接続点に応力が集中することを防ぎ、樹脂モールドとの応力を緩和し、高い信頼性を得ることができる。また、高さ方向の少なくとも一部でその横断面形状が少なくとも１個の凹部又は凸部を有する金属ポストは、金属ポストの外周に埋め込まれる樹脂モールとの接触面積が大きいため、金属ポストと樹脂モールドとの密着強度が向上し、これにより、上述の如く配線基板の長期接続信頼性が向上する。このように、配線基板が有する金属ポストの形状を工夫することにより、他の部品等を作成することなく上述の効果を得ることができる。また、基体に設ける金属ポストは様々な形状で形成することが可能であるため、設計の自由度が高い。   According to the present invention, since at least one metal post has at least one convex portion in the longitudinal cross-sectional shape, the contact area with the resin mold embedded in the outer periphery of the metal post is large. The adhesion strength between the metal post and the resin mold is improved. This reduces the possibility of a gap between the metal post and the resin mold, reduces the risk of water vapor or impurities entering the gap, and causing a short circuit between the metal posts. Improves. Further, since at least one metal post has at least one convex portion in the longitudinal sectional shape, the concave portions existing above and below the convex portion function as stress distribution, and the upper surface of the metal post and the metal It is possible to prevent stress from concentrating on the connection point on the lower surface of the post, relax the stress with the resin mold, and obtain high reliability. In addition, a metal post having at least one recess or projection having a cross-sectional shape in at least a part in the height direction has a large contact area with a resin molding embedded in the outer periphery of the metal post. The adhesion strength with the mold is improved, thereby improving the long-term connection reliability of the wiring board as described above. Thus, by devising the shape of the metal post included in the wiring board, the above-described effects can be obtained without creating other components. Further, since the metal post provided on the base can be formed in various shapes, the degree of freedom in design is high.

また、本発明によれば、パッケージスタック等の外部端子として機能する金属ポストを低コスト且つ簡便に、高アスペクト比且つ狭ピッチに形成できる。   In addition, according to the present invention, metal posts that function as external terminals such as package stacks can be easily formed at a low cost and with a high aspect ratio and a narrow pitch.

また、本発明に係る配線基板の製造方法は、第１エッチング工程による金属板のサイドエッチングにより生じる耐エッチングマスクの傘部の少なくとも一部を折り曲げて第２エッチングのマスクとして使用するため、マスクのパターニングを１回しか必要とせず、また、新たな材料を使用する必要がないため、低コストで短い処理時間で形成することができる。   In addition, since the method for manufacturing a wiring board according to the present invention is used as a mask for the second etching by folding at least a part of the umbrella portion of the etching-resistant mask generated by the side etching of the metal plate in the first etching process. Since patterning is required only once and a new material is not required, it can be formed at a low cost and in a short processing time.

また、本発明に係る半導体装置は、配線基板の金属ポストを有する面及び／又は配線基板の金属ポストを有する面の反対側の面に半導体素子を接続することができ、設計の自由度が高い。更に、金属ポストの上面が樹脂モールド層に露出するように埋め込まれ、この金属ポストの表面と樹脂モールド層の表面との位置関係を自由に設定することができるため、接合部での自由度も高い。   Further, the semiconductor device according to the present invention can connect a semiconductor element to the surface of the wiring board having the metal post and / or the surface of the wiring board opposite to the surface having the metal post, so that the degree of freedom in design is high. . Furthermore, since the upper surface of the metal post is embedded so as to be exposed to the resin mold layer, and the positional relationship between the surface of the metal post and the surface of the resin mold layer can be freely set, the degree of freedom at the joint is also increased. high.

また、半導体装置の製造方法において、半導体素子を搭載する工程及び金属ポストを形成する工程は、いずれの工程を先に行ってもよく、また、半導体素子に対する樹脂モールドの形成及び金属ポストに対する樹脂モールドの形成は、いずれを先に行ってもよく、また、同時に行ってもよいことから、プロセスの自由度が高い。   In the method of manufacturing a semiconductor device, the step of mounting the semiconductor element and the step of forming the metal post may be performed first, and the resin mold is formed on the semiconductor element and the resin mold is formed on the metal post. The formation of can be carried out first or at the same time, so that the degree of freedom of the process is high.

（ａ）は、本発明の第１実施形態に係る配線基板１０１を示す模式的断面図、（ｂ）は同じく模式的底面図である。(A) is typical sectional drawing which shows the wiring board 101 which concerns on 1st Embodiment of this invention, (b) is a typical bottom view similarly. （ａ）乃至（ｃ）は、金属ポスト１１の側面の凸部径ａ２と金属ポスト１１下面径ａ４との関係を示す模式的断面図である。(A) to (c) are schematic cross-sectional view showing the relationship between the convex portion diameter a 2 and a metal post 11 lower surface diameter a 4 sides of the metal posts 11. （ａ）乃至（ｃ）は、金属ポスト１１上面から金属ポスト１１の凸部までの距離ｃと金属ポスト１１の凸部から金属ポスト１１下面までの距離ｄとの関係を示す模式的断面図である。(A) thru | or (c) is typical sectional drawing which shows the relationship between the distance c from the metal post 11 upper surface to the convex part of the metal post 11, and the distance d from the convex part of the metal post 11 to the metal post 11 lower surface. is there. （ａ）乃至（ｇ）は、本発明の第１実施形態に係る配線基板１０１の製造方法の一例を工程順に示す模式的断面図である。(A) thru | or (g) are typical sectional drawings which show an example of the manufacturing method of the wiring board 101 which concerns on 1st Embodiment of this invention in process order. （ａ）乃至（ｃ）は、耐エッチングマスク１８ａの形成方法の一例を工程順に示す模式的断面図である。(A) thru | or (c) are typical sectional drawings which show an example of the formation method of the etching-resistant mask 18a in order of a process. （ａ）乃至（ｄ）は、耐エッチングマスク１８ｂの形成方法の一例を工程順に示す模式的断面図である。(A) thru | or (d) are typical sectional drawings which show an example of the formation method of the etching-resistant mask 18b in order of a process. （ａ）は、第１エッチング後の配線基板１０１の模式的断面図及びその上面図、（ｂ）及び（ｃ）は、金属ポスト中間体２７の壁面２９と耐エッチングマスク傘部２５との間に隙間を設けた状態で追従させる例を示す模式的断面図及び上面図である。(A) is a schematic cross-sectional view and a top view of the wiring substrate 101 after the first etching, and (b) and (c) are between the wall surface 29 of the metal post intermediate 27 and the etching-resistant mask umbrella portion 25. It is typical sectional drawing and the top view which show the example made to track in the state which provided the clearance gap in. （ａ）は、金属ポスト１１の模式的平断面図、（ｂ）は、金属ポスト１１の一例を示す上面図である。(A) is a schematic plan sectional view of the metal post 11, and (b) is a top view showing an example of the metal post 11. 本発明の第２実施形態に係る配線基板１０２を示す模式的断面図である。It is a typical sectional view showing wiring board 102 concerning a 2nd embodiment of the present invention. 本発明の第３実施形態に係る配線基板１０３を示す模式的断面図である。It is a typical sectional view showing wiring board 103 concerning a 3rd embodiment of the present invention. （ａ）乃至（ｉ）は、本発明の第３実施形態に係る配線基板１０３の製造方法の一例を工程順に示す模式的断面図である。(A) thru | or (i) are typical sectional drawings which show an example of the manufacturing method of the wiring board 103 which concerns on 3rd Embodiment of this invention in process order. 本発明の第４実施形態に係る配線基板１０４を示す模式的断面図である。It is a typical sectional view showing wiring board 104 concerning a 4th embodiment of the present invention. 本発明の第５実施形態に係る配線基板１０５を示す模式的断面図である。It is a typical sectional view showing wiring board 105 concerning a 5th embodiment of the present invention. （ａ）乃至（ｈ）は、本発明の第５実施形態に係る配線基板１０５の製造方法の一例を工程順に示す模式的断面図である。(A) thru | or (h) are typical sectional drawings which show an example of the manufacturing method of the wiring board 105 which concerns on 5th Embodiment of this invention in process order. 本発明の第６実施形態に係る配線基板１０６を示す模式的断面図である。It is a typical sectional view showing wiring board 106 concerning a 6th embodiment of the present invention. 本発明の第７実施形態に係る配線基板１０７を示す模式的断面図である。It is a typical sectional view showing wiring board 107 concerning a 7th embodiment of the present invention. 本発明の第８実施形態に係る配線基板１０８を示す模式的断面図である。It is a typical sectional view showing wiring board 108 concerning an 8th embodiment of the present invention. （ａ）乃至（ｆ）は、本発明の第８実施形態に係る配線基板１０８の製造方法の一例を工程順に示す模式的断面図である。(A) thru | or (f) is typical sectional drawing which shows an example of the manufacturing method of the wiring board 108 which concerns on 8th Embodiment of this invention in process order. 本発明の第９実施形態に係る配線基板１０９を示す模式的断面図である。It is a typical sectional view showing wiring board 109 concerning a 9th embodiment of the present invention. （ａ）乃至（ｆ）は、本発明の第９実施形態に係る配線基板１０９の製造方法の一例を工程順に示す模式的断面図である。(A) thru | or (f) is typical sectional drawing which shows an example of the manufacturing method of the wiring board 109 which concerns on 9th Embodiment of this invention in process order. 本発明の第１０実施形態に係る配線基板１１０を示す模式的断面図である。It is a typical sectional view showing wiring board 110 concerning a 10th embodiment of the present invention. （ａ）乃至（ｈ）は、本発明の第１０実施形態に係る配線基板１１０の製造方法の一例を工程順に示す模式的断面図である。(A) thru | or (h) are typical sectional drawings which show an example of the manufacturing method of the wiring board 110 which concerns on 10th Embodiment of this invention in process order. 本発明の第１１実施形態に係る半導体装置１０１１を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1011 concerning an 11th embodiment of the present invention. （ａ）乃至（ｃ）は、本発明の第１１実施形態に係る半導体装置の製造方法の一例を工程順に示す模式的断面図である。(A) thru | or (c) are typical sectional drawings which show an example of the manufacturing method of the semiconductor device which concerns on 11th Embodiment of this invention in process order. （ａ）乃至（ｃ）は、本発明の第１１実施形態に係る半導体装置の製造方法の他の例を工程順に示す模式的断面図である。(A) thru | or (c) are typical sectional drawings which show the other example of the manufacturing method of the semiconductor device which concerns on 11th Embodiment of this invention in process order. 本発明の第１２実施形態に係る半導体装置１０１２を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1012 concerning a 12th embodiment of the present invention. 本発明の第１３実施形態に係る半導体装置１０１３を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1013 concerning a 13th embodiment of the present invention. 本発明の第１４実施形態に係る半導体装置１０１４を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1014 concerning a 14th embodiment of the present invention. （ａ）乃至（ｃ）は、本発明の第１４実施形態に係る半導体装置１０１４の製造方法の一例を工程順に示す模式的断面図である。(A) thru | or (c) are typical sectional drawings which show an example of the manufacturing method of the semiconductor device 1014 which concerns on 14th Embodiment of this invention in process order. （ａ）乃至（ｄ）は、本発明の第１４実施形態に係る半導体装置１０１４の製造方法の他の例を工程順に示す模式的断面図である。(A) thru | or (d) are typical sectional drawings which show the other example of the manufacturing method of the semiconductor device 1014 which concerns on 14th Embodiment of this invention in order of a process. 本発明の第１５実施形態に係る半導体装置１０１５を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1015 concerning a 15th embodiment of the present invention. 本発明の第１６実施形態に係る半導体装置１０１６を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1016 concerning a 16th embodiment of the present invention. 本発明の第１７実施形態に係る半導体装置１０１７を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1017 concerning a 17th embodiment of the present invention. 本発明の第１８実施形態に係る半導体装置１０１８を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1018 concerning an 18th embodiment of the present invention. 本発明の第１９実施形態に係る半導体装置１０１９を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1019 concerning a 19th embodiment of the present invention. 本発明の第２０実施形態に係る半導体装置１０２０を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1020 concerning a 20th embodiment of the present invention. 本発明の第２１実施形態に係る半導体装置１０２１を示す模式的断面図である。It is a typical sectional view showing semiconductor device 1021 concerning a 21st embodiment of the present invention. 本発明の第２２実施形態に係る半導体装置モジュール１０２２を示す模式的断面図である。It is a typical sectional view showing semiconductor device module 1022 concerning a 22nd embodiment of the present invention. （ａ）及び（ｂ）は、本発明の第２２実施形態に係る半導体装置モジュール１０２２の製造方法の一例を工程順に示す模式的断面図である。(A) And (b) is typical sectional drawing which shows an example of the manufacturing method of the semiconductor device module 1022 which concerns on 22nd Embodiment of this invention in process order. （ａ）乃至（ｈ）は、従来技術の金属エッチング製品の製造方法を工程順に示す模式的断面図である。(A) thru | or (h) are typical sectional drawings which show the manufacturing method of the metal etching product of a prior art in order of a process. （ａ）乃至（ｆ）は、従来技術の高密度パターン形成方法を工程順に示す模式的断面図である。(A) thru | or (f) is typical sectional drawing which shows the high-density pattern formation method of a prior art in order of a process. （ａ）乃至（ｉ）は、従来技術の柱状金属体の形成方法を段階的に示す模式的断面図である。(A) thru | or (i) is typical sectional drawing which shows the formation method of the columnar metal body of a prior art in steps.

符号の説明Explanation of symbols

１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８、１０９、１１０；配線基板
１０１１、１０１２、１０１３、１０１４、１０１５、１０１６、１０１７、１０１８、１０１９、１０２０、１０２１；半導体装置
１０２２；半導体装置モジュール
１０；基体
１１、１１ａ；金属ポスト
１２；絶縁層
１３；下層配線
１４；上層配線
１５；ビア
１６；ソルダーレジスト
１７；樹脂モールド
１８；耐エッチングマスク（皮膜）
１８ａ；耐エッチングマスク（皮膜）
１８ｂ；耐エッチングマスク（皮膜）
１９；半田ボール
２０；半導体素子
２１；アンダーフィル樹脂
２２；接着材
２３；ボンディングワイヤー
２４；支持基板
２５；耐エッチングマスク傘部
２５ａ；耐エッチングマスク
２６；配線層
２７；金属ポスト中間体
２８；めっきレジスト
２９；壁面
３０；開口部
３１；接合材料
３２；接続半田
４０；絶縁基材
４２；被エッチング層
４４；エッチングレジスト層
４８；絶縁性保護膜
５０；電界エッチング溶液
５２；陰極板
６１；金属板
６２；金属薄膜
６３；フォトレジスト層
６４；フォトレジストパターン
６５；金属薄膜パターン
６６；電着フォトレジストパターン
７０；基材
７１；配線層
７２；下地導電層
７３；保護金属層
７４；金属層
７４ａ；凸部
７４ｂ；下部
７４ｃ；残部金属層
７５；第１マスク層
７６；第２マスク層
８０；柱状金属体 101, 102, 103, 104, 105, 106, 107, 108, 109, 110; wiring substrate 1011, 1012, 1013, 1014, 1015, 1016, 1017, 1018, 1019, 1020, 1021; semiconductor device 1022; semiconductor device Module 10; Base 11, 11a; Metal post 12; Insulating layer 13; Lower layer wiring 14; Upper layer wiring 15; Via 16; Solder resist 17; Resin mold 18;
18a; Etching resistant mask (film)
18b; anti-etching mask (film)
19; Solder ball 20; Semiconductor element 21; Underfill resin 22; Adhesive 23; Bonding wire 24; Support substrate 25; Etching-resistant mask umbrella 25a; Etching-resistant mask 26; Resist 29; Wall 30; Opening 31; Bonding material 32; Connection solder 40; Insulating substrate 42; Etched layer 44; Etching resist layer 48; Insulating protective film 50; Electric field etching solution 52; Cathode plate 61; 62; metal thin film 63; photoresist layer 64; photoresist pattern 65; metal thin film pattern 66; electrodeposited photoresist pattern 70; substrate 71; wiring layer 72; base conductive layer 73; protective metal layer 74; Convex part 74b; lower part 74c; remaining metal layer 75; first mask layer 76; second mask layer 80; Body

Claims (12)

金属板の上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体と接する面と反対側の面にエッチング耐性を有する第１のマスクパターンを形成する工程と、前記第１のマスクパターンの開口部から露出した前記金属板をエッチングする第１エッチング工程と、前記第１エッチング工程による前記金属板のサイドエッチングにより生じる前記第１のマスクパターンのマスク傘部の少なくとも一部を前記金属板側に隙間を設けて折り曲げて第２のマスクパターンを形成する工程と、前記第１のマスクパターン及び前記第２のマスクパターンに被覆されていない部分の前記金属板をエッチングして前記基体を露出させて金属ポストを形成する第２エッチング工程と、前記第１のマスクパターン及び前記第２のマスクパターンを剥離する工程と、を有し、前記金属ポストのうち、前記第２のマスクパターンに被覆された金属ポストはその縦断面形状が少なくとも１個の凸部を有し、前記金属ポストの高さ方向の少なくとも一部でその横断面形状が少なくとも１個の凹部又は凸部を有する異形ポストであることを特徴とする配線基板の製造方法。   A step of providing a base composed of at least one wiring layer and at least one insulating layer on the metal plate; and a first surface having etching resistance on a surface of the metal plate opposite to the surface in contact with the base. Forming the mask pattern, a first etching step for etching the metal plate exposed from the opening of the first mask pattern, and the first etching caused by side etching of the metal plate in the first etching step. A step of forming a second mask pattern by folding at least a part of the mask umbrella portion of the mask pattern on the metal plate side with a gap, and the first mask pattern and the second mask pattern are covered Etching a portion of the metal plate not exposed to expose the substrate to form a metal post; and A step of peeling off the mask pattern and the second mask pattern, and among the metal posts, the metal post covered with the second mask pattern has at least one convex portion in the longitudinal sectional shape. A method of manufacturing a wiring board, comprising: a deformed post having a cross-sectional shape of at least a part of the metal post in a height direction and having at least one concave portion or convex portion. 金属板の上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体と接する面と反対側の面にエッチング耐性を有する第１のマスクパターンを形成する工程と、前記第１のマスクパターンの開口部から露出した前記金属板をエッチングする第１エッチング工程と、前記第１エッチング工程による前記金属板のサイドエッチングにより生じる前記第１のマスクパターンのマスク傘部の少なくとも一部を前記金属板側に隙間を設けて折り曲げて第２のマスクパターンを形成する工程と、前記第１のマスクパターン及び前記第２のマスクパターンに被覆されていない部分の前記金属板をエッチングする第２エッチング工程と、前記第２のマスクパターンを形成する工程及び前記第２エッチング工程を少なくとも２回行い前記第１のマスクパターン及び前記第２のマスクパターンに被覆されていない部分の前記金属板をエッチングして前記基体を露出させて金属ポストを形成する工程と、前記第１のマスクパターン及び前記第２のマスクパターンを剥離する工程と、を有し、前記金属ポストのうち、前記第２のマスクパターンに被覆された金属ポストはその縦断面形状が少なくとも２個の凸部を有し、前記金属ポストの高さ方向の少なくとも一部でその横断面形状が少なくとも１個の凹部又は凸部を有する異形ポストであることを特徴とする配線基板の製造方法。   A step of providing a base composed of at least one wiring layer and at least one insulating layer on the metal plate; and a first surface having etching resistance on a surface of the metal plate opposite to the surface in contact with the base. Forming the mask pattern, a first etching step for etching the metal plate exposed from the opening of the first mask pattern, and the first etching caused by side etching of the metal plate in the first etching step. A step of forming a second mask pattern by folding at least a part of the mask umbrella portion of the mask pattern on the metal plate side with a gap, and the first mask pattern and the second mask pattern are covered A second etching step of etching the portion of the metal plate not formed, a step of forming the second mask pattern, and the second Etching the metal plate at a portion not covered with the first mask pattern and the second mask pattern by performing a etching process at least twice to form the metal post by exposing the base; and The step of peeling off the first mask pattern and the second mask pattern, and among the metal posts, the metal post covered with the second mask pattern has at least two convex sections. A method for manufacturing a wiring board, comprising: a deformed post having at least one concave portion or convex portion in at least a part of the metal post in a height direction. 前記マスク傘部を圧力により前記金属板側に折り曲げることを特徴とする請求項１又は２に記載の配線基板の製造方法。 A method for manufacturing a wiring board according to claim 1 or 2, characterized in that folding the mask umbrella portion to the metal plate side by the pressure. 前記マスク傘部を熱処理により前記金属板側に折り曲げることを特徴とする請求項１又は２に記載の配線基板の製造方法。 A method for manufacturing a wiring board according to claim 1 or 2, characterized in that bending the metal plate side by annealing the mask umbrella. 前記第２のマスクパターンを剥離しないことを特徴とする請求項１乃至４のいずれか１項に記載の配線基板の製造方法。 A method for manufacturing a wiring board according to any one of claims 1 to 4, characterized in that no peeling the second mask pattern. 請求項１乃至５のいずれか１項に記載の配線基板の製造方法により製造された配線基板に半導体素子を実装する工程を有することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device characterized by having a step of mounting a semiconductor element on a wiring substrate manufactured by a manufacturing method of a wiring board according to any one of claims 1 to 5. 半導体素子を配線基板の金属ポストを有する面に接続する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂で埋め込む工程と、を有することを特徴とする請求項６に記載の半導体装置の製造方法。 7. The semiconductor according to claim 6 , comprising a step of connecting a semiconductor element to a surface having a metal post of a wiring board and a step of embedding the metal post and the semiconductor element individually or simultaneously with a resin. Device manufacturing method. 金属板の上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記半導体素子を搭載する箇所に開口部を設けて前記基体を露出させる工程と、前記開口部から露出した前記基体に前記半導体素子を搭載する工程と、前記金属板に金属ポストを形成する工程と、前記金属ポストと前記半導体素子を個別に又は同時に樹脂で埋め込む工程と、を有することを特徴とする請求項７に記載の半導体装置の製造方法。 A step of providing a base composed of at least one wiring layer and at least one insulating layer on the metal plate; and exposing the base by providing an opening in the metal plate where the semiconductor element is mounted. A step of mounting the semiconductor element on the base exposed from the opening, a step of forming a metal post on the metal plate, and a step of embedding the metal post and the semiconductor element individually or simultaneously with resin. The method of manufacturing a semiconductor device according to claim 7 , wherein: 半導体素子を配線基板の金属ポストを有する面の反対側の面に接続する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂で埋め込む工程と、を有することを特徴とする請求項６に記載の半導体装置の製造方法。 The method includes: connecting a semiconductor element to a surface opposite to a surface having a metal post of a wiring board; and embedding the metal post and the semiconductor element individually or simultaneously with a resin. 6. A method for manufacturing a semiconductor device according to 6 . 金属板の上に少なくとも１層の配線層と少なくとも１層の絶縁層とから構成される基体を設ける工程と、前記金属板における前記基体側に半導体素子を搭載する工程と、前記金属板をエッチングすることにより金属ポストを形成する工程と、前記金属ポストと前記半導体素子とを個別に又は同時に樹脂モールドで埋め込む工程と、を有することを特徴とする請求項６に記載の半導体装置の製造方法。 A step of providing a base composed of at least one wiring layer and at least one insulating layer on the metal plate; a step of mounting a semiconductor element on the base side of the metal plate; and etching the metal plate The method of manufacturing a semiconductor device according to claim 6 , further comprising: forming a metal post by performing the step, and embedding the metal post and the semiconductor element individually or simultaneously with a resin mold. 前記半導体素子を、前記基体の両面に実装することを特徴とする請求項６に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6 , wherein the semiconductor element is mounted on both surfaces of the base body. 請求項６乃至１１のいずれか１項に記載の半導体装置の製造方法により作製された複数個の半導体装置を、金属ポストを他の半導体装置との接続部として使用し、積層することを特徴とする半導体装置モジュールの製造方法。 A plurality of semiconductor devices manufactured by the method for manufacturing a semiconductor device according to any one of claims 6 to 11 , wherein metal posts are used as connecting portions with other semiconductor devices, and are stacked. A method for manufacturing a semiconductor device module.
JP2006162601A 2006-06-12 2006-06-12 WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MODULE MANUFACTURING METHOD Expired - Fee Related JP4961848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006162601A JP4961848B2 (en) 2006-06-12 2006-06-12 WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MODULE MANUFACTURING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006162601A JP4961848B2 (en) 2006-06-12 2006-06-12 WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MODULE MANUFACTURING METHOD

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012023552A Division JP2012099860A (en) 2012-02-06 2012-02-06 Wiring board with metal post, semiconductor device and semiconductor device module

Publications (2)

Publication Number Publication Date
JP2007335464A JP2007335464A (en) 2007-12-27
JP4961848B2 true JP4961848B2 (en) 2012-06-27

Family

ID=38934683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006162601A Expired - Fee Related JP4961848B2 (en) 2006-06-12 2006-06-12 WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MODULE MANUFACTURING METHOD

Country Status (1)

Country Link
JP (1) JP4961848B2 (en)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (en) 2004-11-03 2007-10-10 德塞拉股份有限公司 Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP5179787B2 (en) * 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 Semiconductor device and manufacturing method thereof
JP5114130B2 (en) 2007-08-24 2013-01-09 新光電気工業株式会社 WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE
JP5043743B2 (en) * 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 Manufacturing method of semiconductor device
JP5207811B2 (en) * 2008-04-24 2013-06-12 京セラ株式会社 Mounting structure and wiring board
JP5303256B2 (en) * 2008-12-19 2013-10-02 凸版印刷株式会社 Needle-like body provided with a projection having a constriction in the body portion, and method for manufacturing the same
JP5195647B2 (en) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 Lead frame manufacturing method and semiconductor device manufacturing method
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) * 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (en) 2011-05-03 2012-04-23 테세라, 인코포레이티드 Package-on-package assembly with wire bonds to encapsulation surface
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR101469799B1 (en) * 2012-03-30 2014-12-05 주식회사 네패스 Method for manufacturing semiconductor package
JP2012134572A (en) * 2012-04-12 2012-07-12 Lapis Semiconductor Co Ltd Semiconductor device
JP5128712B1 (en) * 2012-04-13 2013-01-23 ラピスセミコンダクタ株式会社 Semiconductor device
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP6282410B2 (en) * 2013-06-10 2018-02-21 太陽誘電株式会社 module
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
JP6699131B2 (en) * 2015-10-28 2020-05-27 大日本印刷株式会社 Interposer and method of manufacturing interposer
JP6908154B2 (en) * 2015-10-28 2021-07-21 大日本印刷株式会社 Interposer and manufacturing method of interposer
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP2018107394A (en) 2016-12-28 2018-07-05 新光電気工業株式会社 Wiring board, electronic component device and manufacturing method thereof
TWI725452B (en) * 2019-06-20 2021-04-21 矽品精密工業股份有限公司 Electronic package and method for fabricating the same
JP7248054B2 (en) * 2020-04-23 2023-03-29 大日本印刷株式会社 Interposer and method for manufacturing interposer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832183A (en) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The Semiconductor chip package
JP3568249B2 (en) * 1994-09-02 2004-09-22 凸版印刷株式会社 Semiconductor device and method for manufacturing chip carrier used therein
JP3973340B2 (en) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 Semiconductor device, wiring board, and manufacturing method thereof
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
JP3548082B2 (en) * 2000-03-30 2004-07-28 三洋電機株式会社 Semiconductor device and manufacturing method thereof
JP2002270629A (en) * 2001-03-07 2002-09-20 Matsushita Electric Ind Co Ltd Electronic component and manufacturing method therefor
JP4266717B2 (en) * 2003-06-13 2009-05-20 三洋電機株式会社 Manufacturing method of semiconductor device
JP4487901B2 (en) * 2005-10-31 2010-06-23 日立化成工業株式会社 Wiring board manufacturing method

Also Published As

Publication number Publication date
JP2007335464A (en) 2007-12-27

Similar Documents

Publication Publication Date Title
JP4961848B2 (en) WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MODULE MANUFACTURING METHOD
US8389414B2 (en) Method of manufacturing a wiring board
JP5392847B2 (en) Wiring board, semiconductor device and manufacturing method thereof
JP4819471B2 (en) Wiring substrate, semiconductor device using the wiring substrate, and manufacturing method thereof
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
US8227710B2 (en) Wiring structure of printed wiring board and method for manufacturing the same
JP5010316B2 (en) Wiring board having a metal post, semiconductor device
JP5003260B2 (en) Semiconductor device and manufacturing method thereof
TWI402017B (en) Semiconductor device and method for manufacturing the same
JP5267987B2 (en) Semiconductor device and manufacturing method thereof
JP4783692B2 (en) Capacitor-embedded substrate, manufacturing method thereof, and electronic component device
JP4603383B2 (en) Wiring board, semiconductor device, and manufacturing method thereof
JP2012099860A (en) Wiring board with metal post, semiconductor device and semiconductor device module
US20170359893A1 (en) Capacitive interconnect in a semiconductor package
US20170125333A1 (en) Wiring substrate and semiconductor device
JP5193332B2 (en) Wiring substrate, semiconductor device using the wiring substrate, and manufacturing method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees