JP4960531B2 - スリープモードを備えたバッテリバックアップシステム - Google Patents

Description

本発明は、一般にバッテリバックアップシステムに係り、特に、スリープモードを開始する組込み型充電器を備えたバッテリバックアップシステムを実現するための方法及び／又は装置に関するものである。

リチウムイオン（Ｌｉ−Ｉｏｎ）バッテリパックのようなバッテリパックは、格納されて使用されていないときでさえ、自己放電過程を経験する。監視回路（テキサス・インスツルメンツから利用可能なｂｑ２９３３０及び／又はｂｑ２０ｚ７０等のアナログフロントエンドのような）は、電力がパックセルによって供給されたとき、放電率を加速する。予防保守充電は、監視計器が保管中にセルの状態を監視するためにバッテリ電源を用いるときに、バッテリ寿命を延長するために必要である。このような予防の充電は高価である。

バッテリパックを格納するときの放電問題を扱うために、従来のバッテリストレージシステムは、（ｉ）電池充電器でスリープモード命令を実現し、（ｉｉ）定期的にパックを充電する予防保守プログラムを提供し、又は（ｉｉｉ）パックが取り付けられていないときに、バッテリパックが充電器に接続されないような機械的な接続を備えた設計を構成するようないくつかのアプローチを用いる。

このようなシステムには１つ以上の欠点がある。典型的な充電器のスリープ命令は、２つのパックシステム上で実現されたとき効果的ではない。典型的な充電器のＩ２Ｃスイッチから構成される２つのパックは、受動スイッチ命令である。更に、バッテリパックで構成されたシステムの多くは、バッテリパックを取り付けて輸送されるだろう。予防保守充電は、現場交換ユニットのために取っておく必要がある。多くの設計の物理的なシャーシは、スタンダードブリッジベイ（ＳＢＢ）規格によってしばしば用意される。バッテリバックアップシャーシのためのスペースは、定義済みのフォームファクタである。このようなフォームファクタは、定義済みの容積測定の制限を維持する設計を必要とする。

定義済みのフォームファクタに適合し、２つ以上のバッテリパックが保管中に使用可能状態にとどまることを可能にする低パワーモードを実現する組込み型充電器を備えたバッテリバックアップシステムを実現することは望ましいだろう。

本発明は、充電器回路と制御回路を含む装置に関する。充電器回路は（ｉ）第１の電荷信号、（ｉｉ）第２の電荷信号、（ｉｉｉ）供給電圧、及び（ｉｖ）ホスト制御信号に応じて、第１のパワーダウン制御信号と第２のパワーダウン制御信号を生成するように構成されるだろう。制御回路は、第１のバッテリ信号と第２のバッテリ信号に応じて、第１の電荷信号と第２の電荷信号を生成するように構成されるだろう。制御回路は、パワーダウン状態を開始するホスト制御信号に応じて、パワーダウン状態を開始するだろう。

本発明の目的、特徴及び利点は、（ｉ）組込み型充電器を提供し、（ｉｉ）ハードウェアの必要最低限量を用いて実現され、（ｉｉｉ）ファームウェアの必要最低限量を用いて実現され、（ｉｖ）既存の充電システムを用いて実現され、（ｖ）格納されたバッテリパックの保管寿命を改善し、（ｖｉ）カレンダー寿命を最大限にするためにイン・システム保管による放電を最小化し、及び／又は（ｖｉｉ）システムによって電力を供給されたデバイスがシステムのパワーダウンに先立って永久記憶装置にキャッシュメモリの内容を委ねることを可能とするバッテリバックアップシステムを提供することを含む。

本発明のこれらと他の目的、特徴と利点は、以下の明細書と添付された特許請求の範囲と図面とから明らかになるだろう。

本発明の実施形態のブロック図である。 本発明のより詳細な図である。 バッテリシステムをスリープモードに置くための手順を示すフローチャートである。 本発明の別の実施形態のブロック図である。 図４の実施形態のより詳細な図である。 本発明の別の実施形態のより詳細な図である。 充電器の好都合でない電力を除去するための手順を示すフローチャートである。

図１を参照すると、本発明に従ったシステム１００が示される。一般にシステム１００は、ブロック（又は回路）１０２、ブロック（又は回路）１０４、及びブロック（又は回路）１０６を含む。回路１０２は、バッテリ管理回路として実現されるだろう。回路１０２は、充電部を含むだろう。一例では、回路１０２は、リニア・テクノロジーによって製造された、ＬＴＣ１７６０として実現されるだろう。しかしながら、他のタイプの充電器が特定の実施形態のその設計基準を満たすために実現されるだろう。ＬＴＣ１７６０は、充電、Ｉ２Ｃ通信及び／又はパワーパスロードシェアリング性能のために多重化されたバスを提供するバッテリマネージャ１０２として適切な選択肢かもしれない。システム１００は、回路１０２が複数の電源を用いて動作する組み込まれたパックを用いて動作することを可能にするだろう。システム１００は、更に充電／通信方式を提供するだろう。

回路１０４は、制御回路として実現されるだろう。一例では、回路１０４は、パワーパスマルチプレクサ回路として実現されるだろう。回路１０６は、供給回路として実現されるだろう。一般に回路１０４は、ブロック（又は回路）１１０とブロック（又は回路）１１２を含む。回路１１０は、信号（例えばＶＢＡＴ１）を送信する出力１２０、信号（例えばＣＯＮＴＲＯＬ１）を送信／受信する入力／出力１２２、及び信号（例えばＰＡＣＫ１＋）を送信／受信する入力／出力１２４を有するだろう。信号ＣＯＮＴＲＯＬ１は、回路１１０とバッテリマネージャ１０２との間で送信された１つ以上のパワーダウン制御信号を意味するだろう。信号ＰＡＣＫ１＋は、バッテリ１７０と回路１１０との間で送信されたバッテリ信号を意味するだろう。信号ＶＢＡＴ１は、回路１１０からバッテリマネージャ１０２に送信された電荷信号を意味するだろう。回路１１２は、信号（例えばＶＢＡＴ２）を送信する出力１３０、信号（例えばＣＯＮＴＲＯＬ２）を送信／受信する入力／出力１３２、及び信号（例えばＰＡＣＫ２＋）を送信／受信する入力／出力１３４を有するだろう。信号ＣＯＮＴＲＯＬ２は、回路１１０とバッテリマネージャ１０２との間で送信された１つ以上のパワーダウン制御信号を意味するだろう。信号ＰＡＣＫ２＋は、バッテリ１８０と回路１１２との間で送信されたバッテリ信号を意味するだろう。信号ＶＢＡＴ２は、回路１１２からバッテリマネージャ１０２に送信された電荷信号を意味するだろう。信号ＰＡＣＫ１＋と信号ＰＡＣＫ２＋は、システム１００が外部動力源を受入れるときに、バッテリ１７０とバッテリ１８０を充電するために用いられる信号であるだろう。信号ＰＡＣＫ１＋と信号ＰＡＣＫ２＋はまた、外部動力源が利用可能でないときに、システム１００に電力を提供するために用いられるだろう。

回路１０２は、信号ＶＢＡＴ１を受信する入力１４０、信号ＣＯＮＴＲＯＬ１を送信／受信する入力／出力１４２、信号ＶＢＡＴ２を受信する入力１４４、及び信号ＣＯＮＴＲＯＬ２を送信／受信する入力／出力１４６を有するだろう。回路１０２は、更に信号（例えばＤＣＩＮ）を受信する入力１４８と、ホストバス１５２に接続された入力／出力１５０を有するだろう。一例では、信号ＤＣＩＮは、供給電圧であるだろう。信号ＣＯＮＴＲＯＬ１は、入力／出力１４２と入力／出力１２２との間でセカンダリーバス１５４を介して接続されるだろう。信号のＣＯＮＴＲＯＬ２は、入力／出力１４６と入力／出力１３２との間でセカンダリーバス１５６を介して接続されるだろう。一例では、ホストバス１５２、セカンダリーバス１５４、及びセカンダリーバス１５６は、Ｉ２Ｃ準拠のバスとして実現されるだろう。しかしながら、他のバスタイプが特定の実施形態のその設計基準を満たすために実現されるだろう。一例では、バッテリマネージャ１０２は、ホストバス１５２からホスト制御信号を受信するだろう。入力及び／又は出力１４０、１４２、１４４、１４６、１４８、及び１５０は、ピン、入力ピン、出力ピンなどとして表されるだろう。

回路１０６は、信号ＤＣＩＮを送信する出力１６０、信号（例えばＶＩＮ）を受信する入力１６２、及びホストバス１５２に／から情報を送信／受信する入力／出力１６４を有するだろう。一例では、信号ＶＩＮは、＋２０Ｖ信号として実現されるだろう。しかしながら、他の電圧が用いられても良い。例えば、１８Ｖと２２Ｖとの間、又は１５Ｖと２５Ｖとの間の電圧が用いられるだろう。

図２を参照すると、回路１００のより詳細な図が示される。一般に回路１１０は、ブロック（又は回路）２０２、ブロック（又は回路）２０４、ブロック（又は回路、）２０６、ブロック（又は回路）２０８、及び回路２１０を含む。回路２０２は、計器として実現されるだろう。計器２０２は、バッテリ１７０の中に残された充電の量を測定するために用いられるだろう。一例では、回路２０２は、テキサス・インスツルメンツによって製造された、ｂｑ２０ｚ７０として実現されるだろう。しかしながら、他のタイプの計器が特定の実施形態のその設計基準を満たすために実現されるだろう。回路２０４は、アナログフロントエンド（ＡＦＥ）回路として実現されるだろう。一例では、回路２０４は、テキサス・インスツルメンツによって製造された、ｂｑ２９３３０として実現されるだろう。しかしながら、他のタイプのアナログフロントエンド回路が特定の実施形態のその設計基準を満たすために実現されるだろう。回路２０６は、ｎチャネル電界効果トランジスタとして電界効果トランジスタ（ＦＥＴ）のようなトランジスタとして特に実現されるだろう。回路２０８は、ｎチャネル電界効果トランジスタとして電界効果トランジスタのようなトランジスタとして特に実現されるだろう。回路２１０は、ヒューズ回路として実現されるだろう。回路１１２は、回路２０２、２０４、２０６、２０８、及び２１０に類似するコンポーネント２０２’、２０４’、２０６’、２０８’、及び２１０’で実現されるだろう。

回路１０６は、ブロック（又は回路）２２０とブロック（又は回路）２２２として実現されるだろう。回路２２０は、制御回路として実現されるだろう。回路２２０は、複数の電界効果トランジスタを含むだろう。回路２２２は、インタフェース回路として実現されるだろう。一例では、回路２２２は、リニア・テクノロジーによって製造された、ＬＴＣ４３０２として実現されるだろう。

パワーダウン動作を始めるために、システム１００は放電トランジスタ２０８と２０８’を止めるだろう。放電トランジスタ２０８と２０８’は、バッテリマネージャ１０２（例えば、コマンドオフセット４６とコマンドセンディング０４）を介してホスト（図示せず、しかしホストバス１５２に接続される）によって生成された形式のパワーダウン制御信号ＣＯＮＴＲＯＬ１又はＣＯＮＴＲＯＬ２として送信した命令によって止められるだろう。ホストは、放電トランジスタ２０８を止めるためにセカンダリーバス１５４を介して制御回路１１０に接続されるだろう。ホストは、放電トランジスタ２０８’を止めるためにセカンダリーバス１５６を介して制御回路１１２に接続されるだろう。放電トランジスタ２０８と２０８’が止められるとき、信号ＶＢＡＴ１とＶＢＡＴ２はバッテリマネージャ１０２から通常削除される。

消された放電トランジスタ２０８と２０８’でさえ、入力１４０及び／又は入力１４４は、信号ＤＣＩＮに接続されている信号のＶＩＮ（例えば＋２０Ｖ）によりなお＋５Ｖを測定するかもしれない。インタフェース回路２２２は、入力１４８から信号ＤＣＩＮの接続を削除することによって、信号ＶＩＮを遮断するために用いられるだろう。システム１００は、更にレギュレータ２３０を含むだろう。レギュレータ２３０は、ロウドロップアウト（ＬＤＯ）レギュレータ、ロジック電圧レギュレータ、又は他のタイプのレギュレータとして、特定の実施形態のその設計基準を満たすために実現されるだろう。レギュレータ２３０は、インタフェース回路２２２を介して無効にされるだろう。インタフェース回路２２２は、ホストバス１５２から１つ以上の信号を受信するだろう。

上述の作用の結果、電力はバッテリマネージャ１０２から削除されるだろう。バッテリマネージャ１０２が電力を得ておらず、個々の計器２０２と２０２’のバス１５４と１５６が低い（例えば、アクティブに匹敵しない）とき、計器２０２又は２０２’、及び回路２０４又は２０４’はスリープモードを開始するだろう。スリープモードは第２のモードを意味するだろう。スリープモードにおいて、バッテリ１７０とバッテリ１８０は、一例では、ほぼ６０ｕＡを供給するかもしれない。スリープモードのとき、計器２０２と２０２’は、バッテリ１７０とバッテリ１８０の中に残された電力を第１のモードのときほど頻繁にチェックしないだろう。例えば、スリープモードにおいて、計器２０２と２０２’は、バッテリ１７０とバッテリ１８０の中に残された電力を５−２０ｓ毎にチェックするだろう。計器２０２と２０２’は、第１のモード（例えばフルパワーモード）のとき、バッテリ１７０とバッテリ１８０の中に残された電力を５−１０ｎｓ毎にチェックするだろう。

システム１００は、ハードウェアの必要最低限量で実現されるだろう。インタフェース回路２２２は、バッテリマネージャ１０２に送信された信号ＤＣＩＮと信号ＶＩＮを制御するだろう。レギュレータ２３０は、インタフェース回路２２２のために供給電源（例えば＋３．３Ｖ）を用いるだろう。回路２０４と２０４’は、更に＋３．３Ｖの出力を生成する内部レギュレータを有するだろう。内部レギュレータがシステム１００によって用いられれば、回路１０２のスリープモードが通常回避される。システム１００は、スリープモードを開始するためにバッテリマネージャ１０２の１つ以上の内部のプルアップトランジスタを用いるだろう。内部のプルアップトランジスタは、セカンダリーバス１５４と１５６を介して制御されるだろう。このような実施形態で、外部のプルアップは必要ではないかもしれない。

パワーダウン制御信号ＣＯＮＴＲＯＬ１とＣＯＮＴＲＯＬ２は、ホストバス１５２に接続されたデバイス上に格納されたファームウェアによって制御されるだろう。一例では、このようなデバイスは、独立ディスク冗長アレイ（ＲＡＩＤ）コントローラとして実現されるだろう。このようなファームウェアは放電回路２０８と２０８’を制御するために実現されるだろう。例えば、計器２０２と２０２’の制御レジスタに送信された命令（例えば０ｘ０４）は、放電回路２０８と２０８’を止めるために用いられるだろう。０ｘ０６の値は、放電回路２０８と２０８’を起動するために、計器２０２と２０２’の命令レジスタに書き込まれるだろう。このようなファームウェアは健全性を監視し、及び／又はシステム１００の処理ルーチンを実行するために用いられるだろう。事前に定義された１つ以上のルーチン及び／又はプロシージャが特定業務を実行するように構成されるだろう。例えば、ホストバス１５２に接続されたＲＡＩＤコントローラ上に格納されたキャッシュデータ（又は他の一時データ）は、バッテリ１７０とバッテリ１８０に蓄えられた電力をすべて消耗する前に１つ以上の外部ハード・ドライブに保存されるだろう。

システム１００は、回路２０２と２０４、回路２０２’と２０４’、及び放電回路２０８と２０８’を制御するためのファームウェア支援の必要最低限量で実現されるだろう。システム１００は、バッテリ１７０とバッテリ１８０の保管寿命を増加させるだろう。システム１００は、バッテリ１７０とバッテリ１８０の保管に有用であるだろう。システム１００は、カレンダー寿命及び／又はメタデータ貯蔵能力を最大限にするために、保管中に放電を最小化するだろう。

図３を参照すると、本発明に従った方法（又は手順）３００を示す図が示される。一般に方法は、ステップ（又は状態）３０２、ステップ（又は状態）３０４、ステップ（又は状態）３０６、ステップ（又は状態）３０８、ステップ（又は状態）３１０、ステップ（又は状態）３１２、ステップ（又は状態）３１４、及びステップ（又は状態）３１６を含む。状態３０２は、バッテリマネージャ１０２のステータスレジスタの内部の充電禁止ビットの設定によって充電を無効にするだろう。次に、状態３０４は、ＦＥＴ命令レジスタへのアクセスを得るために計器２０２を開けるだろう。一般に計器２０２を開けることは、制御レジスタへのアクセスを可能にするためにコントロールビットを用いることを表す。コントロールビットは、命令レジスタの初期設定中にセットアップされるだろう。次に、状態３０６は、放電ＦＥＴ２０８を止める。次に、状態３０８は、計器２０２を閉じる。次に、状態３１０は、ＦＥＴ命令レジスタへのアクセスを得るために計器２０２’を開ける。次に、状態３１２は、放電ＦＥＴ２０８’を止める。次に、状態３１４は、計器２０２’を閉じる。次に、状態３１６は、電源を止めるか、又は制御回路２２０を介してバッテリマネージャ１０２への電力の供給を止める。

図４を参照すると、本発明の別の実施形態を実現するシステム１００’が示される。一般にシステム１００’は、回路１０２’、回路１０４’、回路１０６’を含む。回路１０２’、１０４’、及び１０６’は、図１の回路１０２、１０４、及び１０６に対して同様の実施形態を有しているだろう。回路１０６’は、更に信号（例えばＶＢＡＴ＿ＳＵＭ）を受信する入力２１０、信号（例えばＶＢＡＴ＿ＯＵＴ）を送信する出力２１２を有するだろう。

回路１０２’は、更に出力２１４ａ−２１４ｎのセットと出力２１６ａ−２１６ｎのセットを有するだろう。出力２１４ａ−２１４ｎは、多くの制御信号（ＣＴＲ１ａ−ＣＴＲ１ｎ）を送信するだろう。出力２１６ａ−２１６ｎは、多くの制御信号（ＣＴＲ２ａ−ＣＴＲ２ｎ）を送信するだろう。回路１０２’は、更に信号ＶＢＡＴ＿ＯＵＴを受信する入力２１３を有するだろう。回路１０２’は、信号ＶＢＡＴ１、信号ＶＢＡＴ２、又は信号ＤＣＩＮによって電力を供給されるだろう。これらの信号のどれも回路１０２’を操作するのに十分でない場合、好都合でない電力（ＰＮＧ）状態が生じるだろう。

回路１０４’は、信号ＣＴＲ１ａ−ＣＴＲ１ｎを受信する入力２４０ａ−２４０ｎのセットと信号ＣＴＲ２ａ−ＣＴＲ２ｎを受信する入力２４２ａ−２４２ｎのセットを有するだろう。回路１０４’は、更に信号ＶＢＡＴ１を受信する入力２３０、信号ＶＢＡＴ２を受信する入力２３２、信号ＶＢＡＴ＿ＳＵＭを送信する出力２３４、信号ＰＡＣＫ１＋を送信／受信する入力／出力２３６、信号ＰＡＣＫ２＋を送信／受信する入力／出力２３８を有するだろう。

図５を参照すると、システム１００’のより詳細な図が示される。一般に回路１０６’は、ブロック（又は回路）２６０、ブロック（又は回路）２６２、ブロック（又は回路）２６４、及びブロック（又は回路）２６６を含む。回路２６０は、電界効果トランジスタの制御セットとして実現されるだろう。回路２６２は、抵抗器２７０とダイオード２７２として実現されるだろう。回路２６４は、アドレス指定可能な汎用入力／出力（ＧＰＩＯ）レジスタとして実現されるだろう。回路２６６は、信号（例えばＳＩＭ＿ＤＣＩＮ）を生成するように構成されたレギュレータとして実現されるだろう。信号ＳＩＭ＿ＤＣＩＮは、電力が信号ＶＢＡＴ１、信号ＶＢＡＴ２、又は信号ＤＣＩＮに存在しないときに、回路１０２’に電源を提供するために用いられるだろう。このような状態中に信号ＳＩＭ＿ＤＣＩＮを生成することによって、ＰＮＧ状態は回避され、システム１００’は動作し続けるだろう。回路２６０は、信号ＶＩＮを受信するだろう。回路２６２は、信号のＶＢＡＴ＿ＳＵＭと信号のＶＢＡＴ＿ＯＵＴを受信するだろう。回路２６４は、ホストバス１５２からデータ信号を受信するだろう。一例では、回路２６４は、リニア・テクノロジーズによって製造された、ＬＴＣ４３０２として実現されるだろう。しかしながら、他のバッファが特定の実施形態のその設計基準を満たすために実現されるだろう。一例では、回路２６６は、リニア・テクノロジーズによって製造された、ＬＴ３０１０として実現されるだろう。しかしながら、他のレギュレータが特定の実施形態のその設計基準を満たすために実現されるだろう。

一般に回路１０４’は、ブロック（又は回路）２８０、ブロック（又は回路）２８２、ブロック（又は回路）２８４、及びブロック（又は回路）２８６を含む。回路２８０、２８２、２８４、及び２８６は、トランジスタとして実現されるだろう。一例では、回路２８０、２８２、２８４、及び２８６は、ｐチャネル電界効果トランジスタとして実現されるだろう。しかしながら、他のトランジスタ型式が特定の実施形態のその設計基準を満たすために実現されるだろう。

回路１０２’は、信号ＶＢＡＴ１を受信する入力１４０、信号ＶＢＡＴ２を受信する入力１４４、ピン（例えばＤＣＩＮ）で電力を受ける入力１４８、制御信号の第１のセットを受信する入力２１４ａ−２１４ｎのセット、制御信号の第２のセットを受信する入力２１６ａ−２１６ｎのセット、ピン（例えばＳＣＮ）で信号ＶＢＡＴ＿ＯＵＴを受信する入力２１３、ピン（例えばＳＣＰ）で電力を受ける入力２１５、信号ＶＩＮを受信する入力２１７、及びピン（例えばＭＡＩＮ）で電力を受ける入力２１９ａ−２１９ｎのセットを有するだろう。ピンＭＡＩＮは、供給電圧を受信するだろう。例えば、ピンＭＡＩＮは、通常壁付コンセントに接続された電源から直流電力を受けるだろう。一般に、システム１００’が入力２１９ａ−２１９ｎから電力を受けるとき、他の電源は無効になる。

典型的なベースカードの典型的な電圧調整モジュール（ＶＲＭ）は、＋２０Ｖで動作することができない。ＶＲＭのための最大電圧（例えばＶｍａｘ）は、通常１４Ｖである。従って、我々は、バッテリマネージャ１０２’の電力パスマルチプレクサ回路１０４’の直流レッグ（ＤＣ ｌｅｇ）を占めていない。また、ベースカードが＋２０Ｖのレールに達するのを回路２６０が妨げるのは容易ではない。電力パスマルチプレクサ回路１０４’は、信号ＶＢＡＴ＿ＳＵＭとして３つの利用可能なソース（例えば、ＶＢＡＴ１、ＶＡＢＴ２、及びＶＩＮ）の最も高い電位を通るだろう。回路１０２’の電力パスマルチプレクサ回路１０４’の信号ＶＩＮを受信するレッグは、ＶＲＭの損傷を回避するためには用いられない。レギュレータ２６６は、ＰＮＧ状態が生じるのを防ぐために用いられるだろう。これは、ダイオードＯＲｉｎｇ回路２６２を介して２つのバッテリパックからのエネルギをシステム負荷に送信することを可能にする。ＰＮＧ状態は、信号ＶＢＡＴ１と信号ＶＢＡＴ２が信号ＶＢＡＴ＿ＳＵＭに電力を供給しないように、電力パスマルチプレクサ回路１０４’を止めるだろう。一般に、電力パスマルチプレクサ回路１０４’は、信号ＶＢＡＴ１と信号ＶＢＡＴ２を止め、バッテリは、負荷を供給しない。ＰＮＧ状態は、システム１００’に電力を供給するために有効にされないバッテリ１７０と１８０を構成する。

一般に、システム１００’は、システム１００’を用いてバッテリマネージャ１０２’の電力によってデバイスのベースカードに信号ＶＩＮ（例えば＋２０Ｖ）が送信されるのを防ぐ。このようなプロテクションなしでは、信号ＶＩＮは、恐らくシステム１００’を用いて、デバイスのベースカードを破損する。通常バッテリマネージャ１０２’は、内部タイマに基いた３つのストライキ規則を実現する電源管理システムを有する。電力が信号ＶＢＡＴ＿ＳＵＭで利用可能で、信号ＶＩＮが占められている電力パスマルチプレクサ回路１０４’の直流のパスのないシステム１００’に適用される場合、好都合でない電力の中にバッテリマネージャ１０２’を置くことで、バッテリマネージャ１０２’の低消費電力コンパレータはトリップ（ｔｒｉｐ）するだろう。

システム１００’は、個別の充電器（及び独立したダイオード−又は電力パス）を実現することのない２つのパックシステムにおける電力の好都合でない状態を回避するために用いられるだろう。システム１００’は、２つの充電器システムと比較して、Ｉ２Ｃスイッチとノード（例えば１個のスイッチと各充電器につき１つのノード）のいくつかを削減する。スイッチノードのいくつかの削減により、システム１００’は更にスイッチノイズを削減するだろう。

回路２６６は、前もって定義した電圧（例えば＋９．０Ｖ）にバイアスされるだろう。回路２６６の出力は、ダイオード２７２に接続されるだろう。ダイオード２７２は、ＯＲ演算によって信号ＶＢＡＴ＿ＯＵＴと結合するだろう。通常バッテリマネージャ１０２’の入力１４８は、回路１０６’からなお供給され、直流レール信号ＶＩＮによって制御される信号ＤＣＩＮを通常受信する。従って、信号ＶＩＮは、システム１００’に適用されるときは常に、バッテリマネージャ１０２’は、常にピンＳＣＮで＋８Ｖの最小電位を検出するだろう。

回路２６６は、バッテリ電源不足における低消費電力コンパレータのタイムアウト（１５ｍｓ）の前にピンＳＣＮが有効な電位を得ていることを保証するのに十分なスルーレートを有するように実現されるだろう。信号ＤＣＩＮのダイオードＯＲｉｎｇは、回路２６６に戻るバイアスが生じないことを保証するだろう。信号ＶＩＮが＋２０Ｖとして実現される場合、バッテリマネージャ１０２’の信号（又は入力ピン）ＤＣＩＮは、内部のＶＣＣレギュレータに最大電流供給をもたらすだろう。回路２６６は、ベースカードのＶＲＭを供給する回路２６６の可能性を最小化するために＋９Ｖの出力を実行するだろう。インタフェース回路２２２は、サイクル及び／又はクーロンカウントの適切な学習のために、信号のＤＣＩＮが止められることを可能にするだろう。

システム１００’は、バッテリパック１７０と１８０の電源投入時シーケンスを初期化するとき、バッテリマネージャ１０２’の好都合でない電力の出力を維持するだろう。システム１００’は、（ｉ）最小のサポート回路（例えば、回路２６６とダイオード２６２）で実現され、（ｉｉ）＋２０ＶがベースカードＶＲＭに供給されない信号ＶＩＮを提供し、（ｉｉｉ）自主的な充電及び／又は電力パススイッチングを備えた単一の統合された充電器として実現されるためのシステム１００’を与える、シミュレートされたＤＣＩＮの回路２６６を提供するだろう。

システム１００’は、（ｉ）部品数を低減し、（ｉｉ）個別の充電器が利用される点で、実施形態と比較して、Ｉ２Ｃバススイッチを低減し、（ｉｉｉ）外部のダイオードＯＲ電力パスなしで実現され、及び／又は（ｉｖ）学習サイクルの適切な放電フェーズのために信号ＤＣＩＮを止めるだろう。

図６を参照すると、回路１００’のより詳細な図が示される。回路２０４は、制御回路１０４’と制御回路１０４”を示す。制御回路１０４”は、図１と２の制御回路１０４と同様に実現され、同様に、図２に示される制御回路１１０と制御回路１１２の詳細も、図６の制御回路１０４”において実現されるだろう。

図７を参照すると、方法（又は手順）５００を示す図が示される。一般に方法５００は、ステップ（又は状態）５０２、ステップ（又は状態）５０４、ステップ（又は状態）５０６、ステップ（又は状態）５０８、ステップ（又は状態）５１０、ステップ（又は状態）５１２、ステップ（又は状態）５１４、ステップ（又は状態）５１６、ステップ（又は状態）５１８、ステップ（又は状態）５２０、ステップ（又は状態）５２２、ステップ（又は状態）５２４及びステップ（又は状態）５２６を含む。状態５０２は、バッテリマネージャ１０２のステータスレジスタの内部の充電禁止ビットの設定によって充電を無効にするだろう。次に、状態５０４は、ＦＥＴ命令レジスタにアクセスを得るために計器２０２を開けるだろう。一般に計器２０２を開けることは、制御レジスタへのアクセスを有効にするためにコントロールビットを用いることを表す。コントロールビットは、命令レジスタの初期設定中にセットアップされるだろう。次に、状態５０６は、放電ＦＥＴ２０８を止める。次に、状態５０８は、ＦＥＴ命令レジスタへのアクセスを得るために計器２０２’を開けるだろう。次に、状態５１０は、放電ＦＥＴ２０８’を止める。次に、状態５１２は、制御回路２２０を介したバッテリマネージャ１０２への供給を止める。次に、状態５１４は、５００ｍｓ遅らせる。次に、状態５１６は、制御回路２２０を介したバッテリマネージャ１０２への供給を開始する。次に、状態５１８は、放電ＦＥＴ２０８を起動する。次に、状態５２０は、計器２０２を閉じる。次に、状態５２２は、放電ＦＥＴ２０８’を起動する。次に、状態５２４は、計器２０２’を閉じる。次に、状態５２６は、バッテリマネージャ１０２のステータスレジスタの内部の充電禁止ビットの除去によって充電を有効にする。

本発明はその好ましい実施形態に関連して特に示され記述されたが、本発明の範囲を逸脱することなく形状と詳細の様々な変更がなし得られるだろうことが当業者によって理解されるだろう。

Claims (16)

1. （ｉ）第１の電荷信号、（ｉｉ）第２の電荷信号、（ｉｉｉ）供給電圧、及び（ｉｖ）ホスト制御信号に応じて、第１のパワーダウン制御信号と第２のパワーダウン制御信号を生成するように構成された充電器回路と、
   第１のバッテリ信号と第２のバッテリ信号に応じて、前記第１の電荷信号と前記第２の電荷信号を生成するように構成された制御回路とを備えた装置であって、
   （Ａ）（ｉ）前記装置は、パワーダウン状態を開始する前記ホスト制御信号に応じて、前記パワーダウン状態を開始し、（ｉｉ）前記制御回路は、前記パワーダウン状態においてスリープモードを開始し、（ｉｉｉ）前記制御回路は、前記パワーダウン状態において前記充電器回路からの動作電力を遮断し、
   （Ｂ）前記充電器回路は、（ｉ）前記装置が第１のモードにあるとき前記供給電圧から、（ｉｉ）前記装置が第２のモードにあるとき前記第１の電荷信号と前記第２の電荷信号の少なくとも１つから、電力を受け、
   （Ｃ）前記制御回路は、前記装置が前記第１のモードにあるとき、第１の監視プロトコルによって、前記第１のバッテリ信号と前記第２のバッテリ信号の残りの充電を監視し、
   （Ｄ）前記制御回路は、前記装置が前記パワーダウン状態にあるとき、前記第１の監視プロトコルより少ない電力を用いる第２の監視プロトコルによって、前記第１のバッテリ信号と前記第２のバッテリ信号の残りの充電を監視する装置。
2. 前記制御回路は、前記装置が前記第２のモードにあるとき、前記スリープモードを開始し、前記第１の電荷信号と前記第２の電荷信号の両方が前記充電器回路から削除される請求項１に記載の装置。
3. 前記制御回路は、前記装置が前記パワーダウン状態にあるとき、低パワーモードで動作するように構成された第１の計器回路と第２の計器回路を含む請求項１に記載の装置。
4. 前記制御回路は、前記装置が前記パワーダウン状態にあるとき、前記低パワーモードで動作するように構成された第１のアナログフロントエンド回路と第２のアナログフロントエンド回路を更に含む請求項３に記載の装置。
5. （ｉ）前記第１のバッテリ信号は第１のバッテリパックから受信され、（ｉｉ）前記第２のバッテリ信号は第２のバッテリパックから受信される請求項２に記載の装置。
6. 前記ホスト制御信号は、制御バスを介して受信される請求項１に記載の装置。
7. 前記装置は、独立ディスク冗長アレイ（ＲＡＩＤ）コントローラに電力を供給するように構成される請求項１に記載の装置。
8. （ｉ）第１の電荷信号、（ｉｉ）第２の電荷信号、（ｉｉｉ）供給電圧、及び（ｉｖ）ホスト制御信号に応じて、第１のパワーダウン制御信号と第２のパワーダウン制御信号を生成するための手段と、
   第１のバッテリ信号と第２のバッテリ信号に応じて、前記第１の電荷信号と前記第２の電荷信号を生成するための手段とを備えた装置であって、
   （ｉ）前記装置は、パワーダウン状態を開始する前記ホスト制御信号に応じて、前記パワーダウン状態を開始し、（ｉｉ）前記第１の電荷信号と前記第２の電荷信号を生成するための前記手段は、前記パワーダウン状態においてスリープモードを開始し、（ｉｉｉ）前記第１の電荷信号と前記第２の電荷信号を生成するための前記手段は、前記パワーダウン状態において前記第１のパワーダウン制御信号と前記第２のパワーダウン制御信号を生成するための前記手段からの動作電力を遮断し、
   前記装置は、（ｉ）第１のバスの複数の第１の制御信号の生成によって、第１のバッテリの充放電を制御し、（ｉｉ）第２のバスの複数の第２の制御信号の生成によって、第２のバッテリの充放電を制御し、（ｉｉｉ）メイン電源、前記第１のバッテリ、及び前記第２のバッテリの中で利用可能ないずれかから動作電力を取り出し、（ｉｖ）前記動作電力が利用不可能なとき、前記第１のバスと前記第２のバスの両方を解放するように更に構成される装置。
9. メイン電源とホストバスから受信されたホスト制御信号とに応じて、有効状態と無効状態を有するシミュレートされた電源供給信号を生成するように構成された入力回路と、
   好都合でない電力を回避するように構成された充電器回路であって、前記シミュレートされた電源供給信号が前記有効状態にあるとき、前記充電器回路の動作を無効にする充電器回路とを備えた装置であって、
   （Ａ）前記充電器回路は、（ｉ）前記メイン電源が存在するとき、第１のバッテリと第２のバッテリを充電するように構成され、（ｉｉ）前記ホストバスの損傷による前記メイン電源の過電圧状態を防ぎ、
   （Ｂ）前記無効状態において、利用不可能な前記第１のバッテリ、利用不可能な第２のバッテリ、及び前記シミュレートされた電源供給信号を有する前記装置の電源投入時シーケンスを初期化するとき、前記好都合でない電力が生じ、
   （Ｃ）前記充電器回路は、（ｉ）第１のバスの複数の第１の制御信号の生成によって、前記第１のバッテリの充放電を制御し、（ｉｉ）第２のバスの複数の第２の制御信号の生成によって、前記第２のバッテリの充放電を制御し、（ｉｉｉ）前記メイン電源、前記第１のバッテリ、及び前記第２のバッテリの中で利用可能ないずれかから動作電力を取り出し、（ｉｖ）前記動作電力が利用不可能なとき、前記第１のバスと前記第２のバスの両方を解放するように更に構成される装置。
10. 前記充電器回路は、前記メイン電源が存在しないとき、前記第１のバッテリと前記第２のバッテリから受けた電力を用いて動作するように構成される請求項９に記載の装置。
11. 前記ホストバスは、Ｉ２Ｃバスを含む請求項９に記載の装置。
12. 前記装置は、独立ディスク冗長アレイ（ＲＡＩＤ）コントローラに電力を供給するように構成される請求項９に記載の装置。
13. 前記充電器回路は、前記シミュレートされた電源供給信号が前記無効状態にあるとき、クーロンカウントを実行するように更に構成される請求項９に記載の装置。
14. 前記メイン電源、前記第１のバッテリ、及び前記第２のバッテリの中から最も高い電圧を伝達する和信号を生成するように構成された制御回路を更に含む請求項９に記載の装置。
15. 前記入力回路は、前記和信号から出力信号を生成するように更に構成され、前記出力信号は、前記装置に接続可能な負荷に電力を供給する請求項１４に記載の装置。
16. （ｉ）前記第１の制御信号に応じて、前記第１のバッテリの第１のバッテリ信号と前記充電器回路とを選択的に切替え、（ｉｉ）前記第２の制御信号に応じて、前記第２のバッテリの第２のバッテリ信号と前記充電器回路とを選択的に切替え、（ｉｉｉ）前記充電器回路が前記第１のバスと前記第２のバスの両方を解放するのに応じて、スリープモードを開始するように構成された制御回路を更に含む請求項９に記載の装置。

Images