JP4952662B2 - はんだ付け方法及びはんだ付け構造 - Google Patents
はんだ付け方法及びはんだ付け構造 Download PDFInfo
- Publication number
- JP4952662B2 JP4952662B2 JP2008159231A JP2008159231A JP4952662B2 JP 4952662 B2 JP4952662 B2 JP 4952662B2 JP 2008159231 A JP2008159231 A JP 2008159231A JP 2008159231 A JP2008159231 A JP 2008159231A JP 4952662 B2 JP4952662 B2 JP 4952662B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- soldering
- reinforcing component
- reinforcing
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
また例えば、特許文献2に記載された技術は、マザーボードにBGA型ICパッケージを実装する場合に、ICパッケージの側面周囲を囲む側面部と、その側面部に連続してICパッケージの上面を覆う上面部とを有する筐体状の補強フレームをICパッケージに被せるように配置し、補強フレームの側面部と上面部に開口する切り欠きにノズルを差し込んで熱硬化性樹脂を注入する。このような特許文献2記載の技術は、ICパッケージとマザーボードとの接続部分に直接樹脂を充填、封入するので、ICパッケージに外部から衝撃や振動が加わっても、ICパッケージがマザーボードから脱落しない。
(1)接続リードを備える電子部品を、前記接続リードが基板の表面に接するように配置して、前記接続リードを前記基板にはんだ付けするはんだ付け方法において、前記電子部品又は前記接続リードと前記基板に接触するように補強部品を複数配置し、前記補強部品を前記基板にはんだ付けすることにより、前記電子部品が前記基板から浮き上がることを制限する。
図1は、本発明の第1実施形態に係り、はんだ付け構造1の外観斜視図である。図2は、図1に示す電子部品の一例である電解コンデンサ11を基板10にはんだ付けするはんだ付け方法を説明する工程図であって、補強部品20を設置する設置工程を示す。図3は、図1に示す電解コンデンサ11を基板10にはんだ付けするはんだ付け方法を説明する工程図であって、補強部品20を加圧する加圧工程を示す。図4は、接続リード12に配置した補強部品20を図3のA方向から見た図である。尚、図4では、補強部品20と接続リード12との間にはんだが流れ込む様子を見やすく記載するために、電解コンデンサ11とマウンタノズル2の記載を省略している。
図1に示すように、第1実施形態のはんだ付け構造1は、電解コンデンサ11の接続リード12,12を基板10にはんだ付けすることにより、電解コンデンサ11を基板10に実装している。はんだ付け構造1は、補強部品20を用いて、電解コンデンサ11を基板10に結合させる結合強度を補強している。
次に、電解コンデンサ11を基板10にはんだ付けするはんだ付け方法について説明する。
図2に示すように、基板10には、電子部品を設置する位置にクリームはんだ15が予め印刷されている。電子部品は、レイアウトに従って、基板10に印刷されたクリームはんだ15上に実装される。例えば、マウンタノズル2は、電解コンデンサ11を吸引保持し、接続リード12,12の両端部がクリームはんだ15に面接触するように、基板10上に電解コンデンサ11を配置した後、電解コンデンサ11から離間する。このようにして、基板10には、電気部品が次々と配置される。
以上説明したように、第1実施形態のはんだ付け方法は、接続リード12,12を備える電解コンデンサ11を、接続リード12,12が基板10の表面に接するように配置して、接続リード12,12を基板10にはんだ付けする場合に、接続リード12,12と基板10に接触するように補強部品20を複数配置し、補強部品20を基板10にはんだ付けすることにより、電解コンデンサ11が基板10から浮き上がることを制限する。そのため、電解コンデンサ11は、振動を受けても基板10から浮き上がらず、接続リード12,12を基板10に接続するはんだ15,15が基板10から剥離しにくい。また、第1実施形態のはんだ付け方法は、実装に使用するはんだ15を用いて補強部品20を基板10にはんだ付けするので、別途装置を設ける必要がなく、製造コストが安価である。よって、第1実施形態のはんだ付け方法によれば、電解コンデンサ11を基板10に安価且つ強固に結合させることができる。
次に、本発明の第2実施形態に係るはんだ付け方法及びはんだ付け構造について図面を参照しながら説明する。図5は、本発明の第2実施形態に係り、はんだ付け構造1Aの外観斜視図である。
第2実施形態のはんだ付け方法及びはんだ付け構造1Aは、補強部品21を電解コンデンサ11に接触するように配置して電解コンデンサ11の結合強度を補強している点が第1実施形態と相違する。よって、ここでは、第1実施形態と相違する点を中心に説明し、第1実施形態と共通する点には、第1実施形態と同一符号を図面に付し、説明を適宜省略する。
図5に示すように、はんだ付け構造1Aは、接続リード12,12の結合を補強する補強部品20の他に、電解コンデンサ11の浮き上がりを防止するための補強部品21を備える。
基板10は、補強部品21を配置する位置にも、クリームはんだ15が印刷されている。補強部品21は、マウンタノズル2に吸引保持され、クリームはんだ15に接触部21aが面接触すると共に、本体部21bが台座13の上面に面接触するように、電解コンデンサ11に配置される。このとき、テーパ21cが、台座13の側面に隙間を空けて対向する。
以上説明したように、第2実施形態のはんだ付け方法は、接続リード12,12を備える電解コンデンサ11を、接続リード12,12が基板10の表面に接するように配置して、接続リード12,12を基板10にはんだ付けする場合に、接続リード12,12と基板10に接触するように補強部品20,20を配置すると共に、電解コンデンサ11と基板10に接触するように補強部品21を配置する。そして、補強部品20,21を基板10にはんだ付けすることにより、電解コンデンサ11が基板10から浮き上がることを制限する。そのため、電解コンデンサ11は、振動を受けても基板10から浮き上がらず、接続リード12,12を基板10に接続するはんだ15,15が基板10から剥離しにくい。また、第2実施形態のはんだ付け方法は、実装に使用するはんだ15を用いて補強部品20,21を基板10にはんだ付けするので、別途装置を設ける必要がなく、製造コストが安価である。よって、第2実施形態のはんだ付け方法によれば、電解コンデンサ11を基板10に安価且つ強固に結合させることができる。
次に、本発明の第3実施形態に係るはんだ付け方法及びはんだ付け構造について図面を参照しながら説明する。図6は、本発明の第3実施形態に係り、はんだ付け構造1Bを示す図である。
第3実施形態のはんだ付け方法及びはんだ付け構造1Bは、電解コンデンサ11の上方から補強部品22を装着している点が第1実施形態と相違する。よって、ここでは、第1実施形態と相違する点を中心に説明し、第1実施形態と共通する点には、第1実施形態と同一符号を図面に付し、説明を適宜省略する。
基板10は、補強部品22を取り付ける位置にも、クリームはんだ15が印刷されている。補強部品22は、マウンタノズル2に吸引保持され、本体部22aを電解コンデンサ11に上方から被せると共に、接触部22b,22bをクリームはんだ15に面接触させるように、電解コンデンサ11に配置される。
以上説明したように、第3実施形態のはんだ付け方法は、接続リード12,12を備える電解コンデンサ11を、接続リード12,12が基板10の表面に接するように配置して、接続リード12,12を基板10にはんだ付けする場合に、接続リード12,12と基板10に接触するように補強部品20,20を配置すると共に、電解コンデンサ11と基板10に接触するように補強部品22を配置し、補強部品20,22を基板10にはんだ付けすることにより、電解コンデンサ11が基板10から浮き上がることを制限する。そのため、電解コンデンサ11は、振動を受けても基板10から浮き上がらず、接続リード12,12を基板10に接続するはんだ15,15が基板10から剥離しにくい。また、第3実施形態のはんだ付け方法は、実装に使用するはんだ15を用いて補強部品20,22を基板10にはんだ付けするので、別途装置を設ける必要がなく、製造コストが安価である。よって、第3実施形態のはんだ付け方法によれば、電解コンデンサ11を基板10に安価且つ強固に結合させることができる。
例えば、上記実施形態では、補強部品20,21,22自体を折り曲げてテーパを形成したが、補強部品20,21,22を直角に折り曲げて、内周面にテーパを形成するようにしても良い。
例えば、上記実施形態では、電子部品の一例として電解コンデンサを挙げたが、抵抗や変圧器、圧電素子など他種類の受動素子や、トランジスタや発光ダイオードなどの能動素子、スイッチや端子などの配線部品などの電子部品を基板10にはんだ付けする場合に、補強部品20,21,22を使用して良いことは言うまでもない。
上記実施形態では、クリームはんだ15を使用したが、はんだの種類はこれに限定されない。
11 電解コンデンサ(電子部品)
12 接続リード
15 はんだ(クリームはんだ)
20,21,22 補強部品
20a,21b,22a 本体部
20b,21a,22b 接触部
21c,22c テーパ
Claims (7)
- 接続リードを備える電子部品を、前記接続リードが基板の表面に接するように配置して、前記接続リードを前記基板にはんだ付けするはんだ付け方法において、
前記電子部品又は前記接続リードに対し、前記表面より上方の輪郭形状に対応した形状で形成された補強部品を複数用い、
少なくとも前記接続リードに前記補強部品を覆い被せて、前記接続リードと共に前記補強部品を前記基板にはんだ付けすることにより、前記電子部品が前記基板から浮き上がることを制限すること
を特徴とするはんだ付け方法。 - 請求項1に記載するはんだ付け方法において、
前記接続リードを前記基板にはんだ付けするはんだが固化する前に、前記接続リードを上方から覆うように前記補強部品を前記はんだの上に配置して、前記補強部品を前記基板にはんだ付けすること
を特徴とするはんだ付け方法。 - 接続リードを備える電子部品を、前記接続リードが基板の表面に接するように配置して、前記接続リードを前記基板にはんだ付けするはんだ付け方法において、
前記補強部品は、前記基板にはんだ付けされる第1接触部と第2接触部が、一方に開口する本体部により繋がって一体化されたものであり、
前記基板は、前記補強部品を配置する位置にクリームはんだが印刷されており、
前記本体部が前記電子部品又は前記接続リードを上方から覆うように、前記補強部品をクリームはんだの上に配置し、前記補強部品を前記基板に押し付けてはんだ付けすること
を特徴とするはんだ付け方法。 - 請求項3に記載するはんだ付け方法において、
前記接続リードを前記基板にはんだ付けするはんだが固化する前に、前記接続リードを上方から覆うように前記補強部品を前記はんだの上に配置して、前記補強部品を前記基板にはんだ付けすること
を特徴とするはんだ付け方法。 - 電子部品に設けられた接続リードを基板にはんだ付けするはんだ付け構造において、
前記電子部品又は前記接続リードに接触する本体部と、前記基板に接触する接触部とを有する補強部品を有し、
前記本体部が、前記基板の表面に配置された前記電子部品又は前記接続リードに対し、前記表面より上方の輪郭形状に対応した形状で形成されていること、
前記接触部が、前記基板にはんだ付けで固着されていること、
前記電子部品又は前記接続リードと前記補強部品との間に形成される隙間にはんだが保持されていること、
を特徴とするはんだ付け構造。 - 請求項5に記載するはんだ付け構造において、
前記補強部品は、前記基板に接触する第1接触部と第2接触部を有し、前記本体部が前記第1接触部と前記第2接触部とを繋げて一体化していること
を特徴とするはんだ付け構造。 - 請求項5又は請求項6に記載するはんだ付け構造において、
前記本体部は、前記電子部品又は前記接続リードとの間で前記はんだを保持する部分が、前記基板に向かって拡開するテーパ形状をなすこと
を特徴とするはんだ付け構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008159231A JP4952662B2 (ja) | 2008-06-18 | 2008-06-18 | はんだ付け方法及びはんだ付け構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008159231A JP4952662B2 (ja) | 2008-06-18 | 2008-06-18 | はんだ付け方法及びはんだ付け構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010003745A JP2010003745A (ja) | 2010-01-07 |
JP4952662B2 true JP4952662B2 (ja) | 2012-06-13 |
Family
ID=41585243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008159231A Expired - Fee Related JP4952662B2 (ja) | 2008-06-18 | 2008-06-18 | はんだ付け方法及びはんだ付け構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4952662B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004253508A (ja) * | 2003-02-19 | 2004-09-09 | Fujitsu Ten Ltd | 大型表面実装部品の固定構造及び大型表面実装部品の固定方法 |
-
2008
- 2008-06-18 JP JP2008159231A patent/JP4952662B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010003745A (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4772048B2 (ja) | 中継基板とそれを使用した立体配線構造体 | |
US8035035B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
KR101719822B1 (ko) | 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법 | |
WO2008001641A1 (fr) | Substrat d'interconnexion et structure de montage de circuits électroniques | |
US7450395B2 (en) | Circuit module and circuit device including circuit module | |
JP2012049527A (ja) | 電子部品、および電子部品の製造方法 | |
JP2006261565A (ja) | 電子機能部品実装体及びその製造方法 | |
JP4590961B2 (ja) | 電子装置 | |
US20100327044A1 (en) | Method for manufacturing electronic component module | |
US7754535B2 (en) | Method of manufacturing chip integrated substrate | |
JP4312148B2 (ja) | 中継基板と立体配線構造体 | |
JPWO2011071111A1 (ja) | 電子部品内蔵樹脂基板および電子回路モジュール | |
JP5200870B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP4952662B2 (ja) | はんだ付け方法及びはんだ付け構造 | |
JP5990418B2 (ja) | 車載用電子制御装置およびその製造方法 | |
US20120175158A1 (en) | Circuit board | |
JP2001177159A (ja) | 半導体装置 | |
JP4788581B2 (ja) | 複合基板 | |
KR101983168B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP2006332275A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4893705B2 (ja) | 電子装置 | |
JP5461860B2 (ja) | 電子回路ユニットの製造方法 | |
JP5072124B2 (ja) | 回路基板および電子機器 | |
JP5093076B2 (ja) | モールドパッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |