JP4951890B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4951890B2
JP4951890B2 JP2005219776A JP2005219776A JP4951890B2 JP 4951890 B2 JP4951890 B2 JP 4951890B2 JP 2005219776 A JP2005219776 A JP 2005219776A JP 2005219776 A JP2005219776 A JP 2005219776A JP 4951890 B2 JP4951890 B2 JP 4951890B2
Authority
JP
Japan
Prior art keywords
pixel electrode
line
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005219776A
Other languages
English (en)
Other versions
JP2007034090A (ja
Inventor
信二 檀上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005219776A priority Critical patent/JP4951890B2/ja
Publication of JP2007034090A publication Critical patent/JP2007034090A/ja
Application granted granted Critical
Publication of JP4951890B2 publication Critical patent/JP4951890B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

この発明は液晶表示装置に関する。
従来のアクティブマトリクス型の液晶表示装置には、アクティブ基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極がスイッチング素子としての薄膜トランジスタを介して走査ラインおよびデータラインに接続されて設けられ、且つ、アクティブ基板上に画素電極との間で補助容量部を形成するための補助容量ラインが画素電極の所定の周辺部と重ね合わされて設けられたものがある(例えば、特許文献1参照)。
特開平10−161102号公報
上記特許文献1に記載の液晶表示装置では、画素電極の左下角部が切り欠かれ、この切り欠かれた部分に薄膜トランジスタのゲート電極が配置され、薄膜トランジスタのゲート電極が画素電極の下側に配置された走査ラインに接続され、薄膜トランジスタのドレイン電極が画素電極の左側に配置されたデータラインに接続され、補助容量ラインが画素電極の主として上側に配置されている。
ところで、上記のような液晶表示装置が捩じれネマティク型である場合には、ある条件下において、画素電極の左辺部にディスクリネーションが発生する。このディスクリネーションが発生した領域は、光漏れが生じて白抜けを起こす異常表示部となり、表示品質が低下してしまう。
そこで、上記特許文献1に記載の液晶表示装置では、補助容量ラインの所定の一部に遮光部を形成し、この遮光部を画素電極と重ね合わせ、この重ね合わせた部分によってディスクリネーション発生領域を十分に遮光するようにしている。
しかしながら、上記液晶表示装置では、補助容量ラインの所定の一部に形成された遮光部を画素電極と重ね合わせているので、この重ね合わせた部分によっても補助容量部が形成されることになる。この結果、ディスクリネーション発生領域が大きくなると、遮光部の面積も大きくなり、補助容量が必要以上に大きくなり、薄膜トランジスタの駆動能力が不足し、これを補うために薄膜トランジスタのサイズを大きくすると、開口率が低下してしまう。
そこで、この発明は、補助容量の大きさを必要最小限とし、且つ、ディスクリネーション発生領域を十分に遮光することができる液晶表示装置を提供することを目的とする。
この発明は、上記目的を達成するため、走査ラインとデータラインとがマトリクス状に設けられた基板上における前記走査ラインと前記データラインとで囲まれた領域内に画素電極がスイッチング素子を介して前記走査ラインおよび前記データラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための補助容量ラインが前記画素電極の周辺部と重ね合わされて設けられた液晶表示装置において、前記基板上における前記画素電極の上側または下側に前記画素電極に重なるように遮光膜が設けられていて、前記遮光膜は、前記補助容量ラインのうち前記画素電極の周辺部と重ね合わされた部分に重なる領域から、前記画素電極に重なり且つ前記補助容量ラインに重ならない領域にかけて設けられていることを特徴とするものである。
この発明によればディスクリネーション発生領域が大きくなっても、それに応じて遮光膜の面積を大きくすればよく、ひいては補助容量の大きさを必要最小限とし、且つ、ディスクリネーション発生領域を十分に遮光することができる。
図1はこの発明の一実施形態としての液晶表示装置の要部の断面図を示し、図2は同液晶表示装置のアクティブ基板側の一部の透過平面図を示す。この場合、図1は図2のA−A線に沿う部分の断面図に相当する。この液晶表示装置はアクティブ基板1および対向基板21を備えている。
まず、図2を参照して説明する。アクティブ基板1上には走査ライン2およびデータライン3がマトリクス状に設けられている。この場合、複数の走査ライン2は行方向に延びて設けられ、複数のデータライン3は列方向に延びて設けられている。アクティブ基板1上において走査ライン2とデータライン3とで囲まれた領域内には画素電極4が設けられている。
画素電極4はスイッチング素子としての薄膜トランジスタ5を介して走査ライン2およびデータライン3に接続されている。アクティブ基板1上には複数の補助容量ライン6が行方向に延びて設けられている。ここで、図2を明確にする目的で、画素電極4の縁部に斜めの短い実線のハッチングが記入されている。
次に、図1および図2を参照して説明する。アクティブ基板1の上面の所定の箇所にはゲート電極7および該ゲート電極7に接続された走査ライン2が設けられている。アクティブ基板1の上面の他の所定の箇所には補助容量ライン6が設けられている。ゲート電極7等を含むアクティブ基板1の上面にはゲート絶縁膜8が設けられている。
ゲート電極7上におけるゲート絶縁膜8の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜9が設けられている。半導体薄膜9の上面ほぼ中央部にはチャネル保護膜10が設けられている。チャネル保護膜10の上面両側およびその両側における半導体薄膜9の上面にはn型アモルファスシリコンからなるオーミックコンタクト層11、12が設けられている。
一方のオーミックコンタクト層11の上面を含むゲート絶縁膜8の上面の所定の箇所にはITOからなる画素電極4が設けられている。画素電極4の所定の一部を含む一方のオーミックコンタクト層11の上面にはソース電極13が設けられている。他方のオーミックコンタクト層12の上面にはドレイン電極14が設けられている。ゲート絶縁膜8の上面の所定の箇所にはデータライン3がドレイン電極14に接続されて設けられている。
ここで、ゲート電極7、ゲート絶縁膜8、半導体薄膜9、チャネル保護膜10、オーミックコンタクト層11、12、ソース電極13およびドレイン電極14により、薄膜トランジスタ5が構成されている。
画素電極4の左辺部上面の所定の箇所には遮光膜15がデータライン3と平行するように設けられている。遮光膜15は、同一の材料(例えばクロム)により、データライン3、ソース電極13およびドレイン電極14の形成と同時に形成されている。画素電極4の所定の大部分を除く上面全体にはオーバーコート膜16が設けられている。画素電極4およびオーバーコート膜16の上面には配向膜17が設けられている。なお、遮光膜15は、導電性を有し、画素電極4と電気的に接続されているが、画素電極4以外とはどことも電気的に接続されていないので、別に支障はない。
ここで、図2に示すように、画素電極4の左下角部は切り欠かれ、この切り欠かれた部分に薄膜トランジスタ5のゲート電極7が配置されている。そして、薄膜トランジスタ5のゲート電極7は、画素電極4の下側に配置された走査ライン2に接続されている。薄膜トランジスタ5のドレイン電極14は、画素電極4の左側に配置されたデータライン3に接続されている。
画素電極4との間で補助容量部を形成するための補助容量ライン6は、基本的には、当該画素電極4の上側に配置されているが、この実施形態では、当該画素電極4の上辺部に対応する位置において走査ライン2と平行するように設けられたライン部6aと、このライン部6aから当該画素電極4の左辺部および右辺部に沿ってそれぞれ引き出された引出部6b、6cとからなっている。
この場合、ライン部6aのうちの当該画素電極4と対応する部分の下側は当該画素電極4の上辺部と重ね合わされている。左側の引出部6bの右側は当該画素電極4の左辺部と重ね合わされている。右側の引出部6cの左側は当該画素電極4の右辺部と重ね合わされている。そして、これらの重ね合わされた部分により補助容量部が形成されている。
なお、左側の引出部6bは、当該画素電極4の左側に配置された画素電極4の右側の引出部6cと一体となっている。右側の引出部6cは、当該画素電極4の右側に配置された画素電極4の左側の引出部6bと一体となっている。
遮光膜15の上端部は補助容量ライン6のライン部6aの下側と重ね合わされている。遮光膜15の左側は補助容量ライン6の左側の引出部6bの右側と重ね合わされている。そして、これらの重ね合わされた部分と、遮光膜15における補助容量ライン6のライン部6aの下側からはみ出した部分および左側の引出部6bの右側からはみ出した部分により、遮光膜15と補助容量ライン6との間からの光漏れが防止されている。
一方、対向基板21の下面にはブラックマトリクス22、カラーフィルタ23、対向電極24および配向膜25が設けられている。そして、アクティブ基板1と対向基板21とは図示しないシール材を介して貼り合わされ、その各配向膜17、25間には液晶26が封入されている。
ここで、図2において画素電極4よりもやや小さめの二点鎖線で示すものは、対向基板21のブラックマトリクス22の開口部22aを示す。この場合、遮光膜15の上端および左端は、図2において開口部22aの縁部よりもやや内側に位置するように図示しているが、開口部22aの縁部と同じ位置であってもよい。
ところで、この液晶表示装置が捩じれネマティク型である場合には、ある条件下において、すなわち、アクティブ基板1の配向膜17のラビング方向が図2において実線の矢印で示すように平面的に見て左上から右下に向かう方向であり、対向基板21の配向膜25のラビング方向が図2において点線の矢印で示すように平面的に見て左下から右上に向かう方向であると、画素電極4の左辺部にディスクリネーションが発生する。
しかし、このディスクリネーション発生領域は、画素電極4の左辺部と重ね合わされた補助容量ライン6および遮光膜15によって十分に遮光される。この場合、ディスクリネーション発生領域が大きくなっても、それに応じて遮光膜15の面積を大きくすればよく、ひいては補助容量の大きさを必要最小限とすることができ、且つ、ディスクリネーション発生領域を十分に遮光することができる。
ところで、遮光膜15を設けずに、この遮光膜15の役目をブラックマトリクス22に持たせることが考えられる。この場合、図2において開口部22aの左縁部は遮光膜15の右端に位置することになる。一方、アクティブ基板1上に形成する各パターンの合わせ精度は1μm未満であるのに対し、両基板1、21の貼り合わせ精度は数μm単位である。この結果、図2において開口部22aの左縁部を遮光膜15の右端に確実に位置させることはかなり困難であり、上記精度差を考慮すると、設計上、開口部22aの左縁部を遮光膜15の右端よりもやや右側に位置させることとなり、開口率が低下し、好ましくない。
なお、上記実施形態では、遮光膜15を画素電極4の左辺部上面の所定の箇所に設けているが、これに限らず、例えば、図3に示すこの発明の他の実施形態のように、画素電極4の左辺部下面の所定の箇所に画素電極4と接続して設けるようにしてもよい。この場合、一方のオーミックコンタクト層11の上面にソース電極11が設けられ、ソース電極11の上面に画素電極4の一部が設けられている。そして、遮光膜15は、同一の材料(例えばクロム)により、データライン3、ソース電極13およびドレイン電極14の形成と同時に形成されている。
この発明の一実施形態としての液晶表示装置の要部の断面図。 図1に示す液晶表示装置のアクティブ基板側の一部の透過平面図。 この発明の他の実施形態としての液晶表示装置の要部の断面図。
符号の説明
1 アクティブ基板
2 走査ライン
3 データライン
4 画素電極
5 薄膜トランジスタ
6 補助容量ライン
15 遮光膜
16 オーバーコート膜
17 配向膜
21 対向基板
22 ブラックマトリクス
22a 開口部
23 カラーフィルタ
24 対向電極
25 配向膜
26 液晶

Claims (8)

  1. 走査ラインとデータラインとがマトリクス状に設けられた基板上における前記走査ラインと前記データラインとで囲まれた領域内に画素電極がスイッチング素子を介して前記走査ラインおよび前記データラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための補助容量ラインが前記画素電極の周辺部と重ね合わされて設けられた液晶表示装置において、
    前記基板上における前記画素電極の上側または下側に前記画素電極に重なるように遮光膜が設けられていて、
    前記遮光膜は、前記補助容量ラインのうち前記画素電極の周辺部と重ね合わされた部分に重なる領域から、前記画素電極に重なり且つ前記補助容量ラインに重ならずに該補助容量ラインからはみ出した領域にかけて設けられていることを特徴とする液晶表示装置。
  2. 請求項1に記載の発明において、前記遮光膜は、前記画素電極と接続されて、且つ、前記補助容量ラインと電気的に絶縁されて設けられていることを特徴とする液晶表示装置。
  3. 請求項2に記載の発明において、前記遮光膜は、前記画素電極の一辺部に対応する位置に設けられ、且つ、前記画素電極の一辺部と重ね合わされた前記補助容量ラインと一部重ね合わされていることを特徴とする液晶表示装置。
  4. 請求項1〜3のいずれかに記載の発明において、前記遮光膜は前記画素電極の上面または下面に設けられていることを特徴とする液晶表示装置。
  5. 請求項4に記載の発明において、前記遮光膜は前記データラインと同一の材料によって形成されていることを特徴とする液晶表示装置。
  6. 請求項1〜5のいずれかに記載の発明において、
    前記画素電極は互いに隣接する第一の辺部および第二の辺部を有し、
    前記補助容量ラインは、
    前記走査ラインに平行するように設けられて、前記画素電極の前記第一の辺部と重ね合わされたライン部と、
    前記ライン部から前記画素電極の前記第二の辺部に沿って引き出されて、前記画素電極の前記第二の辺部と重ね合わされた引出部とを有し、
    前記遮光膜は、
    前記補助容量ラインの前記ライン部のうち前記画素電極に重ね合わされた領域と、前記補助容量ラインの前記引出部のうち前記画素電極に重ね合わされた領域とに重なるように設けられていることを特徴とする液晶表示装置。
  7. 請求項6に記載の発明において、
    前記液晶表示装置は、前記基板に重ねて配置される第二基板をさらに備え、
    前記基板は、前記第二基板との対向面に設けられた配向膜を有し、
    前記第二基板は、前記基板との対向面に設けられた第二配向膜を有し、
    前記画素電極の前記第一の辺部の一端部と前記第二の辺部の一端部とが互いに接続され、
    前記配向膜は、前記画素電極上において当該画素電極の前記第一の辺部から離れるにつれて前記第二の辺部から離れるような向きにラビング処理された配向膜であり、
    前記第二配向膜のラビング方向は、前記画素電極上において当該画素電極の前記第一の辺部から離れるにつれて前記第二の辺部に近づくような向きにラビング処理された配向膜であることを特徴とする液晶表示装置。
  8. 請求項1〜7のいずれかに記載の発明において、前記遮光膜はディスクリネーション発生領域に重なるように設けられていることを特徴とする液晶表示装置。
JP2005219776A 2005-07-29 2005-07-29 液晶表示装置 Expired - Fee Related JP4951890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005219776A JP4951890B2 (ja) 2005-07-29 2005-07-29 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005219776A JP4951890B2 (ja) 2005-07-29 2005-07-29 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2007034090A JP2007034090A (ja) 2007-02-08
JP4951890B2 true JP4951890B2 (ja) 2012-06-13

Family

ID=37793403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005219776A Expired - Fee Related JP4951890B2 (ja) 2005-07-29 2005-07-29 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4951890B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5286974B2 (ja) * 2008-06-26 2013-09-11 カシオ計算機株式会社 液晶表示素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08136931A (ja) * 1994-11-10 1996-05-31 Nec Corp 液晶表示素子
JP2777545B2 (ja) * 1994-12-05 1998-07-16 株式会社フロンテック アクティブマトリクス液晶表示素子
JP4142786B2 (ja) * 1999-01-13 2008-09-03 三菱電機株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2007034090A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
US10698549B2 (en) Position input device
KR100893240B1 (ko) 액정 표시 장치
CN101539701B (zh) 液晶显示装置
JP2006259725A (ja) 横電界方式の液晶表示素子及びその製造方法
JP3914913B2 (ja) 液晶表示装置
JP5736895B2 (ja) 横電界方式の液晶表示装置
JP5066940B2 (ja) 液晶表示装置
JP3743291B2 (ja) 電気光学装置及びプロジェクタ
JP5088687B2 (ja) 電界駆動型装置及び電子機器
JP5066943B2 (ja) 液晶表示装置
JP6816912B2 (ja) 表示装置
JP2002149089A (ja) 電気光学装置及び投射型表示装置
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP5076372B2 (ja) 薄膜トランジスタパネルおよび液晶表示装置
JP4102925B2 (ja) アクティブマトリックス型液晶表示装置
JP4951890B2 (ja) 液晶表示装置
JP4784104B2 (ja) 液晶表示装置
JP4496600B2 (ja) 電気光学装置及びプロジェクタ
JP2010044136A (ja) 液晶表示パネル
JP2011118252A (ja) 液晶表示装置
JPH10161102A (ja) 液晶表示装置
JP4904677B2 (ja) 液晶表示素子
JP5207947B2 (ja) 液晶表示装置及びその製造方法
JP3731460B2 (ja) 電気光学装置およびプロジェクタ
JP2019159052A (ja) 液晶表示装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees