JP4946221B2 - 低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム - Google Patents

低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム Download PDF

Info

Publication number
JP4946221B2
JP4946221B2 JP2006189886A JP2006189886A JP4946221B2 JP 4946221 B2 JP4946221 B2 JP 4946221B2 JP 2006189886 A JP2006189886 A JP 2006189886A JP 2006189886 A JP2006189886 A JP 2006189886A JP 4946221 B2 JP4946221 B2 JP 4946221B2
Authority
JP
Japan
Prior art keywords
gradation
pattern
value
same
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006189886A
Other languages
English (en)
Other versions
JP2008020501A (ja
Inventor
淳史 小澤
満 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006189886A priority Critical patent/JP4946221B2/ja
Publication of JP2008020501A publication Critical patent/JP2008020501A/ja
Application granted granted Critical
Publication of JP4946221B2 publication Critical patent/JP4946221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

この明細書で説明する発明は、自発光表示装置で消費される電力の削減技術に関する。 なお、発明者らが提案する発明は、低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラムしての側面を有する。
全ての表示装置に共通する課題に、表示デバイスで消費される電力の抑制や負荷の急変動に対する影響の抑制がある。これらの抑制は、表示装置全体で消費される電力の削減や表示装置に搭載する電源システムの小型化を実現する上で必須の課題となっている。
その一方で、ユーザーは、綺麗で、明るく、視認性の良い画面を好む傾向にある。しかし、このような表示は通常多くの電力を消費する。
このため、低消費電力化と視認性との両立は、今まで困難であると考えられてきた。
現在提案されている低消費電力化技術には、以下に示すものがある。
特開2000−250455号公報 この特許文献には、カラーパレットの最適化により、バックライトの低下時にもコントラストの低下を防止する液晶表示技術が開示されている。
特開2005−115428号公報 この特許文献には、表示態様に応じて電源の供給と停止を制御する技術が開示されている。具体的には、画面表示をしない場合には表示装置に対する電源の供給を全て停止し、進行状況のみを表示する場合にはLED等で構成されるサブ表示装置に対してのみ電源を供給する技術が開示されている。
ところが、特許文献1に記載の技術は、自発光型の表示装置に適用することができない。また、この技術を使用すると、コントラストの視認性を改善できる一方で、画面全体の輝度や色合いが大きく損なわれる問題がある。
一方、特許文献2に記載の技術は、消費電力の削減効果は大きいものの、画像の表示中には利用できない問題がある。
そこで発明者らは、自発光表示装置の低消費電力化と視認性との両立を可能とする技術を提案する。
すなわち、表示される画素として同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部がその階調値だけを元の階調値より小さい階調値に変換する表示画素がマトリクス上に配置された表示デバイスの低消費電力パターン生成装置であって、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部画素の階調値だけを元の階調値より小さい階調値に変換する技術を提案する。
ここで、階調値を低減する画素は1画素でも複数画素でも良い。また、階調値を低減する画素の表示パターン内の位置は、表示パターンの輪郭(外縁)に位置する画素でもその内側に位置する画素でも構わない。
発明者らの提案する技術の採用により、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの表示で消費される電力量を、変換前に比して低減することができる。また、この技術は、同階調パターン以外の表示には一切影響を与えない。このため、表示画面全体としての視認性を低下させずに済む。
以下、発明に係る低消費電力化技術を説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
(A)形態例1
(A−1)システム構成
図1に、発明者らが提案する低消費電力化技術を搭載する表示装置1の機能構成例を示す。なお、図1は、発明に関連する機能部分のみを表している。従って、表示装置1に搭載される機能の一部は省略されている。例えば、入力画像信号に対する各種の信号処理については省略して表している。
図1に示す表示装置1は、低消費電力パターン生成部3と有機ELパネルモジュール5により構成する。
低消費電力パターン生成部3は、特定の条件を満たす表示パターンを低消費電力パターンに変換する処理デバイスである。
この低消費電力パターン生成部3は、特許請求の範囲における「低消費電力パターン生成装置」に対応する。一方、有機ELパネルモジュール5は、表示パネルとその駆動回路(ドライバ)を搭載する表示デバイスである。この有機ELパネルモジュール5には、既存の製品をそのまま使用する。
まず、低消費電力パターン生成部3の構成を説明する。低消費電力パターン生成部3は、ラインメモリ31、パターン判定部33、階調変換部35で構成する。
このうち、ラインメモリ31は、パターン判定で使用するライン(走査線)数分の入力画像信号(階調値)の格納に使用される。ラインメモリ31は、例えばRAM(Random Access Memory)で構成する。
この形態例の場合、ラインメモリ31は、現在入力中の表示ライン分を含め3ライン分の入力画像信号(階調値)を蓄積できるものとする。すなわち、現在入力中の表示ラインに対して2ライン前までの入力画像信号(階調値)を蓄積できるものとする。なお、現在入力中の表示ラインの入力画像信号(階調値)は、この表示ラインに対して3ライン前に書き込まれた入力画像信号(階調値)を書き換えるように蓄積される。
パターン判定部33は、判定対象画素の階調値を低消費電力化して出力するか否かを判定する処理デバイスである。この形態例の場合、パターン判定部33は、判定対象画素とその上下左右に隣接する4つの画素の階調値を比較し、それらの全てが同じ階調値か否かを判定する処理を実行する。このため、ラインメモリ31の階調値は、現在ラインにクロック同期したタイミングでパターン判定部33に読み出される。
図2に、判定対象画素とその判定に使用する周辺画素との位置関係を示す。なお、判定対象画素は、現在入力中の表示ラインのうち最新の画素位置に対して垂直方向に1画素上(ちょうど1ライン前)の画素として与えられる。
図2の場合、最新の画素位置は、上端から垂直方向にn+1番目、左端から水平方向にm番目である。
従って、判定対象画素は、上端から垂直方向にn番目、左端から水平方向にm番目の画素として与えられる。図2では、この判定対象画素を太線で囲んで示す。
この判定対象画素に対する判定処理には、判定対象画像の階調値と、その上下左右に位置する4つの画素の階調値が必要となる。
このため、ラインメモリ31からパターン判定部33に対しては、判定対象画像を含む4つの画素に対応する階調値が現在入力中の入力画像信号(階調値)にクロック同期したタイミングで逐次読み出される。図2は、これら4つの画素を網掛け表示で示す。
なお、判定対象画素に対して1ライン下に隣接する画素の階調値は、判定対象画素の定義からも明らかなように、パターン判定部33に現在入力中の表示ラインうち最新の画素位置に対応する階調値である。
パターン判定部33は、これら5つの階調値が全て同じ場合(すなわち、「b’−c’=0」かつ「d’−c’=0」かつ「c−c’=0」かつ「c”−c’=0」)、判定対象画素を変換画素であると判定する。
これに対し、パターン判定部33は、これら5つの階調値が一つでも異なる場合、判定対象画素を非変換画素であると判定する。
この形態例の場合、パターン判定部33は、変換画素と判定された画素に対しては変換係数1を出力し、非変換画素と判定された画素に対しては変換係数0を出力する。
図3に、判定条件と変換係数との対応関係を示す。ここでの変換係数は、階調変換部35において階調値に乗算される。
図4に、この形態例で使用する変換係数と係数値との対応関係を示す。図4の場合、変換係数0には「1.00」を使用し、変換係数1には「0.75」を使用する。この変換係数1の使用により、変換画素と判定された各画素の階調値を元の階調値の75%に低下できる。なお、元の階調値は任意であり、必ずしも100%輝度である必要はない。
階調変換部35は、判定対象画素の階調値と対応する変換係数をパターン判定部33から入力し、階調値に変換係数を乗算する処理動作を実行する。特許請求の範囲では、この階調変換部35の意味で「階調変換部」の用語を用いる他、階調変換部35にラインメモリ31とパターン判定部33を含めた構成の意味でも「階調変換部」の用語を使用する。階調変換部35の出力は、有機ELパネルモジュール5に出力される。
次に、有機ELパネルモジュール5の内部構成を説明する。有機ELパネルモジュール5は、タイミング制御部51、データ線ドライバ53、ゲート線ドライバ55及び有機ELディスプレイパネル57で構成する。
タイミング制御部51は、階調変換部35から与えられる表示画像信号に基づいて画面表示に必要なタイミング信号を発生する制御デバイスである。
データ線ドライバ53は、有機ELディスプレイパネル57のデータ線を駆動する回路である。データ線ドライバ53は、表示画像信号をアナログ電圧に変換し、データ線に供給する動作を実行する。データ線ドライバ53は、周知の駆動回路で構成する。
ゲート線ドライバ55は、有機ELディスプレイパネル57のゲート線を線順次走査方式により駆動する回路である。このため、ゲート線ドライバ55は、アナログ電圧の書込信号をゲート線に供給する動作を実行する。ゲート線ドライバ7も、周知の駆動回路で構成する。
有機ELディスプレイパネル57は、表示画素がマトリクス状に配置された表示デバイスである。表示画素は、有機EL素子と画素回路とで構成される。画素回路は、書込信号により選択されたタイミングでアナログ電圧値を書き込むと共に、書き込まれたアナログ電圧に応じた大きさの電流を有機EL素子に供給する。有機EL素子は、供給される電流に応じた明るさで発光する。
(A−2)低消費電力パターンの生成動作
ここでは、前述した低消費電力化パターン生成部3における動作内容をフローチャートに従って説明する。
まず、パターン判定部33は、前述したように入力画像信号の画素位置を基準として判定対象画素を確定し、当該判定対象画素の階調値をラインメモリ31から取り込む(S1)。
次に、パターン判定部33は、判定対象画素を基準に、判定処理で使用する上下左右4つの画素位置から階調値を取り込む(S2)。前述したように、判定対象画素に対して上、左、右の3方向に対応する画素の階調値はラインメモリ31から取り込み、判定対象画素に対して下方に対応する画素の階調値は現在入力中の入力画像信号の階調値をそのまま使用する。
次に、パターン判定部33は、取り込んだ全ての階調値が一致するか否かを判定する(S3)。肯定結果が得られると(このことは判定対象画素が同階調パターンの構成画素であって、かつ、同階調パターンの外縁画素で囲まれた内側部分の画素であることを意味する。)、パターン判定部33は、判定対象画素の階調値を変換係数1を用いて変換する(S4)。
一方、否定結果が得られると(このことは判定対象画素が同階調パターンの構成画素でないか、同階調パターンの外縁画素であることを意味する。)、パターン判定部33は、判定対象画素の階調値を変換係数0を用いて変換する(S5)。すなわち、入力時と同じ階調値が出力される。
この後、パターン判定部33は、入力画像信号の新たな階調値の入力に同期して判定対象画素の画素位置を更新する(S6)。以上の動作がこの後繰り返し実行される。
(A−3)具体例及び効果
ここでは、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの具体例について変換例を説明する。
図6(A)に、同階調パターンの一例を示す。この同階調パターンは、図に示すように水平方向に6画素、垂直方向に6画素の計36個の画素が全て同じ階調値を有するパターンとして形成される。
なお、当然の前提として、同階調パターンの外側に位置する各画素の階調値は、同階調パターン内の各画素とは階調値が異っている。
このため、同階調パターンの外縁に位置する画素が判定対象画素の場合、パターン判定部33は、当該画素を全て非変換画素に判定する。
すなわち、パターン判定部33は、変換係数0(=1.00)を階調変換部35に与える。このため、階調変換部35から出力される該当画素の階調値は、入力時と同じ階調値のまま有機ELパネルモジュール5に出力される。
これに対し、同階調パターンのうち外縁で囲まれた内側部分は(水平方向に4画素、垂直方向に4画素の計16個の画素は)、いずれもその上下左右に同じ階調値の画素を有している。従って、パターン判定部33は、これら16個の画素を変換画素と判定し、変換係数1(=0.75)を階調変換部35に出力する。
このため、階調変換部35から出力される該当画素の階調値は、入力時の75%に低減された状態で有機ELパネルモジュール5に出力される。
図6(B)は、変換処理により生成される低消費電力パターンの例である。図6(B)では、元の階調値の75%に低減される領域部分を網掛けにより示す。
すなわち、低消費電力パターンは、その中央部分で輝度低下するが、外縁部分では元の輝度で表示される。このため、表示パターンの外形が不明確になることはない。なお、表示パターンの中央部における輝度低下はわずかに25%であり、低消費電力パターンの視認性が極端に低下することはない。
勿論、同階調パターンの条件を満たさないその他の領域部分については、この低消費電力化パターン生成部3の存在は何ら影響を与えない。従って、表示画面全体としての視認性に影響が生じることはない。
以上のように、表示画面上に現れる同階調パターンが低消費電力パターンに変換されることにより、その表示に必要な消費電力を確実に低下させることができる。
よって、表示画面の全体消費される電力も低下させることができる。この結果、表示装置1がバッテリー電源により動作される場合における動作時間の延長効果を期待できる。また、この表示装置1が商業電源により動作する据え置き型の装置の場合には、装置全体の消費電力を低減できる効果を発揮できる。
参考までに、図7及び図8に、他の同階調パターンについての変換動作例を示す。図7(A)、(B)、(C)及び図8(A)、(B)は、いずれも図中左側が変換前の同階調パターンを示し、図中右側が変換後の低消費電力パターン例を示す。
なお、同階調パターンを与える入力画像信号がカラー信号の場合、各原色信号(例えばR(赤)信号、G(緑)信号、B(青)信号)はいずれも同じ変換係数で輝度変換される。
(B)形態例2
(B−1)システム構成
図9に、発明者らが提案する低消費電力化技術を搭載するキャラクタジェネレータ11の機能構成例を示す。このキャラクタジェネレータ11も、特許請求の範囲における「低消費電力パターン生成装置」に対応する。なお、図9には、図1との対応部分に同一符号を付して表している。
図9に示すキャラクタジェネレータ11は、オリジナルパターンメモリ13と、低消費電力パターン生成部3と、生成パターンメモリ15によって構成される。オリジナルパターンメモリ13は、画面操作を通じて生成されたオリジナルパターンや既存のフォントパターン、アイコン、記号等が格納される記憶装置である。
このオリジナルパターンメモリ13から低消費電力パターン生成部3に対し、変換対象としての同階調パターンに対応する画像データが供給される。
生成パターンメモリ15は、低消費電力パターン生成部3の変換処理により生成された表示パターンを格納する記憶装置である。
これらの記憶装置には、RAM、ハードディスク装置、光学式記憶装置その他を使用する。
なお、低消費電力パターン生成部3は、形態例1と同じであるので説明を省略する。
(B−2)処理動作及び効果
このキャラクタジェネレータ11を用いて生成された表示パターンを用いて表示画像を生成すれば、自発光表示装置に低消費電力パターン生成部3が搭載されていない場合にも、すなわち既に世の中に存在する自発光表示装置についても、低消費電力パターンを含む画面の表示中に消費される電力量を同階調パターンを表示する場合に比して低減させることができる。
(C)他の形態例
(C−1)パターン判定部の変形例
(a)判定条件の数
前述の形態例においては、判定条件が2つの場合について説明した。すなわち、判定対象画素がその上下左右に位置する4つの画素と同じ階調値である場合と、判定対象画素がその上下左右に位置する4つの画素のいずれかと同じでない場合の2種類の場合について説明した。
しかし、判定条件は3種類以上でも良い。判定条件を増やすことで、より複雑な低消費電力パターンを生成することができる。
ここでは、判定条件が3種類の場合について一例を説明する。なお、説明を簡単にするため、形態例1で説明した2つの判定条件に、更に1つの判定条件を加える場合について説明する。
図10に、パターン判定部33が判定時に使用する3種類の判定条件の例を示す。図10の場合、判定対象画素とその上下左右に位置する4つの画素が全て同じ階調値を有する条件に加え、判定対象画素の左右方向に2画素離れた2つの画素が同じ階調値を有することを独立した1つの判定条件として追加する。
この判定条件を図2の符号を用いて表すと、以下のようになる。すなわち、「b’−c’=0」かつ「d’−c’=0」かつ「c−c’=0」かつ「c”−c’=0」かつ「a’−c’=0」かつ「e’−c’=0」となる。
パターン判定部33は、この判定条件を満たす判定対象画素に変換係数2を割り当てる。
なお、パターン判定部33による判定動作は、判定対象画素が変換係数2に対応する判定条件に合致するか否かの判定処理、判定対象画素が変換係数1に対応する判定条件に合致するか否かの判定処理、判定対象画素が変換係数1及び2のいずれにも該当しないかの判定処理の順番に実行される。
ここでは、変換係数2を、図11に示すように50%に設定する。これにより、同階調パターンの内側ほど輝度低下するように構成された低消費電力パターンに変換することができる。
なお、変換係数同士は、変換係数0(=100%)>変換係数1>変換係数2の関係を満たせば、その値自体は任意である。また、複数の判定条件に合致する画素が存在する場合には、変換係数が小さい判定条件を満たす画素として処理する。
図12及び図13に、3種類の判定条件(図10、図11)を用いる場合に生成される表示パターン例を示す。
図12は、形態例1と同じ同階調パターン(図6)を階調変換した場合に生成される低消費電力パターン例である。
図12(A)に示すように正方形状の同階調パターンの場合には、図12(B)に示すように新たに中央部分に位置する4つの画素の輝度が50%低減された低消費電力パターンが得られる。なお、最も暗い中央部分と最も明るい外縁部分の間には、元の階調値の75%輝度に低減された中間階調の画素が現れる。
このように、図12(A)に示す正方形状の外形を有する同階調パターンの場合には、3種類の判定条件(図10、図11)の適用により2種類の判定条件(図3、図4)を適用する場合よりも輝度低下した画素数を増やすことができる。このため、更なる消費電力の低減効果を期待できる。勿論、表示パターンの外縁は元の明るさを維持しており、表示パターンの視認性は低下しない。
一方、図13は、形態例1と同じ同階調パターン(図7)を階調変換した場合に生成される低消費電力パターン例である。図13(A)、(B)、(C)に示す3種類の同階調パターンでは3種類の判定条件が使用される。このため、図7の場合よりも輝度の低い画素を増やすことができる。
なお図示していないが、図8に示す同階調パターンの場合には、3種類の判定条件(図10、図11)を適用しても、図8と同じ低消費電力パターンしか得られない。このように、判定条件を増やしても、その分だけ輝度値を低下させた画素を増やすことができるわけではない。
ただし、同階調パターンの外縁形状に凹凸が少なく、パターン面積も大きい場合には、判定条件を増やすことで、中央付近に近づくほど輝度が低下する低消費電力パターンを得ることができる。
なお、図10及び図11に示した判定条件と変換係数の組み合わせは一例であることは言うまでもない。
例えば判定対象画素の上下左右と判定対象画素の上下方向に2画素離れた位置の画素が全て同じ階調値を有することを階調値の変換条件としても良い。
なお、判定対象画素に対して上下方向に2行以上離れた画素位置の階調値を判定条件に用いる場合には、ラインメモリ31の記憶行数を増やせば良い。
(b)外縁幅
前述の形態例においては、同階調パターンのうち階調値を変化させずに表示する外縁画素を1画素に設定した。すなわち、同階調パターンの外縁から2画素目以上内側の画素部分から階調値を低下させることができる判定条件を用いる場合について説明した。
しかし、元の階調値のまま出力される外縁幅が2行以上になるように判定条件を定めることもできる。もっとも、表示面積が比較的小さい同階調パターンの場合には、外縁幅を広くすることで階調変換の効果が発揮されずらくなる。結果的に、外縁幅を2行以上に広げる場合には、表示面積が比較的大きい同階調パターンに限られる。
(c)変換係数間の輝度低下率
3種類以上の判定条件を用いる場合には、変換係数間の輝度低下率の変化が一定にならないように設定することもできる。
例えば図11の場合には、変換係数0から変換係数1への輝度低下率の変化が25%、変換係数1から変換係数2への輝度低下率の変化が25%になるように対応関係を設定した。
しかし、変換係数0から変換係数1への輝度低下率の変化を30%、変換係数1から変換係数2への輝度低下率の変化を20%とするように変換係数間の輝度低下率を非線形に変化させることもできる。
(C−2)階調変換部の変形例
前述の形態例においては、入力画像信号がカラー信号として与えられる場合に、カラー信号を形成する全ての原色信号の階調値を一律に階調変換する場合について説明した。
しかし、変換係数を乗算して階調値を低減処理するのは、原色信号の一部のみでも良い。
例えばR(赤)信号、G(緑)信号、B(青)信号の3原色信号のうちR(赤)信号の階調値のみを低減処理しても良い。
(C−3)電子機器への搭載例
前述した低消費電力パターン生成部は、表示装置やキャラクタジェネレータに搭載する場合だけでなく、各種の電子機器に搭載することができる。なお、ここでの電子機器は、可搬型であるか据え置き型かを問わない。また、自発光表示装置は必ずしも電子機器に搭載しなくても良い。
(a)パターン変換装置
低消費電力パターン生成部は、放送形式や通信形態により受信端末に送信される映像信号や各種の記憶媒体に格納する映像信号に対する前処理を実行するパターン変換装置に搭載することができる。
また、低消費電力パターン生成部は、自発光表示装置や自発光表示装置を搭載する電子機器の映像入力端子に外付けされるパターン変換装置に搭載することができる。
(b)放送波受信装置
低消費電力パターン生成部は、放送波受信装置に搭載することができる。
図14に、放送波受信装置の機能構成例を示す。放送波受信装置101は、表示パネル103、システム制御部105、操作部107、記憶媒体109、電源111及びチューナー113を主要な構成デバイスとする。
なお、システム制御部105は、例えばマイクロプロセッサで構成される。システム制御部105は、システム全体の動作を制御する。操作部107は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
記憶媒体109は、表示パネル103に表示する画像や映像に対応するデータの他、ファームウェアやアプリケーションプログラムの格納領域として用いられる。電源111は、放送波受信装置101が可搬型の場合にはバッテリー電源を使用する。勿論、放送波受信装置101が据え置き型の場合には商用電源を使用する。
チューナー113は、到来する放送波の中からユーザーの選局した特定チャネルの放送波を選択的に受信する無線装置である。
この放送波受信装置の構成は、例えばテレビジョン番組受信機、ラジオ番組受信機に適用する場合に用いることができる。
(c)オーディオ装置
図15は、再生機としてのオーディオ装置に適用する場合の機能構成例である。
再生機としてのオーディオ装置201は、表示パネル203、システム制御部205、操作部207、記憶媒体209、電源211、オーディオ処理部213及びスピーカー215を主要な構成デバイスとする。
この場合も、システム制御部205は、例えばマイクロプロセッサで構成される。システム制御部205は、システム全体の動作を制御する。操作部207は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
記憶媒体209は、オーディオデータの他、ファームウェアやアプリケーションプログラムの格納領域である。電源211は、オーディオ装置201が可搬型の場合にはバッテリー電源を使用する。勿論、オーディオ装置201が据え置き型の場合には商用電源を使用する。
オーディオ処理部213は、オーディオデータを信号処理する処理デバイスである。圧縮符号化されたオーディオデータの解凍処理も実行される。スピーカー215は、再生された音を出力するデバイスである。
なお、オーディオ装置201を記録機として用いる場合、スピーカー215に替えてマイクロフォンを接続する。この場合、オーディオ処理部201は、オーディオデータを圧縮符号化する機能を実現する。
(d)通信装置
図16は、通信装置に適用する場合の機能構成例である。通信装置301は、表示パネル303、システム制御部305、操作部307、記憶媒体309、電源311及び無線通信部313を主要な構成デバイスとする。
なお、システム制御部305は、例えばマイクロプロセッサで構成される。システム制御部305は、システム全体の動作を制御する。操作部307は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
記憶媒体309は、表示パネル303に表示する画像や映像に対応するデータファイルの他、ファームウェアやアプリケーションプログラムの格納領域として用いられる。電源311は、通信装置301が可搬型の場合にはバッテリー電源を使用する。勿論、通信装置301が据え置き型の場合には商用電源を使用する。
無線通信部313は、他機との間でデータを送受信する無線装置である。この通信装置の構成は、例えば据え置き型の電話機や携帯電話機に適用する場合に用いることができる。
(e)撮像装置
図17は、撮像装置に適用する場合の機能構成例である。撮像装置401は、表示パネル403、システム制御部405、操作部407、記憶媒体409、電源411及び撮像部413を主要な構成デバイスとする。
なお、システム制御部405は、例えばマイクロプロセッサで構成される。システム制御部405は、システム全体の動作を制御する。操作部407は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
記憶媒体409は、表示パネル403に表示する画像や映像に対応するデータファイルの他、ファームウェアやアプリケーションプログラムの格納領域として用いられる。電源411は、撮像装置401が可搬型の場合にはバッテリー電源を使用する。勿論、撮像装置401が据え置き型の場合には商用電源を使用する。
撮像部413は、例えばCMOSセンサーとその出力信号を処理する信号処理部で構成する。この撮像装置の構成は、例えばデジタルカメラ、ビデオカメラ等に適用する場合に用いることができる。
(f)情報処理装置
図18は、携帯型の情報処理装置に適用する場合の機能構成例である。情報処理装置501は、表示パネル503、システム制御部505、操作部507、記憶媒体509及び電源511を主要な構成デバイスとする。
なお、システム制御部505は、例えばマイクロプロセッサで構成される。システム制御部505は、システム全体の動作を制御する。操作部507は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
記憶媒体509は、表示パネル503に表示する画像や映像に対応するデータファイルの他、ファームウェアやアプリケーションプログラムの格納領域として用いられる。電源511は、情報処理装置501が可搬型の場合にはバッテリー電源を使用する。勿論、情報処理装置501が据え置き型の場合には商用電源を使用する。
この情報処理装置の構成は、例えばゲーム機、電子ブック、電子辞書、コンピュータ等に適用する場合に用いることができる。
(C−4)表示装置
前述の形態例の場合、有機ELディスプレイパネルを例に説明した。しかし、この表示制御技術は、その他の自発光表示装置に広く適用できる。例えば無機ELディスプレイパネル、FEDディスプレイパネル、PDPディスプレイパネルその他にも適用できる。
(C−5)コンピュータプログラム
前述の形態例で説明した低消費電力化技術は、処理機能の全てをハードウェア又はソフトウェアで実現するだけでなく、ハードウェアとソフトウェアの機能分担により実現することもできる。
(C−6)低消費電力パターン
前述の形態例2においては、同階調パターンにある判定条件を適用し、判定条件に対応付けた変換係数を用いて低消費電力パターンを生成する場合について説明した。
このように低消費電力パターン生成部を用いて生成した又は事前にこの種の関係を満たすように生成した低消費電力パターン自体を記憶媒体に格納して、新たな映像コンテンツの制作時に利用しても良い。
この場合、低消費電力パターンには、固有のコードが割り当てられ、コード体系上の一パターンとして管理される。なお、低消費電力パターンは、表示パターンの外縁部分を構成する各画素に第1の階調値を与えるデータ部分と、表示パターンの外縁以外に位置する各画素に前記第1の階調値より小さい第2の階調値を与えるデータ部分とで構成される。
(C−7)その他
前述の形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
表示装置の機能構成例を示す図である。 判定対象画素とその判定に使用する周辺画素との位置関係を説明する図である。 判定条件と変換係数との対応関係例を示す図である。 変換係数と計数値の対応関係例を示す図である。 低消費電力パターンの生成動作例を示すフローチャートである。 低消費電力パターンの生成例を示す図である。 低消費電力パターンの生成例を示す図である。 低消費電力パターンの生成例を示す図である。 キャラクタジェネレータの機能構成例を示す図である。 判定条件と変換係数との対応関係例を示す図である。 変換係数と計数値の対応関係例を示す図である。 低消費電力パターンの生成例を示す図である。 低消費電力パターンの生成例を示す図である。 電子機器の機能構成例を示す図である。 電子機器の機能構成例を示す図である。 電子機器の機能構成例を示す図である。 電子機器の機能構成例を示す図である。 電子機器の機能構成例を示す図である。
符号の説明
3 低消費電力パターン生成部
13 オリジナルパターンメモリ
15 生成パターンメモリ
31 ラインメモリ
33 パターン判定部
35 階調変換部

Claims (12)

  1. 表示される画素として同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部がその階調値だけを元の階調値より小さい階調値に変換する表示画素がマトリクス上に配置された表示デバイスの低消費電力パターン生成装置であって、
    同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部画素の階調値だけを元の階調値より小さい階調値に変換する階調変換部
    を有す低消費電力パターン生成装置。
  2. 表示される画素として同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部がその階調値だけを元の階調値より小さい階調値に変換する表示画素がマトリクス上に配置された表示デバイスの低消費電力パターン生成装置であって、 同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンの外縁以外に位置する画素の階調値を元の階調値よりも小さい階調値に変換する階調変換部
    を有す低消費電力パターン生成装置。
  3. 請求項2に記載の低消費電力パターン生成装置において、
    前記階調変換部は、該当画素に対応する色成分のうち一部分の色成分のみを階調値の変換対象とす低消費電力パターン生成装置。
  4. 請求項2に記載の低消費電力パターン生成装置において、
    前記階調変換部は、全ての変換対象画素に同じ変換係数を適用す低消費電力パターン生成装置。
  5. 請求項2に記載の低消費電力パターン生成装置において、
    前記階調変換部は、変換対象画素と表示パターンの外縁との位置関係に基づいて、変換対象画素に適用する変換係数を変更す低消費電力パターン生成装置。
  6. 請求項2に記載の低消費電力パターン生成装置において、
    前記階調変換部は、変換対象画素が表示パターンの外縁から内側に離れるほど変換係数による階調値の低下度合いを大きくす低消費電力パターン生成装置。
  7. 表示される画素として同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部がその階調値だけを元の階調値より小さい階調値に変換する表示画素がマトリクス上に配置された表示デバイスの低消費電力パターン生成装置であって、
    処理対象画素とその上下左右に隣接する4つの画素の階調値が同じとき、処理対象画素の階調値を元の階調値より小さい階調値に変換する階調変換部
    を有す低消費電力パターン生成装置。
  8. 表示される画素として同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部がその階調値だけを元の階調値より小さい階調値に変換する表示画素がマトリクス上に配置された表示デバイスの低消費電力パターン生成装置であって、
    複数ライン分の階調値を保持するラインメモリと、
    現入力ラインの階調値と前記ラインメモリに保持される階調値とを比較し、処理対象画素とその上下左右に隣接する4つの画素が同じ階調値であるか否か判定するパターン判定部と、
    処理対象画素が判定条件を満たす場合には、当該処理対象画素の階調値を入力時より小さい階調値に変換する階調変換部と
    を有す低消費電力パターン生成装置。
  9. 表示される画素として同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部がその階調値だけを元の階調値より小さい階調値に変換する表示画素がマトリクス上に配置された自発光表示装置であって、
    自発光表示素子をマトリクス状に配置した発光領域と、
    同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、該同階調パターンの出現と判定し、判定信号を出力する判定部と、
    前記判定信号が入力されると、当該同階調パターンを構成する一部画素の階調値だけを元の階調値より小さい階調値に変換する階調変換部と、
    前記階調変換部により階調変換された画像データを前記発光領域内の対応するデータ線に供給するデータ線駆動部と、
    前記画像データの書き込みタイミングを与える書込信号を前記発光領域内のゲート線に供給するゲート線駆動部と
    を有す自発光表示装置。
  10. 自発光表示素子をマトリクス状に配置した発光領域と、
    同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、該同階調パターンの出現と判定し、判定信号を出力する判定部と、
    前記判定信号が入力されると、当該同階調パターンを構成する一部画素の階調値だけを元の階調値より小さい階調値に変換する階調変換部と、
    前記階調変換部により階調変換された画像データを前記発光領域内の対応するデータ線に供給するデータ線駆動部と、
    前記画像データの書き込みタイミングを与える書込信号を前記発光領域内のゲート線に供給するゲート線駆動部と
    を有す電子機器。
  11. 表示される画素として同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部がその階調値だけを元の階調値より小さい階調値に変換する表示画素がマトリクス上に配置された表示デバイスの低消費パターン生成方法であって、
    同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現を判定する処理と、
    前記同階調パターンのうち外縁以外に位置する画素の階調値を元の階調値より小さい階調値に変換する処理と
    を有す低消費電力パターン生成方法。
  12. 表示される画素として同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部がその階調値だけを元の階調値より小さい階調値に変換する表示画素がマトリクス上に配置された表示デバイスの低消費パターン生成のためのプログラムであって、
    入力画像データを処理するコンピュータに、
    同階調値が水平方向にも垂直方向に連続して現れる同階調パターンの出現を判定する処理と、
    前記同階調パターンのうち外縁以外に位置する画素の階調値を元の階調値より小さい階調値に変換する処理と
    を実行させるコンピュータプログラム。
JP2006189886A 2006-07-10 2006-07-10 低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム Expired - Fee Related JP4946221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006189886A JP4946221B2 (ja) 2006-07-10 2006-07-10 低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006189886A JP4946221B2 (ja) 2006-07-10 2006-07-10 低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム

Publications (2)

Publication Number Publication Date
JP2008020501A JP2008020501A (ja) 2008-01-31
JP4946221B2 true JP4946221B2 (ja) 2012-06-06

Family

ID=39076509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006189886A Expired - Fee Related JP4946221B2 (ja) 2006-07-10 2006-07-10 低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム

Country Status (1)

Country Link
JP (1) JP4946221B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807903B2 (ja) * 2000-07-28 2006-08-09 三菱電機株式会社 画像表示装置および画像処理方法
JP2005176035A (ja) * 2003-12-12 2005-06-30 Canon Inc 画像処理装置

Also Published As

Publication number Publication date
JP2008020501A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
JP5023756B2 (ja) 領域別表示画質制御装置、自発光表示装置及びコンピュータプログラム
JP5050462B2 (ja) 焼き付き抑制装置、自発光表示装置、画像処理装置、電子機器、焼き付き抑制方法及びコンピュータプログラム
JP5292682B2 (ja) 消費電力削減装置、視認性向上装置、自発光表示装置、画像処理装置、電子機器、消費電力削減方法、視認性向上方法及びコンピュータプログラム
JP2007333997A (ja) 表示制御装置、表示装置、端末装置、表示制御方法及びコンピュータプログラム
JP5035212B2 (ja) 表示パネル用駆動回路、表示パネルモジュール、表示装置および表示パネルの駆動方法
JP2008026761A (ja) 消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力制御方法及びコンピュータプログラム
JP2007041595A (ja) 映像信号処理装置、それを搭載する液晶表示装置、及びその駆動方法
JP2007298779A (ja) 文字強調制御装置、表示装置、強調表示制御方法及びコンピュータプログラム
JP2005242026A (ja) 表示装置の駆動システム
CN103886851A (zh) 显示单元、图像处理装置、显示方法和电子设备
JP2007298778A (ja) 表示輝度最適化装置、自発光表示装置及びコンピュータプログラム
CN110890059B (zh) 图像数据处理方法及其图像处理装置
US11735104B2 (en) Electronic display board for controlling 4 way dual scanning in which gray scale pixel (GSP) is applied to dynamic image correction technology (DICT)
JP2019113672A (ja) 表示制御装置、表示装置、および制御方法
JP5082319B2 (ja) 発光条件制御装置、画像処理装置、自発光表示装置、電子機器、発光条件制御方法及びコンピュータプログラム
JP5003055B2 (ja) 消費電力削減装置、表示装置、画像処理装置、消費電力削減方法及びコンピュータプログラム
US20210256917A1 (en) Display device and electronic device
US20030174138A1 (en) Image display circuitry and mobile electronic device
JP2019040135A (ja) 表示装置及びテレビジョン受信装置
JP4946221B2 (ja) 低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム
JP4984694B2 (ja) 低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム及びデータ構造
JP2008089956A (ja) 消費電力情報算出装置、消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力情報算出方法、消費電力制御方法及びコンピュータプログラム
JP2010191188A (ja) バックライト、その制御方法、液晶表示装置および電子機器
JP2008076741A (ja) 劣化指数算出装置、焼き付き抑制装置、自発光表示装置、画像処理装置、電子機器、劣化指数算出方法及びコンピュータプログラム
JP2014186275A (ja) 表示装置、テレビジョン受像機、および、表示装置の制御方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees