JP4945116B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4945116B2
JP4945116B2 JP2005325957A JP2005325957A JP4945116B2 JP 4945116 B2 JP4945116 B2 JP 4945116B2 JP 2005325957 A JP2005325957 A JP 2005325957A JP 2005325957 A JP2005325957 A JP 2005325957A JP 4945116 B2 JP4945116 B2 JP 4945116B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
resin
circuit board
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005325957A
Other languages
English (en)
Other versions
JP2007134491A (ja
Inventor
裕之 加納
亮介 近藤
直隆 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2005325957A priority Critical patent/JP4945116B2/ja
Publication of JP2007134491A publication Critical patent/JP2007134491A/ja
Application granted granted Critical
Publication of JP4945116B2 publication Critical patent/JP4945116B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は半導体装置に関するものであり、詳しくは、略平行に配設され複数本のリードフレームの一方の端部に載設された半導体発光素子あるいは半導体受光素子を封止樹脂によって樹脂封止した半導体装置に関する。
半導体装置の発光源となる半導体発光素子(例えば、LEDチップ)は、一辺の長さが0.5mm程度の6面体(サイコロ状)の形状をしており、小さくて発光光量が少なく、点光源に近い光学特性を有している。したがって、このような特性のLEDチップを光源にした半導体装置を設計・製作するにあたっては、LEDチップの活性層で発光された光の量に対するLEDチップから出射される光の量の割合(光取り出し効率)を高め、且つLEDチップから出射されてLEDランプの外部(大気中)に放出される光を一方向に集めてLEDの軸上光度を高めるような手法が施されている。
具体的には、リードフレームやプリント基板等の基材に実装されたLEDチップを透光性樹脂によって樹脂封止するものである。その場合、透光性樹脂はLEDチップを水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤを振動及び衝撃等の機械的応力から保護する。また、LEDチップの光出射面と透光性樹脂とが界面を形成することになるため、LEDチップの光出射面を形成する半導体材料の屈折率に近い屈折率の透光性樹脂を採用することによってLEDチップの発光光を透光性樹脂内に効率良く導入することができる。
また、LEDチップの発光光の出射方向の位置に透光性樹脂を球面または非球面等のレンズ形状に成形することによって、LEDチップから出射されて半導体装置の外部に放出される光の集光及び/又は配光制御を行なうことができる。
ところで、リードフレームの一方の端面にLEDチップを実装し、該LEDチップを砲弾形に成形した透光性樹脂で樹脂封止するタイプの半導体装置には、従来種々の形状のものが提案されており、それらを回路基板に実装することによって夫々の半導体装置の優れた点や問題点が明らかになる。
図6は従来の半導体装置を回路基板に実装した状態を示したものである。この半導体装置50は、平行に配置された一対のリードフレーム51a、51bの一方の端面に導電性部材(図示せず)を介してLEDチップ52が載設され、LEDチップ52の下側電極と該LEDチップ52が載設されたリードフレーム51aとの電気的導通が図られている。LEDチップ52の上側電極はボンディングワイヤ53を介して他方のリードフレーム51bの端面に接続され、LEDチップ52の上側電極とボンディングワイヤ53が接続されたリードフレーム51bとの電気的導通が図られている。そしてLEDチップ52とボンディングワイヤ53とを覆うように透光性樹脂54によって樹脂封止されている。
この場合、リードフレームに載設されたLEDチップ及び架空配線されたボンディングワイヤを透光性樹脂で樹脂封止する一般的な方法は、夫々の端面にLEDチップ及びボンディングワイヤが載設されたリードフームをリードフレーム固定治具に取り付けると共に、注型金型に設けられた注型キャビティに透光性樹脂を注入する。そして、リードフレーム固定治具を注型金型の上方から徐々に下降させてリードフレームのLEDチップが実装された部分を注型キャビティに挿入して透光性樹脂内に埋設させる。注型キャビティとリードフレームとは注型金型にリードフレーム固定治具を固定することによって所定の位置関係を保持することになる。そして、その状態で透光性樹脂を加熱硬化させ、硬化後に注型キャビティから取り出すと半導体装置が完成する(例えば、特許文献1参照。)。
また、砲弾形に樹脂封止された上記半導体装置50を回路基板55に実装する場合は、回路基板55のリード孔56にリードフレーム51a、51b部を挿入し、砲弾形に成形された透光性樹脂54の底面が回路基板55の部品面(部品を実装する側の面)57に当接した状態で半導体装置50を回路基板上に載置する。そして、回路基板55の半導体装置50が載置された部品面57の反対面(はんだ面58)にフラックスを塗布し、はんだ面58を噴流はんだ槽等に浸漬してリードフレーム51a、51bを回路基板55にはんだ59によってはんだ付け接続する。
図7は従来の他の半導体装置を回路基板に実装した状態を示したものである。この半導体装置70は、構成及び製造方法は上記図6で示した半導体装置50とほぼ同様であるが、封止樹脂71から延出したリードフレーム72a、72bに該リードフレーム72a、72bの延出方向に垂直な方向に突出したタイバー73が形成されていることが異なる(例えば、特許文献2参照。)。そしてこの半導体装置70を回路基板74に実装する場合は、回路基板74のリード孔75にリードフレーム72a、72bを挿入し、リードフレーム72a、72bに成形されたタイバー73が回路基板74の部品面76に当接した状態で半導体装置70を回路基板74上に載置する。そして、回路基板74のはんだ面77にフラックスを塗布し、はんだ面を噴流はんだ槽等に浸漬してリードフレーム72a、72bを回路基板74にはんだ78によってはんだ付け接続する。
図8は従来の更なる他の半導体装置を回路基板に実装した状態を示したものである。この半導体装置90は、構成は上記図6及び図7で示した半導体装置50、70とほぼ同様であるが、封止樹脂91の底面にリードフレーム92a、92bの延出位置を通過してリードフレーム92a、92bの配列方向に延びる貫通溝93が形成されていることが異なる。また、製造方法は、LEDチップ及びボンディングワイヤが載設されたリードフレームの端部を成形金型にセットし、封止樹脂によるトランスファー成形方法によってインサート成形される(例えば、特許文献3参照。)。そしてこの半導体装置90を回路基板94に実装する場合は、回路基板94のリード孔95にリードフレーム92a、92bを挿入し、貫通溝93で分離された封止樹脂91の最底面96が回路基板94の部品面97に当接した状態に半導体装置90を回路基板94上に載置する。そして、回路基板94のはんだ面98にフラックスを塗布し、はんだ面98を噴流はんだ槽等に浸漬してリードフレーム92a、92bを回路基板94にはんだ99によってはんだ付け接続する。
特開2002−9348号公報 特開2004−241401号公報 特開2001−210876号公報
しかしながら、上記図6に示した半導体装置50は、製造上リードフレーム51a、51bには封止樹脂54がリードフレーム51a、51bの表面に沿って這い上がってできた樹脂フィレット60が形成され、回路基板55のリード孔56の部品面67側の開口部61を樹脂フィレット60が塞いだ状態でリードフレーム51a、51bが回路基板55にはんだ付けされる。
ところが、はんだ付けを行なう前に塗布されたフラックスが一方の開口部を樹脂フィレットで塞がれたリード孔内に残留しており、他方のリード孔開口部がはんだ付けによって塞がれるときの熱によってリード孔内に閉じ込められたフラックスが気化してリード孔内の気圧が上昇し、高圧フラックスガスはリード孔を塞ぐ溶融したはんだ付け部から外部に噴出することになる。その結果、はんだ付け部にブローホールを生じることになり、はんだ付けの信頼性を損なう要因となるものである。
また、上記図7に示した半導体装置70は、封止樹脂71から延出したリードフレーム72a、72bに形成されたタイバー73が回路基板74の部品面76に当接した状態ではんだ付けされるためにブローホールの問題は生じない。但し、半導体装置70を該半導体装置70の光軸Aが回路基板面74に垂直な方向を向くように回路基板74に実装する場合、リードフレーム72a、72bの配列方向(Y―Y方向)は半導体装置70の傾きが生じないために光軸Aずれは生じない。それに対し、リードフレーム72a、72bの配列方向に直角な方向(X―X方向)は半導体装置70の傾きが生じ易いために光軸Aずれが生じ易くなる。その結果、半導体装置の照射方向が正規の方向とはならず、よって照射方向の再現性も確保できないために照明品位に劣るものとなってしまう。
また、上記図8に示した半導体装置90は、封止樹脂91の最底面96が回路基板94の部品面97に当接した状態ではんだ付けされるためにはんだ付け部が貫通溝93内に形成され、ブローホールの問題は生じない。同時に半導体装置90が該半導体装置90の最底面96が回路基板94の部品面97に平面状に接するように回路基板94に実装されているために回路基板94に対する光軸ずれはほとんど生じない。但し、貫通溝93を形成するため、変形加工した金型を用いたトランスファー成形やインジェクション成形によるか、キャスティングによる成形後に溝部を除くことになる。封止樹脂の成形方法がトランスファー成形方法によるインサート成形によると、成形金型に高い精度が要求されると共に必要な成形金型の型数が多くなり、樹脂封止部分に対してランナなどの樹脂封止に寄与しない部分の樹脂も必要となる。従って、金型費及び材料費が高くなり製造コストが上昇することになる。更に、トランスファー成形時の樹脂の成形圧力によって電極からボンディングワイヤが剥離したり、ボンディングワイヤが断線したり、ボンディングワイヤの変形によって短絡したりすることによる電気的な不具合を生じる可能性がある。
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、回路基板に実装する半導体装置において、回路基板にはんだ付けする際にはんだ付け部にブローホールが発生することなく、回路基板に対して光軸ずれを低減した実装が可能であり、安価な製造コストで信頼性の高い半導体装置を提供することにある。
上記課題を解決するために、本発明の請求項1に記載された発明は、略平行に配設され複数本のリードフレームのうちの少なくとも一本のリードフレームの端部に半導体素子が載設され、前記半導体素子の電極と該半導体素子が載設されたリードフレーム以外の少なくとも一本のリードフレームの端部とがボンディングワイヤによって架空配線され、前記半導体素子と前記ボンディングワイヤとを含む前記複数本のリードフレームの端部が封止樹脂によって樹脂封止された半導体装置であって、前記封止樹脂は、平側面と、前記リードフレームが延出した底面と、前記平側面と前記底面との交線部を有し、前記底面は、前記半導体素子の光軸に垂直な面に対して所定の角度で傾斜し、前記封止樹脂の底面から延出したリードフレームのうちの少なくとも一本のリードフレームには、該リードフレームの延出方向に垂直な方向に突出したリードストッパーが形成されており、前記封止樹脂は、前記交線部と前記リードストッパーの下面とは前記半導体素子の光軸に垂直な面上の略同一平面上に位置していることを特徴とするものである。
また、本発明の請求項2に記載された発明は、請求項1において、前記半導体素子は、LEDチップ、フォトダイオードチップ、PINフォトダイオードチップ及びフォトトランジスタチップの群の中から選ばれた少なくとも1つであることを特徴とするものである。
また、本発明の請求項3に記載された発明は、請求項1または2のいずれか1項において、前記樹脂封止は、キャスティングによって行なわれることを特徴とするものである。
本発明の半導体装置は、半導体素子とボンディングワイヤと複数本のリードフレームの一方の端部とを封止樹脂によって樹脂封止した半導体装置において、封止樹脂の底面を半導体素子の光軸に垂直な面に対して所定の角度で傾斜させ、封止樹脂の底面から延出したリードフレームのうちの少なくとも一本のリードフレームに、該リードフレームの延出方向に垂直な方向に突出したリードストッパーを形成し、封止樹脂の底面縁部の一部の線部分と前記リードストッパーの下面とが半導体素子の光軸に垂直な面上の略同一平面上に位置するようにした。
すると、半導体装置を回路基板に実装する場合、半導体装置は回路基板に対して、封止樹脂の底面縁部の一部の線部分との接触と、リードストッパーの下面との接触との2箇所で接触することになる。
その結果、回路基板に対する半導体装置の光軸ずれはほとんど生じることはない。また、封止樹脂の底面は底面縁部の一部の線部分のみが回路基板に接触しており、その他の部分は回路基板の上方に浮いた状態に支持されている。従って、製造過程でリードフレームの表面に沿って封止樹脂が這い上がって樹脂フィレットが形成されたとしても、実装時に回路基板のリード孔の開口部を樹脂フィレットが塞ぐことはない。よって、はんだ付け部におけるブローホールの発生はなく、はんだ接合の高い信頼性を確保することができる。
更に、樹脂封止は注型成形(キャスティング)によって行なわれるものである。そのため、トランスファー成形に比べて金型数が少なく金型精度もトランスファー成形金型ほどの高い精度は要求されない。よって、注型金型が安価で且つ短期間で作製でき、成形時に使用する成形樹脂にむだを生じることがない。また、架空配線されたボンディングワイヤが成形時にトランスファー成形の成形圧力のような力をうけることがない。そのため、製造体制を迅速に構築できると共に製造コストを安価にでき、電気的に信頼性の高い半導体装置を実現することが可能となる。
以下、この発明の好適な実施形態を図1から図5を参照しながら、詳細に説明する(同一部分については同じ符号を付す)。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
図1は本発明の半導体装置に係わる実施形態の斜視図、図2は断面図である。本実施形態は上記「背景技術」で説明した従来例の構成と同様の部分もあるが、再度詳細に説明する。
本実施形態の半導体装置1は、略平行に配置された一対のリードフレーム2a、2bの一方の端面に導電性部材(図示せず)を介してLEDチップ3が載設され、LEDチップ3の下側電極と該LEDチップ3が載設されたリードフレーム2aとの電気的導通が図られている。また、一方の端部がLEDチップ3の上側電極に接続されたボンディングワイヤ4の他方の端部が他方のリードフレーム2bの端面に接続され、LEDチップ3の上側電極とボンディングワイヤ4が接続されたリードフレーム2bとがボンディングワイヤ4を介して電気的導通が図られている。そしてLEDチップ3とボンディングワイヤ4とを覆うように封止樹脂5によって樹脂封止されている。
なお、LEDチップの替わりに、フォトダイオードチップ、PINフォトダイオードチップ、フォトトランジスタチップなどの半導体受光素子を使用することも可能である。
封止樹脂はエポキシ樹脂、シリコーン樹脂等の透光性樹脂からなっており、LEDチップ3を水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤ4を振動及び衝撃等の機械的応力から保護する。また、LEDチップ3の光出射面と封止樹脂5とが界面を形成することになるため、LEDチップ3の光出射面を形成する半導体材料の屈折率に近い屈折率の封止樹脂5を採用することによってLEDチップ3の発光光を封止樹脂5内に効率良く導入することができる。
封止樹脂5は台座部6と凸状レンズ部7とからなり、凸状レンズ部7にはLEDチップ3の光出射方向の前方に球面または非球面等のレンズ面8が形成されており、LEDチップ3から出射されて半導体装置1の外部に放出される光の集光及び/又は配光制御が行なわれる。
封止樹脂5の台座部6は、側面の少なくとも一部がLEDチップ3の光軸Aに対して略平行な平側面9からなり、底面(レンズ面8と対向する側の面)10はLEDチップ3の光軸Aに垂直な面Bに対して所定の角度αで傾いている。
封止樹脂5の底面10から延出した一対のリードフレーム2a、2bのうち、一方のリードフレーム2aには封止樹脂5の底面10の延出部近傍に該リードフレーム2aの延出方向に垂直な方向に突出したリードストッパー11が形成されており、リードストッパー11の下面12と平側面9の下辺13とはLEDチップ3の光軸Aに垂直な面B上の略同一平面上に位置している。また、平側面9は、その下辺13が、リードストッパー11の突出方向(下面12の長手方向)に対して、垂直となるように形成されている。
なお、リードストッパー11は半導体装置1の極性マークとして活用することもできる。
以上、本発明の半導体装置に係わる実施形態を説明してきたが、次に製造工程について図3を参照しながら説明する。
まず、(a)の工程において、複数個の注型キャビティ20を設けた注型金型21を作製する。夫々の注型キャビティ20は半導体装置の樹脂封止の形状に対応した凹形状を有しており、夫々の注型キャビティ20の中心軸Cが略平行に一直線上に所定の間隔を保った状態に配置されている。そして、上記構成の注型金型21を注型キャビティ20の中心軸Cが水平面Dに垂直な線Eに対して角度α傾いた状態に支持する。このとき、注型キャビティ20の傾斜方向は、図1及び図2で示した封止樹脂5の平側面9に対応する面が傾斜した注型キャビティ20の下方に位置するような方向となっている。
次に、(b)の工程において、注型キャビティ20内にディスペンサ(液体定量吐出装置)によって所定量の封止樹脂5を注入する。封止樹脂5の注入量は、図1及び図2で示した封止樹脂5の平側面9の下辺13に対応する注型キャビティ20の開口縁部22に封止樹脂5の上面が略一致するように設定される。
次に、(c)の工程において、夫々の端面にLEDチップ3及びボンディングワイヤ4が載設された一対のリードフーム2a、2bが複数個タイバー23を介して平行に一直線上に所定の間隔を保つように配置された多数個取りリードフレーム24を準備する。そして前記多数個取りリードフレーム24を注型金型21の上方から徐々に下降させて夫々の一対のリードフレーム2a、2bのLEDチップ3及びボンディングワイヤ4が載設された部分を注型キャビティ20に挿入して封止樹脂5中に埋設させる。このとき、注型金型21に対する多数個取りリードフレーム24の方向及び深さは、LEDチップ3の光軸Aと注型キャビティ20の中心軸Cとが略一致し、リードストッパー11が傾斜した注型キャビティ20の上方に位置し、リードストッパー11の下面12と封止樹脂5の平側面9の下辺13に対応する注型キャビティ20の開口縁部22とが注型キャビティ20の開口面25上の略同一平面上に位置するようになっている。
最後に、(d)の工程において、封止樹脂5を加熱硬化した後、注型キャビティ20から多数個取りリードフレーム24を取り外してタイバーカットを施して分離すると、図1及び図2に示すような半導体装置が完成する。
上記製造方法の他に、注型キャビティを注型金型の底面の垂直線に対して該注型キャビティの中心軸を予め所定の角度に傾けた状態で設け、後の工程を注型金型を直接水平面に置いた状態で進めることができるようにすることも可能である。
また、同様に上記製造工程において、注型キャビティは直接注型金型に掘り込まれていたが、複数個のキャビティが設けられた多連の樹脂型を使用することもできる。それにより、キャビティ内面に封止樹脂や離型剤などの汚れが付着したときに簡単に交換でき、多数の半導体装置を製造するにあたって、表面状態が良好な封止樹脂を有する半導体装置を歩留まり良く大量に製造することができる。
樹脂型を使用する場合も、直接キャビティを設ける注型金型と同様に、キャビティを樹脂型に対して該キャビティの中心軸の角度を適宜設定した状態に設けることができる。
図4及び図5に、上記製造工程を経て製造された半導体装置を回路基板に実装したときの状態を示している。回路基板30のリード孔31に回路基板30の部品面32側から半導体装置1のリードフレーム2a、2bが挿入され、回路基板30のはんだ面33側からリードフレーム2a、2bとリード孔31に形成されたランドとがはんだ付けされてはんだ34による接合がなされている。
このとき、半導体装置1は回路基板30に対して、封止樹脂5の平側面9の下辺13との線状部分の接触と、リードフレーム2aのリードストッパー11の下面12との接触の2箇所で接している。従って、平側面9の下辺13と回路基板30との接触部でX−X方向の光軸Aのずれを防止すると共に、リードストッパー下面12と回路基板30との接触部でY−Y方向の光軸Aのずれを抑えることができるため、回路基板30に対する半導体装置1の光軸AずれはX−X方向及びY−Y方向ともほとんど生じることはない。
また、封止樹脂5の底面10は平側面9の下辺13のみが回路基板30に接しており、その他の部分は回路基板30の上方に浮いた状態に支持されている。従って、製造過程でリードフレーム2a、2bの表面に沿って封止樹脂5が這い上がって樹脂フィレットが形成されたとしても、実装時に回路基板30のリード孔31の開口部35を樹脂フィレットが塞ぐことはない。よって上記「背景技術」で述べたようなはんだ付け部におけるブローホールの発生はなく、はんだ接合の高い信頼性を確保することができる。
本発明の半導体装置は、上述の製造方法の他にトランスファー成形による製造方法も可能である。しかしながら、注型成形(キャスティング)で製造することによってトランスファー成形に比べて金型数が少なく金型精度もトランスファー成形金型ほどの高い精度は要求されない。よって、注型金型が安価で且つ短期間で作製でき、成形時に使用する成形樹脂にむだが生じることがない。また、架空配線されたボンディングワイヤが成形時にトランスファー成形の成形圧力のような力をうけることがない。その結果、製造体制を迅速に構築できると共に製造コストを安価にでき、電気的に信頼性の高い半導体装置を実現することが可能となる。
本発明の半導体装置に係わる実施形態の斜視図である。 同じく、本発明の半導体装置に係わる実施形態の断面図である。 同じく、本発明の半導体装置に係わる実施形態の製造工程図である。 本発明の半導体装置に係わる実施形態を回路基板に実装したときの断面図である。 同じく、本発明の半導体装置に係わる実施形態を回路基板に実装したときの底面図である。 従来の半導体装置を回路基板に実装したときの断面図である。 従来の他の半導体装置を回路基板に実装したときの断面図である。 従来の更に他の半導体装置を回路基板に実装したときの断面図である。
符号の説明
1 半導体装置
2a、2b リードフレーム
3 LEDチップ
4 ボンディングワイヤ
5 封止樹脂
6 台座部
7 レンズ部
8 レンズ面
9 平側面
10 底面
11 リードストッパー
12 下面
13 下辺
20 注型キャビティ
21 注型金型
22 開口縁部
23 タイバー
24 多数個取りリードフレーム
25 開口面
30 回路基板
31 リード孔
32 部品面
33 はんだ面
34 はんだ
35 開口部

Claims (3)

  1. 略平行に配設され複数本のリードフレームのうちの少なくとも一本のリードフレームの端部に半導体素子が載設され、前記半導体素子の電極と該半導体素子が載設されたリードフレーム以外の少なくとも一本のリードフレームの端部とがボンディングワイヤによって架空配線され、前記半導体素子と前記ボンディングワイヤとを含む前記複数本のリードフレームの端部が封止樹脂によって樹脂封止された半導体装置であって、
    前記封止樹脂は、平側面と、前記リードフレームが延出した底面と、前記平側面と前記底面との交線部を有し、
    前記底面は、前記半導体素子の光軸に垂直な面に対して所定の角度で傾斜し、
    前記封止樹脂の底面から延出したリードフレームのうちの少なくとも一本のリードフレームには、該リードフレームの延出方向に垂直な方向に突出したリードストッパーが形成されており、前記封止樹脂は、前記交線部と前記リードストッパーの下面とは前記半導体素子の光軸に垂直な面上の略同一平面上に位置していることを特徴とする半導体装置。
  2. 前記半導体素子は、LEDチップ、フォトダイオードチップ、PINフォトダイオードチップ及びフォトトランジスタチップの群の中から選ばれた少なくとも1つであることを特徴とする請求項1に記載の半導体装置。
  3. 前記樹脂封止は、キャスティングによって行なわれることを特徴とする請求項1または2のいずれか1項に記載の半導体装置。
JP2005325957A 2005-11-10 2005-11-10 半導体装置 Expired - Fee Related JP4945116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005325957A JP4945116B2 (ja) 2005-11-10 2005-11-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005325957A JP4945116B2 (ja) 2005-11-10 2005-11-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2007134491A JP2007134491A (ja) 2007-05-31
JP4945116B2 true JP4945116B2 (ja) 2012-06-06

Family

ID=38155904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005325957A Expired - Fee Related JP4945116B2 (ja) 2005-11-10 2005-11-10 半導体装置

Country Status (1)

Country Link
JP (1) JP4945116B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246343A (ja) * 2008-03-11 2009-10-22 Rohm Co Ltd 半導体発光装置およびその製造方法
JP5556369B2 (ja) * 2010-05-25 2014-07-23 日亜化学工業株式会社 発光装置及びそれを用いた表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0444171A (ja) * 1990-06-11 1992-02-13 Matsushita Graphic Commun Syst Inc 情報ファイルシステム
JP3126210B2 (ja) * 1992-02-27 2001-01-22 ローム株式会社 発光ダイオード装置の製造方法
JPH06310764A (ja) * 1993-04-27 1994-11-04 Sanyo Electric Co Ltd 発光ダイオードランプ
JP2003204086A (ja) * 2001-10-23 2003-07-18 Sharp Corp 発光ダイオードランプ及びその製造方法
JP2004319591A (ja) * 2003-04-11 2004-11-11 Sharp Corp 半導体発光装置およびその製造方法

Also Published As

Publication number Publication date
JP2007134491A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
JP4739851B2 (ja) 表面実装型半導体装置
JP5457391B2 (ja) Ledパッケージ組立体
JP5933959B2 (ja) 半導体光学装置
JP2005294736A (ja) 半導体発光装置の製造方法
KR101899464B1 (ko) 발광다이오드 패키지 및 이를 포함하는 발광모듈
JP2009081346A (ja) 光学デバイスおよびその製造方法
JP2002094122A (ja) 光源装置及びその製造方法
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
US20130153952A1 (en) Light emitting device, and package array for light emitting device
JP6453399B2 (ja) レーザ素子およびその製造方法
JP2010516050A (ja) オプトエレクトロニクス部品用のハウジング及びハウジングにおけるオプトエレクトロニクス部品の配置
JP3993302B2 (ja) 半導体装置
US9159893B2 (en) Light emitting device including lead having terminal part and exposed part, and method for manufacturing the same
WO2004102685A1 (en) Light emitting device, package structure thereof and manufacturing method thereof
KR100834136B1 (ko) 광소자 패키지 및 그 제조방법
US9615493B2 (en) Light emitting device, and method for manufacturing circuit board
US9018653B2 (en) Light emitting device, circuit board, packaging array for light emitting device, and method for manufacturing packaging array for light emitting device
JP2001144334A (ja) 光半導体装置及び形成方法
JP4945116B2 (ja) 半導体装置
US20060033117A1 (en) Light-emitting diode and mehtod for its production
JP6442611B2 (ja) チップ・ハウジングを製造するためのリード・フレームおよび方法
KR101967261B1 (ko) 이미지 센서 패키지 및 이것의 제조 방법
JP2009295883A (ja) Ledチップ実装用基板の製造方法、ledチップ実装用基板のモールド金型、ledチップ実装用リードフレーム、ledチップ実装用基板、及び、led
KR101946242B1 (ko) 반도체 발광소자 및 이의 제조 방법
JP2005251824A (ja) 発光ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

R150 Certificate of patent or registration of utility model

Ref document number: 4945116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees