JP4939737B2 - The light-emitting device - Google Patents

The light-emitting device Download PDF

Info

Publication number
JP4939737B2
JP4939737B2 JP2004225146A JP2004225146A JP4939737B2 JP 4939737 B2 JP4939737 B2 JP 4939737B2 JP 2004225146 A JP2004225146 A JP 2004225146A JP 2004225146 A JP2004225146 A JP 2004225146A JP 4939737 B2 JP4939737 B2 JP 4939737B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
tft
potential
light emitting
emitting element
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004225146A
Other languages
Japanese (ja)
Other versions
JP2005092188A (en )
JP2005092188A5 (en )
Inventor
恵介 宮川
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置の駆動方法及び発光装置に関する。 The present invention is a unit light-emitting element for supplying a current to the light emitting element, a driving method and a light-emitting device of a light emitting device provided in each of a plurality of pixels.

発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。 Emitting element has high visibility for emitting light themselves, with the required backlight in a liquid crystal display device (LCD) is optimal for thinning requires no, there is no limitation on a viewing angle. そのため発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されており、実用化が進められている。 Therefore the light emitting device using a light emitting element is attracting attention as a display device in place of a CRT or LCD, commercialization has been advanced. 発光装置は、パッシブマトリクス型とアクティブマトリクス型とに分類できる。 The light emitting device may be classified into a passive matrix type and an active matrix type. アクティブマトリクス型はビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。 Since the active matrix type is capable of supplying a certain maintenance of current to be the light emitting element after the input of the video signal, enlargement of the panel, flexibly can correspond to high definition, it is becoming the future mainstream. 具体的に提案されているアクティブマトリクス型発光装置における画素の構成は、メーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされているが、通常少なくとも、発光素子と、画素へのビデオ信号の入力を制御するトランジスタと、該発光素子に電流を供給するためのトランジスタとが各画素に設けられている。 Structure of a pixel in an active matrix light emitting device that are specifically proposed are different depending on the manufacturer, have been Korasa technical contrivance in distinctive respectively, usually at least a light emitting element, a video to the pixel a transistor which controls input of a signal, and a transistor for supplying a current to the light emitting element provided in each pixel.

発光装置の画素に設けられるトランジスタには、薄膜の半導体膜を活性層に用いた薄膜トランジスタ(TFT)が主に用いられている。 The transistor provided in a pixel of a light emitting device, a thin film transistor using a thin semiconductor film on the active layer (TFT) is mainly used. TFTの中でも特に、アモルファス半導体、セミアモルファス半導体(微結晶半導体)を用いたTFTは多結晶半導体を用いたTFTよりも作製工程が少ない分、コスト、歩留まりを高くすることができるというメリットを有している。 Among the TFT, an amorphous semiconductor, the number of manufacturing steps is smaller than TFT TFT is using a polycrystalline semiconductor using a semi-amorphous semiconductor (a microcrystalline semiconductor), it has the advantage that it is possible to increase the cost, yield ing. また半導体膜の成膜後に結晶化の工程を設ける必要がないので、比較的パネルの大型化が容易である。 Also it is not necessary to provide a step of crystallization after forming the semiconductor film, it is relatively easy to panel size of.

ところで、発光装置の実用化にあたって問題となっているのは、電界発光材料の劣化に伴う発光素子の輝度の低下である。 By the way, in question when practical use of the light-emitting device is the reduction of the luminance of the light emitting element due to deterioration of the electroluminescent material. 電界発光材料の劣化の度合いは、発光している時間や流れる電流の量に依存するため、表示する画像によって画素毎の階調が異なると、各画素の発光素子の劣化に差が生じ、輝度にばらつきが生じてしまう。 The degree of degradation of the electroluminescent material is dependent on the amount of time and current flows that emits light, the gray level of each pixel is different by an image to be displayed, a difference in the deterioration of the light emitting element is generated for each pixel, luminance variation occurs in. そこで下記特許文献1には、発光素子に供給する電流を制御するためのトランジスタを飽和領域で動作させることで、電界発光層の劣化に関わらず、該トランジスタがオンのときのドレイン電流を一定に保つことで、輝度の低下を抑えることについて記載されている。 Therefore the following Patent Document 1, a transistor for controlling the current supplied to the light-emitting element by operating in the saturation region, regardless of the deterioration of the electroluminescent layer, a constant drain current when the transistor is on by keeping, it is described for suppressing a decrease in luminance.
特開2002−108285号公報 JP 2002-108285 JP

以下、アモルファス半導体またはセミアモルファス半導体で形成されたTFTを画素に用い、なおかつ発光素子に電流を供給するためのトランジスタを飽和領域で動作させる場合に浮上する問題点について、説明する。 Hereinafter, using the TFT formed of an amorphous semiconductor or a semi-amorphous semiconductor in the pixel, yet the problem of floating in case of operating the transistor for supplying a current to the light emitting element in a saturation region, it will be described.

セミアモルファス半導体とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。 The semi-amorphous semiconductor, amorphous and crystalline structure is a film including a semiconductor having an intermediate structure (including a single crystal and a polycrystal). このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。 The semi-amorphous semiconductor is a semiconductor having a free energy stable third state are those crystalline having short-range order and lattice distortion, non-particle diameter thereof as 0.5~20nm it is possible to be dispersed in a single crystal semiconductor. また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。 The semiconductor includes at least 1 atom% or more of hydrogen or halogen as a neutralizer of a dangling bond. ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。 For convenience, such a semiconductor is called a semi-amorphous semiconductor (SAS). さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。 Furthermore, helium, argon, krypton, favorable SAS enhance stability by adding a rare gas element to further promote lattice distortion, such as neon obtained. このようなSAS半導体に関する記述は、例えば、米国特許4,409,134号で開示されている。 Such description about SAS semiconductors, for example, disclosed in U.S. Patent No. 4,409,134.

実際にアモルファス半導体またはセミアモルファス半導体で形成されたTFTを、発光素子に電流を供給するためのトランジスタ(駆動用TFT)として用いる場合、ある程度の移動度を確保することができるn型のTFTが用いられる。 Actually TFT formed of an amorphous semiconductor or a semi-amorphous semiconductor, when used as a transistor (a driving TFT) for supplying current to the light emitting element, using an n-type TFT capable of ensuring a certain degree of mobility It is. そして発光素子は、陽極と、陰極と、陽極と陰極の間に設けられた電界発光層とを有しており、一般的に陽極が、発光素子に電流を供給するためのトランジスタのソースまたはドレインと接続されている。 The light emitting element includes an anode and a cathode and an anode and has a light emitting layer provided between the cathode, typically the anode, a source or drain of the transistor for supplying current to the light emitting element and it is connected to the.

図19(A)に、p型の駆動用TFTと発光素子との接続構成を示す。 In FIG. 19 (A), showing the connection structure of the p-type driving TFT and the light emitting element. なお、電位Vdd>電位Vssとする。 In addition, the potential Vdd> potential Vss. 図19(A)に示すように、p型の駆動用TFT10は、発光素子11と直列に接続されている。 As shown in FIG. 19 (A), the driving TFT10 of p-type is connected to the light emitting element 11 in series. p型のTFTは、電位の高い方がソース(S)、低い方がドレイン(D)となるので、p型の駆動用TFT10のソースは電位Vddが供給され、ドレインには発光素子11の陽極が接続され、発光素子11の陰極には電位Vssが供給される。 p-type TFT has a source higher potential (S), since the lower is the drain (D), p-type source of the driving TFT10 of is supplied with the potential Vdd, the drain anode of the light emitting element 11 There are connected, to the cathode of the light emitting element 11 and the potential Vss is supplied.

駆動用TFT10のゲート(G)に、画素に入力されたビデオ信号に従って電位が供給されると、駆動用TFT10のゲートとソース間の電位差(ゲート電圧)Vgsが生じ、該Vgsに応じた駆動用TFT10のドレイン電流が発光素子11に供給される。 The gate (G) of the driving TFT 10, the potential is supplied in accordance with the video signal inputted to the pixel, the potential difference between the gate and source of the driving TFT 10 (gate voltage) Vgs occurs, drive corresponding to the Vgs the drain current of the TFT10 is supplied to the light emitting element 11. 図19(A)の場合、駆動用TFT10のソースに固定の電位Vddが供給されているので、ゲート電圧Vgsはゲートに供給された電位によってのみ決まる。 For Figure 19 (A), since a fixed potential Vdd to the source of the driving TFT10 is supplied, the gate voltage Vgs is determined only by the potential supplied to the gate.

次に図19(B)に、n型の駆動用TFTと発光素子との接続構成を示す。 Then in FIG. 19 (B), showing the connection structure between the n-type driving TFT and the light emitting element. 図19(B)に示すように、n型の駆動用TFT20は、発光素子21と直列に接続されている。 As shown in FIG. 19 (B), the driving TFT20 of n-type is connected to the light emitting element 21 in series. n型のTFTは、電位の低い方がソース(S)、高い方がドレイン(D)となるので、n型の駆動用TFT20のドレインには電位Vddが供給され、ソースは発光素子21の陽極が接続され、発光素子21の陰極には電位Vssが供給される。 n-type TFT, since the lower electric potential is the source (S), the higher the drain (D), to the drain of the n-type driving TFT20 is supplied potential Vdd, the source is an anode of the light emitting element 21 There are connected, to the cathode of the light emitting element 21 and the potential Vss is supplied.

駆動用TFT20のゲート(G)に、画素に入力されたビデオ信号に従って電位が供給されると、駆動用TFT20のゲートとソース間に電位差(ゲート電圧)Vgsが生じ、該Vgsに応じた駆動用TFT20のドレイン電流が発光素子21に供給される。 The gate (G) of the driving TFT 20, the potential is supplied in accordance with the video signal inputted to the pixel, a potential difference (gate voltage) Vgs is generated between the gate and source of the driving TFT 20, a driving corresponding to the Vgs the drain current of the TFT20 is supplied to the light emitting element 21. しかし図19(B)の場合、駆動用TFT20のソースに供給される電位は図19(A)の場合とは異なり固定ではなく、駆動用TFT20のソースとドレイン間の電圧(ドレイン電圧)Vdsと、発光素子21の陽極と陰極間の電圧Velによって決まる。 However, in the case of FIG. 19 (B), the potential supplied to the source of the driving TFT 20 is not different from the fixed to the case of FIG 19 (A), a voltage (drain voltage) between the source and the drain of the driving TFT 20 Vds and , determined by the voltage Vel between anode and cathode of the light emitting element 21. 従って、ゲート電圧Vgsはゲートに供給された電位によってのみ決まらず、同一の画像情報を有するビデオ信号を画素に入力しても、駆動用TFT20のドレイン電流が同じ大きさに保てず、発光素子21の輝度が異なってしまうという事態が生じうる。 Therefore, the gate voltage Vgs is not determined only by the potential supplied to the gate, even if the input video signal having the same image information in pixel, the drain current of the driving TFT20 can not be maintained in the same size, the light emitting element situation may occur that 21 luminance becomes different.

特に駆動用TFT20を飽和領域で動作させた場合、線形領域で動作させた場合と比べてドレイン電圧Vdsが大きくなる。 Especially when the driving TFT20 is operated in the saturation region, the drain voltage Vds becomes larger than that when operating in a linear region. そのため、ビデオ信号に従って駆動用TFT20のゲートに電位を与える際に、ソースの電位を固定にしておくことが困難になり、画素が所望の階調を表示できなくなる。 Therefore, when applying a potential to the gate of the driving TFT20 in accordance with the video signal, it is difficult to keep the potential of the source is fixed, the pixel can not be displayed with desired tone.

なお上述した問題は、駆動用TFTがn型のときにだけに生じるわけではない。 Note the problems discussed above, the driving TFT is not generated only when n-type. 駆動用TFTがp型であっても、駆動用TFTのドレインに発光素子の陰極が接続されているような画素の場合、ビデオ信号に従ってp型の駆動用TFTのゲートに電位を与える際に、ソースの電位を固定にしておくことが困難になり、画素が所望の階調を表示できなくなるという問題が生じる。 Also driving TFT as a p-type, if the pixel as a cathode of the light-emitting element to the drain of the driving TFT is connected, when applying a potential to the gate of the p-type driving TFT in accordance with the video signal, it becomes difficult to keep the potential of the source is fixed, the pixel is a problem that can not be displayed with desired tone is generated.

本発明は上述した問題に鑑み、n型の駆動用TFTと発光素子の陽極とが接続されている場合、或いはp型の駆動用TFTと発光素子の陰極とが接続されている場合において、駆動用TFTを飽和領域で動作させ、なおかつビデオ信号に従って所望の階調を表示することができる、発光装置の駆動方法と、該駆動方法を用いた発光装置の提供を課題とする。 In case the present invention has been made in view of the problems mentioned above, if the n-type driving TFT and the anode of the light emitting element is connected, the or a p-type driving TFT and the cathode of the light emitting element is connected, the drive the use TFT is operated in the saturation region, yet it is possible to display a desired gray level in accordance with the video signal, and a driving method of a light-emitting device, it is an object to provide a light emitting device using the driving method.

本発明者は、発光素子の非線形性を生かすことで、画像情報を有するビデオ信号に従って駆動用TFTのゲート電圧を確実に書き込むことができるのではないかと考えた。 The present inventors have By utilizing the nonlinearity of the light-emitting element was considered that it would be able to reliably write the gate voltage of the driving TFT in accordance with a video signal having image information. 本発明では、ビデオ信号に従って駆動用TFTのゲートに画像情報を有する電位を与える際に、直列に接続されている駆動用TFTと発光素子に逆方向バイアスの電圧を印加し、ビデオ信号に従って画素が表示を行なう際に、駆動用TFTと発光素子に順方向バイアスの電圧を印加する。 In the present invention, when applying a potential having image information to the gate of the driving TFT in accordance with the video signal, a reverse bias voltage is applied to the light-emitting element and the driving TFT connected in series, the pixels in accordance with the video signal when performing display, a forward bias is applied to the driving TFT and the light emitting element.

図1を用いて、本発明の駆動方法についてより具体的に説明する。 With reference to FIG. 1, it will be more specifically described driving method of the present invention. 図1(A)は、ビデオ信号を画素に入力する期間(書き込み期間)における、n型の駆動用TFTと発光素子との接続構成と、各素子に供給される電位の関係を示している。 FIG. 1 (A) shows the period (write period) for inputting a video signal to the pixel, the n-type driving TFT and connection configuration of the light emitting element, the relationship between the potential supplied to each element. 書き込み期間では、直列に接続された駆動用TFT100と発光素子101に、逆方向バイアスの電圧が印加される。 In the write period, the light emitting element 101 and the driving TFT100 connected in series, a reverse bias voltage is applied. 具体的には、駆動用TFTはソースに電位Vssが供給され、ドレインが発光素子101の陽極に接続されている。 Specifically, the driving TFT has a potential Vss is supplied to the source, the drain is connected to the anode of the light emitting element 101. そして発光素子の陰極には電位Vssよりも高い電位Vddが供給されている。 And the cathode of the light emitting element is supplied with a higher potential Vdd than the potential Vss.

なおTFTは、ゲート、ソース、ドレインの3つの電極を有しており、ゲート以外の2つの電極(第1の電極、第2の電極)は、与えられる電位の高さによってソースに相当することもあるし、ドレインに相当することもある。 Note TFT has a gate, a source, has three electrodes of drain, the two electrodes (first electrode, second electrode) other than the gate, it corresponds to the source by the height of the given potential also to a certain, sometimes it corresponds to the drain. n型のTFTの場合、電位の低い電極がソースに、高い電極がドレインに相当する。 For n TFT, and the lower electrode potentials to the source, a high electrode corresponds to the drain. 本明細書では、より発光素子の陽極に近い電極を第1の電極とする。 In this specification, the electrode closer to the anode of the light emitting element and the first electrode.

このとき、発光素子101は非線形素子であるため、陽極と陰極の間の電圧Velは駆動用TFTのドレイン電圧Vdsに対して非常に大きくなる。 At this time, the light emitting element 101 is because it is a non-linear element, the voltage Vel between the anode and the cathode is very large with respect to the drain voltage Vds of the driving TFT. よって、駆動用TFT100と発光素子101の接続のノード(nodeA)における電位は限りなくVssに近くなる。 Therefore, the potential at the node of the connection (nodeA) of the light emitting element 101 and the drive TFT100 is close to Vss as possible. つまり、nodeAの電位はほぼ固定された状態とみなすことができる。 That is, the potential of nodeA can be considered as substantially fixed state. なお書き込み期間においてnodeAは、発光素子101の陽極と駆動用TFTのドレインとの間の接続点に相当する。 Note in the writing period nodeA corresponds to the connection point between the anode and the drain of the driving TFT of the light emitting element 101.

この状態で駆動用TFT100のゲートに、ビデオ信号に従って電位Vgを供給することで、電位Vssと電位Vgとの電位差が、容量素子102に保持される。 To the gate of the driving TFT100 In this state, by supplying a potential Vg in accordance with the video signal, the potential difference between the potential Vss and the potential Vg, is held in the capacitor 102.

次に図1(B)に、画素が表示を行なう期間(表示期間)における、n型の駆動用TFTと発光素子との接続構成と、各素子に供給される電位の関係を示す。 Next shown in FIG. 1 (B), in the period (display period) in which the pixels perform display, an n-type driving TFT and connection configuration of the light emitting element, the relationship between the potential supplied to each element. 表示期間では、直列に接続された駆動用TFT100と発光素子101に順方向バイアスの電圧が印加される。 In the display period, a forward bias voltage is applied to the light emitting element 101 and the driving TFT100 connected in series. 具体的には、駆動用TFTはドレインに電位Vddが供給され、ソースが発光素子101の陽極に接続されている。 Specifically, the driving TFT has a potential Vdd is supplied to the drain, and a source connected to the anode of the light emitting element 101. そして発光素子の陰極には電位Vssが供給されている。 And the cathode of the light emitting element is supplied with a potential Vss.

このとき、nodeAは駆動用TFT100のソースと発光素子101の陽極との間の接続点に相当する。 At this time, nodeA corresponds to the connection point between the anode of the source and the light emitting element 101 of the driving TFT 100. よって、容量素子102に保持されている電位Vssと電位Vgの電位差が、駆動用TFT100のゲート電圧Vgsとなり、該ゲート電圧Vgsに見合った大きさのドレイン電流が発光素子101に供給される。 Therefore, the potential difference between the potential Vss and the potential Vg that has been held in the capacitor 102, the gate voltage Vgs becomes the driving TFT 100, the drain current of a magnitude commensurate with the gate voltage Vgs is supplied to the light emitting element 101. 従って本発明では、電位Vssが固定であるため、駆動用TFT100のゲート電圧Vgsはゲートに供給された電位Vgによってのみ決まる。 In the present invention, therefore, the potential Vss is fixed, the gate voltage Vgs of the driving TFT100 is determined only by the potential Vg supplied to the gate.

なお本発明において駆動用TFTはn型に限定されず、p型であっても良い。 Incidentally driving TFT in the present invention is not limited to n-type, it may be a p-type. ただし駆動用TFTがp型の場合、駆動用TFTと発光素子の陰極とが接続されているものとする。 However, if the driving TFT is a p-type, it is assumed that the driving TFT and the cathode of the light emitting element is connected.

本発明では、セミアモルファス半導体膜を少なくともチャネル形成領域に用いていれば良い。 In the present invention, it is sufficient with a semi-amorphous semiconductor film on at least the channel formation region. またチャネル形成領域は、その膜厚方向において全てセミアモルファス半導体である必要はなく、少なくとも一部にセミアモルファス半導体を含んでいれば良い。 The channel formation region need not be a semi-amorphous semiconductor all in its thickness direction, it needs to contain a semi-amorphous semiconductor at least in part.

また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはOLED(Organic Light Emitting Diode)や、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等が含まれる。 The light-emitting device in this specification includes an element whose luminance is controlled by current or voltage in its category, particularly OLED (Organic Light Emitting Diode) or used in FED (Field Emission Display) MIM type electron source element which are include (electron-emitting device) or the like.

また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。 The light emitting device includes a panel in which a light emitting element is sealed, and a module in which is mounted an IC or the like including a controller on the panel. さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。 The present invention further in a manufacturing process of the light-emitting device, an element substrate, which corresponds to one mode before the light emitting element is completed, the element substrate is a plurality of pixels means for supplying current to the light emitting element to prepare for. 素子基板は、具体的には、発光素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、パターニングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。 Device substrate, specifically, may be in a state after only a pixel electrode of the light emitting element is formed, even after depositing the conductive film to be the pixel electrode, forming a pixel electrode by patterning may be a previous state, any form is true.

発光素子の1つであるOLED(Organic Light Emitting Diode)は、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる電界発光材料を含む層(以下、電界発光層と記す)と、陽極層と、陰極層とを有している。 Is one OLED light emitting elements (Organic Light Emitting Diode) is a layer containing an electroluminescent material luminescence (Electroluminescence) is obtained generated by application of an electric field (hereinafter, referred to as an electroluminescent layer) and an anode layer , and a cathode layer. 電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。 The electroluminescent layer is provided between the anode and the cathode, and a single layer or a plurality of layers. 具体的には、ホール注入層、ホール輸送層、発光層、電子注入層、電子輸送層等が電界発光層に含まれる。 Specifically, the hole injection layer, a hole transport layer, light emitting layer, an electron injection layer, an electron transporting layer or the like is contained in the electroluminescent layer. 電界発光層を構成する層の中に、無機化合物を含んでいる場合もある。 Among the layers constituting the electroluminescent layer, in some cases contain an inorganic compound. 電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。 The luminescence in the electroluminescent layer include a light emission upon return from a singlet excited state to a ground state (fluorescence) and light emission in returning to a base state from a triplet excited state (phosphorescence).

本発明は上記構成により、n型の駆動用TFTを飽和領域で動作させ、なおかつビデオ信号に従って所望の階調を表示することができる。 The present invention is the above configuration, the n-type driving TFT is operated in the saturation region, yet it is possible to display a desired gray level in accordance with the video signal. また、駆動用TFTを飽和領域で動作させることで、ドレイン電流がドレイン電圧Vdsによって変化せず、ゲート電圧Vgsのみによって定まるので、発光素子の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は比較的一定に保たれる。 Also, the driving TFT By operating in the saturation region, without changing the drain current by the drain voltage Vds, so determined only by the gate voltage Vgs, Vds instead Vel increases with the deterioration of the light emitting element is reduced also, the value of the drain current is kept relatively constant. よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。 Therefore, it is possible to suppress the occurrence of brightness reduction and brightness irregularity of light emitting elements due to deterioration of the electroluminescent material.

図2に、本発明の駆動方法を用いて表示を行なう発光装置の、画素部の構成を示す。 2, the light emitting device which performs display using a driving method of the present invention, the structure of the pixel portion shown. 図2に示すように、画素部には複数の画素200がマトリクス状に設けられており、各画素200への各種信号、電位の供給は、信号線S1〜Sx、走査線G1〜Gy、電源線V1〜Vxを介して行なわれる。 As shown in FIG. 2, the pixel portion is provided in a plurality of pixels 200 is a matrix, the various signals to each pixel 200, the supply of the potential, the signal lines S1 to Sx, the scan lines G1 to Gy, power It takes place through the line V1 to Vx.

各画素200には、発光素子201と、画素200へのビデオ信号の入力を制御するTFT(スイッチング用TFT)202と、発光素子201への電流の供給を制御する駆動用TFT203とが設けられている。 Each pixel 200, a light emitting element 201, a TFT (switching TFT) 202 for controlling input of a video signal to the pixels 200, and a driving TFT203 is provided for controlling the supply of current to the light emitting element 201 there. また図2では、画素200に容量素子204を駆動用TFT203とは別個に形成しているが、本発明はこの構成に限定されない。 In FIG. 2, although formed separately from the drive TFT203 the capacitor 204 in the pixel 200, the present invention is not limited to this structure. 容量素子204を駆動用TFT203とは別個に形成せずとも、駆動用TFT203のゲート電極と活性層の間に形成される容量(ゲート容量)を容量素子204として用いても良い。 Without separately forming the driving TFT 203 and capacitor 204, the capacitance formed between the gate electrode and the active layer of the driving TFT 203 (gate capacitance) may be used as the capacitor 204. スイッチング用TFT202と、駆動用TFT203は共にn型のTFTである。 A switching TFT 202, a driving TFT203 are both n-type of the TFT.

スイッチング用TFT202は、ゲートが走査線Gj(j=1〜y)に接続されている。 Switching TFT202 has a gate connected to the scanning lines Gj (j = 1~y). またスイッチング用TFT202のソースとドレインは、一方が信号線Si(i=1〜x)に、他方が駆動用TFT203のゲートに接続されている。 The source and drain of the switching TFT202, one to the signal line Si (i = 1~x), the other is connected to the gate of the driving TFT 203. 駆動用TFT203のソースとドレインは、一方が電源線Vi(i=1〜x)に、他方が発光素子201の陽極に接続されている。 Source and drain of the driving TFT203 is one of the power supply line Vi (i = 1~x), the other is connected to an anode of the light emitting element 201. 容量素子204が有する2つの電極は、一方が駆動用TFT203のゲートに、他方が発光素子201の陽極に接続されている。 Two electrodes of the capacitor 204, to one gate of the driving TFT 203, and the other is connected to the anode of the light emitting element 201.

なお図2に示す画素の構成は、本発明の駆動方法を用いることができる発光装置の一形態に過ぎず、本発明の駆動方法を用いることができる発光装置は、図2に示す構成に限定されない。 Note that the structure of the pixel shown in FIG. 2 is only one form of a light emitting device capable of using the driving method of the present invention, the light emitting device capable of using the driving method of the present invention, limited to the configuration shown in FIG. 2 not.

次に、図2に示す画素部の駆動方法について説明する。 Next, a method for driving the pixel portion shown in FIG. 本発明の駆動方法は、書き込み期間と、逆バイアス期間と、表示期間とに分けて説明することができる。 The driving method of the present invention, a write period, a reverse bias period, can be divided into a display period. 図3(A)に、書き込み期間Taと、逆バイアス期間Trと、表示期間Tdのタイミングの一例を示す。 In FIG. 3 (A), shows the write period Ta, and a reverse bias period Tr, an an example of a timing of the display period Td.

まず、逆バイアス期間Trが開始されると、直列に接続されている駆動用TFT203と発光素子201に、逆方向バイアスの電圧が印加される。 First, when the reverse bias period Tr is started, the driving TFT203 connected in series emitting element 201, a reverse bias voltage is applied. 具体的には、電源線V1〜Vxに電位Vssが、発光素子201の陰極に電位Vssよりも高い電位Vddが供給される。 Specifically, the potential Vss to the power supply line V1~Vx is higher potential Vdd is supplied than the potential Vss to the cathode of the light emitting element 201.

そして書き込み期間Taが開始される。 And the writing period Ta is started. なお本発明の駆動方法では、逆バイアス期間Tr中に書き込み期間Taが存在する。 Note In the driving method of the present invention, the writing period Ta is present in the reverse bias period Tr. 書き込み期間Taが開始されると、走査線G1〜Gyが順に選択され、各画素のスイッチング用TFT202がオンになる。 When the writing period Ta is started, the scanning line G1~Gy are sequentially selected, the switching TFT202 of each pixel are turned on. そして信号線S1〜Sxにビデオ信号が供給されると、スイッチング用TFT202を介して、駆動用TFT203のゲートに該ビデオ信号の電位Vgが供給される。 When the video signal on the signal line S1~Sx supplied, through the switching TFT 202, the potential Vg of the video signal is supplied to the gate of the driving TFT 203.

このとき、発光素子201は非線形素子であるため、逆方向バイアスの電圧が印加されると、発光素子201の陽極と陰極間の電圧Velは、駆動用TFT203のドレイン電圧Vdsよりも著しく大きくなる。 At this time, since the light emitting element 201 is a non-linear element, the reverse bias voltage is applied, the voltage Vel between anode and cathode of the light emitting element 201 is significantly larger than the drain voltage Vds of the driving TFT 203. よって、発光素子201の陽極の電位は限りなく電源線V1〜Vxの電位Vssに近くなり、電位Vssとビデオ信号の電位Vgとの間の電位差が容量素子204に蓄積され、保持される。 Therefore, the potential of the anode of the light emitting element 201 is close to the potential Vss of the power supply line V1~Vx as possible, the potential difference between the potential Vg of the potential Vss and the video signal accumulated in the capacitor 204 is held.

書き込み期間Taが終了しスイッチング用TFT202がオフすると、逆バイアス期間Trが終了し、次に、表示期間Tdが開始される。 When the writing period Ta is completed and the switching TFT202 off, the reverse bias period Tr is completed, then the display period Td is started.

表示期間では、直列に接続されている駆動用TFT203と発光素子201に、順方向バイアスの電圧が印加される。 In the display period, the light emitting element 201 and the driving TFT203 which are connected in series, a forward bias voltage is applied. 具体的には、電源線V1〜Vxに電位Vddよりも高い電位Vdd'が、発光素子201の陰極に電位Vddが供給される。 Specifically, the power supply line V1~Vx high potential Vdd 'than the potential Vdd, the potential Vdd is supplied to the cathode of the light emitting element 201.

なお本実施の形態では、逆バイアス期間Trと表示期間Tdの両期間において陰極に供給される電位を一定に保っているが、本発明はこの構成に限定されない。 In the present embodiment, the potential supplied to the cathode in both periods of the display period Td reverse bias period Tr is kept constant, the present invention is not limited to this structure. 逆バイアス期間Trにおいて、駆動用TFT203がオンのときに発光素子201に逆方向バイアスの電圧が印加されるようにし、表示期間Tdにおいて、駆動用TFT203がオンのときに発光素子201に順方向バイアスの電圧が印加されるようにすれば良い。 In the reverse bias period Tr, an as a reverse bias voltage is applied to the light emitting element 201 when driving TFT203 is on, the display period Td, the forward bias to the light emitting element 201 when driving TFT203 is on voltage may be as applied.

順方向バイアスの電圧が印加されると、駆動用TFT203はn型であるため、駆動用TFT203のソースが発光素子201の陽極と接続されていることになる。 When a forward bias voltage is applied, for driving TFT203 is n-type, so that the source of the driving TFT203 is connected to the anode of the light emitting element 201. よって、容量素子204に保持されている、電位Vssとビデオ信号の電位Vgとの間の電位差は、そのまま駆動用TFT203のゲート電圧Vgsとなる。 Therefore, held in the capacitor 204, the potential difference between the potential Vg of the potential Vss and the video signal is directly the gate voltage Vgs of the driving TFT 203. よって駆動用TFT203は、該ゲート電圧Vgsに見合った大きさのドレイン電流を、発光素子201に供給する。 Thus driving TFT203 is the drain current of a magnitude commensurate with the gate voltage Vgs, supplied to the light emitting element 201.

図3(B)に、各期間における走査線G1〜Gyと電源線V1〜Vxのタイミングチャートを示す。 In FIG. 3 (B), shows a timing chart of scanning lines G1~Gy and the power supply line V1~Vx in each period. 同じ走査線を共有している画素を一行と見たとき、各行において書き込み期間Taは順に出現している。 When viewed pixels sharing the same scanning line as the line, the writing period Ta in each row have appeared in this order. また各書き込み期間Taは逆バイアス期間Tr内に存在している。 Also the writing period Ta is present in the reverse bias period Tr. なお、書き込み期間Taと逆バイアス期間Trを完全に重ねることも可能であるが、逆バイアス期間Trを書き込み期間Taよりも長めに取ることで、電源線V1〜Vxの電位の変動による雑音などの影響を避けることができる。 Although it is possible to overlap the complete writing period Ta and the reverse bias period Tr, an that take longer than the period Ta write a reverse bias period Tr, an such as noise due to variations in the potential of the power supply line V1~Vx impact can be avoided.

なお本発明において駆動用TFTはn型に限定されず、p型であっても良い。 Incidentally driving TFT in the present invention is not limited to n-type, it may be a p-type. ただし駆動用TFTがp型の場合、駆動用TFTと発光素子の陰極とが接続されているものとする。 However, if the driving TFT is a p-type, it is assumed that the driving TFT and the cathode of the light emitting element is connected.

なお図3(A)では、ビデオ信号がアナログである場合の、書き込み期間と、逆バイアス期間と、表示期間のタイミングの一例を示したが、本発明においてビデオ信号はデジタルであっても良い。 Note that in FIG. 3 (A), the case the video signal is analog, the write period, a reverse bias period, an example of a timing of the display period, the video signal in the present invention may be a digital. 例えばデジタルのビデオ信号を用いて、時間階調により階調を表示する場合、図7(A)に示すように、書き込み期間Taと、逆バイアス期間Trと、表示期間Tdの各期間をデジタル信号のビットごとに設ければ良い。 For example, using a digital video signal, to display gray scale by the time gray scale, as shown in FIG. 7 (A), and write period Ta, and a reverse bias period Tr, an digital signal of each period of the display period Td it may be provided for on a bit-by-bit basis.

なお本実施の形態では、画素部のTFTが、アモルファス半導体またはセミアモルファス半導体を用いている例を示したが、本発明はこの構成に限定されない。 In the present embodiment, TFT of the pixel portion, an example in which using amorphous semiconductor or a semi-amorphous semiconductor, the present invention is not limited to this structure. 本発明の駆動方法は、画素部のTFTが多結晶半導体を用いている発光装置にも適用可能である。 The driving method of the present invention is also applicable to light emitting devices TFT of the pixel portion is a polycrystalline semiconductor.

本実施例では、図2に示した画素部において、電源線を走査線と並列に配置し、一つの走査線駆動回路で走査線と電源線の電位を制御する、発光装置の一形態について説明する。 In this embodiment, in the pixel portion shown in FIG. 2, to place the power supply line in parallel with the scanning lines, for controlling the potential of the scan line and the power supply line at one scan line driver circuit, one mode of a light-emitting device described to.

図4に、本実施例の発光装置における画素部400の構成を示す。 Figure 4 shows the structure of a pixel portion 400 in the light-emitting device of the present embodiment. 図4において画素401は、図2に示した画素部と同様に、発光素子405、スイッチング用TFT402、駆動用TFT403、容量素子404とを有している。 Pixel 401 in FIG. 4, like the pixel unit shown in FIG. 2, the light emitting element 405, a switching TFT 402, a driving TFT 403, and a capacitive element 404. 各素子の接続関係は図2に示した画素200と同じである。 Connections of each element is the same as that of the pixel 200 shown in FIG. ただし本実施例では、電源線V1〜Vyが走査線G1〜Gyと並列に配置されている。 However, in this embodiment, the power supply line V1~Vy are arranged in parallel with the scan lines G1 to Gy.

次に、図4に示す画素部の駆動方法について説明する。 Next, a method for driving the pixel portion shown in FIG. 本発明の駆動方法は、書き込み期間Taと、逆バイアス期間Trと、表示期間Tdとに分けて説明することができる。 The driving method of the present invention, a write period Ta, and a reverse bias period Tr, an can be divided into a display period Td. 図20(A)に、書き込み期間Taと、逆バイアス期間Trと、表示期間Tdのタイミングの一例を示す。 In FIG. 20 (A), it shows the write period Ta, and a reverse bias period Tr, an an example of a timing of the display period Td. また、全ての画素において逆バイアス期間Trが開始されて終了するまでのトータルの期間を、Twとして示す。 Also, the period of total until the ends are reverse bias period Tr in all pixels is started, shown as Tw.

まず、逆バイアス期間Trが開始されると、発光素子405の陰極に電位Vssよりも高い電位Vddが供給され、電源線V1〜Vyに、順に電位Vssが供給される。 First, when the reverse bias period Tr is started, a high potential Vdd than the potential Vss to the cathode of the light emitting element 405 is supplied to the power supply line V1~Vy, turn the potential Vss is supplied. よって、直列に接続されている駆動用TFT403と発光素子405に、逆方向バイアスの電圧が各行の画素に順に印加されることになる。 Therefore, the light emitting element 405 and the driving TFT403 connected in series, so that a reverse bias voltage is applied sequentially to the pixels of each row.

そして書き込み期間Taが開始される。 And the writing period Ta is started. なお本発明の駆動方法では、各行ごとに、書き込み期間Taが逆バイアス期間Tr中に存在している。 Note In the driving method of the present invention, for each row, a writing period Ta is present in the reverse bias period Tr. 書き込み期間Taが開始されると、走査線G1〜Gyが順に選択され、各画素のスイッチング用TFT402がオンになる。 When the writing period Ta is started, the scanning line G1~Gy are sequentially selected, the switching TFT402 of each pixel are turned on. そして信号線S1〜Sxにビデオ信号が供給されると、スイッチング用TFT402を介して、駆動用TFT403のゲートに該ビデオ信号の電位Vgが供給される。 When the video signal on the signal line S1~Sx supplied, through the switching TFT 402, the potential Vg of the video signal is supplied to the gate of the driving TFT 403.

このとき、発光素子405は非線形素子であるため、逆方向バイアスの電圧が印加されると、発光素子405の陽極と陰極間の電圧Velは、駆動用TFT403のドレイン電圧Vdsよりも著しく大きくなる。 At this time, since the light emitting element 405 is a non-linear element, the reverse bias voltage is applied, the voltage Vel between anode and cathode of the light emitting element 405 is significantly larger than the drain voltage Vds of the driving TFT 403. よって、発光素子405の陽極の電位は限りなく電源線V1〜Vyの電位Vssに近くなり、電位Vssとビデオ信号の電位Vgとの間の電位差が容量素子404に蓄積され、保持される。 Therefore, the potential of the anode of the light emitting element 405 is close to the potential Vss of the power supply line V1~Vy as possible, the potential difference between the potential Vg of the potential Vss and the video signal accumulated in the capacitor 404 is held.

書き込み期間Taが終了しスイッチング用TFT402がオフすると、逆バイアス期間Trが終了し、次に、表示期間Tdが開始される。 When the writing period Ta is completed and the switching TFT402 off, the reverse bias period Tr is completed, then the display period Td is started.

表示期間では、直列に接続されている駆動用TFT403と発光素子405に、順方向バイアスの電圧が順に印加される。 In the display period, the light emitting element 405 and the driving TFT403 which are connected in series, a forward bias voltage is applied in sequence. 具体的には、発光素子405の陰極に電位Vddが供給され、電源線V1〜Vyに電位Vddよりも高い電位Vdd'が順に供給される。 Specifically, the potential Vdd is supplied to the cathode of the light emitting element 405, a high potential Vdd 'is supplied in the order than the potential Vdd to the power supply line V1~Vy.

図4に示す発光装置では、逆バイアス期間Trと表示期間Tdの両期間において陰極に供給される電位を一定に保つ。 In the light emitting device shown in FIG. 4, it keeps the potential supplied to the cathode in both periods of the display period Td reverse bias period Tr constant.

順方向バイアスの電圧が印加されると、駆動用TFT403はn型であるため、駆動用TFT403のソースが発光素子405の陽極と接続されていることになる。 When a forward bias voltage is applied, for driving TFT403 is n-type, so that the source of the driving TFT403 is connected to the anode of the light emitting element 405. よって、容量素子404に保持されている、電位Vssとビデオ信号の電位Vgとの間の電位差は、そのまま駆動用TFT403のゲート電圧Vgsとなる。 Therefore, held in the capacitor 404, the potential difference between the potential Vg of the potential Vss and the video signal is directly the gate voltage Vgs of the driving TFT 403. よって駆動用TFT403は、該ゲート電圧Vgsに見合った大きさのドレイン電流を、発光素子405に供給する。 Thus driving TFT403 is the drain current of a magnitude commensurate with the gate voltage Vgs, and supplies to the light emitting element 405.

図20(B)に、各期間における走査線G1〜Gyと電源線V1〜Vyのタイミングチャートを示す。 In FIG. 20 (B), shows a timing chart of scanning lines G1~Gy and the power supply line V1~Vy in each period. 同じ走査線を共有している画素を一行と見たとき、各行において書き込み期間Taは順に出現している。 When viewed pixels sharing the same scanning line as the line, the writing period Ta in each row have appeared in this order. また各書き込み期間Taは対応する逆バイアス期間Tr内に存在している。 Also the writing period Ta is present in the corresponding reverse bias period Tr. なお、書き込み期間Taと逆バイアス期間Trを完全に重ねることも可能であるが、逆バイアス期間Trを書き込み期間Taよりも長めに取ることで、電源線V1〜Vyの電位の変動による雑音などの影響を避けることができる。 Although it is possible to overlap the complete writing period Ta and the reverse bias period Tr, an that take longer than the period Ta write a reverse bias period Tr, an such as noise due to variations in the potential of the power supply line V1~Vy impact can be avoided.

図4では、図2の場合と異なり、行ごとに逆バイアス期間Trの出現するタイミングを設定することができるので、フレーム期間に占める表示期間Tdの割合を大きくすることができる。 In Figure 4, unlike in the case of FIG. 2, it is possible to set the emerging timing of the reverse bias period Tr in each row, it is possible to increase the ratio of the display period Td occupied in the frame period. よって、駆動回路の動作周波数を抑えることができる。 Therefore, it is possible to suppress the operation frequency of the drive circuit.

なお図20(A)では、ビデオ信号がアナログである場合の、書き込み期間と、逆バイアス期間と、表示期間のタイミングの一例を示したが、本発明においてビデオ信号はデジタルであっても良い。 In FIG. 20 (A), when the video signal is analog, the write period, a reverse bias period, an example of a timing of the display period, the video signal in the present invention may be a digital. 例えばデジタルのビデオ信号を用いて、時間階調により階調を表示する場合、図7(B)に示すように、書き込み期間Taと、逆バイアス期間Trと、表示期間Tdの各期間をデジタル信号のビットごとに設ければ良い。 For example, using a digital video signal, to display gray scale by the time gray scale, as shown in FIG. 7 (B), the write period Ta, and a reverse bias period Tr, an digital signal of each period of the display period Td it may be provided for on a bit-by-bit basis.

図5(A)に、図4に示した画素部400と駆動回路とを有する、発光装置の構成を示す。 Figure 5 (A), and a drive circuit and the pixel portion 400 shown in FIG. 4, showing a structure of a light emitting device. 図5(A)において、1405は信号線S1〜Sxにビデオ信号を供給する信号線駆動回路に相当し、1406は、走査線G1〜Gy及び電源線V1〜Vyの電位を制御する走査線駆動回路に相当する。 In FIG. 5 (A), 1405 corresponds to a signal line driving circuit for supplying a video signal to the signal lines S1 to Sx, 1406, the scanning line drive which controls the potential of the scan line G1~Gy and the power supply line V1~Vy corresponding to the circuit.

図5(B)に、信号線駆動回路1405の一部を示す。 In FIG. 5 (B), shows a portion of a signal line driver circuit 1405. 信号線駆動回路1405は、シフトレジスタ410と、シフトレジスタ410から出力される信号を反転させるインバータ411と、シフトレジスタ410から出力される信号とインバータ411から出力される反転した信号とに同期して、ビデオ信号をサンプリングし、信号線S1〜Sxに供給するトランスミッションゲート412とを有している。 The signal line driver circuit 1405 includes a shift register 410, an inverter 411 for inverting the signal outputted from the shift register 410, in synchronization with the inverted signal output from the signal and the inverter 411 output from the shift register 410 samples the video signal, and a transmission gate 412 is supplied to the signal lines S1 to Sx.

図5(C)に、走査線駆動回路1406の一部を示す。 In FIG. 5 (C), it shows a portion of a scan line driver circuit 1406. 走査線駆動回路1406は、シフトレジスタ415と、シフトレジスタ415から出力される信号を反転させるインバータ416、417と、パルス幅制御信号によって、インバータ416から出力される反転した信号のパルス幅を制御し、走査線G1〜Gyに供給するNOR418とを有している。 Scan line driver circuit 1406 includes a shift register 415, an inverter 416, 417 for inverting the signal outputted from the shift register 415, the pulse width control signal to control the pulse width of the inverted signal output from the inverter 416 , and a NOR418 supplied to the scan lines G1 to Gy. インバータ417から出力された信号は、電源線V1〜Vyに供給される。 The signal output from the inverter 417 is supplied to the power supply line V1~Vy.

上記構成により、1つの走査線駆動回路406で、走査線G1〜Gyと電源線V1〜Vyの電位を制御することができる。 With the above structure, it is possible in one scan line driver circuit 406, controls the potential of the scan line G1~Gy and the power supply line V1~Vy.

本実施例では、本発明の駆動方法を用いることができる、発光装置の画素の構成について説明する。 In this embodiment, it is possible to use a driving method of the present invention, description will be given of a configuration of a pixel of a light emitting device.

図6(A)に示す画素は、発光素子601と、スイッチング用TFT602と、駆動用TFT603と、発光素子601の発光を強制的に終了させるための消去用TFT604と、容量素子605とを有している。 Pixel shown in FIG. 6 (A), the light emitting element 601, a switching TFT 602, includes a driving TFT 603, an erasing TFT604 for light emission of the light-emitting element 601 forcibly terminates, and a capacitive element 605 ing. スイッチング用TFT602のゲートは第1の走査線Gaj(j=1〜y)に、ソースとドレインは一方が信号線Si(i=1〜x)に、他方が駆動用TFT603のゲートに接続されている。 The gate of the switching TFT602 the first scan line Gaj (j = 1~y), on one source and the drain signal line Si (i = 1~x), the other is connected to the gate of the driving TFT603 there. 駆動用TFT603のソースとドレインは、一方が電源線Vj(j=1〜y)に、他方が発光素子601の陽極に接続されている。 Source and drain of the driving TFT603 is one of the power supply line Vj (j = 1~y), the other is connected to an anode of the light emitting element 601. 消去用TFT604のゲートは第2の走査線Gbj(j=1〜y)に接続されており、ソースとドレインは、一方が駆動用TFT603のゲートに、他方が発光素子601の陽極に接続されている。 The gate of the erasing TFT604 is connected to the second scan line Gbj (j = 1~y), source and drain, to one gate of the driving TFT 603, the other is connected to the anode of the light emitting element 601 there. 容量素子605が有する2つの電極は、一方は発光素子601の陽極に、他方は駆動用TFT603のゲートに接続されている。 Two electrodes of the capacitor 605, one to the anode of the light emitting element 601 and the other is connected to the gate of the driving TFT 603.

書き込み期間Taにおいて消去用TFT604はオフにしておく。 Erasing TFT604 will be turned off in the writing period Ta. そして直列に接続されている駆動用TFT603と発光素子601に順方向バイアスの電圧が印加されている状態で、消去用TFT604をオンにすることで、駆動用TFT603のゲート電圧Vgsを0にすることができる。 Then the light emitting element 601 and the driving TFT603 which are connected in series in a state where a forward bias voltage is applied, by turning on the erasing TFT 604, to the gate voltage Vgs of the driving TFT603 0 can. よって、駆動用TFT603をオフし、発光素子601の発光を強制的に終了させ、表示期間を終わらせることができる。 Therefore, turning off the driving TFT 603, forcibly terminate the light emission of the light emitting element 601, it is possible to end the display period.

図6(B)に示す画素は、発光素子611と、スイッチング用TFT612と、駆動用TFT613と、発光素子611の発光を強制的に終了させるための消去用TFT614と、容量素子615とを有している。 Pixel shown in FIG. 6 (B), the light emitting element 611, a switching TFT 612, includes a driving TFT 613, an erasing TFT614 for light emission of the light-emitting element 611 forcibly terminates, and a capacitive element 615 ing. スイッチング用TFT612のゲートは第1の走査線Gaj(j=1〜y)に、ソースとドレインは一方が信号線Si(i=1〜x)に、他方が駆動用TFT613のゲートに接続されている。 The gate of the switching TFT612 the first scan line Gaj (j = 1~y), on one source and the drain signal line Si (i = 1~x), the other is connected to the gate of the driving TFT613 there. 駆動用TFT613と消去用TFTは電源線Vj(j=1〜y)と発光素子611との間に直列に接続されている。 Erasing TFT and the driving TFT613 is connected in series between the power supply line Vj (j = 1~y) and the light emitting element 611. 具体的には、駆動用TFT613のソースとドレインのいずれか一方が発光素子611の陽極に、消去用TFT614のソースとドレインのいずれか一方が電源線Vjに接続されている。 Specifically, one of the source and drain of the driving TFT613 is the anode of the light emitting element 611, one of the source and drain of the erasing TFT614 is connected to the power supply line Vj. 消去用TFT614のゲートは第2の走査線Gbj(j=1〜y)に接続されている。 The gate of the erasing TFT614 is connected to the second scan line Gbj (j = 1~y). 容量素子615が有する2つの電極は、一方は発光素子611の陽極に、他方は駆動用TFT613のゲートに接続されている。 Two electrodes of the capacitor 615, one to the anode of the light emitting element 611 and the other is connected to the gate of the driving TFT 613.

なお図6(B)では、駆動用TFT613と電源線Vjとの間に消去用TFT614が設けられている構成を示しているが、本発明は消去用TFT614を設ける位置はこれに限定されない。 Note that in FIG. 6 (B), the but erasing the TFT 614 between the drive TFT613 and the power supply line Vj indicates a configuration is provided, the present invention is not limited to this position where the erasing the TFT 614. 例えば、消去用TFT614を発光素子611と駆動用TFT613の間に設けるようにしても良い。 For example, it may be provided between the drive for TFT613 the light emitting element 611 for erasing the TFT 614. この場合具体的には、駆動用TFT613のソースとドレインのいずれか一方が電源線Vjに、消去用TFT614のソースとドレインのいずれか一方が発光素子611の陽極に接続される。 In this case, specifically, one of the source and drain of the driving TFT613 to the power supply line Vj, one of the source and drain of the erasing TFT614 is connected to the anode of the light emitting element 611. そして容量素子615が有する2つの電極は、一方は、駆動用TFT613のソースとドレインのうち、電源線Vjに接続されている方とは異なる一方に、他方は駆動用TFT613のゲートに接続される。 The two electrodes of the capacitor 615, one, of the source and drain of the driving TFT 613, a different one from the person that is connected to the power supply line Vj, the other is connected to the gate of the driving TFT 613 .

逆バイアス期間Trと表示期間Tdにおいて、消去用TFT614はオンにしておく。 In the display period Td and the reverse bias period Tr, an erasing TFT614 is left on. そして、直列に接続されている駆動用TFT613と、消去用TFT614と、発光素子611に順方向バイアスの電圧が印加されている状態で、消去用TFT614をオフにすることで、発光素子611の発光を強制的に終了させ、表示期間を終わらせることができる。 Then, a driving TFT613 which are connected in series, and erasing the TFT 614, in a state where the forward bias voltage to the light emitting element 611 is applied, by turning off the erasing the TFT 614, the light emission of the light emitting element 611 the forcibly end, it is possible to end the display period.

デジタルのビデオ信号を用い、図6(A)、図6(B)に示した画素で時間階調により階調を表示する場合の、書き込み期間Taと、逆バイアス期間Trと、表示期間Tdと、発光素子の発光を強制的に終了させることで出現する消去期間Teのタイミングを、図7(C)に示す。 Using a digital video signal, when displaying gradation by the time gradation pixel shown in FIG. 6 (A), FIG. 6 (B), the the write period Ta, and a reverse bias period Tr, an a display period Td , the timing of the erasing period Te appearing by causing light emission of the light-emitting element forcibly terminated, shown in FIG. 7 (C). 図7(C)に示すように、消去期間Teを設けることで、全ての行において書き込み期間Taが終了する前に、最初に書き込み期間が終了した行から順に表示期間Trを強制的に終了させることができる。 As shown in FIG. 7 (C), by providing an erasing period Te, before the writing period Ta in all rows ends, the first ends from the line is completed writing period display period Tr forced in order be able to. よって、書き込み期間を短くしなくとも階調数を高くすることができ、駆動回路の動作周波数を抑えることができる。 Therefore, instead of shortening the writing period can be increased the number of gradations, it is possible to suppress the operation frequency of the drive circuit.

なお図6(A)に示す画素の場合、消去期間Teにおいて、消去用TFT604をずっと連続してオンにしておいても良いし、消去期間Teの最初にオンにした後、残りの期間はオフにしておいても良い。 In the case of the pixel shown in FIG. 6 (A), in the erase period Te, may be in the on position by always continuously erasing TFT 604, after the first turn on the erasing period Te, the remaining period off it may have been to. 一方、図6(B)に示す画素の場合、消去期間Teにおいて、消去用TFT604はずっと連続してオンにしておく。 On the other hand, the case of the pixel shown in FIG. 6 (B), in the erase period Te, the erasing TFT604 is left on long continuously.

図6(C)に、図2に示した画素において、発光素子の陽極と電源線との間に、ダイオード接続されたTFTを設けた画素の構成を示す。 In FIG. 6 (C), in the pixel shown in FIG. 2, between the anode and the power source line of the light emitting device, showing the structure of a pixel in which a diode-connected TFT. 図6(C)に示す画素は、発光素子621と、スイッチング用TFT622と、駆動用TFT623と、容量素子624と、整流用TFT625とを有している。 Pixel shown in FIG. 6 (C), the light emitting element 621, a switching TFT TFT622, the driving 623, and has a capacitor 624, a rectifying TFT 625. スイッチング用TFT622のゲートは走査線Gj(j=1〜y)に、ソースとドレインは一方が信号線Si(i=1〜x)に、他方が駆動用TFT623のゲートに接続されている。 Gate of the switching TFT622 to the scanning lines Gj (j = 1~y), on one source and the drain signal line Si (i = 1~x), the other is connected to the gate of the driving 623. 駆動用TFT623のソースとドレインは、一方が電源線Vi(i=1〜x)に、他方が発光素子621の陽極に接続されている。 Source and drain of the driving TFT623 is the one of the power supply line Vi (i = 1~x), the other is connected to an anode of the light emitting element 621. 整流用TFT625は、ゲートが発光素子621の陽極に接続されており、ソースとドレインが、一方は電源線Viに、他方が発光素子621の陽極に接続されている。 Rectifying TFT625 has its gate connected to the anode of the light emitting element 621, the source and drain, one to the power supply line Vi, and the other is connected to the anode of the light emitting element 621.

逆バイアス期間では、整流用TFT625はソースが電源線Viに接続され、ゲートとドレインが互いに接続されている。 In the reverse bias period, rectification TFT625 has a source connected to the power source line Vi, the gate and drain are connected to each other. よって整流用TFT625はオンとなり、順方向バイアスの電流が流れるので、発光素子621の陽極の電位が、電源線Viの電位により近くなる。 Therefore rectification TFT625 is turned on, the current flows in the forward bias, the potential of the anode of the light emitting element 621 becomes closer to the potential of the power supply line Vi. また表示期間では、整流用TFT625はドレインが電源線Viに接続され、ゲートとソースが互いに接続されている。 In the display period, rectification TFT625 has a drain connected to the power supply line Vi, a gate and a source are connected to each other. よって表示期間では整流用TFT625に逆方向バイアスの電圧がかかることになるので、整流用TFT625はオフとなる。 Therefore it means that a reverse bias voltage in rectifier TFT625 is applied in the display period, rectification TFT625 is turned off. 上記構成により、図6(C)に示した画素では、アナログのビデオ信号を用いて低い階調を表示する際に、駆動用TFT623のドレイン電流が低くても、発光素子621の陽極の電位を電源線Viの電位により早く近づけることができる。 With the above configuration, in the pixel shown in FIG. 6 (C), the when displaying low gray using analog video signals, even if the drain current of the driving TFT623 is low, the anode potential of the light emitting element 621 it is possible to close early due to the potential of the power supply line Vi.

図6(D)に、図6(A)に示した画素において、発光素子の陽極と電源線との間に、ダイオード接続されたTFTを設けた画素の構成を示す。 In FIG. 6 (D), in the pixel shown in FIG. 6 (A), between an anode and a power supply line of the light emitting device, showing the structure of a pixel in which a diode-connected TFT. 図6(D)に示す画素は、発光素子631と、スイッチング用TFT632と、駆動用TFT633と、容量素子634と、消去用TFT635と、整流用TFT636とを有している。 Pixel shown in FIG. 6 (D), a light emitting element 631, a switching TFT TFT632, the driving TFT633, a capacitor 634, and a erasing TFT635, the rectifying TFT636. スイッチング用TFT632のゲートは第1の走査線Gaj(j=1〜y)に、ソースとドレインは一方が信号線Si(i=1〜x)に、他方が駆動用TFT633のゲートに接続されている。 The gate of the switching TFT632 the first scan line Gaj (j = 1~y), on one source and the drain signal line Si (i = 1~x), the other is connected to the gate of the driving TFT633 there. 駆動用TFT633のソースとドレインは、一方は電源線Vj(j=1〜y)に、他方は発光素子631の陽極に接続されている。 Source and drain of the driving TFT633, one to the power supply line Vj (j = 1~y), the other is connected to the anode of the light emitting element 631. 消去用TFT635は、ゲートが第2の走査線Gbj(j=1〜y)に接続されており、ソースとドレインは、一方が駆動用TFT633のゲートに、他方が発光素子631の陽極に接続されている。 Erasing TFT635 has its gate connected to the second scan line Gbj (j = 1~y), source and drain, to one gate of the driving TFT633, the other is connected to the anode of the light emitting element 631 ing. 整流用TFT636は、ゲートが発光素子631の陽極に接続されており、ソースとドレインが、一方は電源線Vjに、他方が発光素子631の陽極に接続されている。 Rectifying TFT636 has its gate connected to the anode of the light emitting element 631, the source and drain, one to the power supply line Vj, the other is connected to an anode of the light emitting element 631.

図6(E)に、図6(B)に示した画素において、発光素子の陽極と電源線との間に、ダイオード接続されたTFTを設けた画素の構成を示す。 In Fig. 6 (E), in the pixel shown in FIG. 6 (B), between an anode and a power supply line of the light emitting device, showing the structure of a pixel in which a diode-connected TFT. 図6(E)に示す画素は、発光素子641と、スイッチング用TFT642と、駆動用TFT643と、容量素子644と、消去用TFT645と、整流用TFT646とを有している。 Pixels shown in FIG. 6 (E) includes a light emitting element 641, a switching TFT TFT642, the driving TFT643, a capacitor 644, and a erasing TFT645, the rectifying TFT646. スイッチング用TFT642のゲートは走査線Gaj(j=1〜y)に、ソースとドレインは一方が信号線Si(i=1〜x)に、他方が駆動用TFT643のゲートに接続されている。 Gate of the switching TFT642 to the scanning line Gaj (j = 1~y), on one source and the drain signal line Si (i = 1~x), the other is connected to the gate of the driving TFT643. 駆動用TFT643と消去用TFT645は直列に接続されており、消去用TFT645のソースとドレインのいずれか一方が電源線Vjに、駆動用TFT643のソースとドレインのいずれか一方が発光素子641の陽極に接続されている。 Erasing TFT645 the driving TFT643 are connected in series, in either the power supply line Vj source and drain of the erasing TFT645, one of the source and drain of the driving TFT643 is the anode of the light emitting element 641 It is connected. 整流用TFT646は、ゲートが発光素子641の陽極に接続されており、ソースとドレインが、一方は電源線Vjに、他方が発光素子641の陽極に接続されている。 Rectifying TFT646 has its gate connected to the anode of the light emitting element 641, the source and drain, one to the power supply line Vj, the other is connected to an anode of the light emitting element 641.

なお図6(E)では、駆動用TFT643と電源線Vjとの間に消去用TFT645が設けられている構成を示しているが、本発明は消去用TFT645を設ける位置はこれに限定されない。 Note that in FIG. 6 (E), the but erasing TFT645 between the drive TFT643 and the power supply line Vj indicates a configuration is provided, the present invention is not limited to this position where the erasing TFT645. 例えば、消去用TFT645を発光素子641と駆動用TFT643の間に設けるようにしても良い。 For example, it may be provided between the drive for TFT643 the light emitting element 641 for erasing TFT645. この場合具体的には、駆動用TFT643のソースとドレインのいずれか一方が電源線Vjに、消去用TFT645のソースとドレインのいずれか一方が発光素子641の陽極に接続される。 In this case, specifically, one of the source and drain of the driving TFT643 to the power supply line Vj, one of the source and drain of the erasing TFT645 is connected to the anode of the light emitting element 641. そして容量素子644が有する2つの電極は、一方は、駆動用TFT643のソースとドレインのうち、電源線Vjに接続されている方とは異なる一方に、他方は駆動用TFT643のゲートに接続される。 The two electrodes of the capacitor 644, one, of the source and drain of the driving TFT643, to a different one than the person who is connected to the power supply line Vj, the other is connected to the gate of the driving TFT643 .

本発明の発光装置が有する画素の構成は、本実施例で示した構成に限定されない。 Configuration of a pixel included in a light emitting device of the present invention is not limited to the structure described in this embodiment.

本発明の発光装置では、セミアモルファス半導体で形成されたTFT(セミアモルファスTFT)を用いる場合、駆動回路を画素部と同じ基板上に形成することができる。 In the light emitting device of the present invention, when using a TFT formed by a semi-amorphous semiconductor (semi-amorphous TFT), a driving circuit can be formed on the same substrate as the pixel portion. またアモルファス半導体で形成されたTFT(アモルファスTFT)を用いる場合、別の基板に形成された駆動回路を、画素部と同じ基板上に実装しても良い。 In the case of using a TFT formed of an amorphous semiconductor (amorphous TFT), a driving circuit formed on another substrate, may be mounted on the same substrate as the pixel portion.

図8(A)に、信号線駆動回路6013のみを別途形成し、基板6011上に形成された画素部6012と接続している素子基板の形態を示す。 Figure 8 (A), to form only the signal line driver circuit 6013 additionally illustrates an embodiment of a device board connected to the pixel portion 6012 formed over a substrate 6011. 画素部6012及び走査線駆動回路6014は、セミアモルファスTFTを用いて形成する。 Pixel portion 6012 and the scan line driver circuit 6014 are each formed using a semi-amorphous TFT. セミアモルファスTFTよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。 By forming the signal line driver circuit transistor higher mobility than a semi-amorphous TFT can be obtained, the operation of the signal line driver circuit having a high driving frequency than the scanning line driving circuit is required can be stabilized. なお、信号線駆動回路6013は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたTFT、またはSOIを用いたトランジスタであっても良い。 Note that the signal line driver circuit 6013, a transistor using a single crystal semiconductor, or a transistor using a TFT or SOI, a semiconductor polycrystal. 画素部6012と、信号線駆動回路6013と、走査線駆動回路6014とに、それぞれ電源の電位、各種信号等が、FPC6015を介して供給される。 The pixel portion 6012, the signal line driver circuit 6013, and the scan line driver circuit 6014, each supplied with potential of a power source, various signals, and the like are supplied through the FPC 6015.

なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。 Note that the signal line driver circuit and the scan line driver circuit may both be formed over the same substrate as the pixel portion.

また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばFPC上に張り合わせるようにしても良い。 Further, when a driver circuit is separately formed, not necessarily a substrate over which the driver circuit is formed, need not attached to a substrate over which a pixel portion is formed, for example, it may be pasted on the FPC. 図8(B)に、信号線駆動回路6023のみを別途形成し、基板6021上に形成された画素部6022及び走査線駆動回路6024と接続している素子基板の形態を示す。 Figure 8 (B), separately to form only the signal line driver circuit 6023, it shows a mode of an element substrate is connected to the pixel portion 6022 and the scan line driver circuit 6024 which is formed over a substrate 6021. 画素部6022及び走査線駆動回路6024は、セミアモルファスTFTを用いて形成する。 A pixel portion 6022 and the scan line driver circuit 6024 are each formed using a semi-amorphous TFT. 信号線駆動回路6023は、FPC6025を介して画素部6022と接続されている。 A signal line driver circuit 6023 is connected to the pixel portion 6022 via an FPC 6025. 画素部6022と、信号線駆動回路6023と、走査線駆動回路6024とに、それぞれ電源の電位、各種信号等が、FPC6025を介して供給される。 The pixel portion 6022, the signal line driver circuit 6023, and the scan line driver circuit 6024, each supplied with potential of a power source, various signals, and the like are supplied through the FPC 6025.

また、信号線駆動回路の一部または走査線駆動回路の一部のみを、セミアモルファスTFTを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。 Further, only a portion of the part or the scan line driver circuit in the signal line driver circuit may be formed over the same substrate as the pixel portion, for connecting the remainder of the electrically separately formed and then the pixel portion by using a semi-amorphous TFT it may be so. 図8(C)に、信号線駆動回路が有するアナログスイッチ6033aを、画素部6032、走査線駆動回路6034と同じ基板6031上に形成し、信号線駆動回路が有するシフトレジスタ6033bを別途異なる基板に形成して貼り合わせる素子基板の形態を、図8(C)に示す。 In FIG. 8 (C), the analog switch 6033a included in the signal line driver circuit, a pixel portion 6032, formed over a substrate 6031 and a scan line driver circuit 6034, a separate different substrate a shift register 6033b included in the signal line driver circuit the form of the formation to be bonded element substrate shown in FIG. 8 (C). 画素部6032及び走査線駆動回路6034は、セミアモルファスTFTを用いて形成する。 A pixel portion 6032 and the scan line driver circuit 6034 are each formed using a semi-amorphous TFT. 画素部6032と、信号線駆動回路と、走査線駆動回路6034とに、それぞれ電源の電位、各種信号等が、FPC6035を介して供給される。 The pixel portion 6032, the signal line driver circuit, and the scan line driver circuit 6034, each supplied with potential of a power source, various signals, and the like are supplied through the FPC 6035.

図8(A)〜図8(C)に示すように、本発明の発光装置は、駆動回路の一部または全部を、画素部と同じ基板上に、セミアモルファスTFTを用いて形成することができる。 As shown in FIG. 8 (A) ~ FIG 8 (C), the light-emitting device of the present invention, some or all of the driving circuits, on the same substrate as a pixel portion, be formed by a semi-amorphous TFT it can.

また、信号線駆動回路及び走査線駆動回路を全て別途形成し、画素部が形成されている基板に実装しても良い。 Moreover, all of the signal line driver circuit and the scan line driver circuit is separately formed, may be mounted on the substrate on which the pixel portion is formed. 図8(D)に、画素部6042が形成されている基板6041上に、信号線駆動回路が形成されたチップ6043と、走査線駆動回路が形成されたチップ6044とを貼り合わせる素子基板の形態を、図8(D)に示す。 In FIG. 8 (D), on a substrate 6041 as the pixel portion 6042 is formed, the chip 6043 to the signal line driver circuit are formed, the scan line driver circuit form of be bonded element substrate and a chip 6044 which are formed It is shown in FIG. 8 (D). 画素部6042は、セミアモルファスTFTまたはアモルファスTFTを用いて形成する。 Pixel portion 6042 is formed using a semi-amorphous TFT or an amorphous TFT. 画素部6042と、信号線駆動回路が形成されたチップ6043と、走査線駆動回路が形成されたチップ6044とに、それぞれ電源の電位、各種信号等が、FPC6045を介して供給される。 The pixel portion 6042, a chip 6043 to the signal line driver circuit are formed, and the scan line driver chip circuit formed 6044, each supplied with potential of a power source, various signals, and the like are supplied through the FPC6045.

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法などを用いることができる。 Note that a connection method of a separately formed substrate is not particularly limited, and a known COG method, a wire bonding method, or a TAB method, or the like can be used. また接続する位置は、電気的な接続が可能であるならば、図8に示した位置に限定されない。 Further, a connection position, if electrical connection is possible, but is not limited to the position shown in FIG. また、コントローラ、CPU、メモリ等を別途形成し、接続するようにしても良い。 The controller, CPU, separately to form a memory or the like, may be connected.

なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。 Note that a signal line driver circuit used in the present invention is not limited to a mode including only a shift register and an analog switch. シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。 In addition to the shift register and the analog switch, a buffer, a level shifter, or a source follower and the like, it may also have other circuits. また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。 The shift register and the analog switch are not necessarily provided, for example to instead of the shift register may use another circuit capable of selecting a signal line such as a decoder circuit, using latches or the like instead of the analog switch and it may be.

チップの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法などを用いることができる。 Implementation of the chip is not particularly limited, and a known COG method, a wire bonding method, or a TAB method, or the like can be used. またチップを実装する位置は、電気的な接続が可能であるならば、図8に示した位置に限定されない。 The position for mounting the chip, if electrical connection is possible, but is not limited to the position shown in FIG. また、図8では信号線駆動回路、走査線駆動回路をチップで形成した例について示したが、コントローラ、CPU、メモリ等をチップで形成し、実装するようにしても良い。 Further, the signal line driver circuit in FIG. 8, although the scan line driver circuit shown for example in which a chip, the controller, CPU, memory or the like is formed in the chip, may be mounted. また、走査線駆動回路全体をチップで形成するのではなく、走査線駆動回路を構成している回路の一部だけを、チップで形成するようにしても良い。 Moreover, the entire scan line driver circuit is not formed in the chip, only a portion of a circuit constituting the scanning line driver circuit may be formed in the chip.

駆動回路などの集積回路を別途チップで形成して実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。 An integrated circuit such as a driving circuit that is separately mounted to form a chip, all circuits in comparison with the case of forming the same substrate as a pixel portion, it is possible to increase the yield, also according to the characteristics of each circuit and the optimization of the process can be easily performed.

次に、本発明の発光装置に用いられるセミアモルファス半導体を用いたTFTの構成について説明する。 Next, description will be given of a configuration of a TFT using a semi-amorphous semiconductor used in the light-emitting device of the present invention. 図9(A)に、駆動回路に用いられるTFTの断面図と、画素部に用いられるTFTの断面図を示す。 In FIG. 9 (A), shows a cross-sectional view of a TFT used in a driver circuit, a cross-sectional view of a TFT used in a pixel portion. 501は駆動回路に用いられるTFTの断面図に相当し、502は画素部に用いられるTFT断面図に相当し、503は該TFT502によって電流が供給される発光素子の断面図に相当する。 501 corresponds to a cross-sectional view of a TFT used in the driver circuit, 502 is equivalent to the TFT sectional view used in a pixel portion, 503 is a cross-sectional view of a light emitting device current is supplied by the TFT 502. TFT501、502は逆スタガ型(ボトムゲート型)である。 TFT501,502 is an inverted staggered (bottom gate type).

駆動回路のTFT501は、基板500上に形成されたゲート電極510と、ゲート電極510を覆っているゲート絶縁膜511と、ゲート絶縁膜511を間に挟んでゲート電極510と重なっている、セミアモルファス半導体膜で形成された第1の半導体膜512とを有している。 TFT501 driving circuit includes a gate electrode 510 formed on the substrate 500, a gate insulating film 511 covering the gate electrode 510 overlaps the gate electrode 510 with the gate insulating film 511, a semi-amorphous and a first semiconductor film 512 formed in the semiconductor film. さらにTFT501は、ソース領域またはドレイン領域として機能する一対の第2の半導体膜513と、第1の半導体膜512と第2の半導体膜513の間に設けられた第3の半導体膜514とを有している。 Further TFT501 is closed and the second semiconductor film 513 of the pair functioning as a source region or a drain region, a first semiconductor film 512 and the third semiconductor film 514 provided between the second semiconductor film 513 are doing.

図9(A)では、ゲート絶縁膜511が2層の絶縁膜で形成されているが、本発明はこの構成に限定されない。 In FIG. 9 (A), the gate insulating film 511 is formed of an insulating film of two layers, the present invention is not limited to this structure. ゲート絶縁膜511が単層または3層以上の絶縁膜で形成されていても良い。 The gate insulating film 511 may be formed of a single layer or three or more layers of insulating films.

また第2の半導体膜513は、アモルファス半導体膜またはセミアモルファス半導体膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。 The second semiconductor film 513 is formed of amorphous semiconductor film or a semi-amorphous semiconductor film, an impurity imparting one conductivity type to the semiconductor film is added. そして一対の第2の半導体膜513は、第1の半導体膜512のチャネルが形成される領域を間に挟んで、向かい合っている。 The pair of second semiconductor films 513, in between the region where a channel of the first semiconductor film 512 is formed is opposed.

また第3の半導体膜514は、アモルファス半導体膜またはセミアモルファス半導体膜で形成されており、第2の半導体膜513と同じ導電型を有し、なおかつ第2の半導体膜513よりも導電性が低くなるような特性を有している。 The third semiconductor film 514 is formed of amorphous semiconductor film or a semi-amorphous semiconductor film, has the same conductivity type as the second semiconductor film 513, yet conductivity lower than the second semiconductor film 513 It has become such characteristics. 第3の半導体膜514はLDD領域として機能するので、ドレイン領域として機能する第2の半導体膜513の端部に集中する電界を緩和し、ホットキャリア効果を防ぐことができる。 Since the third semiconductor film 514 functions as an LDD region, and relax the electric field concentrated on the end portion of the second semiconductor film 513 which functions as a drain region, it is possible to prevent the hot carrier effect. 第3の半導体膜514は必ずしも設ける必要はないが、設けることでTFTの耐圧性を高め、信頼性を向上させることができる。 The third semiconductor film 514 is not necessarily provided, but it enhances the pressure resistance of the TFT is provided, it is possible to improve the reliability. なお、TFT501がn型である場合、第3の半導体膜514を形成する際に特にn型を付与する不純物を添加せずとも、n型の導電型が得られる。 In the case TFT501 is n-type, without adding an impurity, especially imparting n-type when forming the third semiconductor film 514, n-type conductivity is obtained. よって、TFT501がn型の場合、必ずしも第3の半導体膜514にn型の不純物を添加する必要はない。 Therefore, if the TFT501 is n-type, it is not always necessary to add an n-type impurity in the third semiconductor film 514. ただし、チャネルが形成される第1の半導体膜には、p型の導電性を付与する不純物を添加し、極力I型に近づくようにその導電型を制御しておく。 However, the first semiconductor film in which a channel is formed by adding an impurity imparting p-type conductivity, keep controlling the conductivity type as much as possible closer to type I.

また、一対の第3の半導体膜514に接するように、配線515が形成されている。 Also, in contact with the pair of third semiconductor film 514, the wiring 515 is formed.

画素部のTFT502は、基板500上に形成されたゲート電極520と、ゲート電極520を覆っているゲート絶縁膜511と、ゲート絶縁膜511を間に挟んでゲート電極520と重なっている、セミアモルファス半導体膜で形成された第1の半導体膜522とを有している。 TFT502 the pixel portion includes a gate electrode 520 formed on the substrate 500, a gate insulating film 511 covering the gate electrode 520 overlaps the gate electrode 520 with the gate insulating film 511, a semi-amorphous and a first semiconductor film 522 formed in the semiconductor film. さらにTFT502は、ソース領域またはドレイン領域として機能する一対の第2の半導体膜523と、第1の半導体膜522と第2の半導体膜523の間に設けられた第3の半導体膜524とを有している。 Further TFT502 is closed and the second semiconductor film 523 of the pair functioning as a source region or a drain region, a first semiconductor film 522 and the third semiconductor film 524 provided between the second semiconductor film 523 are doing.

また第2の半導体膜523は、アモルファス半導体膜またはセミアモルファス半導体膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。 The second semiconductor film 523 is formed of amorphous semiconductor film or a semi-amorphous semiconductor film, an impurity imparting one conductivity type to the semiconductor film is added. そして一対の第2の半導体膜523は、第1の半導体膜522のチャネルが形成される領域を間に挟んで、向かい合っている。 The pair of second semiconductor films 523 interposed therebetween a region where a channel of the first semiconductor film 522 is formed is opposed.

また第3の半導体膜524は、アモルファス半導体膜またはセミアモルファス半導体膜で形成されており、第2の半導体膜523と同じ導電型を有し、なおかつ第2の半導体膜523よりも導電性が低くなるような特性を有している。 The third semiconductor film 524 is formed of amorphous semiconductor film or a semi-amorphous semiconductor film, has the same conductivity type as the second semiconductor film 523, yet conductivity lower than the second semiconductor film 523 It has become such characteristics. 第3の半導体膜524はLDD領域として機能するので、ドレイン領域として機能する第2の半導体膜523の端部に集中する電界を緩和し、ホットキャリア効果を防ぐことができる。 Since the third semiconductor film 524 functions as an LDD region, and relax the electric field concentrated on the end portion of the second semiconductor film 523 which functions as a drain region, it is possible to prevent the hot carrier effect. 第3の半導体膜524は必ずしも設ける必要はないが、設けることでTFTの耐圧性を高め、信頼性を向上させることができる。 The third semiconductor film 524 is not necessarily provided, but it enhances the pressure resistance of the TFT is provided, it is possible to improve the reliability. なお、TFT502がn型である場合、第3の半導体膜524を形成する際に特にn型を付与する不純物を添加せずとも、n型の導電型が得られる。 In the case TFT502 is n-type, without adding an impurity, especially imparting n-type when forming the third semiconductor film 524, n-type conductivity is obtained. よって、TFT502がn型の場合、必ずしも第3の半導体膜524にn型の不純物を添加する必要はない。 Therefore, if the TFT502 is n-type, it is not always necessary to add an n-type impurity in the third semiconductor film 524. ただし、チャネルが形成される第1の半導体膜には、p型の導電性を付与する不純物を添加し、極力I型に近づくようにその導電型を制御しておく。 However, the first semiconductor film in which a channel is formed by adding an impurity imparting p-type conductivity, keep controlling the conductivity type as much as possible closer to type I.

また、一対の第3の半導体膜524に接するように、配線525が形成されている。 Also, in contact with the pair of third semiconductor film 524, the wiring 525 is formed.

また、TFT501、502及び配線515、525を覆うように、絶縁膜からなる第1のパッシベーション膜540、第2のパッシベーション膜541が形成されている。 Moreover, to cover the TFT501,502 and the wiring 515 and 525, the first passivation film 540 made of an insulating film, a second passivation film 541 is formed. TFT501、502を覆うパッシベーション膜は2層に限らず、単層であっても良いし、3層以上であっても良い。 A passivation film covering the TFT501,502 is not limited to two layers, it may be a single layer, or may be three or more layers. 例えば第1のパッシベーション膜540を窒化珪素、第2のパッシベーション膜541を酸化珪素で形成することができる。 For example, the first passivation film 540 of silicon nitride, can be a second passivation film 541 is formed of silicon oxide. 窒化珪素または窒化酸化珪素でパッシベーション膜を形成することで、TFT501、502が水分や酸素などの影響により、劣化するのを防ぐことができる。 Silicon nitride or silicon nitride oxide by forming a passivation film can be prevented by the effect of TFT501,502 is moisture or oxygen, from deteriorating.

そして、配線525の一方は、発光素子503の陽極530に接続されている。 Then, one of the wiring 525 is connected to the anode 530 of the light emitting element 503. また陽極530上に接するように、電界発光層531が、該電界発光層531に接するように陰極532が形成されている。 Also in contact on the anode 530, the electroluminescent layer 531, the cathode 532 so as to be in contact with the electric field light emitting layer 531 is formed.

チャネル形成領域を含んでいる第1の半導体膜512、522を、セミアモルファス半導体で形成することで、アモルファス半導体膜を用いたTFTに比べて高い移動度のTFTを得ることができ、よって駆動回路と画素部を同一の基板に形成することができる。 A first semiconductor film 512 and 522 which includes a channel formation region, by forming a semi-amorphous semiconductor, it is possible to obtain high mobility TFT as compared to a TFT using an amorphous semiconductor film, thus driving circuit and it is possible to form the pixel portion on the same substrate.

次に、本発明の発光装置が有するTFTの、図9(A)とは異なる形態について説明する。 Next, the TFT having the light-emitting device of the present invention will be described different forms from that in FIG 9 (A). 図9(B)に、駆動回路に用いられるTFTの断面図と、画素部に用いられるTFTの断面図を示す。 In FIG. 9 (B), shows a cross-sectional view of a TFT used in a driver circuit, a cross-sectional view of a TFT used in a pixel portion. 301は駆動回路に用いられるTFTの断面図に相当し、302は画素部に用いられるTFTと、該TFT302によって電流が供給される発光素子303の断面図に相当する。 301 corresponds to a cross-sectional view of a TFT used in the driver circuit, 302 is a TFT used in a pixel portion, a cross-sectional view of a light emitting element 303 a current is supplied by the TFT 302.

駆動回路のTFT301と画素部のTFT302は、基板300上に形成されたゲート電極310、320と、ゲート電極310、320を覆っているゲート絶縁膜311と、ゲート絶縁膜311を間に挟んでゲート電極310、320と重なっている、セミアモルファス半導体膜で形成された第1の半導体膜312、322とをそれぞれ有している。 TFT302 of TFT301 the pixel portion of the driving circuit includes a gate electrode 310 and 320 formed on the substrate 300, a gate insulating film 311 covering the gate electrode 310 and 320, with the gate insulating film 311 gate It overlaps with the electrode 310, 320, and a first semiconductor film 312, 322 formed in the semi-amorphous semiconductor film, respectively. そして、第1の半導体膜312、322のチャネル形成領域を覆うように、絶縁膜で形成されたチャネル保護膜330、331が形成されている。 Then, so as to cover the channel formation region of the first semiconductor film 312 and 322, the channel protective film 330, 331 formed of an insulating film is formed. チャネル保護膜330、331は、TFT301、302の作製工程において、第1の半導体膜312、322のチャネル形成領域がエッチングされてしまうのを防ぐために設ける。 Channel protective film 330 and 331, in a manufacturing process of TFT301,302, the channel formation region of the first semiconductor film 312, 322 is provided in order to prevent from being etched. さらにTFT301、302は、ソース領域またはドレイン領域として機能する一対の第2の半導体膜313、323と、第1の半導体膜312、322と第2の半導体膜313、323の間に設けられた第3の半導体膜314、324とをそれぞれ有している。 Further TFT301,302 is first provided between the pair of second semiconductor films 313 and 323 functioning as a source region and a drain region, a first semiconductor film 312 and 322 the second semiconductor film 313, 323 3 of the semiconductor film 314 and 324 and a each have.

図9(B)では、ゲート絶縁膜311が2層の絶縁膜で形成されているが、本発明はこの構成に限定されない。 In FIG. 9 (B), the the gate insulating film 311 is formed of an insulating film of two layers, the present invention is not limited to this structure. ゲート絶縁膜311が単層または3層以上の絶縁膜で形成されていても良い。 The gate insulating film 311 may be formed of a single layer or three or more layers of insulating films.

また第2の半導体膜313、323は、アモルファス半導体膜またはセミアモルファス半導体膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。 The second semiconductor film 313, 323 is formed of amorphous semiconductor film or a semi-amorphous semiconductor film, an impurity imparting one conductivity type to the semiconductor film is added. そして一対の第2の半導体膜313、323は、第1の半導体膜312のチャネルが形成される領域を間に挟んで、向かい合っている。 The second semiconductor film 313, 323 of the pair is in between the region where a channel of the first semiconductor film 312 is formed is opposed.

また第3の半導体膜314、324は、アモルファス半導体膜またはセミアモルファス半導体膜で形成されており、第2の半導体膜313、323と同じ導電型を有し、なおかつ第2の半導体膜313、323よりも導電性が低くなるような特性を有している。 The third semiconductor film 314 and 324 is formed of amorphous semiconductor film or a semi-amorphous semiconductor film, has the same conductivity type as the second semiconductor film 313 and 323, yet the second semiconductor film 313, 323 conductivity has a characteristic that is lower than. 第3の半導体膜314、324はLDD領域として機能するので、ドレイン領域として機能する第2の半導体膜313、323の端部に集中する電界を緩和し、ホットキャリア効果を防ぐことができる。 Since the third semiconductor film 314 and 324 function as LDD regions, and relax the electric field concentrated on the end portion of the second semiconductor film 313 and 323 functions as a drain region, it is possible to prevent the hot carrier effect. 第3の半導体膜314、324は必ずしも設ける必要はないが、設けることでTFTの耐圧性を高め、信頼性を向上させることができる。 The third semiconductor film 314 and 324 is not necessarily provided, but it enhances the pressure resistance of the TFT is provided, it is possible to improve the reliability. なお、TFT301、302がn型である場合、第3の半導体膜314、324を形成する際に特にn型を付与する不純物を添加せずとも、n型の導電型が得られる。 In the case TFT301,302 is n-type, without adding an impurity, especially imparting n-type when forming the third semiconductor film 314, 324, n-type conductivity is obtained. よって、TFT301、302がn型の場合、必ずしも第3の半導体膜314、324にn型の不純物を添加する必要はない。 Therefore, if TFT301,302 is n-type, it is not always necessary to add an n-type impurity in the third semiconductor film 314 and 324. ただし、チャネルが形成される第1の半導体膜には、p型の導電性を付与する不純物を添加し、極力I型に近づくようにその導電型を制御しておく。 However, the first semiconductor film in which a channel is formed by adding an impurity imparting p-type conductivity, keep controlling the conductivity type as much as possible closer to type I.

また、一対の第3の半導体膜314、324に接するように、配線315、325が形成されている。 Also, in contact with the pair of third semiconductor film 314 and 324, wirings 315 and 325 are formed.

また、TFT301、302及び配線315、325を覆うように、絶縁膜からなる第1のパッシベーション膜340、第2のパッシベーション膜341が形成されている。 Moreover, to cover the TFT301,302 and the wiring 315 and 325, the first passivation film 340 made of an insulating film, a second passivation film 341 is formed. TFT301、302を覆うパッシベーション膜は2層に限らず、単層であっても良いし、3層以上であっても良い。 A passivation film covering the TFT301,302 is not limited to two layers, it may be a single layer, or may be three or more layers. 例えば第1のパッシベーション膜340を窒化珪素、第2のパッシベーション膜341を酸化珪素で形成することができる。 For example, the first passivation film 340 of silicon nitride, can be a second passivation film 341 is formed of silicon oxide. 窒化珪素または窒化酸化珪素でパッシベーション膜を形成することで、TFT301、302が水分や酸素などの影響により、劣化するのを防ぐことができる。 Silicon nitride or silicon nitride oxide by forming a passivation film can be prevented by the effect of TFT301,302 is moisture or oxygen, from deteriorating.

そして、配線325の一方は、発光素子303の陽極350に接続されている。 Then, one of the wiring 325 is connected to the anode 350 of the light emitting element 303. また陽極350上に接するように、電界発光層351が、該電界発光層351に接するように陰極332が形成されている。 Also in contact on the anode 350, the electroluminescent layer 351, the cathode 332 so as to be in contact with the electric field light emitting layer 351 is formed.

チャネル形成領域を含んでいる第1の半導体膜312、322を、セミアモルファス半導体で形成することで、アモルファス半導体膜を用いたTFTに比べて高い移動度のTFTを得ることができ、よって駆動回路と画素部を同一の基板に形成することができる。 A first semiconductor film 312 and 322 includes a channel forming region, by forming a semi-amorphous semiconductor, it is possible to obtain high mobility TFT as compared to a TFT using an amorphous semiconductor film, thus driving circuit and it is possible to form the pixel portion on the same substrate.

なお本実施例では、セミアモルファス半導体を用いたTFTで発光装置の駆動回路と画素部を同じ基板上に形成した例について説明したが、本発明はこの構成に限定されない。 In the present embodiment, an example has been described in which a driver circuit and a pixel portion are formed on the same substrate of the light emitting device in a TFT using a semi-amorphous semiconductor, the present invention is not limited to this structure. セミアモルファス半導体を用いたTFTで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を貼り付けても良い。 Forming a pixel portion of a TFT using a semi-amorphous semiconductor may be attached to the driver circuit which is separately formed on a substrate pixel portion is formed. またチャネルが形成される第1の半導体膜をアモルファス半導体で形成することができる。 Also it is possible to form the first semiconductor film in which a channel is formed in an amorphous semiconductor. ただしこの場合、アモルファス半導体を用いたTFTで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を貼り付けるようにする。 However, in this case, a TFT using an amorphous semiconductor to form a pixel unit, so as to paste a driver circuit which is separately formed on a substrate pixel portion is formed.

次に、本発明の発光装置が有する画素の構成について説明する。 Next, the configuration of a pixel included in a light emitting device of the present invention has. 図10(A)に、画素の回路図の一形態を、図10(B)に図10(A)に対応する画素の断面構造の一形態を示す。 Figure 10 (A), illustrating one embodiment of a circuit diagram of a pixel, one embodiment of a sectional structure of the pixel corresponding to FIG. 10 (A) in FIG. 10 (B).

図10(A)、図10(B)において、221は画素へのビデオ信号の入力を制御するためのスイッチング用TFTに相当し、222は発光素子223への電流の供給を制御するための駆動用TFTに相当する。 FIG. 10 (A), the in FIG. 10 (B), 221 corresponds to the switching TFT for controlling input of a video signal to the pixel, 222 drive for controlling the current supply to the light emitting element 223 corresponding to the use TFT. 具体的には、スイッチング用TFT221を介して画素に入力されたビデオ信号の電位に従って、駆動用TFT222のドレイン電流が制御され、該ドレイン電流が発光素子223に供給される。 Specifically, according to the potential of the video signal inputted to the pixel through the switching TFT 221, the drain current of the driving TFT222 is controlled, the drain current is supplied to the light emitting element 223. なお224は、スイッチング用TFT221がオフのときに駆動用TFTのゲート電圧を保持するための容量素子に相当し、必ずしも設ける必要はない。 Note 224 includes a switching TFT221 corresponds to the capacitor for holding the gate voltage of the driving TFT in the off, is not necessarily provided.

具体的には、スイッチング用TFT221は、ゲート電極が走査線Gj(j=1〜y)に接続されており、ソース領域とドレイン領域が、一方は信号線Si(i=1〜x)に他方は駆動用TFT222のゲートに接続されている。 Specifically, the switching TFT221 has a gate electrode connected to a scan line Gj (j = 1~y), the source and drain regions, one the other to the signal line Si (i = 1~x) It is connected to the gate of the driving TFT 222. また駆動用TFT222のソース領域とドレイン領域は、一方が電源線Vi(i=1〜x)に、他方が発光素子223の陽極225に接続されている。 The source region and the drain region of the driving TFT222 is the one of the power supply line Vi (i = 1~x), the other is connected to the anode 225 of the light emitting element 223. 容量素子224が有する2つの電極は、一方が駆動用TFT222のゲート電極に、他方が発光素子223の陽極225に接続されている。 Two electrodes of the capacitor 224, the one of the gate electrode of the driving TFT 222, the other is connected to the anode 225 of the light emitting element 223.

なお図10(A)、図10(B)では、スイッチング用TFT221が、直列に接続され、なおかつゲート電極が接続された複数のTFTが、第1の半導体膜を共有しているような構成を有する、マルチゲート構造となっている。 Note that in FIG. 10 (A), the FIG. 10 (B), the switching TFT TFT221 is connected in series, yet more of the TFT gate electrode is connected is configured as share a first semiconductor film It has, and has a multi-gate structure. マルチゲート構造とすることで、スイッチング用TFT221のオフ電流を低減させることができる。 With multi-gate structure, it is possible to reduce the off current of the switching TFT 221. 具体的に図10(A)、図10(B)ではスイッチング用TFT221が2つのTFTが直列に接続されたような構成を有しているが、3つ以上のTFTが直列に接続され、なおかつゲート電極が接続されたようなマルチゲート構造であっても良い。 Specifically, FIG. 10 (A), the although FIG 10 (B) In switching TFT221 is two TFT has a structure as connected in series, three or more TFT are connected in series, yet gate electrode may be a multi-gate structure such as are connected. また、スイッチング用TFTは必ずしもマルチゲート構造である必要はなく、ゲート電極とチャネル形成領域が単数である通常のシングルゲート構造のTFTであっても良い。 Further, the switching TFT is not necessarily a multi-gate structure, the gate electrode and the channel formation region may be a TFT of a conventional single-gate structure is singular.

次に、本発明の発光装置の、具体的な作製方法について説明する。 Next, the light-emitting device of the present invention, a specific manufacturing method will be described.

基板710はガラスや石英などの他に、プラスチック材料を用いることができる。 Substrate 710 to another, such as glass or quartz, or plastic material. また、ステンレスやアルミニウムなどの金属材料の上に絶縁膜を形成したものを用いても良い。 It may also be used, which has an insulating film on the metal material such as stainless steel or aluminum. この基板710上にゲート電極及びゲート配線(走査線)を形成するための導電膜を形成する。 This on the substrate 710 the gate electrode and the gate wiring to form a conductive film for forming a (scanning lines). 導電膜にはクロム、モリブデン、チタン、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いる。 The conductive film used chromium, molybdenum, titanium, tantalum, tungsten, a metal material or an alloy material such as aluminum. この導電膜はスパッタリング法や真空蒸着法で形成することができる。 The conductive film can be formed by sputtering or vacuum evaporation.

導電膜をエッチング加工してゲート電極712、713を形成する。 The conductive film is etched to form the gate electrode 712 and 713. ゲート電極712、713上には第1の半導体膜や配線層を形成するので、その端部がテーパー状になるように加工することが望ましい。 Since on the gate electrode 712 forms a first semiconductor film and a wiring layer, it is desirable that the end portion is processed to have tapered. また導電膜を、アルミニウムを主成分とする材料で形成する場合には、エッチング加工後に陽極酸化処理などをして表面を絶縁化しておくと良い。 The conductive film, in the case of forming a material containing aluminum as its main component, the surface is the anodic oxidation treatment after etching may keep insulated. また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。 Further, it is possible but not shown are formed at the same time wiring connected to the gate electrode in this process.

第1絶縁膜714と第2絶縁膜715は、ゲート電極712、713の上層に形成することでゲート絶縁膜として機能させることができる。 A first insulating film 714 second insulating film 715 can function as a gate insulating film by forming the upper layer of the gate electrode 712 and 713. この場合、第1絶縁膜714として酸化珪素膜、第2絶縁膜715として窒化珪素膜を形成することが好ましい。 In this case, a silicon oxide film as the first insulating film 714, it is preferable to form a silicon nitride film as the second insulating film 715. これらの絶縁膜はグロー放電分解法やスパッタリング法で形成することができる。 These insulating films can be formed by glow discharge decomposition method or a sputtering method. 特に、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。 In particular, in order to form a dense insulating film with little gate leak current at a low deposition temperature, a rare gas element such as argon is preferably included in a reactive gas, it is formed may be mixed into the insulating film.

そして、このような第1、第2絶縁膜714、715上に、第1の半導体膜716を形成する。 Then, such a first, on the second insulating film 714 and 715, a first semiconductor film 716. 第1の半導体膜716は、セミアモルファス半導体(SAS)で形成する。 The first semiconductor film 716 is formed of a semi-amorphous semiconductor (SAS).

このSASは珪化物気体をグロー放電分解することにより得ることができる。 The SAS can be obtained by glow discharge decomposition of a silicide gas. 代表的な珪化物気体としては、SiH 4であり、その他にもSi 26 、SiH 2 Cl 2 、SiHCl 3 、SiCl 4 、SiF 4などを用いることができる。 As a typical silicide gas, an SiH 4, or the like can be used Si 2 H 6, SiH 2 Cl 2, SiHCl 3, SiCl 4, SiF 4 to other. この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。 Hydrogen silicide gas, hydrogen and helium, argon, krypton, may be a SAS of be easily formed by using diluted with rare gas elements selected one or plural kinds from neon. 希釈率は10倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。 Dilution rate is preferably dilute the silicide gas in the range of 10 to 1000 times. 勿論、グロー放電分解による被膜の反応生成は減圧下で行なうが、圧力は概略0.1Pa〜133Paの範囲で行なえば良い。 Of course, the reaction product of the film by glow discharge decomposition is performed under reduced pressure, the pressure may be performed by a range of general 0.1 to 133 Pa. グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すれば良い。 Power for forming the glow discharge 1MHz~120MHz, preferably may be supplied RF power 13MHz~60MHz. 基板加熱温度は300度以下が好ましく、100〜200度の基板加熱温度が推奨される。 The substrate heating temperature is preferably 300 degrees or less, the substrate heating temperature of 100 to 200 ° is recommended.

また、珪化物気体中に、CH 4 、C 26などの炭化物気体、GeH 4 、GeF 4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。 Further, the silicide in the gas, CH 4, C 2 carbides gas such as H 6, be mixed with a germanium gas such as GeH 4, GeF 4, an energy band width 1.5~2.4EV, or 0. it may be adjusted to 9~1.1eV.

また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示す。 Moreover, SAS shows weak n-type conductivity when not intentionally added impurity element for controlling valence electrons. これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行なうため酸素が半導体膜中に混入しやすいためである。 This is because oxygen is mixed into the semiconductor film tends to perform a high power glow discharge than when forming the amorphous semiconductor. そこで、TFTのチャネル形成領域を設ける第1の半導体膜に対しては、p型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。 Therefore, for the first semiconductor film to provide a channel formation region of the TFT, an impurity element imparting p-type, by adding the film forming at the same time, or after the deposition, to the threshold control it is possible. p型を付与する不純物元素としては、代表的には硼素であり、B 26 、BF 3などの不純物気体を1ppm〜1000ppmの割合で珪化物気体に混入させると良い。 As the impurity element imparting p-type, typically at boron and an impurity gas such as B 2 H 6, BF 3 at a rate of 1ppm~1000ppm may be mixed in the silicide gas. 例えば、p型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を1×10 14 〜6×10 16 atoms/cm 3とすると良い。 For example, when using boron as an impurity element imparting p-type, may the concentration of the boron to 1 × 10 14 ~6 × 10 16 atoms / cm 3.

次に、第2の半導体膜717、第3の半導体膜718を形成する(図11(A))。 Next, the second semiconductor film 717 to form a third semiconductor film 718 (FIG. 11 (A)). 第2の半導体膜717は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第1の半導体膜716と同様にSASで形成することが好ましい。 The second semiconductor film 717, which has formed without intentionally adding an impurity element for the purpose of controlling valence electrons, it is preferable to form the SAS like the first semiconductor film 716. この第2の半導体膜717は、ソース及びドレインを形成する一導電型を有する第3の半導体膜718と第1の半導体膜716との間に形成することで、バッファ層(緩衝層)的な働きを持っている。 The second semiconductor film 717, by forming between the third semiconductor film 718 and the first semiconductor film 716 having one conductivity type forming a source and a drain, the buffer layer (buffer layer) specific We have the work. 従って、弱n型の電気伝導性を持って第1の半導体膜716に対して、同じ導電型で一導電型を有する第3の半導体膜718を形成する場合には必ずしも必要ない。 Thus, not necessarily in the case of forming a third semiconductor film 718 having the first semiconductor film 716 with the electrical conductivity of the weak n-type, the one conductivity type the same conductivity type. しきい値制御をする目的において、p型を付与する不純物元素を添加する場合には、第2の半導体膜717は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。 The purpose of controlling the threshold voltage, the case of adding an impurity element imparting p-type, on the second semiconductor film 717 which has the effect of changing stepwise impurity concentration, to improve the bonding the preferred form. すなわち、形成されるTFTにおいては、チャネル形成領域とソースまたはドレイン領域の間に形成される低濃度不純物領域(LDD領域)としての機能を持たせることが可能となる。 That is, in the TFT formed, it is possible to have a function as the low concentration impurity region (LDD region) formed between the channel forming region and the source or drain region.

一導電型を有する第3の半導体膜718はnチャネル型のTFTを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体にPH 3などの不純物気体を加えれば良い。 The third semiconductor film 718 having one conductivity type in the case of forming the n-channel type TFT is phosphorus may be added as a typical impurity element, be added an impurity gas such as PH 3 to silicide gas good. 一導電型を有する第3の半導体膜718は、価電子制御がされていることを除けば、SASのような半導体、非晶質半導体で形成されるものである。 The third semiconductor film 718 having one conductivity type, except that it is the valence electron control, semiconductors such as SAS, are those formed of amorphous semiconductor.

以上、第1絶縁膜714から一導電型を有する第3の半導体膜718までは大気に触れさせることなく連続して形成することが可能である。 Above, to the third semiconductor film 718 having one conductivity type from the first insulating film 714 can be formed continuously without being exposed to the atmosphere. すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、TFT特性のばらつきを低減することができる。 That is, it is possible to form the respective lamination interface without being contaminated contaminant impurity element floating in the air component and the atmosphere, it is possible to reduce variations in the TFT characteristics.

次に、フォトレジストを用いてマスク719を形成し、第1の半導体膜716、第2の半導体膜717、一導電型を有する第3の半導体膜718をエッチングして島状に分離形成する(図11(B))。 Next, a mask 719 with a photoresist, the first semiconductor film 716, the second semiconductor film 717, the third semiconductor film 718 having one conductivity type and island-shaped separate form etching ( Figure 11 (B)).

その後、ソース及びドレインに接続する配線を形成するための第2導電膜720を形成する。 Thereafter, a second conductive film 720 for forming a wiring connected to the source and drain. 第2導電膜720はアルミニウム、またはアルミニウムを主成分とする導電性材料で形成するが、半導体膜と接する側の層をチタン、タンタル、モリブデン、タングステン、銅またはこれらの元素の窒化物で形成した積層構造としても良い。 The second conductive film 720 is formed of a conductive material mainly composed of aluminum or aluminum, to form a layer on the side in contact with the semiconductor film of titanium, tantalum, molybdenum, tungsten, copper or a nitride of these elements it may have a stacked structure. 例えば1層目がTaで2層目がW、1層目がTaNで2層目がAl、1層目がTaNで2層目がCu、1層目がTiで2層目がAlで3層目がTiといった組み合わせも考えられる。 For example the second layer the first layer is at Ta is W, the second layer second layer the first layer is in TaN is Al, the first layer is in TaN is Cu, the first layer is 3 second layer is of Al or Ti layer eyes is also conceivable combination such as Ti. また1層目と2層目のいずれか一方にAgPdCu合金を用いても良い。 The AgPdCu alloy may be used in either of the first and second layers. W、AlとSiの合金(Al−Si)、TiNを順次積層した3層構造としてもよい。 W, an alloy (Al-Si) of Al and Si, TiN may be sequentially stacked. Wの代わりに窒化タングステンを用いてもよいし、AlとSiの合金(Al−Si)に代えてAlとTiの合金膜(Al−Ti)を用いてもよいし、TiNに代えてTiを用いてもよい。 It W may be used tungsten nitride instead of, may be used an alloy film of Al and Ti (Al-Ti) in place of an alloy of Al and Si (Al-Si), a Ti instead of TiN it may be used. アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジウム、銅などの元素を0.5〜5原子%添加させても良い(図11(C))。 Titanium For the aluminum to improve the heat resistance, silicon, scandium, neodymium, elements such as copper may also be added 0.5 to 5 atomic% (FIG. 11 (C)).

次にマスク721を形成する。 Next, to form the mask 721. マスク721はソースおよびドレインと接続する配線を形成するためにパターン形成されたマスクであり、同時に一導電型を有する第3の半導体膜718を取り除きチャネル形成領域を形成するためのエッチングマスクとして併用されるものである。 Mask 721 is a mask that is patterned to form a wiring connected to the source and drain, are combined as an etching mask for forming a channel forming region removes third semiconductor film 718 having one conductivity type at the same time is shall. アルミニウムまたはこれを主成分とする導電膜のエチングはBCl 3 、Cl 2などの塩化物気体を用いて行なえば良い。 Echingu aluminum or conductive film mainly containing this may be performed using a chloride gas such as BCl 3, Cl 2. このエッチング加工で配線723〜726を形成する。 To form a wiring 723 to 726 in this etching process. また、チャネル形成領域を形成するためのエッチングにはSF 6 、NF 3 、CF 4などのフッ化物気体を用いてエッチングを行なうが、この場合には下地となる第1の半導体膜716とのエッチング選択比をとれないので、処理時間を適宜調整して行なうこととなる。 The etching of the first semiconductor film 716 to etching to form a channel formation region is etched by using fluoride gas such as SF 6, NF 3, CF 4, but as a base in this case It does not take a selected ratio, and to perform processing time appropriately adjusted to. 以上のようにして、チャネルエッチ型のTFTの構造を形成することができる(図12(A))。 As described above, it is possible to form a structure of a channel etch type TFT (FIG. 12 (A)).

次に、チャネル形成領域の保護を目的とした第3絶縁膜727を、窒化珪素膜で形成する。 Next, a third insulating film 727 for the purpose of protecting the channel forming region and a silicon nitride film. この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。 This silicon nitride film can be formed by sputtering or glow discharge decomposition method, organic matter, a metal in air, is used to prevent entry of contaminant impurities such as water vapor, it is dense film There is required. 第3絶縁膜727に窒化珪素膜を用いることで、第1の半導体膜716中の酸素濃度を5×10 19 atoms/cm 3以下、好ましくは1×10 19 atoms/cm 3以下に抑えることができる。 By using the silicon nitride film on the third insulating film 727, the oxygen concentration in the first semiconductor film 716 5 × 10 19 atoms / cm 3 or less, preferably be kept below 1 × 10 19 atoms / cm 3 it can. この目的において、珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされた窒化珪素膜で、膜中の希ガス元素を含ませることにより緻密化が促進されることとなる。 For this purpose, a silicon as a target, with nitrogen and the silicon nitride film which is high-frequency sputtering in a sputtering gas obtained by mixing a rare gas element such as argon, densification is promoted by including a rare gas element in the film and thus. また、グロー放電分解法においても、珪化物気体をアルゴンなどの希ガス元素で100倍〜500倍に希釈して形成された窒化珪素膜は、100度以下の低温においても緻密な膜を形成可能であり好ましい。 Also in the glow discharge decomposition method, silicide gas, a silicon nitride film formed by diluting 100-fold to 500-fold with a rare gas element such as argon, can also form a dense film at 100 degrees or less cold in is preferable. さらに必要があれば第4絶縁膜728を酸化珪素膜で積層形成しても良い。 Further it requires a fourth insulating film 728 may be laminated with a silicon oxide film, if any. 第3絶縁膜727と第4絶縁膜728はパッシベーション膜に相当する。 A third insulating film 727 fourth insulating film 728 corresponds to the passivation film.

第3絶縁膜727および/または第4絶縁膜728上には、好ましい形態として平坦化膜729を形成する。 On the third insulating film 727 and / or fourth insulating film 728 is formed a planarization film 729 as a preferred embodiment. 平坦化膜は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたSi−O結合とSi−CHx結晶手を含む絶縁膜で形成することが好ましい。 Planarizing film, acrylic, polyimide, be formed of an insulating layer containing an organic resin or Si-O bond and Si-CHx crystal hand formed using a siloxane-based material as a starting material, such as polyamide preferred. これらの材料は含水性があるので、水分の侵入及び放出を防ぐバリア膜として第6絶縁膜730を併設することが好ましい。 Since these materials have a water resistance, it is preferable features a sixth insulating film 730 as a barrier film for preventing penetration of moisture and release. 第6絶縁膜730としては上述のような窒化珪素膜を適用すれば良い(図12(B))。 6 may be applied to the silicon nitride film as described above as an insulating film 730 (FIG. 12 (B)).

配線732は、第6絶縁膜730、平坦化膜729、第3絶縁膜727、第4絶縁膜728にコンタクトホールを形成した後に形成する(図12(C))。 Wiring 732, the sixth insulating film 730, the planarization film 729, the third insulating film 727 is formed after forming the contact holes in the fourth insulating film 728 (FIG. 12 (C)).

以上のようにして形成されたチャネルエッチ型のTFTは、SASでチャネル形成領域を構成することにより2〜10cm 2 /V・secの電界効果移動度を得ることができる。 Or channel-etched TFT formed as described can obtain field effect mobility of 2~10cm 2 / V · sec by forming a channel formation region using a SAS.

次に図13(A)に示すように、配線732に接するように、第6絶縁膜730上に陽極731を形成する。 Next, as shown in FIG. 13 (A), so as to be in contact with the wiring 732, to form the anode 731 on the sixth insulating film 730. 陽極731として、ITO、IZO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いることができる。 As the anode 731, ITO, IZO, other ITSO, can be used a transparent conductive film obtained by mixing 2 to 20% of zinc oxide (ZnO) indium oxide. 陽極731として上記透明導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。 In addition to the above transparent conductive film as an anode 731 may be formed using a titanium nitride film or a titanium film. この場合、透明導電膜を成膜した後に、窒化チタン膜またはチタン膜を、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で成膜する。 In this case, after forming the transparent conductive film, a titanium nitride film or a titanium film, a thickness as to transmit light (preferably, approximately 5 nm to 30 nm) is deposited by. 図13(A)では、陽極731としITOを用いている。 In FIG. 13 (A), the ITO is used as an anode 731. 陽極731は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。 The anode 731, so that the surface thereof is planarized, CMP method or by cleaning with a porous body of polyvinyl alcohol may be polished. またCMP法を用いた研磨後に、陽極731の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。 After polishing by the CMP method, ultraviolet irradiation on the surface of the anode 731, it may be treated with oxygen plasma.

次に、第6絶縁膜730上に、有機樹脂膜、無機絶縁膜またはシロキサンを用いて形成された隔壁733を形成する。 Then, on the sixth insulating film 730, forming the partition wall 733 which is formed using an organic resin film, an inorganic insulating film, or a siloxane. なおシロキサンとは、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料である。 Note that the siloxane has a skeleton structure formed by the bond of silicon (Si) and oxygen (O), it is a material containing at least hydrogen as a substituent. また上記構成に加えて、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。 In addition to the above structure, a fluorine-substituted group, alkyl group, or may have at least one of aromatic hydrocarbons. 隔壁733は開口部を有しており、該開口部において陽極731が露出している。 Partition wall 733 has an opening, an anode 731 is exposed in the opening. 次に図13(B)に示すように、隔壁733の開口部において陽極731と接するように、電界発光層734を形成する。 Next, as shown in FIG. 13 (B), in contact with the anode 731 at the opening of the bank 733, to form the electroluminescent layer 734. 電界発光層734は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。 The electroluminescent layer 734 may be composed by a single layer or a plurality of layers may be either be configured to be stacked. 複数の層で構成されている場合、陽極731上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。 If a plurality of layers, on the anode 731, hole injection layer, a hole transport layer, light emitting layer, an electron transporting layer are stacked in this order of the electron injection layer.

そして電界発光層734を覆うように、陰極735を形成する。 And so as to cover the electroluminescent layer 734, to form a cathode 735. 陰極735は、仕事関数が小さい公知の材料、例えば、Ca、Al、CaF、MgAg、AlLi等を用いることができる。 Cathode 735, known materials having a low work function, for example, can be used Ca, Al, CaF, MgAg, or AlLi. 隔壁733の開口部において、陽極731と電界発光層734と陰極735が重なり合うことで、発光素子736が形成されている(図13(B))。 In the opening of the partition wall 733, by anode 731 and the electroluminescent layer 734 and the cathode 735 overlap, the light emitting element 736 is formed (FIG. 13 (B)).

なお実際には、図13まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。 Note In practice, device reaching 13, even more non as with high air-tightness exposed to the outside air, the less protective film (laminate film, ultraviolet curable resin film) degassing or a cover material with packaged (sealed) It is preferred.

このような、画素部と駆動回路で同じTFTを用いた素子基板は、ゲート電極形成用マスク、半導体領域形成用マスク、配線形成用マスク、コンタクトホール形成用マスク、陽極形成用マスクの合計5枚のマスクで形成することができる。 Such, the element substrate using the same TFT in the pixel portion and driver circuit, the gate electrode forming mask, the semiconductor region forming mask, the wiring forming mask, a contact hole forming mask, a total of five anode forming mask it can be formed by the mask.

なお本実施例では、セミアモルファス半導体を用いたTFTで発光装置の駆動回路と画素部を同じ基板上に形成した例について説明したが、本発明はこの構成に限定されない。 In the present embodiment, an example has been described in which a driver circuit and a pixel portion are formed on the same substrate of the light emitting device in a TFT using a semi-amorphous semiconductor, the present invention is not limited to this structure. アモルファス半導体を用いたTFTで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を貼り付けても良い。 The pixel portion is formed with a TFT using an amorphous semiconductor may be attached to the driver circuit which is separately formed on a substrate pixel portion is formed.

なお、図11〜図13は、図9(A)に示した構成を有するTFTの作製方法について示したが、図9(B)に示した構成を有するTFTも同様に作製することができる。 Incidentally, FIGS. 11 to 13 showed a method for manufacturing a TFT having a structure shown in FIG. 9 (A), it can also be prepared in the same manner TFT having the structure shown in FIG. 9 (B). ただし、図9(B)に示したTFTの場合は、ゲート電極310、320に重畳させて、SASで形成された第1の半導体膜312、322上にチャネル保護膜330、331を形成する点で、図11〜図13と異なっている。 However, if the TFT shown in FIG. 9 (B), superimposed on the gate electrode 310 and 320, that form a channel protective film 330 and 331 on the first semiconductor film 312, 322 formed in the SAS in is different from FIGS. 11 to 13.

また、図12(A)と図12(B)では、第3絶縁膜(第1のパッシベーション膜)、第4絶縁膜(第2のパッシベーション膜)にコンタクトホールを形成した後、陽極を形成し、隔壁を形成したものである。 Further, in FIG. 12 (B) 12 and (A), the third insulating film (the first passivation film), after forming a contact hole in the fourth insulating film (second passivation film), to form an anode it is obtained by forming the partition wall. 隔壁は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたSi−O結合とSi−CHx結晶手を含む絶縁膜で形成すれば良く、特に感光性の材料を用い、陽極上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。 Septum, acrylic, polyimide, may be formed by an insulating film containing an organic resin or Si-O bond and Si-CHx crystal hand formed using a siloxane-based material as a starting material, such as polyamide, in particular light-sensitive material used, an opening is formed on the anode, it is preferably formed to have an inclined surface which the side wall of the opening is formed with a continuous curvature.

本実施例では、図10に示した画素の、上面図の一実施例について説明する。 In this embodiment, the pixel shown in FIG. 10, an example of a top view illustrating.

図14に本実施例の画素の上面図を示す。 It shows a top view of a pixel of this embodiment Figure 14. Siは信号線、Viは電源線に相当し、Gjは走査線に相当する。 Si is the signal line, Vi corresponds to the power supply line, Gj corresponds to the scanning line. 本実施例では、信号線Siと、電源線Viは同じ導電膜で形成する。 In this embodiment, the signal line Si, the power supply line Vi is formed using the same conductive film. また、走査線Gjと配線250は同じ導電膜で形成する。 The scanning line Gj and the wiring 250 are formed using the same conductive film. 走査線Gjの一部は、スイッチング用TFT221のゲート電極として機能する。 Part of the scan line Gj functions as a gate electrode of the switching TFT 221. 配線250は、その一部が駆動用TFT222のゲート電極として機能し、別の一部が容量素子224の第1の電極として機能する。 Wiring 250 is partly functions as a gate electrode of the driving TFT 222, another part serves as a first electrode of the capacitor 224. また、駆動用TFT222が有する活性層の、陽極225側の一部251は、容量素子224の第2の電極として機能する。 Further, the active layer where the driving TFT222 has a portion of the anode 225 side 251 serves as a second electrode of the capacitor 224. 活性層の陽極225側の一部251と、配線250の一部と、ゲート絶縁膜(図示せず)とによって、容量素子224が形成される。 An anode 225 side of the part 251 of the active layer, and a part of the wiring 250, a gate insulating film (not shown), a capacitor 224 is formed. 225は陽極に相当し、電界発光層や陰極(共に図示せず)と重なる領域(発光エリア)において発光する。 225 corresponds to an anode, light emission in the region (light emitting area) that overlaps the electroluminescent layer and the cathode (both not shown).

なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うまでもない。 Note the top view of the present invention is an embodiment of the present, the present invention is of course not limited thereto.

本発明の発光装置で用いるセミアモルファスTFTまたはアモルファスTFTは、n型である。 Semi-amorphous TFT or an amorphous TFT used in the light-emitting device of the present invention is n-type. 本実施例では、駆動用TFTがn型の場合を例に挙げて、画素の断面構造について説明する。 In this embodiment, driving TFT as an example the case of n-type, it will be described cross-sectional structure of a pixel.

図15(A)に、駆動用TFT7001がn型で、発光素子7002から発せられる光が陰極7003側に抜ける場合の、画素の断面図を示す。 In FIG. 15 (A), the driving TFT7001 is an n-type and light is emitted from the light emitting element 7002 when passing to the cathode 7003 side, a cross-sectional view of a pixel. 図15(A)では、駆動用TFT7001と電気的に接続された陽極7005上に、電界発光層7004、陰極7003が順に積層されている。 15 In (A), on the driving TFT7001 and electrically connected to the anode 7005, the electroluminescent layer 7004, a cathode 7003 are stacked in this order. 陽極7005には、光を透過しにくい材料を用いることが望ましい。 The anode 7005, it is desirable to use a transparent material hard light. 例えば、窒化チタンまたはチタンを用いることができる。 For example, it is possible to use a titanium nitride or titanium. 電界発光層7004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。 The electroluminescent layer 7004 may be composed by a single layer or a plurality of layers may be either be configured to be stacked. 陰極7003は、仕事関数が小さい導電膜であれば公知の材料を用いることができる。 Cathode 7003 can be formed of a known material as long as it has a low conductive film work function. 例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。 For example, Ca, Al, CaF, MgAg, AlLi, or the like is preferably used. ただしその膜厚は、光を透過する程度(好ましくは、5nm〜30nm程度)とする。 However its thickness is, enough to transmit light (preferably, approximately 5 nm to 30 nm) to. 例えば20nmの膜厚を有するAlを、陰極7003として用いることができる。 For example, Al having a thickness of 20 nm, can be used as the cathode 7003. そして陰極7003を覆うように透明導電膜7007を形成する。 And forming a transparent conductive film 7007 so as to cover the cathode 7003. 透明導電膜7007は、例えば、ITO、IZO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いることができる。 The transparent conductive film 7007, for example, ITO, IZO, other ITSO, can be used a transparent conductive film obtained by mixing 2 to 20% of zinc oxide (ZnO) indium oxide.

陰極7003と、電界発光層7004と、陽極7005とが重なっている部分が発光素子7002に相当する。 A cathode 7003, an electroluminescent layer 7004, a portion that overlaps the anode 7005 corresponds to the light-emitting element 7002. 図15(A)に示した画素の場合、発光素子7002から発せられる光は、白抜きの矢印で示すように陰極7003側に抜ける。 In the pixel illustrated in FIG. 15 (A), light emitted from the light-emitting element 7002, the process exits the cathode 7003 side as indicated by a hollow arrow.

図15(B)に、駆動用TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に抜ける場合の、画素の断面図を示す。 In FIG. 15 (B), the driving TFT7011 is an n-type and light is emitted from the light emitting element 7012 is when passing to a cathode 7013 side, a cross-sectional view of a pixel. 図15(B)では、発光素子7012の陽極7015と駆動用TFT7011が電気的に接続されており、陽極7015上に電界発光層7014、陰極7013が順に積層されている。 In FIG. 15 (B), the anode 7015 and the driving TFT7011 of the light-emitting element 7012 is electrically connected, an electroluminescent layer 7014 on the anode 7015, cathode 7013 are stacked in this order. 陽極7015は光を透過する透明導電膜を用いて形成し、例えばITO、IZO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。 The anode 7015 is formed using a transparent conductive film which transmits light, for example ITO, IZO, other ITSO, can be used a transparent conductive film obtained by mixing 2 to 20% of zinc oxide (ZnO) indium oxide. そして電界発光層7014は、図15(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。 The electroluminescent layer 7014, similarly to FIG. 15 (A), the even consist of a single layer or a plurality of layers may be either be configured to be stacked. 陰極7013は仕事関数が小さく、図15(A)の場合と同様に、仕事関数が小さい導電膜で、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。 The cathode 7013 has a low work function, as in the case of FIG. 15 (A), the work function is small conductive film may be a known conductive materials as long as yet reflects light.

陽極7015と、電界発光層7014と、陰極7013とが重なっている部分が発光素子7012に相当する。 An anode 7015, the electroluminescent layer 7014, a portion that overlaps the cathode 7013 corresponds to the light-emitting element 7012. 図15(B)に示した画素の場合、発光素子7012から発せられる光は、白抜きの矢印で示すように陽極7015側に抜ける。 In the pixel illustrated in FIG. 15 (B), light emitted from the light-emitting element 7012, the process exits to the anode 7015 side as shown by a hollow arrow.

次に図15(C)を用いて、駆動用TFT7021がn型で、発光素子7022から発せられる光が陽極7025側と陰極7023側の両方から抜ける場合の、画素の断面図を示す。 Next, FIG. 15 with reference to (C), in the driving TFT7021 is n-type and light is emitted from the light emitting element 7022 in the case of exit from both the anode 7025 and the cathode 7023, a cross-sectional view of a pixel. 図15(C)では、駆動用TFT7021と電気的に接続された陽極7025上に、電界発光層7024、陰極7023が順に積層されている。 15 In (C), on the driving TFT7021 and electrically connected to the anode 7025, the electroluminescent layer 7024, a cathode 7023 are stacked in this order. 陽極7025は、図15(B)と同様に、光を透過する透明導電膜を用いて形成することができる。 The anode 7025, similarly to FIG. 15 (B), the can be formed using a transparent conductive film which transmits light. そして電界発光層7024は、図15(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。 The electroluminescent layer 7024, similarly to FIG. 15 (A), the even consist of a single layer or a plurality of layers may be either be configured to be stacked. 陰極7023は、図15(A)の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。 The cathode 7023, as in the case of FIG. 15 (A), the may be a known material as long as it has a low conductive film work function. ただしその膜厚は、光を透過する程度とする。 Provided that the film thickness shall be enough to transmit light. 例えば20nmの膜厚を有するAlを、陰極7023として用いることができる。 For example, Al having a thickness of 20 nm, can be used as the cathode 7023.

陰極7023と、電界発光層7024と、陽極7025とが重なっている部分が発光素子7022に相当する。 The cathode 7023, the electroluminescent layer 7024, a portion that overlaps the anode 7025 corresponds to the light-emitting element 7022. 図15(C)に示した画素の場合、発光素子7022から発せられる光は、白抜きの矢印で示すように陽極7025側と陰極7023側の両方に抜ける。 In the pixel illustrated in FIG. 15 (C), light emitted from the light-emitting element 7022, the process exits to both the anode 7025 side and the cathode 7023 side as indicated by a hollow arrow.

なお本実施例では、駆動用TFTと発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に他のTFTが直列に接続されていてもよい。 In the present embodiment, although the driving TFT and the light emitting element is an example that is electrically connected, the other TFT during driving TFT and the light-emitting element may be connected in series.

なお、図15(A)〜図15(C)に示す全ての画素において、発光素子を覆うように保護膜を成膜しても良い。 In all of the pixels shown in FIG. 15 (A) ~ FIG 15 (C), it may be a protective film so as to cover the light emitting element. 保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。 Protective film the material causing to promote deterioration of the light-emitting element such as moisture and oxygen, using a hard film is transparent as compared to other insulating films. 代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。 Typically, a DLC film, a carbon nitride film, a silicon nitride film or the like formed by the RF sputtering desirable. また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。 Further a moisture and oxygen hardly substance is transmitted through such film described above, by laminating the easy film is transmitted through a substance such as moisture and oxygen as compared to the membrane, it is also possible to use as a protective film.

また、図15(B)、図15(C)において、陰極側から光を得るためには、陰極の膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。 Further, in FIG. 15 (B), the FIG. 15 (C), ITO in order to obtain light from the cathode side, that the other methods of reducing the thickness of the cathode, the work function by adding Li becomes smaller there is also a method of using a.

なお本発明の発光装置は、図15に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。 Note emitting device of the present invention is not limited to the configuration shown in FIG. 15, it can be modified in various ways based on the technical idea of ​​the present invention.

本実施例では、極性が全て同一のTFTを用いた、シフトレジスタの一形態について説明する。 In this embodiment, the polarity is using all identical TFT, it will be described an embodiment of a shift register. 図16(A)に、本実施例のシフトレジスタの構成を示す。 In FIG. 16 (A), it shows a configuration of a shift register of this embodiment. 図16(A)に示すシフトレジスタは、第1のクロック信号CLK、第2のクロック信号CLKb、スタートパルス信号SPを用いて動作する。 The shift register illustrated in FIG. 16 (A), the first clock signal CLK, a second clock signal CLKb, operates using a start pulse signal SP. 1401はパルス出力回路であり、その具体的な構成を、図16(B)に示す。 1401 is a pulse output circuit, showing the specific configuration, in FIG. 16 (B).

パルス出力回路1401は、TFT801〜806と、容量素子807を有する。 Pulse output circuit 1401 includes a TFT801~806, a capacitor 807. TFT801は、ゲートがノード2に、ソースがTFT805のゲートに接続されており、ドレインに電位Vddが与えられている。 TFT801 is the gate node 2, the source is connected to the gate of the TFT 805, the potential Vdd is given to the drain. TFT802は、ゲートがTFT806のゲートに、ドレインがTFT805のゲートに接続されており、ソースに電位Vssが与えられている。 TFT802 is the gate of the gate TFT 806, the drain is connected to the gate of the TFT 805, the potential Vss is applied to the source. TFT803は、ゲートがノード3に、ソースがTFT806のゲートに接続されており、ドレインに電位Vddが与えられている。 TFT803 is the gate node 3, the source is connected to the gate of the TFT 806, the potential Vdd is given to the drain. TFT804は、ゲートがノード2に、ドレインがTFT805のゲートに接続されており、ソースに電位Vssが与えられている。 TFT804 has a gate to node 2, a drain connected to the gate of the TFT 805, the potential Vss is applied to the source. TFT805は、ゲートが容量素子807の一方の電極に、ドレインがノード1に、ソースが容量素子807の他方の電極及びノード4に接続されている。 TFT805 is the one electrode of the gate capacitance element 807, the drain to node 1, the source is connected to the other electrode and the node 4 of the capacitor 807. またTFT806は、ゲートが容量素子807の一方の電極に、ドレインがノード4に接続されており、ソースに電位Vssが与えられている。 The TFT806 is the one electrode of the gate capacitance element 807, a drain connected to the node 4, the potential Vss is applied to the source.

次に、図16(B)に示すパルス出力回路1401の動作について説明する。 Next, the operation of the pulse output circuit 1401 shown in FIG. 16 (B). ただし、CLK、CLKb、SPは、HレベルのときVdd、LレベルのときVssとし、さらに説明を簡単にするためVss=0と仮定する。 However, CLK, CLKb, SP is at H level Vdd, and Vss at the L level, it is assumed that Vss = 0 To further simplify the description.

SPがHレベルになると、TFT801がオンになるため、TFT805のゲートの電位が上昇していく。 When SP becomes the H level, since the TFT801 turns on, the gate potential of the TFT805 rises. そして最終的には、TFT805のゲートの電位がVdd−Vth(VthはTFT801〜806のしきい値とする)となったところで、TFT801がオフし、浮遊状態となる。 And finally, at the potential of the gate of the TFT805 becomes Vdd-Vth (Vth is the threshold of TFT801~806), TFT801 is turned off, a floating state. 一方、SPがHレベルになるとTFT804がオンになるため、TFT802、806のゲートの電位は下降し、最終的にはVssとなり、TFT802、806はオフになる。 On the other hand, TFT 804 when the SP becomes the H level is to become on, the lowered potential of the gate of TFT802,806, eventually becomes Vss, TFT802,806 is turned off. TFT803のゲートは、このときLレベルとなっており、オフしている。 The gate of the TFT803 is adapted this time L level, are off.

次にSPはLレベルとなり、TFT801、804がオフし、TFT805のゲートの電位がVdd−Vthで保持される。 Then SP becomes L level, TFT801,804 is turned off, the potential of the gate of the TFT805 is held Vdd-Vth. ここで、TFT805のゲート・ソース間電圧がそのしきい値Vthを上回っていれば、TFT805がオンする。 Here, the gate-source voltage of the TFT 805 is long as exceeds the threshold value Vth, TFT 805 is turned on.

次に、ノード1に与えられているCLKがLレベルからHレベルに変わると、TFT805がオンしているので、ノード4、すなわちTFT805のソースの電位が上昇を始める。 Next, when the CLK that is supplied to the node 1 is changed from L level to H level, the TFT805 is on, node 4, that is, the source potential of TFT805 begins to rise. そしてTFT805のゲート・ソース間には容量素子807による容量結合が存在しているため、ノード4の電位上昇に伴い、浮遊状態となっているTFT805のゲートの電位が再び上昇する。 And between the gate and source of the TFT805 due to the presence of capacitive coupling due to capacitive element 807, with the potential rise of the node 4, the potential of the gate of the TFT805 has become a floating state rises again. 最終的には、TFT805のゲートの電位は、Vdd+Vthよりも高くなり、ノード4の電位はVddに等しくなる。 Finally, the potential of the gate of the TFT805 is higher than Vdd + Vth, the potential of the node 4 becomes equal to Vdd. そして、上述の動作を2段目以降のパルス出力回路1401において同様行なわれ、順にパルスが出力される。 Then, they performed similarly in the pulse output circuit 1401 of the second and subsequent stages of the above operation, turn pulse is output.

本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図17を用いて説明する。 In this embodiment, the appearance of the corresponding panel to an embodiment of the light-emitting device of the present invention will be described with reference to FIG. 17. 図17(A)は、第1の基板上に形成されたTFT及び発光素子を、第2の基板との間にシール材によって封止した、パネルの上面図であり、図17(B)は、図17(A)のA−A'における断面図に相当する。 FIG. 17 (A) a TFT and a light-emitting element formed over a first substrate are sealed with a sealant between the first substrate and a second substrate, a top view of a panel, Fig 17 (B) is a cross-sectional view taken along line a-a 'in FIG. 17 (a).

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。 The pixel portion 4002 provided over the first substrate 4001, so as to surround the scanning line driver circuit 4004, the sealant 4005 is provided. また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。 The pixel portion 4002, a second substrate 4006 is provided on the scanning line driver circuit 4004. よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、充填材4007と共に密封されている。 Thus, the pixel portion 4002 and the scan line driver circuit 4004, by the first substrate 4001, the sealant 4005 and the second substrate 4006 are sealed together with a filler 4007. また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路4003が実装されている。 Also in a region different from the in that region surrounded by the sealant 4005 over the first substrate 4001, it is the signal line driver circuit 4003 which is formed of a polycrystalline semiconductor film is mounted on a substrate separately prepared. なお本実施例では、多結晶半導体膜を用いたTFTを有する信号線駆動回路を、第1の基板4001に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。 In the present embodiment, the signal line driver circuit having a TFT using a polycrystalline semiconductor film, will be described an example in which attached to the first substrate 4001, forming the signal line driver circuit with a transistor formed using a single crystal semiconductor and, it may be bonded. 図17では、信号線駆動回路4003に含まれる、多結晶半導体膜で形成されたTFT4009を例示する。 In Figure 17, included in the signal line driver circuit 4003, illustrates the TFT4009 formed of a polycrystalline semiconductor film.

また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、TFTを複数有しており、図17(B)では、画素部4002に含まれるTFT4010とを例示している。 The pixel portion 4002 provided over the first substrate 4001, the scan line driver circuit 4004 has a plurality of TFT, in FIG. 17 (B), the exemplifies the TFT4010 included in the pixel portion 4002 there. なお本実施例では、TFT4010が駆動用TFTであると仮定する。 In the present embodiment, it is assumed that TFT4010 is driving TFT. TFT4010はセミアモルファス半導体を用いたTFTに相当する。 TFT4010 corresponds to a TFT using a semi-amorphous semiconductor.

また4011は発光素子に相当し、発光素子4011が有する画素電極は、TFT4010のドレインと、配線4017を介して電気的に接続されている。 The 4011 corresponds to the light emitting element, a pixel electrode included in the light-emitting element 4011 has a drain of TFT4010, are electrically connected through a wiring 4017. そして本実施例では、発光素子4011の対向電極と透明導電膜4012が電気的に接続されている。 And in this embodiment, the counter electrode and the transparent conductive film 4012 of the light emitting element 4011 are electrically connected. なお発光素子4011の構成は、本実施の形態に示した構成に限定されない。 The structure of the light-emitting element 4011 is not limited to the structure described in this embodiment. 発光素子4011から取り出す光の方向や、TFT4010の極性などに合わせて、発光素子4011の構成は適宜変えることができる。 Direction of light extracted from the light-emitting element 4011, in accordance with the like polarity TFT4010, the structure of the light-emitting element 4011 can be changed as appropriate.

また、別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、図17(B)に示す断面図では図示されていないが、引き回し配線4014及び4015を介して、接続端子4016から供給されている。 Further, the signal line driver circuit 4003 which is separately formed, a variety of signals and potentials are supplied to the scan line driver circuit 4004, although not shown in the sectional view shown in FIG. 17 (B), lead wiring 4014 and through 4015, and is supplied from the connection terminal 4016.

本実施例では、接続端子4016が、発光素子4011が有する画素電極と同じ導電膜から形成されている。 In this embodiment, the connection terminal 4016 is formed using the same conductive film as the pixel electrodes of the light emitting element 4011. また、引き回し配線4014は、配線4017と同じ導電膜から形成されている。 Further, lead wiring 4014 is formed of the same conductive film as the wiring 4017. また引き回し配線4015は、TFT4010が有するゲート電極と、同じ導電膜から形成されている。 The lead wiring 4015, the gate electrodes of the TFT4010, are formed from the same conductive film.

接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。 Connection terminal 4016, a terminal included FPC 4018, and is electrically connected via an anisotropic conductive film 4019.

なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはステンレス)、セラミックス、プラスチックを用いることができる。 Note that the first substrate 4001 and the second substrate 4006, glass, metal (typically, stainless steel), ceramics, or plastics. プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。 As the plastic can FRP (Fiberglass-Reinforced Plastics) plate, PVF (polyvinyl fluoride) film, a Mylar film, a polyester film or an acrylic resin film. また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。 It is also possible to use a sheet in which aluminum foil is sandwiched by PVF films or Mylar films.

但し、発光素子4011からの光の取り出し方向に位置する基板には、第2の基板は透明でなければならない。 However, the substrate located in the direction in which light is extracted from the light-emitting element 4011, the second substrate must be transparent. その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。 In that case, a glass plate, a plastic plate, a light-transmitting material such as a polyester film or an acrylic film is used.

また、充填材4007としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。 Further, in addition to an inert gas such as nitrogen or argon as the filler 4007, it is possible to use an ultraviolet curable resin or a thermosetting resin, PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicone resin, PVB it can be used (polyvinyl butyral), or EVA (ethylene vinyl acetate). 本実施例では充填材として窒素を用いた。 Nitrogen was used as the filler in the present embodiment.

なお図17では、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、本実施例はこの構成に限定されない。 In FIG. 17, separately formed signal line driver circuit 4003, an example that implements the first substrate 4001, this embodiment is not limited to this structure. 走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。 The scan line driver circuit may be separately formed and then mounted, or may be separately formed and then mounted only a portion of the part or the scan line driver circuit in the signal line driver circuit.

なお本実施例では、セミアモルファス半導体を用いたTFTで発光装置の駆動回路と画素部を同じ基板上に形成した例について説明したが、本発明はこの構成に限定されない。 In the present embodiment, an example has been described in which a driver circuit and a pixel portion are formed on the same substrate of the light emitting device in a TFT using a semi-amorphous semiconductor, the present invention is not limited to this structure. アモルファス半導体を用いたTFTで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を貼り付けても良い。 The pixel portion is formed with a TFT using an amorphous semiconductor may be attached to the driver circuit which is separately formed on a substrate pixel portion is formed.

本実施例は、他の実施例に記載した構成と組み合わせて実施することが可能である。 This embodiment can be implemented in combination with any of the structures described in other embodiments.

発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。 Since the light emitting device using a light emitting element is self-luminous, compared with a liquid crystal display excellent in visibility in bright places and wider viewing angle. 従って、様々な電子機器の表示部に用いることができる。 Accordingly, it can be used in display portions of various electronic devices.

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD:Digital Versatile Disc)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。 Such electronic devices using a light-emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, an audio reproducing device (such as car audio and audio components), notebook personal computers, game machines, portable information terminals (mobile computers, cellular phones, portable game machines, and electronic books), image reproducing devices provided with recording media (specifically DVD: Digital Versatile Disc) reproducing a recording medium such as, the image It has a display for displaying device), and the like. 特に携帯用電子機器の場合、斜め方向から画面を見る機会が多く、視野角の広さが重要視されるため、発光装置を用いることが望ましい。 Especially in the case of portable electronic devices, many opportunities to see the screen from an oblique direction, since the wide viewing angle is important, it is preferable to use a light-emitting device. また本発明では、半導体膜の成膜後に結晶化の工程を設ける必要がないので、比較的パネルの大型化が容易であるため、10〜50インチの大型のパネルを用いた電子機器に非常に有用である。 In the present invention, there is no need to provide a process of crystallization after forming the semiconductor film, since relatively panel size of it is easy, very electronic equipment using large panels of 10-50 inches it is useful. それら電子機器の具体例を図18に示す。 Specific examples of these electronic devices are shown in FIG. 18.

図18(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。 FIG. 18 (A) is a display device which includes a casing 2001, a support 2002, a display portion 2003, speaker portions 2004, video input terminals 2005, and the like. 本発明の発光装置を表示部2003に用いることで、本発明の表示装置が完成する。 By using the light-emitting device of the present invention to the display portion 2003, a display device of the present invention is completed. 発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。 Light-emitting device requires no backlight because it is of a self-emission type, it can make a thinner display unit than liquid crystal display. なお、発光素子表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。 In addition, the light-emitting element display device for personal computers, for TV broadcasting reception, includes all display devices for displaying information such as an advertising display.

図18(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。 And FIG. 18 (B) is a laptop personal computer including a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. 本発明の発光装置を表示部2203に用いることで、本発明のノート型パーソナルコンピュータが完成する。 By using the light-emitting device of the present invention for the display portion 2203, a notebook personal computer of the present invention is completed.

図18(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。 Figure 18 (C) shows a portable image reproducing device provided with a recording medium (specifically, a DVD playback device), and the main body 2401, a housing 2402, a display portion A 2403, a display portion B 2404, a recording medium (DVD or the like) reading portion 2405, an operation key 2406, a speaker portion 2407, and the like. 表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。 Display unit A2403 mainly displays image information, display unit B2404 mainly displays text information. なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。 Note that the image reproducing device provided with a recording medium includes a home game machine. 本発明の発光装置を表示部A2403、B2404に用いることで、本発明の画像再生装置が完成する。 By using the light-emitting device of the present invention to the display portion A 2403, B 2404, the image reproducing apparatus of the present invention is completed.

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。 Also, the portion of the light emitting device that is emitting light consumes power, it is desirable that the light emitting portion to display information such that as small as possible. 従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 Accordingly, a portable information terminal, in particular in the case of using a light emitting device in a display portion mainly for character information, such as a cellular phone or an audio reproducing device, display text information non-emitting portions as background and forming the light-emitting portion it is desirable to.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。 As described above, the application range of the present invention can be used in extremely wide, electronic devices in all fields. また、本実施例の電子機器は、実施例1〜10に示したいずれの構成の発光装置を用いても良い。 The electronic device of the present embodiment may use the light emitting device having the configuration in which the structures in Examples 1 to 10.

駆動用TFTと発光素子との接続構成と、各素子に供給される電位の関係を示す図。 It shows a driving TFT and a connection structure of a light emitting element, the relationship between the potential supplied to each element. 画素部の回路図。 Circuit diagram of the pixel portion. 本発明の発光装置の駆動方法を示す図。 It shows a driving method of a light-emitting device of the present invention. 画素部の回路図。 Circuit diagram of the pixel portion. 本発明の発光装置の構成を示す図。 Diagram showing the configuration of a light-emitting device of the present invention. 画素の回路図。 Circuit diagram of the pixel. 本発明の発光装置の駆動方法を示す図。 It shows a driving method of a light-emitting device of the present invention. 本発明の発光装置に用いられる素子基板の概観図。 Schematic view of an element substrate used in the light-emitting device of the present invention. 駆動回路と画素部の断面図。 Sectional view of the driving circuit and the pixel portion. 画素の回路図と、断面図。 A circuit diagram of a pixel, cross-sectional view. 発光装置の作製方法を示す図。 It shows a method for manufacturing a light-emitting device. 発光装置の作製方法を示す図。 It shows a method for manufacturing a light-emitting device. 発光装置の作製方法を示す図。 It shows a method for manufacturing a light-emitting device. 画素の上面図。 Top view of a pixel. 画素の断面図。 Cross-sectional view of a pixel. シフトレジスタの一形態を示す図。 Schematic diagram showing another embodiment of a shift register. 本発明の発光装置の上面図及び断面図。 Top view and a cross-sectional view of a light-emitting device of the present invention. 本発明の発光装置を用いた電子機器の図。 Figure of an electronic apparatus using the light-emitting device of the present invention. 駆動用TFTと発光素子との接続構成を示す図。 Diagram showing a connection configuration of the driving TFT and the light emitting element. 本発明の発光装置の駆動方法を示す図。 It shows a driving method of a light-emitting device of the present invention.

Claims (6)

  1. 発光素子と、n型の第1のTFTと、n型の第2のTFTと、容量素子とで構成される画素がマトリクス状に設けられた画素部を有し、 Has a light emitting element, a n-type first TFT of an n-type second TFT of a pixel portion in which pixels constituted are arranged in matrix in a capacitor,
    前記第1のTFTのソース及びドレインの一方は、信号線に電気的に接続され、 Wherein one of the first source and drain of the TFT, is electrically connected to the signal line,
    前記第1のTFTのソース及びドレインの他方は、前記第2のTFTのゲートに電気的に接続され、 Other of the source and the drain of the first TFT is electrically connected to a gate of the second TFT,
    前記第1のTFTのゲートは、走査線に電気的に接続され、 The gate of the first TFT is electrically connected to the scan line,
    前記第2のTFTのソース及びドレインの一方は、電源線に電気的に接続され、 The one is the second source and drain of the TFT, is electrically connected to the power supply line,
    前記第2のTFTのソース及びドレインの他方は、前記発光素子の陽極に電気的に接続され、 Other of the source and the drain of the second TFT is electrically connected to an anode of the light emitting element,
    前記容量素子の一方の電極は、前記第2のTFTのゲートに電気的に接続され、 One electrode of the capacitor element is electrically connected to a gate of the second TFT,
    前記容量素子の他方の電極は、前記第2のTFTのソース及びドレインの他方に電気的に接続され、 The other electrode of the capacitor element is electrically connected to the other of the source and the drain of the second TFT,
    第1の期間において前記第1のTFTがオンとなり、前記第1のTFTを介して前記信号線から画像情報を有する第1の電位が前記第2のTFTのゲートに供給されるとともに、前記電源線から前記第2のTFTのソース及びドレインの一方に第2の電位が供給され、前記発光素子の陰極に第3の電位が供給されることにより、前記第1の電位と前記第2の電位との電位差を前記容量素子により保持し、 Wherein the first TFT is turned on in the first period, the first potential having image information from the signal line through the first TFT is supplied to the gate of the second TFT, the power supply the second potential is supplied from the line to one of a source and a drain of the second TFT, by a third potential to the cathode of the light emitting element is supplied, the first potential and the second potential the potential difference between the holding by the capacitor element,
    第2の期間において前記第1のTFTがオフとなるとともに、前記第2のTFTのソース及びドレインの一方に第4の電位が供給され、前記発光素子の陰極に第5の電位が供給されることにより、前記第1の電位と前記第2の電位との電位差に応じた電流が前記発光素子に供給され、 Together with the first TFT is turned off in the second period, the fourth potential is supplied to one of a source and a drain of the second TFT, the fifth potential is supplied to the cathode of the light emitting element by the first current corresponding to a potential difference between said second potential potential is supplied to the light emitting element,
    前記第2の電位は前記第3の電位よりも低く、 The second potential is lower than the third potential,
    前記第4の電位は前記第5の電位よりも高いことを特徴とする発光装置。 The light emitting device wherein the fourth potential being higher than said fifth potential.
  2. 発光素子と、n型の第1のTFTと、p型の第2のTFTと、容量素子とで構成される画素がマトリクス状に設けられた画素部を有し、 Has a light emitting element, a n-type first TFT of a p-type second TFT of a pixel portion in which pixels constituted are arranged in matrix in a capacitor,
    前記第1のTFTのソース及びドレインの一方は、信号線に電気的に接続され、 Wherein one of the first source and drain of the TFT, is electrically connected to the signal line,
    前記第1のTFTのソース及びドレインの他方は、前記第2のTFTのゲートに電気的に接続され、 Other of the source and the drain of the first TFT is electrically connected to a gate of the second TFT,
    前記第1のTFTのゲートは、走査線に電気的に接続され、 The gate of the first TFT is electrically connected to the scan line,
    前記第2のTFTのソース及びドレインの一方は、電源線に電気的に接続され、 The one is the second source and drain of the TFT, is electrically connected to the power supply line,
    前記第2のTFTのソース及びドレインの他方は、前記発光素子の陰極に電気的に接続され、 Other of the source and the drain of the second TFT is electrically connected to the cathode of the light emitting element,
    前記容量素子の一方の電極は、前記第2のTFTのゲートに電気的に接続され、 One electrode of the capacitor element is electrically connected to a gate of the second TFT,
    前記容量素子の他方の電極は、前記第2のTFTのソース及びドレインの他方に電気的に接続され、 The other electrode of the capacitor element is electrically connected to the other of the source and the drain of the second TFT,
    第1の期間において前記第1のTFTがオンとなり、前記第1のTFTを介して前記信号線から画像情報を有する第1の電位が前記第2のTFTのゲートに供給されるとともに、前記電源線から前記第2のTFTのソース及びドレインの一方に第2の電位が供給され、前記発光素子の陽極に第3の電位が供給されることにより、前記第1の電位と前記第2の電位との電位差を前記容量素子により保持し、 Wherein the first TFT is turned on in the first period, the first potential having image information from the signal line through the first TFT is supplied to the gate of the second TFT, the power supply the second potential is supplied from the line to one of a source and a drain of the second TFT, by a third potential to the anode of the light emitting element is supplied, the first potential and the second potential the potential difference between the holding by the capacitor element,
    第2の期間において前記第1のTFTがオフとなるとともに、前記第2のTFTのソース及びドレインの一方に第4の電位が供給され、前記発光素子の陽極に第5の電位が供給されることにより、前記第1の電位と前記第2の電位との電位差に応じた電流が前記発光素子に供給され、 Together with the first TFT is turned off in the second period, the fourth potential is supplied to one of a source and a drain of the second TFT, the fifth potential is supplied to the anode of the light emitting element by the first current corresponding to a potential difference between said second potential potential is supplied to the light emitting element,
    前記第2の電位は前記第3の電位よりも高く、 The second potential is higher than said third potential,
    前記第4の電位は前記第5の電位よりも低いことを特徴とする発光装置。 The light emitting device wherein the fourth potential is characterized by lower than the fifth potential.
  3. 請求項1または請求項2において、 According to claim 1 or claim 2,
    前記第2の期間において前記第2のTFTは飽和領域で動作することを特徴とする発光装置。 Wherein the second TFT in a second period light emitting device characterized by operating in the saturation region.
  4. 請求項1乃至3のいずれか一において、 In any one of claims 1 to 3,
    前記第3の電位と前記第5の電位は同じ高さであることを特徴とする発光装置。 The light emitting device wherein the third potential and the fifth potential is at the same height.
  5. 請求項1乃至4のいずれか一において、 In any one of claims 1 to 4,
    前記画像情報はアナログ信号であることを特徴とする発光装置。 Emitting device, wherein the image information is an analog signal.
  6. 請求項1乃至5のいずれか一に記載の発光装置が表示部に用いられた電子機器。 Electronic device emitting device is used in the display unit according to any one of claims 1 to 5.
JP2004225146A 2003-08-08 2004-08-02 The light-emitting device Active JP4939737B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003289569 2003-08-08
JP2003289569 2003-08-08
JP2004225146A JP4939737B2 (en) 2003-08-08 2004-08-02 The light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004225146A JP4939737B2 (en) 2003-08-08 2004-08-02 The light-emitting device

Publications (3)

Publication Number Publication Date
JP2005092188A true JP2005092188A (en) 2005-04-07
JP2005092188A5 true JP2005092188A5 (en) 2007-09-06
JP4939737B2 true JP4939737B2 (en) 2012-05-30

Family

ID=34466751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004225146A Active JP4939737B2 (en) 2003-08-08 2004-08-02 The light-emitting device

Country Status (1)

Country Link
JP (1) JP4939737B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015129969A (en) * 2003-08-08 2015-07-16 株式会社半導体エネルギー研究所 Display device and electronic apparatus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007491B2 (en) 2005-04-14 2012-08-22 セイコーエプソン株式会社 An electro-optical device, and electronic apparatus
JP5240534B2 (en) * 2005-04-20 2013-07-17 カシオ計算機株式会社 Display device and a driving control method thereof
KR20070030620A (en) * 2005-09-13 2007-03-16 삼성에스디아이 주식회사 Method for depositing electrode and the organic light emitting display produced using it
KR101171188B1 (en) 2005-11-22 2012-08-06 삼성전자주식회사 Display device and driving method thereof
US8004481B2 (en) 2005-12-02 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP5364235B2 (en) * 2005-12-02 2013-12-11 株式会社半導体エネルギー研究所 Display device
JP5240542B2 (en) * 2006-09-25 2013-07-17 カシオ計算機株式会社 Display driving device and a driving method, and a display device and a driving method thereof
JP2008286897A (en) * 2007-05-16 2008-11-27 Sony Corp Display device, method for driving the display device, and electronic equipment
JP5309470B2 (en) * 2007-05-21 2013-10-09 ソニー株式会社 Display device and a driving method thereof and electronic apparatus
KR101396698B1 (en) * 2007-08-21 2014-05-19 엘지디스플레이 주식회사 Electro-Luminescent Pixel and Display Panel and Device having the same
JP5631574B2 (en) 2008-11-07 2014-11-26 株式会社半導体エネルギー研究所 Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312173A (en) * 1997-05-09 1998-11-24 Pioneer Electron Corp Picture display device
JP2000268957A (en) * 1999-03-18 2000-09-29 Sanyo Electric Co Ltd Electroluminescence display device
JP2001109432A (en) * 1999-10-06 2001-04-20 Pioneer Electronic Corp Driving device for active matrix type light emitting panel
JP4869497B2 (en) * 2001-05-30 2012-02-08 株式会社半導体エネルギー研究所 Display device
JP4052865B2 (en) * 2001-09-28 2008-02-27 三洋電機株式会社 Semiconductor device and a display device
JP2003186437A (en) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd Display device
JP2003195810A (en) * 2001-12-28 2003-07-09 Casio Comput Co Ltd Driving circuit, driving device and driving method for optical method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015129969A (en) * 2003-08-08 2015-07-16 株式会社半導体エネルギー研究所 Display device and electronic apparatus

Also Published As

Publication number Publication date Type
JP2005092188A (en) 2005-04-07 application

Similar Documents

Publication Publication Date Title
US6914390B2 (en) Light emitting device, driving method for the same and electronic apparatus
US6958750B2 (en) Light emitting device
US7443202B2 (en) Semiconductor device and electronic apparatus having the same
US6952023B2 (en) Light emitting device
US7623098B2 (en) Display device
US7456810B2 (en) Light-emitting device and driving method thereof
US7053890B2 (en) Display device
US20040263066A1 (en) Electronic apparatus
US20030058687A1 (en) Semiconductor device
US20010038367A1 (en) Light emitting device
US20030117352A1 (en) Semiconductor device and driving method thereof
US6995520B2 (en) Active matrix light-emitting device and a driving method thereof
US6847341B2 (en) Electronic device and method of driving the same
US20070064469A1 (en) Display device and driving method of the same
US20060103324A1 (en) Display device and driving method thereof
US6693385B2 (en) Method of driving a display device
US6825820B2 (en) Display device and electronic device
US6528950B2 (en) Electronic device and driving method
US6903731B2 (en) Light emitting device
US20050243079A1 (en) Light emitting device
US20010055384A1 (en) Electronic device
US7429985B2 (en) Semiconductor device and driving method thereof
US20040252565A1 (en) Device substrate, light emitting device and driving method of light emitting device
US20030137503A1 (en) Semiconductor device and method of driving the semiconductor device
US6611108B2 (en) Electronic device and driving method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250