JP4928339B2

JP4928339B2 - Arbitrary waveform generator

Info

Publication number: JP4928339B2
Application number: JP2007117470A
Authority: JP
Inventors: 伸章大塚
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2007-04-26
Filing date: 2007-04-26
Publication date: 2012-05-09
Anticipated expiration: 2027-04-26
Also published as: JP2008278031A

Description

本発明は、信号波形を出力する任意波形発生装置に関する。 The present invention relates to arbitrary waveform generator for outputting a signal waveform.

従来、半導体回路等の被測定デバイスに対して試験信号を入力するとともに、当該被測定デバイスから出力する差動信号を測定する試験装置が知られている（特許文献１参照。）。この試験装置は、被測定デバイスを試験する試験パターンを生成するパターン発生器、当該パターン発生器で生成される試験パターンに基づいて被測定デバイスに供給する試験信号を生成する波形成形器、並びに、被測定デバイスが出力する差動信号からオフセット電圧を除去して当該差動信号をデジタル信号に変換する測定装置等を有する。
特開２００７−４０８４９号公報 2. Description of the Related Art Conventionally, a test apparatus that inputs a test signal to a device under test such as a semiconductor circuit and measures a differential signal output from the device under test is known (see Patent Document 1). The test apparatus includes a pattern generator that generates a test pattern for testing a device under measurement, a waveform shaper that generates a test signal supplied to the device under measurement based on the test pattern generated by the pattern generator, and A measurement device that removes the offset voltage from the differential signal output from the device under measurement and converts the differential signal into a digital signal;
JP 2007-40849 A

被測定デバイスに試験信号として差動信号を供給するときに当該差動信号の基準となる電圧が目標とする誤差範囲よりも大きくずれている場合、パターン発生器で生成される試験パターンを書き換えることにより、波形成形器が生成する試験信号を調整することが考えられる。しかしながら、このような試験パターンの書き換えには非常に手間がかかってしまう。 When supplying a differential signal as a test signal to the device under test, rewrite the test pattern generated by the pattern generator if the voltage used as the reference for the differential signal deviates significantly from the target error range. Thus, it is conceivable to adjust the test signal generated by the waveform shaper. However, rewriting such a test pattern is very troublesome.

そこで本発明は、上記の課題を解決することのできる差動出力装置および任意波形発生装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Therefore, an object of the present invention is to provide a differential output device and an arbitrary waveform generator that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

本発明によると、波形メモリに記憶された信号波形を差動出力端子から出力する任意波形発生装置であって、波形メモリを順次読み出して信号波形を出力する波形発生器と、経路上に接続される信号増幅器、減衰器、およびフィルタの組み合わせが異なる複数の信号伝達経路と、波形発生器から出力されて複数の信号伝達経路のうち指定された信号伝達経路を介して伝達された信号波形を差動入力信号として出力する波形出力部と、波形出力部から出力された差動入力信号を差動入力端子から入力し、増幅して差動出力信号として出力する差動アンプと、複数の信号伝達経路のそれぞれに対応してオフセット電圧の設定値を記憶する設定メモリと、差動入力端子と差動アンプとの間に設けられ、差動入力信号の正信号および負信号の差電圧に、設定メモリに記憶されたオフセット電圧の設定値のうち指定された信号伝達経路に対応する設定値に応じたオフセット電圧を加えるオフセット加算部と、当該任意波形発生装置を調整する場合において、複数の信号伝達経路のそれぞれ毎に、正信号および負信号の電圧値が等しくなるように制御された差動入力信号を、対応する信号伝達経路から差動入力端子へ入力した状態で、差動出力信号の正信号および負信号の差電圧を測定する測定部と、複数の信号伝達経路のそれぞれ毎に、測定部による測定結果に応じて、差動出力信号の正信号および負信号の差電圧を減少させるように、設定メモリに記憶された対応する信号伝達経路のオフセット電圧の設定値を変更する制御部とを備える任意波形発生装置が提供される。 According to the present invention, there is provided an arbitrary waveform generator for outputting a signal waveform stored in a waveform memory from a differential output terminal, the waveform generator for sequentially reading out the waveform memory and outputting a signal waveform, and connected to the path. Differences between multiple signal transmission paths with different combinations of signal amplifiers, attenuators, and filters, and the signal waveforms output from the waveform generator and transmitted via the specified signal transmission path among the multiple signal transmission paths A waveform output unit that outputs as a dynamic input signal, a differential amplifier that inputs the differential input signal output from the waveform output unit from the differential input terminal, amplifies and outputs the differential output signal, and a plurality of signal transmissions a setting memory for storing a set value of the offset voltage corresponding to each path is provided between the differential input terminals and differential amplifier, the differential voltage between the positive and negative signals of the differential input signal An offset addition unit adding an offset voltage corresponding to a set value corresponding to the specified signal transmission path among the setting values of setting memory with the stored offset voltage, in the case of adjusting the arbitrary waveform generator, a plurality of signals For each transmission path, a differential input signal that is controlled so that the voltage values of the positive signal and the negative signal are equal to each other is input from the corresponding signal transmission path to the differential input terminal. A measurement unit that measures a differential voltage between a positive signal and a negative signal, and a differential signal between a positive signal and a negative signal of a differential output signal is reduced for each of a plurality of signal transmission paths according to a measurement result by the measurement unit. Thus, there is provided an arbitrary waveform generator comprising a control unit that changes the set value of the offset voltage of the corresponding signal transmission path stored in the setting memory .

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the scope of claims, and all combinations of features described in the embodiments are included. It is not necessarily essential for the solution of the invention.

図１は、本発明の実施形態に係る差動出力装置１０の構成の一例を示す図である。差動出力装置１０は、半導体回路等の被測定デバイスを試験する差動信号を出力する装置であって、両端にそれぞれ差動入力端子５０および差動出力端子７０を有する正信号伝送路６２（ポジティブ側信号伝送路）および負信号伝送路６４（ネガティブ側信号伝送路）と、増幅部１００と、オフセット加算部２００と、測定部３００と、制御部４００と、設定メモリ５００と、差動入力信号発生部６００とを備える。 FIG. 1 is a diagram illustrating an example of a configuration of a differential output device 10 according to an embodiment of the present invention. The differential output device 10 is a device for outputting a differential signal for testing a device under test such as a semiconductor circuit, and a positive signal transmission path 62 (having a differential input terminal 50 and a differential output terminal 70 at both ends, respectively ( (Positive side signal transmission path) and negative signal transmission path 64 (negative side signal transmission path), amplification unit 100, offset addition unit 200, measurement unit 300, control unit 400, setting memory 500, and differential input A signal generation unit 600.

増幅部１００は、ＤＡ変換部１１０、バッファ１２０、フィルタ１３０、および差動アンプ１４０を有する。ＤＡ変換部１１０は、入力されるデジタル設定値をアナログに変換して当該デジタル設定値に応じた特定の大きさの電圧（以下、「コモン電圧」と称する）を出力する。また、ＤＡ変換部１１０は、入力されるコモン電圧のデジタル設定値が変更された場合、変更前と異なる大きさのコモン電圧を出力する。フィルタ１３０は、ＤＡ変換部１１０からバッファ１２０を経て出力されたコモン電圧に含まれるノイズ成分を除去する。差動アンプ１４０は、差動入力端子５０から正信号伝送路６２および負信号伝送路６４にそれぞれ入力される差動入力信号の正信号および負信号を所定の増幅率で増幅して差動出力信号として出力する。また、差動アンプ１４０は、この差動出力信号の基準電圧を制御するためのコモン電圧を入力することにより、当該差動出力信号の正信号および負信号の基準電圧を定める。なお、上記所定の増幅率は、１倍以上に限らず、1倍未満であってもよい。 The amplification unit 100 includes a DA conversion unit 110, a buffer 120, a filter 130, and a differential amplifier 140. The DA converter 110 converts an input digital set value into analog and outputs a voltage having a specific magnitude corresponding to the digital set value (hereinafter referred to as “common voltage”). Further, when the digital setting value of the input common voltage is changed, the DA conversion unit 110 outputs a common voltage having a magnitude different from that before the change. The filter 130 removes a noise component included in the common voltage output from the DA conversion unit 110 via the buffer 120. The differential amplifier 140 amplifies the positive signal and the negative signal of the differential input signal input from the differential input terminal 50 to the positive signal transmission path 62 and the negative signal transmission path 64, respectively, with a predetermined amplification factor, and outputs a differential output. Output as a signal. Further, the differential amplifier 140 inputs a common voltage for controlling the reference voltage of the differential output signal, thereby determining the reference voltage of the positive signal and the negative signal of the differential output signal. The predetermined amplification factor is not limited to 1 time or more, and may be less than 1 time.

オフセット加算部２００は、ＤＡ変換部２１０、バッファ２２２、２２４、抵抗２３２、２３４、正側加算部２４２、および負側加算部２４４を有する。ＤＡ変換部２１０は、入力されるデジタル設定値をアナログに変換して当該デジタル設定値に応じた大きさの電圧（以下、「オフセット電圧」と称する）を出力する。また、ＤＡ変換部２１０は、入力されるオフセット電圧のデジタル設定値が変更された場合、変更前と異なる大きさのオフセット電圧を出力する。正側加算部２４２は、正信号伝送路６２における差動入力端子５０と差動アンプ１４０との間に設けられており、バッファ２２２および抵抗２３２が配された伝送線を介してＤＡ変換部２１０の出力側と接続する。この正側加算部２４２は、例えばＤＡ変換部２１０が出力するオフセット電圧の１／２倍の電圧を差動入力信号の正信号に加える。また、負側加算部２４４は、負信号伝送路６４における差動入力端子５０と差動アンプ１４０との間に設けられており、バッファ２２４および抵抗２３４が配された伝送線を介してＤＡ変換部２１０の出力側と接続する。この負側加算部２４４は、例えばＤＡ変換部２１０が出力するオフセット電圧の−１／２倍の電圧を差動入力信号の負信号に加える。なお、正側加算部２４２が差動入力信号の正信号に加える電圧および負側加算部２４４が差動入力信号の負信号に加える電圧は、上記のようにそれぞれ互いに絶対値が等しく正負が異なる電圧でもよいが、例えば互いに絶対値が異なる（正負も異なる）電圧であってもよい。 The offset addition unit 200 includes a DA conversion unit 210, buffers 222 and 224, resistors 232 and 234, a positive side addition unit 242, and a negative side addition unit 244. The DA converter 210 converts the input digital setting value into analog and outputs a voltage having a magnitude corresponding to the digital setting value (hereinafter referred to as “offset voltage”). Further, when the digital setting value of the input offset voltage is changed, the DA conversion unit 210 outputs an offset voltage having a magnitude different from that before the change. The positive adder 242 is provided between the differential input terminal 50 and the differential amplifier 140 in the positive signal transmission path 62, and the DA converter 210 via a transmission line in which the buffer 222 and the resistor 232 are arranged. Connect to the output side. The positive side adder 242 adds, for example, a voltage that is ½ times the offset voltage output from the DA converter 210 to the positive signal of the differential input signal. Further, the negative side adder 244 is provided between the differential input terminal 50 and the differential amplifier 140 in the negative signal transmission path 64, and DA conversion is performed via a transmission line in which the buffer 224 and the resistor 234 are arranged. Connected to the output side of the unit 210. The negative adder 244 adds, for example, a voltage that is −½ times the offset voltage output from the DA converter 210 to the negative signal of the differential input signal. Note that the voltage added by the positive adder 242 to the positive signal of the differential input signal and the voltage applied by the negative adder 244 to the negative signal of the differential input signal have the same absolute value and different positive and negative values as described above. Although it may be a voltage, for example, it may be a voltage whose absolute values are different from each other (positive and negative are also different).

測定部３００は、信号測定器３１０、およびスイッチ３２２、３２４を有する。信号測定器３１０は、スイッチ３２２、３２４を介して正信号伝送路６２および負信号伝送路６４における差動アンプ１４０の出力側と接続され、スイッチ３２２がＯＮのときに差動出力信号の正信号を測定し、スイッチ３２４がＯＮのときに差動出力信号の負信号を測定する。 The measurement unit 300 includes a signal measurement device 310 and switches 322 and 324. The signal measuring device 310 is connected to the output side of the differential amplifier 140 in the positive signal transmission path 62 and the negative signal transmission path 64 via the switches 322 and 324, and the positive signal of the differential output signal when the switch 322 is ON. And the negative signal of the differential output signal is measured when the switch 324 is ON.

制御部４００は、ＤＡ変換部１１０により出力させるべきコモン電圧の大きさに応じたデジタル設定値をＤＡ変換部１１０に出力する。また、制御部４００は、ＤＡ変換部２１０により出力させるべきオフセット電圧の大きさに応じたデジタル設定値をＤＡ変換部２１０に出力する。また、制御部４００は、上記測定部３００のスイッチ３２２、３２４をそれぞれＯＮまたはＯＦＦの状態に切替える。また、制御部４００は、後述する差動入力信号発生部６００の切替部６２０に対して差動出力回路６１１、６１２、６１３のうち何れの回路を差動入力端子５０に接続するべきかの情報を出力する。また、制御部４００は、信号測定器３１０が測定する差動出力信号の正信号および負信号の測定結果を取得する。 The control unit 400 outputs a digital setting value corresponding to the magnitude of the common voltage to be output by the DA conversion unit 110 to the DA conversion unit 110. Further, the control unit 400 outputs a digital set value corresponding to the magnitude of the offset voltage to be output by the DA conversion unit 210 to the DA conversion unit 210. The control unit 400 switches the switches 322 and 324 of the measurement unit 300 to the ON or OFF state, respectively. Further, the control unit 400 has information on which of the differential output circuits 611, 612, and 613 should be connected to the differential input terminal 50 with respect to the switching unit 620 of the differential input signal generation unit 600 described later. Is output. In addition, the control unit 400 acquires the measurement result of the positive signal and the negative signal of the differential output signal measured by the signal measuring device 310.

設定メモリ５００は、差動入力端子５０から入力される差動入力信号に応じた差動出力信号のコモン電圧およびオフセット電圧の設定値を複数記憶する。上記制御部４００は、上記増幅部１００のＤＡ変換部１１０に出力させるコモン電圧の大きさを変更する場合、この設定メモリ５００から特定のコモン電圧の設定値を読み出して当該設定値に応じたデジタル設定値をＤＡ変換部１１０に出力する。また、制御部４００は、上記オフセット加算部２００のＤＡ変換部２１０に出力させるオフセット電圧の大きさを変更する場合、この設定メモリ５００から特定のオフセット電圧の設定値を読み出して当該設定値に応じたデジタル設定値をＤＡ変換部２１０に出力する。 The setting memory 500 stores a plurality of setting values for the common voltage and the offset voltage of the differential output signal corresponding to the differential input signal input from the differential input terminal 50. When the control unit 400 changes the magnitude of the common voltage to be output to the DA conversion unit 110 of the amplification unit 100, the control unit 400 reads a set value of a specific common voltage from the setting memory 500 and performs digital processing according to the set value. The set value is output to the DA converter 110. When the control unit 400 changes the magnitude of the offset voltage to be output to the DA conversion unit 210 of the offset addition unit 200, the control unit 400 reads a setting value of a specific offset voltage from the setting memory 500 and responds to the setting value. The digital setting value is output to the DA converter 210.

差動入力信号発生部６００は、複数の差動出力回路６１１、６１２、６１３、および切替部６２０を有する。複数の差動出力回路６１１、６１２、６１３は、例えば正信号および負信号の基準レベルおよび振幅の少なくとも一方が異なる差動入力信号をそれぞれ出力する。なお、差動入力信号発生部６００が有する差動出力回路の数は、差動出力装置１０が出力する差動出力信号の種類に応じて適宜選択される。切替部６２０は、上記制御部４００から差動出力回路６１１、６１２、６１３のうち何れの回路を差動入力端子５０に接続するべきかの情報が入力されると、入力された当該情報により指定された差動出力回路を差動入力端子５０に接続する。 The differential input signal generation unit 600 includes a plurality of differential output circuits 611, 612, 613, and a switching unit 620. The plurality of differential output circuits 611, 612, and 613 output differential input signals having different reference levels and amplitudes of positive and negative signals, for example. Note that the number of differential output circuits included in the differential input signal generation unit 600 is appropriately selected according to the type of differential output signal output by the differential output device 10. When the information on which of the differential output circuits 611, 612, and 613 should be connected to the differential input terminal 50 is input from the control unit 400, the switching unit 620 is designated by the input information. The differential output circuit thus connected is connected to the differential input terminal 50.

上記差動出力装置１０は、例えば使用開始時において、先ず、差動出力回路６１１、６１２、６１３の一つを選択して、校正動作が実施される。具体的には、正信号および負信号の電圧値が等しくなるように制御された差動入力信号を上記の選択した差動出力回路から差動入力端子５０へ入力させた状態で、先ず、差動出力信号の正信号および負信号の差電圧を減少させる第一の校正動作が実施される。図２は、差動出力装置１０の第一の校正動作を示すフローチャートである。なお、以下では、差動出力回路６１１を選択して校正動作を実施する場合について説明する。 For example, at the start of use, the differential output device 10 first selects one of the differential output circuits 611, 612, and 613 and performs a calibration operation. Specifically, the differential input signal controlled so that the voltage values of the positive signal and the negative signal are equal to each other is input from the selected differential output circuit to the differential input terminal 50. A first calibration operation is performed to reduce the difference voltage between the positive signal and the negative signal of the dynamic output signal. FIG. 2 is a flowchart showing a first calibration operation of the differential output device 10. In the following, a case where the differential output circuit 611 is selected and the calibration operation is performed will be described.

第一の校正動作では、まず、制御部４００が切替部６２０に対して、正信号および負信号の電圧値が等しい差動入力信号を出力する差動出力回路６１１を差動入力端子５０に接続するべき旨の情報を出力する。切替部６２０は、入力された当該情報により指定された差動出力回路６１１と差動入力端子５０との間のスイッチをＯＮに切替える。これにより、正信号伝送路６２および負信号伝送路６４に正信号および負信号の電圧値が等しい差動入力信号が入力される（ステップＳ１００）。 In the first calibration operation, first, the control unit 400 connects the differential output circuit 611 that outputs a differential input signal having the same positive and negative signal voltage values to the switching unit 620 to the differential input terminal 50. Output information to do. The switching unit 620 switches a switch between the differential output circuit 611 and the differential input terminal 50 specified by the input information to ON. As a result, differential input signals having the same positive and negative voltage values are input to the positive signal transmission path 62 and the negative signal transmission path 64 (step S100).

次に、制御部４００は、差動出力回路６１１が出力する差動入力信号に対応する差動出力信号のオフセット電圧の設定値を設定メモリ５００から読み出して、当該設定値に応じたデジタル設定値をオフセット加算部２００のＤＡ変換部２１０に出力する（ステップＳ１１０）。上記デジタル設定値がＤＡ変換部２１０に入力されると、ＤＡ変換部２１０は、このデジタル設定値が入力されるまで出力していたオフセット電圧の大きさを、このデジタル設定値に応じた大きさに変更する（ステップＳ１２０）。このとき、オフセット加算部２００の正側加算部２４２は、ＤＡ変換部２１０が出力する大きさの変更されたオフセット電圧の１／２倍の電圧を差動入力信号の正信号に加え、負側加算部２４４は、大きさの変更された当該オフセット電圧の−１／２倍の電圧を差動入力信号の負信号に加える（ステップＳ１３０）。 Next, the control unit 400 reads the setting value of the offset voltage of the differential output signal corresponding to the differential input signal output from the differential output circuit 611 from the setting memory 500, and sets the digital setting value according to the setting value. Is output to the DA converter 210 of the offset adder 200 (step S110). When the digital setting value is input to the DA conversion unit 210, the DA conversion unit 210 sets the magnitude of the offset voltage that has been output until the digital setting value is input, in accordance with the digital setting value. (Step S120). At this time, the positive side addition unit 242 of the offset addition unit 200 adds a voltage that is ½ times the offset voltage whose magnitude is changed output from the DA conversion unit 210 to the positive signal of the differential input signal, The adder 244 adds a voltage that is −½ times the offset voltage whose magnitude has been changed to the negative signal of the differential input signal (step S <b> 130).

次に、制御部４００は上記測定部３００のスイッチ３２２、３２４をそれぞれＯＮの状態に切替える。ここで、測定部３００の信号測定器３１０は、差動出力信号の正信号および負信号を測定する（ステップＳ１４０）。また、制御部４００は、測定部３００の信号測定器３１０が測定する差動出力信号の正信号および負信号の測定結果を取得する。 Next, the control unit 400 switches the switches 322 and 324 of the measurement unit 300 to the ON state. Here, the signal measuring device 310 of the measuring unit 300 measures the positive signal and the negative signal of the differential output signal (step S140). In addition, the control unit 400 acquires the measurement result of the positive signal and the negative signal of the differential output signal measured by the signal measuring device 310 of the measurement unit 300.

次に、制御部４００は、取得した差動出力信号の測定結果に基づいて、当該差動出力信号の正信号および負信号の差電圧を算出するとともに、算出した当該差電圧の大きさが実質的にゼロとなっているか、すなわち例えば予め定められた基準誤差以下であるかどうか判別する（ステップＳ１５０）。制御部４００における判別の結果、上記差電圧が予め定められた基準誤差よりも大きい場合、制御部４００は、当該差電圧を減少させて基準誤差以下とするべく、ＤＡ変換部２１０に出力するデジタル設定値を変更する。これにより、上記ステップＳ１２０と略同様に、ＤＡ変換部２１０が出力するオフセット電圧の大きさが再度変更される。この後、上記ステップＳ１３０からステップＳ１５０を再び繰り返す。また、上記ステップＳ１５０における上記判別の結果、上記差電圧が予め定められた基準誤差よりも小さい場合は、第一の校正動作は終了する。 Next, the control unit 400 calculates the difference voltage between the positive signal and the negative signal of the differential output signal based on the measurement result of the acquired differential output signal, and the magnitude of the calculated difference voltage is substantially equal. It is determined whether it is zero, that is, for example, it is equal to or smaller than a predetermined reference error (step S150). When the difference voltage is larger than a predetermined reference error as a result of determination in the control unit 400, the control unit 400 outputs the digital voltage to the DA conversion unit 210 so as to reduce the difference voltage to be equal to or less than the reference error. Change the setting value. As a result, the magnitude of the offset voltage output from the DA converter 210 is changed again in substantially the same manner as in step S120. Thereafter, the above steps S130 to S150 are repeated again. On the other hand, if the result of the determination in step S150 is that the differential voltage is smaller than a predetermined reference error, the first calibration operation ends.

上記差動出力装置１０は、上記第一の校正動作に引き続いて、差動出力信号の正信号および負信号の電圧を予め定められた基準値に近付ける第二の校正動作が実施される。図３は、差動出力装置１０の第二の校正動作を示すフローチャートである。 Subsequent to the first calibration operation, the differential output device 10 performs a second calibration operation for bringing the positive and negative signal voltages of the differential output signal closer to a predetermined reference value. FIG. 3 is a flowchart showing a second calibration operation of the differential output device 10.

第二の校正動作では、まず、制御部４００が、上記第一の校正動作において電圧値が変更された差動入力信号に対応する差動出力信号のコモン電圧の設定値を設定メモリ５００から読み出して、当該設定値に応じたデジタル設定値を増幅部１００のＤＡ変換部１１０に出力する（ステップＳ１６０）。上記デジタル設定値がＤＡ変換部１１０に入力されると、ＤＡ変換部１１０は、このデジタル設定値が入力されるまで出力していたコモン電圧の大きさを、このデジタル設定値に応じた大きさに変更する（ステップＳ１７０）。このとき、増幅部１００の差動アンプ１４０は、上記ＤＡ変換部１１０が出力する大きさの変更されたコモン電圧を差動出力信号に対して入力することにより、当該差動出力信号の正信号および負信号の基準電圧を定める（ステップＳ１８０）。 In the second calibration operation, first, the control unit 400 reads the setting value of the common voltage of the differential output signal corresponding to the differential input signal whose voltage value has been changed in the first calibration operation from the setting memory 500. Then, the digital set value corresponding to the set value is output to the DA conversion unit 110 of the amplification unit 100 (step S160). When the digital setting value is input to the DA conversion unit 110, the DA conversion unit 110 sets the magnitude of the common voltage that has been output until the digital setting value is input according to the digital setting value. (Step S170). At this time, the differential amplifier 140 of the amplifying unit 100 inputs the common voltage of the magnitude that is output from the DA converter 110 to the differential output signal, so that the positive signal of the differential output signal is input. The negative signal reference voltage is determined (step S180).

次に、制御部４００が上記測定部３００のスイッチ３２２、３２４をそれぞれＯＮの状態に切替えるとともに、測定部３００の信号測定器３１０が差動出力信号の正信号および負信号を測定する（ステップＳ１９０）。また、制御部４００は、測定部３００の信号測定器３１０が測定する差動出力信号の正信号の測定結果を取得する。 Next, the control unit 400 switches the switches 322 and 324 of the measurement unit 300 to the ON state, and the signal measuring device 310 of the measurement unit 300 measures the positive signal and the negative signal of the differential output signal (step S190). ). In addition, the control unit 400 acquires the measurement result of the positive signal of the differential output signal measured by the signal measuring device 310 of the measurement unit 300.

次に、制御部４００は、取得した差動出力信号の正信号および負信号の測定結果に基づいて、当該差動出力信号の正信号および負信号それぞれの基準電圧の大きさが、予め定められた基準値を中心とした一定の範囲（以下、「基準範囲」と称する）内であるかどうか判別する（ステップＳ２００）。なお、この基準範囲は、例えばＤＡ変換装置１０の性能上、許容される誤差の範囲である。制御部４００における上記判別の結果、上記それぞれの基準電圧の大きさが基準範囲よりも大きい場合、制御部４００は、上記それぞれの基準電圧の大きさを小さくして上記基準範囲内とするべく、上記ＤＡ変換部１１０に出力するデジタル設定値を変更する。また、上記それぞれの基準電圧の大きさが基準範囲よりも小さい場合、制御部４００は、上記それぞれの基準電圧の大きさを大きくして上記基準範囲内とするべく、上記ＤＡ変換部１１０に出力するデジタル設定値を変更する。 Next, the control unit 400 determines in advance the reference voltages of the positive and negative signals of the differential output signal based on the obtained measurement results of the positive and negative signals of the differential output signal. It is determined whether it is within a certain range centered on the reference value (hereinafter referred to as “reference range”) (step S200). The reference range is an allowable error range, for example, in terms of performance of the DA converter 10. As a result of the determination in the control unit 400, when the magnitude of each of the reference voltages is larger than the reference range, the control unit 400 reduces the magnitude of each of the reference voltages to be within the reference range. The digital setting value output to the DA converter 110 is changed. If the respective reference voltages are smaller than the reference range, the control unit 400 outputs the reference voltage to the DA converter 110 so as to increase the respective reference voltages within the reference range. Change the digital setting value.

これにより、ステップＳ１７０と略同様に、ＤＡ変換部１１０が出力するコモン電圧の大きさが変更される。この後、ステップＳ１８０からステップＳ２００を再び繰り返す。また、ステップＳ２００における判別の結果、差動出力信号の正信号および負信号の測定結果が基準範囲内である場合は、第二の校正動作は終了する。なお、上記第二の校正動作において、差動出力信号の正信号または負信号の一方に対して上記ステップＳ１８０からステップＳ２００を実施した後、他方に対して同様に上記ステップＳ１８０からステップＳ２００を実施してもよい。 Thereby, the magnitude | size of the common voltage which DA conversion part 110 outputs is changed substantially similarly to step S170. Thereafter, steps S180 to S200 are repeated again. If the result of determination in step S200 is that the measurement result of the positive signal and the negative signal of the differential output signal is within the reference range, the second calibration operation ends. In the second calibration operation, after performing steps S180 to S200 on one of the positive and negative signals of the differential output signal, the above steps S180 to S200 are similarly performed on the other. May be.

このように、本実施形態の差動出力装置１０によれば、正信号および負信号の電圧値が等しい差動入力信号に対応する差動出力信号の正信号および負信号に差電圧が生じた場合でも、第一の校正動作を実施することにより、当該差動出力信号における正信号および負信号に差電圧を予め定められた基準誤差よりも小さくすることができる。したがって、差動入力信号を出力する差動入力信号発生部６００の差動出力回路６１１、６１２、６１３等に変更を加えなくてもよいので、上記差動出力信号における正信号および負信号に生じる上記差電圧の校正を容易に実施することができる。 Thus, according to the differential output device 10 of the present embodiment, a differential voltage is generated between the positive signal and the negative signal of the differential output signal corresponding to the differential input signal having the same voltage value of the positive signal and the negative signal. Even in this case, by performing the first calibration operation, the difference voltage between the positive signal and the negative signal in the differential output signal can be made smaller than a predetermined reference error. Therefore, since it is not necessary to change the differential output circuits 611, 612, 613, etc. of the differential input signal generator 600 that outputs the differential input signal, it occurs in the positive signal and the negative signal in the differential output signal. The differential voltage can be easily calibrated.

また、差動出力端子７０から出力する差動出力信号における正信号および負信号それぞれの基準電圧の大きさが予め定められた基準値よりも大きく外れた場合でも、上記第二の校正動作を実施することにより、当該差動出力信号における正信号および負信号それぞれの基準電圧の大きさを変更して基準範囲内に校正することができる。したがって、差動入力信号を出力する差動入力信号発生部６００の差動出力回路６１１、６１２、６１３等に変更を加えなくてもよいので、上記差動出力信号における正信号および負信号それぞれの基準電圧の校正を容易に実施することができる。 Further, the second calibration operation is performed even when the reference voltages of the positive signal and the negative signal in the differential output signal output from the differential output terminal 70 deviate greatly from a predetermined reference value. As a result, the magnitude of the reference voltage of each of the positive signal and the negative signal in the differential output signal can be changed and calibrated within the reference range. Therefore, there is no need to change the differential output circuits 611, 612, 613, etc. of the differential input signal generator 600 that outputs the differential input signal. Calibration of the reference voltage can be easily performed.

なお、上記差動出力装置１０の第一の校正動作は、正信号および負信号の電圧値が異なるように制御された、すなわち例えば正信号が「High」に相当する電圧値に負信号が「Low」に相当する電圧値に制御された差動入力信号を上記の選択した差動出力回路から差動入力端子５０へ入力させた状態で実施することもできる。この場合、上記第一の校正動作のステップ１５０において、算出した差電圧が正信号の「High」の電圧値と負信号の「Low」の電圧値との差電圧に対して予め定められた基準誤差以下であるかどうか判別する。また、これと同様に、上記差動出力装置１０の第一の校正動作は、正信号が「Low」に相当する電圧値に負信号が「High」に相当する電圧値に制御された差動入力信号を上記の選択した差動出力回路から差動入力端子５０へ入力させた状態で実施することもできる。この場合、上記第一の校正動作のステップ１５０において、算出した差電圧が正信号の「Low」の電圧値と負信号の「High」の電圧値との差電圧に対して予め定められた基準誤差以下であるかどうか判別する。 The first calibration operation of the differential output device 10 is controlled so that the voltage values of the positive signal and the negative signal are different, that is, for example, the negative signal has a voltage value corresponding to the positive signal “High”. The differential input signal controlled to a voltage value corresponding to “Low” may be input to the differential input terminal 50 from the selected differential output circuit. In this case, in step 150 of the first calibration operation, the calculated difference voltage is a reference that is predetermined with respect to the difference voltage between the positive signal “High” voltage value and the negative signal “Low” voltage value. Determine if it is less than or equal to the error. Similarly, the first calibration operation of the differential output device 10 is a differential operation in which the positive signal is controlled to a voltage value corresponding to “Low” and the negative signal is controlled to a voltage value corresponding to “High”. The present invention can also be carried out in a state where an input signal is input from the selected differential output circuit to the differential input terminal 50. In this case, in step 150 of the first calibration operation, the calculated difference voltage is a reference that is predetermined with respect to the difference voltage between the “Low” voltage value of the positive signal and the “High” voltage value of the negative signal. Determine if it is less than or equal to the error.

図４は、本発明の他の実施形態に係る任意波形発生装置２０の構成の一例を示す図である。なお、図４において、上記差動出力装置１０と同様の構成については同じ参照番号を付して説明を省略する。任意波形発生装置２０は、半導体回路等の被測定デバイスを試験する差動信号の信号波形を出力する装置であって、図４に示すように、両端にそれぞれ差動入力端子５０および差動出力端子７０を有する正信号伝送路６２および負信号伝送路６４と、増幅部１００と、オフセット加算部２００と、測定部３００と、制御部４００と、設定メモリ５００と、波形発生部７００と、波形メモリ８００とを備える。また、任意波形発生装置２０において、制御部４００は、後述する波形発生部７００の切替部７３０に対して複数の信号伝達経路７２１、７２２、７２３のうち何れの信号伝達経路を差動入力端子５０に接続するべきかの情報を出力する。 FIG. 4 is a diagram illustrating an example of the configuration of the arbitrary waveform generator 20 according to another embodiment of the present invention. In FIG. 4, the same components as those of the differential output device 10 are denoted by the same reference numerals and description thereof is omitted. The arbitrary waveform generator 20 outputs a signal waveform of a differential signal for testing a device under test such as a semiconductor circuit. As shown in FIG. 4, a differential input terminal 50 and a differential output are respectively provided at both ends. Positive signal transmission path 62 and negative signal transmission path 64 having terminals 70, amplification section 100, offset addition section 200, measurement section 300, control section 400, setting memory 500, waveform generation section 700, waveform And a memory 800. In the arbitrary waveform generator 20, the control unit 400 uses any one of the plurality of signal transmission paths 721, 722, 723 to the differential input terminal 50 with respect to the switching unit 730 of the waveform generation unit 700 described later. Output information about whether to connect to.

波形発生部７００は、波形発生器７１０、複数の信号伝達経路７２１、７２２、７２３、切替部７３０、および波形出力部７４０を有する。また、波形メモリ８００は、複数の信号波形の波形データを記憶する。波形発生器７１０は、波形メモリ８００が記憶する波形データのうちの特定の波形データを読み出して、当該波形データに応じた信号波形を出力する。複数の信号伝達経路７２１、７２２、７２３は、経路上に接続される信号増幅器、減衰器、およびフィルタ等の組み合わせがそれぞれ異なる。切替部７３０は、上記制御部４００から複数の信号伝達経路７２１、７２２、７２３のうち何れの回路を差動入力端子５０に接続するべきかの情報が入力されると、入力された当該情報により指定された信号伝達経路を差動入力端子５０に接続する。波形出力部７４０は、波形発生器７１０から出力されて上記複数の信号伝達経路７２１、７２２、７２３のうち指定された信号伝達経路を介して伝達された信号波形を差動入力信号として差動入力端子５０から正信号伝送路６２および負信号伝送路６４に出力する。なお、上記のように、複数の信号伝達経路７２１、７２２、７２３は、それぞれ線路上の構成が異なることから、信号伝達経路７２１、７２２、７２３のそれぞれを介して伝達された信号波形は、その振幅および基準電圧等が異なる。 The waveform generation unit 700 includes a waveform generator 710, a plurality of signal transmission paths 721, 722, 723, a switching unit 730, and a waveform output unit 740. The waveform memory 800 stores waveform data of a plurality of signal waveforms. The waveform generator 710 reads specific waveform data from the waveform data stored in the waveform memory 800 and outputs a signal waveform corresponding to the waveform data. The plurality of signal transmission paths 721, 722, and 723 have different combinations of signal amplifiers, attenuators, filters, and the like connected on the paths. When the switching unit 730 receives information on which of the plurality of signal transmission paths 721, 722, and 723 should be connected to the differential input terminal 50 from the control unit 400, the switching unit 730 uses the input information. The designated signal transmission path is connected to the differential input terminal 50. The waveform output unit 740 receives the signal waveform output from the waveform generator 710 and transmitted through the designated signal transmission path among the plurality of signal transmission paths 721, 722, 723 as a differential input signal as a differential input. The signal is output from the terminal 50 to the positive signal transmission path 62 and the negative signal transmission path 64. As described above, since the signal transmission paths 721, 722, and 723 have different configurations on the lines, the signal waveforms transmitted through the signal transmission paths 721, 722, and 723 are Amplitude and reference voltage are different.

このような構成を有する任意波形発生装置２０によれば、出力すべき差動信号に応じて信号伝達経路７２１、７２２、７２３から増幅率および通過周波数帯域等が異なる信号伝達経路を選択することができる。また、選択した信号伝達経路を介して伝達された差動入力信号に対応する差動出力信号の正信号および負信号に差電圧が生じた場合でも、上記差動出力装置１０の第一の校正動作および第二の校正動作と同様の校正動作を実施することにより、当該差動出力信号における正信号および負信号に差電圧を予め定められた基準誤差よりも小さくすることができる。また、当該差動出力信号における正信号および負信号それぞれの基準電圧の大きさを変更して基準範囲内に校正することができる。したがって、信号伝達経路７２１、７２２、７２３の線路上の構成等に変更を加えなくてもよいので、上記差動出力信号における正信号および負信号に生じる差電圧の校正並びに正信号および負信号それぞれの基準電圧の校正を容易に実施することができる。 According to the arbitrary waveform generator 20 having such a configuration, it is possible to select a signal transmission path having a different amplification factor, pass frequency band, and the like from the signal transmission paths 721, 722, and 723 according to the differential signal to be output. it can. Even when a differential voltage is generated between the positive signal and the negative signal of the differential output signal corresponding to the differential input signal transmitted through the selected signal transmission path, the first calibration of the differential output device 10 is performed. By performing the same calibration operation as the operation and the second calibration operation, the differential voltage between the positive signal and the negative signal in the differential output signal can be made smaller than a predetermined reference error. In addition, the reference voltage of each of the positive signal and the negative signal in the differential output signal can be changed and calibrated within the reference range. Accordingly, since it is not necessary to change the configuration on the lines of the signal transmission paths 721, 722, and 723, calibration of the differential voltage generated in the positive signal and the negative signal in the differential output signal, and the positive signal and the negative signal respectively. The reference voltage can be easily calibrated.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

本発明の実施形態に係る差動出力装置１０の構成の一例を示す図である。It is a figure which shows an example of a structure of the differential output device 10 which concerns on embodiment of this invention. 差動出力装置１０の第一の校正動作を示すフローチャートである。4 is a flowchart showing a first calibration operation of the differential output device 10. 差動出力装置１０の第二の校正動作を示すフローチャートである。4 is a flowchart showing a second calibration operation of the differential output device 10. 本発明の他の実施形態に係る任意波形発生装置２０の構成の一例を示す図である。It is a figure which shows an example of a structure of the arbitrary waveform generator 20 which concerns on other embodiment of this invention.

Explanation of symbols

１０差動出力装置
２０任意波形発生装置
５０差動入力端子
６２正信号伝送路
６４負信号伝送路
７０差動出力端子
１００増幅部
１１０ＤＡ変換部
１２０バッファ
１３０フィルタ
１４０差動アンプ
２００オフセット加算部
２１０ＤＡ変換部
２２２、２２４バッファ
２３２、２３４抵抗
２４２正側加算部
２４４負側加算部
３００測定部
３１０信号測定器
３２２、３２４スイッチ
４００制御部
５００設定メモリ
６００差動入力信号発生部
６１１、６１２、６１３差動出力回路
６２０切替部
７００波形発生部
７１０波形発生器
７２１、７２２、７２３信号伝達経路
７３０切替部
７４０波形出力部
８００波形メモリ DESCRIPTION OF SYMBOLS 10 Differential output device 20 Arbitrary waveform generator 50 Differential input terminal 62 Positive signal transmission path 64 Negative signal transmission path 70 Differential output terminal 100 Amplification part 110 DA conversion part 120 Buffer 130 Filter 140 Differential amplifier 200 Offset addition part 210 DA converter 222, 224 Buffer 232, 234 Resistor 242 Positive side adder 244 Negative side adder 300 Measuring unit 310 Signal measuring device 322, 324 Switch 400 Controller 500 Setting memory 600 Differential input signal generator 611, 612, 613 Differential output circuit 620 Switching unit 700 Waveform generation unit 710 Waveform generators 721, 722, 723 Signal transmission path 730 Switching unit 740 Waveform output unit 800 Waveform memory

Claims

An arbitrary waveform generator for outputting a signal waveform stored in a waveform memory from a differential output terminal,
A waveform generator that sequentially reads out the waveform memory and outputs a signal waveform;
A plurality of signal transmission paths having different combinations of signal amplifiers, attenuators, and filters connected on the path;
A waveform output unit that outputs a signal waveform output from the waveform generator and transmitted through the designated signal transmission path among the plurality of signal transmission paths, as a differential input signal;
A differential amplifier that inputs the differential input signal output from the waveform output unit from a differential input terminal, amplifies and outputs the differential output signal; and
A setting memory for storing a setting value of an offset voltage corresponding to each of the plurality of signal transmission paths;
Provided between the differential input terminal and the differential amplifier, the differential voltage between the positive signal and the negative signal of the differential input signal is designated among the set values of the offset voltage stored in the setting memory. An offset addition unit for adding an offset voltage corresponding to a set value corresponding to the signal transmission path ;
When adjusting the arbitrary waveform generator, the differential input signal controlled so that the voltage values of the positive signal and the negative signal are equal to each other for each of the plurality of signal transmission paths. A measurement unit for measuring a differential voltage between a positive signal and a negative signal of the differential output signal in a state of being input to the differential input terminal from
Correspondingly stored in the setting memory so as to reduce the differential voltage between the positive signal and the negative signal of the differential output signal for each of the plurality of signal transmission paths according to the measurement result by the measurement unit. A control unit for changing a set value of the offset voltage of the signal transmission path ;
Arbitrary waveform generator.

2. The arbitrary offset according to claim 1 , wherein the offset adding unit adds 1/2 of the offset voltage to a positive signal of the differential input signal and subtracts 1/2 of the offset voltage from a negative signal of the differential input signal. Waveform generator .

The offset adding unit
A DA converter that converts the digital setting value of the offset voltage into analog and outputs the offset voltage;
A positive side adder that adds a voltage that is ½ times the offset voltage to the positive signal of the differential input signal;
A negative adder that adds a voltage that is -1/2 times the offset voltage to the negative signal of the differential input signal;
The arbitrary waveform generator of Claim 1 or Claim 2 which has these.

The differential amplifier inputs a common voltage that defines a reference voltage for positive and negative signals of the differential output signal,
The control unit further changes the set value of the offset voltage so that the differential voltage between the positive signal and the negative signal of the differential output signal is equal to or less than a predetermined reference error. The common voltage setting is changed so that at least one of the positive signal and the negative signal approaches a predetermined reference value.
The arbitrary waveform generator of any one of Claim 1 to 3 .

The setting memory stores a plurality of setting values of the offset voltage,
The offset addition unit claims 1 to add the offset voltage is changed to the selected set value among the plurality of set values of the offset voltage to the differential voltage of the positive and negative signals of the differential input signal 4 The arbitrary waveform generation device according to any one of the above.