JP4926482B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP4926482B2
JP4926482B2 JP2006018860A JP2006018860A JP4926482B2 JP 4926482 B2 JP4926482 B2 JP 4926482B2 JP 2006018860 A JP2006018860 A JP 2006018860A JP 2006018860 A JP2006018860 A JP 2006018860A JP 4926482 B2 JP4926482 B2 JP 4926482B2
Authority
JP
Japan
Prior art keywords
signal
reverse voltage
microcomputer
voltage application
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006018860A
Other languages
Japanese (ja)
Other versions
JP2007202329A (en
Inventor
浩二 野田
通可 植杉
治信 温品
隆久 遠藤
宏 餅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Carrier Corp
Original Assignee
Toshiba Carrier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Carrier Corp filed Critical Toshiba Carrier Corp
Priority to JP2006018860A priority Critical patent/JP4926482B2/en
Priority to CNB2007100081992A priority patent/CN100550592C/en
Publication of JP2007202329A publication Critical patent/JP2007202329A/en
Application granted granted Critical
Publication of JP4926482B2 publication Critical patent/JP4926482B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、主回路スイッチング素子の少なくとも一方にFETが使用され、負荷に電力を供給する電力変換装置に関する。   The present invention relates to a power conversion device that uses an FET as at least one of main circuit switching elements and supplies power to a load.

近年、スーパージャンクションMOSFETのようにON抵抗が小さいことにより効率の良いMOSFETが開発されている。また従来、誘導性負荷を駆動する電力変換装置内のインバータ回路に設けられたスイッチング素子としてMOSFETを使用する電力変換装置が提案されている(特許文献1参照)。   In recent years, MOSFETs with high efficiency due to their low ON resistance, such as super junction MOSFETs, have been developed. Conventionally, a power conversion device using a MOSFET as a switching element provided in an inverter circuit in a power conversion device that drives an inductive load has been proposed (see Patent Document 1).

この提案における電力変換装置では、スイッチング素子であるMOSFETのON、OFFに従ってMOSFETに逆並列接続された寄生ダイオード(MOSFETの構造上、自然に回路上に作成されてしまうダイオード)に生じる逆方向電流による損失を低減するために逆電圧印加回路を設けている。すなわち、この逆電圧印加回路によって一方のMOSFETがONからOFFに変化した場合に、そのMOSFETと対になる他方のMOSFETのONタイミング前に寄生ダイオードへ逆電圧を印加する。印加される逆電圧は、三角波信号と基準周波数及び基準電圧に基づく基準信号とを比較して生成されたPWM(Pulse Wide Modulation:パルス幅変調)基本信号及び逆電圧を印加するMOSFETのOFF信号を組み合わせて生成される駆動信号を基にしている。
特開平10−327585号公報
In the power conversion device in this proposal, due to the reverse current generated in the parasitic diode (diode that is naturally created on the circuit due to the structure of the MOSFET) connected in reverse parallel to the MOSFET according to ON / OFF of the MOSFET as the switching element. In order to reduce the loss, a reverse voltage application circuit is provided. That is, when one MOSFET is changed from ON to OFF by the reverse voltage application circuit, the reverse voltage is applied to the parasitic diode before the ON timing of the other MOSFET paired with the MOSFET. The reverse voltage applied is a PWM (Pulse Wide Modulation) basic signal generated by comparing a triangular wave signal with a reference signal based on a reference frequency and a reference voltage, and an OFF signal of a MOSFET that applies the reverse voltage. This is based on drive signals generated in combination.
Japanese Patent Laid-Open No. 10-327585

ここで、上記特許文献1では、逆電圧印加回路の動作のON、OFFを電位判別回路で制御している。図5は、基準信号及び三角波信号から生成されたPWM基本信号に基づいて生成される各信号のON又はOFFの状態を示すタイムチャートである。PWM基本信号の各パルスには「t1」から「t4」までの符号が付されている。このタイムチャートにおいては、一対の主回路スイッチング素子をそれぞれ「上アーム」、「下アーム」と表記しており、「上アームスイッチング信号」及び「下アームスイッチング信号」は、スイッチング素子である各MOSFETを駆動するために出力される信号である。また、「上アーム逆電圧印加信号」及び「下アーム逆電圧印加信号」は、逆電圧印加回路を駆動するために設けられ、各寄生ダイオードに逆電圧を印加する逆電圧印加回路内のスイッチング素子(以下、「逆電圧印加スイッチング素子」という。)に逆電圧の印加を指示するために出力される信号である。 Here, in Patent Document 1, ON / OFF of the operation of the reverse voltage application circuit is controlled by the potential discrimination circuit. FIG. 5 is a time chart showing the ON or OFF state of each signal generated based on the PWM basic signal generated from the reference signal and the triangular wave signal. Symbols from “t1” to “t4” are attached to the pulses of the PWM basic signal. In this time chart, a pair of main circuit switching elements are described as “upper arm” and “lower arm”, respectively, and “upper arm switching signal” and “lower arm switching signal” are each MOSFET that is a switching element. Is a signal output to drive the. The “upper arm reverse voltage application signal” and the “lower arm reverse voltage application signal” are provided for driving the reverse voltage application circuit, and are switching elements in the reverse voltage application circuit that apply a reverse voltage to each parasitic diode. (Hereinafter referred to as “reverse voltage application switching element”) is a signal output to instruct the application of the reverse voltage.

特許文献1の電位判別回路は、図5のタイムチャートの一番上に示すようなPWM基本信号が生成された場合に、上アームのMOSFETを駆動する上アームスイッチング信号がONからOFFに変化した後、下アームのMOSFETがONする前に上アームのMOSFETの寄生ダイオードに逆電圧を印加し、下アームのMOSFETがONした後に逆電圧の印加を終了する必要がある。   In the potential determination circuit of Patent Document 1, when a PWM basic signal as shown at the top of the time chart of FIG. 5 is generated, the upper arm switching signal for driving the upper arm MOSFET changes from ON to OFF. Thereafter, it is necessary to apply a reverse voltage to the parasitic diode of the upper arm MOSFET before the lower arm MOSFET is turned on, and to finish applying the reverse voltage after the lower arm MOSFET is turned on.

すなわち、電位判別回路は、上アームのMOSFETを駆動する上アームスイッチング信号がONからOFFに変化した後、若干の遅延を設けた後、実線aに示すように上アーム逆電圧印加信号をONとし、その後、所定時間ON状態を保持することで、下アームがONされた後に上アーム逆電圧印加信号をOFFする。   In other words, after the upper arm switching signal for driving the upper arm MOSFET changes from ON to OFF, after providing a slight delay, the potential discrimination circuit sets the upper arm reverse voltage application signal to ON as shown by the solid line a. Thereafter, by maintaining the ON state for a predetermined time, the upper arm reverse voltage application signal is turned OFF after the lower arm is turned ON.

ここで、図5に示されるように、上アームと下アームのスイッチング信号間には上下アームが同時ONして、短絡することがないように、それぞれのON信号のみを所定時間(この時間を以下、「デッドタイム」或いは「遅延時間」と言い、その時間幅を「td」と表記する。)だけ遅延させている。   Here, as shown in FIG. 5, the upper and lower arms are simultaneously turned ON between the switching signals of the upper arm and the lower arm, and only the respective ON signals are set for a predetermined time (this time is set to be short). Hereinafter, it is called “dead time” or “delay time”, and its time width is expressed as “td”).

そこで、逆電圧印加信号を生成する電位判別回路は、上アームのスイッチング信号OFFから所定時間ta(ta<td)だけ遅延した時にONとなり、そこからtb(ta+tb>td)時間だけONを継続した後、OFFとなる上アーム逆電圧印加信号を出力しなければならない。同様に、下アームのMOSFETを駆動する下アームスイッチング信号がONからOFFに変化した後、実線bに示すように下アーム逆電圧印加信号を出力しなければならない。   Therefore, the potential discriminating circuit that generates the reverse voltage application signal is turned on when a predetermined time ta (ta <td) is delayed from the upper arm switching signal OFF, and is then kept on for tb (ta + tb> td). After that, an upper arm reverse voltage application signal that is turned off must be output. Similarly, after the lower arm switching signal for driving the lower arm MOSFET changes from ON to OFF, the lower arm reverse voltage application signal must be output as shown by the solid line b.

近年、このような三相モータ駆動用電力変換装置に対応するために、その内部でPWM基本信号を生成し、これに基づき主回路スイッチング素子のON,OFFを制御する信号を出力するマイクロコンピュータが開発され、採用されている。このようなマイクロコンピュータを用いた場合、逆電圧印加回路の動作のON、OFFを制御する電位判別回路は、マイクロコンピュータの外部に設けられることになる。   In recent years, in order to cope with such a power converter for driving a three-phase motor, a microcomputer that generates a PWM basic signal therein and outputs a signal for controlling ON / OFF of a main circuit switching element based on the PWM basic signal has been developed. Developed and adopted. When such a microcomputer is used, a potential determination circuit for controlling ON / OFF of the operation of the reverse voltage application circuit is provided outside the microcomputer.

さらに、マイクロコンピュータの種類によっては、外部からの入力に基づきワンショットパルス信号を生成し、外部へ出力するワンショットパルス生成手段がその内部に設けられているものもある。そこで、上下アームスイッチング信号を出力可能で、かつワンショットパルス生成手段付きのマイクロコンピュータを用い、上・下アーム逆電圧印加信号をワンショットパルス生成手段から出力させることが考えられる。   Further, depending on the type of microcomputer, there is a type in which a one-shot pulse generating means for generating a one-shot pulse signal based on an external input and outputting the same to the outside is provided. Therefore, it is conceivable to use a microcomputer capable of outputting the upper and lower arm switching signals and having the one-shot pulse generating means, and outputting the upper and lower arm reverse voltage application signals from the one-shot pulse generating means.

ところが、従来のマイクロコンピュータのワンショットパルス生成手段は、その出力信号を生成するトリガーとなるトリガー信号は外部からマイクロコンピュータに入力されるようになっている。そのため、例えば、三相のDCブラシレスモータを駆動するインバータ回路では、例えば、全てのスイッチング素子をMOSFETとした場合、マイクロコンピュータから出力端子を経て外部に出力された6個の上・下アームのスイッチング信号を再び6個の外部トリガー入力端子からマイクロコンピュータ内に戻す必要があった。このように自らの出力を再びマイクロコンピュータに戻すという無駄な配線によって、マイクロコンピュータが搭載されるプリント基板の面積が大きくなってしまうなどの問題があった。   However, in the conventional one-shot pulse generating means of a microcomputer, a trigger signal serving as a trigger for generating the output signal is externally input to the microcomputer. Therefore, for example, in an inverter circuit that drives a three-phase DC brushless motor, for example, when all the switching elements are MOSFETs, switching of the six upper and lower arms output to the outside from the microcomputer via the output terminal It was necessary to return the signal from the six external trigger input terminals back into the microcomputer. As described above, there is a problem that the area of the printed circuit board on which the microcomputer is mounted becomes large due to the useless wiring of returning its output to the microcomputer again.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、電力変換装置のスイッチング素子を駆動するマイクロコンピュータの外部配線を増やすことなく上・下アーム逆電圧印加信号を出力させることができるようにして、回路構成を簡素化した電力変換装置を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to output upper and lower arm reverse voltage application signals without increasing the external wiring of the microcomputer that drives the switching element of the power converter. It is possible to provide a power conversion device with a simplified circuit configuration.

本発明の実施の形態に係る特徴は、直流電圧源に接続され、ON、OFF駆動により負荷に電力を供給する少なくとも一方がFETからなる一対の主回路スイッチング素子と、前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、前記FETに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、前記一対の主回路スイッチング素子をON、OFF駆動するためのPWM基本信号を生成するPWM基本信号生成手段と、前記PWM基本信号生成手段と接続され前記PWM基本信号に基づき前記逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成するワンショットパルス生成手段及び、前記PWM基本信号生成手段において生成されるPWM基本信号と外部で生成されて入力される外部トリガー信号とを選択して前記ワンショットパルス生成手段に入力するトリガー信号選択手段とを内部に有するマイクロコンピュータとを備える。 A feature according to an embodiment of the present invention is that a pair of main circuit switching elements, each of which is connected to a DC voltage source and supplies power to a load by ON / OFF driving, are FETs, and the pair of main circuit switching elements A diode connected in reverse parallel to each of the above, reverse voltage applying means for applying a reverse voltage lower than the voltage of the DC power supply to the diode connected in reverse parallel to the FET, and turning on the pair of main circuit switching elements, PWM basic signal generating means for generating a PWM basic signal for driving OFF, and a reverse voltage applying signal for connecting the PWM basic signal generating means to drive the reverse voltage applying means for a predetermined period based on the PWM basic signal. one-shot pulse generating means and, PWM basic signal and external generated in the PWM basic signal generating means It is generated by selecting an external trigger signal input and a microcomputer having a trigger signal selection means therein to be input to the one-shot pulse generating means.

本発明によれば、スイッチング素子を駆動するマイクロコンピュータの外部配線を増やすことなくマイクロコンピュータから上・下アーム逆電圧印加信号を出力させることができるようにして、回路構成を簡素化した電力変換装置を提供することができる。   According to the present invention, a power conversion device that simplifies the circuit configuration by allowing the microcomputer to output an upper / lower arm reverse voltage application signal without increasing the external wiring of the microcomputer that drives the switching element. Can be provided.

以下、本発明の第1の実施の形態について図面を参照して詳細に説明する。   Hereinafter, a first embodiment of the present invention will be described in detail with reference to the drawings.

(第1の実施の形態)
図1に示すように、本発明の第1の実施の形態に係る電力変換装置1においては、直流電圧源2の電源ラインに直列にインバータ回路3が接続され、このインバータ回路3の出力側には、例えばモータなどの誘導性負荷4が接続されている。
(First embodiment)
As shown in FIG. 1, in the power conversion device 1 according to the first embodiment of the present invention, an inverter circuit 3 is connected in series to the power supply line of the DC voltage source 2, and the inverter circuit 3 is connected to the output side. Is connected to an inductive load 4 such as a motor.

このインバータ回路3には、主回路スイッチング素子である上側素子MOSFET5uないし5w及び下側素子MOSFET5xないし5zが三相ブリッジ接続される。ここではMOSFET5u及び5x、MOSFET5v及び5y、MOSFET5w及び5zがそれぞれ一対の主回路スイッチング素子を構成している。これらのMOSFET5は、例えば、スーパージャンクションMOSFETからなる。MOSFET5uないし5w及び5xないし5zのソース及びドレイン間には、ダイオード(寄生ダイオード)6uないし6w及び6xないし6zが逆並列に接続される。なお、これらのスイッチング素子は低ON抵抗MOSFETで構成されているが、いずれか一対の主回路スイッチング素子の一方のMOSFETをIGBTとしてもよく、その場合、上側素子をIGBTに、下側素子をMOSFETにすることが好ましい。   The inverter circuit 3 is connected to the upper element MOSFETs 5u to 5w and the lower element MOSFETs 5x to 5z which are main circuit switching elements by a three-phase bridge connection. Here, MOSFETs 5u and 5x, MOSFETs 5v and 5y, and MOSFETs 5w and 5z constitute a pair of main circuit switching elements. These MOSFETs 5 are, for example, super junction MOSFETs. Diodes (parasitic diodes) 6u to 6w and 6x to 6z are connected in antiparallel between the sources and drains of the MOSFETs 5u to 5w and 5x to 5z. Although these switching elements are constituted by low ON resistance MOSFETs, one of the pair of main circuit switching elements may be an IGBT, in which case the upper element is an IGBT and the lower element is a MOSFET. It is preferable to make it.

各主回路スイッチング素子5のゲートにはドライブ手段14uないし14w及び14xないし14zが各々設けられ、各主回路スイッチング素子5は、マイクロコンピュータ13からそれぞれに対して出力されるスイッチング信号に基づくドライブ手段14の出力によってON、OFF駆動される。   Drive means 14 u to 14 w and 14 x to 14 z are respectively provided at the gates of the main circuit switching elements 5, and each main circuit switching element 5 is driven by the drive means 14 based on a switching signal output from the microcomputer 13. Is driven ON and OFF by the output of.

ダイオード6uないし6w及び6xないし6zには、それぞれ逆電圧印加手段としての逆電圧印加回路7uないし7w及び7xないし7zが接続されている。これら各逆電圧印加回路7は、直流電圧源2よりも電圧が低い低電圧直流電圧源8を有し、逆電圧印加回路7xないし7zにおいては低電圧直流電圧源8xを共用している。MOSFET5uないし5w及び5xないし5zのソース及びドレイン間に低電圧直流電圧源8がそれぞれ接続されている。   The diodes 6u to 6w and 6x to 6z are connected to reverse voltage application circuits 7u to 7w and 7x to 7z as reverse voltage application means, respectively. Each of these reverse voltage application circuits 7 has a low voltage DC voltage source 8 having a voltage lower than that of the DC voltage source 2, and the reverse voltage application circuits 7x to 7z share the low voltage DC voltage source 8x. A low voltage DC voltage source 8 is connected between the sources and drains of the MOSFETs 5u to 5w and 5x to 5z, respectively.

逆電圧印加回路7の低電圧直流電圧源8と直列に抵抗9uないし9w及び9xないし9zが設けられ、さらにコンデンサ10uないし10w及び10xないし10zが並列に接続されている。抵抗9は、コンデンサ10のチャージに伴う突入電流を防止するために設けられている。また、逆電圧印加スイッチング素子11uないし11w及び11xないし11z、電流の逆流を防ぐダイオード12uないし12w及び12xないし12zが低電圧直流電圧源8の電源ライン上に接続されている。ここで逆電圧印加スイッチング素子11には、電力消費の少ないMOSFETが好適に使用される。   Resistors 9u to 9w and 9x to 9z are provided in series with the low-voltage DC voltage source 8 of the reverse voltage application circuit 7, and capacitors 10u to 10w and 10x to 10z are connected in parallel. The resistor 9 is provided in order to prevent an inrush current accompanying charging of the capacitor 10. Further, reverse voltage application switching elements 11u to 11w and 11x to 11z and diodes 12u to 12w and 12x to 12z for preventing reverse current flow are connected on the power supply line of the low voltage DC voltage source 8. Here, a MOSFET with low power consumption is suitably used for the reverse voltage application switching element 11.

図2に示すように、マイクロコンピュータ13は、U相ないしW相及びX相ないしZ相の各主回路スイッチング素子5に印加する上下アームスイッチング信号を出力する出力ポート13eと、U相ないしW相及びX相ないしZ相の逆電圧印加回路7を駆動する信号を出力するワンショットパルス生成手段20に設けられた出力ポート20aとを介して、インバータ回路3と接続されている。なお、図2においては説明のため、単一出力相すなわちU相部分のみを表しており、三相インバータ装置においては、このような構成が3相分必要となる。   As shown in FIG. 2, the microcomputer 13 includes an output port 13e that outputs upper and lower arm switching signals to be applied to the U-phase to W-phase and X-phase to Z-phase main circuit switching elements 5, and U-phase to W-phase. The output circuit 20 is connected to the inverter circuit 3 through an output port 20 a provided in the one-shot pulse generation means 20 that outputs a signal for driving the X-phase to Z-phase reverse voltage application circuit 7. In FIG. 2, only a single output phase, that is, the U-phase portion is shown for explanation, and such a configuration is required for three phases in the three-phase inverter device.

さらに、マイクロコンピュータ13は、主回路スイッチング素子に印加するスイッチング信号を生成するために、基準信号を生成する基準信号生成手段13aと、所定周期の三角波信号を生成する三角波信号生成手段13bと、基準信号生成手段13aの出力と三角波信号生成手段13bの出力とを入力し、スイッチング信号を生成するための基本となるPWM基本信号を生成するPWM基本信号生成手段13cと、このPWM基本信号が入力される反転手段13dcと、遅延手段13da、13dbとを備えている。この最終段の遅延手段13da、13dbを経てマイクロコンピュータ13の出力ポート13eを介してドライブ手段14に印加された信号が主回路スイッチング素子5を駆動するための上下アームスイッチング信号(以下、「スイッチング信号α」という。)となる。第1の実施の形態においては、これら基準信号生成手段13aと三角波信号生成手段13bは、マイクロコンピュータ13内に設けた構成としているが、マイクロコンピュータ13の外に設けられていてもよい。   Furthermore, the microcomputer 13 generates a reference signal generating means 13a for generating a reference signal, a triangular wave signal generating means 13b for generating a triangular wave signal of a predetermined period, and a reference in order to generate a switching signal applied to the main circuit switching element. The PWM basic signal generating means 13c for inputting the output of the signal generating means 13a and the output of the triangular wave signal generating means 13b and generating a basic PWM signal for generating a switching signal, and this PWM basic signal are inputted. Inverting means 13dc and delay means 13da, 13db. A signal applied to the drive means 14 via the output port 13e of the microcomputer 13 through the delay means 13da and 13db in the final stage is used to drive the upper and lower arm switching signals (hereinafter referred to as “switching signals”). α ”)). In the first embodiment, the reference signal generating unit 13 a and the triangular wave signal generating unit 13 b are provided in the microcomputer 13, but may be provided outside the microcomputer 13.

PWM基本信号生成手段13cは、基準信号と三角波信号との大小比較に基づき、主回路スイッチング素子に印加するスイッチング信号の基となるPWM基本信号を生成する。すなわち、前述した図5に示すように、PWM基本信号は基準信号と三角波信号との大小比較の結果を基準にON又はOFFを行うように生成される。   The PWM basic signal generation means 13c generates a PWM basic signal that is a basis of the switching signal applied to the main circuit switching element, based on the magnitude comparison between the reference signal and the triangular wave signal. That is, as shown in FIG. 5 described above, the PWM basic signal is generated so as to be turned on or off based on the result of the magnitude comparison between the reference signal and the triangular wave signal.

反転手段13dcは、それぞれ入力される各PWM基本信号を反転させるインバータ回路で構成される。遅延手段13da、13dbは、入力されるPWM基本信号のONタイミングのみをtd時間だけ遅延させる回路である。この時間は、効率面から、短絡を防止できる範囲で極力短い方(例えば、2ないし3μs程度)が望ましい。   The inversion means 13dc is configured by an inverter circuit that inverts each input PWM basic signal. The delay means 13da and 13db are circuits that delay only the ON timing of the input PWM basic signal by td time. From the viewpoint of efficiency, this time is preferably as short as possible (for example, about 2 to 3 μs) within a range in which a short circuit can be prevented.

さらにマイクロコンピュータ13は、その内部にゲート駆動手段15uないし15w及び15xないし15zを介して逆電圧印加スイッチング素子11に印加する上下アーム逆電圧印加信号(以下、「スイッチング信号β」という。)を生成するワンショットパルス生成手段20を設けている。ワンショットパルス生成手段20のトリガー入力20bに入力される信号は、スイッチング信号αである。   Further, the microcomputer 13 generates an upper and lower arm reverse voltage application signal (hereinafter referred to as “switching signal β”) to be applied to the reverse voltage application switching element 11 through the gate driving means 15u to 15w and 15x to 15z. One-shot pulse generating means 20 is provided. A signal input to the trigger input 20b of the one-shot pulse generation means 20 is a switching signal α.

スイッチング信号αは、ワンショットパルス生成手段20にてスイッチング信号βとして生成された後、出力ポート20aから出力され、ゲート駆動手段15を介して逆電圧印加回路7(逆電圧印加スイッチング素子11)に供給される。   The switching signal α is generated as the switching signal β by the one-shot pulse generation means 20 and then output from the output port 20a, and is sent to the reverse voltage application circuit 7 (reverse voltage application switching element 11) via the gate drive means 15. Supplied.

ワンショットパルス生成手段20は、トリガとして入力されたON信号を所定時間ta時間だけ遅延させた後、ON信号を出力し、その後、tb時間ON状態を保持した後、OFF信号とする。すなわち、スイッチング信号βは、主回路スイッチング素子5のスイッチング信号がONからOFFに変化した時点からta時間遅延して逆電圧印加スイッチング素子11に印加され、tb時間ONを継続し、その後、OFFすることになる。この結果、逆電圧印加スイッチング素子11は、対応するMOSFETと対になるMOSFETのOFFからONへ移行する前後の期間にわたって(寄生)ダイオード6に対して逆電圧を印加することができる。この結果、MOSFETに逆並列接続された(寄生)ダイオードに流れる逆電流を抑制できる。ここで、時間ta,tbは、マイクロコンピュータのファームウェアにて設定可能となっており、スイッチング素子の特性、逆電圧印加回路の回路常数などを基に予め定められた時間が設定される。   The one-shot pulse generation means 20 delays the ON signal input as a trigger by a predetermined time ta, then outputs the ON signal, and then holds the ON state for tb time, and then sets it as the OFF signal. That is, the switching signal β is applied to the reverse voltage application switching element 11 with a delay of ta time from the time when the switching signal of the main circuit switching element 5 changes from ON to OFF, continues ON for tb time, and then turns OFF. It will be. As a result, the reverse voltage application switching element 11 can apply a reverse voltage to the (parasitic) diode 6 over a period before and after the MOSFET paired with the corresponding MOSFET shifts from OFF to ON. As a result, the reverse current flowing through the (parasitic) diode connected in reverse parallel to the MOSFET can be suppressed. Here, the times ta and tb can be set by the firmware of the microcomputer, and are set in advance based on the characteristics of the switching element, the circuit constant of the reverse voltage application circuit, and the like.

トリガー信号選択手段21は、入力された6個(各スイッチング素子ごと、但し図2ではU相のみのため2個が図示されている)のスイッチング信号αをワンショットパルス生成手段20にトリガー信号として送るか否かを個々のスイッチング信号α毎に選択する。すなわち、三相インバータ装置の6個のスイッチング素子のすべてがMOSFETの場合には6つの全てのスイッチング信号αがトリガー信号としてワンショットパルス生成手段20に供給される。但し、たとえば、上下アームのいずれか一方をMOSFET以外の素子とした場合には、逆電圧印加動作は不要となるため、このような場合には、MOSFET以外の素子に対応するスイッチング信号αをワンショットパルス生成手段20にトリガー信号として送らないようにして無駄な動作を起こなわないようにすることができる。この結果、マイクロコンピュータとしてはスイッチング素子の種類や配置が異なるものにおいても利用可能とし、汎用性を持たせている。   The trigger signal selection means 21 uses the input six switching signals α (for each switching element, but two are shown only for the U phase in FIG. 2) as trigger signals for the one-shot pulse generation means 20. Whether or not to send is selected for each switching signal α. That is, when all of the six switching elements of the three-phase inverter device are MOSFETs, all the six switching signals α are supplied to the one-shot pulse generating means 20 as trigger signals. However, for example, when any one of the upper and lower arms is an element other than a MOSFET, the reverse voltage application operation is not required. In such a case, the switching signal α corresponding to the element other than the MOSFET is set to one. It is possible not to cause useless operation by not sending it as a trigger signal to the shot pulse generating means 20. As a result, the microcomputer can be used even if the type and arrangement of the switching elements are different, so that it has versatility.

なお、このようなトリガー信号選択手段21における選択は、マイクロコンピュータのファームウェアにて設定可能となっている。   The selection in the trigger signal selection means 21 can be set by microcomputer firmware.

以上のようにマイクロコンピュータの内部で生成される信号を使用することで、逆電圧印加スイッチング素子11に印加するスイッチング信号を生成する際にマイクロコンピュータの外部からトリガー信号を入力する必要がなくなるため、外部配線を増やすことなくマイクロコンピュータから上・下アーム逆電圧印加信号が出力する回路構成を簡素化した電力変換装置を提供することができる。   By using a signal generated inside the microcomputer as described above, it is not necessary to input a trigger signal from the outside of the microcomputer when generating a switching signal to be applied to the reverse voltage application switching element 11. It is possible to provide a power conversion device that simplifies a circuit configuration in which upper and lower arm reverse voltage application signals are output from a microcomputer without increasing external wiring.

また、トリガー信号選択手段により、入力された信号を例えば、ファームウェアのレジスタ設定によりワンショットパルス生成手段20にトリガーとして送るか否かを選択するようにしたため、ファームウェアのレジスタ設定を変更することによりFETが一部に使用されている場合にも、簡単に対応することができる。   In addition, the trigger signal selection unit selects whether to send the input signal as a trigger to the one-shot pulse generation unit 20 by, for example, firmware register setting. Therefore, by changing the firmware register setting, the FET Even if some are used, it can be easily handled.

(第2の実施の形態)
次に本発明における第2の実施の形態について説明する。なお、第2の実施の形態において、上述の第1の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. In the second embodiment, the same components as those described in the first embodiment are denoted by the same reference numerals, and the description of the same components is omitted because it is duplicated.

第1の実施の形態と構成において相違するのは、第2の実施の形態におけるマイクロコンピュータは外部からトリガー信号の入力を受けることも可能とし、トリガー信号選択手段において内部で生成されたPWM基本信号と外部からのトリガー信号とを選択している点である。   The difference from the first embodiment is that the microcomputer in the second embodiment can also receive an input of a trigger signal from the outside, and the PWM basic signal generated internally in the trigger signal selection means And an external trigger signal are selected.

図3に示すように、本発明の第2の実施の形態に係るマイクロコンピュータ13の内部に設けられているトリガー信号選択手段21には、マイクロコンピュータの内部で生成されたPWM信号と、マイクロコンピュータ13の外部に設けられた外部トリガー信号生成手段30からのトリガー信号とが入力される。トリガー信号選択手段21は、これら入力された信号の中から必要な信号を選択することができる。   As shown in FIG. 3, the trigger signal selection means 21 provided in the microcomputer 13 according to the second embodiment of the present invention includes a PWM signal generated inside the microcomputer, a microcomputer 13 is input with a trigger signal from an external trigger signal generating means 30 provided outside. The trigger signal selection means 21 can select a necessary signal from these input signals.

前述の第1の実施の形態のようにマイクロコンピュータ13の外部からトリガー信号を入力せず、内部結線によりマイクロコンピュータ13の内部で生成される信号を基に逆電圧印加スイッチング素子11に印加する信号を生成することにすると、このマイクロコンピュータ13は、逆電圧印加回路7を備えたインバータ回路3にしか使用することができず、マイクロコンピュータとしての汎用性が低くなる。   A signal to be applied to the reverse voltage application switching element 11 based on a signal generated inside the microcomputer 13 by internal connection without inputting a trigger signal from the outside of the microcomputer 13 as in the first embodiment. This microcomputer 13 can be used only for the inverter circuit 3 provided with the reverse voltage application circuit 7, and the versatility of the microcomputer is reduced.

そこで、スイッチング素子としてMOSFETを使用せず、逆電圧印加回路7を備えないインバータ回路3に用いる場合は、マイクロコンピュータが有する一又は複数の入力端子を外部で生成されたトリガ信号の入力用に使用して、マイクロコンピュータの内部で生成された信号又は外部で生成された信号のいずれかを選択して使用することが可能な構成とすることで、マイクロコンピュータの汎用性を高めたものである。   Therefore, when the MOSFET is not used as a switching element and the inverter circuit 3 is not provided with the reverse voltage application circuit 7, one or a plurality of input terminals of the microcomputer are used for inputting an externally generated trigger signal. Thus, the versatility of the microcomputer is improved by adopting a configuration in which either a signal generated inside the microcomputer or a signal generated outside can be selected and used.

なお、トリガー信号選択手段21では、外部から入力された信号と上下アームスイッチング信号αのいずれかを、ファームウェアのレジスタ設定によりワンショットパルス生成手段20にトリガーとして送る信号として選択できるようにしている。このため、ファームウェアのレジスタ設定を変更することにより容易に選択すべきトリガー信号を変更することができる。   The trigger signal selection means 21 can select either an externally input signal or the upper and lower arm switching signal α as a signal to be sent as a trigger to the one-shot pulse generation means 20 by setting a firmware register. Therefore, the trigger signal to be easily selected can be changed by changing the firmware register setting.

(第3の実施の形態)
次に本発明における第3の実施の形態について説明する。なお、第3の実施の形態において、上述の第1又は第2の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
(Third embodiment)
Next, a third embodiment of the present invention will be described. In the third embodiment, the same components as those described in the first or second embodiment are denoted by the same reference numerals, and the description of the same components is duplicated. Omitted.

第3の実施の形態においては、マイクロコンピュータ13に設けられているピンに与えられる機能を適宜アサイン変更可能とした点に特徴がある。   The third embodiment is characterized in that the function given to the pins provided in the microcomputer 13 can be appropriately changed.

すなわち、マイクロコンピュータ13に設けられているピンに与えられる機能が、例えばワンショットパルス生成手段20で生成された逆電圧印加スイッチング素子11に印加されるスイッチング信号βの出力のためにのみ使用されるように固定されて設定されていると、マイクロコンピュータ13としての用途が限定される。そこで、図4に示すように、マイクロコンピュータ13に設けられているピンに与えられる機能を例えば、ファームウェアのレジスタ設定を変更することにより、例えば、レジスタ設定1の場合には、ワンショットパルス生成手段20で生成されるスイッチング信号βの出力を行うための出力ポートとしての機能を与え、或いは、レジスタ設定3の場合には各ピンに割込み信号入力ピンとしての機能を与える等、容易にその機能設定を変更することができるようにしている。   That is, the function given to the pins provided in the microcomputer 13 is used only for the output of the switching signal β applied to the reverse voltage application switching element 11 generated by the one-shot pulse generation means 20, for example. If fixed and set as described above, the use as the microcomputer 13 is limited. Therefore, as shown in FIG. 4, for example, in the case of register setting 1, the one shot pulse generating means is used by changing the register setting of the firmware to the function provided to the pins provided in the microcomputer 13. The function as an output port for outputting the switching signal β generated at 20 is given, or in the case of register setting 3, the function as an interrupt signal input pin is given to each pin. To be able to change.

このように、マイクロコンピュータ13に設けられているピンの機能を例えば、ファームウェアのレジスタ設定を変更して容易にその機能設定を変更できるようにすることで、マイクロコンピュータ13の汎用性を高めることができる。   Thus, the versatility of the microcomputer 13 can be improved by changing the function of the pins provided in the microcomputer 13, for example, by changing the register setting of the firmware so that the function setting can be easily changed. it can.

なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine the component covering different embodiment suitably.

本発明の実施の形態における電力変換装置を示す全体構成図である。It is a whole lineblock diagram showing the power converter in an embodiment of the invention. 第1の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。It is a block diagram which shows the structure of the microcomputer in 1st Embodiment. 第2の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。It is a block diagram which shows the structure of the microcomputer in 2nd Embodiment. 第3の実施の形態におけるマイクロコンピュータのピンのレジスタ設定の例を示した表である。It is the table | surface which showed the example of the register setting of the pin of the microcomputer in 3rd Embodiment. 従来の実施の形態において主回路スイッチング素子及び寄生ダイオ−ドに印加される信号を示すタイムチャートである。It is a time chart which shows the signal applied to a main circuit switching element and a parasitic diode in the conventional embodiment.

符号の説明Explanation of symbols

1…電力変換装置、2…直流電圧源、3…インバータ回路、4…誘導性負荷、5…主回路スイッチング素子、6…寄生ダイオード、7…逆電圧印加回路、12…ダイオード、13…マイクロコンピュータ、20…ワンショットパルス生成手段、21…トリガー信号選択手段、30…外部トリガー信号生成手段   DESCRIPTION OF SYMBOLS 1 ... Power converter device, 2 ... DC voltage source, 3 ... Inverter circuit, 4 ... Inductive load, 5 ... Main circuit switching element, 6 ... Parasitic diode, 7 ... Reverse voltage application circuit, 12 ... Diode, 13 ... Microcomputer 20 ... One shot pulse generating means, 21 ... Trigger signal selecting means, 30 ... External trigger signal generating means

Claims (1)

直流電圧源に接続され、ON、OFF駆動により負荷に電力を供給する少なくとも一方がFETからなる一対の主回路スイッチング素子と、
前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、
前記FETに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、
前記一対の主回路スイッチング素子をON、OFF駆動するためのPWM基本信号を生成するPWM基本信号生成手段と、前記PWM基本信号生成手段と接続され前記PWM基本信号に基づき前記逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成するワンショットパルス生成手段及び、前記PWM基本信号生成手段において生成されるPWM基本信号と外部で生成されて入力される外部トリガー信号とを選択して前記ワンショットパルス生成手段に入力するトリガー信号選択手段とを内部に有するマイクロコンピュータと、
を備えることを特徴とする電力変換装置。
A pair of main circuit switching elements, each of which is connected to a DC voltage source and supplies power to the load by driving ON and OFF, and is composed of an FET;
A diode connected in antiparallel to each of the pair of main circuit switching elements;
Reverse voltage application means for applying a reverse voltage lower than the voltage of the DC power supply to the diode connected in reverse parallel to the FET;
PWM basic signal generating means for generating a PWM basic signal for driving the pair of main circuit switching elements ON and OFF, and the reverse voltage applying means connected to the PWM basic signal generating means based on the PWM basic signal. One shot pulse generating means for generating a reverse voltage application signal that is driven for a period of time, and a PWM basic signal generated by the PWM basic signal generating means and an external trigger signal that is generated and inputted externally, and selects the one A microcomputer having trigger signal selection means for inputting to the shot pulse generation means ;
A power conversion device comprising:
JP2006018860A 2006-01-27 2006-01-27 Power converter Expired - Fee Related JP4926482B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006018860A JP4926482B2 (en) 2006-01-27 2006-01-27 Power converter
CNB2007100081992A CN100550592C (en) 2006-01-27 2007-01-26 Power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006018860A JP4926482B2 (en) 2006-01-27 2006-01-27 Power converter

Publications (2)

Publication Number Publication Date
JP2007202329A JP2007202329A (en) 2007-08-09
JP4926482B2 true JP4926482B2 (en) 2012-05-09

Family

ID=38456344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018860A Expired - Fee Related JP4926482B2 (en) 2006-01-27 2006-01-27 Power converter

Country Status (2)

Country Link
JP (1) JP4926482B2 (en)
CN (1) CN100550592C (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010061513A1 (en) * 2008-11-28 2010-06-03 三菱電機株式会社 Phase-compensated pulse width modulation circuit and digital/analog conversion device
JP5571013B2 (en) 2011-02-15 2014-08-13 株式会社東芝 Semiconductor switch and power conversion device
JP5885977B2 (en) 2011-09-16 2016-03-16 ラピスセミコンダクタ株式会社 PWM signal output circuit, PWM signal output control method, and program

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3651972B2 (en) * 1995-07-26 2005-05-25 キヤノン株式会社 Control device for grid-connected inverter and photovoltaic power generation system using the same
JPH10327585A (en) * 1997-05-23 1998-12-08 Toshiba Corp Power converter
JP3548540B2 (en) * 2001-03-29 2004-07-28 Necマイクロシステム株式会社 Trigger generation circuit
JP4509535B2 (en) * 2002-11-19 2010-07-21 パナソニック株式会社 Semiconductor device and control method
JP4729393B2 (en) * 2005-12-06 2011-07-20 東芝キヤリア株式会社 Power converter

Also Published As

Publication number Publication date
CN101034856A (en) 2007-09-12
JP2007202329A (en) 2007-08-09
CN100550592C (en) 2009-10-14

Similar Documents

Publication Publication Date Title
JP4729393B2 (en) Power converter
JP4819454B2 (en) Power converter
WO2011033698A1 (en) Power converter
JP4540714B2 (en) Converter circuit for switching of multiple switching voltage levels
US9912279B2 (en) Circuit with current sharing alternately switched parallel transistors
JP5819010B2 (en) Power converter
JP5310425B2 (en) Power converter
JP4926482B2 (en) Power converter
WO2020255459A1 (en) Power conversion device
JP2008125178A (en) Motor controller
WO2003055055A1 (en) Inverter
JP5810973B2 (en) Switching element drive circuit
JP2007143336A (en) Semiconductor device
JP4768456B2 (en) Power converter
WO2023195041A1 (en) Power conversion device and flying object
JP6705234B2 (en) Inverter control method
JP4466830B2 (en) AC / AC direct conversion device
JP5734120B2 (en) Power converter
JP2007267486A (en) Converter
JP2014045563A (en) Inverter device
JP2019088078A (en) Driver circuit and power converter
JP2006034030A (en) Gate drive circuit, high side drive module, and driving device
JP2013252042A (en) Power converter
KR102195774B1 (en) Circuit for driving switching module of inveter and apparatus for driving swtiching module of inveter
JP4688021B2 (en) AC-AC direct conversion power converter

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees