JP4923846B2

JP4923846B2 - 電源装置

Info

Publication number: JP4923846B2
Application number: JP2006222261A
Authority: JP
Inventors: 誠司飯野; 嘉信照井
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2006-08-17
Filing date: 2006-08-17
Publication date: 2012-04-25
Anticipated expiration: 2026-08-17
Also published as: JP2008048542A

Description

本発明は、直流電圧が入力されることにより、所定の直流電圧を出力する電源装置に関する。

各種の装置には、装置の作動制御などを行うコントロール基板などの半導体素子を用いた回路基板が多用されている。このような回路基板においては、半導体プロセスの微細化、回路の動作速度の高速化などが図られており、これにより、一つの基板上に、異なる電源電圧が必要とするものが増加している。

異なる電源電圧を必要とする回路基板には、ＤＣ−ＤＣコンバータ回路又はＤＣ−DＣコンバータモジュールが設けられ、基板外部から例えば、電圧が５Ｖの電源を供給する事により、ＤＣ−ＤＣコンバータによって例えば、３．３ｖの電圧を生成することにより、５ｖと、３．３ｖの電源電圧が得られるようにしている。

このようなＤＣ−ＤＣコンバータは、スイッチング素子の駆動（ＯＮ／ＯＦＦ）を、出力電圧に応じてＰＷＭ制御し、このスイッチング素子の出力を、平滑リアクトル及び平滑コンデンサによって平滑化することにより所定電圧の直流電力が得られるようにしている。

すなわち、ＤＣ−ＤＣコンバータでは、出力電圧を一定とするために、基準電圧と出力電圧との差を増幅するようにしており、ここから、基準電圧と出力電圧をコンパレータへ入力し、コンパレータの出力に基づいて、スイッチング素子をＰＷＭ制御するようにしている。

一方、ＤＣ−ＤＣコンバータでは、立ち上がり時の出力安定化を図るために、立ち上がり時に、基準電圧に換えて、所定の傾きで増加する電圧（ソフトスタート電圧）をコンパレータに入力されるようにし、これにより、立ち上げ時に、出力電圧が徐々に増加するようにしている（以下、ソフトスタートとする）。

ところで、ＤＣ−ＤＣコンバータの動作効率の向上を図るときに、前記スイッチング素子がオンしているときにオフする同期整流用の第２のスイッチング素子を設ける方法がある。しかし、同期整流用スイッチング素子を設けた場合、ソフトスタートを行うと、同期整流用スイッチング素子がオンしたときに、同期整流用スイッチング素子に振動（共振）電流が流れ、出力電圧が瞬間的に過大となる共振現象が生じる場合がある。回路起動時は、負荷である電子回路が、その動作clkの発振開始、あるいはリセット信号解除とともに一斉に作動し始めるので電流変化が大きく、共振現象の発生につながることがあり、このときの振幅は、スイッチング素子に流れる電流が大きく急激にＯＮ／ＯＦＦするほど大きくなりやすい。

これを防止するために、ソフトスタート時には、同期整流用である第２のスイッチング素子の駆動を停止し、その役割を並列に設置した受動素子に持たせるという提案がなされている（例えば、特許文献１参照。）。この場合は、受動素子を設置する分だけコストが上昇する。

一方、ＤＣ−ＤＣコンバータには、過電流保護などの出力保護回路が設けられることが多い。その過電流検知の一方法として、前記スイッチング素子のソースとドレイン間電位差から求める方法がある。このような出力保護回路を設けると、ソフトスタートを行うときに、共振現象が発生するとソースとドレイン間電位差が大きくなり、これにより出力保護回路が誤作動し、立ち上げができなくなることがある。

このような共振現象は、ＤＣ−ＤＣコンバータに設けられる制御用ＩＣの応答タイミングのずれによるものであり、ここから、スイッチング素子を駆動するバッファの能力を抑えることにより、共振現象を防止して安定した立ち上がりが可能となる。
特開平１１−２２０８７４号公報

しかしながら、ＤＣ−ＤＣコンバータなどの電源装置では、バッファの駆動能力を減らした場合、定常時の負荷変動に対する出力電圧の安定化が困難となるという問題がある。

本発明は上記事実に鑑みてなされたものであり、定常状態での出力の安定化と共に、立ち上がり時の安定化を図ることができる電源装置を提案することを目的とする。

上記目的を達成するために本発明は、対で設けられたスイッチング素子と、ＰＷＭ制御により所定の出力電圧が得られるように前記スイッチング素子の駆動を制御するＰＷＭ制御手段と、電圧出力開始時に出力電圧を徐々に前記所定の出力電圧まで上昇するソフトスタートが行われるように前記ＰＷＭ制御手段を作動させるソフトスタート手段と、前記スイッチング素子から出力される出力電圧の過電圧及び出力電流の過電流を検出した場合に前記ＰＷＭ制御手段の動作を停止することで前記スイッチング素子を保護する保護手段と、前記スイッチング素子ごとに少なくとも一つが作動するように複数の駆動バッファが設けられ、駆動バッファのそれぞれが作動することで所定の出力電流が得られる駆動電圧を前記スイッチング素子へ供給する駆動部と、前記ソフトスタートが行われる場合に、前記出力電圧と予め設定された上限基準電圧及び下限基準電圧とを比較する比較手段と、前記スイッチング素子から前記所定の出力電圧を出力する場合に、前記駆動部の前記複数のバッファのそれぞれを作動させ、前記ソフトスタートが行われる場合に、前記比較手段の比較結果から前記出力電圧が前記下限基準電圧以上でかつ前記上限基準電圧未満の間、前記スイッチング素子ごとに前記駆動バッファの少なくとも１つの作動を停止させる作動制御手段と、を含む。

この発明によれば、対で設けているスイッチング素子を、ＰＷＭ制御して交互に駆動することにより所定の出力電圧を出力するときに、それぞれのスイッチング素子に対して複数の駆動バッファを設け、複数の駆動バッファが同時に作動されることにより、所定の出力電流を出力できるようにしている。

ここで、電圧出力開始時に立ち上げ処理を行うときに、出力電圧が予め設定している上限基準電圧と下限基準電圧との間で、少なくとも一つの駆動バッファを停止して、出力可能となる出力電流を抑える。

これにより、共振現象が発生して出力電流が急激に増加することにより、保護手段が作動してしまうのを防止し、安定した立ち上げを行うことができる。

すなわち、本発明では、予め設定された上限基準電圧及び下限基準電圧と出力電圧を比較する比較手段を含み、出力電圧が下限基準電圧から上限基準電圧の範囲内であるときに、作動制御手段が少なくとも一つの駆動バッファの作動を停止する。

このときに、前記上限基準電圧及び前記下限基準電圧が、前記出力電圧が供給される負荷回路の前記出力電圧に対する特性に基づいて設定ことができる。具体的には、実際にclk動作が開始される電圧、あるいは、リセット信号が解除される電圧を中心に設定する。

本発明は、前記上限基準電圧と前記下限基準電圧との間に、前記出力電圧が供給されることにより前記負荷回路で動作クロックの発振を開始する発振開始電圧が含まれるように前記上限基準電圧及び前記下限基準電圧が設定することができる。
また、本発明では、前記比較手段に入力する前記出力電圧からノイズ成分を除去する除去手段を含むことが好ましく、これにより、ソフトスタート時にノイズが発生しても、ノイズによる誤作動を確実に防止することができる。

さらに、本発明の電源装置は、対で配置したスイッチング素子をＰＷＭ制御して駆動することにより所定電圧を出力すると共に、電圧出力開始時には出力電圧を徐々に所定電圧まで上昇させるソフトスタート手段と、過電圧及び過電流に対する保護手段を備えた電源装置であって、前記スイッチング素子のそれぞれに対して複数個の駆動バッファを設けた駆動部を含み、かつ、前記複数個の駆動バッファの作動開始電圧が異なるものであっても良い。

以上説明したように本発明によれば、スイッチング素子のそれぞれに対して複数の駆動バッファを設けて、それぞれの駆動バッファが作動したときに、所定の出力電流が得られるようにすると共に、ソフトスタート時には、スイッチング素子のそれぞれについて少なくとも一つの駆動バッファを停止して出力電流を抑制する。

これにより、保護手段の誤作動を防止して安定した立ち上げを行うことができるという優れた効果が得られる。

以下に、図面を参照しながら本発明の実施の形態を説明する。
〔第１の実施の形態〕
図１には、第１の実施の形態に係る電源装置とするＤＣ−ＤＣコンバータ１０の概略構成が示されている。図２に示されるように、ＤＣ−ＤＣコンバータ１０は、負荷回路１２が形成される回路基板１４上に配置され、電源スイッチ１６がオンされることにより電源回路（ＡＣ−ＤＣ回路）１８から、所定電圧（Ｖｃｃ_１、例えば、ＤＣ５ｖ）の電力が供給される。また、ＤＣ−ＤＣコンバータ１０は、電源回路１８から供給される電圧の電力から、例えば、ＤＣ３．３ｖ（Ｖｃｃ_２）の電圧の電力を生成する。

これにより、回路基板１４の負荷回路１２には、ＤＣ５ｖの電力と、ＤＣ３．３ｖの電力が供給されるようにしている。なお、以下では、回路基板１４に設けたＤＣ−ＤＣコンバータ１０を例に説明するが、本発明は、これに限らず、ＤＣ−ＤＣ変換を行う任意の構成の電源装置として適用することができる。

図１に示されるように、ＤＣ−ＤＣコンバータ１０では、スイッチング素子として２個のＦＥＴ２０、２２を用いており、一方（例えばＦＥＴ２０）がHigt Side側、他方（例えばＦＥＴ２２）がLow Side側となっており、通常は、交互にオンされるようになっている。

また、ＤＣ−ＤＣコンバータ１０には、平滑リアクトルとなるコイル２４を介して負荷回路１２に接続されており、これにより、ＤＣ−ＤＣコンバータ１０で生成した所定電圧の直流電力が、負荷回路１２へ供給されるようになっている（図２参照）。

一方、ＤＣ−ＤＣコンバータ１０には、ＦＥＴ２０、２２を駆動する駆動回路２６が設けられている。駆動回路２６は、ＰＷＭ制御部２８及び駆動部３０を含んでおり、ＰＷＭ制御部２８は、三角波を生成するオシレータ回路（以下、三角波発生回路３２とする）及び、ＰＷＭタイミング生成回路３４を含んでいる。

また、駆動回路２６には、保護回路部３６及び、出力電圧判定部３８が設けられている。この保護回路部３６には、ＦＥＴ２０、２２による出力電圧に応じた電圧が、過電流制限用フィードバック信号として入力されるようになっている。

ＤＣ−ＤＣコンバータ１０には、コイル２４の出力側に、出力電圧検出用の分圧抵抗４０Ａ、４０Ｂが接続されており、保護回路部３６及び出力電圧判定部３８には、分圧抵抗４０Ａ、４０Ｂの間の電圧が、出力フィードバック信号として入力される。

また、ＤＣ−ＤＣコンバータ１０では、立ち上がり時に出力電圧を徐々に上昇させる所謂ソフトスタートを行うようになっており、出力電圧判定部３８には、例えば、ＣＲ回路などによって構成されて、立ち上がり時に、ＣＲ回路から出力される徐々に上昇される電圧が、ソフトスタート信号として供給されるようになっている。

図３には、保護回路部３６及び出力電圧判定部３８の一例の概略構成を示している。

保護回路部３６は、電位差検出器４２、比較器４４及びＡＮＤ回路４６が設けられている。電位差検出回路４２には、電圧Ｖｃｃ_１と、過電流制限用フィードバック信号が入力されるようになっており、これにより、ＦＥＴ２０のソース−ドレイン間の電位差に応じた検出信号が、比較器４４に入力される。

また、保護回路部３６には、出力電流制限検出用の抵抗４８と定電流回路５０が設けられており、比較器４４には、抵抗４８と定電流回路５０によって生成される出力電流制限用の基準電圧が入力される。

図１に示されるように、ＰＷＭ制御部２８は、High Side側のＦＥＴ２０をＯＮした時のゲートＯＮ信号を、保護回路部３６へ出力するようになっている。図３に示されるように、ＡＮＤ回路４６には、このゲートＯＮ信号が入力されるようになっている。

これにより、ＡＮＤ回路４６は、過電流が発生して、ＤＣ−ＤＣコンバータ１０の出力電圧が高くなったときに、過電流検出信号を出力する。このときに、ゲートＯＮ信号を用いることにより、ＦＥＴ２０がオフしているときに、誤検出が生じないようにしている。

保護回路部３６には、比較器５２及び、比較電圧生成用の抵抗５４Ａ、５４Ｂが設けられている。この比較器５２には、抵抗５４Ａ、５４Ｂによって生成される基準電圧と、出力フィードバック信号が入力されるようになっており、これにより、比較器５２は、基準電圧よりも出力電圧が高くなったときに、過電圧検出信号を出力する。

また、保護回路部３６には、停止信号生成部５６が設けられており、ＡＮＤ回路４６の出力信号及び比較器５２の出力信号から、過電流ないし過電圧が検出されたときに、ＰＷＭ制御部２８は出力停止信号を出力するようになっている。

出力電圧判定部３８には、出力電圧測定回路５８及び比較器６０が設けられている。出力電圧測定回路５８には、出力フィードバック信号が入力されるようになっており、これにより、比較器６０には、出力電圧に応じた電圧信号が入力されるようになっている。

また、出力電圧判定部３８には、基準電圧生成回路６２、遅延立ち上がり生成回路６４及びセレクタ６６が設けられている。セレクタ６６には、基準電圧生成回路６２で生成された基準電圧と、遅延立ち上がり生成回路６４が立ち上がり時に基準電圧と時定数設定用のコンデンサＣの充電状態に応じて出力するソフトスタート電圧が入力される。

セレクタ６６には、ソフトスタート信号が入力されるようになっており、セレクタ６６は、ソフトスタート信号が所定電圧に達するまでは、遅延立ち上がり生成回路６４を選択し、この後は基準電圧生成回路６２を選択して比較器６０へ出力する。

これにより、比較器６０は、出力電圧判定信号（電圧）として、立ち上がり時はソフトスタート電圧と出力電圧の比較結果を出力し、立ち上がり終了後は、基準電圧と出力電圧の比較結果を出力する。

図１に示されるように、ＰＷＭ制御部２８には、保護回路部３６が出力禁止信号を出力したときに、この出力禁止信号が入力されると共に、出力電圧判定部３８が出力する出力電圧判定信号が入力されるようになっている。

ここで、ＰＷＭ制御部２８では、三角波発生回路３２で発生される三角波と、出力電圧判定部３８から入力される出力判定信号に基づいてＰＷＭタイミングを生成する。また、ＰＷＭ制御部２８には、駆動制御回路６８が設けられており、駆動制御回路６８は、ＰＷＭタイミングに基づいて、ＦＥＴ２０、２２のオン／オフ信号を生成して出力する。

また、駆動回路２６には、駆動部３０が設けられており、この駆動部３０が、駆動制御回路６８から出力されるオン／オフ信号に基づいて、ＦＥＴ２０、２２を駆動する。このとき、駆動制御回路６８は、ＦＥＴ２０、２２を交互に駆動するように、オン／オフ信号を出力する。

これにより、ＤＣ−ＤＣコンバータ１０では、所定電圧の直流電力を出力すると共に、過電圧、過電流が発生したときに、電圧出力を停止する。また、ＤＣ−ＤＣコンバータ１０では、立ち上がり時に、ＦＥＴ２０のオン時間が、最初は短く、徐々に長くなることにより、出力電圧を徐々に上昇させるソフトスタートが行われるようになっている。

ところで、ＤＣ−ＤＣコンバータ１０では、駆動部３０に、ＦＥＴ２０、２２のそれぞれに対して２つずつのバッファ７２（７２Ａ、７２Ｂ）、７４（７４Ａ、７４Ｂ）が設けられている。ＦＥＴ２０はバッファ７２Ａ、７２Ｂの双方が駆動され、ＦＥＴ２２はバッファ７４Ａ、７４Ｂの双方が駆動されることにより、所定電力を出力可能となっている。また、ＦＥＴ２０、２２は、一方のバッファ７２Ａ、７４Ａのみが駆動されたときには、出力可能となる電力が低下されるようになっている。

一方、図３に示されるように、出力電圧判定部３８では、遅延立ち上がり生成回路６４が、遅延立ち上がり信号を出力するようになっている。図１に示されるように、この遅延立ち上がり信号は、バッファ７２Ｂ、７４Ｂのそれぞれに入力される。

バッファ７２Ｂ、７２Ｂは、遅延立ち上がり信号が入力されることにより、動作を停止する。すなわち、駆動部３０では、ソフトスタート状態では、バッファ７２Ｂ、７４Ｂが停止されて、ＦＥＴ２０、２２を、一つずつのバッファ７２Ａ、７４Ａで駆動するようにしている。

これにより、ＤＣ−ＤＣコンバータ１０では、ソフトスタート時に出力電力が抑えられ、過電流及び過電圧が発生しないようにしている。

ここで、第１の実施の形態の作用としてＤＣ−ＤＣコンバータ１０の立ち上がりを説明する。

ＤＣ−ＤＣコンバータ１０は、電源スイッチ１６がオンされて、電源回路１８が作動を開始することにより、電源回路１８の所定電圧（電圧Ｖｃｃ_１）の出力電力が供給されることにより作動し、三角波発生回路３２によって発生される三角波に基づいて、ＦＥＴ２０、２２がＰＷＭ制御されることにより、所定電圧（電圧Ｖｃｃ_２）の電力を出力する。

このとき、三角波と出力電圧に基づいてＦＥＴ２０、２２のオン時間が制御されることにより、一定電圧の電力を出力できるようになっている。

ところで、ＤＣ−ＤＣコンバータ１０では、立ち上げ時にソフトスタートを行うことにより、出力電圧を緩やかに上昇させて、立ち上がり時の出力安定化を図るようにしている。また、ＤＣ−ＤＣコンバータ１０では、一つのスイッチング素子に対して２つのバッファを用い、立ち上がり時には、一方のバッファの作動を停止することにより、立ち上がり時に共振現象が発生して、保護回路部３６が作動してしまうのを防止するようにしている。

すなわち、ＤＣ−ＤＣコンバータ１０では、立ち上がり時に、出力電圧判定部３８にソフトスタート信号が入力されることにより、遅延立ち上がり生成回路６４から入力される電圧と出力電圧に基づいた出力判定信号に基づいてＰＷＭ制御を行う。このとき、遅延立ち上がり生成回路６４では、コンデンサ６４の静電容量によって定まる時定数で出力電圧が徐々に上昇する。

これにより、図４（Ａ）に示されるように、立ち上がり開始時のソフトスタート期間では、最初は、Low Side側のＦＥＴ２２のオン時間が長く、このオン時間が徐々に短くなる。また、High Side側のＦＥＴ２０では、逆に、最初はオン時間が短く、このオン時間が徐々に長くなる。

これにより、図４（Ｂ）に示されるように、ＤＣ−ＤＣコンバータ１０の出力電圧（電圧Ｖｃｃ_２）は、緩やかに上昇して、所定の電圧Ｖｃｃ_２に達するようになっている。

一方、負荷回路１２は、ＤＣ−ＤＣコンバータ１０で発生された電力が供給されることにより作動する。

このとき、ＤＣ−ＤＣコンバータ１０の出力電圧が徐々に上昇することにより、図４（Ｃ）に示されるように、負荷回路１２の消費電力は、入力される電圧が、所定値に達すると急激に増加する。すなわち、負荷回路１２に半導体素子などが用いられていると、低電圧では、動作しないために消費電流も少なくなっているが、ある電圧（例えば、ＣＬＫ発振開始点の電圧）を超えると作動し始めるために、消費電流が増加する。

ここで、ＤＣ−ＤＣコンバータ１０では、低電圧で負荷回路１２の消費電量が増加すると、共振現象が発生して、保護回路部３６で検出する出力電流が急激に増加して、保護回路部３６が出力停止信号を出力する。これにより、ＤＣ−ＤＣコンバータ１０は、作動を停止して、図４（Ｂ）に二点鎖線で示すように、出力電圧も停止（０ｖ）となる。

一方、ＤＣ−ＤＣコンバータ１０では、ＦＥＴ２０、２２のそれぞれを駆動するときに、２個ずつのバッファ７２Ａ、７２Ｂとバッファ７４Ａ、７４Ｂを設けている。また、バッファ７２Ｂ、７４Ｂには、ソフトスタート期間に、遅延立ち上がり生成回路６４から出力される遅延立ち上がり信号が入力されるようになっており、バッファ７２Ｂ、７４Ｂは、この遅延立ち上がり信号が入力されている期間は、動作が停止するようになっている。

これにより、ＤＣ−ＤＣコンバータ１０では、ソフトスタート期間中は、ＦＥＴ２０、２２が、バッファ７２Ａ又はバッファ７４Ａのみで駆動されるため、出力電力が抑えられる。

すなわち、ＦＥＴ２０、２２は、バッファ７２Ａ、７２Ｂ、７４Ａ、７４Ｂが駆動されることにより、定格範囲の電流を出力可能となるが、バッファ７２Ｂ、７４Ｂを停止することにより、出力可能な電流が減少する。

これにより、出力電圧Ｖｃｃ_２が、負荷回路１２のＣＬＫ点（発振開始点）に達しても、負荷回路１２の消費電流が急激に増加するのを抑えることができる。したがって、ＤＣ−ＤＣコンバータ１０では、立ち上がり時に、保護回路部３６が作動して、立ち上がらなくなってしまうのを未然に防止して、安定した状態で立ち上がることができるようになっている。
〔第２の実施の形態〕
次に本発明の第２の実施の形態を説明する。なお、第２の実施の形態の基本的構成は、前記した第１の実施の形態と同じであり、第２の実施の形態において、第１の実施の形態と同一の部品には、同一の符号を付与してその説明を省略する。

図５には、第２の実施の形態に適用したＤＣ−ＤＣコンバータ１０Ａの概略構成を示している。このＤＣ−ＤＣコンバータ１０Ａの駆動回路２６Ａには、出力電圧判定部３８に換えて、出力電圧判定部３８Ａとバッファ動作判定部８０及びＬＰＦ（Low Pass Filter）８２が設けられており、遅延立ち上がり信号に替えて、バッファ動作判定部８０がバッファ動作禁止信号を出力するようになっている。

図６には、出力電圧判定部３８Ａ、バッファ動作判定部８０及びＬＰＦ８２の一例の概略構成を示している。ここで、ＤＣ−ＤＣコンバータ１０Ａでは、出力電圧判定部３８は、遅延立ち上がり生成回路６４が、遅延立ち上がり信号を出力しない構成となっている。

また、図５及び図６に示されるように、ＬＰＦ８２には、出力フィードバック信号が入力されるようになっており、ＬＰＦ８２は、出力フィードバック信号から高周波成分であるノイズ成分を除去して、バッファ動作判定部８０へ出力するようになっている。

図６に示されるように、バッファ動作判定部８０は、３端子入力のウインドコンパレータ８４を備えており、ＬＰＦ８２を通過した出力フィードバック信号が入力されるようになっている。

また、バッファ動作判定部８０には、比較電圧生成用の抵抗８６Ａ、８６Ｂ及び抵抗８８Ａ、８８Ｂが設けられている。ウインドコンパレータ８４には、抵抗８６Ａ、８６Ｂの間で生成される上限基準電圧Ｖ_Ｈと、抵抗８８Ａ、８８Ｂの間で生成される下限基準電圧Ｖ_Ｌが入力されるようになっている。

これにより、ウインドコンパレータ８４は、ＬＰＦ８２を通過した出力フィードバック信号が、上限基準電圧Ｖ_Ｈと下限基準電圧Ｖ_Ｌの間であるときに、バッファ動作禁止信号を出力し、バッファ７２Ｂ、７４Ｂの作動を停止するようにしている。

一方、図７（Ａ）及び図７（Ｂ）に示されるように、負荷回路１２は、入力される電圧Ｖｃｃ_２が点ＣＬＫで急激に増加する。ここから、ＤＣ−ＤＣコンバータ１０Ａでは、点ＣＬＫ発振開始点（発振開始点ＣＬＫ）での電圧Ｖ_Ｃに基づいて上限基準電圧Ｖ_Ｈと下限基準電圧Ｖ_Ｌを設定している。

これにより、出力電圧が下限基準電圧Ｖ_Ｌから上限基準電圧Ｖ_Ｈの間であるときに、バッファ７２Ｂ、７４Ｂの駆動が停止されて、バッファ７２Ａ、７４ＡのみでＦＥＴ２０、２２が駆動されるようにしている。

このように構成されているＤＣ−ＤＣコンバータ１０Ａでは、電源スイッチ１６がオンされることにより電源回路１８から所定の電圧Ｖｃｃ_１が入力されると、立ち上げを開始する。このとき、ソフトスタートを行うことにより、ＤＣ−ＤＣコンバータ１０Ａの出力電圧は、緩やかに上昇する。

ここで、出力電圧が、下限基準電圧Ｖ_Ｌに達すると、バッファ動作判定部８０が、バッファ動作禁止信号を出力する。これにより、駆動部３０では、バッファ７２Ａ、７４ＡのみがＦＥＴ２０、２２を駆動するので、ＦＥＴ２０、２２のゲートＯＮ速度を、定常時よりも緩やかになるようにし、起動時の出力電流変化を抑えるようにしている。

また、バッファ動作判定部８０は、出力電圧が上限基準電圧Ｖ_Ｈに達すると、バッファ動作禁止信号を停止する。これにより、駆動部３０では、バッファ７２Ａ、７２ＢによるＦＥＴ２０の駆動と、バッファ７４Ａ、７４ＢによるＦＥＴ２２の駆動を再開する。

このとき、負荷回路１２の点ＣＬＫ発振開始点の電圧Ｖ_Ｃが、下限基準電圧Ｖ_Ｌと上限基準電圧Ｖ_Ｈの間であるため、ＤＣ−ＤＣコンバータ１０Ａでは、ソフトスタートを行うときの共振現象の発生が抑えられるために、確実に、かつ安定して立ち上がる。なお、リセット解除電圧も下限基準電圧Ｖ_Ｌから上限基準電圧Ｖ_Ｈの間であるとなお良い。

一方、ＦＥＴ２０、２２のＰＷＭ制御を行うときに、バッファ７２Ａ、７２Ｂ、７４Ａ、７４ＢからＦＥＴ２０、２２へ出力する駆動信号（ゲート信号）は、矩形波となっている。このために、ＦＥＴ２０、２２の出力側には、ゲート信号の立ち上がり時、立下り時に負荷容量に応じたオーバーシュートが発生する。

このオーバーシュートは、基板やＦＥＴ２０、２２内部の寄生インダクタンスや寄生静電容量によるリンギングノイズで、ピーク値は、Low Side側のＦＥＴ２２の寄生インダクタンスや、ＯＦＦ時の電流変化率に比例して高くなる。

このために、バッファ電圧判定部８０で出力電圧を判定するときに、誤判定を生じさせ、電圧Ｖ_Ｃの近傍でバッファ７２Ｂ、７４Ｂが作動してしまうことがある。

ここから、ＤＣ−ＤＣコンバータ１０Ａの駆動回路２６Ａでは、ＬＰＦ８２を設けて、ノイズ成分を除去した出力電圧を、出力フィードバック信号としてバッファ動作判定部８０へ入力するようにしている。

これにより、バッファ動作判定部８０で誤判定が生じてしまうのを防止し、確実で安定した立ち上げ（ソフトスタート）を行うことができる。

一方、負荷回路１２の消費電流の急変点である点ＣＬＫ発振開始点では、電流変化率が大きくなるので、リンギングノイズも大きくなり、過電流検出期間であるＦＥＴ２０のオン時までノイズが残ることになる。これにより、保護回路部３６で検出する電圧にノイズが乗ると、誤検知を生じさせてしまう。

このときに、バッファ７２Ｂ、７４Ｂの動作が確実に停止されるので、リンギングノイズ等による保護回路部３６の誤動作を確実に防止することができる。

なお、以上説明した本実施の形態は、本発明の一例を示すものであり、例えば、各スイッチング素子の駆動バッファ数は、３個以上であっても良い。そのときには、各駆動バッファの動作禁止期間又は電圧範囲を個別に設定しても良い。

また、別の方法としては、各スイッチング素子の駆動バッファのスレシホールド電圧を違えることで、スイッチング素子のＯＮ／ＯＦＦ時のリンギングノイズを低減するようにしても良い。例えば、スイッチング素子２０を駆動する駆動バッファ７２ＡのＯＮ電圧が、駆動バッファ７２ＢのＯＮ電圧より低くなるように、予め駆動バッファに用いるトランジスタ特性を調整して製造することにより、スイッチング素子２０が、ＯＮ直後は一方の駆動バッファ７２Ａのみで駆動され、その後、両方の駆動バッファ（駆動バッファ７２Ａ、７２Ｂ）で駆動するようにできる。

これにより、それ以前の例で説明した、ソフトスタート時の制御信号が無くても良いという利点がある。

また、前例で説明したようにスイッチング素子の駆動波形を調整することで、リンギングノイズを低減しても良い。このときには、例えば、駆動バッファ７２とスイッチング素子２０の間にローパスフィルタを経由する経路を追加し、ソフトスタート期間のみは、ローパスフィルタを経由する経路を有効にし、それ以外の期間は、ローパスフィルタを経由しない経路が有効となるように経路選択を行うなどの方法を用いることができ、これによっても、前記と同様の効果が得られる。

さらに別の方法としては、比較器４２又は比較器５４への外部入力部に、入力低減回路を設け、ソフトスタート期間中は、入力低減回路を有効にするようにしても良い。これにより、立ち上がり時の出力保護回路の誤動作を防ぐことができるので、同様の効果を得ることができる。

また、本実施の形態に適用したＤＣ−ＤＣコンバータ１０、１０Ａは、本発明が適用される電源装置の構成を限定するものではなく、本発明は、対で配置したスイッチング素子を交互にオン／オフして所定電圧を出力する任意の構成の電源装置に適用することができる。

第１の実施の形態に係るＤＣ−ＤＣコンバータの概略構成図である。ＤＣ−ＤＣコンバータの接続を示す概略構成図である。第１の実施の形態に係る保護回路部と出力電圧判定部の一例を示す概略構成図である。（Ａ）及び（Ｂ）はソフトスタート期間のＦＥＴの駆動を示すタイミングチャートであり（Ａ）はソフトスタート期間のHigh Side側のＦＥＴの駆動を示すタイミングチャート、（Ｂ）はソフトスタート期間のLow Side側のＦＥＴの駆動を示すタイミングチャート、（Ｃ）はソフトスタート時の出力電圧の変化の概略を示す線図、（Ｃ）は負荷回路の入力電圧に対する消費電流の変化の概略を示す線図である。第２の実施の形態に係るＤＣ−ＤＣコンバータの概略構成図である。第２の実施の形態に係る出力判定部とバッファ動作判定部の一例を示す概略構成図である。（Ａ）はソフトスタート期間の経過時間に対する出力電圧の変化の概略を示す線図、（Ｂ）は負荷回路の入力電圧に対する消費電流の変化の概略を示す線図である。

符号の説明

１０、１０ＡＤＣ−ＤＣコンバータ（電源装置）
１２負荷回路
１８電源回路
２０、２２ＦＥＴ（スイッチング素子）
２６、２６Ａ駆動回路
２８ＰＷＭ制御部
３０駆動部
３６保護回路部
３８出力電圧判定部（作動停止手段）
３８Ａ出力電圧判定部
６８駆動制御回路
７２Ａ、７４Ａバッファ（駆動バッファ）
７２Ｂ、７４Ｂバッファ（駆動バッファ）
８０バッファ動作判定部（作動停止手段）
８２ＬＰＦ（ノイズ除去手段）

Claims

対で設けられたスイッチング素子と、
ＰＷＭ制御により所定の出力電圧が得られるように前記スイッチング素子の駆動を制御するＰＷＭ制御手段と、
電圧出力開始時に出力電圧を徐々に前記所定の出力電圧まで上昇するソフトスタートが行われるように前記ＰＷＭ制御手段を作動させるソフトスタート手段と、
前記スイッチング素子から出力される出力電圧の過電圧及び出力電流の過電流を検出した場合に前記ＰＷＭ制御手段の動作を停止することで前記スイッチング素子を保護する保護手段と、
前記スイッチング素子ごとに少なくとも一つが作動するように複数の駆動バッファが設けられ、駆動バッファのそれぞれが作動することで所定の出力電流が得られる駆動電圧を前記スイッチング素子へ供給する駆動部と、
前記ソフトスタートが行われる場合に、前記出力電圧と予め設定された上限基準電圧及び下限基準電圧とを比較する比較手段と、
前記スイッチング素子から前記所定の出力電圧を出力する場合に、前記駆動部の前記複数のバッファのそれぞれを作動させ、前記ソフトスタートが行われる場合に、前記比較手段の比較結果から前記出力電圧が前記下限基準電圧以上でかつ前記上限基準電圧未満の間、前記スイッチング素子ごとに前記駆動バッファの少なくとも１つの作動を停止させる作動制御手段と、
を含む電源装置。
前記上限基準電圧及び前記下限基準電圧が、前記出力電圧が供給される負荷回路の前記出力電圧に対する特性に基づいて設定されている請求項１に記載の電源装置。
前記上限基準電圧と前記下限基準電圧との間に、前記出力電圧が供給されることにより前記負荷回路で動作クロックの発振を開始する発振開始電圧が含まれるように前記上限基準電圧及び前記下限基準電圧が設定されている請求項２に記載の電源装置。
前記比較手段に入力する前記出力電圧からノイズ成分を除去する除去手段を含む請求項１から請求項３の何れか１項に記載の電源装置。