JP4923180B2 - System for mapping defective printed circuits - Google Patents
System for mapping defective printed circuits Download PDFInfo
- Publication number
- JP4923180B2 JP4923180B2 JP2007517648A JP2007517648A JP4923180B2 JP 4923180 B2 JP4923180 B2 JP 4923180B2 JP 2007517648 A JP2007517648 A JP 2007517648A JP 2007517648 A JP2007517648 A JP 2007517648A JP 4923180 B2 JP4923180 B2 JP 4923180B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pcb
- scrap
- map
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013507 mapping Methods 0.000 title claims description 24
- 230000002950 deficient Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 32
- 230000007547 defect Effects 0.000 claims description 16
- 238000007689 inspection Methods 0.000 claims description 7
- 238000005457 optimization Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 4
- 239000003086 colorant Substances 0.000 claims description 3
- 238000004040 coloring Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 56
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 16
- 239000000758 substrate Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- ZMHWQAHZKUPENF-UHFFFAOYSA-N 1,2-dichloro-3-(4-chlorophenyl)benzene Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC(Cl)=C1Cl ZMHWQAHZKUPENF-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、自動光学検査系および方法の分野に関する。より詳細には、本発明は、ＰＣＢをマッピングするためのシステムおよび方法に関する。 The present invention relates to the field of automated optical inspection systems and methods. More particularly, the present invention relates to systems and methods for mapping PCBs.
自動光学検査系は、画像処理および専用アルゴリズムを用いてＰＣＢまたはウェハの表面を検査し、その表面の欠陥を認識するものである。 The automatic optical inspection system inspects the surface of the PCB or wafer using image processing and a dedicated algorithm, and recognizes defects on the surface.
ＰＣＢは、通常、複数のＰＣＢを含む単一の基板を製造する方法で作製される。製造およびプロセス全体が単一の基板上行なわれ、その後、単一の基板はＰＣＢに裁断される。 The PCB is usually made by a method of manufacturing a single substrate including a plurality of PCBs. The entire manufacturing and process is performed on a single substrate, after which the single substrate is cut into PCBs.
単一の基板上で多数のユニット（ＰＣＢ）を作製することができ、そのうちいくつかは欠陥を有することがあり、これらは「スクラップユニット（scrap-units）」として知られている。ユニットの層のうちの１つに１つの欠陥があれば、そのユニットを不適格とするのに足りる。上記プロセスは、基板規模（ユニット規模ではなく）で行なわれるので、スクラップユニットをプロセスの進行中に識別し、それにより、スクラップユニットに対して労力および材料を費やさないようにすることが非常に重要である。 Multiple units (PCBs) can be made on a single substrate, some of which can be defective, these are known as “scrap-units”. A single defect in one of the unit layers is sufficient to disqualify the unit. Since the above process is performed on a substrate scale (not a unit scale), it is very important to identify scrap units during the process so that no effort and materials are spent on the scrap units. It is.
本発明は、「層成」法を用いて製造されたＰＣＢまたは「積層」法を用いて作製されたＰＣＢのいずれにも用いることができる。「層成」は、各層がその下層上に直接作製される方法であり、「積層」は、各層が個別に製造されて集められ、加圧または積層によって１つのＰＣＢに接合される方法である。 The present invention can be used for either PCBs produced using the “stratification” method or PCBs produced using the “lamination” method. “Layering” is a method in which each layer is directly produced on its lower layer, and “Lamination” is a method in which each layer is manufactured and collected individually and bonded to one PCB by pressure or lamination. .
したがって、検査プラットフォームを用いて特定の各基板のスクラップユニット・マップを作成するシステムおよび方法を得ることは有利であろう。 Accordingly, it would be advantageous to have a system and method for creating a scrap unit map for each specific substrate using an inspection platform.
本発明は、好適な実施形態において、「層構造の物の層情報を格納する方法（a method for storing layers' information of a layers-made object）」を利用しており、これは、２００３年１０月２日に国際公開され、公開番号WO０３／０８１５３５Ａ１を有する係属中の特許である。 The present invention, in a preferred embodiment, utilizes the “a method for storing layers' information of a layers-made object”, which is disclosed in 2003 10 A pending patent published internationally on February 2 and having publication number WO03 / 081535A1.
本発明は、特に、複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング・システムおよび方法である。 The present invention is particularly a scrap unit mapping system and method for mapping a multi-layer board including a plurality of PCBs.
本発明の教示によれば、
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を走査し、層マップにおいてスクラップユニットをマークする光学検査系と、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納する格納手段と、
ｃ）前記層マップを組み合わせ、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成する組み合わせソフトウェアとを備えるスクラップユニット・マッピング・システムが提供される。
According to the teachings of the present invention,
a) an optical inspection system that scans each layer (both sides) of the identified layer for the purpose of making a specific PCB and marks the scrap unit in the layer map;
b) storage means for storing the layer map using any method for storing layer information;
c) A scrap unit mapping system is provided comprising a combination software that combines the layer maps and creates a PCB map in which each scrap unit in which one of the layers has a defect is marked.
本発明の好適な実施形態に記載された更なる特徴によれば、
ｄ）前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義し、前記定義されたセットのそれぞれを回収して、１つのＰＣＢに接合することを可能にする最適化ソフトウェアと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収する機構をさらに備える、スクラップユニット・マッピング・システムが提供される。
According to further features described in preferred embodiments of the invention,
d) defining a set of identified layers for joining to the PCB with minimal scrap units by matching a plurality of layer maps of each terrace layer of the PCB, and each of the defined sets Optimization software that allows it to be recovered and bonded to a single PCB;
e) A scrap unit mapping system is provided that further comprises a mechanism for retrieving the identified set of layers for bonding to a PCB according to the optimization results.
本発明の別の好適な実施形態によれば、前記ＰＣＢマップを表示するためのディスプレイ装置をさらに備える上記スクラップユニット・マッピング・システムが提供される。 According to another preferred embodiment of the present invention, there is provided the scrap unit mapping system further comprising a display device for displaying the PCB map.
別の好適な実施形態において、前記ＰＣＢマップにおけるスクラップユニットが色でマークされ、各色は、前記欠陥の層位置を定義している上記スクラップユニット・マッピング・システムが提供される。 In another preferred embodiment, the scrap unit mapping system is provided wherein scrap units in the PCB map are marked with colors, each color defining a layer location of the defect.
更なる好適な実施形態において、層情報を格納するための前記方法は、国際公開公報ＷＯ０３／０８１５３５Ａ１に定義された方法である上記スクラップユニット・マッピング・システムが提供される。 In a further preferred embodiment, there is provided the above scrap unit mapping system, wherein the method for storing layer information is the method defined in International Publication No. WO03 / 081535A1.
本発明の更なる局面によれば、以下のステップを含む、特に複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング方法が提供される。 According to a further aspect of the present invention, there is provided a scrap unit mapping method for mapping a multi-layer board including in particular a plurality of PCBs, comprising the following steps.
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を光学検査系によって走査し、層マップにおいてスクラップユニットをマークするステップと、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納するステップと、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成するステップ。
a) scanning each layer (both sides) of the identified layer for the purpose of making a specific PCB with an optical inspection system and marking the scrap unit in a layer map;
b) storing the layer map using any method for storing layer information;
c) creating a PCB map created by combining the layer maps, wherein each scrap unit in which one of the layers has a defect is marked.
本発明によれば、以下の更なるステップを含む上記方法も提供される。 According to the present invention there is also provided the above method comprising the following further steps.
ｄ）最適化ソフトウェアを用いて、前記ＰＣＢの各テラス状層(terrace-layer)の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義するステップと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収するステップ。
d) Using the optimization software to identify the identified layers for joining to the PCB with minimal scrap units by matching multiple layer maps of each terrace-layer of the PCB. Defining a set;
e) retrieving the identified set of layers for bonding to a PCB according to the optimization results.
本発明によれば、前記ＰＣＢマップにおける前記スクラップユニットを色で彩色するステップであって、各色は、欠陥層を定義しているステップをさらに含む上記方法も提供される。 According to the present invention there is also provided the above method further comprising the step of coloring the scrap unit in the PCB map with a color, wherein each color defines a defect layer.
本発明によれば、国際公開公報ＷＯ０３／０８１５３５A１において定義された層情報を格納する方法が用いられている上記の方法も提供される。 According to the present invention, there is also provided the above method in which the method for storing layer information defined in International Publication No. WO03 / 081535A1 is used.
本発明は、ＰＣＢ上でのスクラップユニット・マッピング・システムおよび方法を提供することにより、既存の技術の短所に対処することに成功している。 The present invention successfully addresses the shortcomings of existing technologies by providing a scrap unit mapping system and method on a PCB.
添付の図面を参照しながら、本発明を例示としてのみここに説明する。以下において図面を具体的に詳しく参照するが、図示した詳細事項は、例示として、また、本発明の好適な実施形態を説明する目的においてのみ示され、本発明の原理および概念的局面を最も有用かつ容易に理解される説明であると考えられるものを提供するために提示されていることに注意されたい。この点に関し、本発明の基本的理解に必要である以上に本発明の構造的な詳細を明らかにする試みはなされておらず、図面を伴う説明により、本発明のいつかの形態が実際にどのように実施されるかは当業者に明らかとなるであろう。 The present invention will now be described by way of example only with reference to the accompanying drawings. DETAILED DESCRIPTION Reference will now be made in detail to the drawings, wherein the details illustrated are shown by way of illustration only and for the purpose of illustrating preferred embodiments of the invention and are the most useful in its principles and conceptual aspects. Note that it is presented to provide what is considered to be an easily understood explanation. In this regard, no attempt has been made to clarify the structural details of the present invention beyond what is necessary for a basic understanding of the present invention. It will be clear to those skilled in the art how to implement.
図中、
図１は、「積層」製造法を用いた本発明の好適な実施形態のフローチャート示している。
In the figure,
FIG. 1 shows a flow chart of a preferred embodiment of the present invention using a “stack” manufacturing method.
図２は、２５個のＰＣＢを含む両面・三層基板の例を用いた本発明のマッピング方法を示している。
FIG. 2 shows the mapping method of the present invention using the example of a double-sided / three-layer board containing 25 PCBs.
本発明は、特に、複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング・システムおよび方法である。 The present invention is particularly a scrap unit mapping system and method for mapping a multi-layer board including a plurality of PCBs.
本発明によれば、上記システムは、特定のＰＣＢの層の走査画像を用いる。各層上には、識別し得るスクラップユニットが存在する。実際には、走査画像は、単一の層の片面のスクラップユニットのマップである。 According to the present invention, the system uses a scanned image of a particular PCB layer. There is a scrap unit that can be identified on each layer. In practice, the scanned image is a map of a single layer single-sided scrap unit.
上記システムは、これらのマップを組み合わせ、これらの層から製造されることになるＰＣＢ上でのスクラップユニットの位置を示すマップを作成する。ＰＣＢの製造が終了すると、このマップは、そのＰＣＢの更なるプロセス（例えば、穿孔）に用いることができる。 The system combines these maps to create a map that indicates the location of the scrap unit on the PCB that will be manufactured from these layers. Once the PCB has been manufactured, this map can be used for further processing (eg, drilling) of the PCB.
「積層」法を用いてＰＣＢを製造する場合、スクラップユニットを最小限にしてＰＣＢを製造するために、各層に対し、同種の複数の層から特定の層を選択する最適化ソフトウェアを用いることができる。 When manufacturing PCBs using the “stacking” method, optimization software that selects specific layers from multiple layers of the same type can be used for each layer in order to manufacture PCBs with minimal scrap units. it can.
本発明のシステムの原理および動作は、図面およびそれに付随する説明を参照することによってより良く理解され得る。 The principles and operation of the present system may be better understood with reference to the drawings and accompanying descriptions.
図面において、図１は、「積層」製造法を用いた本発明の好適な実施形態のフローチャートを示している。３つの層群「Ａ」１７である、Ｌ１、Ｌ２およびＬ３が走査ユニット１８に入力され走査される。画像は、各層に対してマップを作成するマッピングユニット１９に送られる。層２０は出力場所「Ｂ」に送られ、マップは最適化ユニット２１に送られる。最適化ユニットおよびソフトウェア２１は、（スクラップユニットを最小限にしてＰＣＢを得るために）、ＰＣＢの第１層としてＬ１の第３層を、第２層としてＬ２の第１層を、ＰＣＢの最後の層としてＬ３の第２層を選択することに決定した。最適化ユニット２１は、その決定に従って層を回収し、スクラップユニットを最小限にしてＰＣＢ２２を作製し、更なるプロセスで用いるスクラップユニットをマークした互換性のあるマップを作成する。
In the drawings, FIG. 1 shows a flow chart of a preferred embodiment of the present invention using a “stack” manufacturing method. Three layer groups “A” 17, L 1, L 2 and L 3 are input to the
図２は、２５個のＰＣＢを含む両面・三層基板の例を用いた本発明によるマッピング方法を示している。 FIG. 2 shows a mapping method according to the present invention using the example of a double-sided / three-layered substrate containing 25 PCBs.
基板の三層はそれぞれ走査され、各層Ｌ１、Ｌ２およびＬ３の面１および面２の画像が得られる。スクラップユニット１１が（図においては、「Ｄ」で）マークされる。システムは、画像を組み合わせてマップ１２とし、マップ１２は、欠陥の層位置を識別する色によって、層Ｌ１の欠陥を１３、層Ｌ２の欠陥を１４、層Ｌ３の欠陥を１５、複数の層の欠陥を１６としてスクラップユニットの位置をマークする。
Each of the three layers of the substrate is scanned to obtain an image of surface 1 and surface 2 of each layer L1, L2 and L3. The
本明細書およびそれに続く請求項のセクションにおいて、スクラップユニット等の用語は、複数のＰＣＢを含む単一の基板上の不適格なＰＣＢユニットを指す。 In this specification and the claims section that follows, terms such as a scrap unit refer to an unqualified PCB unit on a single substrate that includes multiple PCBs.
本発明を、その具体的な実施形態により説明したが、多くの代替例、変形例および変更例が当業者に明らかであることは明白であり、従って、添付の請求項の精神および広い範囲に含まれるそのような代替例、変形例および変更例のすべてを包含することが意図されている。 While the invention has been described in terms of specific embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art and thus fall within the spirit and broad scope of the appended claims. It is intended to encompass all such alternatives, modifications and variations that are included.
Claims (6)
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を走査し、層マップにおいてスクラップユニットをマークする光学検査系と、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納する格納手段と、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成する組み合わせソフトウェアと、
ｄ）前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義し、前記定義されたセットのそれぞれを回収して、１つのＰＣＢに接合することを可能にする最適化ソフトウェアとを備えるシステム。A scrap unit mapping system for mapping multi-layer PCB comprising multiple PCB,
a) an optical inspection system that scans each layer (both sides) of the identified layer for the purpose of making a specific PCB and marks the scrap unit in the layer map;
b) storage means for storing the layer map using any method for storing layer information;
c) a combination of software that creates a PCB map created by combining the layer maps, wherein one of the layers is marked with each scrap unit having a defect ;
d) defining a set of identified layers for joining to the PCB with minimal scrap units by matching a plurality of layer maps of each terrace layer of the PCB, and each of the defined sets System with optimization software that allows it to be recovered and bonded to a single PCB .
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を光学検査系によって走査し、層マップにおいてスクラップユニットをマークするステップと、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納するステップと、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成するステップと、
ｄ）最適化ソフトウェアを用いて、前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義するステップと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収するステップとを含む方法。A scrap unit mapping method used in a multilayer PCB comprising multiple PCB,
a) scanning each layer (both sides) of the identified layer for the purpose of making a specific PCB with an optical inspection system and marking the scrap unit in a layer map;
b) storing the layer map using any method for storing layer information;
c) creating a PCB map created by combining the layer maps, wherein each scrap unit in which one of the layers has a defect is marked ;
d) defining a set of identified layers for joining to the PCB with minimal scrap units by matching a plurality of layer maps for each terrace layer of the PCB using optimization software; ,
e) recovering the identified set of layers for bonding to a PCB according to the optimization results .
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IL162650 | 2004-06-21 | ||
| IL162650A IL162650A (en) | 2004-06-21 | 2004-06-21 | Scrap-units- mapping system for mapping multiple layers of a single board and method therefor |
| PCT/IL2005/000650 WO2005122695A2 (en) | 2004-06-21 | 2005-06-19 | A system for mapping defective printed circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008504521A JP2008504521A (en) | 2008-02-14 |
| JP4923180B2 true JP4923180B2 (en) | 2012-04-25 |
Family
ID=35510182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007517648A Active JP4923180B2 (en) | 2004-06-21 | 2005-06-19 | System for mapping defective printed circuits |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP4923180B2 (en) |
| CN (1) | CN101297305B (en) |
| IL (1) | IL162650A (en) |
| TW (1) | TWI275335B (en) |
| WO (1) | WO2005122695A2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621893B (en) * | 2008-07-02 | 2011-04-13 | 欣兴电子股份有限公司 | Process and equipment thereof for manufacturing imprint dividing board of defective subboard of circuit board |
| CN101865652A (en) * | 2009-04-15 | 2010-10-20 | 上海汽车制动系统有限公司 | Detection method and system of EBS (Electronic Brake System) electromagnetic valve model discrimination |
| CN102338754A (en) * | 2010-07-22 | 2012-02-01 | 牧德科技股份有限公司 | Method for detecting defects of power supply layer and ground layer of circuit board |
| CN102074031B (en) * | 2011-01-13 | 2013-08-07 | 广东正业科技股份有限公司 | Standard establishment method for observational check machine of printed circuit board |
| CN102136016A (en) * | 2011-03-09 | 2011-07-27 | 瑞谷科技(深圳)有限公司 | Printed circuit board (PCB) designing method and device |
| KR101478790B1 (en) | 2013-10-14 | 2015-01-06 | (주)에이티테크놀러지 | Apparatus for testing Printed Circuit Board |
| US9885671B2 (en) | 2014-06-09 | 2018-02-06 | Kla-Tencor Corporation | Miniaturized imaging apparatus for wafer edge |
| US9645097B2 (en) | 2014-06-20 | 2017-05-09 | Kla-Tencor Corporation | In-line wafer edge inspection, wafer pre-alignment, and wafer cleaning |
| CN105588840B (en) * | 2015-12-04 | 2019-01-25 | 广州视源电子科技股份有限公司 | A kind of electronic units fix method and device |
| CN105873358B (en) * | 2016-05-31 | 2019-02-05 | Oppo广东移动通信有限公司 | Multiple-printed-panel for circuit board |
| KR101751518B1 (en) * | 2016-08-24 | 2017-06-27 | 주식회사 아이디디 | Marking apparatus and method for PCB panel |
| CN108804738B (en) * | 2018-03-22 | 2021-04-06 | 广州兴森快捷电路科技有限公司 | Circuit board defect tracking method and device based on positioning hole and computer equipment |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101253A (en) * | 1998-09-24 | 2000-04-07 | Ibiden Co Ltd | Manufacture of multilayer printed wiring board |
| JP2003139720A (en) * | 2001-10-31 | 2003-05-14 | Olympus Optical Co Ltd | Verifying device |
| WO2003081535A1 (en) * | 2002-03-21 | 2003-10-02 | Camtek Ltd. | A method for storing layers' information of a layers-made object |
| JP2005260112A (en) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | Method for manufacturing component built-in board and board managing system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214198A (en) * | 1988-02-23 | 1989-08-28 | Toshiba Corp | Recognition of failure of multi-layer printed-circuit board |
| US5204912A (en) * | 1990-02-26 | 1993-04-20 | Gerber Systems Corporation | Defect verification and marking system for use with printed circuit boards |
| US5086477A (en) * | 1990-08-07 | 1992-02-04 | Northwest Technology Corp. | Automated system for extracting design and layout information from an integrated circuit |
| US5260779A (en) * | 1992-02-21 | 1993-11-09 | Control Automation, Inc. | Method and apparatus for inspecting a printed circuit board |
| US6707936B1 (en) * | 1999-04-16 | 2004-03-16 | Texas Instruments Incorporated | Method and apparatus for predicting device yield from a semiconductor wafer |
| DE10011200A1 (en) * | 2000-03-08 | 2001-09-13 | Leica Microsystems | Defect classification method for wafer inspection compares with reference is automatic and suitable for production line use |
| US7058474B2 (en) * | 2000-11-08 | 2006-06-06 | Orbotech Ltd. | Multi-layer printed circuit board fabrication system and method |
| US6836560B2 (en) * | 2000-11-13 | 2004-12-28 | Kla - Tencor Technologies Corporation | Advanced phase shift inspection method |
| US6735745B2 (en) * | 2002-02-07 | 2004-05-11 | Applied Materials, Inc. | Method and system for detecting defects |
-
2004
- 2004-06-21 IL IL162650A patent/IL162650A/en active IP Right Grant
-
2005
- 2005-06-19 CN CN2005800248665A patent/CN101297305B/en active Active
- 2005-06-19 JP JP2007517648A patent/JP4923180B2/en active Active
- 2005-06-19 WO PCT/IL2005/000650 patent/WO2005122695A2/en active Application Filing
- 2005-06-20 TW TW094120377A patent/TWI275335B/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101253A (en) * | 1998-09-24 | 2000-04-07 | Ibiden Co Ltd | Manufacture of multilayer printed wiring board |
| JP2003139720A (en) * | 2001-10-31 | 2003-05-14 | Olympus Optical Co Ltd | Verifying device |
| WO2003081535A1 (en) * | 2002-03-21 | 2003-10-02 | Camtek Ltd. | A method for storing layers' information of a layers-made object |
| JP2005523493A (en) * | 2002-03-21 | 2005-08-04 | カムテック エルティーディー． | Method for storing layer information of layered objects |
| JP2005260112A (en) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | Method for manufacturing component built-in board and board managing system |
Also Published As
| Publication number | Publication date |
|---|---|
| IL162650A0 (en) | 2005-11-20 |
| IL162650A (en) | 2014-09-30 |
| CN101297305A (en) | 2008-10-29 |
| WO2005122695A3 (en) | 2007-05-18 |
| WO2005122695A2 (en) | 2005-12-29 |
| CN101297305B (en) | 2012-08-22 |
| TW200601927A (en) | 2006-01-01 |
| JP2008504521A (en) | 2008-02-14 |
| TWI275335B (en) | 2007-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4923180B2 (en) | System for mapping defective printed circuits | |
| JP3778003B2 (en) | Multilayer wiring board design method | |
| JP5227859B2 (en) | Product assembly method | |
| JP2010271055A (en) | Device and method for visual inspection | |
| JP4970852B2 (en) | Visual inspection device | |
| JP2007064642A (en) | Visual inspection device | |
| JP4637677B2 (en) | Stacking instruction apparatus, multilayer substrate manufacturing system, and multilayer substrate manufacturing method | |
| KR101156222B1 (en) | Method for inspecting substrate defect | |
| CN1272138C (en) | System and method for unveiling targets embedded in a multi-layered electrical circuit | |
| JP2018032838A (en) | Pcb panel defect marking device and method thereof | |
| JP2009264865A (en) | Device for inspecting defect of flat panel display and its method | |
| JP5073523B2 (en) | Storage structure of inspection program file for automatic inspection equipment | |
| CN1750740A (en) | Method and device for producing printed circuit substrate | |
| WO2020158630A1 (en) | Detecting device, learner, computer program, detecting method, and method for generating learner | |
| JP2006216425A (en) | Method of manufacturing display panel | |
| JP4241685B2 (en) | Laminating apparatus and laminating method | |
| JP2014056902A (en) | Apparatus and method for manufacturing multi-layer printed circuit board and arithmetic device used therefor | |
| JP2007047356A (en) | Exposure apparatus, exposure method and system for manufacturing pattern | |
| JPH06235699A (en) | Inspection method for mounted component | |
| KR101251852B1 (en) | Method for inspecting defect of multiple printed circuit board | |
| JP4573273B2 (en) | Method of managing library data for inspection of parts inspection equipment | |
| TW200822245A (en) | Method for mounting semiconductor chips and automatic mounting apparatus | |
| JP2008292348A (en) | Board image extract device, board image extract method and board appearance inspection device | |
| JP2013004702A (en) | Production management method for multi-piece substrate | |
| JPH11170193A (en) | Hole machining device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4923180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190508 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |