JP2007047356A - Exposure apparatus, exposure method and system for manufacturing pattern - Google Patents

Exposure apparatus, exposure method and system for manufacturing pattern Download PDF

Info

Publication number
JP2007047356A
JP2007047356A JP2005230412A JP2005230412A JP2007047356A JP 2007047356 A JP2007047356 A JP 2007047356A JP 2005230412 A JP2005230412 A JP 2005230412A JP 2005230412 A JP2005230412 A JP 2005230412A JP 2007047356 A JP2007047356 A JP 2007047356A
Authority
JP
Japan
Prior art keywords
substrate
layer substrate
outer layer
unit
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005230412A
Other languages
Japanese (ja)
Other versions
JP4823605B2 (en
Inventor
Atsushi Suganuma
敦 菅沼
Yuji Shimoyama
裕司 下山
Takashi Okayasu
孝 岡安
Sadao Sekiguchi
貞夫 関口
Kenji Takahashi
建二 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
Fujifilm Holdings Corp
CMK Corp
Original Assignee
Nippon CMK Corp
Fujifilm Holdings Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, Fujifilm Holdings Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2005230412A priority Critical patent/JP4823605B2/en
Publication of JP2007047356A publication Critical patent/JP2007047356A/en
Application granted granted Critical
Publication of JP4823605B2 publication Critical patent/JP4823605B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an exposure apparatus, an exposure method and a system for manufacturing a pattern in which a defective part in a multilayer substrate can be easily identified. <P>SOLUTION: Whether a defective piece is present or not in an inner layer work board is inspected by an image recognition device 60. When a defective piece is present, defect information 200 including a work identification of the work board and the position of the defective piece is generated and sent to an exposure apparatus 4. The exposure apparatus 4 identifies whether a defective piece is present or not in the corresponding inner layer substrate upon exposing a work board for an outer layer. When a defective piece is present, the drawing data for exposure is changed so as to draw an identification mark by exposure indicating the presence of the defective piece at the position, and exposure is performed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、回路パターンを露光する露光装置、露光方法、及びパターン製造システムに係り、特に、多層プリント基板の製造工程において、基板上に形成された回路パターンを検査する露光装置、露光方法、及びパターン製造システムに関するものである。   The present invention relates to an exposure apparatus that exposes a circuit pattern, an exposure method, and a pattern manufacturing system, and more particularly, to an exposure apparatus that inspects a circuit pattern formed on a substrate in a multilayer printed circuit board manufacturing process, an exposure method, and The present invention relates to a pattern manufacturing system.

電子回路を稼動するため、素子を実装する配線基板が用いられている。この配線基板に形成される配線パターンは、微細化や高密度化の傾向にあり、高精度な配線形成技術が求められている。   In order to operate an electronic circuit, a wiring board on which an element is mounted is used. The wiring pattern formed on this wiring board tends to be miniaturized and densified, and a highly accurate wiring forming technique is required.

最近では、携帯電話やデジタルカメラ等の小型化が進み、各種部品の小型化及び高性能化が図られて複数の基板を積層した多層基板が多用されており、このような多層基板においては、各層の面上に形成される配線パターンの他に、積層された各層の配線パターン間を接続する配線パターン(ビアホールやディスクリート部品のリード挿入穴等)も形成されるので、多層基板の配線形成には更なる高精度が要求される。   Recently, the miniaturization of mobile phones and digital cameras has progressed, and various components have been miniaturized and improved in performance, and multilayer substrates in which a plurality of substrates are laminated are widely used. In such multilayer substrates, In addition to the wiring pattern formed on the surface of each layer, wiring patterns (via holes, lead insertion holes for discrete components, etc.) that connect the wiring patterns of each layer stacked are also formed. However, higher accuracy is required.

一般的に、配線基板の配線パターンは、以下のような工程により形成される。   Generally, the wiring pattern of a wiring board is formed by the following processes.

即ち、露光前基板の表面にエッチングレジスト(例えば、ドライフィルム型、液状型、電着型等)を形成し、次いで、所望のパターンが描かれた露光マスクを介して露光することにより、前記エッチングレジストに露光パターンを焼付ける。   That is, the etching resist (for example, dry film type, liquid type, electrodeposition type, etc.) is formed on the surface of the pre-exposure substrate, and then exposed through an exposure mask on which a desired pattern is drawn. Bake the exposure pattern on the resist.

次に、現像処理によって、前記露光前基板に所望のエッチングレジストパターンを形成した後、エッチング処理にて露出している導体層をエッチング除去し、次いで、前記エッチングレジストパターンを剥離することによって、所望の配線パターンを得るというものである。   Next, after forming a desired etching resist pattern on the pre-exposure substrate by development processing, the conductor layer exposed by the etching processing is removed by etching, and then the etching resist pattern is peeled off to obtain a desired The wiring pattern is obtained.

しかし、配線パターンが高密度になるほど、露光、現像、エッチングの各工程において不良(パターン欠け、パターン太り、突起等)が発生する確率が高くなる。   However, the higher the wiring pattern density, the higher the probability that defects (pattern chipping, pattern thickening, protrusions, etc.) will occur in each step of exposure, development, and etching.

このため、プリント配線基板の製造工程において、配線パターンの不良箇所を目視や検査装置(AOI:Automatic Optical Inspection)によって検出することが行われている(例えば特許文献1及び特許文献2参照)。   For this reason, in the manufacturing process of a printed wiring board, a defective part of a wiring pattern is detected by visual inspection or an inspection device (AOI: Automatic Optical Inspection) (see, for example, Patent Document 1 and Patent Document 2).

ところで、携帯電話等に使用されるプリント配線基板はサイズが小さいため、複数個まとめて製造されるのが通常である。例えば、実装単位のプリント配線基板を1ピースとして、複数のピースが配置されたシートがワークと呼ばれる基板上に複数個配置されたプリント配線基板を製造する。この場合、不良箇所の検出は、最終製品であるピース単位で行われる。   By the way, since a printed wiring board used for a mobile phone or the like is small in size, it is usually manufactured in a plurality. For example, a printed wiring board in which a plurality of pieces are arranged on a substrate called a work is manufactured using a printed wiring board in a mounting unit as one piece. In this case, the detection of the defective portion is performed in units of pieces that are the final product.

上記特許文献1には、不良を検出した場合、その箇所にカッター等によってキズを付けたり、インクを塗布したりすることによりマーキングすることで不良箇所を識別する方法が記載されている。   Patent Document 1 describes a method of identifying a defective portion by marking the portion by scratching the portion with a cutter or applying ink when a defect is detected.

また、上記特許文献2には、不良が検出されたシートサイズの基板をカットして良品のシートサイズの基板に取り替えて積層する方法が記載されている。
特開2002−329813号公報 特開2003−8210号公報
Patent Document 2 describes a method of stacking a sheet having a sheet size in which a defect is detected and replacing it with a non-defective sheet size substrate.
JP 2002-329813 A JP 2003-8210 A

しかしながら、多層基板の場合、内層の基板に不良が検出されて、その位置にマーキングがされても、外層の基板を積層した後は内層の不良箇所を識別することができない。また、上記特許文献1に記載されたように、不良箇所にカッター等によってキズを付けることでマーキングしたり、上記特許文献2に記載されたように、不良の基板をカットして良品に置き換えるようにした場合、切り屑等が基板上に残り不良の原因となる場合がある。   However, in the case of a multilayer substrate, even if a defect is detected on the inner layer substrate and marking is made at that position, the defective portion of the inner layer cannot be identified after the outer layer substrate is laminated. In addition, as described in Patent Document 1, marking is performed by scratching a defective portion with a cutter or the like, or as described in Patent Document 2, a defective substrate is cut and replaced with a non-defective product. In such a case, chips and the like may remain on the substrate and cause defects.

本発明は、上記事情に鑑み、多層基板における不良箇所を容易に識別することができる露光装置、露光方法、及びパターン製造システムを提供することを目的とする。   In view of the above circumstances, an object of the present invention is to provide an exposure apparatus, an exposure method, and a pattern manufacturing system that can easily identify a defective portion in a multilayer substrate.

上記目的を達成するために、請求項1記載の露光装置は、現像及びエッチングを経て目標形成パターンを形成するための露光用データに基づき、多層基板を構成する外層基板及び内層基板に付着させた被エッチング材上のレジストに、所定の露光量で直接描画露光する露光装置において、前記外層基板及び内層基板は、形成パターンを形成するための単位基板が複数配設されて成り、前記内層基板の単位基板に形成された形成パターンの不良を単位基板毎に検査する検査手段から出力された、不良の単位基板の位置に関する情報を含む不良情報を入力する入力手段と、不良箇所が識別可能となるように、前記不良情報に基づいて、前記外層基板を露光するための前記露光用データ、前記外層基板に施されるソルダーレジストのレジストパターン、及び前記外層基板に印刷される文字の少なくとも一つを変更する変更手段と、を備えたことを特徴とする。   In order to achieve the above object, an exposure apparatus according to claim 1 is attached to an outer layer substrate and an inner layer substrate constituting a multilayer substrate based on exposure data for forming a target formation pattern through development and etching. In an exposure apparatus that directly draws and exposes a resist on a material to be etched with a predetermined exposure amount, the outer layer substrate and the inner layer substrate include a plurality of unit substrates for forming a formation pattern. An input means for inputting defect information including information related to the position of a defective unit substrate, which is output from an inspection unit that inspects each unit substrate for defects in the formation pattern formed on the unit substrate, and a defective portion can be identified. As described above, based on the defect information, the exposure data for exposing the outer layer substrate, a resist pattern of a solder resist applied to the outer layer substrate And characterized by comprising a changing means for changing at least one character to be printed on the outer substrate.

ここで、「被エッチング材」とは、基板上に付着された銅箔のように、エッチング液によりエッチングされるものをいう。   Here, the “material to be etched” refers to a material that is etched by an etching solution, such as a copper foil attached on a substrate.

本発明によれば、露光、現像、エッチングされて各単位基板に形成パターンが形成された内層基板を検査した結果であり、不良の単位基板の位置に関する情報を含む不良情報を入力する。   According to the present invention, it is a result of inspecting an inner layer substrate in which a formation pattern is formed on each unit substrate by exposure, development, and etching, and defect information including information on the position of a defective unit substrate is input.

多層基板を構成する基板のうち外層基板を露光する場合には、変更手段により、不良箇所が識別可能となるように、不良情報に基づいて、すなわち不良の単位基板の位置に基づいて外層基板を露光するための露光用データ、外層基板に施されるソルダーレジストのレジストパターン、及び外層基板に印刷される文字の少なくとも一つを変更する。そして、変更後の露光用データにより外層基板が露光されたり、変更後のレジストパターンで外層基板にソルダーレジストが施されたり、変更後の文字が外層基板に印刷される。   In the case of exposing the outer layer substrate among the substrates constituting the multilayer substrate, the outer layer substrate is determined based on the defect information, that is, based on the position of the defective unit substrate, so that the defective portion can be identified by the changing means. At least one of exposure data for exposure, a resist pattern of a solder resist applied to the outer layer substrate, and characters printed on the outer layer substrate is changed. Then, the outer substrate is exposed with the changed exposure data, the solder resist is applied to the outer substrate with the changed resist pattern, or the changed characters are printed on the outer substrate.

これにより、内層基板に不良の単位基板が存在すること及びその位置を容易に認識することができ、不良の基板に誤って部品を搭載してしまうのを防ぐことができる。   This makes it possible to easily recognize the presence of a defective unit substrate on the inner layer substrate and the position thereof, and to prevent components from being erroneously mounted on the defective substrate.

なお、請求項2に記載したように、前記内層基板に識別符号を付与する付与手段をさらに備え、前記不良情報が不良の単位基板を含む内層基板の識別符号を含むようにしてもよい。このように内層基板に識別符号を付すことにより、不良の単位基板を有する内層基板を容易に特定することができる。なお、付与手段は、基板に形成するパターンと同様に、露光、現像、エッチングにより識別符号が形成されるように、識別符号を露光する露光手段としてもよいし、基板の端部に識別符号に対応した切り欠きを入れる手段や印刷により識別符号を付す手段としてもよい。   According to a second aspect of the present invention, the information processing apparatus may further include providing means for assigning an identification code to the inner layer substrate, and the defect information may include an identification code of an inner layer substrate including a defective unit substrate. Thus, by attaching an identification code to the inner layer substrate, it is possible to easily identify the inner layer substrate having a defective unit substrate. The applying unit may be an exposure unit that exposes the identification code so that the identification code is formed by exposure, development, and etching in the same manner as the pattern formed on the substrate. A means for making a corresponding notch or a means for attaching an identification code by printing may be used.

また、請求項3に記載したように、前記変更手段は、前記不良の単位基板の位置に所定の識別マークが形成されるように又は前記不良の単位基板の位置に形成パターンが形成されないように、前記外層基板を露光するための前記露光用データ、前記外層基板に施されるソルダーレジストのレジストパターン、及び前記外層基板に印刷される文字の少なくとも一つを変更するようにしてもよい。これにより、容易に不良箇所を認識することが可能となる。   According to a third aspect of the present invention, the changing unit is configured so that a predetermined identification mark is formed at the position of the defective unit substrate or a formation pattern is not formed at the position of the defective unit substrate. The exposure data for exposing the outer layer substrate, a resist pattern of a solder resist applied to the outer layer substrate, and at least one of characters printed on the outer layer substrate may be changed. Thereby, it becomes possible to recognize a defective part easily.

請求項4記載の露光方法は、現像及びエッチングを経て目標形成パターンを形成するための露光用データに基づき、多層基板を構成する外層基板及び内層基板に付着させた被エッチング材上のレジストに、所定の露光量で直接描画露光する露光方法において、前記外層基板及び内層基板は、形成パターンを形成するための単位基板が複数配設されて成り、前記内層基板の単位基板に形成された形成パターンの不良を単位基板毎に検査する検査手段から出力された、不良の単位基板の位置に関する情報を含む不良情報を入力し、不良箇所が識別可能となるように、前記不良情報に基づいて、前記外層基板を露光するための前記露光用データ、前記外層基板に施されるソルダーレジストのレジストパターン、及び前記外層基板に印刷される文字の少なくとも一つを変更することを特徴とする。   The exposure method according to claim 4 is based on the exposure data for forming the target formation pattern through development and etching, and the resist on the etching target material attached to the outer layer substrate and the inner layer substrate constituting the multilayer substrate, In the exposure method in which direct exposure is performed with a predetermined exposure amount, the outer layer substrate and the inner layer substrate are provided with a plurality of unit substrates for forming a formation pattern, and the formation pattern formed on the unit substrate of the inner layer substrate Based on the defect information, the defect information including information related to the position of the defective unit substrate is input from the inspection means for inspecting the defect for each unit substrate, and the defective portion can be identified. The exposure data for exposing the outer layer substrate, the resist pattern of the solder resist applied to the outer layer substrate, and the characters printed on the outer layer substrate Even without and changes one.

この発明によれば、内層基板に不良の単位基板が存在すること及びその位置を容易に認識することができ、不良の基板に誤って部品を搭載してしまうのを防ぐことができる。   According to the present invention, it is possible to easily recognize the presence of a defective unit substrate on the inner layer substrate and its position, and to prevent components from being erroneously mounted on the defective substrate.

請求項5記載のパターン製造システムは、目標形成パターンを形成するための露光用データに基づき、多層基板を構成する外層基板及び内層基板に付着させた被エッチング材上のレジストに、所定の露光量で直接描画露光する露光部と、露光された前記レジストを現像してレジストパターンを形成する現像部と、前記被エッチング材をエッチングして形成パターンを形成するエッチング部と、を備えたパターン製造システムにおいて、前記外層基板及び内層基板は、形成パターンを形成するための単位基板が複数配設されて成り、前記内層基板の単位基板に形成された形成パターンの不良を単位基板毎に検査して、不良の単位基板の位置に関する情報を含む不良情報を生成する検査手段と、不良箇所が識別可能となるように、前記不良情報に基づいて、前記外層基板を露光するための前記露光用データ、前記外層基板に施されるソルダーレジストのレジストパターン、及び前記外層基板に印刷される文字の少なくとも一つを変更する変更手段と、を備えたことを特徴とする。   The pattern manufacturing system according to claim 5, wherein a predetermined exposure amount is applied to an outer layer substrate constituting the multilayer substrate and a resist on the etching target material attached to the inner layer substrate based on the exposure data for forming the target formation pattern. A pattern manufacturing system comprising: an exposure unit that directly draws and exposes the resist; a developing unit that develops the exposed resist to form a resist pattern; and an etching unit that forms a formation pattern by etching the material to be etched The outer layer substrate and the inner layer substrate are formed by arranging a plurality of unit substrates for forming a formation pattern, and the unit substrate of the inner layer substrate is inspected for defects in the formation pattern, Inspecting means for generating defect information including information on the position of the defective unit substrate and the defect information so that the defective part can be identified. And changing means for changing at least one of the exposure data for exposing the outer layer substrate, a resist pattern of a solder resist applied to the outer layer substrate, and characters printed on the outer layer substrate. It is characterized by having.

この発明によれば、内層基板に不良の単位基板が存在すること及びその位置を容易に認識することができ、不良の基板に誤って部品を搭載してしまうのを防ぐことができる。   According to the present invention, it is possible to easily recognize the presence of a defective unit substrate on the inner layer substrate and its position, and to prevent components from being erroneously mounted on the defective substrate.

なお、請求項6に記載したように、前記検査手段は、前記外層基板を検査する場合、当該外層基板に対応する内層基板に不良の単位基板が存在するか否かを前記不良情報に基づいて判断し、前記不良の単位基板が存在する場合、その単位基板以外の単位基板のみ検査するようにしてもよい。これにより、無駄な検査をなくし、検査時間を短縮することができる。   According to a sixth aspect of the present invention, when inspecting the outer layer substrate, the inspection means determines whether or not a defective unit substrate exists in the inner layer substrate corresponding to the outer layer substrate based on the defect information. If there is a defective unit substrate, only the unit substrates other than the unit substrate may be inspected. Thereby, useless inspection can be eliminated and inspection time can be shortened.

本発明によれば、多層基板における不良箇所を容易に識別することができる、という効果を有する。   According to the present invention, there is an effect that a defective portion in a multilayer substrate can be easily identified.

以下、本発明の実施形態について図面を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、パターン製造システム1の概略構成を示す図であり、このパターン製造システム1により形成パターンの一例である回路パターンを製造する場合について説明する。   FIG. 1 is a diagram showing a schematic configuration of a pattern manufacturing system 1, and a case where a circuit pattern which is an example of a formation pattern is manufactured by the pattern manufacturing system 1 will be described.

基板上に回路パターンを形成する場合には、まず、銅箔貼着工程Aにおいて基板上に回路形成材である銅箔を貼着し、整面工程Bにおいて貼着した銅箔の上面を機械研磨や化学研磨で整面処理し、ラミネーション工程Cにおいて、整面した銅箔上面にレジスト(レジスト材)をラミネートする。   When a circuit pattern is formed on a substrate, first, a copper foil as a circuit forming material is stuck on the substrate in the copper foil sticking step A, and the upper surface of the copper foil stuck in the leveling step B is machined. Surface treatment is performed by polishing or chemical polishing, and in the lamination step C, a resist (resist material) is laminated on the surface of the surface-adjusted copper foil.

次に、本発明のパターン製造システム1により、基板に塗布されたレジストを露光し、露光されたレジストを現像してレジストパターンを形成し、レジストパターンが形成された基板上の銅箔をエッチングして形成パターンを形成する。   Next, the pattern manufacturing system 1 of the present invention exposes the resist applied to the substrate, develops the exposed resist to form a resist pattern, and etches the copper foil on the substrate on which the resist pattern is formed. To form a formation pattern.

上記パターン製造システム1は、ラミネートされたレジスト材にパターンを露光する直描型の露光装置(露光部)4、露光されたレジストを現像してレジストパターンを形成する現像装置(現像部)5、レジストパターンが形成された基板上の銅箔をエッチングして形成パターンを形成するエッチング装置(エッチング部)6を備えている。   The pattern manufacturing system 1 includes a direct drawing type exposure apparatus (exposure unit) 4 that exposes a pattern to a laminated resist material, a developing unit (development unit) 5 that develops the exposed resist to form a resist pattern, An etching apparatus (etching unit) 6 is provided that forms a formation pattern by etching a copper foil on a substrate on which a resist pattern is formed.

エッチング装置6には、銅箔をエッチングして形成された形成パターンをスキャンした画像情報が得られるように、CCDカメラを用いた光学式検査機(AOI)などの画像認識装置(画像認識手段)60が設けられ、画像認識装置60は露光装置4とネットワーク8で接続されて、画像情報200に基づいて生成された不良情報200が画像認識装置60から露光装置4に送信される。   The etching device 6 has an image recognition device (image recognition means) such as an optical inspection machine (AOI) using a CCD camera so that image information obtained by scanning a formation pattern formed by etching a copper foil can be obtained. The image recognition apparatus 60 is connected to the exposure apparatus 4 via the network 8, and the defect information 200 generated based on the image information 200 is transmitted from the image recognition apparatus 60 to the exposure apparatus 4.

CAD(Computer Aided Design)などを用いて設計された目標形成パターン(実際に形成しようとしている回路パターン)は、CAM(Computer Aided Manufacturing)7に取り込まれ、CAM7では、目標形成パターンの面付けレイアウト処理、位置合わせ用のマーキング、識別用のシンボルデータ、パターンの均一化用のダミーデータなどの付加情報の付加などを行った後に、回路パターンを加工するための座標値、線幅などを含む加工用パターンデータ100(例えば、Gerberデータなど)に変換されて露光装置4に出力される。   A target formation pattern (circuit pattern to be actually formed) designed using CAD (Computer Aided Design) or the like is taken into CAM (Computer Aided Manufacturing) 7, and the CAM 7 performs imposition layout processing of the target formation pattern. For processing that includes coordinate values, line width, etc. for processing circuit patterns after adding additional information such as marking for alignment, symbol data for identification, dummy data for pattern equalization, etc. It is converted into pattern data 100 (for example, Gerber data) and output to the exposure apparatus 4.

露光装置4は、図2に示すように、CAM7から入力された加工用パターンデータ100を加工に適した形式に変換するデータ変換手段41と、加工用パターンデータ100に従って基板両面の露光を行う露光制御手段(露光用光源を含む)44と、後述する不良情報を記憶するメモリ46と、を備えている。   As shown in FIG. 2, the exposure apparatus 4 performs exposure on both sides of the substrate in accordance with the data conversion means 41 that converts the processing pattern data 100 input from the CAM 7 into a format suitable for processing, and the processing pattern data 100. Control means (including an exposure light source) 44 and a memory 46 for storing defect information to be described later are provided.

上記露光装置4として、レーザなどを用いてレジストに直接描画する直描装置が用いられる。例えば、図3に示すように、レーザ直描装置40はレーザ発生装置から発せられるレーザビームLBをビームスプリッターやビームセパレータを介して複数の描画用光束Lに分割し、分割された光束が一列状に並ぶ描画用光束LLとなって描画テーブルT上に到達するように構成され、描画テーブルTにセットされた基板S上を主走査方向(Y方向)と副走査方向(X方向)に描画用光束LLを走査させて基板Sに1列状に並んだドットで描画を行うものである。具体的には、特開平7−15993公報や特開平9−323180公報などに開示されている。あるいは、直描型の露光装置として、LCD(液晶表示素子)やDMD(デジタル・マイクロミラー・デバイス)などの空間光変調素子を用いるものであってもよい。   As the exposure apparatus 4, a direct drawing apparatus that directly draws on a resist using a laser or the like is used. For example, as shown in FIG. 3, the laser direct drawing apparatus 40 divides the laser beam LB emitted from the laser generator into a plurality of drawing light beams L via a beam splitter or beam separator, and the divided light beams are arranged in a line. Are drawn in the main scanning direction (Y direction) and the sub-scanning direction (X direction) on the substrate S set on the drawing table T. The light beam LL is scanned to draw with dots arranged in a line on the substrate S. Specifically, it is disclosed in Japanese Patent Application Laid-Open Nos. 7-15993 and 9-323180. Alternatively, a spatial light modulation element such as an LCD (Liquid Crystal Display Element) or DMD (Digital Micromirror Device) may be used as the direct drawing type exposure apparatus.

このようなレーザ直描装置40で基板上のレジストに描画を行う場合には、加工用パターンデータ100をラスタデータに変換したものを描画データとし、この描画データに基づいて露光制御手段44で露光が行われる。   When drawing on the resist on the substrate with such a laser direct drawing apparatus 40, the processing pattern data 100 converted into raster data is used as drawing data, and the exposure control means 44 performs exposure based on the drawing data. Is done.

本実施形態におけるパターン製造システム1で対象とするワークボード20(図4参照)は、基板製造メーカ等において製造された当初の材料基板がプリント配線基板用として所定サイズに切断されて供給されたものである。本実施形態に係るパターン製造システム1では、その基板製造メーカ等から供給されるワークボード20上に、複数の回路パターンを設計し、ワークボード20上の配線形成を一括して行い、配線形成後に基板を切断し、所望の配線パターンが形成された単位配線基板を複数同時に得る。すなわち、電子部品(IC)パッケージは、単位配線基板(ピース)にICチップ等の電子部品を搭載するものである。ICチップを搭載する位置に設けられるパッドや配線を備えた1つの電子部品パッケージの配線領域であるピース52を縦横複数配設した配線領域のシート50を設計し、同一ピース52のシート50または異なるピース52のシート50を縦横複数配設した配線領域のワークボード20を設計する。   The work board 20 (see FIG. 4) targeted by the pattern manufacturing system 1 in the present embodiment is supplied by cutting an original material board manufactured by a board manufacturer or the like into a predetermined size for a printed wiring board. It is. In the pattern manufacturing system 1 according to the present embodiment, a plurality of circuit patterns are designed on the work board 20 supplied from the board manufacturer or the like, and wiring formation on the work board 20 is performed at once. The substrate is cut to obtain a plurality of unit wiring boards on which a desired wiring pattern is formed simultaneously. In other words, an electronic component (IC) package is one in which an electronic component such as an IC chip is mounted on a unit wiring board (piece). A wiring area sheet 50 in which a plurality of pieces 52, which are wiring areas of one electronic component package provided with a pad and wiring provided at a position where an IC chip is mounted, is arranged vertically and horizontally, and the sheet 50 of the same piece 52 or different The work board 20 in the wiring area in which a plurality of sheets 50 of the pieces 52 are arranged vertically and horizontally is designed.

次に、パターン製造システム1を用いて多層基板を構成する各プリント配線基板を製造する場合の作用について、図5のフローチャートに従って説明する。   Next, the operation when each printed wiring board constituting the multilayer board is manufactured using the pattern manufacturing system 1 will be described with reference to the flowchart of FIG.

なお、以下では、一例として多層基板を構成する各プリント配線基板を別々に作製してこれらを一括して積層することにより多層基板を製造する場合について説明するが、製造方法はこれに限られるものではない。   In the following, as an example, a case will be described in which each printed wiring board constituting the multilayer board is separately manufactured and the multilayer board is manufactured by laminating them together, but the manufacturing method is limited to this. is not.

まず、回路パターンを製造するために、露光装置4はCAM7から基板の加工用パターンデータ100を受信し(S100)、露光装置4では受信したGerberデータ等のベクトルデータ形式の加工用パターンデータ100をデータ変換手段41でラスタデータ形式の加工用パターンデータ(描画データ)に変換する(S102)。   First, in order to manufacture a circuit pattern, the exposure apparatus 4 receives substrate processing pattern data 100 from the CAM 7 (S100), and the exposure apparatus 4 receives the processing pattern data 100 in a vector data format such as Gerber data received. The data conversion means 41 converts the data into processing pattern data (drawing data) in a raster data format (S102).

そして、露光制御手段44で図6に示すような露光処理を行う(S104)。この処理については後述する。   Then, the exposure control means 44 performs an exposure process as shown in FIG. 6 (S104). This process will be described later.

基板の銅箔上に塗布されたレジストが露光されると、現像装置5で現像を行って不要なレジストが除去され(ポジ型レジストの場合は露光されたレジストが除去され、ネガ型レジストの場合は露光されていないレジストが除去される)、銅箔の上面にレジストパターンが形成される(S106)。   When the resist coated on the copper foil of the substrate is exposed, development is performed by the developing device 5 to remove unnecessary resist (in the case of a positive type resist, the exposed resist is removed, in the case of a negative type resist) The resist that has not been exposed is removed), and a resist pattern is formed on the upper surface of the copper foil (S106).

さらに、レジストパターンが形成された基板上の銅箔をエッチング装置6でエッチングして形成パターンが形成される(S108)。   Further, the copper foil on the substrate on which the resist pattern is formed is etched by the etching device 6 to form a formation pattern (S108).

形成パターンが形成されると、画像認識装置60において、図7に示すような検査処理が行われ、不良情報200が生成される(S110)。この不良情報は、画像認識装置60に記憶されると共に露光装置4に出力され、露光装置4のメモリ46に記憶される。   When the formation pattern is formed, the image recognition device 60 performs an inspection process as shown in FIG. 7 and generates defect information 200 (S110). The defect information is stored in the image recognition device 60 and is output to the exposure device 4 and stored in the memory 46 of the exposure device 4.

このようにして、次の基板も同様に処理され、多層基板を構成する各プリント配線基板(外層基板及び内層基板)が製造される。   In this way, the next substrate is similarly processed, and each printed wiring board (outer layer substrate and inner layer substrate) constituting the multilayer substrate is manufactured.

また、外層基板及び内層基板を一括して積層する方法により多層基板を製造する場合には、各基板にレーザ等により穴あけ加工し、その穴に導電性材料を充填して所謂IVH(Interstitial Via Hole)と呼ばれるビアホールを形成する。そして、このようなビアホールが形成された外層基板及び内層基板を一括積層してプレスし、ソルダレジストを施すことにより多層基板が作製される。   When a multilayer substrate is manufactured by a method of laminating an outer layer substrate and an inner layer substrate in a lump, each substrate is drilled with a laser or the like, and the holes are filled with a conductive material, so-called IVH (Interstitial Via Hole). ) Is formed. Then, the outer layer substrate and the inner layer substrate in which such via holes are formed are collectively laminated and pressed, and a solder resist is applied to produce a multilayer substrate.

また、これに限らず、回路パターンが形成されていない外層基板及び回路パターンが形成された複数の内層基板を積層してプレスし、ドリル等によって穴あけ加工した後にメッキ処理することによりスルーホールを形成し、外層基板上に回路パターンを形成した後、ソルダレジストを施す方法により多層基板を作製してもよい。なお、所謂ビルドアップ基板の場合には、上記のように内層基板を積層してコア基板を作製し、このコア基板上にビルドアップ層を形成する。この場合、レーザ加工等によりビルドアップ層にビアホールを形成する。   In addition to this, an outer layer substrate on which a circuit pattern is not formed and a plurality of inner layer substrates on which a circuit pattern is formed are stacked and pressed, drilled with a drill or the like, and then plated to form a through hole. And after forming a circuit pattern on an outer layer board | substrate, you may produce a multilayer board | substrate by the method of giving a soldering resist. In the case of a so-called build-up substrate, the inner substrate is laminated as described above to produce a core substrate, and the build-up layer is formed on the core substrate. In this case, a via hole is formed in the buildup layer by laser processing or the like.

次に、露光装置4で実行される露光処理について図6に示すフローチャートを参照して説明する。   Next, an exposure process executed by the exposure apparatus 4 will be described with reference to a flowchart shown in FIG.

図6に示すように、露光処理では、ワークボード20を特定するためのワークIDをワークボード20上の回路パターン形成領域外(ピース52の形成領域外)の予め定めた所定位置、例えば基板端部に露光する(S200)。なお、ワークIDは、例えばワークボード20の種類を任意のアルファベットの組み合わせで表した第1の符号と、内層又は外層を示す第2の符号‘I’、又は‘O’と、シリアルNoを数字で表した第3の符号と、を組み合わせた識別符号とすることができる。例えばAAA−I−1というワークIDの場合、ワークボードの種類が‘AAA’で、内層に使用され、シリアルNoが‘1’のワークボード20であることを示す。なお、同じ多層基板を構成するワークボード20に対しては、ワークボードの種類を示す第1の符号及びシリアルNoを表す第3の符号が同一となるようにワークIDを付す。ワークIDの付与の仕方はこれに限られるものではなく、ワークボード20の種類や内層及び外層の区別、シリアルNoが識別できるものであればよい。   As shown in FIG. 6, in the exposure process, a work ID for specifying the work board 20 is set at a predetermined position outside the circuit pattern formation area (outside the formation area of the piece 52) on the work board 20, for example, at the substrate end. The part is exposed (S200). The work ID includes, for example, a first code representing the type of the work board 20 in any combination of alphabets, a second code 'I' or 'O' indicating the inner layer or outer layer, and a serial number. It is possible to use an identification code that is a combination of the third code represented by For example, in the case of work ID AAA-I-1, the work board type is “AAA”, which is used for the inner layer, and indicates that the work board 20 has the serial number “1”. Note that work IDs are assigned to the work boards 20 constituting the same multilayer board so that the first code indicating the type of the work board and the third code indicating the serial number are the same. The method of assigning the work ID is not limited to this, and any work ID may be used as long as the type of the work board 20, the distinction between the inner layer and the outer layer, and the serial number can be identified.

また、露光しようとするワークボード20が外層用であるか内層用であるかは、加工用パターンデータ100に外層用か内層用かを示すデータを含めておき、これを露光制御44で識別してワークIDを露光するようにすればよいが、このような方法に限られるものではない。   Whether the work board 20 to be exposed is for the outer layer or the inner layer is included in the processing pattern data 100 including data indicating the outer layer or the inner layer, and is identified by the exposure control 44. The work ID may be exposed, but the method is not limited to this.

そして、露光対象の外層用のワークボード20である場合には(S202−Y)、後述するように画像認識装置60による検査処理によって生成された不良情報200が記憶されたメモリ46から不良情報200を読み出す(S204)。この不良情報200は、内層用のワークボード20について、エッチング後の形成パターンの不良(配線パターンの欠け、太り等)をピース毎に検査した結果として、不良が検出されたピースのピース位置及びワークID等の情報が含まれている。なお、ピース位置は、画像認識装置60による検査によって特定され、例えばワークボード20上の座標データ等で表される。   If the work board 20 is for the outer layer to be exposed (S202-Y), the defect information 200 is stored from the memory 46 in which the defect information 200 generated by the inspection processing by the image recognition device 60 is stored, as will be described later. Is read (S204). This defect information 200 is the result of inspecting the inner-layer work board 20 for defects in the formed pattern after etching (such as chipping of wiring patterns, thickening, etc.) for each piece. Information such as ID is included. The piece position is specified by inspection by the image recognition device 60, and is represented by coordinate data on the work board 20, for example.

そして、露光対象の外層用のワークボード20に対応する内層用のワークボード20に不良が検出されたピースが存在するか否かを不良情報200に基づいて判断する(S206)。すなわち、不良情報200に含まれるワークIDと、露光対象の外層用のワークボード20に対して露光したワークIDとを比較し、ワークIDの第1の符号及び第3の符号が一致するワークIDが不良情報200に含まれるか否かを判断する。   Then, based on the defect information 200, it is determined whether or not there is a piece in which a defect is detected in the inner layer work board 20 corresponding to the outer layer work board 20 to be exposed (S206). That is, the work ID included in the defect information 200 is compared with the work ID exposed on the work board 20 for the outer layer to be exposed, and the work ID in which the first code and the third code of the work ID match. Is included in the defect information 200.

そして、対応する内層用のワークボード20に不良のピース52が存在する場合には(S206−Y)、不良情報200からその不良ピースのピース位置を取得し、その位置に従って露光用の描画データを変更する。すなわち、不良ピースのピース位置に対応したピースに形成すべき回路パターンに代えて、不良であることを示す識別マークが露光されるように描画データを変更する。なお、識別マークは、例えば‘NG’等の文字でもよいし、予め定めた記号やマークでもよい。また、識別マークが露光されるように描画データを変更するのではなく、そのピースに形成すべき回路パターンが露光されないように、すなわち、その部分が空白となるように描画データを変更してもよい。また、その部分を全面露光するように(ベタパターンで塗りつぶすように)描画データを変更してもよい。   If there is a defective piece 52 on the corresponding inner layer work board 20 (S206-Y), the piece position of the defective piece is obtained from the defect information 200, and exposure drawing data is obtained according to the position. change. That is, instead of the circuit pattern to be formed on the piece corresponding to the piece position of the defective piece, the drawing data is changed so that the identification mark indicating that it is defective is exposed. The identification mark may be a character such as “NG” or may be a predetermined symbol or mark. Also, the drawing data is not changed so that the identification mark is exposed, but the drawing data is changed so that the circuit pattern to be formed on the piece is not exposed, that is, the portion is blank. Good. Further, the drawing data may be changed so that the entire surface is exposed (filled with a solid pattern).

そして、描画データに基づいて、外層用のワークボード20を露光する。一方、露光対象のワークボード20が内層用のワークボード20である場合には(S202−N)、描画データを変更せずに内層用のワークボード20を露光する。   Then, the outer layer work board 20 is exposed based on the drawing data. On the other hand, when the work board 20 to be exposed is the work board 20 for the inner layer (S202-N), the work board 20 for the inner layer is exposed without changing the drawing data.

露光後は、前述したように現像、エッチングされ、回路パターン及びワークIDがワークボード20上に形成される。   After the exposure, development and etching are performed as described above, and a circuit pattern and a work ID are formed on the work board 20.

このように、外層用のワークボード20を露光する際に、対応する内層用のワークボード20に不良ピースが存在する場合には、これを容易に識別できるように描画データを一部変更して露光するので、不良ピースの識別が容易となる。このため、不良ピースに部品を誤って実装してしまうのを防ぐことができる。   In this way, when the work board 20 for the outer layer is exposed, if there is a defective piece on the corresponding work board 20 for the inner layer, the drawing data is partially changed so that it can be easily identified. Since the exposure is performed, the defective piece can be easily identified. For this reason, it is possible to prevent components from being erroneously mounted on the defective piece.

なお、外層露光時に識別マークを露光して不良ピースの位置に識別マークを形成するのではなく、さらに後工程のソルダーレジストを施す際やシルク印刷等の文字印刷時に不良ピースの位置に識別マークを形成するようにしてもよい。   The identification mark is not formed at the position of the defective piece by exposing the identification mark at the time of outer layer exposure, but is further applied at the position of the defective piece at the time of applying a solder resist in a later process or character printing such as silk printing. You may make it form.

次に、画像認識装置60で実行される検査処理について、図7に示すフローチャートを参照して説明する。   Next, the inspection process executed by the image recognition device 60 will be described with reference to the flowchart shown in FIG.

検査処理では、まずワークIDが読み取られる(S300)。そして、読み取ったワークIDの第2の符号に基づいて、検査対象のワークボード20が外層用か内層用かを判断し、外層用であった場合には(S302−Y)、検査対象の外層用のワークボード20に対応する内層用のワークボード20に不良が検出されたピースが存在するか否かを不良情報200に基づいて判断する(S306)。すなわち、不良情報200に含まれるワークIDと、検査対象の外層用のワークボード20に対して露光したワークIDとを比較し、ワークIDの第1の符号及び第3の符号が一致するワークIDが不良情報200に含まれるか否かを判断する。   In the inspection process, the work ID is first read (S300). Based on the second code of the read work ID, it is determined whether the work board 20 to be inspected is for the outer layer or the inner layer. If it is for the outer layer (S302-Y), the outer layer to be inspected Based on the defect information 200, it is determined whether or not there is a piece in which a defect is detected in the inner layer work board 20 corresponding to the work board 20 (S306). That is, the work ID included in the defect information 200 is compared with the work ID exposed on the work layer 20 for the outer layer to be inspected, and the work IDs that match the first code and the third code of the work ID. Is included in the defect information 200.

そして、対応する内層用のワークボード20に不良のピース52が存在する場合には(S306−Y)、不良情報200からその不良ピースのピース位置を取得し、その位置のピース52を除くピース52の検査を全て行う(S308)。なお、ピース52の検査は、種々の公知の手法を用いることができ、例えば特開平11−337498号公報に記載された方法等を用いることができる。   If there is a defective piece 52 on the corresponding inner layer work board 20 (S306-Y), the piece position of the defective piece is acquired from the defect information 200, and the piece 52 excluding the piece 52 at that position is acquired. All inspections are performed (S308). In addition, various well-known methods can be used for the inspection of the piece 52, for example, a method described in JP-A-11-337498 can be used.

そして、外層用のワークボード20について不良ピースが存在する場合には(S310−Y)、所定の対応処理を行い(S312)、不良ピースが存在しない場合には(S310−N)、本ルーチンを終了する。なお、対応処理としては、不良ピースの位置やワークIDを外層のワークボード20の不良情報として記憶する処理やインク等により不良ピースの位置にマーキングする等の処理がある。   When a defective piece exists on the outer layer work board 20 (S310-Y), a predetermined corresponding process is performed (S312). When a defective piece does not exist (S310-N), this routine is executed. finish. The corresponding processing includes processing for storing the position of the defective piece and the work ID as defect information of the outer layer work board 20, and processing for marking the position of the defective piece with ink or the like.

一方、検査対象のワークボード20に対応する内層用のワークボード20に不良ピースが存在しない場合には(S306−N)、全ピース検査する(S314)。   On the other hand, when there is no defective piece on the inner layer work board 20 corresponding to the work board 20 to be inspected (S306-N), all pieces are inspected (S314).

また、検査対象のワークボード20が内層用のワークボード20であった場合には(S302−N)、全ピース検査する(S316)。そして、不良ピースがあった場合には(S318−Y)、不良情報200を画像認識装置60内の図示しないメモリに記憶すると共に露光装置4へ出力し(S320)、不良ピースがない場合には(S318−N)、本ルーチンを終了する。なお、不良情報200には、前述したように不良ピースのワークIDの他、不良ピースの位置を特定する情報、例えばピース番号や座標データを含める。座標データの場合、例えば不良ピースの中心位置の座標データでもよいし、不良ピースの形状やサイズを特定できるように不良ピースの角部全ての座標データを含めるようにしてもよい。なお、不良ピースの位置を特定できるものであれば上記に限られない。また、ピース番号の場合には、そのピース番号に対応する位置の情報を予め露光装置4及び画像認識装置60に記憶しておく必要がある。   When the work board 20 to be inspected is the inner layer work board 20 (S302-N), all pieces are inspected (S316). If there is a defective piece (S318-Y), the defect information 200 is stored in a memory (not shown) in the image recognition device 60 and output to the exposure device 4 (S320). (S318-N), this routine is terminated. The defect information 200 includes information for specifying the position of the defective piece, for example, a piece number and coordinate data, in addition to the work ID of the defective piece as described above. In the case of coordinate data, for example, coordinate data of the center position of the defective piece may be used, or coordinate data of all corners of the defective piece may be included so that the shape and size of the defective piece can be specified. The present invention is not limited to the above as long as the position of the defective piece can be specified. In the case of a piece number, it is necessary to store in advance the position information corresponding to the piece number in the exposure device 4 and the image recognition device 60.

このように、内層用のワークボード20に不良ピースが存在する場合には、そのピースのワークID及び位置の情報を不良情報として露光装置4に出力するようにしたため、露光装置4側で不良ピースの位置を容易に識別することができる。   As described above, when there is a defective piece on the work board 20 for the inner layer, the work ID and position information of the piece are output to the exposure apparatus 4 as defect information. Can be easily identified.

従って、露光装置4で外層用のワークボード20を露光する際に、不良ピースの位置に不良であることを示す識別マークを容易に露光することができる。また、本実施形態では、不良ピースにキズを付けたりすることなく不良ピースの位置を識別可能としているため、切り屑等による不良を防ぐことができる。   Therefore, when the exposure apparatus 4 exposes the work board 20 for the outer layer, it is possible to easily expose the identification mark indicating that the position of the defective piece is defective. Moreover, in this embodiment, since the position of the defective piece can be identified without scratching the defective piece, it is possible to prevent a defect due to chips or the like.

また、外層用のワークボード20の検査においては、不良ピースが存在する位置については検査を実行しないので、無駄な検査を省くことができ、検査時間を短縮することができる。   Further, in the inspection of the work board 20 for the outer layer, since the inspection is not performed for the position where the defective piece exists, the useless inspection can be omitted and the inspection time can be shortened.

なお、本実施形態では、ワークIDを露光してパターンとして形成した場合について説明したが、これに限らず、基板の端部にワークIDに対応した切り欠き等を入れるようにしてもよく、インク等で印刷してもよい。   In this embodiment, the case where the work ID is exposed and formed as a pattern has been described. However, the present invention is not limited to this, and a notch or the like corresponding to the work ID may be provided at the end of the substrate. Etc. may be printed.

また、ビルドアップ基板を製造する場合において、ビルドアップ層形成時に、内層の基板に付与されたワークIDを読み取り、このワークIDと不良情報200とを照合して不良ピースの位置に識別マークを露光するようにしてもよい。この場合、内層の基板に形成されたワークIDを画像認識では読み取ることができないので、例えばX線読取装置を別個に又は露光装置4内に設けて内層の基板に形成されたワークIDを読み取るようにすればよい。また、ビルドアップ基板の場合、ビルドアップ層のうち最外層のみに識別マークを形成するようにしてもよく、ソルダーレジスト上のみに識別マークを形成するようにしてもよい。   When manufacturing a build-up board, the work ID assigned to the inner-layer board is read when the build-up layer is formed, and the work ID and the defect information 200 are collated to expose the identification mark at the position of the defective piece. You may make it do. In this case, since the work ID formed on the inner layer substrate cannot be read by image recognition, for example, an X-ray reader is provided separately or in the exposure apparatus 4 so as to read the work ID formed on the inner layer substrate. You can do it. In the case of a build-up substrate, the identification mark may be formed only on the outermost layer of the build-up layer, or the identification mark may be formed only on the solder resist.

また、本実施形態では、不良ピースの位置に応じて描画データ(露光用データ)を直接変更して外層用のワークボード20を露光する場合について説明したが、不良ピースの位置に応じて加工用パターンデータ100を変更し、これを描画データに変換して露光するようにしてもよい。   Further, in the present embodiment, the case where the drawing data (exposure data) is directly changed according to the position of the defective piece and the work board 20 for the outer layer is exposed has been described, but for processing according to the position of the defective piece The pattern data 100 may be changed, converted into drawing data, and exposed.

パターン製造システムの構成を説明するための図である。It is a figure for demonstrating the structure of a pattern manufacturing system. 露光装置のブロック図である。It is a block diagram of an exposure apparatus. レーザ直描装置の図である。It is a figure of a laser direct drawing apparatus. 補正テーブル作成処理を表すフローチャートである。It is a flowchart showing a correction table creation process. パターン製造システムの動作を表すフローチャートである。It is a flowchart showing operation | movement of a pattern manufacturing system. 露光装置の動作を表すフローチャートである。It is a flowchart showing operation | movement of an exposure apparatus. 画像認識装置60の動作を表すフローチャートである。5 is a flowchart showing the operation of the image recognition device 60.

符号の説明Explanation of symbols

A 銅箔貼着工程
B 整面工程
C ラミネーション工程
1 パターン製造システム
4 露光装置(入力手段、付与手段)
5 現像装置
6 エッチング装置
7 CAM
8 ネットワーク
20 ワークボード
40 レーザ直描装置
41 データ変換手段
44 露光制御手段(変更手段)
46 メモリ
50 シート
52 ピース
60 画像認識装置
100 加工用パターンデータ
200 不良情報
A copper foil sticking process B leveling process C lamination process 1 pattern manufacturing system 4 exposure apparatus (input means, applying means)
5 Developing device 6 Etching device 7 CAM
8 Network 20 Work board 40 Laser direct drawing device 41 Data conversion means 44 Exposure control means (change means)
46 Memory 50 Sheet 52 Piece 60 Image recognition apparatus 100 Processing pattern data 200 Defect information

Claims (6)

現像及びエッチングを経て目標形成パターンを形成するための露光用データに基づき、多層基板を構成する外層基板及び内層基板に付着させた被エッチング材上のレジストに、所定の露光量で直接描画露光する露光装置において、
前記外層基板及び内層基板は、形成パターンを形成するための単位基板が複数配設されて成り、
前記内層基板の単位基板に形成された形成パターンの不良を単位基板毎に検査する検査手段から出力された、不良の単位基板の位置に関する情報を含む不良情報を入力する入力手段と、
不良箇所が識別可能となるように、前記不良情報に基づいて、前記外層基板を露光するための前記露光用データ、前記外層基板に施されるソルダーレジストのレジストパターン、及び前記外層基板に印刷される文字の少なくとも一つを変更する変更手段と、
を備えたことを特徴とする露光装置。
Based on the exposure data for forming the target formation pattern through development and etching, the resist on the etching target material attached to the outer layer substrate and the inner layer substrate constituting the multilayer substrate is directly drawn and exposed at a predetermined exposure amount. In the exposure apparatus,
The outer layer substrate and the inner layer substrate include a plurality of unit substrates for forming a formation pattern,
An input unit for inputting defect information including information on the position of the defective unit substrate, output from an inspection unit that inspects each unit substrate for defects in the formation pattern formed on the unit substrate of the inner layer substrate;
Based on the defect information, the exposure data for exposing the outer layer substrate, a resist pattern of a solder resist applied to the outer layer substrate, and the outer layer substrate are printed based on the defect information so that a defective portion can be identified. Changing means for changing at least one of the characters
An exposure apparatus comprising:
前記内層基板に識別符号を付与する付与手段をさらに備え、前記不良情報が不良の単位基板を含む内層基板の識別符号を含むことを特徴とする請求項1記載の露光装置。   The exposure apparatus according to claim 1, further comprising an applying unit that applies an identification code to the inner layer substrate, wherein the defect information includes an identification code of an inner layer substrate including a defective unit substrate. 前記変更手段は、前記不良の単位基板の位置に所定の識別マークが形成されるように又は前記不良の単位基板の位置に形成パターンが形成されないように、前記外層基板を露光するための前記露光用データ、前記外層基板に施されるソルダーレジストのレジストパターン、及び前記外層基板に印刷される文字の少なくとも一つを変更することを特徴とする請求項1又は請求項2記載の露光装置。   The exposure means for exposing the outer layer substrate so that a predetermined identification mark is formed at the position of the defective unit substrate or a formation pattern is not formed at the position of the defective unit substrate. 3. The exposure apparatus according to claim 1, wherein at least one of data for printing, a resist pattern of a solder resist applied to the outer layer substrate, and characters printed on the outer layer substrate is changed. 現像及びエッチングを経て目標形成パターンを形成するための露光用データに基づき、多層基板を構成する外層基板及び内層基板に付着させた被エッチング材上のレジストに、所定の露光量で直接描画露光する露光方法において、
前記外層基板及び内層基板は、形成パターンを形成するための単位基板が複数配設されて成り、
前記内層基板の単位基板に形成された形成パターンの不良を単位基板毎に検査する検査手段から出力された、不良の単位基板の位置に関する情報を含む不良情報を入力し、
不良箇所が識別可能となるように、前記不良情報に基づいて、前記外層基板を露光するための前記露光用データ、前記外層基板に施されるソルダーレジストのレジストパターン、及び前記外層基板に印刷される文字の少なくとも一つを変更する
ことを特徴とする露光方法。
Based on the exposure data for forming the target formation pattern through development and etching, the resist on the etching target material attached to the outer layer substrate and the inner layer substrate constituting the multilayer substrate is directly drawn and exposed at a predetermined exposure amount. In the exposure method,
The outer layer substrate and the inner layer substrate include a plurality of unit substrates for forming a formation pattern,
Input defect information including information on the position of the defective unit substrate, output from an inspection unit that inspects each unit substrate for defects in the formation pattern formed on the unit substrate of the inner layer substrate,
Based on the defect information, the exposure data for exposing the outer layer substrate, a resist pattern of a solder resist applied to the outer layer substrate, and the outer layer substrate are printed based on the defect information so that a defective portion can be identified. An exposure method characterized by changing at least one of the characters.
目標形成パターンを形成するための露光用データに基づき、多層基板を構成する外層基板及び内層基板に付着させた被エッチング材上のレジストに、所定の露光量で直接描画露光する露光部と、露光された前記レジストを現像してレジストパターンを形成する現像部と、前記被エッチング材をエッチングして形成パターンを形成するエッチング部と、を備えたパターン製造システムにおいて、
前記外層基板及び内層基板は、形成パターンを形成するための単位基板が複数配設されて成り、
前記内層基板の単位基板に形成された形成パターンの不良を単位基板毎に検査して、不良の単位基板の位置に関する情報を含む不良情報を生成する検査手段と、
不良箇所が識別可能となるように、前記不良情報に基づいて、前記外層基板を露光するための前記露光用データ、前記外層基板に施されるソルダーレジストのレジストパターン、及び前記外層基板に印刷される文字の少なくとも一つを変更する変更手段と、
を備えたことを特徴とするパターン製造システム。
Based on the exposure data for forming the target formation pattern, an exposure unit that directly draws and exposes the resist on the etching target material attached to the outer layer substrate and the inner layer substrate constituting the multilayer substrate with a predetermined exposure amount, and exposure In a pattern manufacturing system comprising: a developing unit that develops the resist formed to form a resist pattern; and an etching unit that etches the material to be etched to form a formation pattern.
The outer layer substrate and the inner layer substrate include a plurality of unit substrates for forming a formation pattern,
Inspection means for inspecting each unit substrate for defects in the formation pattern formed on the unit substrate of the inner layer substrate, and generating defect information including information on the position of the defective unit substrate;
Based on the defect information, the exposure data for exposing the outer layer substrate, a resist pattern of a solder resist applied to the outer layer substrate, and the outer layer substrate are printed based on the defect information so that a defective portion can be identified. Changing means for changing at least one of the characters
A pattern manufacturing system comprising:
前記検査手段は、前記外層基板を検査する場合、当該外層基板に対応する内層基板に不良の単位基板が存在するか否かを前記不良情報に基づいて判断し、前記不良の単位基板が存在する場合、その単位基板以外の単位基板のみ検査することを特徴とする請求項5記載のパターン製造システム。   When inspecting the outer layer substrate, the inspection means determines whether or not a defective unit substrate exists in the inner layer substrate corresponding to the outer layer substrate based on the defect information, and the defective unit substrate exists. 6. The pattern manufacturing system according to claim 5, wherein only the unit substrates other than the unit substrate are inspected.
JP2005230412A 2005-08-09 2005-08-09 Exposure apparatus, exposure method, and pattern manufacturing system Expired - Fee Related JP4823605B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005230412A JP4823605B2 (en) 2005-08-09 2005-08-09 Exposure apparatus, exposure method, and pattern manufacturing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005230412A JP4823605B2 (en) 2005-08-09 2005-08-09 Exposure apparatus, exposure method, and pattern manufacturing system

Publications (2)

Publication Number Publication Date
JP2007047356A true JP2007047356A (en) 2007-02-22
JP4823605B2 JP4823605B2 (en) 2011-11-24

Family

ID=37850238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005230412A Expired - Fee Related JP4823605B2 (en) 2005-08-09 2005-08-09 Exposure apparatus, exposure method, and pattern manufacturing system

Country Status (1)

Country Link
JP (1) JP4823605B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114309A (en) * 2009-11-30 2011-06-09 Canon Inc Imprint apparatus
KR20150032772A (en) * 2013-09-20 2015-03-30 가부시키가이샤 스크린 홀딩스 Drawing apparatus, substrate processing system and drawing method
CN114076771A (en) * 2020-08-19 2022-02-22 南通深南电路有限公司 Method for inspecting negative film and negative film inspection assembly

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111323A (en) * 1987-10-26 1989-04-28 Hitachi Ltd Method and apparatus for exposing with electron beam
JPH09115799A (en) * 1995-10-16 1997-05-02 Nikon Corp Scanning-type exposure system
JPH1048835A (en) * 1996-08-06 1998-02-20 Ibiden Co Ltd Production device and production of print circuit board
JP2001007480A (en) * 1999-06-22 2001-01-12 Matsushita Electric Works Ltd Method for managing multilayer printed circuit board
JP2001028480A (en) * 2000-01-01 2001-01-30 Hitachi Ltd Manufacturing system of thick film/thin film hybrid multilayer wiring board and electron beam lithography system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111323A (en) * 1987-10-26 1989-04-28 Hitachi Ltd Method and apparatus for exposing with electron beam
JPH09115799A (en) * 1995-10-16 1997-05-02 Nikon Corp Scanning-type exposure system
JPH1048835A (en) * 1996-08-06 1998-02-20 Ibiden Co Ltd Production device and production of print circuit board
JP2001007480A (en) * 1999-06-22 2001-01-12 Matsushita Electric Works Ltd Method for managing multilayer printed circuit board
JP2001028480A (en) * 2000-01-01 2001-01-30 Hitachi Ltd Manufacturing system of thick film/thin film hybrid multilayer wiring board and electron beam lithography system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114309A (en) * 2009-11-30 2011-06-09 Canon Inc Imprint apparatus
KR20150032772A (en) * 2013-09-20 2015-03-30 가부시키가이샤 스크린 홀딩스 Drawing apparatus, substrate processing system and drawing method
CN104991420A (en) * 2013-09-20 2015-10-21 斯克林集团公司 Drawing apparatus, substrate processing system and drawing method
KR101665764B1 (en) * 2013-09-20 2016-10-12 가부시키가이샤 스크린 홀딩스 Drawing apparatus, substrate processing system and drawing method
CN114076771A (en) * 2020-08-19 2022-02-22 南通深南电路有限公司 Method for inspecting negative film and negative film inspection assembly

Also Published As

Publication number Publication date
JP4823605B2 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
TW575485B (en) Method of manufacturing circuit board and data for producing the same
CN106910417B (en) Method for individually coding a metal-ceramic substrate
US20070087457A1 (en) Method for inspecting and mending defect of photo-resist and manufacturing process of printed circuit board
JP2008016758A (en) Marking apparatus in manufacturing multi-layer circuit board
KR102657751B1 (en) Board inspection method using a learning model
JP4637677B2 (en) Stacking instruction apparatus, multilayer substrate manufacturing system, and multilayer substrate manufacturing method
CN106793583A (en) A kind of pcb board local electric thick gold with it is non local electricity gold wiring preparation method
JP4823605B2 (en) Exposure apparatus, exposure method, and pattern manufacturing system
US4571072A (en) System and method for making changes to printed wiring boards
JP2004031528A (en) Manufacturing method of multilayer wiring board
CN115460783B (en) Method for ink-jet printing solder mask of PCB (printed circuit board)
JP2008181998A (en) Build-up substrate and manufacturing method thereof, and inspection method
JP2006165106A (en) Electronic component mounting method
JP2007500841A (en) Generation of inspection patterns for audit inspection
JPH0918115A (en) Formation of resist pattern
JP4446845B2 (en) Printed circuit board manufacturing method and manufacturing apparatus
JP2001022099A (en) Exposure device
JP2007164059A (en) Exposure system for solder resist and method of manufacturing printed wiring board
JP2002111204A (en) Method of manufacturing multilayered wiring board
JP2001308545A (en) Manufacturing device of printed circuit board and manufacturing method thereof
US6893576B1 (en) Method of manufacturing multi-layer printed wiring board
JP5755681B2 (en) Bar code using direct image exposure apparatus, defective unit mark forming system and method thereof
JP2008053443A (en) Method for manufacturing semiconductor device
JP2005317753A (en) Printed wiring board and method of mounting component thereon
CN115776774A (en) Multilayer circuit board, method and system for manufacturing the same, and method for forming blind via in the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees