JP2008053443A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008053443A JP2008053443A JP2006227994A JP2006227994A JP2008053443A JP 2008053443 A JP2008053443 A JP 2008053443A JP 2006227994 A JP2006227994 A JP 2006227994A JP 2006227994 A JP2006227994 A JP 2006227994A JP 2008053443 A JP2008053443 A JP 2008053443A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- tag
- mounting
- board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、1枚の基板シート(親基板)に対して、同種類の個片基板(子基板)を複数枚面付けし、その子基板上に部品を実装して、半導体装置を製造する方法に関する。 The present invention relates to a method for manufacturing a semiconductor device by imposing a plurality of the same type of individual substrates (sub-substrates) on a single substrate sheet (parent substrate) and mounting components on the sub-substrate. About.
従来、幅広い分野で半導体素子(半導体チップ)を搭載した各種の半導体装置が使用されている。このような半導体装置としては、例えば、DIP(Dual Inline Package)やQFP(Quad Flat Package)などのリード型半導体装置の他、最近はさらに高密度での実装化を可能とするものとして、パッケージの底面にボール状の接続端子を格子状に配置したBGA(Ball Grid Array)などのようなパッケージが半導体チップサイズに小型化されたCSP(Chip Size Package)型のものなどが開発されている。 Conventionally, various semiconductor devices equipped with semiconductor elements (semiconductor chips) have been used in a wide range of fields. As such a semiconductor device, for example, in addition to lead type semiconductor devices such as DIP (Dual Inline Package) and QFP (Quad Flat Package), recently, it is possible to mount at higher density. A CSP (Chip Size Package) type package in which a package such as a BGA (Ball Grid Array) in which ball-shaped connection terminals are arranged in a lattice pattern on the bottom surface has been developed.
このBGA型半導体装置においては、種々な構造のものが提案され、製品化されているが、例えばその中の一つにフェースアップ構造がある。そして、このフェースアップ構造のBGA型半導体装置などでは、製造の際の生産効率の向上を図るため、例えば図3に示すように、複数の個片化領域(後に、パターンに部品を実装して製品を形成する領域)101を持つ多面取基板100を使用し、この多面取基板100の各個片化領域101にそれぞれ半導体チップを実装し、この半導体チップを片面モールドにより一括して樹脂封止して形成する方法(以下、一括製造方法という)が知られている(例えば、特許文献1参照)。
Various BGA type semiconductor devices have been proposed and commercialized. For example, one of them is a face-up structure. Then, in this BGA type semiconductor device having the face-up structure, in order to improve the production efficiency at the time of manufacture, for example, as shown in FIG. Using a
この一括製造方法を用いるBGA型半導体装置の製造は、多面取基板を準備し、多面取基板の主面の製品形成領域(以下、個片化領域)毎に電極パッドなどの回路パターンを設けて個片基板を形成した後、その個片化領域毎にそれぞれ半導体チップを搭載する。その後、個片化領域毎に、半導体チップの主面に形成された電極パッド(接続部)と個片化領域に形成された電極パッド(接続部)とをボンディングワイヤで電気的に接続する。その後、多面取基板の各個片化領域に夫々実装された半導体チップを一括して樹脂封止して、多面取基板の主面側に樹脂封止体を形成する。そして、多面取基板の裏面側に、その個片化領域毎にボール状バンプを形成した後、多面取基板の個片化領域毎に樹脂封止体を個片化(分割切断)する。 In manufacturing a BGA type semiconductor device using this collective manufacturing method, a multi-sided substrate is prepared, and a circuit pattern such as an electrode pad is provided for each product forming region (hereinafter referred to as an individualized region) on the main surface of the multi-sided substrate. After the individual substrate is formed, a semiconductor chip is mounted for each individual region. Thereafter, for each individualized region, the electrode pad (connecting portion) formed on the main surface of the semiconductor chip and the electrode pad (connecting portion) formed in the individualized region are electrically connected by a bonding wire. Thereafter, the semiconductor chips mounted in the individualized regions of the multi-sided substrate are collectively sealed with a resin to form a resin sealing body on the main surface side of the multi-sided substrate. Then, ball-shaped bumps are formed on the back side of the multi-sided board for each individualized area, and then the resin sealing body is singulated (divided and cut) for each individualized area of the multi-sided board.
ところで、一括製造方法を採用するBGA型半導体装置の製造では、製品形成領域である回路パターンなどを設けてある各個片基板は、製造の途中で何らかの原因で不良箇所が発生している場合もあるので、良品ばかりとは限らない。
そのため、半導体チップの搭載に先立ち、個片基板の品質検査を行うことが必要になっている。通常、多面取基板に面付けされた(半導体チップ搭載前の)個片基板の品質検査はチェッカー(例えば、テスターやプローブ)などで行うが、全数良品の多面取基板のみならず、不良と判断された個片基板を含む多面取基板が製造されている場合もある。そこで、一般には、良品と不良品を区別するためのマークをつけることにより、個片基板の良品と不良品の区別を行っている。
By the way, in the manufacture of the BGA type semiconductor device adopting the collective manufacturing method, each individual substrate provided with a circuit pattern as a product formation region may have a defective portion for some reason during the manufacturing. So it is not always good products.
Therefore, it is necessary to inspect the quality of the individual substrate before mounting the semiconductor chip. Normally, the quality inspection of a single substrate (before mounting a semiconductor chip) on a multi-sided board is performed by a checker (for example, a tester or a probe). In some cases, a multi-sided board including a single piece substrate is manufactured. Therefore, in general, a mark for distinguishing between a non-defective product and a defective product is provided to distinguish between a non-defective product and a defective product on an individual substrate.
ここで、従来の個片基板の良品、不良品を認識させる具体的な方法について説明する。
一般的に、良品と不良品を区別する方法としては、例えば図4(A)に示すように、1枚の基板シートである多面取基板200に設けた個片基板201のうち特に不良の個片基板201A自体にインク等で×印を付けたり、図4(B)に示ように、多面取基板200と個片基板201との連結部分や個片基板201同士の連結部分であるタイバー202などに形成しておいた画像認識用のマーク203をインク等で塗り潰すことにより、良品と不良品の判別を行うインクマーキング法や、YAGレーザなどで個片基板にレーザ光を照射してマーキングするレーザマーキング法等が可能である。
Here, a specific method for recognizing a non-defective product and a defective product of a conventional individual substrate will be described.
In general, as a method of distinguishing good products from defective products, for example, as shown in FIG. 4A, a particularly defective piece among the
ところが、インクマーキング法では、基板の取り扱い方、基板とインクとの相性によっては、マークがはがれてしまうことがあったり、また、後工程で洗浄等を行うと、マークが取れてしまったり、洗浄液を汚染してしまう等の問題があり、マークの付け方に制限が生じてしまう。 However, in the ink marking method, the mark may be peeled off depending on how the substrate is handled and the compatibility between the substrate and the ink, and if the cleaning is performed in a later process, the mark may be removed. There is a problem such as contamination, and there is a restriction on how to mark.
一方、レーザマーキング法では、基板との組合せによっては画像認識で検出できないことがある。すなわち、基板材料、基板の処理(銅箔なし、銅箔あり、銅箔にメッキなど)の方法との組合せにより、マークを付けたにもかかわらず、コントラストが取れず、マークを認識できない場合が起きてしまうことがある。 On the other hand, the laser marking method may not be detected by image recognition depending on the combination with the substrate. In other words, the combination of the substrate material and the substrate processing method (without copper foil, with copper foil, plating on copper foil, etc.) may not be able to recognize the mark due to the lack of contrast despite the marking. I sometimes get up.
このような事情は、リードフレームを用いてDIP(Dual Inline Package)やQFP(Quad Flat Package)などのリード型半導体装置の製造を一括に行う場合にも同じであり、BGAなどのようなCSP型の半導体装置の場合と同様、基板の材料、基板の取り扱い、基板との組み合わせなどの影響に左右されることなく、確実に、個々の基板の良否を判別する手段の開発が要望されている。 This situation is the same when lead-type semiconductor devices such as DIP (Dual Inline Package) and QFP (Quad Flat Package) are manufactured collectively using a lead frame, and a CSP type such as BGA is used. As in the case of the semiconductor device described above, there is a demand for development of a means for reliably determining the quality of each substrate without being affected by the influence of the material of the substrate, the handling of the substrate, the combination with the substrate, and the like.
そこで、例えば不良箇所の座標データを作成してオンラインサーバのデータファイルに不良箇所の座標データと多面取り基板での基板識別データとを記録するとともに、多面取り基板での基板識別データを無線タグに記録して多面取り基板にこれを搭載するようにした半導体装置の製造方法が提案されている(例えば、特許文献1参照)。 Therefore, for example, the coordinate data of the defective part is created and the coordinate data of the defective part and the board identification data on the multi-sided board are recorded in the data file of the online server, and the board identification data on the multi-sided board is stored in the wireless tag. A method of manufacturing a semiconductor device that has been recorded and mounted on a multi-sided substrate has been proposed (for example, see Patent Document 1).
また、基板シートの認識をバーコードもしくは二次元バーコードを用いて識別し、別途用意されたデータサーバ内のデータベースと基板の認識コードを照合することにより、基板内の良品、不良品等の情報を得る方法が提案されている(例えば、特許文献2参照)。 In addition, the recognition of the substrate sheet is identified using a barcode or a two-dimensional barcode, and the information on the non-defective product, defective product, etc. in the substrate is verified by collating the database in the separately prepared data server with the recognition code of the substrate. Has been proposed (see, for example, Patent Document 2).
さらに、複数の子基板を有する親基板内にICタグチップを埋め込み、当該タグチップに子基板の識別情報を書き込んでおき、これとは別に情報管理サーバ内に各子基板固有の情報、例えば位置基準マークの相対位置等、を記憶させておき、生産段階でその都度管理サーバから情報を読み出して子基板に対してプロセスを行う方法も提案されている(例えば、特許文献3参照)。 Further, an IC tag chip is embedded in a parent substrate having a plurality of child substrates, and identification information of the child substrate is written in the tag chip. Separately, information unique to each child substrate, such as a position reference mark, is stored in the information management server. A method has also been proposed in which a relative position of the device is stored, information is read from the management server each time in the production stage, and a process is performed on the child board (see, for example, Patent Document 3).
しかしながら、このような方法で基板の良否を判断する場合には、無線タグまたはバーコードと、無線タグ用またはバーコード用の読み取り装置と、オンラインサーバとを用いて、どこの基板が良品であるかを判別しているものであり、無線タグやバーコードは単なる基板のID判別手段として機能するだけのものである。つまり、オンラインサーバで、基板識別データと基板の良否情報とを読み取る一方、読み取り装置で無線タグまたはバーコードから基板識別データを取得し、次に、オンラインサーバと読み取り装置での情報のやり取りを行い、オンラインサーバで基板識別データに対応するどこの基板が良品であるかを判別してから、チップマウンタを用いて、部品の実装を行うようになっている。
従って、良不良の情報伝達が煩雑化しており、その分、半導体装置の製造の際の部品実装方法が複雑となる。また、オンラインサーバ等の付加設備が必要になるので、半導体装置を製造するためのシステム全体の複雑化や大型化を招くとともに、半導体装置の製造コストの増大も招く虞がある。
However, when determining the quality of a substrate by such a method, the substrate is a non-defective product using a wireless tag or barcode, a wireless tag or barcode reader, and an online server. The wireless tag and the barcode function only as a substrate ID determining means. In other words, while the board identification data and the board pass / fail information are read by the online server, the board identification data is acquired from the wireless tag or barcode by the reading apparatus, and then the information is exchanged between the online server and the reading apparatus. Then, after determining which board corresponding to the board identification data is a non-defective product by the online server, the components are mounted using the chip mounter.
Therefore, the transmission of good / bad information is complicated, and accordingly, the component mounting method in manufacturing the semiconductor device becomes complicated. Further, since additional equipment such as an online server is required, the entire system for manufacturing the semiconductor device may be complicated and enlarged, and the manufacturing cost of the semiconductor device may be increased.
そこで本発明の目的は、基板の材料、基板の取り扱い、基板との組み合わせなどの影響に左右されることなく、子基板の良否を簡易な方法で確実に判別して、良好な基板にのみ半導体チップなどの部品を実装させることができる半導体装置の製造方法を提供することにある。 Therefore, the object of the present invention is to reliably determine the quality of a sub board by a simple method without being influenced by the influence of the material of the board, the handling of the board, the combination with the board, etc. An object of the present invention is to provide a method of manufacturing a semiconductor device capable of mounting a component such as a chip.
上記課題を解決することのできる本発明に係る半導体装置の製造方法は、親基板に対して子基板を複数枚面付けし、前記子基板上に部品を実装して、半導体装置を製造する方法であって、前記子基板に回路パターンを形成した後、前記親基板にICタグを搭載する搭載工程と、前記子基板に前記部品を実装する前に、各前記子基板の前記回路パターンを検査して良または不良の判定を行う判定工程と、前記判定工程の結果に応じて、前記ICタグに各前記子基板の良または不良の判定情報を書き込む書き込み工程と、前記ICタグから前記判定情報を読み取る読み取り工程と、前記読み取り工程で読み取った前記判定情報に基づき良判定の子基板上のみに部品を実装する実装工程と、を含むことを特徴とする。 A method of manufacturing a semiconductor device according to the present invention that can solve the above-described problem is a method of manufacturing a semiconductor device by imposing a plurality of child substrates on a parent substrate and mounting components on the child substrate. A mounting step of mounting an IC tag on the parent substrate after forming the circuit pattern on the child substrate, and inspecting the circuit pattern on each of the child substrates before mounting the component on the child substrate. A determination step for determining good or bad, a writing step for writing good or defective determination information of each of the sub-boards on the IC tag according to a result of the determination step, and the determination information from the IC tag. And a mounting step of mounting a component only on a good-determined sub-board based on the determination information read in the reading step.
また、本発明に係る半導体装置の製造方法において、前記搭載工程では、前記ICタグを前記親基板に形成した凹部に搭載することが好ましい。 In the method for manufacturing a semiconductor device according to the present invention, it is preferable that in the mounting step, the IC tag is mounted in a recess formed in the parent substrate.
また、本発明に係る半導体装置の製造方法において、前記ICタグのアンテナを前記親基板に形成する工程を含むことも可能である。 The semiconductor device manufacturing method according to the present invention may include a step of forming an antenna of the IC tag on the parent substrate.
また、本発明に係る半導体装置の製造方法において、前記親基板における前記子基板の配列情報を、前記実装工程で用いる実装装置に記憶させておき、前記書き込み工程では、前記配列情報に対応した前記子基板の識別情報を前記判定情報とともに前記ICタグに書き込むことが好ましい。 Further, in the method for manufacturing a semiconductor device according to the present invention, the array information of the child substrate in the parent substrate is stored in a mounting device used in the mounting process, and the writing process corresponds to the array information corresponding to the array information. It is preferable that identification information of the sub board is written in the IC tag together with the determination information.
本発明によれば、親基板に複数枚面付けされた子基板に対して、形成された回路パターンを検査して良または不良の判定を行い、親基板に搭載されたICタグにその判定情報を書き込むため、子基板に部品を実装する前にICタグから判定情報を読み取ることで、良品の子基板上のみに部品を実装することができる。したがって、子基板の良または不良の情報をやり取りするためのサーバ等の付加設備が必要なく、基板の材料、基板の取り扱い、基板との組み合わせなどの影響に左右されることなく、子基板の良否を簡易な方法で確実に判別することができる。 According to the present invention, a formed circuit pattern is inspected for a sub-board mounted on a plurality of substrates on the parent substrate to determine whether it is good or defective, and the determination information is provided to an IC tag mounted on the parent substrate. Therefore, by reading the determination information from the IC tag before mounting the component on the child board, the component can be mounted only on the non-defective child board. Therefore, there is no need for additional equipment such as a server for exchanging information about the good or bad of the sub board, and the sub board is good or bad regardless of the influence of the board material, board handling, combination with the board, etc. Can be reliably determined by a simple method.
以下、本発明に係る半導体装置の製造方法な実施形態の例について、添付図面を参照しながら詳細に説明する。
図1は、本実施形態の半導体装置の製造方法における製造途中の基板の状態を示すものであり、親基板としての基板シート1に小基板としての個片基板2が複数枚面付けされている。
Hereinafter, an example of an embodiment of a method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 shows a state of a substrate in the middle of manufacturing in the method for manufacturing a semiconductor device of the present embodiment, and a plurality of
基板シート1は、個片基板2に部品を実装して半導体装置を製造する過程で使用され、その後、半導体装置の製造完了後には不要となる捨て基板であり、例えばプリント基板の基材と同様のもの、つまり絶縁性のシート又は絶縁性の樹脂を含浸させた板材などで形成されている。この基板シート1には、例えばプリント基板を製造して基板上にチップ部品を実装する際の実装効率を高めるため、図1に示すように、実際の製品のレベルで使われる個片基板2を中央部に整列状態で複数枚(5×2=10)形成したもので構成している。すなわち、この基板シート1を用いれば、同じ部品の実装作業を基板シート1にレイアウトされた個片基板2の枚数だけ繰り返すことにより、実装機での基板シート1の作業枚数を減らすことができるとともに、実装機にかける基板シート1のワークサイズを適正化して製造効率を上げることができる。なお、本実施形態では、単一の基板シート1に10枚の同一の個片基板2をレイアウトしたプリント基板に本発明を適用した場合について説明する。
The substrate sheet 1 is a discarded substrate that is used in the process of manufacturing a semiconductor device by mounting components on the
各個片基板2は、基板シート1に一体的に面付けされて形成されており、周囲がタイバー11などで基板シート1と複数箇所連結された状態で繋ぎ止められている。また、各個片基板2には、半導体装置の部品となる半導体チップ(例えば、チップ抵抗、チップコンデンサ、IC、トランジスタ)などを搭載させる領域が設けられているとともに、この実装部品と外部との電気的な接続などを図るための回路パターンなどが所定位置に銅箔などで形成されている。個片基板2の回路パターンには、例えば、印刷マスクを介して半田ペーストが印刷される。各実装部品は、マウンタで所定の位置に搭載され、リフロー炉にて基板シート1の全体を加熱して半田ペーストを溶かし、この溶けた半田が固まって個片基板2上に固定される。
Each
また、基板シート1には、ICタグ3が搭載される。ICタグ3は、データを記録(記憶,格納)するメモリ回路と、無線通信用のRF(Radio Frequency)回路と、これらをつなぐロジック回路とを基本構成とする集積回路であり、必要において、アンテナを内蔵もしくは外部に取り付けた構造になっている。また、ICタグ3は、内部に電池などの電源を備えておらず、例えば読み取り装置(タグリーダ)が発した電波を、アンテナを介して受け取り、受け取った電波を使って電磁誘導で起電力を発生し、発生した電力(電源)で上述の回路を動作し、記録した基板識別データを無線で読み取り装置へ送信するものである。本実施形態のICタグ3は、基板シート1に形成された窪み1Aに1個搭載されている。
An
このような基板シート1及び個片基板2を有するプリント基板は、回路パターンの印刷、露光、エッチング、積層、スルーホール形成、メッキなどの工程を何度か経た後に完成し、最終的に、電気的にプローブを当てて、回路パターンの接続、絶縁、短絡等の確認を行い、設定通りのパターンが形成できているか否かを確認する。したがって、この工程で、良好と判定されたものと不良と判定されたものが発生する。
The printed circuit board having the substrate sheet 1 and the
基板シート1内に複数の個片基板2を有するプリント基板を製造する際、基板シート1内の全ての個片基板2が良好と判定されたものだけからなる基板シート1を使用するようにすれば、基板シート1内の各個片基板2に対する良品、不良品の判断を行う必要はない。ところが、基板シート1内の個片基板2の全数が良好なものしか使用しないとすると、仮に、基板シート1内の一部に不良の個片基板2が含まれていると、残りの全ての個片基板2が良品であってもこれらを取り付けてある基板シート1ごと捨てることとなる。このため、生産効率が非常に悪く、コストも嵩んでしまう。
When manufacturing a printed circuit board having a plurality of
そこで、本実施形態では、基板シート1内の個片基板2に回路パターンを形成した後に、ICタグ3を基板シート1に搭載する工程(搭載工程)を行い、その後、各個片基板2の回路パターンを検査して良または不良の判定を行って(判定工程)、その判定結果に応じてICタグ3に各個片基板2の良または不良の判定情報を書き込む(書き込み工程)。そして、個片基板2に部品を実装する前に、ICタグ3から判定情報を読み取り(読み取り工程)、読み取った判定情報に基づき良判定の個片基板2上のみに部品を実装する(実装工程)。
Therefore, in the present embodiment, after the circuit pattern is formed on the
次に、本実施形態の半導体装置の製造方法の各工程について、具体的に説明する。なお、本実施形態では、基板シート1内に、10枚の個片基板2がレイアウトされており、各個片基板2には、個体を識別するために、1〜10番の識別番号が予め付与されている。
Next, each step of the manufacturing method of the semiconductor device of this embodiment will be specifically described. In the present embodiment, ten
まず、基板シート1内の個片基板2に回路パターンを形成した後、図1に示すように、基板シート1に、汎用のICタグ3を取り付ける(搭載工程)。このICタグ3は、チップとアンテナとが一体化されたパッケージ形状のものを、基板シート1上の窪み1Aに取り付けるようにしている。このICタグ3の取り付け部分は、基板シート1の表面から、基板を加工するか、または、窓が開いたプリプレグを積層することにより、窪み1Aを設けた構造となっている。このように、窪み1Aを設けることにより、この窪みにICタグ3が設置できるので、例えば半田印刷マスクを基板表面に密着する際に、ICタグ3が邪魔になってマスクが浮き上がってうまく密着できないといったトラブルが回避でき、半田印刷マスクを基板表面に密着するのを妨げない構造が実現できる。
First, after forming a circuit pattern on the
なお、本実施例で用いたICタグ3は、大きさが20mm×5mm程度の大きさのものであって、13.56MHzの無線周波数でデータのやり取りを行なう。また、このICタグ3のメモリ容量は128バイトで、アンテナはICタグ3の内部に設けられている。基板シート1への取り付けは、細長いシート状のICタグ3を、接着剤を用いることにより、基板シート1の窪み1Aに貼り付けている。接着剤としては、300℃程度まで加熱されても有害なガス等が発生しないものとして、シリコン系の接着剤を用いて固定している。
The
また、ICタグがアンテナを内蔵していないタイプであれば、基板シート1の一部にICタグ専用のアンテナのパターンを設けておき、このアンテナのパターンとICタグを接続することにより、アンテナの機能を実現することができる。例えば、図2に示すように、基板シート1の窪みに汎用のICタグ31を直接マウントし、ICタグ31のアンテナ部分は、基板シート1を利用して銅箔のパターンで形成すると良い。つまり、基板シート1の内層もしくは外層にアンテナパターン32を設け、ICタグ31とアンテナパターン32が、別に設けた回路パターンで電気的に接続する構成としている。アンテナパターン32は、ICタグ31の両側の基板シート1の内層部分に一定長さの電気長だけ形成されている。なお、このICタグ31は、図1のICタグ3と異なり、内部回路が剥き出し状態で露出しているため、樹脂31Aによりモールディングされている。また、ICタグの裏面、周辺等の基板シート1の部分は、銅箔を抜くことにより、電磁シールディング作用の発生が回避されるので、アンテナ感度が低下するのを防ぐことが可能となる。
If the IC tag is a type that does not incorporate an antenna, an antenna pattern dedicated to the IC tag is provided on a part of the substrate sheet 1, and the antenna pattern is connected to the IC tag so that the antenna Function can be realized. For example, as shown in FIG. 2, a general-
図2の形態では、基板シート1の個片基板2の回路パターンなどを形成するのと同時にアンテナパターン32を形成するとともに、このアンテナパターン32とICタグ31とを接続する回路パターンも同時に形成すれば、工数を増大させずに済むので、便宜である。
In the form of FIG. 2, the
搭載工程の次に、ICタグ3が搭載された基板シート1に対してプロービングを行い、各個片基板2の回路パターンの接続、絶縁、短絡等の確認を行うことで、良品または不良品の判定を行い(判定工程)、例えば、個片基板2の3番及び5番が不良と判定されたとする。この場合、プロービングを行った検査機から、個片基板2の良品または不良品情報として、ASCIIコードで、“1101011111”という20byteのデータが、検査機の制御装置へ出力される。ここで、“1”は、良品であって、実装部品を搭載可能な個片基板2である。一方、“0”は、不良であって、実装部品の搭載が不可能な個片基板2を表している。
Subsequent to the mounting process, probing is performed on the substrate sheet 1 on which the
このプロービング設備に隣接して、ICタグ3へのデータ書き込みを行うデータ書き込み機を用意しておき、それにより、基板シート1上のICタグ3へ、各個片基板2についての良または不良の判定結果についてデータの書き込みが行われる(書き込み工程)。本実施形態では、上記のように“1101011111”という、20byteのデータの書き込みが行われる。
A data writer for writing data to the
なお、ICタグ3のメモリの容量に余裕があれば、個片基板2の良品、不良品情報だけではなく、個片基板2の種類、製造ロット番号等も書き込むことができる。例えば、基板シート1の種類をあらわす記号(基板シート名)を、SUB1234、ロット番号を060522とすれば、
“SUB1234□060522□1101011111” (□はスペースを表す)
というようなデータも書き込むことが可能である。
If there is a margin in the memory capacity of the
“SUB1234 □ 060522 □ 1101011111” (□ represents a space)
Such data can also be written.
次に、基板シート1上に、チップ抵抗、チップコンデンサ、IC、トランジスタなどの実装部品を搭載する工程(実装工程)に移行するが、それに先立ち、読み取り工程を行う。実装工程では、各基板シート1が順次搬送されていくとともに、各基板シート1には、メタルマスクを介して半田ペーストが印刷された後、部品実装を行うために実装部品がチップマウンタ(自動実装機)の基板搬送装置に乗せられる。そして、読み取り装置(タグリーダ)により、搬送中の各基板シート1のICタグ3から、各個片基板2の良品または不良品情報を読み取り、チップマウンタの制御装置に準備された実装プログラムの中に、その個片基板2の良品または不良品情報として取り込まれる(読み取り工程)。
Next, the process proceeds to a process of mounting mounted components such as a chip resistor, a chip capacitor, an IC, and a transistor on the substrate sheet 1 (a mounting process). In the mounting process, each substrate sheet 1 is sequentially conveyed, and after each solder paste is printed on each substrate sheet 1 via a metal mask, the mounted component is mounted on a chip mounter (automatic mounting). Machine). Then, the reading device (tag reader) reads the non-defective product or defective product information of each
例えば、本実施形態では、
“SUB1234□060522□1101011111”
というデータが取り込まれ、最初のスペース(□)までを、個片基板2の種類の情報、次のスペース(□)までが、製造ロット番号の情報、残る部分が、基板2の良品、不良品に関する情報で、ASCII文字にして10文字分あることから、基板2の数量が10枚で、基板2についての識別番号のうち、1,2,4,6,7,8,9,10の8枚が良品、3,5の2枚が不良品であるというデータを示している。この良品、不良品のデータにしたがい、チップマウンタでは、基板2の個片の認識番号、3番及び5番に相当する部分の実装部品の搭載作業をスキップしながら、1番から10番までの各個片基板2に、順次実装部品を搭載していく(実装工程)。
For example, in this embodiment,
“SUB1234 □ 060522 □ 1101011111”
The data up to the first space (□), the information on the type of the
なお、ここで、半田ペーストとしては、Sn−Ag−Cu系の半田や、Sn−Pb系の半田等、通常の部品実装で使用されているものと同様のものを使用している。基板搬送装置には、ICタグ3の読み取り装置(タグリーダ)が設けられており、基板シート1の搬送中に、基板シート1に搭載されているICタグ3のメモリ情報が読み取られる。チップマウンタには、チップ部品、チップコンデンサ、IC,トランジスタ等の実装部品をリールもしくはバルクケース等に入れた状態で、必要なものがすべて準備されているとともに、実装部品の実装位置データ、個片基板2の数量、個片基板2の基板シート1内での座標データが、別途作成された実装プログラムに従って準備され、チップマウンタの制御装置に読み込まれている。
The solder paste used here is the same as that used in normal component mounting, such as Sn-Ag-Cu solder or Sn-Pb solder. The substrate transfer device is provided with a reading device (tag reader) for the
実装工程において実装部品を搭載した後、外観検査を行い、必要な手直しがある場合は手直しを行ったうえで、半田リフロー装置へと実装部品を搭載した個片基板2を搬送し、実装部品が半田で個片基板2に固定されることとなる。なお、両面基板の場合は、裏面に関しても同様の半田リフロー実装プロセスを行い、個片基板2への実装部品の搭載が行われる。
After mounting components are mounted in the mounting process, visual inspection is performed, and if there is a need for reworking, the reworking is performed, and then the
実装部品の半田実装(リフロー)プロセスを終了後、次に、必要な目視もしくはX線観察等による外観検査などを実施し、この検査に合格した基板シート1は、基板シート1から個片基板2を、抜き金型もしくはルータ等の設備機器を用いて切断し、分割させていく。この段階で、個片基板2と、基板シート1及びこれに搭載されたICタグ3とが分離される。
After finishing the solder mounting (reflow) process of the mounted component, next, necessary visual inspection or visual inspection by X-ray observation or the like is performed, and the board sheet 1 that has passed this inspection is obtained from the board sheet 1 to the
上記のように、本実施形態の半導体装置の製造方法によれば、部品の実装位置や個片基板2の座標情報等の位置情報は、すべてチップマウンタの制御装置のプログラム内に取り込まれている。一方、捨て基板である基板シート1内の個片基板2の良品、不良品情報については、個片基板2のID情報(個片情報)とともに基板シート1上のICタグ3のメモリ内に収めている。したがって、既存のチップマウンタに、ICタグ3の読み取り装置(タグリーダ)のみを追加することにより、個片基板2のID情報を取り込むことができ、個片基板2の良品、不用品情報を管理するためのサーバ等の付加設備を準備する必要がない。
As described above, according to the semiconductor device manufacturing method of the present embodiment, all the position information such as the component mounting position and the coordinate information of the
また、従来のような良、不良を示す光学的な読み取りを行うためのマークを、基板シート1または個片基板2そのものに設けている場合、読み取り精度の問題、基板材質による読み取り基準の相違など、基板の種類により少しずつ変更が必要となることもあるが、本実施形態では、ICタグ3から情報を読み取ることにより、読み取り方法は、電気磁気的な手段によって一意に、しかも、デジタル情報として取り込むことができる。したがって、読み取り精度の向上、基板材質による読取基準の相違がなくなるなど、今までにない利点が生まれるとともに、本発明では、ICタグ3の読み書きの設備を除き、データサーバ等の大規模な付加設備を必要としない。
In addition, when a mark for optical reading indicating good and defective as in the conventional case is provided on the substrate sheet 1 or the
1 基板シート(親基板)
1A 窪み
2 個片基板(小基板)
3,31 ICタグ
32 アンテナパターン
1 Board sheet (parent board)
1A hollow 2 piece substrate (small substrate)
3,31
Claims (4)
前記子基板に回路パターンを形成した後、前記親基板にICタグを搭載する搭載工程と、
前記子基板に前記部品を実装する前に、各前記子基板の前記回路パターンを検査して良または不良の判定を行う判定工程と、
前記判定工程の結果に応じて、前記ICタグに各前記子基板の良または不良の判定情報を書き込む書き込み工程と、
前記ICタグから前記判定情報を読み取る読み取り工程と、
前記読み取り工程で読み取った前記判定情報に基づき良判定の子基板上のみに部品を実装する実装工程と、
を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device by imposing a plurality of child substrates on a parent substrate and mounting components on the child substrate,
After forming a circuit pattern on the child substrate, a mounting step of mounting an IC tag on the parent substrate;
A determination step of inspecting the circuit pattern of each of the sub-boards to determine whether it is good or bad before mounting the component on the sub-board;
In accordance with the result of the determination step, a writing step for writing determination information on whether each of the child boards is good or bad on the IC tag;
A reading step of reading the determination information from the IC tag;
A mounting step of mounting a component only on a good determination sub-board based on the determination information read in the reading step;
A method for manufacturing a semiconductor device, comprising:
前記搭載工程では、前記ICタグを前記親基板に形成した凹部に搭載することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
In the mounting step, the IC tag is mounted in a recess formed in the parent substrate.
前記ICタグのアンテナを前記親基板に形成する工程を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1 or 2,
A method of manufacturing a semiconductor device, comprising: forming an antenna of the IC tag on the parent substrate.
前記親基板における前記子基板の配列情報を、前記実装工程で用いる実装装置に記憶させておき、
前記書き込み工程では、前記配列情報に対応した前記子基板の識別情報を前記判定情報とともに前記ICタグに書き込むことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device according to any one of claims 1 to 3,
The arrangement information of the child board in the parent board is stored in the mounting apparatus used in the mounting process,
In the writing step, the identification information of the sub board corresponding to the arrangement information is written to the IC tag together with the determination information.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227994A JP2008053443A (en) | 2006-08-24 | 2006-08-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227994A JP2008053443A (en) | 2006-08-24 | 2006-08-24 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053443A true JP2008053443A (en) | 2008-03-06 |
Family
ID=39237210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006227994A Pending JP2008053443A (en) | 2006-08-24 | 2006-08-24 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053443A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272692A (en) * | 2009-05-21 | 2010-12-02 | Dainippon Printing Co Ltd | Manufacturing information management method of printed wiring board, manufacturing information management system of printed wiring board |
JP2019047005A (en) * | 2017-09-05 | 2019-03-22 | 日本特殊陶業株式会社 | Multi-cavity ceramic substrate and manufacturing method thereof |
-
2006
- 2006-08-24 JP JP2006227994A patent/JP2008053443A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272692A (en) * | 2009-05-21 | 2010-12-02 | Dainippon Printing Co Ltd | Manufacturing information management method of printed wiring board, manufacturing information management system of printed wiring board |
JP2019047005A (en) * | 2017-09-05 | 2019-03-22 | 日本特殊陶業株式会社 | Multi-cavity ceramic substrate and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8649896B2 (en) | Manufacturing method of semiconductor device | |
KR100721356B1 (en) | A manufacturing managing method of semiconductor devices | |
JP3055104B2 (en) | Manufacturing method of semiconductor package | |
KR101294532B1 (en) | Inline system for collecting stage-by-stage manufacturing metrics | |
KR100681772B1 (en) | Method and apparatus for testing semiconductor devices | |
US6861764B2 (en) | Wiring substrate having position information | |
KR20140009039A (en) | Method of manufacturing semiconductor device | |
JP2010103543A (en) | Ball-grid-array x-ray azimuthal mark | |
JP2008053443A (en) | Method for manufacturing semiconductor device | |
TWI280082B (en) | Manufacturing method and manufacturing apparatus for a printed circuit board | |
JP2013157626A (en) | Semiconductor device manufacturing method | |
JP5233151B2 (en) | Wiring board, mounting wiring board, electronic device | |
CN112654156B (en) | High-precision hole drilling method | |
JP4823605B2 (en) | Exposure apparatus, exposure method, and pattern manufacturing system | |
JP4356207B2 (en) | Non-contact type IC card manufacturing method | |
JP5257238B2 (en) | Manufacturing information management method for printed wiring board, manufacturing information management system for printed wiring board | |
CN201699008U (en) | Circuit packaging and assembling structure | |
JP2005101156A (en) | Tape carrier with both-side wiring layers and with multilayer wiring | |
KR100370844B1 (en) | Marking method for manufacturing semiconductor package | |
JP2005243796A (en) | Circuit board, circuit board manufacturing method, electronic component packaging system | |
CN113286432A (en) | Processing method of printed circuit board | |
JP2003179104A (en) | Double-sided wiring-attached tape carrier and multilayer wiring-attached tape carrier | |
JP2001015994A (en) | Method for mounting ic package | |
CN113361667A (en) | Component carrier inspection station for inspecting component carriers during their manufacture | |
US20080037234A1 (en) | Circuit board and circuit structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080331 |